KR100793970B1 - Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법 - Google Patents

Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법 Download PDF

Info

Publication number
KR100793970B1
KR100793970B1 KR1020070024183A KR20070024183A KR100793970B1 KR 100793970 B1 KR100793970 B1 KR 100793970B1 KR 1020070024183 A KR1020070024183 A KR 1020070024183A KR 20070024183 A KR20070024183 A KR 20070024183A KR 100793970 B1 KR100793970 B1 KR 100793970B1
Authority
KR
South Korea
Prior art keywords
layer
bonding layer
soldering
lead
free solder
Prior art date
Application number
KR1020070024183A
Other languages
English (en)
Inventor
최원경
문창렬
손윤철
김영호
노희라
오창열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070024183A priority Critical patent/KR100793970B1/ko
Priority to US11/872,066 priority patent/US8517249B2/en
Priority to EP07118896.5A priority patent/EP1970151B1/en
Priority to JP2007275596A priority patent/JP2008221333A/ja
Application granted granted Critical
Publication of KR100793970B1 publication Critical patent/KR100793970B1/ko
Priority to CN2008100837843A priority patent/CN101266960B/zh
Priority to JP2010228990A priority patent/JP2011054978A/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/28—Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
    • B23K35/282—Zn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Zn을 이용하는 솔더링 구조물이 개시된다. 본 솔더링 구조물은, Zn을 내포한 결합층 및 결합층과 결합 반응하는 무연 솔더를 포함한다. 결합층은 Zn 합금층으로 이루어지거나, Zn층을 포함하는 다중층으로 이루어질 수 있다. 이에 따라, 반응성이 높은 Zn이 솔더링 시의 계면 반응에 개입하게 되므로, 솔더링 구조물의 특성이 개선된다.
솔더링 구조물, Zn, Zn 합금층, 다중층, 무연 솔더

Description

Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법{Soldering structure using Zn and soldering method thereof}
도 1은 종래의 솔더링 구조물에 대한 모식도,
도 2는 종래의 솔더링 구조물이 가지는 문제점을 설명하기 위한 모식도,
도 3은 본 발명의 일 실시 예에 따른 솔더링 구조물의 구성을 나타내는 모식도,
도 4는 본 발명의 다른 실시 예에 따른 솔더링 구조물의 구성을 나타내는 모식도,
도 5는 본 발명의 또 다른 실시 예에 따른 솔더링 구조물의 구성을 나타내는 모식도,
도 6a 내지 도 6e는 도 5의 솔더링 구조물을 제작하는 제조 방법의 일 예를 나타내는 모식도,
도 7a 내지 도 7d는 도 3 및 4의 솔더링 구조물을 제작하는 제조 방법의 일 예를 나타내는 모식도,
도 8a, 8b, 9a, 9b, 10a, 10b, 11a, 11b는 종래 솔더링 구조물과 본 솔더링 구조물 간의 특성을 비교하기 위한 전자 현미경 사진,
도 12는 종래 솔더링 구조물과 본 솔더링 구조물의 특성을 비교하기 위하여 에이징 시간 별 IMC 두께 변화를 나타내는 그래프이다.
* 도면 주요 부분에 대한 부호의 설명 *
100, 200 : 기판
110, 130, 220 : 결합층
120, 230 : 무연 솔더
210 : 절연층
본 발명은 솔더링 구조물 및 솔더링 방법에 대한 것으로, 보다 상세하게는, Zn을 계면 반응에 개입시키는 솔더링 구조물 및 그 솔더링 방법에 대한 것이다.
솔더링(soldering)이란 현재 전자기기 제조에 필수적인 접합법 중 하나로, 450°C 이하의 온도에서 서로 다른 종류의 재료를 녹여서 접합하는 접합 방식을 의미한다. 흔히 납땜이라고 알려져 있는 이 접합법은 오랫동안 납(Lead : Pb)을 포함하는 솔더를 이용하는 것이 일반적이었다. 하지만, 최근, 납의 유해성으로 인한 사용 규제화 방침이 시행되면서, 인체 유해 요소인 납을 포함하지 않는 이른바 무연 솔더(free Pb)를 이용하는 솔더링 방법이 뜨거운 감자로 부각되고 있다.
이에 따라, 종래의 솔더를 대체할 수 있는 무연 솔더로, Sn을 주 성분으로 하는 솔더를 이용하는 방식이 대두되고 있다. 이러한 종래의 솔더링 구조물은 도 1에서 도시하고 있다.
도 1에 따르면, 무연 솔더를 이용하는 종래의 솔더링 구조물은 기판(10), 결합층(20), 솔더(30)를 포함한다. 이 중, 결합층(20)은 기존의 솔더와 결합시에 사용하던 Cu 층을 그대로 사용한다. 솔더(30)로는 SnAgCu가 사용될 수 있다.
하지만, 도 1과 같은 방식으로 솔더링을 수행하는 경우, 결합 계면에서의 취성이 커지게 되어, 제품의 신뢰성이 크게 저하된다는 문제점이 있었다. 즉, Sn을 내포하고 있는 솔더(30)와 결합층(20) 간의 결합 과정에서 Ag3Sn 판상(Platelet), Cu3Sn 상(Phase) 등이 형성되어 솔더링 구조물이 파손되기 쉽다는 문제점이 있었다.
즉, 종래 솔더링 구조물에서는 리플로우(reflow) 과정이 수행되고 난 후, 쿨링(cooling) 과정에서 Sn의 언더쿨링(undercooling)이 발생한다. 석출된 Ag3Sn 파티클들은 언더쿨링된 용융 Sn 내부로 유입된다. 이에 따라, 무연 솔더의 조성이 불균일해진다. 유입된 Ag3Sn 파티클들은 용융 Sn 에 의해 빠르게 성장하여, Ag3Sn 판상(Platelet)을 이루게 된다.
이러한 상태로 솔더링이 이루어졌을 경우, 이후에 크랙이 발생하였을 때, Ag3Sn 판상(Platelet)이 형성된 계면을 따라 크랙이 급속도로 전파된다는 문제점이 있다. 즉, 종래 솔더링 구조물을 이용하여 칩을 기판에 본딩하여 전자기기를 제작한 경우, 사용과정에서 충격이 가해지거나, 솔더링 조인트 부분에 응력이 집중되는 경우 크랙이 발생할 수 있다. 종래 솔더링 구조물 상태에서는 크랙이 급속도로 전파되기 때문에, 솔더링 조인트의 견고성이 취약하다는 문제점이 있었다.
한편, 종래 솔더링 구조물은 IMC(Inter-Metallic Compound)의 두께가 커지고, 보이드 등이 발생할 수 있다는 문제점도 있었다.
도 2는 종래 솔더링 구조물에서 생성된 IMC 및 보이드 등을 나타내는 모식도이다. 도 2에 도시된 바와 같이, 솔더(30)가 결합층(20) 상에 리플로우(reflow)되는 과정에서 결합층(20) 및 솔더(30) 사이의 계면 영역에서 Cu6Sn5상이 형성된다. 이후 에이징(aging) 과정에서 Cu3Sn 상이 Cu6Sn5 및 Cu 사이의 계면에 형성된다.
Cu3Sn 상 및 Cu6Sn5 상과 같이, 메탈들 사이의 계면에서 형성되는 합성물을 통상적으로 IMC(Inter-Metallic Compound)라고 한다.
종래 솔더링 구조물에서는, IMC가 두껍게 형성되면서 그 내부 계면 부분에서 보이드 또는 포어가 형성되어, 솔더링 결합력이 떨어지게 된다는 문제점이 있었다. 즉, Cu3Sn 상 형성 과정에서 고체 상태 확산(Solid State Diffusion) 현상이 일어나서, 계면 부분에 보이드(Voids) 또는 포어(Pores)가 형성될 수 있다. 이에 따라, 솔더링 구조물이 쉽게 파괴될 수 있다는 문제점이 있었다.
결과적으로, 종래의 솔더링 구조물 및 솔더링 방법으로는, 납을 포함하지 않는 무연 솔더를 이용하기 어렵다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 반응성이 높은 Zn을 계면 반응에 개입시켜 솔더링 특성이 향상되어, 신뢰성을 증대시키는 솔더링 구조물 및 그 솔더링 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 솔더링 구조물은, Zn을 내포한 결합층 및 상기 결합층과 결합 반응하는 무연 솔더를 포함한다.
여기서, 상기 결합층은, Zn 합금층으로 구현될 수 있다.
구체적으로는, 상기 Zn 합금층은, Cu, Ag, Au, Pd, Ni, Cr, Ti 로 이루어진 군 중에서 적어도 하나의 물질과 Zn의 합금으로 이루어질 수 있다.
또한, 상기 결합층은, 상기 Zn 합금층의 전체 웨이트(weight)를 기준으로 0.1 내지 30%의 Zn을 포함할 수 있다.
또한, 상기 Zn 합금층의 두께는 0.5 ㎛ 내지 10 ㎛ 정도가 될 수 있다.
한편, 상기 결합층은, Zn 층을 포함하는 다중층으로 이루어질 수도 있다.
구체적으로는, 상기 결합층은, 소정 물질로 이루어진 적어도 하나의 물질층 및 상기 Zn 층이 순차적으로 적층된 다중층 구조이며, 상기 Zn 층은 상기 다중층 중에서 상기 무연 솔더 측으로 최상위에 위치하는 형태로 이루어질 수 있다.
이 경우, 상기 Zn 층의 두께는 1㎛ 이하가 될 수 있다.
이상과 같은 실시 예들에서, 본 솔더링 구조물은, 상기 결합층을 지지하는 기판을 더 포함할 수 있다.
또한, 상기 기판과 상기 무연솔더를 절연시키는 절연층을 더 포함할 수도 있다.
또한, 상기 무연 솔더는, SnAg, SnAgCu, SnCu, SnBi, SnIn, SnZn, SnZnIn 중 하나가 될 수 있다.
한편, 본 발명의 일 실시 예에 따른 솔더링 방법은, 기판 상에 Zn을 내포한 결합층을 형성하는 단계 및 상기 결합층 상에 무연 솔더를 형성하는 단계를 포함한다.
이 경우, 상기 결합층을 형성하는 단계는, Zn 합금층을 상기 기판 상에 적층하여 상기 결합층을 형성할 수 있다.
구체적으로는, 상기 결합층을 형성하는 단계는, 스퍼터링 방식, 에바포레이션 방식, 전해도금 방식, 무전해도금 방식 중 하나를 이용하여 상기 기판 상에 상기 Zn 합금층을 형성하는 단계, 포토레지스트를 이용하여 상기 Zn 합금층을 패터닝하는 단계 및 상기 포토레지스트를 제거하는 단계를 포함할 수 있다.
또한, 상기 Zn 합금층은, Cu, Ag, Au, Pd, Ni, Cr, Ti 로 이루어진 군 중에서 적어도 하나의 물질과 상기 Zn의 합금으로 이루어질 수도 있다.
또한, 상기 결합층은, 상기 Zn 합금층의 전체 웨이트(weight)를 기준으로 0.1 내지 30%의 Zn을 포함할 수 있다.
또한, 상기 결합층을 형성하는 단계는, 0.5 ㎛ 내지 10 ㎛ 두께의 Zn 합금층을 상기 기판 상에 적층하는 방식으로 이루어질 수 있다.
또는, 상기 결합층을 형성하는 단계는, 상기 기판 상에 소정 물질로 이루어진 적어도 하나의 물질층을 적층하고, 상기 물질층 상에 Zn으로 이루어진 Zn 층을 적층하여, 다중층 형태의 결합층을 형성하는 방식으로 이루어질 수도 있다.
이 경우, 상기 결합층을 형성하는 단계는, 상기 Zn 층을 1㎛ 이하의 두께로 적층할 수 있다.
한편, 이상과 같은 실시 예들에서, 상기 무연 솔더를 형성하는 단계는, SnAg, SnAgCu, SnCu, SnBi, SnIn, SnZn, SnZnIn 중 하나를 상기 무연 솔더로 이용할 수 있다.
또한, 상기 결합층을 형성하는 단계는, 상기 기판 상에 절연층을 적층하고 패터닝하는 단계, 스퍼터링 방식, 에바포레이션 방식, 전해도금 방식, 무전해도금 방식 중 하나를 이용하여 상기 절연층 일부 및 상기 기판 상에 상기 결합층을 형성하는 단계를 포함할 수 있다.
이 경우, 상기 무연 솔더를 형성하는 단계는, 상기 결합층 상에서 솔더링 구조물을 제작할 위치를 제외한 영역에 포토레지스트를 적층하는 단계, 상기 솔더링 구조물을 제작할 위치에 상기 무연 솔더를 적층하는 단계 및 상기 포토레지스트 및 상기 절연층을 제거하고 리플로우 공정을 수행하여 상기 무연솔더 및 상기 결합층을 결합시키는 단계를 포함할 수 있다.
또는, 이상과 같은 실시 예들에서, 상기 무연 솔더를 형성하는 단계는, 상기 결합층 상에서 솔더링 구조물을 제작할 위치를 제외한 영역에 포토레지스트를 적층하는 단계, 상기 솔더링 구조물을 제작할 위치에 상기 무연 솔더를 적층하는 단계 및 상기 포토레지스트를 제거하고 리플로우 공정을 수행하여 상기 무연솔더 및 상기 결합층을 결합시키는 단계를 포함할 수도 있다.
이하에서, 첨부된 도면을 참고하여 본 발명에 대하여 자세하게 설명한다.
도 3은 본 발명의 일 실시 예에 따른 솔더링 구조물의 구성을 나타내는 모식 도이다. 도 3에 따르면, 본 솔더링 구조물은 기판(100), 결합층(110), 무연 솔더(120)를 포함한다.
결합층(110)은 기판(100) 상에 칩(미도시)을 결합시키기 위한 UBM(Under Bump Metallurgy) 또는 표면 마감 메탈재(Surface Finish Metallization)로 기능할 수 있다. 본 실시 예에서의 결합층(110)은 Zn을 포함하는 Zn 합금층(Zn Alloy Layer)으로 이루어질 수 있다.
구체적으로는, Zn 합금층은 Cu, Ag, Au, Pd, Ni, Cr, Ti 로 이루어진 군 중에서 적어도 하나의 물질과 Zn의 합금으로 이루어질 수 있다. 즉, CuZn, AgZn, ZnCuNi, ZnCuAg 등과 같은 합금으로 이루어질 수 있다. Zn의 포함 비율은 젖음성(wetting), 솔더링하고자 하는 칩의 종류, 사용환경 등을 고려하여 임의의 값으로 결정될 수 있다. 바람직하게는, Zn의 포함 비율은, Zn 합금층의 전체 웨이트(weight)를 기준으로 대략 0.1 내지 30% 정도가 될 수 있다.
Zn 합금층의 두께 역시 설계자 임의대로 결정될 수 있지만, 대략 0.5 ㎛ 내지 10 ㎛ 정도의 두께로 형성될 수 있다.
결합층(110)은 기판(100) 상에서 칩을 본딩하고자 하는 위치에 형성된다. 무연 솔더(120)는 결합층(110) 상에 형성되어, 결합층(110)과 용융 결합함으로써 솔더링 구조물을 형성하게 된다.
무연 솔더(120)란 납을 포함하지 않는 솔더를 의미한다. 즉, 무연솔더(120)는 SnAg, SnAgCu, SnCu, SnBi, SnIn, SnZn, SnZnIn 등이 될 수 있다. 기재된 재질 이외에도, 납을 포함하지 않는 종래의 무연 솔더 재질을 그대로 사용할 수 있다.
상술한 바와 같이, 결합층(110)이 Zn 합금층으로 이루어진 경우, 무연솔더(120)가 결합층(110) 상에서 리플로우된 후 냉각되는 과정에서, Zn은 계면에서의 Ag3Sn 판상의 성장 및 Cu3Sn 상 형성을 억제할 수 있다.
즉, Zn은 무연 솔더(120) 내에서 용융된 Sn의 언더쿨링(undercooling)을 둔화시킨다. 이에 따라, Ag3Sn 판상의 성장도 둔화된다. 또한, Zn의 개입으로 인하여 Cu6Sn5 상의 성장 속도도 둔화되어 Cu3Sn 상의 형성을 억제 및 지연시키게 된다. 결과적으로 보이드 또는 포어의 형성도 억제될 수 있게 된다.
이와 같이, 결합층(110) 및 무연 솔더(120)로 이루어지는 솔더링 구조물은 칩(미도시)을 기판(100)에 본딩시키는 역할을 할 수 있다. 그 밖에, 본 솔더링 구조물은 플립칩 패키징, 볼 그리드 어레이 패키징, 웨이퍼 본딩, 스태킹 등에서 활용될 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 솔더링 구조물의 구성을 나타내는 모식도이다. 도 4의 솔더링 구조물은 도 3의 솔더링 구조물과 거의 유사하나 다중층으로 이루어진 결합층(130)을 포함한다는 점에서 차이가 있다. 즉, 결합층(130)은 물질층(131) 및 Zn층(132)이 순차적으로 적층된 다중층 형태로 이루어질 수 있다. 물질층(131)의 개수는 하나 또는 그 이상이 될 수도 있다. 또한, 물질층(131)은 종래 솔더링 구조에서 사용되던 Cu층으로 구현될 수도 있으며, 그 밖의 물질로도 구현가능하다.
결합층(130) 내에서 Zn층(132)은 최상위층에 배치되는 것이 바람직하다. 이 에 따라, 무연 솔더(120)가 결합층(130) 상에 형성되는 경우, Zn층(132)이 무연 솔더(120)와 직접 반응하여 그 계면에서의 반응 매커니즘을 변화시키게 된다. 즉, 리플로우(reflow) 과정 중에, 무연 솔더(120) 내의 Sn은 결합층(130) 측으로 확산되고, 물질층(131) 및 Zn층(132) 내의 Cu, Zn 등은 무연 솔더(120) 측으로 확산되면서, 결합 반응을 일으켜 용융상태의 Cu6Sn5 상을 이루게 된다. 이 과정에서, Zn의 개입으로 인하여 Ag3Sn 판상의 성장 및 Cu3Sn 상 형성이 억제된다. Zn층(132)은 대략 1㎛이하의 두께를 가지는 박막으로 구현하는 것이 바람직하다. 도 4에서 결합층(130)의 구조를 제외한 나머지 부분에 대해서는 도 3의 실시 예와 동일하므로, 더 이상의 설명은 생략한다.
도 5는 본 발명의 또 다른 실시 예에 따른 솔더링 구조물의 구성을 나타내는 모식도이다. 도 5의 솔더링 구조물은, 기판(200), 절연층(210), 결합층(220), 무연 솔더(230)를 포함한다.
결합층(220)은 도 3 및 도 4의 실시 예에서와 같이 Zn 합금층으로 구현되거나, Zn 층을 포함하는 다중층으로 구현될 수 있다. 도 5에서와 같이, 결합층(220) 중 일부는 절연층(210) 표면 상에 형성되고, 나머지 부분은 기판(200) 상에 직접 형성되는 형태로 형성될 수 있다.
기판(200)은 결합층(220) 및 무연 솔더(230)로 이루어지는 솔더링 구조물과, 이를 통해 접합하는 칩(미도시) 등을 지지하는 역할을 한다.
절연층(210)은 무연 솔더(230)와 기판(200) 부분을 절연시키는 역할을 한다. 이에 따라, 솔더링 구조물을 통해 연결된 칩과 기판(200)사이의 신호 누설을 방지할 수 있게 된다.
도 5의 실시 예에서 절연층(210) 및 결합층(220)의 구조 등을 제외하면, 나머지 구성요소는 도 3, 4의 실시 예에서와 동일하므로, 중복 설명은 생략한다.
도 6a 내지 도 6e는 도 5에 따른 솔더링 구조물을 이용하는 솔더링 방법의 일 예를 설명하기 위한 모식도이다.
먼저, 도 6a에 따르면, 기판(200) 상에 절연층(210)을 적층하고 패터닝하여 솔더링 구조물이 제작될 위치를 노출시킨다. 절연층(210)은 이산화규소(SiO2) 또는 산화알루미늄(Al2O2)과 같은 절연물질로 이루어질 수 있다.
다음으로, 도 6b에서와 같이 절연층(210) 및 기판(200) 전면에 Zn을 내포하고 있는 결합층(220)을 적층한다. 이 경우, 결합층(220)은 Zn 합금층으로 이루어질 수 있다. 또는, 도 6b에서 절연층(210) 및 기판(200) 전면에 복수 개의 층을 순차적으로 적층하면서, 최종적으로 Zn층을 적층하여 다중층 형태의 결합층(220)을 형성할 수도 있다.
결합층(220) 적층은 스퍼터링 방식, 에바포레이션 방식, 전해도금 방식, 무전해도금 방식 등으로 이루어질 수 있다. 그 밖에도, 종래에 알려진 적층 기술이 적용될 수도 있다.
스퍼터링 방식은 DC, RF, DC 마그네트론, RF 마그네트론 스퍼터링 방식 등으로 구분될 수 있다. 이 중 하나를 예로 들어, DC 스퍼터링 방식에 대하여 구체적으 로 설명하면, 먼저, 결합층(220)으로 사용하고자 하는 Zn 합금 타겟을 별도로 제작한다. Zn 합금 타겟 제작 과정에 대하여 간단히 설명하면, 아르곤 기체가 채워진 진공 오븐 내에서 Zn 및 타 금속물질을 정해진 비율에 따라 투입한 후 아크 멜팅(arc-melting)하여, 합금 샘플을 제작한다. 그리고 나서, 생성된 합금 샘플을 기 설정된 크기로 커팅하여 Zn 합금 타겟을 제작한다.
이에 따라, Zn 합금 타겟이 마련되면, 절연층(210)이 형성된 기판(200)과, Zn 합금 타겟을 스퍼터링 챔버 내에 동시에 투입한 후, 스퍼터링을 실시한다. 즉, 스퍼터링 챔버 내에 아르곤과 같은 불활성 기체를 투입하고, DC, RF, DC 마그네트론, RF 마그네트론 등을 이용하여 아르곤을 이온화시킨다. 이에 따라 생성된 아르곤 이온은 전위차에 의하여 타겟 측으로 가속되어 충돌하여, 중성의 타겟 원자들이 돌출되도록 한다. 돌출된 타겟 원자들은 절연층(210)이 형성된 기판(200) 상에 결합하여, 결합층(220)을 형성하게 된다.
스퍼터링 방식에 대해서는 일반적으로 잘 알려져 있으므로, 나머지 스퍼터링 방식에 대해서는 구체적인 설명을 생략한다.
한편, 에바포레이션 방식은 저항열을 이용하는 써멀 에바포레이션(Thermal Evaporation) 방식 및 전자 빔을 이용하는 전자 빔 에바포레이션 방식 등으로 구분될 수 있다. 이에 대한 구체적인 설명 역시 생략한다.
도 6b에서는 구체적으로 도시되지 않았으나, 결합층(220)이 적층되고 나면, 결합층(220) 상에 포토레지스트(미도시)를 적층하여 결합층(220)을 일정한 형태로 패터닝함으로써, 솔더링하고자 하는 위치에만 결합층(220)이 위치하도록 할 수 있 다. 결합층(220) 패터닝이 완료되면 포토레지스트(미도시)를 제거하여 후속 공정이 진행될 수 있도록 한다.
다음으로, 도 6c 및 도 6d에 도시된 바와 같이 결합층(220)의 일부 영역을 제거하고, 포토레지스트(240)를 형성한 후, 무연 솔더(230)를 적층한다. 무연 솔더(230)는 전해 도금 방식, 무전해 도금 방식, 진공 증착 방식, 프린팅 방식, 솔더 볼 전사 방식(Solder Ball Transfer Method), 스터드 범핑 방식(Stud Bumping Method), 솔더 젯 방식(Solder Jet Method) 들 중 하나의 방식으로 결합층(220) 상에 형성될 수 있다.
다음으로, 도 6e에 도시된 바와 같이, 포토레지스트(240)를 제거한 후, 리플로우를 이용하여 무연 솔더(230)를 용해시키고 에이징시켜 솔더링 구조물을 제작한다. 무연 솔더(230)는 리플로우 공정 이후 에이징 과정에서 표면 장력 효과에 의하여 도 6e에 도시된 바와 같이 볼 형태로 형성될 수 있다. 이에 따라, 솔더링 구조물이 제작되면, 칩(미도시)을 솔더링 구조물에 밀착시켜 기판(200) 상에 본딩시킴으로써, 솔더링을 수행할 수 있다.
도 7a 내지 도 7d는 본원 도 3, 4에 도시된 구조의 솔더링 구조물을 이용하는 솔더링 방법의 일 예를 설명하기 위한 모식도이다.
도 7a는 기판(100) 상에 Zn을 내포한 결합층(110 또는 130)을 소정 형태로 적층한 상태를 나타낸다. 결합층은 Zn 합금층(110)으로 구현될 수 있으며, 또는, Zn층을 포함하는 다중층(130)으로 구현될 수도 있다. 다중층(130)으로 구현되는 경우, 적어도 하나의 물질층(131)을 먼저 적층한 후, 이후에 Zn층(132)을 적층하는 방식으로 이루어진다.
다음으로, 도 7b 및 도 7c에서와 같이 포토레지스트(160)를 적층한 후, 무연 솔더(120)를 적층한다.
다음으로, 도 7d에서와 같이 포토레지스트(160)를 제거한 후, 리플로우 시켜 도 3 또는 도 4에 도시된 구조의 솔더링 구조물을 제작한다. 이후에, 솔더링 구조물 상에 칩(미도시)을 밀착시킴으로써, 칩을 기판(100)에 본딩시키는 솔더링을 수행할 수 있게 된다.
도 7b 내지 도 7d에 대한 구체적인 설명은 도 6c 내지 도 6e에 대한 설명과 거의 동일하므로, 나머지 설명은 생략한다.
한편, 도 6a 내지 도 6e, 도 7a 내지 도 7d에 도시된 공정 순서 및 방식은 당해 기술 분야에서 알려진 내용을 바탕으로 다양하게 변경될 수도 있다.
본 솔더링 구조물의 특성에 대해서는 도 8a 내지 도 11b를 통하여 구체적으로 설명한다.
도 8a는 Cu층을 결합층으로 사용하는 종래 솔더링 구조물에 대하여 리플로우 공정을 완료한 직후에 촬영한 전자 현미경 사진이다. 도 8a를 살피면, 화살표로 표시된 지점에서 규모가 큰 Ag3Sn 판상 구조가 관찰되고 있다.
반면, 도 8b는 본 발명의 일 실시 예에 따라, Cu7Zn으로 이루어진 Zn 합금층을 결합층으로 이용한 솔더링 구조물에 대하여 리플로우 공정을 완료한 직후에 촬영한 전자 현미경 사진이다. Cu7Zn이란, Zn 합금층의 전체 웨이트(weight)를 기준 으로 Cu가 93 %, Zn이 7% 를 차지한다는 의미이다. 도 8b에 따르면, 도 8a에 비해 Ag3Sn 판상의 성장이 억제되어, 상대적으로 작은 크기의 Ag3Sn 판상이 형성되어 있음을 알 수 있다.
한편, 도 9a 및 도 9b는 종래 솔더링 구조물 및 본 솔더링 구조물을 각각 150℃에서 50시간 정도 에이징 시킨 후에 촬영한 전자 현미경 사진이다.
도 9a를 참고하면 Ag3Sn 판상의 크기도 증대하였고, 특히, IMC가 대략 3.91㎛정도 형성되어 있음을 관찰할 수 있다. 상술한 바와 같이 IMC란 결합층 및 솔더 사이의 계면에서 형성되는 합성물을 의미하는 것으로, 도 9a에서는 Cu3Sn 상 및 Cu6Sn5 상을 의미한다.
한편, 도 9b를 참고하면, Ag3Sn 판상의 크기는 큰 변동이 없으며, IMC는 대략 3.21㎛ 정도 형성되어 있음을 관찰할 수 있다. 상술한 바와 같이 본 솔더링 구조물에서는 Cu3Sn 상의 형성이 억제되기 때문에, IMC의 두께가 종래 솔더링 구조물에 비해 얇아짐을 알 수 있다.
도 10a 및 도 10b는 Cu층을 결합층으로 사용하는 종래의 솔더링 구조물과, Cu10Zn을 결합층으로 사용하는 본 발명의 일 실시 예에 따른 솔더링 구조물에 대하여, 150℃에서 500시간 정도 에이징 시킨 후에 계면 상태를 촬영한 전자 현미경 사진이다.
먼저, 도 10a를 살피면 하단 부의 Cu층 상에 Cu3Sn 상 및 Cu6Sn5 상이 순차적 으로 위치하고 있음을 알 수 있다. 즉, 리플로우 과정 중에 Cu6Sn5상이 형성된 후, 에이징 과정에서 Cu6Sn5 상 및 Cu 층의 계면 부분에서 Cu3Sn 상이 형성되어, 도 10a와 같이 3층 구조를 이루게 된다.
한편, 도 10b를 살피면 하단 부의 결합층 상에는 Cu6Sn5상이 위치하고 있다. 즉, Zn 합금층을 결합층으로 이용함으로써, Cu3Sn 상이 거의 형성되지 않고 있음을 알 수 있다. 이로 인하여, 보이드가 거의 형성되지 않고 있음을 알 수 있다.
도 11a 및 도 11b는 도 10a 및 도 10b의 솔더링 구조물에 대하여 다시 500시간 더 에이징 시킨 후에 계면 상태를 촬영한 전자 현미경 사진이다. 즉, 도 11a 및 도 11b는 리플로우 이후에 150℃에서 1000시간 정도 에이징 시킨 후의 상태를 나타낸다.
도 11a에 따르면, Cu3Sn 층의 두께가 더 커진 것을 알 수 있다. 한편, 상술한 바와 같이, Cu3Sn 상의 형성 과정에서 고체 상태 확산 현상이 일어난다. 즉, Cu 층 내의 Cu 원자가 무연 솔더 측으로 이동하게 되면서, 보이드 등이 형성된다. 도 11a에서 Cu층 표면 상의 검은 점들은 보이드를 의미한다. 반면, 도 11b에 따르면 Cu3Sn 층이 여전히 형성되지 않고 있으며, 보이드 역시 관찰되지 않고 있음을 확인할 수 있다.
이상과 같이, 도 8a 내지 도 11b의 도면을 참고하면, Cu층을 결합층으로 이용하는 종래의 솔더링 구조물에 비해 본 솔더링 구조물의 견고성이 훨씬 증대될 것 임을 알 수 있다.
도 12는 종래의 솔더링 구조물과 본 솔더링 구조물의 에이징 시간 별 IMC 두께 변화를 나타낸다. 구체적으로는, 도 12는 260℃ 온도 조건에서 30초 간 리플로우를 수행한 후, 150℃ 온도 조건에서 에이징시키면서 IMC 두께를 측정한 그래프이다.
도 12에서 SnAgCu 무연 솔더와 Cu 결합층을 이용하여 제작된 솔더링 구조물(■)은 500시간 에이징 시켰을 경우 대략 6.31㎛ 두께의 IMC가 형성됨을 알 수 있다. 또한 1000시간 정도 에이징 시키면 대략 7.97㎛ 두께의 IMC가 형성됨을 알 수 있다.
반면, SnAgCu 무연 솔더와 Cu10Zn 결합층을 이용하여 제작된 솔더링 구조물(●)은 500시간 에이징 시켰을 때 3.51㎛ 두께의 IMC가 형성되고, 1000시간 정도 에이징 시켰을 때는 4.57㎛ 두께 정도의 IMC가 형성됨을 알 수 있다.
두 그래프를 비교하여 보면, 종래 솔더링 구조물에 비해 본 솔더링 구조물에서의 IMC 성장 속도가 현저히 둔화되고, 이에 따라 보이드 등과 같은 결함 영역의 형성이 억제된다는 점을 알 수 있다. 결과적으로, 취성 파괴 현상이 억제될 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 따르면 납을 포함하지 않는 무연 솔더를 사용하면서, 반응성이 높은 Zn을 계면 반응에 개입시킴으로써 Ag3Sn 판상의 성장을 억제하고, IMC의 성장을 둔화시킬 수 있게 된다. 이에 따라, 크랙이 급속도로 전파되는 것을 방지할 수 있게 되며, 보이드나 포어와 같은 결함부분 형성을 최소화할 수 있게 되므로, 견고한 솔더링 구조물을 이룰 수 있게 된다. 즉, 솔더링 조인트의 신뢰성이 향상된다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (23)

  1. Zn을 내포한 결합층; 및,
    상기 결합층과 결합 반응하는 무연 솔더;를 포함하는 솔더링 구조물.
  2. 제1항에 있어서,
    상기 결합층은,
    Zn 합금층인 것을 특징으로 하는 솔더링 구조물.
  3. 제2항에 있어서,
    상기 Zn 합금층은,
    Cu, Ag, Au, Pd, Ni, Cr, Ti 로 이루어진 군 중에서 적어도 하나의 물질과 Zn의 합금으로 이루어지는 것을 특징으로 하는 솔더링 구조물.
  4. 제2항에 있어서,
    상기 결합층은,
    상기 Zn 합금층의 전체 웨이트(weight)를 기준으로 0.1 내지 30%의 Zn을 포함하는 것을 특징으로 하는 솔더링 구조물.
  5. 제2항에 있어서,
    상기 Zn 합금층의 두께는 0.5 ㎛ 내지 10 ㎛인 것을 특징으로 하는 솔더링 구조물.
  6. 제1항에 있어서,
    상기 결합층은,
    Zn 층을 포함하는 다중층으로 이루어지는 것을 특징으로 하는 솔더링 구조물.
  7. 제6항에 있어서,
    상기 결합층은,
    소정 물질로 이루어진 적어도 하나의 물질층 및 상기 Zn 층이 순차적으로 적층된 다중층 구조이며, 상기 Zn 층은 상기 다중층 중에서 상기 무연 솔더 측으로 최상위에 위치하는 것을 특징으로 하는 솔더링 구조물.
  8. 제6항에 있어서,
    상기 Zn 층의 두께는 1㎛ 이하인 것을 특징으로 하는 솔더링 구조물.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 결합층을 지지하는 기판;을 더 포함하는 것을 특징으로 하는 솔더링 구조물.
  10. 제9항에 있어서,
    상기 기판과 상기 무연솔더를 절연시키는 절연층;을 더 포함하는 것을 특징으로 하는 솔더링 구조물.
  11. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 무연 솔더는,
    SnAg, SnAgCu, SnCu, SnBi, SnIn, SnZn, SnZnIn 중 하나인 것을 특징으로 하는 솔더링 구조물.
  12. 기판 상에 Zn을 내포한 결합층을 형성하는 단계; 및,
    상기 결합층 상에 무연 솔더를 형성하는 단계;를 포함하는 솔더링 방법.
  13. 제12항에 있어서,
    상기 결합층을 형성하는 단계는,
    Zn 합금층을 상기 기판 상에 적층하여 상기 결합층을 형성하는 것을 특징으로 하는 솔더링 방법.
  14. 제13항에 있어서,
    상기 결합층을 형성하는 단계는,
    스퍼터링 방식, 에바포레이션 방식, 전해도금 방식, 무전해도금 방식 중 하나를 이용하여 상기 기판 상에 상기 Zn 합금층을 형성하는 것을 특징으로 하는 솔더링 방법.
  15. 제13항에 있어서,
    상기 Zn 합금층은,
    Cu, Ag, Au, Pd, Ni, Cr, Ti 로 이루어진 군 중에서 적어도 하나의 물질과 상기 Zn의 합금으로 이루어진 것임을 특징으로 하는 솔더링 방법.
  16. 제13항에 있어서,
    상기 결합층은,
    상기 Zn 합금층의 전체 웨이트(weight)를 기준으로 0.1 내지 30%의 Zn을 포함하는 것임을 특징으로 하는 솔더링 방법.
  17. 제13항에 있어서,
    상기 결합층을 형성하는 단계는,
    0.5 ㎛ 내지 10 ㎛ 두께의 Zn 합금층을 상기 기판 상에 적층하는 것을 특징으로 하는 솔더링 방법.
  18. 제12항에 있어서,
    상기 결합층을 형성하는 단계는,
    상기 기판 상에 소정 물질로 이루어진 적어도 하나의 물질층을 적층하고, 상기 물질층 상에 Zn으로 이루어진 Zn 층을 적층하여, 다중층 형태의 결합층을 형성하는 것을 특징으로 하는 솔더링 방법.
  19. 제18항에 있어서,
    상기 결합층을 형성하는 단계는,
    상기 Zn 층을 1㎛ 이하의 두께로 적층하는 것을 특징으로 하는 솔더링 방법.
  20. 제12항 내지 제19항 중 어느 한 항에 있어서,
    상기 무연 솔더를 형성하는 단계는,
    SnAg, SnAgCu, SnCu, SnBi, SnIn, SnZn, SnZnIn 중 하나를 상기 무연 솔더로 이용하는 것을 특징으로 하는 솔더링 방법.
  21. 제12항 내지 제19항 중 어느 한 항에 있어서,
    상기 결합층을 형성하는 단계는,
    상기 기판 상에 절연층을 적층하고 패터닝하는 단계;
    스퍼터링 방식, 에바포레이션 방식, 전해 도금 방식, 무전해 도금 방식 중 하나를 이용하여 상기 절연층 일부 및 상기 기판 상에 상기 결합층을 형성하는 단계;를 포함하는 것을 특징으로 하는 솔더링 방법.
  22. 제21항에 있어서,
    상기 무연 솔더를 형성하는 단계는,
    상기 결합층 상에서 솔더링 구조물을 제작할 위치를 제외한 영역에 포토레지스트를 적층하는 단계;
    상기 솔더링 구조물을 제작할 위치에 상기 무연 솔더를 적층하는 단계; 및,
    상기 포토레지스트 및 상기 절연층을 제거하고 리플로우 공정을 수행하여 상기 무연솔더 및 상기 결합층을 결합시키는 단계;를 포함하는 것을 특징으로 하는 솔더링 방법.
  23. 제12항 내지 제19항 중 어느 한 항에 있어서,
    상기 무연 솔더를 형성하는 단계는,
    상기 결합층 상에서 솔더링 구조물을 제작할 위치를 제외한 영역에 포토레지스트를 적층하는 단계;
    상기 솔더링 구조물을 제작할 위치에 상기 무연 솔더를 적층하는 단계; 및,
    상기 포토레지스트를 제거하고 리플로우 공정을 수행하여 상기 무연솔더 및 상기 결합층을 결합시키는 단계;를 포함하는 것을 특징으로 하는 솔더링 방법.
KR1020070024183A 2007-03-12 2007-03-12 Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법 KR100793970B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070024183A KR100793970B1 (ko) 2007-03-12 2007-03-12 Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법
US11/872,066 US8517249B2 (en) 2007-03-12 2007-10-15 Soldering structure and method using Zn
EP07118896.5A EP1970151B1 (en) 2007-03-12 2007-10-19 Soldering structure and method using zinc
JP2007275596A JP2008221333A (ja) 2007-03-12 2007-10-23 Ｚｎを用いた半田付け構造物および方法
CN2008100837843A CN101266960B (zh) 2007-03-12 2008-03-12 使用锌的软焊接结构及方法
JP2010228990A JP2011054978A (ja) 2007-03-12 2010-10-08 Ｚｎを用いた半田付け構造物および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024183A KR100793970B1 (ko) 2007-03-12 2007-03-12 Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법

Publications (1)

Publication Number Publication Date
KR100793970B1 true KR100793970B1 (ko) 2008-01-16

Family

ID=39218085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024183A KR100793970B1 (ko) 2007-03-12 2007-03-12 Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법

Country Status (5)

Country Link
US (1) US8517249B2 (ko)
EP (1) EP1970151B1 (ko)
JP (2) JP2008221333A (ko)
KR (1) KR100793970B1 (ko)
CN (1) CN101266960B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184875B1 (ko) 2011-06-28 2012-09-20 삼성전기주식회사 전기 접속단자 구조체 및 이의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884434B2 (en) 2010-09-27 2014-11-11 Infineon Technologies Ag Method and system for improving reliability of a semiconductor device
CN102886579B (zh) * 2012-10-11 2015-01-07 中国兵器工业第五二研究所 变形锌合金插接结构的无铅高频钎焊方法
US9299680B2 (en) 2013-03-14 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors
US10388627B1 (en) * 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
US10347602B1 (en) * 2018-07-23 2019-07-09 Mikro Mesa Technology Co., Ltd. Micro-bonding structure
CN111354686B (zh) * 2018-12-21 2022-11-08 矽品精密工业股份有限公司 电子封装件及其制法暨封装用基板及其制法
US11410947B2 (en) * 2019-12-19 2022-08-09 Texas Instruments Incorporated Brass-coated metals in flip-chip redistribution layers
CN115976445A (zh) * 2022-11-29 2023-04-18 宁波博威合金板带有限公司 一种用于铜及铜合金的涂层、铜及铜合金以及制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3594616A (en) * 1968-06-19 1971-07-20 Matsushita Electric Ind Co Ltd Ceramic capacitor comprising semiconductive barium titanate body and silver alloy electrodes containing minor amounts of lead oxide and bismuth oxide
JPH01184851A (ja) 1988-01-13 1989-07-24 Toshiba Corp バンプを有する基板素子
JPH0649238B2 (ja) * 1988-04-14 1994-06-29 株式会社日立製作所 Ｃｕ系材料接合用はんだ及びはんだ付方法
JPH05327152A (ja) * 1992-05-18 1993-12-10 Sanken Electric Co Ltd 配線基板及びその製造方法
EP0704272B1 (en) 1994-09-30 2002-01-09 AT&T Corp. Lead-free alloys for use in solder bonding
JPH10308396A (ja) 1997-05-07 1998-11-17 Ricoh Co Ltd はんだバンプ構造及びその製造方法
JP3684134B2 (ja) 2000-03-29 2005-08-17 株式会社東芝 電気又は電子部品及び電気又は電子組立体
JP4524958B2 (ja) 2000-06-06 2010-08-18 パナソニック電工株式会社 成形体
JP2002110714A (ja) 2000-10-02 2002-04-12 Sony Corp チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
DE10295882T1 (de) * 2001-01-31 2003-12-24 Furukawa Electric Co Ltd Verfahren zum Verbinden elektronischer Teile
JP2004031724A (ja) 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd ワークの半田付け方法及び半田付け実装体
JP2004055662A (ja) 2002-07-17 2004-02-19 Matsushita Electric Ind Co Ltd はんだ付け方法とそのプリント配線板
GB0224689D0 (en) 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
JP2004241542A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
CN100437955C (zh) 2003-04-17 2008-11-26 威盛电子股份有限公司 凸块及胶料层制造方法
JP2004363148A (ja) 2003-06-02 2004-12-24 Matsushita Electric Ind Co Ltd マルチチップモジュール
JP3918779B2 (ja) 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
JP2006086386A (ja) 2004-09-17 2006-03-30 Espec Corp はんだ接合適用材およびその製造方法
JP2006245098A (ja) 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184875B1 (ko) 2011-06-28 2012-09-20 삼성전기주식회사 전기 접속단자 구조체 및 이의 제조방법

Also Published As

Publication number Publication date
CN101266960B (zh) 2011-07-27
US8517249B2 (en) 2013-08-27
JP2008221333A (ja) 2008-09-25
CN101266960A (zh) 2008-09-17
US20080223906A1 (en) 2008-09-18
EP1970151A1 (en) 2008-09-17
EP1970151B1 (en) 2018-01-31
JP2011054978A (ja) 2011-03-17

Similar Documents

Publication Publication Date Title
KR100793970B1 (ko) Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법
US9607936B2 (en) Copper bump joint structures with improved crack resistance
Minor Growth of a Au-Ni-Sn intermetallic compound on the solder-substrate interface after aging
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
US8003512B2 (en) Structure of UBM and solder bumps and methods of fabrication
US20090174052A1 (en) Electronic component, semiconductor package, and electronic device
US7863741B2 (en) Semiconductor chip and manufacturing method thereof
US9331042B2 (en) Semiconductor device manufacturing method and semiconductor device
KR101424095B1 (ko) 금속간 화합물의 성장을 억제하는 방법
US8368205B2 (en) Metallic thermal joint for high power density chips
JP2001308129A (ja) 鉛フリーバンプの形成方法
JP2003338517A (ja) 基板上に無鉛はんだ合金を形成する方法
TWI338344B (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
WO2012051960A1 (zh) 一种基于铟凸点的无助焊剂回流工艺方法
Pan et al. Microstructures of phased-in Cr–Cu/Cu/Au bump-limiting metallization and its soldering behavior with high Pb content and eutectic PbSn solders
JP2007123577A (ja) 半導体装置
EP1734569B1 (en) Process for producing semiconductor module
JP4666608B2 (ja) 電極構造の製造方法
Sohn et al. Study of spalling behavior of intermetallic compounds during the reaction between electroless Ni-P metallization and lead-free solders
Wu et al. Interfacial stability of eutectic SnPb solder and composite 60Pb40Sn solder on Cu/Ni (V)/Ti under-bump metallization
KR100572151B1 (ko) Ｓｎ-Ｉｎ계 솔더를 이용한 반도체 칩의 본딩 방법
KR100503411B1 (ko) Ａｕ－Ｓｎ계 솔더층 및 솔더범프 제조 방법
Huang et al. A study on copper pillar interconnect in flip-chip-on-module packaging
TW202243060A (zh) 多層基板的製造方法及配線基板
Kumar et al. Influence of phosphorus content on the interfacial microstructure between Sn–3.5 Ag solder and electroless Ni–P metallization on Cu substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 13