JP2008221333A - Znを用いた半田付け構造物および方法 - Google Patents
Znを用いた半田付け構造物および方法 Download PDFInfo
- Publication number
- JP2008221333A JP2008221333A JP2007275596A JP2007275596A JP2008221333A JP 2008221333 A JP2008221333 A JP 2008221333A JP 2007275596 A JP2007275596 A JP 2007275596A JP 2007275596 A JP2007275596 A JP 2007275596A JP 2008221333 A JP2008221333 A JP 2008221333A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- soldering
- bonding layer
- lead
- free solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/28—Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
- B23K35/282—Zn as the principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/42—Printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05118—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【課題】反応性の高いZnを半田付けする際に界面反応に介入させることで構造物の特性が改善された半田付け構造物が提供する。
【解決手段】本半田付け構造物は、Znを含む結合層および結合層と結合反応する鉛フリー半田を含む。結合層は、Zn合金層から形成されたり、Zn層を含む多重層で形成されたりする。
【選択図】図4
【解決手段】本半田付け構造物は、Znを含む結合層および結合層と結合反応する鉛フリー半田を含む。結合層は、Zn合金層から形成されたり、Zn層を含む多重層で形成されたりする。
【選択図】図4
Description
本発明は、半田付け構造物および半田付け方法に関し、詳細にはZnを界面反応に介入させる半田付け構造物およびその半田付け方法に関する。
半田付け(soldering)とは、電子機器の製造において求められる接合方法の1つであって、450℃以下の温度で異種の材料を溶解し接合を行なう接合方法である。この接合方法は、長期にわたり鉛(Lead:Pb)を含む半田を用いることが一般的であったが、最近になって鉛の有害性による使用規制が行なわれることにより体に有害な鉛を含まない、言わば鉛フリー半田(Free Pb)を用いる半田付け方法が注目を浴びている。
従来の半田を置き換えることのできる鉛フリー半田として、Snを主な成分とする半田を用いる方式が求められている。かかる従来の半田付け構造物は、図1に示すと通りである。
図1に示されるように、鉛フリー半田を用いる従来の半田付け構造物は、基板10、結合層20、半田30を含んでいる。結合層20は、既存の半田と結合した時に使用したCu層をそのまま使用する。半田30としては、SnAgCuが使用され得る。
しかし、図1のような方式に基づいて半田付けを行なうと、結合界面における脆性が大きくなるにつれ、製品の信頼性が低下してしまうという不都合がある。即ち、Snを含む半田30と結合層20との間の結合過程において、Ag3Snプレートレット(platelet)、Cu3Sn相(Phase)などが形成され、半田付け構造物が破損されやすいという問題があった。
つまり、従来の半田付け構造物においてリフロー(reflow)過程を行なってから、クーリング(cooling)過程にてSnのアンダークーリング(undercooling)が発生する。抽出されたAg3Snパーティクルは、アンダークーリングされた溶融Sn内部に流入することにより鉛フリー半田の組成が不安定になる。流入したAg3Snパーティクルは、溶融Snによって早い速度で成長し、Ag3Snプレートレットをなすようになる。
かかる状態で半田付けが行なわれると、その後ひびが生じたときAg3Snプレートレットの形成された界面に沿ってひびが急速に広がってしまう恐れがある。即ち、従来の半田付け構造物を用いチップが基板にボンディングされる電子機器を製造する場合、使用過程において衝撃が加えられたり、あるいは半田付け継ぎ目部分に応力が集中したりするとひびが生じる恐れがある。従って従来の半田付け構造物は、クラックが急速に広がることから半田付け継ぎ目の堅固性が弱いという問題を持っている。
さらに、従来の半田付け構造物は、IMC(Inter−Metalic Compound)の厚さが大きくなり、中空(void)が発生する問題も抱えている。
図2は従来の半田付け構造物で生成したIMCおよび中空などが示されている模式図である。図2に示されるように、半田30が結合層20上にリフロー(Reflow)される過程において結合層20および半田30との間の界面領域でCu6Sn5相が形成される。その後、エイジング(aging)過程においてCu3Sn相が、Cu6Sn5およびCu間の界面に形成される。
Cu3Sn相とCu6Sn5相のように、メタルとの界面で形成される合成物のことを、通常IMC(Inter−Metallic Compound)と称する。
従来の半田付け構造物では、IMCが厚く形成されることによりその内部界面で中空または隙間(pore)が形成され、半田付けの結合力が落ちてしまう問題がある。つまり、Cu3Sn相の形成過程において固体状態の拡散現象が起きて界面部分に中空または隙間が生じる恐れがある。これにより半田付け構造物は破壊されやすいという問題がある。
結果的に、従来の半田付け構造物および半田付け方法として鉛を含まない鉛フリー半田の適用が難しくなる不都合がある。
米国特許出願公開第2005/0224966号明細書
米国特許出願公開第2003/0162381号明細書
米国特許出願公開第2006/0051954号明細書
本発明は前述した問題点を解決するために案出されたもので、本発明の目的は、反応性の高いZnを界面反応に介入させることで半田付け特性が向上すると共に、信頼性が増大する半田付け構造物およびその半田付け方法を提供することにある。
本発明は、Znを含む結合層と、前記結合層と結合反応する鉛フリー半田と、を含む半田付け構造物、に関する。
また、本発明は、基板上にZnを含む結合層を形成するステップと、前記結合層上に鉛フリー半田を形成するステップと、を含むことを特徴とする半田付け方法、に関する。
本発明によると、鉛を含まない鉛フリー半田を使用しながら、反応性の高いZnを界面反応に介入させることで、Ag3Snプレートレットの成長が抑制され、IMCの成長が鈍化する。これによって、クラックが急速に広がることが防止され、ボイドやヒビのような欠陥部分が最少化され、堅固性の優れた半田付け構造物を形成することができる。つまり、半田付け継ぎ目の堅固性の信頼性が向上する効果がある。
前述した目的を達成するための本発明の一実施の形態に係る半田付け構造物は、Znを含む結合層と、前記結合層と結合反応する鉛フリー半田と、を含む。
ここで、前記結合層は、Zn合金層で具現することができる。
具体的には、前記Zn合金層は、Cu、Ag、Au、Pd、Ni、Cr、Tiで形成された群から少なくとも1つの物質とZnの合金から形成されることが好ましい。
また、前記結合層は、前記Zn合金層の全質量を基準にして0.1〜30%のZnを含む。
また、前記Zn合金層の厚さは0.5μm〜10μm程度であることが好ましい。
一方、前記結合層は、Zn層を含む多重層から形成され得る。
具体的に、前記結合層は、所定の物質から形成された少なくとも1つの物質層および前記Zn層が順次積層された多重層の構造であり、前記Zn層は前記多重層のうち前記鉛フリー半田側の最上位に位置することが好ましい。
この場合、前記Zn層の厚さは1μm以下であることが好ましい。
以上のような実施例で本半田付け構造物は、前記結合層を支える基板を更に含むことができる。
また、前記基板と前記鉛フリー半田を絶縁させる絶縁層を更に含むことができる。
前記鉛フリー半田は、SnAg、SnAgCu、SnCu、SnBi、SnIn、SnZn、SnZnBi、SnZnInのいずれか1つであることが好ましい。
一方、本発明の一実施例に係る半田付け方法は、基板上にZnを含む結合層を形成するステップと、前記結合層上に鉛フリー半田を形成するステップと、を含むことを特徴とする。
この場合、前記結合層を形成するステップは、Zn合金層を前記基板上に積層して前記結合層を形成することができる。
具体的には、前記結合層を形成するステップは、スパッタリング方式、蒸着方式、電気メッキ方式、無電気メッキ方式のいずれか1つを用いて前記基板上に前記Zn合金層を形成するステップと、フォトレジストを用いて前記Zn合金層をパターニングするステップと、前記フォトレジストを取り除くステップと、を含むことができる。
また、前記Zn合金層は、Cu、Ag、Au、Pd、Ni、Cr、Tiから形成された群から少なくとも1つの物質と前記Znの合金から形成されることが好ましい。
また、前記結合層は、前記Zn合金層の全質量を基準にして0.1〜30%のZnを含むことが好ましい。
また、前記結合層を形成するステップは、0.5μm〜10μm厚さのZn合金層を前記基板上に積層する方式で行なわれることができる。
また、前記結合層を形成するステップは、前記基板上に所定の物質から形成された少なくとも1つの物質層を積層し、前記物質層上にZnから形成されたZn層を積層し、多重層の形の結合層を形成する方式で行なわれ得る。
なお、前記結合層を形成するステップは、前記Zn層を1μm以下の厚さで積層することが好ましい。
一方、以上のような実施例において、前記鉛フリー半田を形成するステップは、SnAg、SnAgCu、SnCu、SnBi、SnIn、SnZn、SnZnBi、SnZnInのいずれか1つを前記鉛フリー半田として用いることができる。
また、前記結合層を形成するステップは、前記基板上に絶縁層を積層してパターニングを行なうステップと、スパッタリング方式、蒸着方式、電気メッキ方式、無電気メッキ方式のいずれか1つを用いて前記絶縁層の一部および前記基板上に前記結合層を形成するステップと、を含む。
この場合、前記鉛フリー半田を形成するステップは、前記結合層上で半田付け構造物が製造される位置を除外した領域にフォトレジストを積層するステップと、前記半田付け構造物が製造される位置に前記鉛フリー半田を積層するステップと、前記フォトレジストおよび前記絶縁層を除去しリフロー工程を行なって前記鉛フリー半田および前記結合層とを結合させるステップと、を含む。
以上のような実施例において、前記鉛フリー半田を形成するステップは、前記結合層上で半田付け構造物が製造される位置を除外した領域にフォトレジストを積層するステップと、前記半田付け構造物を製造する位置に前記鉛フリー半田を積層するステップと、前記フォトレジストを除去しリフロー工程を行なって前記鉛フリー半田および前記結合層とを結合させるステップと、を含む。
以下、添付の図面に基づいて本発明の好適な実施例を詳述する。
図3は本発明の一実施の形態に係る半田付け構造物の構成を示す模式図である。同図に示されるように、本半田付け構造物は、基板100、結合層110、鉛フリー半田120を含んでいる。
結合層110は、基板100上にチップ(図示せず)を結合させるためのUBM(Under Bump Metallurgy)または表面仕上げメタル材(Surface Finish Metalization)としての機能を担うことができる。本発明における実施例の結合層110は、Znを含むZn合金層(Zn Alloy Layer)から形成される。
詳細には、Zn合金層はCu、Ag、Au、Pd、Ni、Cr、Tiからなる群のうち少なくとも1つの物質とZn合金から形成されることができる。つまり、CuZn、AgZn、ZnCuNi、ZnCuAgなどの合金から形成され得る。Znの含有比率は、湿潤性(wetting)、半田付けしようとするチップの種類、使用環境などを考慮して任意の値で決定する。好ましくは、Znの含有比率はZn合金層の全質量(weight)を基準にして0.1〜30%程度である。
Zn合金層の厚さも設計者任意で決定されるが、0.5μm〜10μm程度の厚さで形成される。
結合層110は、基板100上でチップがボンディングされる位置に形成される。
鉛フリー半田120は、結合層110上に形成され、結合層110と溶融結合することによって半田付け構造物を形成する。
鉛フリー半田120とは、鉛を含んでいない半田を意味する。つまり、鉛フリー半田120は、SnAg、SnAgCu、SnCu、SnBi、SnIn、SnZn、SnZnBi、SnZnInなどである。前記の材質以外にも鉛を含まない従来の鉛フリー半田材質を、そのまま使用することもできる。
前述したように、結合層110がZn合金層から形成された場合、鉛フリー半田120が結合層110上でリフローされてから冷却される過程において、Znは界面でのAg3Snプレートレットの成長およびCu3Sn相の形成を抑えることができる。つまり、Znは鉛フリー半田120内で溶融したSnのアンダークーリングを鈍化させる。これによって、Ag3Snプレートレットの成長も鈍化する。さらに、Znの介入でCu6Sn5相の成長速度も鈍化させることによりCu3Sn相の形成を抑制および遅延させる。結果的に、空中または隙間の形成も抑えられるようになる。
図4は、本発明の他の実施例に係る半田付け構造物の構成を示す模式図である。図4の半田付け構造物は、図3の半田付け構造物と類似しているが、多重層で形成された結合層130を含む点で相違している。つまり、結合層130は、物質層131およびZn層132が順次積層された多重層で形成され得る。物質層131の個数は、1つまたはそれ以上で形成される。さらに、物質層131は、従来の半田付け構造で使用されてきたCu層で具現されることができ、その他の物質で具現され得る。
結合層130内でZn層132は、最上層に配置されることが好ましい。よって、鉛フリー半田120が結合層130上に形成される場合、Zn層132が鉛フリー半田120と直接反応を行なって、その界面での反応メカニズムを変化させる。つまり、リフロー(Reflow)過程で、鉛フリー半田120内のSnは結合層130側に拡散し、物質層131およびZn層132内のCu,Znなどは鉛フリー半田120側に拡散しつつ、結合反応を引き起こして溶融状態のCu6Sn5相をなす。この過程で、Znの介入によりAg3Snパーティクル(particle)の成長およびCu3Sn相の形成が抑えられる。Zn層132は、略1μm以下の厚さを有する薄膜で具現されることが好ましい。図4において、結合層130の構造を除いた残り部分については図3の実施例と同一なので、それ以上の説明は省略する。
図5は、本発明の更なる実施例に係る半田付け構造物の構成を示す模式図である。図5の半田付け構造物は、基板200、絶縁層210、結合層220、鉛フリー半田230を含んで形成される。
結合層220は、図3および図4に示されるように、Zn合金層で具現されるか、Zn層を含む多重層で具現される。図5に示されるように、結合層220の一部は絶縁層210の表面上に形成され、残り部分は基板200上に直接形成されている。
基板200は、結合層220および鉛フリー半田230で形成される半田付け構造物と、これを通じて接合するチップ(図示せず)などを支える役割を担う。
絶縁層210は、鉛フリー半田230と基板200との部分を絶縁する役割を担う。これによって、半田付け構造物を介して連結されたチップと基板200との間の信号漏れを抑えることができる。
図5の実施例にて、絶縁層210および結合層220の構造などを除けば、他の構成要素は図3および図4の実施例と同一であるので、その説明は省略する。
図6A〜図6Eは、図5に係る半田付け構造物を用いる半田付け方法の一実施の形態を説明するための模式図である。
まず、図6Aに示されるように、基板200上に絶縁層210を積層してパターンングし半田付け構造物が製造される位置を露出させる。絶縁層210は、二酸化珪素(SiO2)または酸化アルミニウム(Al2O2)のような絶縁物質で形成される。
まず、図6Aに示されるように、基板200上に絶縁層210を積層してパターンングし半田付け構造物が製造される位置を露出させる。絶縁層210は、二酸化珪素(SiO2)または酸化アルミニウム(Al2O2)のような絶縁物質で形成される。
まず、図6Aに示されるように、基板200上に絶縁層210を積層してパターンングし半田付け構造物が製造される位置を露出させる。絶縁層210は、二酸化珪素(SiO2)または酸化アルミニウム(Al2O2)のような絶縁物質で形成される。
次に、図6Bに示されるように、絶縁層210および基板200の全面にZnを含む結合層220を積層する。この場合、結合層220はZn合金層から形成される。あるいは、図6Bで示されるように、絶縁層210および基板200の全面に複数の層を順次積層しつつ、最終的にはZn層を積層して多重層の結合層220を形成することもある。
結合層220の積層は、スパッタリング方式、蒸着方式、電気メッキ方式、無電気メッキ方式のいずれか1つを用いて行ない、従来の積層技術を適用することもある。
スパッタリング方式は、DC、RF、DCマグネトロン、RFマグネトロンスパッタリング方式などに分類される。例えば、DCスパッタリング方式について説明すると、まず、結合層220に使用するZn合金ターゲットを別に製造する。Zn合金ターゲットの製造過程について簡単に説明すると、アルゴン気体で充填したオーブン内でZnおよびその他の金属物質を特定の比率で投入した後、アーク溶解(arc−melting)して合金サンプルを製造する。生成した合金サンプルを、予め設定されたサイズでカットしZn合金ターゲットを製造する。
これにより、Zn合金ターゲットが備えられると、絶縁層210が形成された基板200と、Zn合金ターゲットをスパッタリングチャンバ内に同時に投入した後、スパッタリングを実施する。つまり、スパッタリングチャンバ内にアルゴンなどの不活性気体を投入し、DC、RF、DCマグネトロン、RFマグネトロンなどを用いてアルゴンをイオン化させる。これにより生成したアルゴンイオンは電位差によりターゲット側に加速されて衝突し、中性のターゲット原子が突出されるようになる。突出したターゲット原子は絶縁層210の形成された基板200上に結合し、結合層220が形成される。
スパッタリング方式については周知技術であるので、その詳細な説明は省略する。
一方、蒸着方式は抵抗熱を用いる熱蒸発(thermal evaporation)方式、および電子ビームを用いた電子ビーム蒸着方式などに分類される。同様に、これについての説明も省略する。
図6Bには具体的に示されていないが、結合層220が積層されると、結合層220上にフォトレジスト(図示せず)を積層して結合層220を一定の形でパターニングすることにより、半田付けしたい位置にのみ結合層220を位置づけることができる。結合層220のパターニングが完了すると、フォトレジスト(図示せず)を取り除く。
次に、図6Cおよび図6Dに示されるように、結合層220の一部領域を取り除いてフォトレジスト240を形成したあと、鉛フリー半田230を積層する。鉛フリー半田230は、電気メッキ方式、無電気メッキ方式、真空蒸着方式、プリント方式、半田ボール転写方式(solder ball transfer method)、スタッドバンピング方式(stud bumping method)、半田ジェット方式(solder jet method)のいずれか1つの方式に基づいて結合層220上に形成され得る。
次に、図6Eに示されるように、フォトレジスト240を取り除いた後、リフローを用いて鉛フリー半田230を溶解およびエイジングさせることで、半田付け構造物が製造される。鉛フリー半田230は、リフロー工程以来エイジング(aging)過程において表面張力の効果により、図6Eに示されるように、ボールの形に形成することができる。これによって、半田付け構造物が製造されると、チップ(図示せず)が半田付け構造物に密着し基板200上でボンディングされることにより半田付けを行なうことができる。
図7A〜図7Dは、本発明の図3および図4に示す半田付け構造物を用いる半田付け方法の一例を説明するための模式図である。
図7Aは基板100上にZnを含む結合層110または130を所定の形で積層した状態を示している。結合層は、Zn合金層110で具現されることもあり、あるいはZn層を含む多重層130で具現され得る。多重層130で具現された場合、少なくとも1つの物質層131をまず積層してから、その後Zn層132を積層する方式で行なわれる。
次に、図7Bおよび図7Cで示されるように,フォトレジスト160を積層した後、鉛フリー半田120を積層する。
次に、図7Dに示されるように、フォトレジスト160を取り除いてからリフローすることで、図3または図4に示される構造の半田付け構造物が製造される。その後、半田付け構造物上にチップ(図示せず)を密着させることにより、チップを基板100にボンディングさせる半田付けを行う。
図7B〜図7Dの詳細な説明については、図6C〜図6Eに対する説明とほぼ同一なので、他の説明は省略する。
一方、図6A〜図6E、図7A〜図7Dに示される工程順序および方式は、当該の技術分野で知られた内容に基づいて様々に変形されることは勿論である。
本半田付け構造物の特性については、図8A〜図11Bを参照しながら説明する。
図8AはCu層を結合層として使用した従来の半田付け構造物についてリフロー工程を完了した直後に撮影した電子顕微鏡の写真である。同図に示されるように、矢印で示された地点で規模のあるAg3Snプレートレット構造が観察されている。
一方、図8Bには、本発明の一実施例に応じて、Cu7Znから形成されたZn合金層を結合層として用いた半田付け構造物に対し、リフロー工程を完了した直後に撮影した電子顕微鏡の写真である。Cu7Znとは、Zn合金層の全質量を基準にしてCuが93%、Znが7%を占めていることを意味する。図8Bに基づくと、図8Aに対してAg3Snプレートレットの成長が抑制されて、サイズの小さいAg3Snプレートレットが形成されていることが分かる。
一方、図9Aおよび図9Bは、従来の半田付け構造物および本半田付け構造物をそれぞれ150℃で50時間エイジングしてから撮影した電子顕微鏡の写真である。
図9Aに示されるように、Ag3Snプレートレットのサイズも増大し、特に、IMCが略3.91μm形成されていることが観察された。前述したIMCとは、結合層および半田との間の界面で形成される合成物であって、図9AではCu3Sn相およびCu6Sn5相を意味する。
図9Bを参照すると、Ag3Snプレートレットのサイズに大きい変動はないものの、IMCは3.21μm程度形成されていることが観察される。前述したように半田付け構造物ではCu3Sn相の形成が抑えられるため、IMCの厚さが従来の半田付け構造物に比べて薄いことが分かる。
図10Aおよび図10Bは、Cu層を結合層として使用する従来の半田付け構造物と、Cu10Znを結合層として使用する本発明の一実施例に係る半田付け構造物について、150℃で500時間エイジングしてから界面状態を撮影した電子顕微鏡の写真である。
まず、図10Aを参照すると、下端部のCu層上にCu3Sn相およびCu6Sn5相が順次位置している。つまり、リフロー過程でCu6Sn5相が形成された後、エイジング過程でCu6Sn5相およびCu層の界面部分にてCu3Sn相が形成され、図10Aに示されるように3層の構造が形成される。
一方、図10Bに示されるように、下端部の結合層上にはCu6Sn5相が位置している。つまり、Zn合金層を結合層として用いることによって、Cu3Sn相がほぼ形成されていないことが分かる。これにより隙間がほとんど形成されない。
図11Aおよび図11Bは図10Aおよび図10Bの半田付け構造物について更に500時間エイジングさせた後、界面状態を撮影した電子顕微鏡の写真である。即ち、図11Aおよび図11Bはリフロー以来に150℃で1000時間エイジングした後の状態を示している。
図11Aによると、Cu3Sn層の厚さが大になったことが分かる。一方、前述したように、Cu3Sn相の形成過程で固体状態の拡散現象が起こる。つまり、Cu層内のCu原子が、鉛フリー半田側に移動しながら隙間などが形成される。図11Aにおいて、Cu層の表面上の黒い点は隙間のことである。なお、図11Bによると、Cu3Sn層が依然として形成されず、隙間も存在しないことが確認できる。
以上のように、図8A〜図11Bの図面に基づくと、Cu層を結合層として用いる従来の半田付け構造物に比べて、本発明の半田付け構造物の堅固性が増大していることが分かる。
図12は、従来の半田付け構造物と本発明の半田付け構造物のエイジング時間別IMCの厚さ変化を示すグラフである。図12は詳細に、260℃で30秒間リフローを行なった後、150℃でエイジングしながらIMCの厚さを測定した図面である。
同図にてSnAgCu鉛フリー半田とCu結合層を用いて製造した半田付け構造物(■)は、500時間エイジングさせた場合、厚さが略6.31μmのIMCが形成された。また、1000時間エイジングさせた場合、厚さが略7.97μmIMCが形成された。
一方、SnAgCu鉛フリー半田とCu10Zn結合層を用いて製造された半田付け構造物(●)は、500時間エイジングさせた場合、厚さが3.51μmIMCが形成され、1000時間エイジングさせた場合、略4.57μmのIMCが形成された。
上記2つのグラフを比較してみると、従来の半田付け構造物に比べて本発明の半田付け構造物におけるIMC成長速度が著しく鈍化していることが分かる。これによって、隙間などの欠陥領域が抑えられ、結果的に脆性破壊などの現象が抑えられた。
以上、添付図面を参照しながら本発明の好適な実施例について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
1 100、200 基板、
110、130、220 結合層、
120、230 鉛フリー半田、
210 絶縁層。
110、130、220 結合層、
120、230 鉛フリー半田、
210 絶縁層。
Claims (23)
- Znを含む結合層と、
前記結合層と結合反応する鉛フリー半田と、
を含む半田付け構造物。 - 前記結合層は、Zn合金層であることを特徴とする請求項1に記載の半田付け構造物。
- 前記Zn合金層は、Cu、Ag,Au、Pd、Ni、Cr、およびTiからなる群より選ばれた少なくとも1つの物質とZnの合金とから形成されてなることを特徴とする請求項2に記載の半田付け構造物。
- 前記結合層は、前記Zn合金層の全質量を基準にして0.1〜30%の範囲のZnを含むことを特徴とする請求項2に記載の半田付け構造物。
- 前記Zn合金層の厚さは、0.5μm〜10μmの範囲にあることを特徴とする請求項2に記載の半田付け構造物。
- 前記結合層は、Zn層を含む多重層から形成されてなることを特徴とする請求項1に記載の半田付け構造物。
- 前記結合層は、所定の物質から形成された少なくとも1つの物質層および前記Zn層が順次積層された多重層の構造であり、前記Zn層は前記多重層のうち前記鉛フリー半田側の最上に位置することを特徴とする請求項6に記載の半田付け構造物。
- 前記Zn層の厚さは、1μm以下であることを特徴とする請求項6に記載の半田付け構造物。
- 前記結合層を支える基板を更に含むことを特徴とする請求項1〜8のいずれか1項に記載の半田付け構造物。
- 前記基板と前記鉛フリー半田とを絶縁させる絶縁層を更に含むことを特徴とする請求項9に記載の半田付け構造物。
- 前記鉛フリー半田は、SnAg、SnAgCu、SnCu、SnBi、SnIn、SnZn、SnZnBi、SnZnInのいずれか1つであることを特徴とする請求項1〜8のいずれか1項に記載の半田付け構造物。
- 基板上にZnを含む結合層を形成するステップと、
前記結合層上に鉛フリー半田を形成するステップと、
を含むことを特徴とする半田付け方法。 - 前記結合層を形成するステップは、Zn合金層を前記基板上に積層して前記結合層を形成することを特徴とする請求項12に記載の半田付け方法。
- 前記結合層を形成するステップは、スパッタリング方式、蒸着方式、電気メッキ方式、無電気メッキ方式のいずれか1つを用いて前記基板上に前記Zn合金層を形成することを特徴とする請求項13に記載の半田付け方法。
- 前記Zn合金層は、Cu、Ag、Au、Pd、Ni、Cr、およびTiからなる群より選ばれた少なくとも1つの物質と前記Znの合金とから形成されたことを特徴とする請求項13に記載の半田付け方法。
- 前記結合層は、前記Zn合金層の全質量を基準にして0.1〜30%の範囲のZnを含むことを特徴とする請求項13に記載の半田付け方法。
- 前記結合層を形成するステップは、0.5μm〜10μmの範囲の厚さのZn合金層を前記基板上に積層することを特徴とする請求項13に記載の半田付け方法。
- 前記結合層を形成するステップは、前記基板上に所定の物質から形成された少なくとも1つの物質層を積層し、前記物質層上にZnから形成されたZn層を積層し、多重層の形の結合層を形成することを特徴とする請求項12に記載の半田付け方法。
- 前記結合層を形成するステップは、前記Zn層を1μm以下の厚さで積層することを特徴とする請求項18に記載の半田付け方法。
- 前記鉛フリー半田を形成するステップは、SnAg、SnAgCu、SnCu、SnBi、SnIn、SnZn、SnZnBi、SnZnInのいずれか1つを前記鉛フリー半田として用いることを特徴とする請求項12〜19のいずれか1項に記載の半田付け方法。
- 前記結合層を形成するステップは、
前記基板上に絶縁層を積層してパターニングを行なうステップと、
スパッタリング方式、蒸着方式、電気メッキ方式、無電気メッキ方式のいずれか1つを用いて前記絶縁層の一部および前記基板上に前記結合層を形成するステップと、
を含むことを特徴とする請求項12〜19のいずれか1項に記載の半田付け方法。 - 前記鉛フリー半田を形成するステップは、
前記結合層上で半田付け構造物が製造される位置を除く領域にフォトレジストを積層するステップと、
前記半田付け構造物が製造される位置に前記鉛フリー半田を積層するステップと、
前記フォトレジストおよび前記絶縁層を除去しリフロー工程を行なって前記鉛フリー半田および前記結合層とを結合させるステップと、
を含むことを特徴とする請求項21に記載の半田付け方法。 - 前記鉛フリー半田を形成するステップは、
前記結合層上で半田付け構造物が製造される位置を除く領域にフォトレジストを積層するステップと、
前記半田付け構造物を製造する位置に前記鉛フリー半田を積層するステップと、
前記フォトレジストを除去しリフロー工程を行なって前記鉛フリー半田および前記結合層とを結合させるステップと、
を含むことを特徴とする請求項12〜19のいずれか1項に記載の半田付け方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070024183A KR100793970B1 (ko) | 2007-03-12 | 2007-03-12 | Zn을 이용하는 솔더링 구조물 및 솔더링 방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010228990A Division JP2011054978A (ja) | 2007-03-12 | 2010-10-08 | Znを用いた半田付け構造物および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008221333A true JP2008221333A (ja) | 2008-09-25 |
Family
ID=39218085
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007275596A Pending JP2008221333A (ja) | 2007-03-12 | 2007-10-23 | Znを用いた半田付け構造物および方法 |
JP2010228990A Pending JP2011054978A (ja) | 2007-03-12 | 2010-10-08 | Znを用いた半田付け構造物および方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010228990A Pending JP2011054978A (ja) | 2007-03-12 | 2010-10-08 | Znを用いた半田付け構造物および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8517249B2 (ja) |
EP (1) | EP1970151B1 (ja) |
JP (2) | JP2008221333A (ja) |
KR (1) | KR100793970B1 (ja) |
CN (1) | CN101266960B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8884434B2 (en) | 2010-09-27 | 2014-11-11 | Infineon Technologies Ag | Method and system for improving reliability of a semiconductor device |
KR101184875B1 (ko) | 2011-06-28 | 2012-09-20 | 삼성전기주식회사 | 전기 접속단자 구조체 및 이의 제조방법 |
CN102886579B (zh) * | 2012-10-11 | 2015-01-07 | 中国兵器工业第五二研究所 | 变形锌合金插接结构的无铅高频钎焊方法 |
US9299680B2 (en) | 2013-03-14 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure having dies with connectors |
US10347602B1 (en) * | 2018-07-23 | 2019-07-09 | Mikro Mesa Technology Co., Ltd. | Micro-bonding structure |
US10388627B1 (en) * | 2018-07-23 | 2019-08-20 | Mikro Mesa Technology Co., Ltd. | Micro-bonding structure and method of forming the same |
CN111354686B (zh) * | 2018-12-21 | 2022-11-08 | 矽品精密工业股份有限公司 | 电子封装件及其制法暨封装用基板及其制法 |
US11410947B2 (en) * | 2019-12-19 | 2022-08-09 | Texas Instruments Incorporated | Brass-coated metals in flip-chip redistribution layers |
CN115976445A (zh) * | 2022-11-29 | 2023-04-18 | 宁波博威合金板带有限公司 | 一种用于铜及铜合金的涂层、铜及铜合金以及制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110714A (ja) * | 2000-10-02 | 2002-04-12 | Sony Corp | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 |
WO2002062117A1 (fr) * | 2001-01-31 | 2002-08-08 | The Furukawa Electric Co., Ltd. | Procede d'assemblage de pieces electroniques |
JP2004363148A (ja) * | 2003-06-02 | 2004-12-24 | Matsushita Electric Ind Co Ltd | マルチチップモジュール |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3594616A (en) * | 1968-06-19 | 1971-07-20 | Matsushita Electric Ind Co Ltd | Ceramic capacitor comprising semiconductive barium titanate body and silver alloy electrodes containing minor amounts of lead oxide and bismuth oxide |
JPH01184851A (ja) | 1988-01-13 | 1989-07-24 | Toshiba Corp | バンプを有する基板素子 |
JPH0649238B2 (ja) * | 1988-04-14 | 1994-06-29 | 株式会社日立製作所 | Cu系材料接合用はんだ及びはんだ付方法 |
JPH05327152A (ja) * | 1992-05-18 | 1993-12-10 | Sanken Electric Co Ltd | 配線基板及びその製造方法 |
DE69524912T2 (de) | 1994-09-30 | 2002-08-22 | AT & T CORP., NEW YORK | Bleifreie Legierungen zum Weichlöten |
JPH10308396A (ja) | 1997-05-07 | 1998-11-17 | Ricoh Co Ltd | はんだバンプ構造及びその製造方法 |
JP3684134B2 (ja) | 2000-03-29 | 2005-08-17 | 株式会社東芝 | 電気又は電子部品及び電気又は電子組立体 |
JP4524958B2 (ja) | 2000-06-06 | 2010-08-18 | パナソニック電工株式会社 | 成形体 |
JP2004031724A (ja) | 2002-06-27 | 2004-01-29 | Matsushita Electric Ind Co Ltd | ワークの半田付け方法及び半田付け実装体 |
JP2004055662A (ja) | 2002-07-17 | 2004-02-19 | Matsushita Electric Ind Co Ltd | はんだ付け方法とそのプリント配線板 |
GB0224689D0 (en) | 2002-10-23 | 2002-12-04 | Simage Oy | Formation of contacts on semiconductor substrates |
JP2004241542A (ja) * | 2003-02-05 | 2004-08-26 | Matsushita Electric Ind Co Ltd | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 |
CN100437955C (zh) | 2003-04-17 | 2008-11-26 | 威盛电子股份有限公司 | 凸块及胶料层制造方法 |
JP3918779B2 (ja) * | 2003-06-13 | 2007-05-23 | 松下電器産業株式会社 | 非耐熱部品のはんだ付け方法 |
JP2006086386A (ja) | 2004-09-17 | 2006-03-30 | Espec Corp | はんだ接合適用材およびその製造方法 |
JP2006245098A (ja) | 2005-03-01 | 2006-09-14 | Seiko Epson Corp | 電子部品及びその製造方法、並びに電子機器 |
-
2007
- 2007-03-12 KR KR1020070024183A patent/KR100793970B1/ko active IP Right Grant
- 2007-10-15 US US11/872,066 patent/US8517249B2/en active Active
- 2007-10-19 EP EP07118896.5A patent/EP1970151B1/en active Active
- 2007-10-23 JP JP2007275596A patent/JP2008221333A/ja active Pending
-
2008
- 2008-03-12 CN CN2008100837843A patent/CN101266960B/zh active Active
-
2010
- 2010-10-08 JP JP2010228990A patent/JP2011054978A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110714A (ja) * | 2000-10-02 | 2002-04-12 | Sony Corp | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 |
WO2002062117A1 (fr) * | 2001-01-31 | 2002-08-08 | The Furukawa Electric Co., Ltd. | Procede d'assemblage de pieces electroniques |
JP2004363148A (ja) * | 2003-06-02 | 2004-12-24 | Matsushita Electric Ind Co Ltd | マルチチップモジュール |
Also Published As
Publication number | Publication date |
---|---|
KR100793970B1 (ko) | 2008-01-16 |
US20080223906A1 (en) | 2008-09-18 |
JP2011054978A (ja) | 2011-03-17 |
EP1970151B1 (en) | 2018-01-31 |
CN101266960B (zh) | 2011-07-27 |
US8517249B2 (en) | 2013-08-27 |
EP1970151A1 (en) | 2008-09-17 |
CN101266960A (zh) | 2008-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011054978A (ja) | Znを用いた半田付け構造物および方法 | |
TWI514522B (zh) | 副載置片及其製造方法 | |
KR101690820B1 (ko) | 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
CN102917835B (zh) | 接合材料、接合材料的制造方法以及接合结构的制造方法 | |
JP5943065B2 (ja) | 接合方法、電子装置の製造方法、および電子部品 | |
JPWO2007138922A1 (ja) | 電子部品、半導体パッケージ及び電子機器 | |
WO2013132954A1 (ja) | 接合方法、接合構造体およびその製造方法 | |
JP2018524250A (ja) | 複合材料を製作するための方法 | |
US10968932B2 (en) | Soldered joint and method for forming soldered joint | |
JP2006278463A (ja) | サブマウント | |
JP6432208B2 (ja) | パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法 | |
JP5708692B2 (ja) | 電子デバイス用の接合構造及び電子デバイス | |
JP2009142890A (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
US9079272B2 (en) | Solder joint with a multilayer intermetallic compound structure | |
JP2011109000A (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
JP2006286958A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
JP2007123577A (ja) | 半導体装置 | |
KR101774586B1 (ko) | 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
JP6509469B1 (ja) | 接合構造体、半導体装置及びその製造方法 | |
EP1734569A1 (en) | Process for producing semiconductor module | |
JP2011071152A (ja) | 半導体装置及びその製造方法 | |
Nishikawa et al. | Effect of heating method on microstructure of Sn-3.0 Ag-0.5 Cu solder on Cu substrate | |
JP5023633B2 (ja) | 光通信装置及びその製造方法 | |
Wu et al. | Interfacial stability of eutectic SnPb solder and composite 60Pb40Sn solder on Cu/Ni (V)/Ti under-bump metallization | |
TWI511827B (zh) | Active soft solder filler composition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |