KR100784866B1 - 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드 - Google Patents

쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드 Download PDF

Info

Publication number
KR100784866B1
KR100784866B1 KR1020060127264A KR20060127264A KR100784866B1 KR 100784866 B1 KR100784866 B1 KR 100784866B1 KR 1020060127264 A KR1020060127264 A KR 1020060127264A KR 20060127264 A KR20060127264 A KR 20060127264A KR 100784866 B1 KR100784866 B1 KR 100784866B1
Authority
KR
South Korea
Prior art keywords
high voltage
write
write operation
enable signal
response
Prior art date
Application number
KR1020060127264A
Other languages
English (en)
Inventor
김선권
이병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060127264A priority Critical patent/KR100784866B1/ko
Priority to US11/691,703 priority patent/US7489557B2/en
Priority to DE102007061406A priority patent/DE102007061406A1/de
Priority to CN200710303586.9A priority patent/CN101295543B/zh
Application granted granted Critical
Publication of KR100784866B1 publication Critical patent/KR100784866B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

여기에 제공되는 불 휘발성 메모리 장치의 쓰기 방법은 연속적인 쓰기 동작의 개시를 나타내는 정보에 응답하여 가속 인에이블 신호를 활성화시키는 단계와; 상기 활성화된 가속 인에이블 신호 및 쓰기 명령에 응답하여 쓰기 동작에 필요한 고전압을 발생하는 단계와; 그리고 상기 고전압의 생성이 중지되지 않은 상태에서, 상기 불 휘발성 메모리 장치의 쓰기 동작을 연속적으로 수행하는 단계를 포함한다.

Description

쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및 그것을 포함한 메모리 카드{NON-VOLATILE MEMORY DEVICE CAPABLE OF REDUCING WRITE TIME AND MEMORY CARD INCLUDING THE SAME}
도 1은 일반적인 쓰기 동작 동안 고전압의 변화를 보여주는 도면이다.
도 2는 본 발명에 따른 쓰기 동작 동안 고전압의 변화를 보여주는 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 불 휘발성 메모리 장치를 보여주는 블록도이다.
도 4는 도 3에 도시된 불 휘발성 메모리 장치의 쓰기 동작 동안 소오스 라인 전압 및 고전압의 변화들을 보여주는 도면이다.
도 5는 도 3에 도시된 불 휘발성 메모리 장치의 쓰기 동작 동안 소오스 라인의 전압 변화를 보여주는 블록도이다.
도 6은 본 발명에 따른 불 휘발성 메모리 장치를 포함한 메모리 카드를 보여주는 블록도이다.
도 7은 도 6에 도시된 메모리 카드의 쓰기 동작을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 메모리 셀 어레이 110 : 행 디코딩 및 구동 회로
120 : 프리-디코더 회로 130 : 비트 라인 선택 회로
140 : 쓰기 버퍼 회로 150 : 감지 증폭 회로
160 : 소오스 라인 구동 회로 170 : 프리-디코더 회로
180 : 제어 로직 190 : 고전압 발생 회로
200 : 검출 회로 210 : 스위치 회로
220, 230 : 전압 발생 회로 240 : 전하 저장 회로
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 전기적으로 소거 및 프로그램 가능한 불 휘발성 메모리 장치에 관한 것이다.
반도체 메모리 장치들은 메모리 장치가 전원 제거시 메모리 내용을 유지할 수 있는 지의 여부에 따라 휘발성 또는 비휘발성으로 여겨질 것이다. 일반적이고 잘 알려진 휘발성 메모리 장치들은 SRAM 및 DRAM과 같은 랜덤 액세스 메모리들을 포함하고, 불 휘발성 메모리 장치들은 읽기 전용 메모리들(ROM)을 포함할 것이다. 소거 및 프로그램 가능한 읽기 전용 메모리(erasable and programmable read only memory) (EEPROM), 전기적으로 소거 및 프로그램 가능한 읽기 전용 메모리(EEPROM), 그리고 플래시 메모리를 포함한 많은 형태의 ROM 장치들이 존재한다.
최근, 불 휘발성 메모리 장치들은 보다 작은 크기, 저전력 소모, 향상된 읽기/쓰기 성능으로 인해 상당한 인기를 얻고 있다. 예를 들면, 플래시 메모리 장치 로서, 불 휘발성 메모리 장치들은 셀룰러 폰들, 디지털 카메라들, 오디오/비디오 리코더들, 모뎀들, 스마트 카드들, 등과 같은 포터블 장치들을 위한 온-칩 메모리를 제공하는 데 종종 사용되며, 그러한 포터블 장치들에는 빠른 업데이트를 필요로 하는 정보를 저장하는 것이 요구된다.
F-N 터널링, 소오스 사이드 채널 핫 일렉트론 인젝션(source side channel hot electron injection), 그리고/또는 그와 같은 것을 이용한 불 휘발성 메모리 장치의 쓰기 동작을 수행하는 데 전원 전압보다 높은 전압(이하, 고전압이라 칭함)이 요구된다. 일반적으로, 고전압이 전원 전압을 이용하여 생성되기 때문에, 잘 알려진 펌프를 이용하여 목표 전압까지 고전압을 생성하는 데 일정 시간이 요구된다. 이하, 그러한 시간을 "셋업 시간"이라 칭한다. 일단 고전압이 목표 전압에 도달하면, 그러한 고전압은 일정 시간 동안 선택된 메모리 셀(들)에 인가될 것이다. 이하, 그러한 시간을 "쓰기 실행 시간"이라 칭한다. 쓰기 동작은 프로그램 동작과 소거 동작을 포함할 것이다. 쓰기 동작이 수행된 후, 선택된 메모리 셀(들)에 인가된 고전압은 일정 시간 동안 방전될 것이다. 이하, 그러한 시간을 "방전 시간"이라 칭한다. 앞서 설명된 절차에 따라 쓰기 동작이 수행될 때 변화되는 고전압의 파형이 도 1에 도시되어 있다. 도 1에 도시된 바와 같이, 앞서 설명된 절차(셋업 구간, 쓰기 실행 구간, 그리고 방전 구간을 포함함)는 쓰기 동작이 연속적으로 요구될 때 반복적으로 수행될 것이다.
메모리 장치에 연속적으로 쓰여질 데이터의 용량이 증가함에 따라 또는 쓰기 동작이 연속적으로 수행되는 횟수가 증가함에 따라, 쓰기 시간에 대한 필요성이 급 격히 증가하고 있다. 따라서, 불 휘발성 메모리 장치의 쓰기 시간을 효과적으로 줄일 수 있는 새로운 기술이 절실히 요구되고 있다.
본 발명의 목적은 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및 그것을 포함한 메모리 카드를 제공하는 것이다.
본 발명의 예시적인 실시예들은 불 휘발성 메모리 장치의 쓰기 방법을 제공하며, 이 쓰기 방법은 연속적인 쓰기 동작의 개시를 나타내는 정보에 응답하여 가속 인에이블 신호를 활성화시키는 단계와; 상기 활성화된 가속 인에이블 신호 및 쓰기 명령에 응답하여 쓰기 동작에 필요한 고전압을 발생하는 단계와; 그리고 상기 고전압의 생성이 중지되지 않은 상태에서, 상기 불 휘발성 메모리 장치의 쓰기 동작을 연속적으로 수행하는 단계를 포함한다.
예시적인 실시예들에 있어서, 상기 쓰기 동작이 연속적으로 생성되는 동안, 상기 고전압의 생성은 상기 활성화된 가속 인에이블 신호에 의해서 유지된다.
예시적인 실시예들에 있어서, 상기 연속적인 쓰기 동작의 종료를 나타내는 정보에 응답하여 상기 가속 인에이블 신호를 비활성화시키는 단계와; 그리고 상기 비활성화된 가속 인에이블 신호에 응답하여 상기 고전압의 생성을 중지하는 단계를 더 포함한다.
예시적인 실시예들에 있어서, 상기 쓰기 동작은 프로그램 동작과 소거 동작 중 어느 하나를 포함한다.
예시적인 실시예들에 있어서, 상기 쓰기 동작이 프로그램 동작인 경우, 상기 고전압은 상기 프로그램 동작시 선택된 메모리 셀들의 소오스 라인으로 공급된다.
예시적인 실시예들에 있어서, 상기 쓰기 동작이 소거 동작인 경우, 상기 고전압은 상기 소거 동작시 선택된 메모리 셀들의 워드 라인으로 공급된다.
예시적인 실시예들에 있어서, 상기 연속적인 쓰기 동작의 개시 및 종료를 나타내는 정보는 연속 쓰기 개시 및 종료 명령들을 포함한다.
예시적인 실시예들에 있어서, 상기 연속적인 쓰기 동작의 개시를 나타내는 정보는 상기 불 휘발성 메모리 장치의 외부로부터 제공되는 플래그 신호이다.
예시적인 실시예들에 있어서, 상기 연속적인 쓰기 동작 동안 어드레스에 응답하여 쓰기 단위의 변경을 검출하는 단계와; 상기 쓰기 단위의 변경이 검출될 때, 이전 페이지의 메모리 셀들로의 고전압 공급을 중지하는 단계와; 상기 이전 페이지의 메모리 셀들에 공급된 고전압 중 일부를 저장한 후, 나머지 전압을 방전하는 단계와; 그리고 상기 저장된 전압과 함께 다음 페이지의 메모리 셀들로 상기 고전압을 공급하는 단계를 더 포함한다.
예시적인 실시예들에 있어서, 상기 활성화된 가속 인에이블 신호 및 상기 쓰기 명령에 응답하여 상기 쓰기 동작에 필요한 전압들을 발생하는 단계를 더 포함한다.
예시적인 실시예들에 있어서, 상기 전압들의 생성은 상기 활성화된 가속 인에이블 신호의 비활성화시 중지된다.
예시적인 실시예들에 있어서, 상기 쓰기 단위에 속하는 연속적인 쓰기 동작들 각각이 종료될 때, 상기 메모리 셀 어레이로 공급된 상기 고전압 및 상기 전압들은 방전되지 않는다.
본 발명의 다른 예시적인 실시예들은 행들과 열들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이와; 쓰기 동작시 상기 메모리 셀 어레이로 공급될 고전압을 발생하도록 구성된 고전압 발생 회로와; 상기 쓰기 동작시 소거 전압과 소오스 라인 전압 중 어느 하나로서 상기 고전압을 출력하도록 구성된 스위치 회로와; 그리고 연속적인 쓰기 동작을 나타내는 정보 및 쓰기 명령에 응답하여 동작하도록 구성된 제어 로직을 포함하며, 상기 제어 로직은 쓰기 동작이 연속적으로 수행되는 동안 활성화 상태로 유지되도록 상기 고전압 발생 회로를 제어하는 불 휘발성 메모리 장치를 제공한다.
예시적인 실시예들에 있어서, 상기 연속적인 쓰기 동작을 나타내는 정보는 외부로부터 제공되는 플래그 신호이다.
예시적인 실시예들에 있어서, 상기 제어 로직은 상기 쓰기 명령과 상기 플래그 신호의 활성화에 응답하여 가속 인에이블 신호를 활성화시키며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 활성화 구간 동안 상기 고전압을 생성한다.
예시적인 실시예들에 있어서, 상기 가속 인에이블 신호는 상기 플래그 신호의 비활성화시 비활성화되며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 비활성화에 응답하여 상기 고전압의 생성을 중지한다.
예시적인 실시예들에 있어서, 상기 연속적인 쓰기 동작을 나타내는 정보는 연속 쓰기 개시 명령과 연속 쓰기 종료 명령을 포함한다.
예시적인 실시예들에 있어서, 상기 제어 로직은 상기 연속 쓰기 개시 명령에 응답하여 가속 인에이블 신호를 활성화시키며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 활성화에 응답하여 상기 고전압을 생성한다.
예시적인 실시예들에 있어서, 상기 제어 로직은 상기 연속 쓰기 종료 명령에 응답하여 상기 가속 인에이블 신호를 비활성화시키며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 비활성화에 응답하여 상기 고전압의 생성을 중지한다.
예시적인 실시예들에 있어서, 상기 연속 쓰기 동작 동안 어드레스에 응답하여 쓰기 단위의 변경을 검출하고, 검출 결과로서 검출 신호를 활성화시키는 검출 회로를 더 포함한다.
예시적인 실시예들에 있어서, 상기 스위치 회로는 상기 검출 신호의 활성화 구간 동안 상기 고전압의 출력을 차단한다.
예시적인 실시예들에 있어서, 상기 스위치 회로의 출력에 연결되며, 상기 검출 신호에 응답하여 구동 회로를 통해 상기 메모리 셀 어레이에 공급된 고전압을 저장하도록 구성된 전하 저장 회로를 더 포함한다.
예시적인 실시예들에 있어서, 상기 전하 저장 회로에 저장된 전압이 상기 스위치 회로의 출력과 연결된 상태에서, 상기 스위치 회로는 상기 검출 신호의 비활성화에 응답하여 상기 구동 회로를 통해 상기 메모리 셀 어레이로 상기 고전압을 출력한다.
예시적인 실시예들에 있어서, 상기 제어 로직에 의해서 제어되며, 상기 행들로 공급된 전압을 발생하는 제 1 전압 발생 회로와; 그리고 상기 제어 로직에 의해서 제어되며, 상기 열들로 공급된 전압을 발생하는 제 2 전압 발생 회로를 더 포함하며, 상기 제어 로직은 상기 쓰기 동작이 연속적으로 수행되는 동안 활성화 상태로 유지되도록 상기 제 1 및 제 2 전압 발생 회로들을 제어한다.
예시적인 실시예들에 있어서, 상기 쓰기 동작은 프로그램 동작과 소거 동작 중 어느 하나를 포함한다.
예시적인 실시예들에 있어서, 상기 메모리 셀들 각각은 분리-게이트 메모리 셀 트랜지스터로 구성된다.
예시적인 실시예들에 있어서, 상기 쓰기 단위에 속하는 연속적인 쓰기 동작들 각각이 종료될 때, 상기 메모리 셀 어레이로 공급된 상기 고전압 및 상기 전압들은 방전되지 않는다.
예시적인 실시예들에 있어서, 상기 메모리 셀 어레이로 공급된 상기 고전압 및 상기 전압들은 상기 쓰기 단위의 변경이 검출될 때 방전된다.
상기 제어 로직은 상기 연속적인 쓰기 동작을 나타내는 정보의 입력없이 쓰기 명령이 입력될 때 정상 인에이블 신호를 발생하도록 구성되며, 상기 고전압 발생 회로 및 상기 제 1 및 제 2 전압 발생 회로들은 상기 정상 인에이블 신호의 활성화 구간 동안 동작한다.
예시적인 실시예들에 있어서, 상기 정상 인에이블 신호는 상기 입력된 쓰기 명령에 대응하는 쓰기 동작이 종료될 때 비활성화된다.
본 발명의 또 다른 예시적인 실시예들은 프로세싱 유니트와; 상기 프로세싱 유니트에 의해서 제어되는 불 휘발성 메모리 장치와; 그리고 상기 프로세싱 유니트의 제어에 따라 연속적인 쓰기 동작을 나타내는 플래그 비트를 저장하도록 구성된 레지스터를 포함하며, 상기 레지스터에 설정된 플래그 비트는 상기 불 휘발성 메모리 장치로 제공되며, 상기 불 휘발성 메모리 장치는 상술한 불 휘발성 메모리 장치이다.
예시적인 실시예들에 있어서, 상기 메모리 카드는 스마트 카드를 포함한다.
예시적인 실시예들에 있어서, 상기 프로세싱 유니트는 연속적인 쓰기 동작이 요구될 때 상기 레지스터의 플래그 비트를 활성화 상태로 설정하도록 구성된다.
예시적인 실시예들에 있어서, 상기 프로세싱 유니트는 연속적인 쓰기 동작이 종료될 때 상기 레지스터의 플래그 비트를 비활성화 상태로 설정하도록 구성된다.
예시적인 실시예들에 있어서, 상기 쓰기 동작은 프로그램 동작과 소거 동작 중 어느 하나를 포함한다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 불 휘발성 메모리 장치로서 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
본 발명의 신규한 불 휘발성 메모리 장치는 외부로부터 쓰기 동작이 연속적으로 요구될 때 고전압의 생성을 중지하지 않도록 구현될 것이다. 이러한 제어 스킴에 따르면, 도 2에 도시된 바와 같이, 첫 번째 쓰기 동작을 수행할 때 셋업 시간이 필요하고 마지막 쓰기 동작을 수행한 후 방전 시간이 필요하다는 점을 제외하면, 고전압(VPP)은 쓰기 동작이 연속적으로 수행되는 동안 일정하게 유지될 것이다. 그러한 까닭에, 외부로부터 쓰기 동작이 연속적으로 요구되는 경우, 고전압(VPP)을 생성하는 데 필요한 셋업 시간 및 고전압(VPP)을 방전하는 데 필요한 방전 시간을 줄임으로써 불 휘발성 메모리 장치의 쓰기 시간을 줄이는 것이 가능하다. 이러한 제어 스킴이 적용되는 본 발명에 따른 불 휘발성 메모리 장치가 도 3에 도시되어 있다. 설명에 앞서, 이 실시예에 있어서, 고전압을 필요로 하는 쓰기 동작은 프로그램 동작과 소거 동작을 포함할 것이다. 본 발명에 따른 불 휘발성 메모리 장치는 분리-게이트 플래시 메모리 장치일 것이다. 하지만, 본 발명이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 본 발명은 낸드 플래시 메모리 장치, 노어 플래시 메모리 장치, PRAM, MRAM, 등과 같은 불 휘발성 메모리 장치들에 적용될 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 불 휘발성 메모리 장치(1000)는 N-비트 데이터 정보(N은 1 또는 그 보다 큰 정수)를 저장하는 메모리 셀 어레이(100)를 포함하며, 메모리 셀 어레이(100)는 행들(즉, 워드 라인들)과 열들(즉, 비트 라인들)로 배열된 메모리 셀들로 구성될 것이다. 이 실시예에 있어서, 메모리 셀들은, 예를 들면, F-N 터널링 방식으로 소거되고 소오스 사이드 채널 핫 일렉트론 주입 방식으로 프로그램되는 분리-게이트 플래시 메모리 셀 트랜지스터로 구성될 것이다. 하지만, 본 발명에 따른 메모리 셀들이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 행 디코딩 및 구동 회로(110)는 프리-디코더 회로(120)로부터의 행 어드레스 정보에 응답하여 메모리 셀 어레이(100)의 행들 즉, 워드 라인들(WL)을 선택 및 구동할 것이다. 비트 라인 선택 회로(130)는 프리-디코더 회로(120)로부터의 열 어드레스 정보에 응답하여 메모리 셀 어레이(100)의 열들 즉, 비트 라인들(BL)을 미리 결정된 단위(예를 들면, 바이트, 하프-워드, 워드, 등)로 선택할 것이다. 선택된 비트 라인들은 비트 라인 선택 회로(130)를 통해 쓰기 동작시 쓰기 버퍼 회로(140)에 그리고 읽기 동작시 감지 증폭 회로(150)에 연결될 것이다. 비트 라인 선택 회로(130)는 프로그램 동작시 전원 전압으로 그리고 소거/프로그램 동작시 접지 전압으로 비선택된 비트 라인들을 구동하도록 구성될 것이다.
계속해서 도 3을 참조하면, 소오스 라인 선택 및 구동 회로(160)는 프리-디코더 회로(170)로부터의 어드레스 디코딩 정보에 응답하여 메모리 셀 어레이(100)의 소오스 라인들(SL)을 선택 및 구동할 것이다. 제어 로직(180)은 불 휘발성 메모 리 장치(1000)의 전반적인 동작을 제어하도록 구성될 것이다. 특히, 제어 로직(180)은 플래그 신호(F_EnFast)가 외부로부터 제공되는 경우 또는 특정 명령(예를 들면, 연속 쓰기 개시 명령)이 외부로부터 제공되는 경우 쓰기 명령의 입력에 응답하여 가속 인에이블 신호(EN_ACC)를 활성화시킬 것이다. 플래그 신호(F_EnFast) 또는 연속 쓰기 개시 명령은 연속적인 쓰기 동작을 나타내는 신호(정보)로서 사용될 것이다. 예를 들면, 플래그 신호(F_EnFast)/연속 쓰기 개시 명령이 외부로부터 제공될 때, 가속 인에이블 신호(EN_ACC)는 연속적인 쓰기 동작이 종료될 때까지 활성화 상태로 유지될 것이다. 제어 로직(180)은 플래그 신호(F_EnFast)/특정 명령의 입력없이 쓰기 명령이 입력될 때 정상 인에이블 신호(EN_NOR)를 발생하도록 구성될 것이다. 제어 로직(180)은, 예를 들면, 한 번의 쓰기 동작 동안만 정상 인에이블 신호(EN_NOR)를 활성화시킬 것이다. 가속 인에이블 신호(EN_ACC)는 플래그 신호(F_EnFast)가 비활성화될 때 비활성화될 것이다. 또는, 가속 인에이블 신호(EN_ACC)는 특정 명령(예를 들면, 연속 쓰기 종료 명령)이 입력될 때 비활성화될 것이다.
고전압 발생 회로(190)는 제어 로직(180)에 의해서 제어되며, 쓰기 동작시 필요한 고전압(VPP)을 발생하도록 구성될 것이다. 여기서, 고전압 발생 회로(180)가 잘 알려진 펌프 및 레귤레이터를 이용하여 쉽게 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 고전압 발생 회로(190)는 가속 또는 정상 인에이블 신호(EN_ACC 또는 EN_NOR)의 활성화 구간 동안 고전압(VPP)을 발생하도록 구성될 것이다. 플래그 신호(F_PGM/ERA)가 프로그램 동작을 나타낼 때, 고전 압 발생 회로(190)는 가속 또는 정상 인에이블 신호(EN_ACC 또는 EN_NOR)의 활성화 구간 동안 소오스 라인 전압(VSL)(예를 들면, 9V)으로서 고전압(VPP)을 발생하도록 구성될 것이다. 플래그 신호(F_PGM/ERA)가 소거 동작을 나타낼 때, 고전압 발생 회로(190)는 가속 인에이블 신호(EN_ACC)의 활성화 구간 동안 소거 전압(VERASE)(예를 들면, 12V)으로서 고전압(VPP)을 발생하도록 구성될 것이다.
검출 회로(200)는 가속 인에이블 신호(EN_ACC)에 의해서 제어되며, 프리-디코더 회로(120)에 인가되는 어드레스(ADD1)에 응답하여 페이지 변경을 검출할 것이다. 예를 들면, 가속 인에이블 신호(EN_ACC)가 활성화되는 경우, 검출 회로(200)는 어드레스(ADD1)에 의거하여, 이전의 쓰기 동작시 선택된 페이지가 현재의 쓰기 동작시 선택된 페이지와 다른 지의 여부를 검출할 것이다. 이전의 쓰기 동작시 선택된 페이지가 현재의 쓰기 동작시 선택된 페이지와 동일할 때, 검출 회로(200)는 검출 신호(DET)를 비활성화시킨다. 이전의 쓰기 동작시 선택된 페이지가 현재의 쓰기 동작시 선택된 페이지와 다를 때, 검출 회로(200)는 펄스 형태를 갖도록 검출 신호(DET)를 활성화시킬 것이다. 스위치 회로(210)는 검출 신호(DET) 및 플래그 신호(F_PGM/ERA)에 응답하여 동작하며, 고전압(VPP)을 소오스 라인 전압(VSL)/소거 전압(VERASE)으로서 출력한다. 예를 들면, 플래그 신호(F_PGM/ERA)가 프로그램 동작을 나타낼 때, 검출 신호(DET)의 비활성 구간 동안, 스위치 회로(210)는 고전압(VPP)을 소오스 라인 전압(VSL)으로서 출력한다. 플래그 신호(F_PGM/ERA)가 소거 동작을 나타낼 때, 검출 신호(DET)의 비활성 구간 동안, 스위치 회로(210)는 고전압(VPP)을 소거 전압(VERASE)으로서 출력한다. 스위치 회로(210)는 검출 신호(DET)의 활성화 구간 동안 고전압(VPP)이 소오스 라인 전압(VSL)/소거 전압(VERASE)으로서 출력되는 것을 차단한다.
전압 발생 회로(220)는 가속 및 정상 인에이블 신호들(EN_ACC, EN_NOR)에 의해서 제어되며, 읽기/프로그램 동작시 선택된 워드 라인으로 공급될 전압(예를 들면, VDD/1.2V)을 발생하도록 구성될 것이다. 전압 발생 회로(230)는 가속 및 정상 인에이블 신호들(EN_ACC, EN_NOR)에 의해서 제어되며, 읽기 동작시 선택된 비트 라인으로 공급될 전압(예를 들면, 0.7V)을 발생하도록 구성될 것이다. 특히, 전압 발생 회로들(220, 230)은 가속/정상 인에이블 신호(EN_ACC/EN_NOR)가 활성화되어 있는 구간 동안 대응하는 전압들을 발생할 것이다. 다시 말해서, 전압 발생 회로들(220, 230)은 가속/정상 인에이블 신호(EN_ACC, EN_NOR)가 활성화되어 있는 구간 동안 활성화 상태로 유지될 것이다.
본 발명에 따른 불 휘발성 메모리 장치(1000)는 스위치 회로(210)의 출력에 연결된 전하 저장 회로(240)를 더 포함한다. 전하 저장 회로(240)는 검출 회로(200)의 검출 신호(DET)에 응답하여 동작하며, 프로그램 동작시 소오스 라인 전압(VSL)을 전달하는 신호 라인의 전하(즉, 전압)을 그리고 소거 동작시 소거 전압(VERASE)을 전달하는 신호 라인의 전하(즉, 전압)을 저장하도록 구성될 것이다. 예를 들면, 연속적인 쓰기 동작이 수행되는 경우, 전하 저장 회로(240)는 임의의 쓰 기 단위에 대응하는 쓰기 동작이 종료되고 다음의 쓰기 단위에 대응하는 쓰기 동작이 수행되기 이전에 신호 라인(VSL/VERASE)의 전하를 저장한다. 이때, 신호 라인인(VSL/VERASE)과 고전압(VPP)은 스위치 회로(210)에 의해서 전기적으로 분리될 것이다. 전하 저장 회로(240)에 저장된 전하 즉, 전압은 다음의 쓰기 단위에 대응하는 쓰기 동작이 수행될 때 신호 라인(VSL/VERASE)으로 전달될 것이다.
이 실시예에 있어서, 가속 인에이블 신호(EN_ACC)는 제어 로직(180)을 통해 생성되지 않고 외부에서 직접 대응하는 구성 요소들로 각각 인가될 수 있다. 이러한 경우, 제어 로직(180)에는 연속/가속 쓰기 개시 명령 또는 플래그 신호(F_EnFast)가 제공되지 않을 것이다.
이상의 설명으로부터 알 수 있듯이, 연속적인 쓰기 동작이 요구될 때 고전압(VPP)이 계속해서 생성되도록 고전압 발생 회로(190)를 제어함으로써 쓰기 동작에 필요한 셋업 및 방전 시간들을 줄이는 것이 가능하다. 따라서, 불 휘발성 메모리 장치의 쓰기 시간을 줄이는 것이 가능하다.
도 4는 도 3에 도시된 불 휘발성 메모리 장치의 연속 쓰기 동작 동안 소오스/소거 전압 및 고전압의 변화들을 보여주는 도면이다. 이하, 본 발명에 따른 불 휘발성 메모리 장치의 쓰기 동작이 참조 도면들에 의거하여 상세히 설명될 것이다. 설명에 앞서, 앞서 언급된 바와 같이, 쓰기 동작은 프로그램 동작과 소거 동작을 포함할 것이다. 설명의 편의상, 프로그램 동작을 기준으로 본 발명에 따른 불 휘발성 메모리 장치가 설명될 것이다.
프로그램 동작을 수행하기 위해서, 잘 알려진 바와 같이, 어드레스, 데이터, 그리고 쓰기 명령이 정해진 타이밍에 따라 불 휘발성 메모리 장치(1000)에 제공될 것이다. 쓰기 명령의 입력전에, 연속적인 프로그램 동작을 나타내는 플래그 신호(F_EnFast)가 활성화될 것이다. 또는, 연속적인 프로그램 동작을 나타내는 연속 쓰기 개시 명령이 입력될 것이다. 이러한 경우, 제어 로직(180)은 연속 쓰기 개시 명령의 입력에 응답하여 정상 인에이블 신호(EN_NOR) 대신 가속 인에이블 신호(EN_ACC)를 활성화시킬 것이다. 입력된 데이터는 쓰기 버퍼 회로(140)에 로드되고, 입력된 어드레스는 프리-디코더 회로들(120, 170)로 제공될 것이다. 플래그 신호 또는 연속 쓰기 개시 명령이 입력되지 않은 경우, 제어 로직(180)은 입력된 쓰기 명령에 응답하여 정상 인에이블 신호(EN_NOR)를 활성화시킬 것이다.
행 디코딩 및 구동 회로(110)는 프리-디코더 회로(120)로부터의 행 어드레스 정보에 응답하여 워드 라인을 선택하고, 비트 라인 선택 회로(130)는 프리-디코더 회로(120)로부터의 열 어드레스 정보에 응답하여 비트 라인들을 선택한다. 소오스 라인 디코딩 및 구동 회로(160)는 프리-디코더 회로(170)로부터의 어드레스 정보에 응답하여 선택된 워드 라인에 대응하는 소오스 라인을 선택할 것이다. 이와 동시에, 제어 로직(180)은 입력된 쓰기 명령(예를 들면, 프로그램 동작을 나타내는 명령)에 응답하여 프로그램 동작을 나타내는 플래그 신호(F_PGM/ERA)를 발생할 것이다.
여기서, 하나의 워드 라인은 하나의 소오스 라인에 대응하는 홀수 및 짝수 워드 라인들로 구성될 것이다. 이러한 경우, 홀수 및 짝수 워드 라인들 및 소오스 라인에 연결된 메모리 셀들은 하나의 페이지를 구성할 것이다.
고전압 발생 회로(190)는 가속 인에이블 신호(EN_ACC)의 활성화 및 플래그 신호(F_PGM/ERA)에 응답하여 고전압(VPP)을 발생할 것이다. 고전압(VPP)은 셋업 시간 내에 목표 전압에 도달할 것이다. 프로그램 동작이 수행되는 경우, 고전압(VPP)은 소오스 라인 전압(VSL)으로, 예를 들면, 9V일 것이다. 그렇게 생성된 고전압(VPP)은 스위치 회로(210)를 통해 소오스 라인 디코딩 및 구동 회로(160)로 전달될 것이다. 첫 번째 프로그램 동작이 수행되기 때문에, 검출 회로(200)의 검출 신호(DET)는 비활성화될 것이다. 이와 동시에, 전압 발생 회로들(220, 230)은 가속 인에이블 신호(EN_ACC)의 활성화에 응답하여 대응하는 전압들을 각각 생성할 것이다.
이상의 설명에 따르면, 소오스 라인 디코딩 및 구동 회로(160)는 선택된 소오스 라인을 소오스 라인 전압(VSL)으로 구동하고, 행 디코딩 및 구동 회로(110)는 전압 발생 회로(220)로부터의 전압(예를 들면, 1.2V)으로 선택된 워드 라인을 구동하며, 쓰기 버퍼 회로(140)는 입력된 데이터에 따라 비트 라인 선택 회로(130)에 의해서 선택된 비트라인들을 0V 또는 전원 전압으로 구동한다. 이러한 바이어스 조건에서 입력된 데이터가 선택된 메모리 셀들에 프로그램될 것이다. 일단 입력된 데이터가 프로그램되면, 불 휘발성 메모리 장치(1000)는 외부로 프로그램 동작의 완료를 알릴 것이다.
본 발명의 불 휘발성 메모리 장치에 따르면, 입력된 데이터의 프로그램 동작 이 완료되더라도, 가속 인에이블 신호(EN_ACC)는 계속해서 활성화 상태로 유지될 것이다. 이는 전압 발생 회로들(190, 220, 230)이 계속해서 활성화 상태로 유지됨을 의미한다. 따라서, 도 2 및 도 4에서 알 수 있듯이, 고전압(VPP)은 다음의 쓰기 동작 이전에 방전되는 것이 아니라 계속해서 목표 전압으로 유지될 것이다. 이후, 동일한 페이지에 대한 쓰기 동작(즉, 프로그램 동작)은 고전압(VPP)의 방전없이 그리고 고전압 발생 회로(190)의 활성화 상태에서 앞서 설명된 것과 동일한 방식으로 수행되며, 그것에 대한 설명은 그러므로 생략될 것이다.
연속적인 쓰기 동작시, 이전의 페이지와 다른 페이지에 대해서 쓰기 동작이 요구된다고 가정하자. 이러한 가정에 따르면, 페이지를 선택하기 위한 어드레스(예를 들면, ADD1)가 변경될 것이다. 페이지를 선택하기 위한 어드레스가 변경될 때, 검출 회로(200)는 프리-디코더 회로(120)에 인가되는 어드레스(ADD1)에 응답하여 검출 신호(DET)를 펄스 형태로 활성화시킨다. 스위치 회로(210)는 검출 신호(DET)의 활성화에 응답하여 고전압(VPP)의 출력을 차단할 것이다. 이와 동시에, 전하 저장 회로(240)는 검출 신호(DET)의 활성화에 응답하여 이전 페이지에 속하는 소오스 라인 즉, 신호 라인(VSL)의 전하(즉, 전압)를 저장한다. 저장된 전압은, 도 5에서, "C0"로 표기되어 있다. 그 다음에, 도 5에 도시된 바와 같이, 소오스 라인 디코딩 및 구동 회로(160)는 이전의 페이지에 대응하는 소오스 라인(예를 들면, SL0)의 전압을 방전시킨다. 이때, 소오스 라인의 전하/전압은 모두 방전되는 것이 아니라 전하 저장 회로(240)에 의해서 재사용되며, 그 결과 전류 소모를 줄이는 것이 가능하 다. 소오스 라인 디코딩 및 구동 회로(160)는 프리-디코더 회로(170)로부터의 어드레스 정보에 응답하여 다음 페이지에 대응하는 소오스 라인(예를 들면, SL1)을 선택할 것이다. 그 다음에, 도 5에 도시된 바와 같이, 선택된 소오스 라인은 전하 저장 회로(240)와 전기적으로 연결될 것이다. 이와 동시에, 고전압 발생 회로(190)의 출력 즉, 고전압(VPP)은 스위치 회로(210)를 통해 신호 라인(VSL)과 연결될 것이다. 이때, 선택된 소오스 라인에 연결된 신호 라인(VSL)의 전압과 고전압(VPP) 사이에 전하 공유(charge sharing)이 생기게 된다. 전하 공유 방식을 통해 다음의 페이지에 대응하는 소오스 라인이 구동됨에 따라, 도 4에 도시된 바와 같이, 고전압(VPP)을 셋업하는 데 걸리는 시간이 단축될 것이다. 이러한 점을 제외하면 연속적인 쓰기 동작은 앞서 언급된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다.
본 발명의 예시적인 실시예에 있어서, 플래그 신호(F_EnFast)의 활성화에 의해서 활성화된 가속 인에이블 신호(EN_ACC)는 플래그 신호(F_EnFast)의 비활성화에 의해서 비활성화될 것이다. 또는, 연속 쓰기 개시 명령의 입력에 의해서 활성화된 가속 인에이블 신호(EN_ACC)는 연속 쓰기 종료 명령의 입력에 의해서 비활성화될 것이다. 가속 인에이블 신호(EN_ACC)의 비활성화에 따라 전압 발생 회로들(190, 220, 230)은 모두 비활성화될 것이다.
본 발명이 쓰기 동작으로서 프로그램 동작을 이용하여 설명되었지만, 본 발명이 쓰기 동작으로서 소거 동작에도 동일하게 적용될 수 있음은 이 분야의 통상적 인 지식을 습득한 자들에게 자명하다. 예를 들면, N-페이지 소거 동작(N은 1 또는 그 보다 큰 정수)이 연속적으로 수행되는 경우, 소거 전압(VERASE)은 소오스 라인 전압(VSL)이 제어되는 것과 동일한 방식으로 제어될 것이다. 즉, 연속적인 페이지 소거 동작이 요구되는 경우, 고전압 발생 회로(190)는 연속적인 페이지 소거 동작이 종료될 때까지 가속 인에이블 신호(EN_ACC)에 의해서 활성화 상태로 유지될 것이다. 가속 인에이블 신호(EN_ACC)는, 앞서 언급된 바와 같이, 플래그 신호(F_EnFast) 또는 연속 쓰기 개시 명령의 입력에 의해서 활성화될 것이다. 소오스 라인 전압(VSL)과 마찬가지로, 셋업 동작의 가속화 및 소모 전류의 감소를 위해서 전하 공유 방식이 동일하게 적용될 것이다. 쓰기 동작으로서 소거 동작은 앞서 설명된 차이점을 제외하면 잘 알려진 소거 동작과 동일하게 수행되며, 그것에 대한 설명은 그러므로 생략될 것이다.
도 6은 본 발명에 따른 불 휘발성 메모리 장치를 포함한 메모리 카드를 보여주는 블록도이다.
도 6을 참조하면, 본 발명에 따른 메모리 카드는 불 휘발성 메모리 장치(1000), 프로세싱 유니트로서 중앙처리장치(2000), 프로그램 메모리(3000), 메모리(4000), 그리고 레지스터(5000)를 포함한다. 불 휘발성 메모리 장치(1000)는 도 3에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략된다. 중앙처리장치(2000)는 메모리 카드의 전반적인 동작을 제어할 것이다. 프로그램 메모리(3000)는 프로그램을 저장하는 데 사용되고, 메모리(4000)는 불 휘발성 메모리 장치(1000)에 저장될 데이터 또는 그것으로부터 읽혀진 데이터를 저장하는 데 사용된다. 프로그램 메모리(3000) 및 메모리(4000) 각각은 휘발성 그리고/또는 비휘발성 랜덤 액세스 메모리로 구현될 수 있다. 하나의 메모리를 이용하여 메모리들(3000, 4000)이 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 레지스터(5000)는 앞서 언급된 연속 쓰기 동작을 나타내는 플래그 신호(F_EnFast)를 저장하는 데 사용될 것이다. 플래그 신호(F_EnFast)는 중앙처리장치(2000)에 의해서 설정될 것이다.
도 7은 도 6에 도시된 메모리 카드의 쓰기 동작을 설명하기 위한 흐름도이다. 이하, 본 발명에 따른 메모리 카드의 동작이 참조 도면들에 의거하여 설명될 것이다. 설명의 편의상, 불 휘발성 메모리 장치에 저장된 데이터 중 일부를 갱신하는 동작을 이용하여 본 발명에 따른 메모리 카드가 설명될 것이다. 또한, 불 휘발성 메모리 장치에 연속적인 쓰기 동작을 알리기 위해서 플래그 신호가 제공될 것이다. 하지만, 연속 쓰기 개시/종료 명령이 사용될 수 있음은 이 분야의 통상적인 지직을 습득한 자들에게 자명하다.
도 7을 참조하면, 불 휘발성 메모리 장치(1000)에 저장된 데이터 중 일부를 갱신하기 위한 동작이 요구될 때, S100 단계에서, 갱신될 데이터를 포함한 페이지 데이터는 불 휘발성 메모리 장치(1000)에서 메모리(4000)로 백업될 것이다. S110 단계에서는, 메모리(4000)에 저장된 데이터의 일부가 외부에서 제공된 데이터로 갱신될 것이다. S120 단계에서, 읽혀진 페이지에 속하는 불 휘발성 메모리 장치(1000)의 메모리 셀들은 잘 알려진 페이지 소거 방식에 따라 소거될 것이다. 일 단 페이지 소거 동작이 완료되면, S130 단계에서, 중앙처리장치(2000)는 연속적인 쓰기 동작을 나타내도록 레지스터(5000)를 설정할 것이다. 예를 들면, 레지스터(5000)에 저장된 플래그 비트(F_EnFast)는 연속적인 쓰기 동작을 나타내는 로직 '1'로 설정될 것이다.
절차는 S140 단계로 진행하며, S140 단계에서는 메모리(4000)에 저장된 페이지 데이터의 일부(예를 들면, 바이트 데이터, 하프-워드 데이터, 워드 데이터)가 불 휘발성 메모리 장치(1000)로 전달될 것이다. 레지스터(5000)에 설정된 플래그 신호(F_EnFast)는 데이터의 전송 이전에 불 휘발성 메모리 장치(1000)로 전달될 것이다. 불 휘발성 메모리 장치(1000)의 제어 로직(180)은 플래그 신호(F_EnFast)에 응답하여 가속 인에이블 신호(EN_ACC)를 활성화시킬 것이다. 이는, 앞서 설명된 바와 같이, 연속적인 쓰기 동작 동안 전압 발생 회로들(190, 220, 230)(도 3 참조)이 계속해서 활성화 상태로 유지됨을 의미한다. 이러한 조건하에서, 앞서 설명된 것과 동일한 방식으로 불 휘발성 메모리 장치(1000)의 프로그램 동작이 수행될 것이다. 그 다음에, S150 단계에서, 중앙처리장치(2000)는 페이지 어드레스에 의거하여, 메모리(4000)에 저장된 페이지 데이터가 모두 불 휘발성 메모리 장치(1000)에 저장되었는 지의 여부를 판별할 것이다. 메모리(4000)에 저장된 페이지 데이터가 모두 불 휘발성 메모리 장치(1000)에 저장되지 않은 경우, 절차는 S140 단계로 진행할 것이다. 이에 반해서, 만약 메모리(4000)에 저장된 페이지 데이터가 모두 불 휘발성 메모리 장치(1000)에 저장되면, 중앙처리장치(2000)는 플래그 신호(F_EnFast)가 비활성화 상태로서 로직 '0'의 값을 갖도록 레지스터(5000)를 설정할 것이다. 플래그 신호(F_EnFast)가 비활성화 상태로서 로직 '0'의 값으로 설정됨에 따라, 불 휘발성 메모리 장치(1000)는 가속 인에이블 신호(EN_ACC)를 비활성화시키며, 그 결과 전압 발생 회로들(190, 220, 230)(도 3 참조)은 비활성화된다. 이후, 절차는 종료될 것이다.
페이지 데이터에 대한 연속적인 쓰기 동작이 설명되었지만, 복수의 페이지들에 저장된 데이터(외부로부터 제공됨)에 대한 연속적인 쓰기 동작 역시 앞서 설명된 것과 동일한 방식으로 수행될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명의 예시적인 실시예에 있어서, 도 7에 도시된 메모리 카드는 스마트 카드로서 사용될 수 있다. 하지만, 본 발명에 따른 메모리 카드가 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이, 연속적인 쓰기 동작이 요구될 때 고전압(VPP)이 계속해서 생성되도록 고전압 발생 회로를 제어함으로써 쓰기 동작에 필요한 셋업 및 방전 시간들을 줄이는 것이 가능하다. 따라서, 불 휘발성 메모리 장치의 쓰기 시간을 줄이는 것이 가능하다. 또한, 그러한 불 휘발성 메모리 장치를 포함한 메모리 카드의 쓰기 성능(또는 쓰기 시간)을 줄이는 것이 가능하다.

Claims (36)

  1. 불 휘발성 메모리 장치의 쓰기 방법에 있어서:
    연속적인 쓰기 동작의 개시를 나타내는 정보에 응답하여 가속 인에이블 신호를 활성화시키는 단계와;
    상기 활성화된 가속 인에이블 신호 및 쓰기 명령에 응답하여 쓰기 동작에 필요한 고전압을 발생하는 단계와; 그리고
    상기 고전압의 생성이 중지되지 않은 상태에서, 상기 불 휘발성 메모리 장치의 쓰기 동작을 연속적으로 수행하는 단계를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  2. 제 1 항에 있어서,
    상기 쓰기 동작이 연속적으로 생성되는 동안, 상기 고전압의 생성은 상기 활성화된 가속 인에이블 신호에 의해서 유지되는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  3. 제 1 항에 있어서,
    상기 연속적인 쓰기 동작의 종료를 나타내는 정보에 응답하여 상기 가속 인에이블 신호를 비활성화시키는 단계와; 그리고
    상기 비활성화된 가속 인에이블 신호에 응답하여 상기 고전압의 생성을 중지 하는 단계를 더 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  4. 제 1 항에 있어서,
    상기 쓰기 동작은 프로그램 동작과 소거 동작 중 어느 하나를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  5. 제 4 항에 있어서,
    상기 쓰기 동작이 프로그램 동작인 경우, 상기 고전압은 상기 프로그램 동작시 선택된 메모리 셀들의 소오스 라인으로 공급되는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  6. 제 4 항에 있어서,
    상기 쓰기 동작이 소거 동작인 경우, 상기 고전압은 상기 소거 동작시 선택된 메모리 셀들의 워드 라인으로 공급되는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  7. 제 3 항에 있어서,
    상기 연속적인 쓰기 동작의 개시 및 종료를 나타내는 정보는 연속 쓰기 개시 및 종료 명령들을 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  8. 제 1 항에 있어서,
    상기 연속적인 쓰기 동작의 개시를 나타내는 정보는 상기 불 휘발성 메모리 장치의 외부로부터 제공되는 플래그 신호인 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  9. 제 1 항에 있어서,
    상기 연속적인 쓰기 동작 동안 어드레스에 응답하여 쓰기 단위의 변경을 검출하는 단계와;
    상기 쓰기 단위의 변경이 검출될 때, 이전 페이지의 메모리 셀들로의 고전압 공급을 중지하는 단계와;
    상기 이전 페이지의 메모리 셀들에 공급된 고전압 중 일부를 저장한 후, 나머지 전압을 방전하는 단계와; 그리고
    상기 저장된 전압과 함께 다음 페이지의 메모리 셀들로 상기 고전압을 공급하는 단계를 더 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  10. 제 9 항에 있어서,
    상기 활성화된 가속 인에이블 신호 및 상기 쓰기 명령에 응답하여 상기 쓰기 동작에 필요한 전압들을 발생하는 단계를 더 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  11. 제 10 항에 있어서,
    상기 전압들의 생성은 상기 활성화된 가속 인에이블 신호의 비활성화시 중지되는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  12. 제 10 항에 있어서,
    상기 쓰기 단위에 속하는 연속적인 쓰기 동작들 각각이 종료될 때, 상기 메모리 셀 어레이로 공급된 상기 고전압 및 상기 전압들은 방전되지 않는 것을 특징으로 하는 불 휘발성 메모리 장치의 쓰기 방법.
  13. 행들과 열들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이와;
    쓰기 동작시 상기 메모리 셀 어레이로 공급될 고전압을 발생하도록 구성된 고전압 발생 회로와;
    상기 쓰기 동작시 소거 전압과 소오스 라인 전압 중 어느 하나로서 상기 고전압을 출력하도록 구성된 스위치 회로와; 그리고
    연속적인 쓰기 동작을 나타내는 정보 및 쓰기 명령에 응답하여 동작하도록 구성된 제어 로직을 포함하며, 상기 제어 로직은 쓰기 동작이 연속적으로 수행되는 동안 활성화 상태로 유지되도록 상기 고전압 발생 회로를 제어하는 불 휘발성 메모리 장치.
  14. 제 13 항에 있어서,
    상기 연속적인 쓰기 동작을 나타내는 정보는 외부로부터 제공되는 플래그 신호인 불 휘발성 메모리 장치.
  15. 제 14 항에 있어서,
    상기 제어 로직은 상기 쓰기 명령과 상기 플래그 신호의 활성화에 응답하여 가속 인에이블 신호를 활성화시키며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 활성화 구간 동안 상기 고전압을 생성하는 불 휘발성 메모리 장치.
  16. 제 15 항에 있어서,
    상기 가속 인에이블 신호는 상기 플래그 신호의 비활성화시 비활성화되며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 비활성화에 응답하여 상기 고전압의 생성을 중지하는 불 휘발성 메모리 장치.
  17. 제 13 항에 있어서,
    상기 연속적인 쓰기 동작을 나타내는 정보는 연속 쓰기 개시 명령과 연속 쓰기 종료 명령을 포함하는 불 휘발성 메모리 장치.
  18. 제 17 항에 있어서,
    상기 제어 로직은 상기 연속 쓰기 개시 명령에 응답하여 가속 인에이블 신호 를 활성화시키며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 활성화에 응답하여 상기 고전압을 생성하는 불 휘발성 메모리 장치.
  19. 제 18 항에 있어서,
    상기 제어 로직은 상기 연속 쓰기 종료 명령에 응답하여 상기 가속 인에이블 신호를 비활성화시키며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 비활성화에 응답하여 상기 고전압의 생성을 중지하는 불 휘발성 메모리 장치.
  20. 제 13 항에 있어서,
    상기 연속 쓰기 동작 동안 어드레스에 응답하여 쓰기 단위의 변경을 검출하고, 검출 결과로서 검출 신호를 활성화시키는 검출 회로를 더 포함하는 불 휘발성 메모리 장치.
  21. 제 20 항에 있어서,
    상기 스위치 회로는 상기 검출 신호의 활성화 구간 동안 상기 고전압의 출력을 차단하는 불 휘발성 메모리 장치.
  22. 제 21 항에 있어서,
    상기 스위치 회로의 출력에 연결되며, 상기 검출 신호에 응답하여 구동 회로를 통해 상기 메모리 셀 어레이에 공급된 고전압을 저장하도록 구성된 전하 저장 회로를 더 포함하는 불 휘발성 메모리 장치.
  23. 제 22 항에 있어서,
    상기 전하 저장 회로에 저장된 전압이 상기 스위치 회로의 출력과 연결된 상태에서, 상기 스위치 회로는 상기 검출 신호의 비활성화에 응답하여 상기 구동 회로를 통해 상기 메모리 셀 어레이로 상기 고전압을 출력하는 불 휘발성 메모리 장치.
  24. 제 20 항에 있어서,
    상기 제어 로직에 의해서 제어되며, 상기 행들로 공급된 전압을 발생하는 제 1 전압 발생 회로와; 그리고
    상기 제어 로직에 의해서 제어되며, 상기 열들로 공급된 전압을 발생하는 제 2 전압 발생 회로를 더 포함하며,
    상기 제어 로직은 상기 쓰기 동작이 연속적으로 수행되는 동안 활성화 상태로 유지되도록 상기 제 1 및 제 2 전압 발생 회로들을 제어하는 불 휘발성 메모리 장치.
  25. 제 13 항에 있어서,
    상기 쓰기 동작은 프로그램 동작과 소거 동작 중 어느 하나를 포함하는 불 휘발성 메모리 장치.
  26. 제 13 항에 있어서,
    상기 메모리 셀들 각각은 분리-게이트 메모리 셀 트랜지스터로 구성되는 불 휘발성 메모리 장치.
  27. 제 24 항에 있어서,
    상기 쓰기 단위에 속하는 연속적인 쓰기 동작들 각각이 종료될 때, 상기 메모리 셀 어레이로 공급된 상기 고전압 및 상기 전압들은 방전되지 않는 불 휘발성 메모리 장치.
  28. 제 27 항에 있어서,
    상기 메모리 셀 어레이로 공급된 상기 고전압 및 상기 전압들은 상기 쓰기 단위의 변경이 검출될 때 방전되는 불 휘발성 메모리 장치.
  29. 제 20 항에 있어서,
    상기 제어 로직은 상기 연속적인 쓰기 동작을 나타내는 정보의 입력없이 쓰기 명령이 입력될 때 정상 인에이블 신호를 발생하도록 구성되며, 상기 고전압 발생 회로 및 상기 제 1 및 제 2 전압 발생 회로들은 상기 정상 인에이블 신호의 활성화 구간 동안 동작하는 불 휘발성 메모리 장치.
  30. 제 29 항에 있어서,
    상기 정상 인에이블 신호는 상기 입력된 쓰기 명령에 대응하는 쓰기 동작이 종료될 때 비활성화되는 불 휘발성 메모리 장치.
  31. 제 13 항에 있어서,
    상기 제어 로직은 연속적인 쓰기 동작을 나타내는 정보 및 쓰기 명령에 응답하여 가속 인이에블 신호를 활성화시키며, 상기 고전압 발생 회로는 상기 가속 인에이블 신호의 활성화에 따라 상기 연속적인 쓰기 동작 동안 활성화 상태로 유지되는 불 휘발성 메모리 장치.
  32. 프로세싱 유니트와;
    상기 프로세싱 유니트에 의해서 제어되는 불 휘발성 메모리 장치와; 그리고
    상기 프로세싱 유니트의 제어에 따라 연속적인 쓰기 동작을 나타내는 플래그 비트를 저장하도록 구성된 레지스터를 포함하며, 상기 레지스터에 설정된 플래그 비트는 상기 불 휘발성 메모리 장치로 제공되며, 상기 불 휘발성 메모리 장치는 청구항 12에 기재된 불 휘발성 메모리 장치인 메모리 카드.
  33. 제 32 항에 있어서,
    상기 메모리 카드는 스마트 카드를 포함하는 메모리 카드.
  34. 제 32 항에 있어서,
    상기 프로세싱 유니트는 연속적인 쓰기 동작이 요구될 때 상기 레지스터의 플래그 비트를 활성화 상태로 설정하도록 구성되는 메모리 카드.
  35. 제 32 항에 있어서,
    상기 프로세싱 유니트는 연속적인 쓰기 동작이 종료될 때 상기 레지스터의 플래그 비트를 비활성화 상태로 설정하도록 구성되는 메모리 카드.
  36. 제 32 항에 있어서,
    상기 쓰기 동작은 프로그램 동작과 소거 동작 중 어느 하나를 포함하는 메모리 카드.
KR1020060127264A 2006-12-13 2006-12-13 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드 KR100784866B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060127264A KR100784866B1 (ko) 2006-12-13 2006-12-13 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드
US11/691,703 US7489557B2 (en) 2006-12-13 2007-03-27 Methods for reducing write time in nonvolatile memory devices and related devices
DE102007061406A DE102007061406A1 (de) 2006-12-13 2007-12-12 Verfahren zum Betreiben eines nichtflüchtigen Speicherelements, nichtflüchtiges Speicherelement und Speicherkarte
CN200710303586.9A CN101295543B (zh) 2006-12-13 2007-12-13 减少在非易失性存储设备和相关设备中的写时间的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127264A KR100784866B1 (ko) 2006-12-13 2006-12-13 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드

Publications (1)

Publication Number Publication Date
KR100784866B1 true KR100784866B1 (ko) 2007-12-14

Family

ID=39140756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060127264A KR100784866B1 (ko) 2006-12-13 2006-12-13 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드

Country Status (4)

Country Link
US (1) US7489557B2 (ko)
KR (1) KR100784866B1 (ko)
CN (1) CN101295543B (ko)
DE (1) DE102007061406A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8848420B2 (en) 2012-05-31 2014-09-30 SK Hynix Inc. Variable resistance memory device and data storage device including the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865816B1 (ko) * 2007-02-26 2008-10-28 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US7944744B2 (en) * 2009-06-30 2011-05-17 Sandisk Il Ltd. Estimating values related to discharge of charge-storing memory cells
JP5692693B2 (ja) * 2009-10-20 2015-04-01 Ｎｌｔテクノロジー株式会社 表示媒体の消去装置及び方法並びに消去信号設定方法
US8244927B2 (en) * 2009-10-27 2012-08-14 Fairchild Semiconductor Corporation Method of detecting accessories on an audio jack
CN102237136B (zh) * 2010-04-26 2014-05-14 旺宏电子股份有限公司 使用在一存储装置的存储子单元抹除方法
US20140301132A1 (en) * 2012-01-16 2014-10-09 Sony Corporation Storage control device, storage device, information processing system, and processing method thereof
US9384830B2 (en) 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations
US10452973B2 (en) 2016-06-22 2019-10-22 International Business Machines Corporation Smart logic device
US11433664B2 (en) 2019-02-06 2022-09-06 Hewlett-Packard Development Company, L.P. Writing a nonvolatile memory to programmed levels
US20210224005A1 (en) * 2019-02-06 2021-07-22 Hewlett-Packard Development Company, L.P. Writing a nonvolatile memory to programmed levels
KR20210003351A (ko) 2019-07-01 2021-01-12 삼성전자주식회사 불휘발성 메모리 장치 및 이의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000062602A (ko) * 1999-02-24 2000-10-25 다카노 야스아키 1칩 마이크로 컴퓨터와 그 데이타 리프레시 방법
KR20010112099A (ko) * 2000-06-14 2001-12-20 가나이 쓰토무 반도체 장치
KR20020094921A (ko) * 2001-06-13 2002-12-18 가부시키가이샤 히타치세이사쿠쇼 메모리 장치
KR20060002664A (ko) * 2004-07-03 2006-01-09 삼성전자주식회사 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0185611B1 (ko) 1995-12-11 1999-04-15 김광호 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법
KR19980055967A (ko) 1996-12-28 1998-09-25 김영환 승압 회로
JP3376998B2 (ja) * 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
KR20030001611A (ko) 2001-06-25 2003-01-08 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법
JP4327626B2 (ja) * 2004-03-12 2009-09-09 株式会社東芝 不揮発性半導体記憶装置
JP2006164399A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7099215B1 (en) * 2005-02-11 2006-08-29 North Carolina State University Systems, methods and devices for providing variable-latency write operations in memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000062602A (ko) * 1999-02-24 2000-10-25 다카노 야스아키 1칩 마이크로 컴퓨터와 그 데이타 리프레시 방법
KR20010112099A (ko) * 2000-06-14 2001-12-20 가나이 쓰토무 반도체 장치
KR20020094921A (ko) * 2001-06-13 2002-12-18 가부시키가이샤 히타치세이사쿠쇼 메모리 장치
KR20060002664A (ko) * 2004-07-03 2006-01-09 삼성전자주식회사 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8848420B2 (en) 2012-05-31 2014-09-30 SK Hynix Inc. Variable resistance memory device and data storage device including the same

Also Published As

Publication number Publication date
US20080144392A1 (en) 2008-06-19
DE102007061406A1 (de) 2008-07-10
US7489557B2 (en) 2009-02-10
CN101295543B (zh) 2013-05-01
CN101295543A (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
KR100784866B1 (ko) 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드
TWI314737B (ko)
JP4965106B2 (ja) 不揮発性メモリ装置及びそれの高速プログラム方法
KR100794664B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100322470B1 (ko) 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법
KR102121951B1 (ko) 반도체 장치 및 그 동작 방법
KR100672984B1 (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
US6781904B2 (en) Low-voltage semiconductor memory device
CN103943149A (zh) 非易失性存储器件、存储***及其外部电源控制方法
US20070291550A1 (en) Method and apparatus for high voltage operation for a high performance semiconductor memory device
JP5264047B2 (ja) 半導体メモリ装置の制御情報をプログラムするための方法と装置
US20060126385A1 (en) Flash memory device with burst read mode of operation
US20050013162A1 (en) Nonvolatile semiconductor memory device and one-time programming control method thereof
US7660163B2 (en) Method and unit for verifying initial state of non-volatile memory device
US7248503B2 (en) Semiconductor nonvolatile storage device
US7023730B2 (en) Nonvolatile semiconductor memory device and writing method thereto
KR100669349B1 (ko) 플래시 메모리 장치 및 그것의 읽기 방법
KR20150051057A (ko) 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템
KR20080019115A (ko) 플래시 메모리 장치
KR100621637B1 (ko) 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JP2000137992A (ja) フラッシュメモリ装置及びその検証方法
KR100505109B1 (ko) 읽기 시간을 단축시킬 수 있는 플래시 메모리 장치
US7508730B2 (en) Semiconductor memory devices having control circuitry to avoid recovering a charge pump when executing consecutive sections of a continuous operation command and methods of operating the same
CN108511018B (zh) 半导体存储装置以及数据读出方法
JP2006185530A (ja) 不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7