CN106784015A - 一种薄膜晶体管及其制作方法、显示基板及显示装置 - Google Patents
一种薄膜晶体管及其制作方法、显示基板及显示装置 Download PDFInfo
- Publication number
- CN106784015A CN106784015A CN201710001470.3A CN201710001470A CN106784015A CN 106784015 A CN106784015 A CN 106784015A CN 201710001470 A CN201710001470 A CN 201710001470A CN 106784015 A CN106784015 A CN 106784015A
- Authority
- CN
- China
- Prior art keywords
- region
- photoresist
- thin film
- conductive pattern
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 76
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000009413 insulation Methods 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 80
- 239000010408 film Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 230000000717 retained effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000003292 glue Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 50
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010276 construction Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，公开了一种薄膜晶体管及其制作方法、显示基板及显示装置。所述薄膜晶体管包括与有源层的沟道区接触设置的导电图形，所述导电图形与源电极、漏电极绝缘设置。当薄膜晶体管导通时，位于源电极和导电图形之间的沟道区，以及位于漏电极和导电图形的沟道区形成导电沟道，而不是整个沟道区形成导电沟道，使沟道区的宽长比小于导电沟道的宽长比，较小的沟道区宽长比能够获得小的关态电流Ioff，较大的导电沟道的宽长比能够获得大的工作电流Ion，达到了同时优化Ion和Ioff的目的，提升了薄膜晶体管的性能。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制作方法、显示基板及显示装置。
背景技术
在平板显示技术领域，薄膜晶体管(Thin Film Transistor，简称TFT)具有体积小、功耗低、制造成本相对较低等优点，被作为驱动器件广泛应用在平板显示技术中。
薄膜晶体管包括栅电极、有源层、源电极和漏电极，其中，有源层包括与源电极接触的源区、与漏电极接触的漏区，以及位于源区和漏区之间的沟道区，只有在薄膜晶体管导通时，所述沟道区才能形成导电沟道。在传统设计中，薄膜晶体管导通时，位于源电极和漏电极之间的整个所述沟道区形成导电沟道，即薄膜晶体管在导通和截止两种状态下，沟道区和导电沟道的有效长度均为从靠近源电极一侧到靠近漏电极一侧的延伸长度，是一样的，无法同时优化Ion和Ioff。因为为了优化薄膜晶体管的特性，需要大的Ion和小的Ioff，大的Ion需要导通状态下导电沟道具有大的宽长比，小的Ioff的需要截止状态下沟道区具有小的沟道宽长比，两者之间为矛盾关系。
发明内容
本发明提供一种薄膜晶体管及其制作方法、显示基板及显示装置，用以解决如何同时优化薄膜晶体管Ion和Ioff的问题。
为解决上述技术问题，本发明实施例中提供一种薄膜晶体管，包括设置在一基底上的有源层、源电极和漏电极，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区，以及位于所述源区和漏区之间的沟道区，所述薄膜晶体管还包括与所述沟道区的表面接触的导电图形，所述导电图形与源电极、漏电极绝缘设置。
本发明实施例中还提供一种如上所述的薄膜晶体管的制作方法，包括：
在一基底上形成有源层、源电极和漏电极，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区，以及位于所述源区和漏区之间的沟道区，其特征在于，所述制作方法还包括：
形成与所述沟道区的表面接触的导电图形，所述导电图形与源电极、漏电极绝缘设置。
本发明实施例中还提供一种显示基板，包括如上所述的薄膜晶体管。
本发明实施例中还提供一种显示装置，包括如上所述的显示基板。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过设置与有源层的沟道区接触设置的导电图形，当薄膜晶体管导通时，位于源电极和导电图形之间的沟道区，以及位于漏电极和导电图形的沟道区形成导电沟道，而不是整个沟道区形成导电沟道，使沟道区的宽长比小于导电沟道的宽长比，较小的沟道区宽长比能够获得小的关态电流Ioff，较大的导电沟道的宽长比能够获得大的工作电流Ion，达到了同时优化Ion和Ioff的目的，提升了薄膜晶体管的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中薄膜晶体管的结构示意图一；
图2表示图1中有源层和导电图形的局部结构示意图；
图3表示本发明实施例中薄膜晶体管的结构示意图二；
图4-图7表示图1中薄膜晶体管的制作过程示意图。
具体实施方式
薄膜晶体管的有源层包括与源电极接触的源区、与漏电极接触的漏区，以及位于源区和漏区之间的沟道区，只有在薄膜晶体管导通时，所述沟道区才形成导电沟道。沟道的宽长比对薄膜晶体管特性具有重要的影响作用，在导通状态下，大的导电沟道宽长比能够获得较大的工作电流Ion，在截止状态下，小的沟道区宽长比能够获得较小的关态电流Ioff。
为了同时优化薄膜晶体管的Ion和Ioff，本发明提供一种薄膜晶体管，其还包括与沟道区的表面接触的导电图形，所述导电图形与源电极、漏电极绝缘设置。通过设置所述导电图形，使所述有源层还包括与所述导电图形接触的第一区，所述第一区位于源区和漏区之间。则薄膜晶体管在导通状态下，位于源区和第一区之间的沟道区，以及位于漏区和第一区之间的沟道区形成导电沟道，相对传统设计中整个沟道区形成导电沟道，本发明的技术方案在导通状态下减小了导电沟道的长度，增加了导电沟道的宽长比，有利于获得较大的工作电流Ion。同时，还可以适当增加沟道区的长度，减小沟道区的宽长比，来获得较小的关态电流Ioff，达到了同时优化Ion和Ioff的目的，提升了薄膜晶体管的性能。
需要说明的是，沟道区的长度是指沟道区从靠近源电极的一侧到靠近漏电极的一侧的延伸长度，定义从沟道区靠近源电极的一侧到靠近漏电极的一侧的方向为第一方向，则沟道区的宽度是指沟道区在第二方向上的延伸方向，其中，所述第二方向垂直于所述第一方向。导电沟道的长度是指导电沟道在第一方向上的延伸长度，导电沟道的宽度是指导电沟道在第二方向上的延伸长度。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
如图1所示，本实施例中提供一种薄膜晶体管，包括设置在一基底100上的有源层1、源电极2、漏电极3和栅电极4。有源层1包括与源电极2接触的源区、与漏电极3接触的漏区，以及位于所述源区和漏区之间的沟道区。
所述薄膜晶体管还包括与所述沟道区的表面接触的导电图形5，导电图形5与源电极2、漏电极3绝缘设置。所述沟道区还包括与导电图形5接触的第一区，所述第一区位于源区和漏区之间。
上述薄膜晶体管的有源层包括源区、漏区，以及位于源区和漏区之间的沟道区，所述沟道区包括第一区，当薄膜晶体管导通时，位于源区和第一区之间的沟道区，以及位于漏区和第一区之间的沟道区形成导电沟道，而不是整个沟道区形成导电沟道，减小了导电沟道的长度，使沟道区的宽长比小于导电沟道的宽长比，较小的沟道区宽长比能够获得小的关态电流Ioff，较大的导电沟道的宽长比能够获得大的工作电流Ion，达到了同时优化Ion和Ioff的目的，提升了薄膜晶体管的性能。
其中，导电图形5上可以不施加任何信号，也可以接地，或施加一固定电压。导电图形5可以与源电极2、漏电极3位于有源层1的同一侧。可选的，导电图形5与源电极2、漏电极3同层设置，由同一源漏金属层制得，简化制作工艺，降低生产成本。
本实施例中，设置有源层1的沟道区的与导电图形5接触的表面具有不平整结构，以增加沟道区的有效长度，减小宽长比，获得更小的关态电流Ioff。同时，由于薄膜晶体管导通时，位于源电极2和导电图形5之间的沟道区，以及位于漏电极3和导电图形5之间的沟道区形成导电沟道，因此，所述不平整结构的设置不会增加导电沟道的长度，不会影响开态电流Ion。
在一个具体的实施方式中，如图1所示，导电图形5设置在有源层1的背离基底100的表面上，有源层1的沟道区的与导电图形5接触的表面具有至少一个凹槽10，由所述至少一个凹槽10形成所述不平整结构，以增加沟道区的有效长度。具体的原理为：如图2中所示，凹槽10的侧壁与基底100不垂直，侧壁的长度L>侧壁在基底100上的投影的长度L＇，增加了沟道区的有效长度。需要说明的是，本发明实施例中某一结构的长度均是指从沟道区靠近源电极2的一侧到靠近漏电极3的一侧的方向上，该结构的延伸长度。
在另一个具体的实施方式中，如图3所示，导电图形5设置在有源层1的背离基底100的表面上，有源层1的沟道区的与导电图形5接触的表面具有至少一个凸起11，由至少一个凸起11形成所述不平整结构，以增加沟道区的有效长度。其原理与上述类似，在此不再详述。
容易想到的是，也可以结合上述两个具体实施方式，由至少一个凹槽和至少一个凸起形成所述不平整结构，以增加沟道区的有效长度。
如图1所示，本实施例中薄膜晶体管具体包括：
透明的基底100；
设置在基底100上的栅电极4；
覆盖栅电极4的栅绝缘层101；
设置在栅绝缘层101上的有源层1；
设置在有源层1上的源电极2、漏电极3和导电图形5，源电极2、漏电极3和导电图形5同层设置，由同一源漏金属层制得。
其中，有源层1包括与源电极2接触的源区、与漏电极3接触的漏区，以及位于所述源区和漏区之间的沟道区，所述沟道区包括与导电图形5接触的第一区，所述第一区与导电图形5接触的表面具有至少一个凹槽10。
需要说明的是，上面仅是以底栅型薄膜晶体管为例来具体介绍本发明中薄膜晶体管的具体结构，本发明的技术方案并不局限于应用在底栅型薄膜晶体管上，还可以应用在顶栅型薄膜晶体管等其他类型的薄膜晶体管上。当然，还可以根据实际需求对薄膜晶体管的结构进行合理调整，例如：还可以将有源层设置在源电极、漏电极和导电图形之上，并在导电图形的背离基底的表面设置凹槽，其都属于本发明的保护范围。
本实施例中还提供一种显示基板和显示装置，所述显示基板包括如上所述的薄膜晶体管。所述显示装置包括如上所述的显示基板。由于同时优化了所述薄膜晶体管的Ion和Ioff，提升了薄膜晶体管的性能，从而提高了产品的显示质量。
所述显示装置可以为液晶显示装置、OLED显示装置、电子纸等。
实施例二
如图1所示，本实施例中提供一种实施例一中的薄膜晶体管的制作方法，包括：
在一基底100上形成有源层1、源电极2、漏电极3和栅电极4，有源层1包括与源电极2接触的源区、与漏电极3接触的漏区，以及位于所述源区和漏区之间的沟道区，所述制作方法还包括：
形成与所述沟道区的表面接触的导电图形5，导电图形5与源电极2、漏电极3绝缘设置。
通过上述制作方法制得的薄膜晶体管，其导通时，仅由位于源电极2和导电图形5之间的沟道区，以及位于漏电极3和导电图形5之间的沟道区形成导电沟道，使导通时形成的导电沟道的宽长比大于截止时沟道区的宽长比，达到了同时优化Ion和Ioff的目的，提升了薄膜晶体管的性能。
可选的，通过对同一导电薄膜的构图工艺同时形成所述导电图形、源电极和漏电极以简化制作工艺，降低生产成本。当然，也可以增加独立的构图工艺单独制备导电图形。
具体的，结合图1和图7所示，通过对同一导电薄膜的构图工艺同时形成所述导电图形、源电极和漏电极的步骤可以包括：
形成一导电薄膜103，如图7所示；
在导电薄膜上涂覆光刻胶；
对所述光刻胶进行曝光，显影后形成光刻胶保留区域和光刻胶不保留区域，其中，光刻胶保留区域对应所述导电图形、源电极和漏电极所在的区域，光刻胶不保留区域对应其它区域；
去除光刻胶不保留区域的导电薄膜；
剥离剩余的光刻胶，形成导电图形5、源电极2和漏电极3，如图1所示。
上述步骤通过对同一导电薄膜的光刻工艺制作导电图形5、源电极2和漏电极3。所述导电薄膜可以由Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金制得，所述导电薄膜可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。
结合图1和图3所示，本实施例中，所述制作方法还包括：
在有源层1的沟道区的与导电图形5接触的表面形成不平整结构。
通过上述步骤制得不平整结构，可以增加沟道区的有效长度，减小宽长比，获得更小的关态电流Ioff。同时，由于薄膜晶体管导通时，位于源电极和导电图形之间的沟道区，以及位于漏电极和导电图形之间的沟道区形成导电沟道，因此，所述不平整结构的设置不会增加导电沟道的长度，不会影响开态电流Ion。
在一个具体的实施方式中，如图1所示，所述沟道区的与导电图形5接触的表面具有至少一个凹槽10，由至少一个凹槽10形成所述不平整结构。则结合图4-图6所示，形成有源层1的步骤包括：
形成半导体薄膜102，如图4所示，半导体薄膜102可以由HIZO、ZnO、TiO2、CdSnO、MgZnO、IGO、IZO、ITO或IGZO等金属氧化物半导体制得，也可以由非晶硅、多晶硅等硅半导体制得；
在半导体薄膜102上涂覆光刻胶12；
对光刻胶12进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域对应所述有源层的除凹槽以外的部分所在的区域，光刻胶部分保留区域对应所述凹槽所在的区域，光刻胶不保留区域对应其它区域，如图5所示；
去除光刻胶不保留区域的半导体薄膜；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
去除光刻胶部分保留区域的部分厚度的半导体薄膜；
剥离剩余的光刻胶，形成表面具有凹槽10的有源层1，如图6所示。
上述步骤利用灰色调或半色调掩膜板形成表面具有凹槽10的有源层1，由凹槽10形成所述不平整结构，以增加沟道区的有效长度，具体的原理已在上面内容中介绍，在此不再赘述。
在另一个具体的实施方式中，如图3所示，所述沟道区的与导电图形5接触的表面具有至少一个凸起11，由至少一个凸起11形成所述不平整结构。则，形成有源层的步骤包括：
形成半导体薄膜；
在所述半导体薄膜上涂覆光刻胶；
对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域对应所述凸起所在的区域，光刻胶部分保留区域对应所述有源层的除凸起以外的部分所在的区域，光刻胶不保留区域对应其它区域；
去除光刻胶不保留区域的半导体薄膜；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
去除光刻胶部分保留区域的部分厚度的半导体薄膜；
剥离剩余的光刻胶，形成表面具有凸起的有源层。
上述步骤利用灰色调或半色调掩膜板形成表面具有凸起的有源层，由凸起形成所述不平整结构，以增加沟道区的有效长度，其原理与上述类似，在此不再详述。
容易想到的是，也可以结合上述两个具体实施方式，由至少一个凹槽和至少一个凸起形成所述不平整结构，以增加沟道区的有效长度。
结合图1、图4-图7所示，以底栅型薄膜晶体管为例，本实施例中薄膜晶体管的具体制作过程为：
提供一透明的基底100；
在基底100上形成栅电极4，栅电极4可以由Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金制得，栅电极4可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等；
形成覆盖栅电极4的栅绝缘层101，栅绝缘层101的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，栅绝缘层101的材料可以是SiNx，SiOx或Si(ON)x；
在栅绝缘层101上形成有源层1。具体为，如图4所示，在栅绝缘层101上形成半导体薄膜102，在半导体薄膜102上涂覆光刻胶12，利用灰色调或半色调掩膜板对光刻胶12进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域对应所述有源层的除凹槽以外的部分所在的区域，光刻胶部分保留区域对应所述凹槽所在的区域，光刻胶不保留区域对应其它区域，如图5所示；去除光刻胶不保留区域的半导体薄膜；通过灰化工艺去除光刻胶部分保留区域的光刻胶；去除光刻胶部分保留区域的部分厚度的半导体薄膜；剥离剩余的光刻胶，形成表面具有凹槽10的有源层1，如图6所示；
在有源层1上形成导电薄膜103，如图7所示；
通过对导电薄膜103的构图工艺形成源电极2、漏电极3和导电图形5，导电图形5接触设置在有源层1表面的凹槽10上，源电极2和漏电极3搭接在有源层1上，如图1所示。
至此完成薄膜晶体管的制作。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (13)
1.一种薄膜晶体管，包括设置在一基底上的有源层、源电极和漏电极，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区，以及位于所述源区和漏区之间的沟道区，其特征在于，所述薄膜晶体管还包括与所述沟道区的表面接触的导电图形，所述导电图形与源电极、漏电极绝缘设置。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道区的与所述导电图形接触的表面具有不平整结构。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述导电图形设置在所述有源层的背离所述基底的表面上，所述沟道区的与所述导电图形接触的表面具有至少一个凹槽，由所述至少一个凹槽形成所述不平整结构。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述导电图形设置在所述有源层的背离所述基底的表面上，所述沟道区的与所述导电图形接触的表面具有至少一个凸起，由所述至少一个凸起形成所述不平整结构。
5.根据权利要求1-4任一项所述的薄膜晶体管，其特征在于，所述导电图形与所述源电极、漏电极同层设置。
6.一种如权利要求1-5任一项所述的薄膜晶体管的制作方法，包括：
在一基底上形成有源层、源电极和漏电极，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区，以及位于所述源区和漏区之间的沟道区，其特征在于，所述制作方法还包括：
形成与所述沟道区的表面接触的导电图形，所述导电图形与源电极、漏电极绝缘设置。
7.根据权利要求6所述的制作方法，其特征在于，所述制作方法还包括：
在所述沟道区的与所述导电图形接触的表面形成不平整结构。
8.根据权利要求7所述的制作方法，其特征在于，所述沟道区的与所述导电图形接触的表面具有至少一个凹槽，由所述至少一个凹槽形成所述不平整结构，形成有源层的步骤包括：
形成半导体薄膜；
在所述半导体薄膜上涂覆光刻胶；
对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域对应所述有源层的除凹槽以外的部分所在的区域，光刻胶部分保留区域对应所述凹槽所在的区域，光刻胶不保留区域对应其它区域；
去除光刻胶不保留区域的半导体薄膜；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
去除光刻胶部分保留区域的部分厚度的半导体薄膜；
剥离剩余的光刻胶，形成表面具有凹槽的有源层。
9.根据权利要求7所述的制作方法，其特征在于，所述沟道区的与所述导电图形接触的表面具有至少一个凸起，由所述至少一个凸起形成所述不平整结构，形成有源层的步骤包括：
形成半导体薄膜；
在所述半导体薄膜上涂覆光刻胶；
对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域对应所述凸起所在的区域，光刻胶部分保留区域对应所述有源层的除凸起以外的部分所在的区域，光刻胶不保留区域对应其它区域；
去除光刻胶不保留区域的半导体薄膜；
通过灰化工艺去除光刻胶部分保留区域的光刻胶；
去除光刻胶部分保留区域的部分厚度的半导体薄膜；
剥离剩余的光刻胶，形成表面具有凸起的有源层。
10.根据权利要求6-9任一项所述的制作方法，其特征在于，通过对同一导电薄膜的构图工艺同时形成所述导电图形、源电极和漏电极。
11.根据权利要求10所述的制作方法，其特征在于，通过对同一导电薄膜的构图工艺同时形成所述导电图形、源电极和漏电极的步骤包括：
形成导电薄膜；
在所述导电薄膜上涂覆光刻胶；
对所述光刻胶进行曝光，显影后形成光刻胶保留区域和光刻胶不保留区域，其中，光刻胶保留区域对应所述导电图形、源电极和漏电极所在的区域，光刻胶不保留区域对应其它区域；
去除光刻胶不保留区域的导电薄膜；
剥离剩余的光刻胶，形成所述导电图形、源电极和漏电极。
12.一种显示基板，其特征在于，包括权利要求1-5任一项所述的薄膜晶体管。
13.一种显示装置，其特征在于，包括权利要求12所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710001470.3A CN106784015B (zh) | 2017-01-03 | 2017-01-03 | 一种薄膜晶体管及其制作方法、显示基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710001470.3A CN106784015B (zh) | 2017-01-03 | 2017-01-03 | 一种薄膜晶体管及其制作方法、显示基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106784015A true CN106784015A (zh) | 2017-05-31 |
| CN106784015B CN106784015B (zh) | 2019-12-03 |
Family
ID=58952198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710001470.3A Active CN106784015B (zh) | 2017-01-03 | 2017-01-03 | 一种薄膜晶体管及其制作方法、显示基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106784015B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106856210A (zh) * | 2017-02-16 | 2017-06-16 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示基板及显示装置 |
| CN110176397A (zh) * | 2019-04-18 | 2019-08-27 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
| CN111370496A (zh) * | 2020-03-18 | 2020-07-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1628389A (zh) * | 2001-04-26 | 2005-06-15 | 三星电子株式会社 | 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法 |
| CN103579349A (zh) * | 2013-08-28 | 2014-02-12 | 中国科学院宁波材料技术与工程研究所 | 一种具有改良栅结构的晶体管 |
| CN103824780A (zh) * | 2014-02-28 | 2014-05-28 | 上海和辉光电有限公司 | 一种低温多晶硅tft器件及其制造方法 |
| CN104576761A (zh) * | 2015-02-06 | 2015-04-29 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制造方法、显示基板和显示装置 |
-
2017
- 2017-01-03 CN CN201710001470.3A patent/CN106784015B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1628389A (zh) * | 2001-04-26 | 2005-06-15 | 三星电子株式会社 | 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法 |
| CN103579349A (zh) * | 2013-08-28 | 2014-02-12 | 中国科学院宁波材料技术与工程研究所 | 一种具有改良栅结构的晶体管 |
| CN103824780A (zh) * | 2014-02-28 | 2014-05-28 | 上海和辉光电有限公司 | 一种低温多晶硅tft器件及其制造方法 |
| CN104576761A (zh) * | 2015-02-06 | 2015-04-29 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制造方法、显示基板和显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106856210A (zh) * | 2017-02-16 | 2017-06-16 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示基板及显示装置 |
| CN106856210B (zh) * | 2017-02-16 | 2019-08-02 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示基板及显示装置 |
| CN110176397A (zh) * | 2019-04-18 | 2019-08-27 | 京东方科技集团股份有限公司 | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 |
| CN111370496A (zh) * | 2020-03-18 | 2020-07-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置 |
| CN111370496B (zh) * | 2020-03-18 | 2021-10-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106784015B (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105280717B (zh) | Tft及其制作方法、阵列基板及显示装置 | |
| CN103700707B (zh) | 薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN108666218A (zh) | 薄膜晶体管和显示基板及其制作方法、显示装置 | |
| CN105428243B (zh) | 一种薄膜晶体管及制作方法、阵列基板和显示装置 | |
| WO2013127200A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2016165185A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN106298957A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| JP2017520914A (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
| CN108417580A (zh) | 阵列基板及其制作方法和显示面板 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN103018977A (zh) | 一种阵列基板及其制造方法 | |
| CN103441100A (zh) | 显示基板及其制造方法、显示装置 | |
| CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN105514173A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN106784015B (zh) | 一种薄膜晶体管及其制作方法、显示基板及显示装置 | |
| US10483405B2 (en) | Metal oxide thin-film transistor and manufacturing method for the same | |
| WO2013143294A1 (zh) | 阵列基板、其制作方法以及显示装置 | |
| CN102956715B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN107039466A (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN105990332B (zh) | 薄膜晶体管基板及其显示面板 | |
| CN106298813B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN108122759B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |