KR100746900B1 - 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법 - Google Patents

전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법 Download PDF

Info

Publication number
KR100746900B1
KR100746900B1 KR1020010022271A KR20010022271A KR100746900B1 KR 100746900 B1 KR100746900 B1 KR 100746900B1 KR 1020010022271 A KR1020010022271 A KR 1020010022271A KR 20010022271 A KR20010022271 A KR 20010022271A KR 100746900 B1 KR100746900 B1 KR 100746900B1
Authority
KR
South Korea
Prior art keywords
signal
state
node
physical layer
idle
Prior art date
Application number
KR1020010022271A
Other languages
English (en)
Other versions
KR20010098857A (ko
Inventor
나까무라아끼라
사또데쯔야
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20010098857A publication Critical patent/KR20010098857A/ko
Application granted granted Critical
Publication of KR100746900B1 publication Critical patent/KR100746900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 물리층이 수신신호의 종류를 오인하여 그 상태를 중지 상태로 잘못 변환시키는 문제점을 방지하기 위한 것이다.
노드 B가 노드 A(차일드 노드)로부터 아이들 신호(즉, 요구취소신호)를 수신할 때, 노드 B는 그 상태를 허여 대기 상태로 변환시키는데, 이 허여 대기 상태에서 노드 B는 노드 C로의 요구 신호를 유지하면서 노드 C(페어런트 노드)로부터 허여 신호를 수신하기 위해 대기한다(도 33a). 노드 B는 노드 C로부터 상기 허여 신호를 수신하였는지를 확인한 후, 그 상태를 허여 대기 상태로부터 노드 B가 아이들 신호를 노드 C로 송신하는 아이들 대기 상태로 변환시키고 노드 C로부터의 허여 신호가 아이들 신호로 변환할 때까지 대기한다(도 33b). 노드 B는 노드 C로부터 아이들 신호를 수신하였는지를 확인한 후, 그 상태를 아이들 대기 상태에서 아이들 상태로 복귀시킨다(도 33d). 상술한 바와 같이, 노드 B는 아이들 상태에서 노드 C로부터 허여 신호 [00] 를 수신하는 상황이 없다. 이러한 배치는 노드 B가 중지 신호를 수신하였다고 오인하여 그 상태를 중지 상태로 잘못 변환시키는 것을 방지한다.
Figure 112001009437930-pat00057
전자장치, 물리층 회로, 제어기, 송신기, 페어런트 노드, 차일드 노드

Description

전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는 방법{ELECTRONIC EQUIPMENT, AND METHOD FOR CONTROLLING STATE OF PHYSICAL LAYER CIRCUIT THEREOF}
도 1은 IEEE 1394 표준에 따른 전송데이터의 구조를 도시한 도면.
도 2는 IEEE 1394 표준에 의해 정의된 케이블의 단면도.
도 3a 내지 3c는 버스 초기화, 트리식별, 및 자기식별의 완료시에 구성된 네트워크를 도시한 도면.
도 4는 중재 단계에서의 전이도.
도 5는 포트 접속시의 전이도.
도 6a 내지 6d는 정상적인 데이터 전송의 흐름(1/2)을 도시한 도면.
도 7a 내지 7d는 정상적인 데이터 전송의 흐름(2/2)을 도시한 도면.
도 8a 내지 8c는 노드 B가 요구상태에서 노드 A로부터 아이들 신호를 수신한 경우의 흐름을 도시한 도면.
도 9a 내지 9c는 노드 B가 허여(grant)상태에서 노드 A로부터 요구취소신호를 수신한 경우의 흐름을 도시한 도면.
도 10은 IEEE 1394 표준에 따라 구성된 네트워크의 전형적인 구조를 도시한 블록도.
도 11은 IEEE 1394 표준에 따른 인터페이스의 구성요소 및 프로토콜 아키텍쳐를 도시한 도면.
도 12는 비동기 전송에서의 패킷을 도시한 도면.
도 13a 및 13b는 중재를 설명한 도면.
도 14는 등시(isochronous) 전송에서의 패킷을 도시한 도면.
도 15는 CSR 아키텍쳐에서의 어드레스 지정을 도시한 도면.
도 16은 주 CSR 의 전형적인 위치, 명칭, 및 동작을 나타낸 설명도.
도 17은 전형적인 일반 ROM 포맷을 나타낸 설명도.
도 18은 전형적인 버스 인포 블록, 루트 디렉토리, 및 유닛 디렉토리를 나타낸 설명도.
도 19는 PCR 의 전형적인 구조를 나타낸 설명도.
도 20a 내지 20d 는 각각 oMPR, oPCR, iMPR, 및 iPCR 의 전형적인 구조를 나타낸 설명도.
도 21은 플러그, 플러그 제어 레지스터, 및 전송채널 사이의 전형적인 관계를 도시한 설명도.
도 22는 디스크립터(descriptor)의 계층으로 전형적인 데이터 구조를 도시한 설명도.
도 23은 디스크립터의 전형적인 데이터 포맷을 나타낸 설명도.
도 24는 도 23의 전형적인 세대 ID를 나타낸 설명도.
도 25는 도 23의 전형적인 리스트 ID를 나타낸 설명도.
도 26은 FCP의 명령과 응답 사이의 관계를 나타낸 설명도.
도 27은 도 26의 명령과 응답 사이의 관계를 더 상세히 나타낸 설명도.
도 28은 AV/C 명령의 전형적인 데이터 구조를 나타낸 설명도.
도 29a 내지 29c는 AV/C 명령의 구체적인 예를 나타낸 설명도.
도 30a 및 30b는 AV/C 명령의 명령 및 응답의 구체적인 예를 나타낸 설명도.
도 31은 물리층의 전형적인 구조를 도시한 블록도.
도 32는 중재 단계에서의 전이도.
도 33a 내지 33d는 노드 B가 요구상태에서 노드 A로부터 아이들 상태를 수신하는 경우의 흐름을 도시한 도면.
도 34a 내지 34c는 노드 B가 허여 상태에서 노드 A로부터 요구취소신호를 수신하는 경우의 흐름을 도시한 도면.
<도면의 주요 부분에 대한 부호의 간단한 설명 >
10 : 워크스테이션
11 : 개인 컴퓨터
12 : 하드디스크 드라이브
13 : CD-ROM
14 : 카메라
15 : 프린터
16 : 스캐너
20 : 버스
71, 72, 72 : AV 장치
100 : 링크 제어기
102 : 물리층 논리블록
103 : 선택기 블록
104, 105, 106 : 포트 논리블록
107, 108, 109 : 케이블 포트
110 : 클록발생블록
200 : 케이블
본 발명은 IEEE 1394 표준에 따르는 물리층을 구성하는 물리층 회로가 구비된 전자장치, 및 상기 물리층 회로의 상태를 제어하는 방법에 관한 것이다.
더 구체적으로, 본 발명은, 차일드 노드(child node)로부터 제1 신호를 수신할 때 상기 물리층 회로가 그 상태를 제1 상태에서 제2 상태로 변환하고 제1 신호를 페어런트 노드(parent node)로 전송하며, 페어런트 노드로부터 상기 제1 신호에 대응하는 제2 신호를 수신하기 전에 상기 차일드 노드로부터 상기 제1 신호를 취소하는 제3 신호를 수신할 때 상기 물리층 회로가 페어런트 노드로부터 제2 신호를 수신한 후에 상기 제3 신호를 페어런트 노드로 전송하고, 또한 물리층 회로가 페어런트 노드로부터 제3 신호를 수신한 후에 그 상태를 제2 상태에서 제1 상태로 복귀 시키는 방식으로 상기 물리층 회로가 동작됨으로써, 물리층 회로가 제1 상태에서 페어런트 노드로부터 제2 신호를 수신하면 야기될 수도 있는 장애 발생을 방지하는 전자장치에 관한 것이다.
또한 본 발명은, 차일드 노드로부터 제1 신호를 수신할 때 물리층 회로가 그 상태를 제1 상태에서 제2 상태로 변환하고 상기 제1 신호를 페어런트 노드로 전송하며, 페어런트 노드로부터 제1 신호에 대응하는 제2 신호를 수신하고 그 상태를 제2 상태에서 제3 상태로 변환한 후에 차일드 노드로부터 제1 신호를 취소하는 제3 신호를 수신할 때, 물리층 회로가 제3 신호를 페어런트 노드로 전송하고, 또한, 물리층 회로가 페어런트 노드로부터 제3 신호를 수신한 후에 그 상태를 제3 상태에서 제1 상태로 복귀시키는 방식으로 상기 물리층 회로가 동작됨으로써, 물리층 회로가 제1 상태에서 페어런트 노드로부터 제2 신호를 수신하면 야기될 수도 있는 장애 발생을 방지하는 전자장치에 관한 것이다.
멀티미디어 데이터 전송용 인터페이스로서 고속 데이터 전송 및 실시간 전송을 지원하는 인터페이스를 정의하는 표준인 IEEE 1394 고성능 시리얼 버스 표준 (IEEE 1394 표준)은 공지되어 있다.
IEEE 1394 표준은 100 Mbps(98.304 Mbps), 200 Mbps(196.608 Mbps), 및 400 Mbps(393.216 Mbps) 속도의 데이터 전송을 정의하고, 저속 전송속도와 호환성이 있도록 고속 전송속도를 갖는 1394 포트를 정의한다. 이 표준에 따르면 하나의 동일 네트워크에서 100 Mbps, 200 Mbps, 및 400 Mbps 속도의 데이터 전송이 가능하다.
또한, IEEE 1394 표준은 DS-Link(Data/Strobe link) 코딩방식의 전송포맷을 채택한다. 도 1에 도시된 바와 같이, DS-Link 코딩방식의 전송포맷에서, 전송 데이터는 데이터 신호 및 이 신호를 보상하는 스트로브 신호를 포함한 2개의 신호로 변환되고 상기 두 신호의 배타적 OR을 구하여, 클록을 발생시킨다. 또한, IEEE 1394 표준은 제1 차폐층(201); 제1 차폐층(201)으로 차폐된 2쌍의 트위스티드 페어선(즉, 신호선)(202); 전원선(203); 및 제1 차폐층(201), 트위스티드 페어선(202) 과 전원선(203)을 함께 묶어 구성된 케이블을 전체적으로 덮는 제2 차폐층(204)을 포함한 도 2의 단면도에 도시된 바와 같은 구조를 갖는 케이블(200)을 정의한다.
IEEE 1394 표준은 데이터 전송 전에 버스를 얻기 위한 중재(arbitration)를 수행하고, 중재용 제어신호로서, 중재 신호를 정의한다. 또한, IEEE 1394 표준은 노드가 버스에 추가되거나 제거될 때에 버스를 리셋함으로써 전체 버스 토폴로지를 자동적으로 재구성한다. 또한 중재 신호는 토폴로지 재구성에 필요한 제어신호로서 정의된다.
물리층에서 중재 신호의 논리값은 "0", "1", 및 "Z"의 3 개의 값이다. 이 값들은 아래의 표 1 및 2에 나타난 규칙에 따라 생성되고 아래의 표 3에 나타난 규칙에 따라 디코딩된다.
송신 중재 신호 A (Arb_A_Tx) 드라이버 비고
Strb_Tx Strb_Enable
Z - 0 TPA 드라이버가 디스에이블된다
0 0 1 TPA 드라이버가 인에이블되고, 스트로브는 로우(low)이다
1 1 1 TPA 드라이버가 인에이블되고, 스트로브는 하이(high)이다
송신 중재 신호 B (Arb_B_Tx) 드라이버 비고
Data_Tx Data_Enable
Z - 0 TPB 드라이버가 디스에이블된다
0 0 1 TPB 드라이버가 인에이블되고, 데이터는 로우이다
1 1 1 TPB 드라이버가 인에이블되고, 데이터는 하이이다

수신된 중재 비교기값 (Arb_na_Rx) 이 포트에 대한 송신된 중재 신호 (Arb_na_Tx) 번역된 중재 신호 (Arb_na) 비고
Z Z Z 이 포트가 Z 을 송신하고 있다면, 수신된 신호는 케이블의 타단에 있는 포트에 의해 송신된 것과 동일할 것이다.
0 Z 0
1 Z 1
Z 0 1 이 포트가 0 을 전송하는 동안에 비교기가 Z 을 수신하고 있다면, 다른 포트는 반드시 1 을 전송하고 있다. 이것은 1의 우위규칙의 처음 절반(the first half of the 1's dominance rule)이다.
0 0 0 다른 포트는 0 또는 Z 을 전송하고 있다.
Z 1 1 다른 포트는 반드시 0 을 전송하고 있다. 이것은 1의 우위규칙의 나머지 절반이다.
1 1 1 다른 포트는 1 또는 Z 을 전송하고 있다.
"n" 는 "A" 또는 "B"이다. 이 표는 양 신호쌍에 적용한다.
또한, 물리층은 아래의 표 4에 나타난 규칙에 따라 2개의 송신 중재 신호 Arb_A_Tx 및 Arb_B_Tx을 사용하여 선 상태를 인코딩하고, 아래의 표 5에 나타난 규칙에 따라 수신 중재 신호 Arb_A 및 Arb_B로부터 선 상태를 디코딩한다.
중재 송신 선 상태 명칭 비고
(Arb_A_Tx) (Arb_B_Tx)
Z Z IDLE 갭(gap)을 나타내도록 전송
Z 0 TX_REQUEST 버스를 요구하도록 페어런트로 전송
TX_GRANT 버스가 부여될 때 차일드로 전송
0 Z TX_PARENT_NOTIFY tree-ID 동안 페어런트 후보(candidate)로 전송
0 1 TX_DATA_PREFIX 임의의 패킷 데이터 전 및 연결된 서브액션(subaction)의 경우에 패킷 데이터의 블록들 사이에 전송
1 Z TX_CHILD_NOTIFY parent_notify 를 확인응답하도록 차일드로 전송
TX_Ident_DONE self-ID 가 완료됨을 나타내도록 페어런트로 전송
1 0 TX_DATA_END 패킷 전송의 종료시에 전송
1 1 BUS_RESET 버스 재구성을 강제하도록 전송
번역된 중재 신호 선 상태 명칭 비고
Arb_A Arb_B
Z Z IDLE 부착된 피어(peer) PHY 는 비활성임
Z 0 RX_PARENT_NOTIFY 부착된 피어 PHY 는 차일드가 되기를 원함
RX_REQUEST_CANCEL 부착된 피어 PHY 는 요구(request)를 포기하였음 (이 PHY 는 허여(grant)를 전송하고 있다)
Z 1 RX_Ident_DONE 차일드 PHY 는 그 self-ID 를 완료하였음
0 Z RA_SELF_ID_GRANT 페어런트 PHY 는 self-ID 용 버스를 부여하고 있음
RX_REQUEST 차일드 PHY 는 버스를 요구하고 있음
0 0 RX_ROOT_CONTENTION 부착된 피어 PHY 및 이 PHY 는 모두 차일드가 되기를 원함
RX_GRANT 페어런트 PHY 는 버스의 제어를 부여하고 있음
0 1 RX_PARENT_HANDSHAKE 부착된 피어 PHY 가 parent_notify 를 확인응답함
RX_DATA_END 부착된 피어 PHY 는 한 블록의 데이터 전송을 종료하고 버스를 해제하려고 함
1 Z RX_CHILD_HANDSHAKE 부착된 피어 PHY 가 TX_CHILD_NOTIFY 를 확인응답함 (피어 PHY 는 이 PHY 의 차일드이다)
1 0 RX_DATA_PREFIX 부착된 피어 PHY 가 패킷 데이터를 전송하려고 하거나 또는 한 블록의 패킷 데이터 전송을 종료하고 더 전송하려고 함
1 1 BUS_RESET 버스 재구성을 강제하도록 전송
상술한 중재 신호를 이용하여, 버스 초기화 단계, 트리식별 단계, 및 자기식 별 단계순으로 토폴로지가 자동 구성된다.
버스 초기화 단계에서, 버스 리셋 신호는 모든 노드를 특정 상태로 변환하여, 토폴로지 정보를 완전히 소거한다. 버스 초기화 결과, 각 노드는 노드 자신이 브랜치(branch) 인지 아닌지의 여부(즉, 노드가 인접한 복수의 노드에 직접 접속되는지의 여부), 상기 노드가 리프(leaf) 인지 아닌지의 여부(즉, 단일 노드가 인접하는지의 여부), 및 상기 노드가 독립인지 아닌지의 여부(즉, 노드가 인접한 복수의 노드의 어느 것에도 접속되지 않는지의 여부)에 대한 정보만을 갖는다. 도 3a는 리프 노드 및 브랜치 노드로 구성된 네트워크를 도시한 도면이다.
트리식별 단계에서, 전체 네트워크 토폴로지는 하나의 노드가 루트(root)로 지정된 하나의 트리로 변환된다. 상기 루트에 접속된 모든 물리적 접속은 루트 노드의 방향을 나타낸다. 각각의 접속 포트에 방향을 나타내는 레이블이 할당되고, "페어런트" 포트(포트가 루트에 인접한 노드에 접속된 경우) 또는 "차일드" 포트(포트가 루트로부터 멀리 떨어져 있는 노드에 접속된 경우)라 칭해진다. 임의의 노드에 접속되지 않은 포트에는 "off" 레이블이 할당되어, 향후에 수행되는 중재 프로세스에 참여하지 않는다. 도 3b는 트리식별 프로세스의 완료시에 구성되는 네트워크를 도시한다.
자기식별 단계에서, 각 노드에 버스와 연관된 중재 제어소자에 대하여 자신을 식별하도록 그 자신의 특정 physical_ID를 선택할 기회가 제공된다. 이 프로세스는 낮은 레벨의 전력을 제어할 필요도 있고, 각 데이터 경로의 속도를 결정하는 데 필요한 시스템의 토폴로지 맵을 생성할 필요도 있다.
자기식별 프로세스는 결정 이론 선택 프로세스를 채택한다. 구체적으로, 루트노드는 가장 작은 수를 갖는 접속포트와 연관된 노드에 매체 제어를 맡기고, 노드 자신 및 그 모든 차일드 노드가 자기식별을 완료했음을 통지하는 "Ident_done" 신호를 노드가 전송할 때까지 대기한다. 그 후, 루트노드는 그 다음 수를 갖는 상위 포트와 연관된 노드에게 제어를 맡기고, 이 노드의 처리가 완료될 때까지 대기한다. 이 루트의 모든 포트와 연관된 노드가 그 처리를 완료할 때, 루트자신은 자기식별을 수행한다. 차일드 노드는 상기한 바와 동일한 프로세스를 반복적으로 수행한다. 자기식별 프로세스의 완료는 버스가 서브액션 갭 기간동안 아이들(IDLE)상태로 될 때 인식된다.
각 노드는 physical_ID 또는 다른 제어정보를 포함하는 하나 내지 4개의 매우 짧은 패킷(Self-ID Packet)을 케이블로 전송함으로써 그 자기식별 정보를 전송할 수 있다. physical_ID 는 노드가 자기식별 패킷을 전송하기 전에 자기식별 정보를 수신하는 상태에 있는 노드가 전달되는 횟수를 단순히 카운트함으로써 얻어진 값이다. 예를 들면, 그 자기식별 패킷을 처음 전송하는 노드는 physical_ID로서 0을 선택하고, 그 자기식별 패킷을 두 번째로 전송하는 노드는 physical_ID로서 1을 선택한다. 세 번째 이후로 자기식별 패킷을 전송하는 노드의 physical_ID를 결정하기 위해 동일한 프로세스가 반복된다. 도 3c는 자기식별 프로세스의 완료시에 얻어진 네트워크를 도시한다. 각 "차일드" 포트에는 이 포트에 접속된 노드가 식별될 수 있는 "ch-i" 레이블이 할당된다.
IEEE 1394-1995 및 1394a 정의에서, 중재 단계에서 요구를 취소하는 신호를 수신할 때의 물리층의 동작은 다음과 같이 정의된다. 즉, "요구하는 차일드 노드가 이 요구를 취소할 때, 수용 측의 물리층(PHY)은 거기로 복귀되는 그 TX_GRANT 신호를 RX_REQUEST_CANCEL 신호 [Z0] 로 알아차리고, 그 상태를 아이들 상태로 복귀시킨다"(도 4에서 A1:A0 의 전이 및 A2:A0 의 전이). 도 4는, A0(아이들)상태, A1(요구)상태, A2(허여(Grant))상태, RX(수신)상태, TX(송신)상태, 및 PH(PHY 응답)상태를 각각 나타내는 중재 단계에서의 전이도이다.
그러나, 상기 표 5에 나타난 바와 같이, RX_GRANT 신호 [00] 및 RX_SUSPEND 신호 [00]는 동일 코드를 사용하므로, 물리층이 탑재되는 방식에 따라 상기 동작에 문제점이 발생한다. 즉, 물리층이 페어런트 노드로부터 RX_GRANT 신호를 수신하는 상태에 있더라도, 물리층이 차일드 노드로부터 RX_REQUEST_CANCEL 신호를 준수하여 그 상태를 아이들 상태로 변환할 때, 물리층은 페어런트 노드로부터의 RX_GRANT 신호를 RX_SUSPEND 신호로 오인한다. 그 결과, 페어런트 노드에 접속된 포트가 그 상태를 중지 상태로 변환하는 상황이 발생할 수도 있다. 도 5는, P0 상태(절단), P1 상태(재개(resuming)), P2 상태(활성), P3 상태(중지된 이니시에이터 (initiator)), P4 상태(중지된 타겟), P5 상태(중지), 및 P6 상태(디스에이블)를 각각 나타내는 포트 접속시의 전이도이다.
이하, 도 6a 에 도시된 바와 같이 5 개의 노드가 서로 접속되어 있고 노드 C가 루트 노드인 경우를 예로 들어, 노드 A가 전송용 버스를 사용할 권한을 얻기 위한 요구를 하고 그 후에 노드 A가 그 요구를 취소하는 경우의 노드 B의 동작에 대하여 설명하기로 한다. 도 6a 내지 9c에서, 화살표는 데이터의 송신 및 수신을 나 타내고, 각 노드에 있는 IDLE, REQ, GRANT, RECEIVE, 및 TRANS 라는 용어는 각 노드의 물리층의 상태를 나타낸다. 빗금친 화살표는 요구 신호 및 허여(grant) 신호를 나타내고(동일한 신호들이 IEEE 1394-1995 및 1394a 표준에서 할당된다), 바둑판무늬의 화살표는 데이터 프리픽스(prefix) 신호를 나타내며, 내부가 채워진 화살표는 데이터 페이로드(payload)를 나타낸다.
우선, 노드 A가 전송용 버스를 사용할 권한을 얻기 위하여 요구하는 지점부터 노드 A가 데이터를 송신하는 지점까지의 데이터 전송의 정상적인 흐름으로서 (1.1) 부터(1.8) 까지의 흐름을 설명하기로 한다.
(1.1) 전송용 버스를 사용할 권한을 얻기 위하여, 노드 A는 그 상태를 노드 A가 요구 신호를 송신하는 요구상태로 변환한다(도 6a).
(1.2) 노드 A로부터 요구 신호를 수신하면, 노드 B는 그 상태를 노드 B가 요구 신호를 페어런트 노드인 노드 C로 중계하는 요구상태로 변환한다(도 6b).
(1.3) 노드 B로부터 요구 신호를 수신하면, 노드 C는 노드 B로부터의 신호가 아닌 다른 요구 신호가 없음을 확인하고 그 상태를 노드 C가 노드 B로 허여 신호를 송신하는 허여 상태로 변환한다. 동시에, 노드 C는 데이터 프리픽스를 다른 노드, 즉, 노드 E로 송신한다. 데이터 프리픽스 신호를 수신하면, 노드 E 는 그 상태를 수신 상태로 변환한다(도 6c).
(1.4) 허여 신호를 수신하면, 노드 B는 그 상태를 노드 B가 허여 신호를 노드 A로 중계하는 허여 상태로 변환한다. 동시에, 노드 B는 데이터 프리픽스 신호를 다른 노드, 즉, 노드 D로 송신한다. 데이터 프리픽스 신호를 수신하면, 노드 D 는 그 상태를 수신 상태로 변환한다(도 6d).
(1.5) 허여 신호를 수신하면, 노드 A는 전송용 버스를 사용할 권한을 얻게 된다. 따라서, 노드 A는 그 상태를 노드 A가 요구 신호를 데이터 프리픽스 신호로 스위칭하는 전송 상태로 변환한다(도 7a).
(1.6) 노드 A로부터 데이터 프리픽스 신호를 수신하면, 노드 B는 그 상태를 노드 B가 데이터 프리픽스 신호를 노드 C, D로 중계하는 수신 상태로 변환한다. 노드 B로부터 데이터 프리픽스 신호를 수신하면, 노드 C는 그 상태를 노드 C가 데이터 프리픽스 신호를 노드 E로 중계하는 수신 상태로 변환한다(도 7b).
(1.7) 노드 A가 IEEE 1394 표준에 의해 정의된 시간동안 데이터 프리픽스 신호를 유지한 후, 노드 A는 데이터 페이로드를 노드 B로 송신하기 시작한다(도 7c).
(1.8) 노드 A로부터 데이터 페이로드를 수신하면, 노드 B는 데이터 페이로드를 노드 C 및 D로 중계한다. 또한, 노드 B로부터 데이터 페이로드를 수신하면, 노드 C는 데이터 페이로드를 노드 E로 중계한다(도 7d).
다음에,(2.1) 부터(2.3) 까지의 흐름을 설명하기로 하는데, 여기서 노드 B는 상기 흐름에서의 단계(1.2) 가 완료한 후 및 노드 B가 요구 신호를 노드 C로 송신하는 동안 노드 A로부터 아이들 신호를 수신한다.
(2.1) 노드 B가 요구 신호를 노드 C로 중계하고 노드 C로부터 허여 신호를 수신하기 위해 대기하는 상태에서, 이 노드가 어떤 이유로 이 요구를 취소하면, 노드 B는 노드 A로부터 아이들 신호를 수신한다(도 8a).
(2.2) 노드 A로부터 아이들 신호를 수신하면, 노드 B는 그 상태를 아이들 상 태로 복귀시킨다(도 8b).
(2.3) 그 상태를 아이들 상태로 복귀시킨 후, 노드 B가 노드 C로의 요구 신호 [Z0] 가 취소되기 전에 노드 C로부터 이미 송신된 허여 신호 [Z0] 를 수신하면, 실제로는 허여 신호 [Z0] 이더라도, 노드 B는 중지 신호 [00] 을 수신하였다고 오인한다(아이들 상태에서 수신된 [00] 신호는 중지 신호로 이해된다). 이 경우, 노드 B는 그 상태를 중지 상태로 잘못 변환하여, 장애가 발생하게 된다(도 8c).
다음에,(3.1) 부터(3.3) 까지의 흐름을 설명하기로 하는데, 여기서 노드 B는 상기 흐름에서의 단계(1.4) 가 완료한 후 및 노드 B가 노드 C로부터 허여 신호를 수신하는 동안에 노드 A로부터 요구취소신호를 수신한다.
(3.1) 노드 B가 요구 신호를 노드 C로 중계하고, 노드 C로부터 허여 신호를 수신하는 상태에서, 노드 A가 어떤 이유로 요구를 취소하면, 노드 B는 노드 A로부터 요구취소신호를 수신한다(도 9a).
(3.2) 노드 A로부터 요구취소신호를 수신하면, 노드 B는 그 상태를 아이들 상태로 복귀시킨다(도 9b).
(3.3) 아이들 상태로 복귀한 후, 노드 B는 요구 신호 [Z0] 를 노드 C로 송신하고 또한 노드 C로부터 허여 신호 [Z0] 를 수신하는 상태에 있다. 이 상태에서, 노드 B는 중지 신호 [00] 를 수신하였다고 오인한다(아이들 상태에서 수신된 [00] 신호는 중지 신호로서 이해된다). 그 결과, 노드 B는 그 상태를 중지 상태로 잘못 변환하여, 장애가 발생하게 된다(도 9c).
본 발명의 목적은 상술한 바와 같은 장애 발생을 방지할 수 있는 전자장치, 및 그 물리층 회로의 상태를 제어하는 방법을 제공하는 것이다.
본 발명의 일 태양에서, 전자장치는 물리층 회로 및 물리층 회로보다 상위의 프로세서를 구비하는데, 상기 물리층 회로는, 차일드 노드와 통신을 수행하는 제1 송신기; 페어런트 노드와 통신을 수행하는 제2 송신기; 및 물리층 회로를 제어하는 제어기를 포함하고, 상기 제어기는, 제1 송신기를 이용하여 차일드 노드로부터 제1 신호를 수신할 때, 물리층 회로가 그 상태를 제1 상태에서 제2 상태로 변환하고 제2 송신기를 이용하여 제1 신호를 페어런트 노드로 송신하는 방식으로 물리층 회로를 제어하고, 제2 송신기를 이용하여 페어런트 노드로부터 제1 신호에 대응하는 제2 신호를 수신하기 전에 제1 송신기를 이용하여 차일드 노드로부터 제1 신호를 취소하는 제3 신호를 수신할 때, 물리층 회로가 제2 송신기를 이용하여 페어런트 노드로부터 제2 신호를 수신한 후에 제2 송신기를 이용하여 제3 신호를 페어런트 노드로 송신하는 방식으로 물리층 회로를 제어하고, 제2 송신기를 이용하여 페어런트 노드로부터 제3 신호를 수신한 후, 물리층 회로가 그 상태를 제2 상태에서 제1 상태로 복귀시키는 방식으로 물리층 회로를 제어한다.
예를 들면, 물리층 회로는 IEEE 1394 표준에 따르는 물리층을 구성한다. 제1 상태는 아이들 상태이고, 제2 상태는 요구상태이다. 제1 신호는 전송용 버스를 사용할 권한을 얻기 위한 요구 신호이고, 제2 신호는 허여 신호이며, 제3 신호는 아이들 신호이다.
본 발명의 다른 태양에서, 차일드 노드 및 페어런트 노드와 각각 통신을 수 행하는 송신기를 포함하는 물리층 회로의 상태를 제어하는 방법은, 차일드 노드로부터 제1 신호를 수신할 때, 상태를 제1 상태에서 제2 상태로 변환하고 제1 신호를 페어런트 노드로 송신하도록 물리층 회로를 제어하는 단계; 페어런트 노드로부터 제1 신호에 대응하는 제2 신호를 수신하기 전에 차일드 노드로부터 제1 신호를 취소하는 제3 신호를 수신할 때, 페어런트 노드로부터 제2 신호를 수신한 후에 제3 신호를 페어런트 노드로 제3 신호를 송신하도록 물리층 회로를 제어하는 단계; 및 페어런트 노드로부터 제3 신호를 수신한 후에 상태를 제2 상태에서 제1 상태로 복귀시키도록 물리층 회로를 제어하는 단계를 포함한다.
본 발명에서, 물리층 회로는 제1 상태에서 페어런트 노드로부터 제2 신호를 수신하는 상황이 없다. 이러한 배치는 물리층 회로가 제1 상태에서 페어런트 노드로부터 제2 신호를 수신하면 야기될 수도 있는 장애발생을 방지하도록 역할한다. 예를 들면, 물리층 회로가 IEEE 1394 표준에 따르는 물리층을 구성할 때, 물리층 회로가 요구상태에서 차일드 노드로부터 요구 신호를 취소하는 아이들 신호를 수신하면, 물리층 회로는 페어런트 노드로부터 아이들 신호를 수신한 후에 그 상태를 아이들 상태로 복귀시킨다. 물리층 회로가 아이들 상태에서 페어런트 노드로부터 허여 신호 [00] 를 수신하는 상황은 발생하지 않는다. 이러한 배치는 물리층 회로가 중지 신호를 수신하였다고 오인하여 그 상태를 중지 상태로 변환하는 장애발생을 방지하도록 역할한다.
본 발명의 또 다른 태양에서, 전자장치는 물리층 회로, 및 물리층 회로보다 상위의 프로세서를 구비하는데, 여기서 물리층 회로는, 차일드 노드와 통신을 수행 하는 제1 송신기; 페어런트 노드와 통신을 수행하는 제2 송신기; 및 물리층 회로를 제어하는 제어기를 포함하고, 상기 제어기는, 제1 송신기를 이용하여 차일드 노드로부터 제1 신호를 수신할 때, 물리층 회로가 그 상태를 제1 상태에서 제2 상태로 변환하고 제2 송신기를 이용하여 제1 신호를 페어런트 노드로 송신하는 방식으로 물리층 회로를 제어하고, 제2 송신기를 이용하여 페어런트 노드로부터 제1 신호에 대응하는 제2 신호를 수신하고 그 상태를 제2 상태에서 제3 상태로 변환한 후에 제1 송신기를 이용하여 차일드 노드로부터 제1 신호를 취소하는 제3 신호를 수신할 때, 물리층 회로가 제2 송신기를 이용하여 제3 신호를 페어런트 노드로 송신하는 방식으로 물리층 회로를 제어하고, 제2 송신기를 이용하여 페어런트 노드로부터 제3 신호를 수신한 후, 물리층 회로가 그 상태를 제3 상태에서 제1 상태로 복귀시키는 방식으로 물리층 회로를 제어한다.
예를 들면, 물리층 회로는 IEEE 1394 표준에 부합하는 물리층을 구성한다. 제1 상태는 아이들 상태이고, 제2 상태는 요구상태이며, 제3 상태는 허여 상태이다. 제1 신호는 전송용 버스를 사용할 권한을 얻기 위한 요구 신호이고, 제2 신호는 허여 신호이며, 제3 신호는 아이들 신호이다.
본 발명에 따른 물리층 회로의 상태를 제어하는 방법은 차일드 노드 및 페어런트 노드와 각각 통신을 수행하는 송신기를 포함하는 물리층 회로의 상태를 제어하는 방법이다. 차일드 노드로부터 제1 신호를 수신할 때, 물리층 회로는 그 상태를 제1 상태에서 제2 상태로 변환하고 제1 신호를 페어런트 노드로 송신하도록 제어된다. 페어런트 노드로부터 제1 신호에 대응하는 제2 신호를 수신하고 그 상태 를 제2 상태에서 제3 상태로 변환한 후에 차일드 노드로부터 제1 신호를 취소하는 제3 신호를 수신할 때, 물리층 회로는 제3 신호를 페어런트 노드로 송신하도록 제어된다. 물리층 회로는 페어런트 노드로부터 제3 신호를 수신한 후에 그 상태를 제3 상태에서 제1 상태로 복귀시키도록 제어된다.
본 발명에서, 물리층 회로는 제1 상태에서 페어런트 노드로부터 제2 신호를 수신하는 문제가 없다. 이러한 배치는 물리층 회로가 제1 상태에서 페어런트 노드로부터 제2 신호를 수신하면 야기될 수도 있는 장애발생을 방지하도록 역할한다. 예를 들면, 물리층 회로가 IEEE 1394 표준에 부합하는 물리층을 구성할 때, 물리층 회로가 허여 상태에서 차일드 노드로부터 요구 신호를 취소하는 아이들 신호를 수신하면, 물리층 회로는 페어런트 노드로부터 아이들 신호를 수신한 후에 그 상태를 아이들 상태로 복귀시킨다. 물리층 회로가 아이들 상태에서 페어런트 노드로부터 허여 신호 [00] 를 수신하는 상황은 발생하지 않는다. 이러한 배치는, 실제로는 허여 신호라 하더라도, 물리층 회로가 중지 신호를 수신하였다고 오인하여 그 상태를 중지 상태로 변환하는 장애를 방지하도록 역할한다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 10은 IEEE 1394 표준에 기초하여 구성된 네트워크의 전형적인 구조를 도시한 도면이다. 워크스테이션(10), 개인 컴퓨터(11), 하드디스크 드라이브(12), CD-ROM 드라이브(13), 카메라(14), 프린터(15), 및 스캐너(16) 가 함께 IEEE 1394 노드를 구성하고 IEEE 1394 버스(20)를 통해 서로 접속된다. IEEE 1394 표준에 부 합하는 접속방식은 2 가지, 즉 데이지 체인 접속 및 노드 멀티포인트 접속으로 분류된다. 데이지 체인 접속방식에서는, 최대 16 개의 노드(즉, IEEE 1394 포트를 갖는 장치) 가 접속될 수 있다. 도 10 에 도시된 바와 같이, 데이지 체인 접속방식 및 노드 멀티포인트 접속방식을 조합하여, IEEE 1394 표준에서 최대수인 63 개의 노드가 접속될 수 있다.
IEEE 1394 표준은 장치가 동작하는 상태, 즉, 장치가 턴온된 상태에서 케이블 접속/분리를 허용한다. 노드가 추가되거나 제거될 때, 상술한 바와 같이, 버스 초기화 단계, 트리식별 단계, 및 자기식별 단계순으로 토폴로지 재구성이 수행된다. 네트워크에 접속된 노드의 식별 및 배치는 인터페이스 상에서 제어된다.
도 11은 IEEE 1394 표준에 부합하는 인터페이스의 프로토콜 아키텍쳐와 구성요소를 도시한 도면이다. 이 인터페이스는 하드웨어 및 펌웨어로 구성된다.
하드웨어는 물리층(PHY) 및 링크층으로 구성된다. 물리층은 IEEE 1394 표준에 부합하는 신호를 직접 구동한다. 링크층은 호스트 인터페이스 및 물리층 인터페이스를 포함한다.
펌웨어는 트랜잭션층 및 관리층으로 구성된다. 트랜잭션층은 IEEE 1394 표준에 부합하는 인터페이스를 위한 실제 동작을 수행하는 관리 드라이버로 구성된다. 관리층은 네트워크를 관리하는 드라이버로 구성되고, 시리얼 버스 관리(SBM) 라 불리며 IEEE 1394 표준에 부합한다.
응용층은 사용자에 의해 사용되는 소프트웨어, 및 트랜잭션층과 관리층을 인터페이스하는 관리 소프트웨어로 구성된다.
IEEE 1394 표준에서, 네트워크 내에서 수행되는 전송동작은 서브액션 (subaction)이라 하며, 다음 2개의 서브액션이 정의된다. 그 중 하나는 "비동기" 모드라 불리는 비동기 전송모드가 있고, 다른 하나는 전송대역이 보장되는 "등시 (isochronous)" 모드라 불리는 실시간 전송모드가 있다. 각 서브액션은 각각 다음 상태를 가정하는 세 부분으로 더 분류된다.
중재 상태;
패킷전송 상태; 및
확인응답상태,
여기서, 확인응답상태는 "등시" 모드로부터 생략된다.
비동기 모드에서의 서브액션에서는, 비동기전송이 수행된다. 도 12는 비동기 전송모드에서 시간의 경과와 함께 트랜잭션 상태를 나타낸 도면이다. 도 12에서, 초기 서브액션 갭은 버스가 아이들 상태에 있음을 나타낸다. 서브액션 갭이 지속하는 동안의 시간은 직전의 전송이 종료하였는지 그리고 또 다른 새로운 전송이 가능한지의 여부를 판단하기 위해 모니터된다.
아이들 상태가 특정 시간 또는 그 이상 지속하면, 전송을 수행하기를 원하는 노드는 버스가 사용 가능하다고 판단하고, 버스를 얻기 위한 중재를 수행한다. 실제 동작에서, 버스를 중지할 것인지 여부의 판단은 도 13a 및 13b 에 도시된 바와 같이 루트에 위치한 노드 A 에 의해 수행된다. 전송을 원하는 노드가 이 중재에서 버스를 사용할 권한을 얻은 후, 이 노드는 다음 데이터의 전송, 즉, 패킷 전송을 수행한다. 데이터 전송 후, 데이터를 수신한 노드는 데이터 수신 확인응답 리턴코 드(ack)를 되돌려 보냄으로써 데이터 전송에 응답하여 확인응답을 수행한다.
확인응답의 실행에 의해, 전송이 송신노드 및 수신노드 모두에서 정상적으로 수행하였음을 데이터 수신 확인응답 리턴코드(ack)로부터 인식될 수 있다.
그 후, 이 상태는 서브액션 갭, 즉, 버스 아이들 상태로 다시 돌아가고, 상술한 바와 같은 전송동작이 반복된다.
등시 모드에서의 서브액션에서는, 도 14에 도시된 바와 같이, 등시 서브액션에서의 전송에 더 높은 우선 순위가 할당되어 비동기 서브액션에서의 전송에 앞서 실행된다는 점을 제외하고는, 비동기 모드에서의 전송과 기본적으로 동일한 구조의 전송이 실행된다. 등시 서브액션에서의 등시 전송은 약 8 kHz(125㎲) 마다 나오는 사이클 개시 패킷에 뒤이어 실행되고, 비동기 서브액션에서의 비동기 전송 에 앞서 실행되도록 더 높은 우선 순위가 할당된다. 이러한 방식으로, 등시 전송은 전송대역이 보장되는 전송모드이고, 이에 의해 실시간 데이터 전송을 달성한다.
상술한 사이클은 사이클 마스터 기능을 갖는 노드(즉, 버스에 접속된 임의의 장치)로부터 공급된 사이클 개시 패킷에 의해 발생된다. 등시 전송에서, 데이터 전송에 필요한 대역(이것이 시간단위라 하더라도, 대역이라 불린다)은 사이클의 모든 최선단으로부터 보장된다. 따라서, 등시 전송에서는, 데이터 전송은 특정시간동안 보장된다. 그러나, 등시 전송은 데이터 보호를 위한 배치가 없으므로, 전송에러가 발생하면 데이터가 손실된다. 한편, 비동기 전송에서는, 버스가 각 사이클에서 등시 전송을 위해 사용되지 않는 시간동안 중재의 결과로서 버스를 사용할 권한을 얻은 노드는 비동기 패킷을 전송한다. 신뢰할만한 전송이 확인응답 및 재시 도의 채택에 의해 가능하지만, 이 전송이 일정한 타이밍으로 실행되지는 않는다.
등시 전송을 통한 실시간 데이터 전송을 실행하는 복수의 노드에서는, 전송 데이터에 그 내용(즉, 전송노드)을 식별하는 채널 ID 가 제공되므로, 필요한 실시간 데이터만이 수신된다.
소정의 노드가 등시 전송을 실행할 수 있게 하기 위하여, 상기 노드는 등시 기능을 가져야 한다. 또한, 등시 기능을 갖는 노드 중 적어도 하나는 사이클 마스터 기능도 가져야 한다. 또한, IEEE 1394 시리얼 버스에 접속된 노드 중 적어도 하나는 등시 리소스(resource) 관리기능을 가져야 한다.
IEEE 1394 표준에 정의된 어드레스 공간은 도 15에 도시된 바와 같은 구조를 갖는다. 이 구조는 64 비트 고정 어드레싱에 대한 ISO/IEC 13213 표준에 의해 정의된 CSR 아키텍쳐(이하, "CSR 아키텍쳐" 라 함)에 부합한다. 도 15에 도시된 바와 같이, 각 어드레스의 상위 16 비트는 노드에 어드레스 공간을 제공하는 노드 ID를 나타낸다. 노드 ID 는 상위 10 비트에 의해 버스 ID를 지정하고, 하위 6 비트에 의해 물리적 ID(즉, 좁은 의미의 노드 ID)를 지정한다. 버스 ID 및 물리적 ID 는 모든 비트가 특별한 목적을 위해 1 로 설정될 때 얻어진 값을 사용한다. 따라서, 이 어드레싱 방식은 1023 개의 버스 및 노드를 제공하는데 각각은 63 개의 개별 어드레스를 지정할 수 있다.
하위 48 비트에 의해 정의된 256 테라바이트를 갖는 어드레스 공간 중에서, 상위 20 비트에 의해 정의된 공간은 2048 바이트 CSR 에 특정한 레지스터 및 IEEE 1394 표준에 특정한 레지스터에 사용되는 초기 레지스터 공간, 프라이버트 (private) 공간, 및 초기 메모리 공간으로 구분된다. 상위 20 비트에 의해 정의된 공간이 초기 레지스터 공간일 때, 하위 28 비트에 의해 정의된 공간은 구성 ROM(read only memory), 노드에 특정한 용도의 초기 유닛 공간, PCR(plug control register) 등으로 사용된다.
도 16은 오프셋 어드레스, 명칭, 및 주 CSR 의 동작을 설명하는 도면이다. 도 16 의 "오프셋"이라는 용어는 초기 레지스터 공간이 시작하는 어드레스인 FFFFF0000000h(최후단의 h 는 어드레스가 16진수 표기임을 나타낸다)에 가까운 오프셋 어드레스를 나타낸다. 오프셋 220h 를 갖는 대역폭 가용 레지스터는 등시 전송에 할당될 수 있는 대역폭을 나타내고, 등시 리소스 매니저(manager)로서 활동하는 노드의 값만을 유효한 것으로 인정한다. 구체적으로, 각 노드는 도 15에 도시된 CSR 을 갖는 반면, 등시 리소스 매니저의 대역폭 가용 레지스터만이 유효한 것으로 인정된다. 즉, 실제로 대역폭 가용 레지스터를 갖는 것은 등시 리소스 매니저뿐이다. 대역폭 가용 레지스터에서, 대역폭이 등시 전송에 할당되지 않을 때 최대값이 저장되고, 그 값은 대역폭이 등시 전송에 할당될 때마다 감소된다.
오프셋 224h 내지 228h 의 채널 가용 레지스터는 각각 0 내지 63 비트를 갖는 채널 수에 대응한다. 0 비트를 갖는 채널 수의 경우, 이는 채널이 채널 가용 레지스터에 이미 할당되었음을 의미한다. 등시 리소스 매니저로서 활동하는 노드의 채널 가용 레지스터만이 유효하다.
도 15를 다시 참조하면, 일반적인 ROM 포맷에 기초한 구성 ROM 은 초기 유닛 공간 내의 어드레스 200h 내지 400h 에서 배치된다. 도 17은 일반적인 ROM 포맷을 설명하는 도면이다. IEEE 1394 표준 상의 액세스 단위인 노드는 이 노드에서 공통 어드레스 공간을 가지면서 독립적으로 동작가능한 복수의 유닛을 유지할 수 있다. 유닛 디렉토리는 이 유닛에 대한 소프트웨어의 버전 및 위치를 나타낼 수 있다. 버스 인포 블록 및 루트 디렉토리는 고정 위치에 위치하고, 다른 블록은 오프셋 어드레스에 의해 지정된 위치에 위치한다.
도 18은 버스 인포 블록, 루트 디렉토리, 및 유닛 디렉토리를 상세히 나타낸 도면이다. 장치의 제조자를 나타내는 ID 번호는 버스 인포 블록의 회사 ID에 저장된다. 이 장치에 특정하며 다른 ID와 중복되지 않고 세상에서 유일한 ID인 ID는 칩 ID에 저장된다. 00h 는 IEC 61883 표준의 요구사항을 충족하는 장치의 유닛 디렉토리의 유닛 규격 ID의 처음 옥테트(octet)에 기입되고, Aoh는 그 두 번째 옥테트로 기입되며, 2Dh는 그 세 번째 옥테트로 각각 기입된다. 또한, 01h는 유닛 스위치 버전의 처음 옥테트에 기입되고, 1은 세 번째 옥테트의 최하위 비트(LSB)로 기입된다.
상기 노드는, 인터페이스를 통해 장치의 입력/출력을 제어하기 위하여, 도 15에 도시된 초기 유닛 공간 내의 어드레스 900h 내지 9FFh 에서 IEC 61883 표준에 의해 정의된 PCR(plug control register)을 갖는다. 이 설계는 아날로그 인터페이스와 논리적으로 유사한 신호경로를 형성하도록 플러그의 개념을 구현한다. 도 19는 PCR 의 구조를 설명하는 도면이다. PCR 은 출력 플러그를 나타내는 oPCR (output plug control register), 및 입력 플러그를 나타내는 iPCR(input plug control register)를 갖는다. PCR 은 각 장치에 특정한 출력 플러그 또는 입력 플 러그 상의 정보를 나타내기 위하여 oMPR(output master plug register) 또는 iMPR(input master plug register) 도 갖는다. 각 장치는 복수의 oMPR 또는 iMPR 를 갖진 않지만, 그 능력에 따라, 그 각 플러그에 대응하는 복수의 oPCR 또는 iPCR 을 가질 수도 있다. 도 20a 내지 20d에 도시된 각 PCR 은 31 개의 oPCR 및 31 개의 iPCR 을 갖는다. 등시 데이터 흐름은 이들 플러그에 대응하는 레지스터를 조작함으로써 제어된다.
도 20a 내지 20d 는 각각 oMPR, oPCR, iMPR, iPCR 을 나타내는 도면이다. 도 20a는 oMPR 의 구조를 나타내고, 도 20b는 oPCR 의 구조를 나타내며, 도 20c는 iMPR 의 구조를 나타내고, 도 20d 는 iPCR 의 구조를 각각 나타낸다. 상기 장치가 송신 또는 수신할 수 있는 등시 데이터의 최대 전송속도를 나타내는 코드는 oMPR 및 iMPR 의 각각의 MSB 측에서 2 비트를 갖는 데이터 속도 능력에 저장된다. oMPR 에서 브로드캐스트 채널 베이스는 브로드캐스트 출력에 사용되는 채널수를 정의한다.
상기 장치가 갖는 출력 플러그의 수, 즉 oPCR 의 수를 나타내는 값은 oMPR 의 LSB 측에서 5 비트를 갖는 출력 플러그의 수에 저장된다. 상기 장치가 갖는 입력 플러그의 수, 즉 iPCR 의 수를 나타내는 값은 iMPR 의 LSB 측에서 5 비트를 갖는 입력 플러그의 수에 저장된다. 비지속 확장필드 및 지속 확장필드는 장래의 확장을 위해 예비된 영역이다.
oPCR 및 iPCR 각각의 MSB 에서의 온라인은 플러그의 사용 상태를 나타낸다. 구체적으로, 온라인 상의 1에서의 값은 플러그가 온라인 상태임을 의미하고, 온라 인 상의 0 에서의 값은 플러그가 오프라인 상태임을 의미한다. oPCR 및 iPCR 각각의 브로드캐스트 접속 카운터 상의 값은 브로드캐스트 접속의 존재(1에서의 값) 또는 부존재(0 에서의 값)를 나타낸다. oPCR 및 iPCR 각각에서 6 비트 폭을 갖는 지점간 접속 카운터 상의 값은 플러그가 갖는 지점간 접속의 수를 나타낸다.
oPCR 및 iPCR 각각에서 6 비트 폭을 갖는 채널수 상의 값은 플러그가 접속될 등시 채널수를 나타낸다. oPCR 에서 2 비트 폭을 갖는 데이터 속도 상의 값은 플러그로부터 출력될 등시 데이터의 패킷의 실제 전송속도를 나타낸다. oPCR 에서 4 비트 폭을 갖는 오버헤드 ID에 저장된 코드는 등시 통신에 대한 대역폭을 나타낸다. oPCR 에서 10 비트 폭을 갖는 페이로드 상의 값은 플러그에 의해 처리될 수 있는 등시 패킷에 포함된 데이터의 최대값을 나타낸다.
도 21은 플러그, 플러그 제어 레지스터, 및 등시 채널 사이의 관계를 나타내는 도면이다. AV 장치(71 내지 73)는 IEEE 1394 시리얼 버스에 의해 서로 접속된다. AV 장치(73)의 oMPR 은 oPCR[0] 내지 oPCR[2] 의 수 및 전송속도를 정의한다. 채널이 oPCR[0] 내지 oPCR[2] 중 oPCR[1] 에 의해 지정된 등시 데이터는 IEEE 1394 시리얼 버스에서 채널 #1 로 전송된다. AV 장치(71)의 iMPR 은 iPCR[0] 및 iPCR[1] 의 수 및 전송속도를 정의한다. AV 장치(71)는 iPCR[0] 과 iPCR[1] 사이에서 iPCR[0] 에 의해 지정된 IEEE 1394 시리얼 버스에서 채널 #1 로 전송된 등시 데이터를 판독한다. 마찬가지로, AV 장치(72)는 oPCR[0] 에 의해 지정된 채널 #2 로 등시 데이터를 전송한다. AV 장치(71)는 iPCR[1] 에 의해 지정된 채널 #2 로부터 등시 데이터를 판독한다.
상술한 방식으로, IEEE 1394 시리얼 버스에 의해 서로 접속된 장치 사이에 데이터 전송이 실행된다. 이 구조에서, 각 장치는 제어될 수 있고 그 상태는 IEEE 1394 시리얼 버스에 의해 서로 접속된 장치를 제어하는 명령으로서 정의된 AV/C 명령집합을 사용하여 인식될 수 있다. 이하, AV/C 명령집합을 설명하기로 한다.
우선, 도 22 내지 25 를 참조하여, AV/C 명령집합에서 서브유닛 식별자 디스크립터의 데이터 구조에 대해 설명하기로 한다. 도 22는 서브유닛 식별자 디스크립터의 데이터 구조를 나타내는 도면이다. 도 22에 도시된 바와 같이, 서브유닛 식별자 디스크립터의 데이터 구조는 계층적인 리스트로 구성된다. "리스트" 라는 용어는, 예컨대 튜너의 경우, 데이터가 수신될 수 있는 채널을 의미하고, 예컨대 디스크의 경우, 내부에 기록된 음악을 의미한다. 계층의 최상위 리스트는 루트 리스트라 하고, 리스트 0 은 예컨대 하위에 있는 리스트에 대한 루트이다. 마찬가지로, 리스트 2 내지(n-1)도 루트 리스트이다. 루트 리스트는 객체(object)의 수와 동일한 수로 존재한다. "객체" 라는 용어는, AV 장치가 튜너인 경우, 디지털 방송에서의 각 채널을 의미한다. 하나의 계층에 있는 모든 리스트는 동일한 정보를 공유한다.
도 23은 일반적인 서브유닛 식별자 디스크립터의 한 형태를 나타내는 도면이다. 서브유닛 식별자 디스크립터(41)는 기능에 대한 속성 정보를 포함한 내용 (contents)을 갖는다. 디스크립터 길이 필드 자체의 값은 내용에 포함되지 않는다. 세대 ID는 AV/C 명령집합버전을 나타내고, 그 값은 도 24에 도시된 바와 같이 현재 "00h"(h는 이 값이 16진수 표기임을 나타낸다)에 있다. "00h"에서의 값은, 데이터 구조 및 명령이 AV/C 일반 규격, 버전 3.0 임을 의미한다. 또한, 도 24에 도시된 바와 같이, "00h"를 제외한 모든 값은 향후의 규격을 위해 예비된 상태로 저장된다.
리스트 ID의 크기는 리스트 ID의 바이트 수를 나타낸다. 객체 ID의 크기는 객체 ID의 바이트 수를 나타낸다. 객체 위치의 크기는 제어동작에서 참조될 리스트에서의 위치(즉, 바이트 수)를 나타낸다. 루트 객체 리스트의 수는 루트 객체 리스트의 수를 나타낸다. 루트 객체 리스트 ID는 계층구조의 독립 계층에서 최상위 루트 객체 리스트를 식별하는 ID를 나타낸다.
서브유닛 종속 길이는 차후의 서브유닛 종속 정보 필드의 바이트 수를 의미한다. 서브유닛 종속 정보는 기능에 특정한 정보를 나타내는 필드이다. 제조자 종속 길이는 차후의 제조자 종속 정보 필드의 바이트 수를 나타낸다. 제조자 종속 정보는 벤더(즉, 제조자)에 의해 결정된 규격에 대한 정보를 나타내는 필드이다. 디스크립터가 제조자 종속 정보를 갖고 있지 않을 때, 제조자 종속 정보 필드는 존재하지 않는다.
도 25는 도 23에 도시된 리스트 ID 할당범위를 나타내는 도면이다. 도 25에 도시된 바와 같이, "0000h 내지 0FFFh" 및 "4000h 내지 FFFFh" 에서의 값은 향후의 규격을 위해 예비된 상태에 저장된다. "1000h 내지 3FFFh" 및 "10000h 내지 최대 리스트 ID 값" 에서의 값은 기능유형에 대한 종속정보를 식별하기 위해 준비된다.
다음에, AV/C 명령집합을 도 26 내지 30b 를 참조하여 설명하기로 한다.
도 26은 도 27의 FCP(85)의 명령 및 응답을 설명하는 도면이다. FCP 는 IEEE 1394 표준에 따른 AV 장치를 제어하는 프로토콜이다. 도 26에 도시된 바와 같이, 제어기는 제어측이고 타겟(target)은 제어되는 측이다. FCP 에서, 명령은 IEEE 1394 비동기 전송에서 기입 트랜잭션을 사용하여 노드 사이에서 송신되고 수신된다. 제어기로부터 데이터를 수신하면, 타겟은 데이터를 수신하였음을 알리기 위해 제어기로 확인응답을 돌려보낸다.
도 27은 도 26에 도시된 FCP 의 명령 및 응답 사이의 관계를 더 설명하는 도면이다. 노드 A는 IEEE 1394 버스를 통해 노드 B 와 접속된다. 노드 A는 제어기이고, 노드 B는 타겟이다. 노드 A 및 B 각각에는 각각 512 바이트를 갖는 명령 레지스터 및 응답 레지스터가 제공된다. 도 27에 도시된 바와 같이, 제어기는 명령을 내리기 위해 타겟에 있는 명령 레지스터(93)로 명령 메시지를 기입한다. 반면, 타겟은 응답을 주기 위해 제어기에 있는 응답 레지스터(92)로 응답 메시지를 기입한다. 이들 두 메시지 사이에서, 제어정보가 교환된다. FCP에서 전송된 명령집합의 종류는 이하에서 설명될 도 28에 도시된 데이터 필드에 있는 CTS에서 기입된다.
도 28은 비동기 전송에서 전송되는 AV/C 명령 패키지의 데이터 구조를 나타내는 도면이다. AV/C 명령집합은 CTS(즉, 명령집합 ID) = "0000"인 AV 장치를 제어하는 명령집합이다. AV/C 명령 프레임 및 응답 프레임은 상술한 FCP를 사용하여 노드 사이에서 교환된다. 버스와 AV 장치에 주는 부하를 방지하기 위해, 명령에 대한 응답시간은 100 ms 이내로 제한된다. 도 28에 도시된 바와 같이, 비동기 패킷 데이터는 수평방향으로 32 비트(즉, 쿼드렛(quadlet))로 구성된다. 패킷의 헤더는 도 28의 상반부에 도시되고, 데이터 블록은 도 28의 하반부에 도시된다. destination_ID는 어드레스를 나타낸다.
CTS는 명령집합 ID를 나타내는데, AV/C 명령집합에서 CTS = "0000" 이다. ctype/response 필드는 패킷이 명령일 때 명령의 기능 종류를 나타내고, 패킷이 응답일 때 명령처리의 결과를 나타낸다. 명령은 다음과 같이 대략 4개의 카테고리로 분류된다. (1) 외부로부터 기능을 제어하는 명령(CONTROL); (2) 외부로부터 상태를 문의하는 명령(STATUS); (3) 외부로부터 제어명령을 위한 지원이 있는지의 여부를 문의하는 명령(연산코드에 대한 지원이 있는지를 문의하는 GENERAL INQUIRY, 및 연산코드와 피연산자에 대한 지원이 있는지를 문의하는 SPECIFIC INQUIRY); 및 (4) 상태의 변화를 외부로 알리도록 요구하는 명령(NOTIFY).
어떤 응답이 돌아오는가는 명령의 종류에 달려 있다. 제어명령에 대한 응답은 NOT IMPLEMENTED, ACCEPTED, REJECTED, INTERIM 으로 분류된다. 상태명령에 대한 응답은 NOT IMPLEMENTED, REJECTED, IN TRANSITION, STABLE 로 분류된다. 일반 문의명령 및 특정 문의명령에 대한 응답은 IMPLEMENTED 및 NOT IMPLEMENTED로 분류된다. 통지명령에 대한 응답은 NOT IMPLEMENTED, REJECTED, INTERIM, CHANGED로 분류된다.
서브유닛 유형은 장치에서 기능을 특정하기 위해 제공되고, 테이프 리코더/플레이어, 튜너 등이 할당된다. 동일 종류의 다른 복수의 서브유닛이 존재하는 경우에 각 서브유닛을 다른 것과 식별하기 위하여, 서브유닛 유형은 서브유닛 ID를 식별번호로 사용하여 어드레싱을 실행한다. 연산코드는 명령을 나타내고, 피연산자는 이 명령의 파라미터를 나타낸다. 부가적인 피연산자는 필요하면 추가되는 필 드이다. 패딩(padding)도 또한 필요하면 추가되는 필드이다. 데이터 CRC(cyclic redundancy check)는 데이터 전송에서 에러검사에 사용된다.
도 29a 내지 29c는 AV/C 명령의 구체적인 예를 나타낸 도면이다. 도 29a는 ctype/response 의 구체예를 나타낸다. 도 29a 의 상반부는 명령을 나타내고, 도 29b의 하반부는 응답을 나타낸다. "0000"에서의 값에는 CONTROL이 할당되고, "0001"에서의 값에는 STATUS가 할당되며, "0010"에서의 값에는 SPECIFIC INQUIRY가 할당되고, "0011"에서의 값에는 NOTIFY가 할당되며, "0100"에서의 값에는 GENERAL INQUIRY가 할당된다. "0101" 내지 "0111"에서의 값은 향후의 규격을 위해 예비된 상태로 저장된다. 또한, "1000"에서의 값에는 NOT IMPLEMENTED가 할당되고, "1001"에서의 값에는 ACCEPTED가 할당되며, "1010"에서의 값에는 REJECTED가 할당되고, "1011"에서의 값에는 IN TRANSITION이 할당되며, "1100"에서의 값에는 IMPLEMENTED/STABLE이 할당되고, "1101"에서의 값에는 CHANGED가 할당되며, "1111"에서의 값에는 INTERIM이 할당된다. "1110"에서의 값은 향후의 규격을 위해 예비된 상태로 저장된다.
도 29b는 서브유닛 유형의 구체예를 나타낸다. "00000"에서의 값에는 비디오 모니터가 할당되고, "00011"에서의 값에는 디스크 리코더/플레이어가 할당되며, "00100"에서의 값에는 테이프 리코더/플레이어가 할당되고, "00101"에서의 값에는 튜너가 할당되며, "00111"에서의 값에는 비디오 카메라가 할당되고, "11100"에서의 값에는 벤더 유니크(Vendor unique)가 할당되며, "11110"에서의 값에는 다음 바이트로 확장된 서브유닛 유형이 할당된다. "11111"에서의 값에는 유닛이 할당되어, 예컨대 전원을 턴온 및 턴오프하기 위하여 장치 자체에 데이터를 전송하는 데 사용된다.
도 29c는 연산코드의 구체예를 나타낸다. 각 서브유닛 유형은 그 자신의 연산코드표를 갖고 있고, 도 29c는 서브유닛 유형이 테이프 리코더/플레이어인 경우의 연산코드를 나타낸다. 또한, 피연산자가 각 연산코드에 대해 정의된다. 도 29c 의 예에서, "00h" 에서의 값에는 VENDOR-DEPENDENT가 할당되고, "50h"에서의 값에는 SEARCH MODE가 할당되며, "51h"에서의 값에는 TIMECODE가 할당되고, "52h"에서의 값에는 ATN이 할당되며, "60h"에서의 값에는 OPEN MIC가 할당되고, "61h"에서의 값에는 READ MIC가 할당되며, "62h"에서의 값에는 WRITE MIC가 할당되고, "C1h"에서의 값에는 LOAD MEDIUM이 할당되며, "C2h"에서의 값에는 RECORD가 할당되고, "C3h"에서의 값에는 PLAY가 할당되며, "C4h"에서의 값에는 WIND가 할당된다.
도 30a 및 30b는 AV/C 명령 및 응답의 구체예를 나타낸다. 예를 들면, 재생을 실행하는 명령이 타겟(소비자)인 재생장치에 제공될 때, 제어기는 도 30a에 도시된 바와 같은 명령을 타겟에 전송한다. 이 명령은 AV/C 명령집합을 사용하므로, CTS는 "0000"에서의 값에 있다. 외부로부터 장치를 제어하는 명령(CONTROL)은 ctype에 대해 사용되므로, ctype은 "0000" 에서의 값에 있다(도 29a 참조). 서브유닛 유형은 테이프 리코더/플레이어이므로, 서브유닛 유형은 "00100"에서의 값에 있다(도 29b 참조). ID는 ID0 의 경우를 나타내며, 여기서 ID는 000 의 값에 있다. 연산코드는 재생을 의미하는 C3h의 값에 있다(도 29c 참조). 피연산자는 FORWARd를 의미하는 75h의 값에 있다. 재생될 때, 타겟은 도 30b에 도시된 바와 같은 응답을 제어기로 돌려보낸다. 도 30b에 도시된 예에서, 데이터가 수신되었음을 의미하는 "accepted"가 응답으로 들어가고, 따라서, 이 응답은 "1001"의 값에 있다(도 29a 참조). 이 응답을 제외하고, 도 30b의 다른 구성은 기본적으로 도 30a의 것과 동일하므로, 이들에 대한 설명은 생략하기로 한다.
상술한 IEEE 1394 표준에 부합하는 물리층은, 예컨대 도 31에 도시된 바와 같이, 물리층 논리블록(PHY LOGIC)(102); 선택기 블록(RXCLOCK/DATA SELECTOR) (103); 포트 논리블록(PORT LOGIC 1, PORT LOGIC 2, PORT LOGIC 3)(104, 105, 106); 케이블 포트(CABLE PORT 1, CABLE PORT 2, CABLE PORT 3)(107, 108, 109); 및 클록발생블록(PLL)(110)을 포함한다.
물리층 논리블록(102)은 IEEE 1394 표준에 의해 정의된 물리층과 링크층 사이에서 입력-출력(I/O) 제어 및 중재 제어를 실행한다. 물리층 논리블록(102)은 링크층 제어기(100)로 접속되고, 또한 선택기 블록(103), 및 각 포트 논리블록 (104, 105, 106)에 접속된다.
선택기 블록(103)은, 케이블 포트(107)에 접속된 논리블록(104)을 통해 수신하는 데이터 DATA 1, 및 그 수신 클록 RXCLK 1; 케이블 포트(108)에 접속된 논리블록(105)을 통해 수신하는 데이터 DATA 2, 및 그 수신클록 RXCLK 2; 및 케이블 포트(109)에 접속된 논리블록(106)을 통해 수신하는 데이터 DATA 3, 및 그 수신클록 RXCLK 3 으로부터 한 쌍을 선택한다. 선택기 블록(103)은 물리층 블록(102) 및 각 포트 논리블록(104, 105, 106)에 접속된다.
데이터 전송시, 선택기 블록(102)은 물리층 논리블록(102)으로부터 전송된 패킷 데이터 DATA 를 모든 포트 논리블록(104, 105, 106)으로 전송한다. 데이터 수신시, 선택기 블록(103)은, 포트 논리블록(104)을 통해 수신하는 패킷 데이터 DATA 1, 및 그 수신 클록 RXCLK 1; 포트 논리블록(105)을 통해 수신하는 패킷 데이터 DATA 2, 및 그 수신 클록 RXCLK 2; 및 포트 논리블록(106)을 통해 수신하는 패킷 데이터 DATA 3, 및 그 수신클록 RXCLK 3 으로부터 한 쌍을 선택한다. 그 후 선택기 블록(103)은 선택된 쌍, 예컨대 케이블 포트(107)를 통해 포트 논리블록(104)을 경유하여 수신된 패킷 데이터 DATA 1 및 그 수신클록 RXCLK 1을 물리층 논리블록(102)으로 전송한다. 선택기 블록(103)에 의해 선택된 패킷 데이터, 예컨대 포트 논리블록(104)을 통해 수신된 패킷 데이터 DATA 1은 그 수신클록 RXCLK 1에 의해 물리층 논리블록(102) 내의 FIFO 메모리로 기입된다. FIFO 메모리로 기입된 패킷 데이터는 클록 발생블록(110)으로부터 제공된 시스템 클록 SYSCLK 을 사용하여 판독된다.
포트 논리블록(104)은 케이블 포트(107)를 통해 중재 신호 ARB 1 및 데이터 DATA 1을 송수신하고, 케이블 포트(107)를 통해 송신된 데이터 및 그 스트로브 신호로부터 수신 클록 RXCLK 1을 생성하는 기능을 갖고 있다. 중재가 수행될 때, 중재 신호 ARB 1은 물리층 논리블록(102)으로부터 포트 논리블록(104)으로 전송된다.
데이터 송신시, 포트 논리블록(104)은 물리층 논리블록(102)으로부터 선택기 블록(103)을 경유하여 전송된 패킷 데이터 DATA 1을 클록발생블록(110)으로부터 제공된 송신클록 TXCLK 을 이용하여 시리얼 데이터로 변환한다. 그 후, 포트 논리블록(104)은 케이블 포트(107)를 통해 결과적인 시리얼 데이터를 송신한다.
데이터 수신시, 포트 논리블록(104)은 케이블 포트(107)를 통해 수신된 패킷 데이터 DATA 1을 선택기 블록(103)을 경유하여 그 수신클록 RXCLK 1과 함께 물리층 논리블록(102)으로 송신한다. 포트 논리블록(104)이 선택기 블록(103)에 의해 선택되는 경우, 패킷 데이터 DATA 1은 그 수신클록 RXCLK 1을 이용하여 물리층 논리블록(102) 내의 FIFO 메모리로 기입된다.
포트 논리블록(105)은 케이블 포트(108)를 통해 중재 신호 ARB 2 및 데이터 DATA 2를 송수신하고 케이블 포트(108)를 통해 송신된 데이터 및 그 스트로브 신호로부터 수신클록 RXCLK 2를 생성하는 기능을 갖고 있다. 중재가 수행될 때, 중재 신호 ARB 2는 물리층 블록(102)으로부터 포트 논리블록(105)으로 전송된다.
데이터 송신시, 포트 논리블록(105)은 물리층 논리블록(102)으로부터 선택기 블록(103)을 경유하여 전송된 패킷 데이터 DATA 2를 클록발생블록(110)으로부터 제공된 송신클록 TXCLK을 이용하여 시리얼 데이터로 변환한다. 그 후, 포트 논리블록(105)은 케이블 포트(108)를 통해 결과적인 시리얼 데이터를 송신한다.
데이터 수신시, 포트 논리블록(105)은 케이블 포트(108)를 통해 수신한 패킷 데이터 DATA 2를 선택기 블록(103)을 통해 그 수신클록 RXCLK 2와 함께 물리층 논리블록(102)으로 송신한다. 포트 논리블록(105)이 선택기 블록(103)에 의해 선택된 경우, 패킷 데이터 DATA 2는 그 수신클록 RXCLK 2를 사용하여 물리층 논리블록(102) 내의 FIFO 메모리로 기입된다.
포트 논리블록(106)은 케이블 포트(109)를 통해 중재 신호 ARB 3 및 데이터 DATA 3을 송수신하고, 케이블 포트(109)를 통해 송신된 데이터 및 그 스트로브 신 호로부터 수신클록 RXCLK 3을 생성하는 기능을 갖고 있다. 중재가 수행될 때, 중재 신호 ARB 3은 물리층 논리블록(102)으로부터 포트 논리블록(106)으로 전송된다.
데이터 송신시, 포트 논리블록(106)은 물리층 논리블록(102)으로부터 선택기 블록(103)을 경유하여 전송된 패킷 데이터 DATA 3을 클록발생블록(110)으로부터 제공된 송신클록 TXCLK 을 이용하여 시리얼 데이터로 변환한다. 그 후, 포트 논리블록(106)은 케이블 포트(109)를 통해 결과적인 시리얼 데이터를 송신한다.
데이터 수신시, 포트 논리블록(106)은 케이블 포트(109)를 통해 수신한 패킷 데이터 DATA3을 선택기 블록(103)을 통해 그 수신 클록 RXCLK 3과 함께 물리층 논리블록(102)으로 송신한다. 포트 논리블록(106)이 선택기 블록(103)에 의해 선택된 경우, 패킷 데이터 DATA 3은 그 수신 클록 RXCLK 3을 이용하여 물리층 논리블록 (102) 내의 FIFO 메모리로 기입된다.
케이블 포트(107)는 포트 논리블록(104)으로부터 송신된 신호를 이용하여 트위스티드 페어 케이블을 구동한다. 또한, 케이블 포트(107)는 트위스티드 페어 케이블을 통해 전송된 신호의 레벨을 변환하고, 결과적인 신호를 포트 논리블록(104)으로 전송한다.
케이블 포트(108)는 포트 논리블록(105)을 통해 송신된 신호를 이용하여 트위스티드 페어 케이블을 구동한다. 또한, 케이블 포트(108)는 트위스티드 페어 케이블을 통해 전송된 신호 레벨을 변환하고, 결과적인 신호를 포트 논리블록(105)으로 전송한다.
케이블 포트(109)는 포트 논리블록(106)을 통해 송신된 신호를 이용하여 트 위스티드 페어 케이블을 구동한다. 또한, 케이블 포트(109)는 트위스티드 페어 케이블을 통해 전송된 신호 레벨을 변환하고, 결과적인 신호를 포트 논리블록(109)으로 전송한다.
클록발생블록(110)은 수정발진기(111)로부터 제공된 24.576 MHz 클록으로부터 49.152 MHz 시스템 클록 SYSCLK 및 98.304 MHz 송신 클록 TXCLK 을 발생시킨다.
이 실시예에서, 중재단계는 도 32에 도시된 전이도에 따라 수행된다. 도 32에 도시된 전이도는 도 4에 도시된 전이도에서의 A0(아이들)상태, A1(요구)상태, A2(허여)상태, RX(수신)상태, TX(송신)상태, 및 PH(PHY 응답)상태 의 상단부에 추가로 RC1(허여 대기)상태 및 RC2(아이들 대기)상태를 포함한다.
RC1(허여 대기)상태에서, 페어런트 포트로부터의 허여 신호는 포트로의 요구 신호를 유지하면서 대기한다. RC2(아이들 대기)상태에서, 아이들 신호는 페어런트 노드로 송신되고, 페어런트 포트로부터의 허여 신호가 아이들 신호로 변환되는 것을 대기한다.
A1(요구)상태로부터 RC1(허여 대기)상태로의 변환은, 차일드 포트로부터의 요구 신호가 상실되었음을 의미하는 "!child_request()" 의 전이 조건하에서 실행된다. A2(허여)상태로부터 RC2(아이들 대기)상태로의 변환은, 요구취소신호(아이들 신호와 동일) 가 차일드 포트에 의해 수신됨을 의미하는 "portR(requesting_child)==RX_REQUEST_CANCEL" 의 전이 조건하에서 실행된다. 또한, RC1(허여 대기)상태로부터 RC2(아이들 대기)상태로의 변환은, 허여 신호가 페어런트 포트로부터 수신되었음을 의미하는 "portR(parent_port)==RX_GRANT" 의 전 이 조건하에서 실행된다. RC2(아이들 대기)상태로부터 A0(아이들)상태로의 변환은, 아이들 신호가 페어런트 포트로부터 수신되었음을 의미하는 "portR(parent_port)==IDLE" 의 전이 조건하에서 실행된다.
중재단계는 도 32에 도시된 전이도에 따라 수행되므로, 허여 신호 [00] 가 아이들 상태에서 수신되는 상황은 발생하지 않는다. 이러한 배치는, 허여 신호가 중지 신호로 오인되어 이 상태가 중지 상태로 잘못 변경되는 장애 발생을 방지하도록 역할한다.
이하, 5 개의 노드가 접속되고 이들 중 노드 C가 루트노드인 경우를 예로 들어, (4.1) 내지(4.4)의 흐름을 설명하기로 한다. 이 예에서, 노드 A는 전송용 버스를 사용할 권한을 얻기 위하여 그 상태를 요구상태로 변환하고, 요구 신호를 노드 B로 송신한다(도 6a). 노드 A로부터 요구 신호를 수신하면, 노드 B는 그 상태를 노드 B가 요구 신호를 페어런트 노드인 노드 C로 중계하는 요구상태로 변환한다. 노드 B가 요구 신호를 노드 C로 송신하는 동안(도 6b), 노드 B는 노드 A로부터 아이들 신호를 수신한다.
(4.1) 노드 B가 노드 A로부터 요구취소를 수신할 때, 노드 B는 그 상태를 허여 대기상태(즉, 도 32의 RC1 상태)로 변환하는데 이 허여 대기상태에서 노드 B는 요구 신호를 유지하면서 노드 C로부터 허여 신호를 수신하기 위해 대기한다. 요구 신호를 수신하면, 노드 C는 노드 B로부터의 것이 아닌 다른 요구 신호가 없음을 확인하고, 그 상태를 노드 C가 허여 신호를 노드 B로 송신하는 허여 상태로 변환한다. 동시에, 노드 C는 데이터 프리픽스 신호를 다른 노드, 즉, 노드 E로 송신한 다. 데이터 프리픽스 신호 수신시, 노드 E는 그 상태를 수신 상태로 변환한다(도 33a).
(4.2) 노드 B는 노드 C로부터 허여 신호를 수신하였음을 확인하고, 그 후 그 상태를 허여 대기 상태에서 아이들 대기 상태(즉, 도 32의 RC2 상태)로 변환하는데, 이 아이들 대기 상태에서 노드 B는 아이들 신호를 노드 C로 송신하고 노드 C로부터의 허여 신호가 아이들 상태로 변환할 때까지 대기한다(도 33b).
(4.3) 노드 C는 루트 노드이므로, 노드 C는 노드 B로부터 아이들 신호를 수신하여 그 상태를 아이들 상태로 복귀시키는데 이 아이들 상태에서 노드 C는 아이들 신호를 노드 B로 송신하고 노드 E로의 데이터 프리픽스 신호를 취소한다(도 33c).
(4.4) 노드 B는 노드 C로부터 아이들 신호를 수신하였음을 확인하고, 그 후, 그 상태를 아이들 대기 상태에서 아이들 상태로 복귀시킨다(도 33d).
상술한 바와 같이, 노드 B는, 노드 B가 요구상태에서 노드 A로부터 요구 신호를 취소하는 아이들 신호를 수신할 때, 노드 B가 노드 C로부터 아이들 신호를 수신한 후에 그 상태를 아이들 상태로 복귀하도록 설계된다. 따라서, 노드 B는, 아이들 상태에서 노드 C로부터 허여 신호 [00] 를 수신하는 상황이 없다. 이러한 배치는 노드 B가 중지 신호를 수신하였다고 오신하여 그 상태를 중지 상태로 잘못 변환하는 것을 방지한다.
이하, 5개의 노드가 접속되고 이들 중 노드 C가 루트 노드인 경우를 예로 들어,(5.1) 내지(5.3)의 흐름에 대해 설명하기로 한다. 이 예에서, 노드 A는 송신용 버스를 사용할 권한을 얻기 위하여 그 상태를 요구상태로 변환하고, 요구 신호를 송신한다(도 6a). 노드 A로부터 요구 신호를 수신하면, 노드 B는 그 상태를 요구상태로 변환하는데 이 요구상태에서 노드 B는 페어런트 노드인 노드 C로 요구 신호를 중계한다. 노드 B는 요구 신호를 노드 C로 송신하고(도 6b), 노드 C는 노드 B로부터의 것이 아닌 다른 요구 신호가 없음을 확인하고, 그 상태를 허여 상태로 변환하는데 이 허여 상태에서 노드 C는 허여 신호를 노드 B로 송신한다(도 6c). 허여 신호 수신시, 노드 B는 그 상태를 허여 상태로 변환한다. 노드 B가, 그 상태를 허여 상태로 변환한 후, 허여 신호를 노드 A로 중계하는 동안(도 6d), 노드 B는 노드 A로부터 요구취소신호(아이들 신호와 동일)를 수신한다.
(5.1) 노드 B가 노드 A로부터 요구취소를 수신할 때, 노드 B는 그 상태를 아이들 대기 상태(즉, 도 32의 RC2 상태)로 변환하는데 이 아이들 대기 상태에서 노드 B는 아이들 신호를 노드 C로 송신하고 페어런트 노드인 노드 C로부터의 허여 신호가 아이들 신호로 변환하는 것을 대기한다(도 34a).
(5.2) 노드 C는 루트 노드이므로, 노드 C는 노드 B로부터 아이들 신호를 수신하고 그 상태를 아이들 상태로 복귀시키는데 이 아이들 상태에서 노드 C는 아이들 신호를 노드 B로 송신하고 노드 E로의 데이터 프리픽스 신호를 취소한다(도 34b).
(5.3) 노드 B는 노드 C로부터 아이들 신호를 수신하였음을 확인하고, 그 후, 노드 D로의 데이터 프리픽스 신호를 취소하고 그 상태를 아이들 대기 상태에서 아이들 상태로 복귀시킨다(도 34c).
상술한 바와 같이, 노드 B는, 노드 B가 허여 상태에서 노드 A로부터 요구취소신호(아이들 신호와 동일)를 수신할 때, 노드 B가 노드 C로부터 아이들 신호를 수신한 후에 그 상태를 아이들 상태로 복귀하도록 설계된다. 따라서, 노드 B는 아이들 상태에서 노드 C로부터 허여 신호 [00] 를 수신하는 상황이 없다. 이러한 배치는, 노드 B가 중지 신호를 수신하였다고 오인하고 그 상태를 중지 상태로 잘못 변환시키는 것을 방지하도록 역할한다.
상술한 바와 같이, 이 실시예에서, 요구 신호를 취소하는 아이들 신호가 요구상태에서 차일드 노드로부터 수신될 때, 이 상태는 아이들 신호가 페어런트 노드로부터 수신된 후에 아이들 상태로 변환된다. 따라서, 허여 신호 [00] 가 아이들 상태에서 페어런트 노드로부터 수신되는 상황이 발생하지 않는다. 이러한 배치는, 허여 신호가 중지 신호로 오인되어 그 상태가 중지 상태로 잘못 변환되는 장애발생을 방지하도록 역할한다.
또한, 요구취소신호(즉, 아이들 신호) 가 허여 상태에서 차일드 노드로부터 수신될 때, 이 상태는 페어런트 노드로부터 아이들 신호를 수신한 후에 아이들 상태로 변환된다. 따라서, 허여 신호 [00] 가 아이들 상태에서 페어런트 노드로부터 수신되는 상황은 발생하지 않는다. 이러한 배치는, 허여 신호가 중지 신호로 오인되어 그 상태가 중지 상태로 잘못 변환되는 장애발생을 방지하도록 역할한다.
상기 실시예에서, 본 발명은 IEEE 1394 표준에 부합하는 물리층을 구성하는 물리층 회로 및 물리층 회로를 포함하는 전자장치에 적용 가능한 것으로서 설명되었다. 그러나, 본 발명은 여기에 한정되지 않고, 상술한 바와 같이 해결되는 동일 한 문제점을 갖는 다른 물리층 회로에 적용 가능하다.
본 발명에 따르면, 물리층 회로는, 차일드 노드로부터 제1 신호를 수신할 때 물리층 회로가 그 상태를 제1 상태에서 제2 상태로 변환하여 제1 신호를 페어런트 노드로 전송하고, 페어런트 노드로부터 제1 신호에 대응하는 제2 신호를 수신하기 전에 차일드 노드로부터 제1 신호를 취소하는 제3 신호를 수신할 때 물리층 회로가 페어런트 노드로부터 제2 신호를 수신한 후에 제3 신호를 페어런트 노드로 전송하고, 또한 물리층 회로가 페어런트 노드로부터 제3 신호를 수신한 후에 그 상태를 제2 상태에서 제1 상태로 복귀하는 방식으로 동작된다. 이러한 방식에서, 제2 신호가 제1 상태에서 페어런트 노드로부터 수신되는 상황은 발생하지 않으므로, 이러한 상황이 발생하면 야기될 수도 있는 장애발생을 피한다.
또한, 물리층 회로는, 차일드 노드로부터 제1 신호를 수신할 때 물리층 회로가 그 상태를 제1 상태에서 제2 상태로 변환하여 제1 신호를 페어런트 노드로 전송하고, 페어런트 노드로부터 제1 신호에 대응하는 제2 신호를 수신하고 그 상태를 제2 상태에서 제3 상태로 변환한 후에 차일드 노드로부터 제1 신호를 취소하는 제3 신호를 수신할 때, 물리층 회로가 제3 신호를 페어런트 노드로 전송하고, 또한 물리층 회로가 페어런트 노드로부터 제3 신호를 수신한 후에 그 상태를 제3 상태에서 제1 상태로 복귀하는 방식으로 동작된다. 이러한 방식에서, 제2 신호가 제1 상태에서 페어런트 노드로부터 수신되는 상황은 발생하지 않으므로, 이러한 상황이 발생하면 야기될 수도 있는 장애를 피한다.

Claims (12)

  1. 물리층 회로를 포함하는 전자 장치로서,
    상기 물리층 회로는 차일드 노드(child node)와 통신하도록 동작할 수 있는 제1 송신기와, 페어런트 노드(patent node)와 통신하도록 동작할 수 있는 제2 송신기와, 제어기를 구비하며,
    상기 제어기는,
    상기 물리층 회로가 상기 차일드 노드로부터 제1 신호를 수신하는 때에, 상기 물리층 회로가 제1 상태에서 제2 상태로 변하고 상기 제1 신호를 상기 페어런트 노드에 송신하고,
    상기 물리층 회로가 상기 페어런트 노드로부터 상기 제1 신호에 대응하는 제2 신호를 수신하기 전에 상기 차일드 노드로부터 상기 제1 신호를 취소하기 위한 제3 신호를 수신하는 때에, 상기 물리층 회로가 상기 페어런트 노드로부터 상기 제2 신호를 수신한 후에 상기 제3 신호를 상기 페어런트 노드에 송신하고,
    상기 물리층 회로가 상기 페어런트 노드로부터 상기 제3 신호를 수신하는 때에, 상기 물리층 회로가 상기 제2 상태에서 상기 제1 상태로 변하도록 상기 물리층 회로를 제어하도록 동작할 수 있는
    전자 장치.
  2. 제1항에 있어서,
    상기 물리층 회로는 IEEE 1394 표준에 부합하는 물리층을 구성하는 전자 장치.
  3. 제2항에 있어서,
    상기 제1 상태는 아이들(idle) 상태이고, 상기 제2 상태는 요구 상태이며,
    상기 제1 신호는 송신용 버스를 사용할 권한을 획득하기 위한 요구 신호이고, 상기 제2 신호는 허여 신호이며, 상기 제3 신호는 아이들 신호인 전자 장치.
  4. 물리층 회로의 상태를 제어하는 방법으로서,
    상기 물리층 회로에서 차일드 노드로부터 제1 신호를 수신하는 단계와,
    상기 제1 신호의 수신시에, 제1 상태에서 제2 상태로 변하고 상기 제1 신호를 상기 페어런트 노드에 송신하도록 상기 물리층 회로를 제어하는 단계와,
    상기 물리층 회로에서 상기 페어런트 노드로부터 상기 제1 신호에 대응하는 제2 신호를 수신하기 전에 상기 차일드 노드로부터 상기 제1 신호를 취소하기 위한 제3 신호를 수신하는 단계와,
    상기 페어런트 노드로부터 상기 제2 신호를 수신한 후에 상기 제3 신호를 상기 페어런트 노드에 송신하도록 상기 물리층 회로를 제어하는 단계와,
    상기 페어런트 노드로부터 상기 제3 신호를 수신한 후에 상기 제2 상태에서 상기 제1 상태로 변하도록 상기 물리층 회로를 제어하는 단계
    를 포함하는 방법.
  5. 제4항에 있어서,
    상기 물리층 회로는 IEEE 1394 표준에 부합하는 물리층을 구성하는 방법.
  6. 제5항에 있어서,
    상기 제1 상태는 아이들 상태이고, 상기 제2 상태는 요구 상태이며,
    상기 제1 신호는 송신용 버스를 사용할 권한을 획득하기 위한 요구 신호이고, 상기 제2 신호는 허여 신호이며, 상기 제3 신호는 아이들 신호인 방법.
  7. 물리층 회로를 포함하는 전자 장치로서,
    상기 물리층 회로는 차일드 노드와 통신하도록 동작할 수 있는 제1 송신기와, 페어런트 노드와 통신하도록 동작할 수 있는 제2 송신기와, 제어기를 구비하고,
    상기 제어기는,
    상기 물리층 회로가 상기 차일드 노드로부터 제1 신호를 수신하는 때에, 상기 물리층 회로가 제1 상태에서 제2 상태로 변하고 상기 제1 신호를 상기 페어런트 노드에 전송하고,
    상기 물리층 회로가 상기 페어런트 노드로부터 상기 제1 신호에 대응하는 제2 신호를 수신하고 상기 제2 상태에서 제3 상태로 변한 후에 상기 차일드 노드로부터 상기 제1 신호를 취소하기 위한 제3 신호를 수신하는 때에, 상기 물리층 회로가 상기 제3 신호를 상기 페어런트 노드에 송신하고,
    상기 페어런트 노드로부터 상기 제3 신호를 수신한 후에, 상기 물리층 회로가 상기 제3 상태에서 상기 제1 상태로 변하도록 상기 물리층 회로를 제어하도록 동작할 수 있는
    전자 장치.
  8. 제7항에 있어서,
    상기 물리층 회로는 IEEE 1394 표준에 부합하는 물리층을 구성하는 전자 장치.
  9. 제8항에 있어서,
    상기 제1 상태는 아이들 상태이고, 상기 제2 상태는 요구 상태이고, 상기 제3 상태는 허여 상태이며,
    상기 제1 신호는 송신용 버스를 사용할 권한을 획득하기 위한 요구 신호이고, 상기 제2 신호는 허여 신호이고, 상기 제3 신호는 아이들 신호인 전자 장치.
  10. 물리층 회로의 상태를 제어하는 방법으로서,
    상기 물리층 회로에서 차일드 노드로부터 제1 신호를 수신하는 단계와,
    상기 제1 신호의 수신 시에, 제1 상태에서 제2 상태로 변하고 상기 제1 신호를 상기 페어런트 노드에 송신하도록 상기 물리층 회로를 제어하는 단계와,
    상기 제1 신호에 대응하는 제2 신호를 상기 페어런트 노드로부터 수신한 후에, 상기 물리층 회로에서 상기 제1 신호를 취소하기 위한 제3 신호를 상기 차일드 노드로부터 수신하는 단계와,
    상기 제2 상태에서 제3 상태로 변하고 상기 제3 신호를 상기 페어런트 노드에 송신하도록 상기 물리층 회로를 제어하는 단계와,
    상기 물리층 회로에서 상기 제3 신호를 상기 페어런트 노드로부터 수신하는 단계와,
    상기 제3 상태에서 상기 제1 상태로 변하도록 상기 물리층 회로를 제어하는 단계
    를 포함하는 방법.
  11. 제10항에 있어서,
    상기 물리층 회로는 IEEE 1394 표준에 부합하는 물리층을 구성하는 방법.
  12. 제11항에 있어서,
    상기 제1 상태는 아이들 상태이고, 상기 제2 상태는 요구 상태이고, 상기 제3 상태는 허여 상태이며,
    상기 제1 신호는 송신용 버스를 사용할 권한을 획득하기 위한 요구 신호이고, 상기 제2 신호는 허여 신호이고, 상기 제3 신호는 아이들 신호인 방법.
KR1020010022271A 2000-04-27 2001-04-25 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법 KR100746900B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000128127A JP2001313646A (ja) 2000-04-27 2000-04-27 電子機器およびその物理層回路のステート制御方法
JP2000-128127 2000-04-27

Publications (2)

Publication Number Publication Date
KR20010098857A KR20010098857A (ko) 2001-11-08
KR100746900B1 true KR100746900B1 (ko) 2007-08-07

Family

ID=18637615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010022271A KR100746900B1 (ko) 2000-04-27 2001-04-25 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법

Country Status (5)

Country Link
US (1) US6823408B2 (ko)
EP (1) EP1150460A1 (ko)
JP (1) JP2001313646A (ko)
KR (1) KR100746900B1 (ko)
TW (1) TW541812B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法
JP4214346B2 (ja) * 2000-07-31 2009-01-28 富士フイルム株式会社 通信機器、サーバ、サービス提供装置、サービスシステム及びサービス方法並びにサービスメニュー提供方法及びサービスメニュー提供システム
JP2002237817A (ja) * 2001-02-07 2002-08-23 Nec Eng Ltd Ｉｅｅｅ１３９４回路方式
US7130278B1 (en) * 2001-06-25 2006-10-31 Cisco Technology, Inc. Multi-layered cross-sectional diagram of a network
DE10246895B3 (de) * 2002-10-08 2004-06-09 Siemens Ag Verfahren zur Änderung eines Parameters für den Betrieb eines Netzwerks sowie Teilnehmer zur Durchführung des Verfahrens
US8836960B1 (en) 2007-01-03 2014-09-16 Marvell International Ltd. Storing device drivers in imaging devices
US8260978B1 (en) 2008-05-28 2012-09-04 Marvell International Ltd. Installation of a device driver
US8244894B1 (en) 2008-06-05 2012-08-14 Marvell International Ltd. Detach mechanisms for host-based mobility protocols
US9354898B1 (en) 2008-07-21 2016-05-31 Marvell International Ltd. Detection of a USB OS descriptor request to facilitate installation of a device driver
JP5729129B2 (ja) * 2011-05-24 2015-06-03 富士通セミコンダクター株式会社 通信装置、半導体装置、装置ｉｄの設定方法
JP5933104B2 (ja) * 2013-02-12 2016-06-08 Ｎｅｃディスプレイソリューションズ株式会社 電子機器、及び電子機器の制御方法
US11809163B2 (en) 2019-08-01 2023-11-07 Vulcan Technologies Shanghai Co., Ltd. Intelligent controller and sensor network bus, system and method including a message retransmission mechanism
US11689386B2 (en) 2019-08-01 2023-06-27 Vulcan Technologies International Inc. Intelligent controller and sensor network bus, system and method for controlling and operating an automated machine including a failover mechanism for multi-core architectures
US11269795B2 (en) 2019-08-01 2022-03-08 Vulcan Technologies Shanghai Co., Ltd. Intelligent controller and sensor network bus, system and method including a link media expansion and conversion mechanism
US11269316B2 (en) 2019-08-01 2022-03-08 Vulcan Technologies Shanghai Co., Ltd. Intelligent controller and sensor network bus, system and method including smart compliant actuator module
CN114208258B (zh) * 2020-04-30 2024-05-28 鹏瞰科技(上海)有限公司 智能控制器和传感器网络总线以及包括消息重传机制的***和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10164168A (ja) * 1996-11-28 1998-06-19 Sony Corp 識別情報の送信方法及び識別情報の送信装置
JPH1117764A (ja) * 1997-06-20 1999-01-22 Sony Corp シリアルインタフェース回路およびその信号処理方法
US6032261A (en) * 1997-12-30 2000-02-29 Philips Electronics North America Corp. Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof
EP1150460A1 (en) * 2000-04-27 2001-10-31 Sony Corporation Electronic equipment, and method for controlling state of physical layer circuit thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630173A (en) * 1992-12-21 1997-05-13 Apple Computer, Inc. Methods and apparatus for bus access arbitration of nodes organized into acyclic directed graph by cyclic token passing and alternatively propagating request to root node and grant signal to the child node
US5768250A (en) * 1994-05-04 1998-06-16 Hewlett-Packard Company Error recovery in a network having cascaded hubs
US5519709A (en) * 1994-05-04 1996-05-21 Hewlett-Packard Company Two priority fair distribution round robin protocol for a network having cascaded hubs
US5802301A (en) * 1994-05-11 1998-09-01 International Business Machines Corporation System for load balancing by replicating portion of file while being read by first stream onto second device and reading portion with stream capable of accessing
FI98427C (fi) * 1994-06-08 1997-06-10 Nokia Mobile Phones Ltd Järjestelmäpakettidatan siirtämiseksi eri bittinopeuksilla TDMA-solukkojärjestelmässä
US5495481A (en) * 1994-09-30 1996-02-27 Apple Computer, Inc. Method and apparatus for accelerating arbitration in a serial bus by detection of acknowledge packets
US5604735A (en) * 1995-03-15 1997-02-18 Finisar Corporation High speed network switch
US6430225B1 (en) * 1996-07-19 2002-08-06 Sony Corporation Apparatus and method for digital data transmission
US6157972A (en) * 1997-12-05 2000-12-05 Texas Instruments Incorporated Apparatus and method for processing packetized information over a serial bus
US6347097B1 (en) * 1997-12-05 2002-02-12 Texas Instruments Incorporated Method and apparatus for buffering received data from a serial bus
JP2000188626A (ja) * 1998-10-13 2000-07-04 Texas Instr Inc <Ti> 一体のマイクロコントロ―ラ・エミュレ―タを有するリンク／トランザクション層コントロ―ラ
JP3289707B2 (ja) * 1999-06-23 2002-06-10 日本電気株式会社 送受信回路及び送受信方法並びに記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10164168A (ja) * 1996-11-28 1998-06-19 Sony Corp 識別情報の送信方法及び識別情報の送信装置
JPH1117764A (ja) * 1997-06-20 1999-01-22 Sony Corp シリアルインタフェース回路およびその信号処理方法
US6032261A (en) * 1997-12-30 2000-02-29 Philips Electronics North America Corp. Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof
EP1150460A1 (en) * 2000-04-27 2001-10-31 Sony Corporation Electronic equipment, and method for controlling state of physical layer circuit thereof

Also Published As

Publication number Publication date
US6823408B2 (en) 2004-11-23
JP2001313646A (ja) 2001-11-09
US20020073256A1 (en) 2002-06-13
EP1150460A1 (en) 2001-10-31
KR20010098857A (ko) 2001-11-08
TW541812B (en) 2003-07-11

Similar Documents

Publication Publication Date Title
US7545822B2 (en) Information communication system, information communication method, information signal processing device and information signal processing method, and storage medium
US20020010824A1 (en) Electronic equipment and method for processing digital serial data at bus initialization phase in interface unit
KR100746900B1 (ko) 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법
US6813651B1 (en) Interface device for ethernet transceiver and 1394 controller
KR100728521B1 (ko) 통신 버스를 통해 수신된 버스 인터페이스 유닛 내의 데이터 패킷을 미리 처리하기 위한 방법 및 상기 방법에서 사용하기 위한 버스 인터페이스 유닛
US6964006B2 (en) Network error display apparatus and error detection display method
US20050188134A1 (en) Audio visual system having a serial bus for identifying devices connected to the external terminals of an amplifier in the system
US6909699B2 (en) Data transfer system, data transfer management apparatus and data transfer method
US20020061025A1 (en) Data transmitting and receiving apparatus and data transmitting and receiving method
US20040057448A1 (en) Information processing system, information processing apparatus, and information processing method
JP2001119410A (ja) 自己識別フェーズにおける処理方法
US20010044861A1 (en) Information processing apparatus, information processing method and bridge utilizing the same
US20020004711A1 (en) Control device and control method
JP4128454B2 (ja) インターフェース回路
JP2001274813A (ja) 情報信号処理装置及び情報信号処理方法並びに記憶媒体
JP2002057683A (ja) 制御機器および制御方法
KR100763716B1 (ko) 정보 제어 방법, 정보 처리 장치, 및 정보 제어 시스템
US7167940B2 (en) Data processing method, data processing apparatus, communications device, communications method, communications protocol and program
JP2003229857A (ja) シリアルバスシステム、シリアルバスの帯域管理機器および通信機器
US20020073169A1 (en) Information processing apparatus, information processing system and method thereof
EP1058193A1 (en) Method and apparatus for pre-processing data packets in a bus interface unit
JP2006324869A (ja) ネットワークシステムにおける通信処理方法および通信機器
JP2001144783A (ja) シリアルバスブリッジ、端末装置、情報通信システム、情報通信方法並びに記憶媒体
KR20010105200A (ko) 디지털 직렬 데이터의 인터페이스 장치와 그것을 이용한브릿지 포털, 및 디지털 데이터를 전송하는 방법
EP1059590A1 (en) Method for pre-processing packets in a bus interface

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee