JP4128454B2 - インターフェース回路 - Google Patents

Description

発明の詳細な説明

本発明は、第一の通信バスと第二の通信バスの間のブリッジのためのブリッジ・ポータル機能を備えた装置を通信バスへ接続するインターフェースに関する。

（背景）
ホーム・システムの分野において、非同期で等時性のトランスポート能力を備えたＩＥＥＥ１３９４バスは重要な通信システムとなっている。ＩＥＥＥ１３９４シリアル・バスは、既に、端末間のデータ交換用バスとして、国際的に標準化され、家庭用電化製品分野及びコンピュータ業界の双方から非常に幅広く受け入れられている。上述の規格の正確な表記は、高性能シリアル・バス用ＩＥＥＥ規格、（ＩＥＥＥ）ＳＴＤ１３９４−１９９５、ＩＥＥＥ ニューヨーク、１９９６年８月、である。２０００年、改良版であるＩＥＥＥ１３９４−２０００がまとめられた。

ＩＥＥＥ１３９４バスは、有線バスであり、最大６３局がこのバス・ライン上の通信に参加できると規定されている。これら６３局は、アパートや家屋内に分散していてもよい。２局間の最大距離は、４．５メートルである。しかし、この距離を伸ばす方法も存在する。

すべての有線バス・システムが抱える問題点は、バス局を配置するすべての部屋にバス・ケーブルを敷設する必要があることである。この問題は、ＩＥＥＥ１３９４規格を無線へ拡張させるという望みを引き起こした。スタンドアロン装置又は装置のクラスタは、無線リンクで第一のクラスタと通信する。

今のところ、無線リンクに用いることが可能な無線プロトコルが存在する。文献「Ｂｒｏａｄｂａｎｄ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋｓ（ＢＲＡＮ）；Ｈｉｐｅｒｌａｎ Ｔｙｐｅ２；Ｐａｃｋｅｔ ｂａｓｅｄ ｃｏｎｖｅｒｇｅｎｃｅ ｌａｙｅｒ；Ｐａｒｔ３：ＩＥＥＥ１３９４ Ｓｅｒｖｉｃｅ Ｓｐｅｃｉｆｉｃ Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂｌａｙｅｒ （ＳＳＣＳ）」は、ＩＥＥＥ１３９４リンク層をＥＴＳＩ・ＢＲＡＮ・Ｈｉｐｅｒｌａｎ／２・無線ネットワーク上でエミュレートするサブレイヤを規定する。それ自体、有線１３９４バス間のブリッジ装置又はスタンドアロン無線装置に存在し得る。２つのバスがブリッジを通じて接続されると、これら２つのバスは、ＩＥＥＥ１３９４規格の観点からは、依然として別のものと考えられる。さらに、サブレイヤはスタンドアロン装置に存在していなければならないため、標準的な１３９４装置は、最初に、無線リンクを通じてネットワークとリンクを張るように改良されなければならない。

異なるバスＩＤを持つ異なるバスの相互接続には、現在ＩＥＥＥ・Ｐ１３９４．１・ワーキング・グループで策定中のＩＥＥＥ１３９４ブリッジが必要である。異なるバスＩＤを用いるため、ブリッジ上で動くアプリケーションは、ブリッジを意識しなければならない。

クラスタの１３９４バス・ケーブルを無線ブリッジに接続するボックスは、規格に準拠したインターフェースを持っている必要がある一方で、ネットワークの自己設定段階（ｓｅｌｆ ｃｏｎｆｉｇｕｒａｔｉｏｎ ｐｈａｓｅ）に関するいくつかの追加的機能性を持つ必要もある。１３９４バスは、ライブ挿入能力を持ち、装置がバスに追加される又はバスから取り除かれる度に、バス・リセットが実行される。バス・リセット後、各バス・ノードは、自己ＩＤパケット（ｓｅｌｆ−ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｐａｃｋｅｔ）をバスへ送る。バス上の他のすべての装置は、このパケットを用いて、バス上に何個の局が存在するのかを知る。ＩＤ番号は、６４個の装置を区別できるように、６ビット数である。１３９４規格では、ＩＤ番号を局に割り当てる具体的なプロセスが規定されている。これについては後に詳述する。

ネットワーク上のすべての局が１つの１３９４バスに属するものとして設定されると、両クラスタにおいて、間のブリッジ回路と共に、自己設定段階が実行されなければならない。

第二のクラスタの装置は、それらが無線リンクを通じてネットワークに接続されたことを知らない。トランスペアレントなオペレーションを実現するためには、無線変換器が両バス上のトポロジーを反映している自己ＩＤパケットを生成することが必要である。

（発明）
ＩＥＥＥ１３９４規格によれば、バス・リセット後の自己ＩＤパケットの生成は、１３９４インターフェース回路の物理層セクションで実行される。本発明によれば、無線リンク用のボックスを接続するインターフェースは、いずれの場合にも、拡張１３９４インターフェースを有する。それらは、同じクラスタに属していない局の自己ＩＤパケットが記憶されたバッファ・メモリを含む。このバッファ・メモリは、インターフェースの物理層回路セクションの一部である。なぜなら、バス・リセット後、通信はできる限り早く開始されるからである。物理層セクションにバッファを設けると、バス許可（ｂｕｓ ｇｒａｎｔ）と自己ＩＤパケット送信との間の遅延が最小とすることができる。よって、アプリケーション・データをバッファするのに用いられるバッファ・メモリを小型化できる。

本発明に係るインターフェース回路の更なる改良は、従属項記載の方法によって可能である。自己ＩＤパケットの収集中、バッファ・メモリは、自己ＩＤパケットのデータ・ワードを記憶するために、ノード・カウンタ及びデータ・ワード・カウンタによってアドレスされる。自己ＩＤパケットが昇順に受信されるとき、それらを同じ順序でメモリに書き込むことによって、複雑なアドレス管理ロジックを用いることが不要となる。

複数の特定制御レジスタを用いて、カウンタのインクリメント、プリセット、及び、リセットなどのノード・カウンタ及びデータ・ワード・カウンタのオペレーションを制御することができる。

バッファ・メモリの特定の範囲の始点及び終点に対するポインタとして別のレジスタを導入することもできる。この範囲とは、例えば、ボックスが受信された自己ＩＤパケットをただリスニングする範囲、又は、ボックスが自己ＩＤをバスへ送る必要がある範囲、などである。これにより、自己設定段階中のアドレス生成が容易になる。

また、本インターフェース回路が、バス・リセット後に毎回、バッファ・メモリ・アドレッシング用のオフセット値を計算する手段を有することも有益的である。このオフセット値は、ブリッジの他方の側の通信バスから受信した自己ＩＤパケットの数に１を加えた数と上述の別のレジスタの一における始点又は終点アドレスとの差として計算される。これにより、第一のバス・リセット後、そのネットワークの自己設定段階は終了したが、第二のバス・リセット段階のために何らかの修正が要求されるときに、自己ＩＤパケットの直接的な生成を可能にする。ゆえに、第二のバス・リセットの前から既に存在する局間のデータ通信を非常に高速に維持できる。

本発明の例示的実施形態は、図面に示され、以下の記載で詳細に説明される。

（本発明の例示的実施形態）
図１は、複数の１３９４バス局を備えた２つの１３９４バスとその間の無線ブリッジとを示す。第一の１３９４バスを符号７で表す。第一及び第二の１３９４装置は、符号１及び２で表す。このような装置は、例えば、テレビ、ＶＣＲ、カムコーダ、セットトップ・ボックス、ＤＶＤプレイヤなどの家庭用電化製品装置でもよく、或いは、ＰＣ、ノートブックなどのコンピュータ装置でもよい。これら装置の各々は、規格に準拠した１３９４装置であり、対応する１３９４インターフェース１０を有する。

無線リンク９用の第一の送受信器ボックスを符号３で表す。また、このボックスは、１３９４インターフェースを持つ必要がある。なぜなら、このボックスもまた１３９４バス・ライン７に接続されているからである。対応するインターフェースは、図１では符号１１で表される。これは、そのインターフェースが装置１及び２のものと同じ１３９４インターフェースではないことを既に示している。１３９４インターフェース１１は、本発明に必要な追加的機能性を持つ。送受信器ボックス３は、更に、無線送信のための別のインターフェース１２を有する。高速通信をサポートする無線プロトコルが既に存在する。一例として、Ｈｉｐｅｒｌａｎシステムについて述べる。文献「Ｂｒｏａｄｂａｎｄ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋｓ（ＢＲＡＮ）；Ｈｉｐｅｒｌａｎ Ｔｙｐｅ２；Ｐａｃｋｅｔ ｂａｓｅｄ ｃｏｎｖｅｒｇｅｎｃｅ ｌａｙｅｒ；Ｐａｒｔ３：ＩＥＥＥ１３９４ Ｓｅｒｖｉｃｅ Ｓｐｅｃｉｆｉｃ Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂｌａｙｅｒ （ＳＳＣＳ）」は、ＩＥＥＥ１３９４リンク層をＥＴＳＩ・ＢＲＡＮ・Ｈｉｐｅｒｌａｎ／２・無線ネットワーク上でエミュレートするサブレイヤを規定する。無線リンク用の無線通信プロトコルの他の例は、ＩＥＥＥ８０２．１１システムおよびブルートゥース・システムである。

図１には、自身の１３９４バス８を有する別の１３９４装置のクラスタも示されている。この場合も先と同様に、標準的な１３９４インターフェース１０を有する２つの１３９４装置４及び５が示されている。無線ブリッジ９用の第二のボックス６も、同様に、バス８に接続されている。本発明では、無線送受信器ボックス３及び６を含めた両クラスタ合わせたバス局の総量を６３以下にすることが要求される。なぜなら、無線ブリッジ９を用いると、両クラスタが一体にマージされ、異なるクラスタの装置間でのデータ通信が、１３９４装置の観点からは、一クラスタ内の装置間で通信するのと何ら異ならないからである。しかしながら、１３９４クラスタにおけるバス・ノードの最大許容数は６３である。無線ブリッジの送受信器ボックスがルート装置となっているバスがリモート・バスとなる、と規定されている。両バスにおいて無線ブリッジの送受信器ボックスがルート装置となっている場合、例えばサイコロのゲームによって、決定されなければならない。

リモート・クラスタに１３９４装置が１つしかない場合については、欧州特許出願第００４０２９０１．３号に記載されている。リモート・クラスタに２以上の１３９４装置がある場合については、欧州特許出願第０１４００８２６．２号に記載されている。

図２は、１３９４インターフェース１０の主要構成を示す。１３９４インターフェースは、２つの部分：物理層（ＰＨＹ）セクション２１及びデータリンク層（ＬＩＮＫ）セクション２０に分けられる。両者は、１つのチップに一体化されてもよく、或いは、２つの別個のチップでもよい。原則として、データリンク層セクションは、パワフルなマイクロコントローラ上で動くソフトウェアとして実現される。また、改良された１３９４インターフェース１１は、同じ主要構造を有する。この改良は、物理層セクションの特殊バッファ・メモリ２２及び後述するその管理に関する。

物理層チップの改良を理解するためには、最初に、バス・リセットの際には何が起きるかを説明すると役立つ。バス・リセットは、１３９４装置がバスからプラグ・オフされる（接続が外される）又はバスにプラグ・インされる（接続される）度に実行される。１３９４バス規格は、完全なライブ挿入能力を提供する。これは、ネットワークの電源を切らずに、装置をバスから外したり、挿入したりできることを意味する。バス局の挿入又は取り外しは、バス・ライン上の特定の電圧変化を伴う。この変化が電子手段によって検出され、バス・リセットが提供される。バス・リセット後、ネットワークは自己設定段階に入る。自己設定段階中、各バス局は、自分の自己ＩＤパケットをバスへ送り、自局が存在するネットワークの他のすべてのユーザに知らせる。

自己ＩＤパケットは、図３に示すフォーマットを有し、最後の３２ビットが最初の３２ビットの逆になっている６４ビットから成る。当然、自己ＩＤパケットの全ビットは、１３９４規格自体で説明されている。それらの一部をここでは表現豊かに説明する。自己Ｉｄパケットの先頭には、バス局の物理ＩＤ番号（Ｐｈｙ＿ＩＤ）がある。このフィールドは、６ビット長であり、番号０〜６３に対応する。自己ＩＤパケットの終わりには、バス局のポートＰ０〜Ｐ２用の２ビット・フィールドがある。これら２つのビットを用いて、その局にポートが存在することだけでなく、そのポートがアクティブで、バス・トポロジーにおいて親又は子に接続されているか否か、を通知することができる。ＩＥＥＥ１３９４バス規格によれば、バス局には、最大１６ポートを備えることができる。１局が４以上のポートを有する場合、それらのステータスは第二又は第三の自己ＩＤパケットにおいて報告される。自己ＩＤパケットの最後のビットｍは、その局が更なるいくつかのポートを持っているか否かを示す機能を有する。１３９４バスを用いると、半二重通信モードでのデータ通信が可能となる。よって、バスにデータを送っているのは１局だけで、残りはリスニングしている。バスは、バス・トポロジー（特に、バスがブランチ又はリーフであるか否か）に応じて、決定論的に局に許可される。物理ＩＤ番号は、バスが許可された順に０から局に割り当てられる。データ・パケットをアドレスするのには、物理ＩＤ番号（ノードＩＤ）だけが用いられるわけではない。各バスは、アドレス中に同じく考慮される必要があるバスＩＤも有する。

図１に示すバス構造の場合、バス・リセット後、自己設定中に多くの問題が発生する。装置は、それらが無線リンクを通じてネットワークに接続されたことを知らない。ブリッジは、バス・リセットを孤立させる。自己ＩＤパケットは、無線リンクを通じて一方のクラスタから他方のクラスタへ転送される必要がある。

ここで、クラスタ・バス７において、バス・リセットが発生したものとする。このリセットは、そのクラスタのすべての局１、２、３によって検出される。バス・リセット後、これら局は、それらの自己ＩＤパケットを１つずつ送信する。このクラスの各局は、後に正しいアドレスを生成できるように、より上位のソフトウェア層（例えばトランザクション層）の対応する情報を集める。また、送受信器ボックス３のインターフェース１１も、各自己ＩＤパケットを受信し、それらを無線リンクを通じて第二の送受信器ボックス６へ転送する。また、ボックス３は、自己ＩＤパケットを生成し、それを１３９４バス７へ送る。最初、無線送受信器ボックス３が、レガシー・モードで動作し、ブリッジが１３９４ケーブルで置き換えられた場合を考慮せずに自己ＩＤパケットを生成しようとすると、異なる物理ＩＤ番号を有する。

クラスタ・バスからすべての自己ＩＤパケットを集めると、ボックス３は、ソフトウェア手段によって、そのクラスタ上でバス・リセットを開始する。この場合も先と同様に、自己ＩＤはバスを通じて送信される。異なるのは、ボックス３は、自身の自己ＩＤパケットを送る番になると、自身の自己ＩＤパケットを生成するだけでなく、リモート・クラスタのすべての局の自己ＩＤパケットも生成するため、ボックス３は、無線リンクが１３９４ケーブルによって置き換えられた場合にもたらされ得るトポロジーを考慮した自己ＩＤパケットを生成する。以下、クラスタ・バスの局を代表してボックス３によって生成される自己ＩＤパケットを人工（ａｒｔｉｆｉｃｉａｌ）自己ＩＤパケットと呼ぶ。

次に、バス・リセットは、ボックス６のソフトウェア手段によって、リモート・バス８において開始される。ボックス６は、クラスタ・バスからすべての自己ＩＤパケットを集め、対応する人工自己ＩＤパケットをこの段階で生成する。この段階の後、自己設定は終了し、通常のデータ通信を続けることができる。

以上説明したように、トランスペアレントなオペレーションを実現するためには、無線送受信器ボックス３及び６のインターフェース１１の物理層チップが両バスのトポロジーを反映している自己ＩＤパケットを生成することが必要である。

これを行うために、物理層ＩＣによって自動的に生成される人工自己ＩＤパケットの中身は、例えばレジスタ・バンク（又はＲＡＭ）である物理層ＩＣの特殊バッファ・メモリ２２に記憶される。自己ＩＤパケットのフォーマットを考慮して、各自己ＩＤパケットの前半の４バイトの情報のみがこのレジスタ・バンクに記憶される。各自己ＩＤパケットの後半の４バイトは物理層ＩＣ自身によって進行中に作成される（前半の４バイトのロジカル・インバース）。

ノードあたりの自己ＩＤパケットの数は、ノードあたりの導入されたポートに依存する。自己ＩＤパケットの最大数は、ＩＥＥＥ１３９４−２０００によれば、ノードあたり３つであり、ＩＥＥＥ１３９４−１９９５によれば、ノードあたり４つである。古いバージョンと互換性を持たせるなら、レジスタ・バンクの最小サイズは、１６バイト×６２ノード＝９９２バイト、となる。

無線リンクのマイクロコントローラは、人工自己ＩＤパケットの情報を提供する。この情報は、物理層のレジスタ・バンクに記憶される。以下、予約されたレジスタ・ページ（レジスタ・ページ２〜７）に配置された物理層レジスタへのリンク要求ＬＲＥＱを用いて、どのようにしてデータがレジスタ・バンクに書き込まれるか、について説明する。

リンク要求の概念は、ＩＥＥＥ１３９４規格自体に開示されている。データリンク層ＩＣからのすべての制御コマンドが図４に示す１３９４規格で規定されたフォーマットで物理層ＩＣへ転送される。このコマンドは、シリアル形式でデータリンク層から物理層へ運ばれる。スタート・ビットの後、３ビットのリクエスト種類フィールド及び４ビットのアドレス・フィールドが続く。その後、命令データ・バイトが続く。ストップ・ビットで、このコマンドは終了する。

レジスタ・バンクは、ノードＩＤに対応した固定されたエリア（例えば、１６バイトのレジスタ・スペースが１ノードの自己ＩＤパケット用に予約され得る）に組織されるべきである。これにより、物理層チップは、簡素化されたアドレス解消メカニズムによって、特定のノードＩＤへアドレスされたＰＩＮＧパケットに対して直ちに応答できるようになる。

自己ＩＤパケットがバッファにノード番号の昇順に置かれた場合、バッファ・サイズを、物理ノード番号を含む自己ＩＤパケットあたり６ビット削減することができる。加えて、各自己ＩＤパケットの先頭の１０ｂビットは、レジスタ・バンクに記憶される必要がない。これより、レジスタ・バンクの最小サイズは、１２バイト×６２ノード＝７４４バイト、となる。

バッファをアドレスするためには１０ビットが必要であるため、以下に示すバイト・アドレスの最下位４ビットは、１ノードからの自己ＩＤデータ用のアドレス・スペースを表し、以下に示すノード・アドレスの最上位６ビットは、ノード数を表す。

アドレス付与方法を図５に示す。符号２２は、レジスタ・バンク又はバッファ・メモリを示す。自己ＩＤパケット収集中にバッファ２２をアドレスするために、ノード・カウンタ３０及びバイト・カウンタ３１が設けられる。ノード・カウンタは６ビット幅で、バイト・カウンタは４ビットのカウンタである。両出力は、一体として、バッファ・メモリ用の１０ビットのアドレス・バスを構築する。８ビットのデータ・バスが自己ＩＤパケットのデータ・バイトをメモリへ伝達するために設けられる。バッファ・メモリは、例えば、ＤＰＲＡＭタイプ（デュアル・ポートＲＡＭ）である。この場合、その中身は、書き込み処理とは独立して読み出すことができる。よって、対応するアドレス及びデータ・バスは、バッファの他方の側においても入手可能である。６ビットのデータ・バスがノード・カウンタに接続される。これは、ノード・カウンタに特定の値を提示できるようにするのに必要である。

バッファ・メモリは、リンク要求によってロードされる。このため、以下の命令を新たに定義する（表１参照）。

表１にリストアップした命令は、物理層チップの予約された物理層レジスタを用いることによって、容易に実現できる。ＩＥＥＥ１３９４規格では、１６のレジスタ用に８つのレジスタ・ページが設けられ、その中でページ２〜７が予約されている。拡張物理層レジスタ・マップを表２に示す。

ノード・カウンタ３０及びバイト・カウンタ３１が上記表の命令の様々なアクションによってどのように制御されるかは図５から明らかである。

レジスタ・バンク２２に自己ＩＤパケット情報がロードされていない場合、改良された物理層ＩＣは、規格に準拠した物理層ＩＣ（おそらく、Ｒｏｏｔ ｈｏｌｄ−ｏｆｆビットと、１にセットされたＬビットとを有する）として動作する。物理層ＩＣは、市販されている。例えば、Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ社製のチップ：ＴＳＢ２１ＬＶ０３は、ＩＥＥＥ１３９４バス用の物理層ＩＣである。

以下に説明する方法によれば、レジスタ・バンクが完全にロードされ、レジスタ・バンクの最後のビットを特殊レジスタ・アドレス「Ｗｒｉｔｅ＿ｃｏｍｐｌｅｔｅ」に書き込むことによって示され、ノード数＋１２８（ＭＳＢは１にセットされる）がＩＤ−ｅｎｄに書き込まれたときのみ、物理層ＩＣはバス・リセット（又はＰＩＮＧパケット）に人工自己ＩＤパケットで応答する。

物理層ＩＣは、自己ＩＤパケット情報のビット２４〜２９（ＮＰＯＲＴビット、ポート接続ステータス）又はビット３１（ｍｏｒｅ＿ｐａｃｋｅｔｓ）のいずれか１ビットが０でない場合のみ、ゼロからＩＤ＿ｅｎｄまでのノード数の範囲において人工自己ＩＤパケットを送信する。ｍ（ｍｏｒｅ＿ｐａｃｋｅｔｓ）ビットがセットされると、このノードに対する追加的自己ＩＤパケットが直ちに提供される。ビット２４〜２９又は３１の中身が０の場合、物理層はバスを解放し、他のローカル・ノードが自身の自己ＩＤパケットを提供できるようにする。物理層は、ｐｏｒｔ＿ｃｏｎｎｅｃｔｉｏｎ＿ｓｔａｔｕｓビット２４〜２９又は３１が要求されたノードについて０でない場合のみ、ＰＩＮＧパケットに応答する。

規格に準拠した自己ＩＤパケットの２つの予約されたビット（予約ビット）の改良が実行される。

追加的物理層は、装置がプラグ・イン又はプラグ・アウトされてバスがリセットされる度に、人工自己ＩＤパケット用の物理ＩＤを再計算する。この新しい物理ＩＤ（Ｎｏｄｅ＿ＩＤ^＊）は、シンプルな式：
Ｎｏｄｅ＿ＩＤ^＊＝Ｎｏｄｅ＿ＩＤ＋オフセット
で計算される。ここで、オフセットは、バス・リセット後のクラスにおいて受信された自己ＩＤパケットの数に１を加えた数と、バス・リセット前の自己設定段階からのＲｘ／Ｔｘ＿ｓｔａｒｔ又はＲｘ／Ｔｘ＿ｅｎｄ値の差として定義される。

物理層がリモート・バスの一部の場合、
オフセット＝（（受信された自己ＩＤパケットの数）＋１）−Ｒｘ／Ｔｘ＿ｅｎｄ
である。

物理層がクラスタ・バスの一部の場合、
オフセット＝（（受信された自己ＩＤパケットの数）＋１）−Ｒｘ／Ｔｘ＿ｓｔａｒｔ
である。

ノード番号「０」が属するバスを考慮して、異なるバッファ・メモリ設定も可能である。それらを図６及び７に示す。図６は、最小のノード番号「０」がｉ）リモート・バス及びｉｉ）クラスタ・バスに属する場合のリモート・バスの送受信器ボックス６におけるインターフェース１１の設定を示す。図７は、最小のノード番号「０」がｉ）リモート・バス及びｉｉ）クラスタ・バスに属する場合のクラスタ・バスの送受信器ボックス３におけるインターフェース１１の設定を示す。例えば、図６のクラスタ・バスのノードＩＤ０の場合、人工自己ＩＤパケットを、物理ＩＤ「０」〜物理ＩＤ「ｔｘ／ｒｘ＿ｓｔａｒｔマイナス１」から、「ｔｘ／ｒｘ＿ｅｎｄ」〜「ＩＤ＿ｅｎｄマイナス１」の範囲で送信する必要がある。「ｔｘ／ｒｘ＿ｓｔａｒｔ」〜「ｔｘ／ｒｘ＿ｅｎｄ」の範囲において、インターフェースは、リモート・バスからの自己ＩＤパケットをリスニングし、それらを他方の送受信器ボックス３へ転送する。バッファは、アドレスＩＤ＿ｅｎｄからは空である。

バス・リセット後に毎回ノードＩＤのオフセット値を計算する概念を用いると、データ通信を非常に素早く再スタートさせることができる。これは、人工自己ＩＤパケットの伝送が、バス・リセット後、バッファ・メモリ内のすべての人工自己ＩＤパケットが更新されるまで待つ必要がないため、加速されるからである。その代わり、オフセット値で修正された物理ＩＤ番号以外は、古いエントリが再度使われる。

無線ブリッジを経由して互いに接続された２つの１３９４クタスタを示す図である。 本発明に係るインターフェース回路のブロック図である。 自己ＩＤパケットのフォーマットを示す図である。 インターフェース回路のレジスタへの書き込み要求のフォーマットを示す図である。 自己設定段階において自己ＩＤパケットを記憶するバッファ・メモリをアドレスする様子を示すブロック図である。 本発明に係るバッファ・メモリ構成の第一の例を示す図である。 本発明に係るバッファ・メモリ構成の第二の例を示す図である。

Claims (13)

1. 物理層ブロックとデータリンク層ブロックとを有し、装置を第一の通信バスへ接続するインターフェース回路であって、
   前記物理層ブロックは、第二の通信バスから無線ブリッジを通じて受信された自己ＩＤパケットが収集されるバッファ・メモリを有し、
   前記インターフェース回路は、前記バッファ・メモリに収集された前記自己ＩＤパケットから人工自己ＩＤパケットを生成する手段を有し、前記人工自己ＩＤパケットは、前記無線ブリッジがバス・ケーブルによって置き換えられた場合にもたらされるトポロジーを考慮して生成され、
   前記インターフェース回路は、
   バス・リセット後に前記人工自己ＩＤパケットを前記第一の通信バスへ送信する手段を更に有し、
   前記第一及び第二の通信バスのバス局ネットワークの自己設定段階中に読み出す必要があるメモリ・ロケーションの判断を容易にするために、前記バッファ・メモリの特定の範囲の始点値及び終点値が記憶された第一及び第二の制御レジスタを更に有し、
   バス・リセット後に毎回、記憶された自己ＩＤパケットのノードＩＤ番号を修正するためのオフセット値を計算する手段を更に有し、
   前記オフセット値は、前記第一又は第二の通信バス上でバス・リセット後に受信された自己ＩＤパケットの数に１を加えた数と、前記インターフェース回路がクラスタ・バスの一部であるかリモート・バスの一部であるかに応じて前記第一及び第二の制御レジスタの始点値又は終点値との差として計算される、ことを特徴とするインターフェース回路。
2. 請求項１記載のインターフェース回路であって、
   自己ＩＤパケットは、規定された長さを有し、通信バス上のノードを識別する、ことを特徴とするインターフェース回路。
3. 請求項１記載のインターフェース回路であって、
   自己ＩＤパケットの収集中、前記バッファ・メモリは、前記自己ＩＤパケットのデータ・ワードを記憶するために、ノード・カウンタとデータ・ワード・カウンタとによってアドレスされる、ことを特徴とするインターフェース回路。
4. 請求項３記載のインターフェース回路であって、
   アドレスされると前記ノード・カウンタのインクリメントを開始する第三の制御レジスタを有し、
   前記第三の制御レジスタは、自己ＩＤパケットの最後のデータ・ワードが前記バッファ・メモリに書き込まれる度にアドレスされる、ことを特徴とするインターフェース回路。
5. 請求項４記載のインターフェース回路であって、
   前記第三の制御レジスタは、アドレスされると、前記データ・ワード・カウンタのリセットも開始する、ことを特徴とするインターフェース回路。
6. 請求項３記載のインターフェース回路であって、
   アドレスされると前記データ・ワード・カウンタのインクリメントを開始する第四の制御レジスタを有し、
   前記第四の制御レジスタは、データ・ワードが前記バッファ・メモリに書き込まれる度にアドレスされる、ことを特徴とするインターフェース回路。
7. 請求項３記載のインターフェース回路であって、
   アドレスされると前記ノード・カウンタ及び前記データ・ワード・カウンタのリセットを開始する第五の制御レジスタを更に有し、
   前記第五の制御レジスタは、前記自己ＩＤパケットの最後のデータ・ワードが前記バッファ・メモリに書き込まれる度にアドレスされる、ことを特徴とするインターフェース回路。
8. 請求項３記載のインターフェース回路であって、
   アドレスされると前記ノード・カウンタの対応するデータ・ラインに固有の値へのプリセットを開始する第六の制御レジスタを有する、ことを特徴とするインターフェース回路。
9. 請求項８記載のインターフェース回路であって、
   前記第六の制御レジスタは、アドレスされると、前記データ・ワード・カウンタのリセットも開始する、ことを特徴とするインターフェース回路。
10. 請求項１記載のインターフェース回路であって、
    前記バッファ・メモリの最後の妥当なエントリのアドレスが記憶された第七のレジスタを更に有する、ことを特徴とするインターフェース回路。
11. 請求項１０記載のインターフェース回路であって、
    前記第七のレジスタは、人工自己ＩＤパケットの送信をイネーブル又はディスエブルできる追加的ビット位置を有する、ことを特徴とするインターフェース回路。
12. 請求項１０記載のインターフェース回路であって、
    前記第七のレジスタは、前記バッファ・メモリから自己ＩＤパケットを読み出す２つのモードを、特に前記インターフェース回路がリモート・バスの一部であるか、或いは、クラスタ・バスの一部であるかを、区別可能にする追加的ビット位置を有する、ことを特徴とするインターフェース回路。
13. 請求項１記載のインターフェース回路であって、
    前記第一及び第二の通信バスは、標準的な有線ＩＥＥＥ１３９４バスであり、
    前記無線ブリッジは、特に、Ｈｉｐｅｒｌａｎ／２規格、ＩＥＥＥ ８０２．１１規格、又は、ブルートゥース規格に準拠した、無線ブリッジである、ことを特徴とするインターフェース回路。

Images