JP2001119410A - 自己識別フェーズにおける処理方法 - Google Patents

自己識別フェーズにおける処理方法

Info

Publication number
JP2001119410A
JP2001119410A JP30021499A JP30021499A JP2001119410A JP 2001119410 A JP2001119410 A JP 2001119410A JP 30021499 A JP30021499 A JP 30021499A JP 30021499 A JP30021499 A JP 30021499A JP 2001119410 A JP2001119410 A JP 2001119410A
Authority
JP
Japan
Prior art keywords
self
node
packet
port
grant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30021499A
Other languages
English (en)
Inventor
Yoshihiro Okawa
純弘 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30021499A priority Critical patent/JP2001119410A/ja
Priority to EP00309169A priority patent/EP1094638A3/en
Priority to US09/691,890 priority patent/US6804263B1/en
Priority to KR1020000062116A priority patent/KR20010051177A/ko
Publication of JP2001119410A publication Critical patent/JP2001119410A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40078Bus configuration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40084Bus arbitration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08Configuration management of networks or network elements
    • H04L41/0803Configuration setting
    • H04L41/0813Configuration setting characterised by the conditions triggering a change of settings
    • H04L41/0816Configuration setting characterised by the conditions triggering a change of settings the condition being an adaptation, e.g. in response to network events
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5038Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00Indexing scheme associated with group H04L61/00
    • H04L2101/60Types of network addresses
    • H04L2101/604Address structures or formats
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/24Negotiation of communication capabilities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】自己識別フェーズにおいて、親ノードとの間に
長いケーブルを使用する場合であっても、親ノードから
送信されてくるSELF_ID_GRANTのアービトレーション信
号を正常に解釈可能とする。 【解決手段】子ノードからのSELF_IDパケットの受信が
終了した後、RX_SELF_ID_GRANTの受信が一旦終了したこ
とを確認してから初期状態(S0)に遷移する。例え
ば、S2:S0aの遷移では、子ノードからのSELF_ID
パケットの受信が終了した後、上記SELF_IDパケットを
受信したポートがアイドル状態にあっても、親ノードに
接続されたポートにおけるRX_SELF_ID_GRANTのアービト
レーション信号の受信が終了するまでは、初期状態(S
0)に遷移しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、例えばIEEE
1394規格を採用したネットワークでトポロジの自動
構成を行う際に適用して好適な自己識別フェーズにおけ
る処理方法に関する。詳しくは、子ノードからのSELF_I
Dパケットの受信が終了した後に、親ノードから送信さ
れているアービトレーション信号がSELF_ID_GRANTでな
いことを確認してから初期状態に遷移することによっ
て、親ノードとの間に長いケーブルを使用する場合であ
っても、親ノードから送信されてくるSELF_ID_GRANTの
アービトレーション信号を正常に解釈し得るようにした
自己識別フェーズにおける処理方法に係るものである。
【0002】
【従来の技術】マルチメディア・データ伝送のためのイ
ンタフェースを目的として高速データ伝送、リアルタイ
ム転送をサポートしたインタフェース規格として、IE
EE1394ハイ・パフォーマンス・シリアル・バス規
格(IEEE1394規格)が知られている。
【0003】このIEEE1394規格では、100M
bps(98.304Mbps),200Mbps(1
96.608Mbps),400Mbps(393.2
16Mbps)でのデータ転送速度が規定されており、
上位転送速度を持つ1394ポートは、その下位スピー
ドとの互換性を保持するように規定されている。これに
より、100Mbps,200Mbps,400Mbp
sのデータ転送速度が同一ネットワーク上で接続可能に
なっている。
【0004】また、IEEE1394規格では、図9に
示すように、転送データがデータとその信号を補うスト
ローブの2信号に変換されており、この2信号の排他的
論理和をとることによりクロックを生成することができ
るようにしたDS−Link(Data/Strobe Link)符号
化方式の転送フォーマットが採用されている。また、I
EEE1394規格では、図10の断面図にケーブル構
造を示してあるように、第1のシールド層201でシー
ルドされた2組のツイストペア線(信号線)202と電
源線203を束ねたケーブル全体をさらに第2のシール
ド層204でシールドした構造のケーブル200が規定
されている。
【0005】このIEEE1394規格では、データ転
送に先立ってバス獲得のためのアービトレーションを行
うが、そのための制御信号としてアービトレーション信
号が規定されている。また、IEEE1394規格で
は、バス上にノードが追加または削除された時点で、自
動的にバス全体のトポロジーの再構成を行うようになっ
ている。このようなトポロジーの再構成の過程に必要な
制御信号としてもアービトレーション信号が規定されて
いる。フィジカル・レイヤにおけるアービトレーション
信号の論理値は、“1”、“0”、“Z”の3値であっ
て、表1および表2に示す規則によって生成され、表3
の規則によってデコードされる。
【0006】
【表1】
【0007】
【表2】
【0008】
【表3】
【0009】また、フィジカル・レイヤでは、表4に示
す規則を用いて、2つの送信アービトレーション信号Ar
b_A_Tx,Arb_B_Txによってライン状態をエンコードす
る。さらに、フィジカル・レイヤでは、表5に示す規則
を用いて、受信アービトレーション信号Arb_A,Arb_Bか
らライン状態をエンコードする。
【0010】
【表4】
【0011】
【表5】
【0012】上述のアービトレーション信号を用いて、
バス初期化フェーズ、ツリー識別フェーズ、自己識別フ
ェーズの順で、トポロジーの自動構成が実行される。バ
ス初期化フェーズでは、バス・リセット信号が全てのノ
ードを特別な状態に変化させ、全てのトポロジー情報を
クリアする。バスを初期化した後、各ノードが把握して
いる情報は、自らがブランチであるか(隣接する複数の
ノードに直接接続されている)、リーフであるか(隣接
するノードは1つだけである)、孤立しているか(接続
されていない)ということだけである。図11Aは、リ
ーフ・ノードとブランチ・ノードによって構成されてい
るネットワークを示している。
【0013】ツリー識別フェーズでは、ネットワーク・
トポロジーの全体を一本のツリーに変換する。その中の
一個のノードをルートとして指定し、そのルートに接続
されている全ての物理接続はルート・ノードの方向を指
す。接続されている各ポートにラベルを割り当てて方向
を指定し、「親」ポート(ルートに近いノードに接続さ
れている)、または「子」ポート(ルートから遠いノー
ドに接続されている)と呼ぶ。接続されていないポート
には「off」というラベルを割り当て、その後の調停プ
ロセスには参加しない。図11Bは、ツリー識別のプロ
セスが完了した後のネットワークを示している。
【0014】自己識別フェーズでは、各ノードに固有の
physical_IDを選択する機会を与え、バスに付随してい
る任意の管理要素に対して自らを識別させる。これは、
低レベルの電力管理を実現するため、また各データ経路
のスピード能力を決定するために必要とされるシステム
のトポロジー・マップを作成するために必要である。
【0015】自己識別のプロセスは、決定論的な選択プ
ロセスを採用している。すなわち、ルート・ノードが、
最小番号を持つ接続ポートに関連するノードにメディア
の制御を渡し、そのノードが、自分自身と自らの全ての
子ノードが自己識別したことを知らせる「ident_done」
信号を送信するまで待機する。その後、ルートは次の上
位ポートに制御を渡し、そのノードの処理が終了するの
を待つ。このように、ルートの全てのポートに関連する
ノードが処理を終了すると、ルート自身が自己識別を行
う。子ノードも、同じプロセスを再帰的に使う。サブア
クション・ギャップ期間に亘ってバスがアイドル状態に
なると、自己識別のプロセスの完了が明らかになる。
【0016】各ノードは、physical_IDや他の管理情報
を含む非常に短いパケットを1個から4個ケーブルに送
信することにより、自己識別情報を送信することができ
る。physical_IDとは、ノードが自己識別パケットを送
信する前に、自己識別情報を受信する状態のノードを何
回通過したかを単純に数えた値である。例えば、最初に
自己識別パケットを送信するノードはphysical_IDとし
て0を、2番目のノードは1を選択する。以下同様であ
る。図11Cは、自己識別のプロセスが完了した後のネ
ットワークを示している。各「子」ポートに「ch-i」と
いうラベルが割り当てられており、このポートに接続さ
れているノードが識別されている。
【0017】
【発明が解決しようとする課題】ところで、図12は、
自己識別フェーズの遷移図を示しており、S0(Self-I
D Srart)、S1(Self-ID Grant)、S2(Self-ID Re
ceive)、S3(Send Speed Capabilities)、S4(Se
lf-ID Transmit)の各状態を有している。
【0018】いま、図13に示すように、a,b,cと
いう3個のノードが接続され、ab間のケーブル長が1
00m、bc間のケーブル長が3m、ツリー識別が完了
した時点でノードaはノードbの親ノード、ノードbは
ノードcの親ノードとなる場合を考える。
【0019】自己識別フェーズでは、図12に示す遷移
図に従って、ノードbは、ノードaからのRX_SELF_ID_G
RANTを受信した後、ノードcに対してTX_GRANTを送信す
る。そして、それを受信したノードcがTX_DATA_PREFIX
の送信を開始すると、ノードaとノードbはSELF_IDパ
ケットの受信状態となる。ノードcは、TX_DATA_PREFIX
の送信に引き続き、SELF_IDパケットの送信を開始す
る。その後、ノードbは、ノードcからのSELF_IDパケ
ットと、RX_DATA_END、RX_IDENT_DONEを受信し、さらに
ノードaからのRX_SELF_ID_GRANTの受信を待つことにな
る。
【0020】ところがこのとき、ab間のケーブル長が
100mであるため、ケーブルでの伝達遅延が500ns
を超える時間となり、ノードbがノードcのSELF_IDパ
ケットをノードaに向けて転送し終わった後も、ノード
aからのRX_SELF_ID_GRANTがノードbにおいて引き続き
受信されるという状態が生じる。
【0021】ノードaがTX_GRANTの送信を止めるのは、
ノードbが転送したノードcのSELF_IDパケットに先行
するRX_DATA_PREFIXを受信したときとなる。さらに、ノ
ードbでRX_SELF_ID_GRANTの受信が止まるのは、ケーブ
ルの遅延分の時間が経過してからということになる。し
たがって、ケーブルの往復分の遅延が、DATA_PREFIX(最
小140ns)とSELF_IDパケット(約640ns)とDATA_
END(最小240ns)の合計時間と同じもしくはそれ以
上となる場合、上述したようにノードbにおいてRX_SEL
F_ID_GRANTが引き続き受信されることとなる。なお、実
際には、ケーブル遅延に加えて回路での信号処理にも時
間がかかるため、ケーブルの長さでは80m程度からこ
のような状態が生じる。
【0022】この状態では、ノードbは、既にノードb
自体のSELF_IDパケットを送信するために、ノードaか
らのRX_SELF_ID_GRANTの受信を待っているため、本来ノ
ードcに対して送信されたRX_SELF_ID_GRANTを誤って解
釈し、SELF_IDパケットの送信を開始してしまう。これ
により、ノードbのSELF_IDパケットが、ノードcのSEL
F_IDパケットに連続してノードaに到着することにな
り、ノードaにおいてノードbのSELF_IDパケットを正
常に受信できないという不具合を生じる。
【0023】そこで、この発明では、親ノードとの間に
長いケーブルを使用する場合であっても、親ノードから
送信されてくるSELF_ID_GRANTのアービトレーション信
号を正常に解釈し得る自己識別フェーズにおける処理方
法を提供することを目的とする。
【0024】
【課題を解決するための手段】この発明は、初期状態で
親ノードからSELF_ID_GRANTのアービトレーション信号
の送信があり、かつ全ての子ノードの自己識別が終了し
ているとき、SELF_IDパケットを送信する自己識別フェ
ーズにおける処理方法において、子ノードからのSELF_I
Dパケットの受信が終了した後に、親ノードからのSELF_
ID_GRANTのアービトレーション信号の受信がないことを
確認してから初期状態に遷移するものである。
【0025】この発明においては、子ノードからのSELF
_IDパケットの受信が終了しても、親ノードからのSELF_
ID_GRANTのアービトレーション信号の受信がないことを
確認してからでないと初期状態に遷移しない。そのた
め、親ノードとの間に長いケーブルを使用する場合であ
っても、親ノードから送信されてくる子ノードに対する
SELF_ID_GRANTのアービトレーション信号を、自己に対
するものであると誤って解釈し、SELF_IDパケットの送
信を開始するということがなくなる。
【0026】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。図1は、IEEE1394規
格を採用したネットワークの構成例を示している。ワー
クステーション10、パーソナルコンピュータ11、ハ
ードディスクドライブ12、CD−ROMドライブ1
3、カメラ14、プリンタ15およびスキャナ16はI
EEE1394ノードであり、互いにIEEE1394
バス20を使用して接続されている。IEEE1394
規格における接続方式としては、ディジチェーンとノー
ド分岐の2種類がある。ディジチェーン方式では、最大
16ノード(1394ポートを持つ機器)を接続でき
る。図1に示すように、ノード分岐を併用することによ
り、規格最大の63ノードまで接続できる。
【0027】また、IEEE1394規格では、ケーブ
ルの抜き差しを機器が動作している状態、すなわち電源
の入っている状態で行うことができ、ノードの追加また
は削除が行われた時点で、上述したようにバス初期化フ
ェーズ、ツリー識別フェーズ、自己識別フェーズの順で
トポロジーの再構成が行われる。ネットワークの接続さ
れたノードのIDや配置は、インタフェース上で管理さ
れる。
【0028】図2は、IEEE1394規格に準拠した
インタフェースの構成要素とプロトコル・アーキテクチ
ャを示している。ここで、インターフェースは、ハード
ウエアとファームウエアに分けることができる。
【0029】ハードウエアは、フィジカル・レイヤ(物
理層:PHY)およびリンク・レイヤ(リンク層)から
構成される。フィジカル・レイヤでは、直接IEEE1
394規格の信号をドライブする。リンク・レイヤはホ
スト・インターフェースとフィジカル・レイヤのインタ
ーフェースを備える。
【0030】ファームウエアは、IEEE1394規格
に準拠したインターフェースに対して実際のオペーレー
ションを行う管理ドライバからなるトランザクション・
レイヤと、SBM(Serial Bus Management)と呼ばれ
るIEEE1394規格に準拠したネットワーク管理用
のドライバからなるマネージメント・レイヤとから構成
される。
【0031】さらに、アプリケーション・レイヤは、ユ
ーザの使用しているソフトウエアとトランザクション・
レイヤやマネージメント・レイヤをインターフェースす
る管理ソフトウエアからなる。
【0032】IEEE1394規格では、ネットワーク
内で行われる転送動作をサブアクションと呼び、次の2
つのサブアクションが規定されている。すなわち、2つ
のサブアクションとして、「アシンクロナス(asynchron
ous)」と呼ばれる非同期転送モードが定義され、また、
「アイソクロナス(isochronous)」と呼ばれる転送帯域
を保証したリアルタイム転送モードが定義されている。
また、さらに各サブアクションは、それぞれ次の3つの
パートに分かれており、「アービトレーション」 「パケット・トランスミッション」 「アクノリッジメント」 と呼ばれる転送状態をとる。なお、「アイソクロナス」
モードには、「アクノリッジメント」は省略されてい
る。
【0033】アシンクロナス・サブアクションでは、非
同期転送を行う。この転送モードにおける時間的な遷移
状態を示す図8において、最初のサブアクション・ギャ
ップは、バスのアイドル状態を示している。このサブア
クション・ギャップの時間をモニタすることにより、直
前の転送が終わり、新たな転送が可能か否か判断する。
【0034】そして、一定時間以上のアイドル状態が続
くと、転送を希望するノードはバスを使用できると判断
して、バス獲得のためのアービトレーションを実行す
る。実際にバスの停止の判断は、図4(a)、(b)に
示すように、ルートに位置するノードAが行う。このア
ービトレーションでバスの権利を得ると、次のデータの
転送すなわちパケット・トランスミッションを実行す
る。データ転送後、受信したノードは、その転送された
データに対して、その受信結果に応じたack(受信確
認用返送コード)の返送により、応答するアクノリッジ
メントを実行する。このアクノリッジメントの実行によ
り、送信ノードおよび受信ノードともに、転送が正常に
行われたことを、上記ackの内容によって確認するこ
とができる。その後、再びサブアクション・ギャップ、
すなわちバスのアイドル状態に戻り、上記転送動作が繰
り返される。
【0035】また、アイソクロナス・サブアクションで
は、基本的には非同期転送と同様な構造の転送を行うの
であるが、図5に示すように、アシンクロナス・サブア
クションでの非同期転送よりも優先的に実行される。こ
のアイソクロナス・サブアクションにおけるアイソクロ
ナス転送は、約8kHz毎にルートノードから発行され
るサイクルスタートパケットに続いて行われ、アシンク
ロナス・サブアクションでの非同期転送よりも優先して
実行される。これにより、転送帯域を保証した転送モー
ドとなる。これにより、リアルタイム・データの転送を
実現する。
【0036】同時に、複数ノードでリアルタイム・デー
タのアイソクロナス転送を行う場合には、その転送デー
タには内容(発信ノード)を区別するためのチャンネル
IDを設定して、必要なリアルタイム・データだけを受
け取るようにする。
【0037】IEEE1394規格のアドレス空間は、
図6に示すような構成となっている。これは、64ビッ
ト固定アドレッシングのISO/IEC13213規格
にて定義されているCSRアーキテクチャ(以下、「C
SRアーキテクチャ」という)に従っている。図示のよ
うに、各アドレスの上位16ビットはノードIDを表
し、ノードにアドレス空間を提供する。ノードIDは、
上位10ビットでバスIDを指定し、下位6ビットでフ
ィジカルID(狭義のノードID)を指定する。バスI
DもフィジカルIDも全ビットが1となる値を特別な目
的で使用するので、このアドレッシング方法は1023
個のバスと各々63個の個別アドレス指定可能なノード
を提供している。
【0038】上述したIEEE1394規格におけるフ
ィジカルレイヤは、例えば図7に示すように、物理層論
理ブロック(PHY LOGIC)102、セレクタブ
ロック(RXCLOCK/DATA SELECTO
R)103、各ポート論理ブロック(PORT LOG
IC1,PORT LOGIC2,PORT LOGI
C3)104,105,106、各ケーブルポート(C
ABLE PORT1,CABLE PORT2,CA
BLE PORT3)107,108,109およびク
ロック発生ブロック(PLL)110を有して構成され
る。
【0039】物理層論理ブロック102は、IEEE1
394規格におけるリンク・レイヤとのI/O制御およ
びアービトレーション制御を行うもので、リンク・レイ
ヤ・コントローラ100に接続されていると共に、セレ
クタブロック103および各ポート論理ブロック10
4,105,106に接続されている。
【0040】セレクタブロック103は、各ケーブルポ
ート107,108,109に接続された論理ブロック
104,105,106を介して受信するデータDAT
A1,DATA2,DATA3およびその受信クロック
RXCLK1,RXCLK2,RXCLK3の選択を行
うもので、物理層論理ブロック102および各ポート論
理ブロック104,105,106に接続されている。
【0041】このセレクタブロック103は、データの
送信の場合、物理層論理ブロック102から送られてき
たパケットデータDATAを全てのポート論理ブロック
104,105,106に送る。また、セレクタブロッ
ク103は、データ受信の場合、各ポート論理ブロック
104,105,106を介して受信するパケットデー
タDATA1,DATA2,DATA3およびその受信
クロックRXCLK1,RXCLK2,RXCLK3の
1組を選択して、例えばケーブルポート107を介して
ポート論理ブロック104が受信したパケットデータD
ATA1とその受信クロックRXCLK1を物理層論理
ブロック102に送る。そして、セレクタブロック10
3により選択されたパケットデータ例えばポート論理ブ
ロック104で受信されたパケットデータDATA1
は、その受信クロックRXCLK1により物理層論理ブ
ロック102内のFIFOメモリに書き込まれる。この
FIFOメモリに書き込まれたパケットデータは、クロ
ック発生ブロック110により与えられるシステムクロ
ックSYSCLKにより読み出される。
【0042】ポート論理ブロック104は、ケーブルポ
ート107を介してアービトレーション信号ARB1と
データDATA1の送受信を行うもので、ケーブルポー
ト107を介して送られてくるデータとそのストローブ
信号から受信クロックRXCLK1を生成する機能を有
している。また、このポート論理ブロック104には、
アービトレーション時に、アービトレーション信号AR
B1が物理層論理ブロック102から送られてくる。
【0043】そして、データの送信時には、このポート
論理ブロック104は、物理層論理ブロック102から
セレクタブロック103を介して送られてくるパケット
データDATA1をクロック発生ブロック110により
与えられる送信クロックTXCLKでシリアルデータに
変換してケーブルポート107から送信する。
【0044】また、データの受信時には、このポート論
理ブロック104は、ケーブルポート107を介して受
信したパケットデータDATA1をその受信クロックR
XCLK1と共にセレクタブロック103を介して物理
層論理ブロック102に送る。そして、このポート論理
ブロック104がセレクタブロック103により選択さ
れている場合に、パケットデータDATA1は、その受
信クロックRXCLK1により物理層論理ブロック10
2内のFIFOメモリに書き込まれる。
【0045】ポート論理ブロック105は、ケーブルポ
ート108を介してアービトレーション信号ARB2と
データDATA2の送受信を行うもので、ケーブルポー
ト108を介して送られてくるデータとそのストローブ
信号から受信クロックRXCLK2を生成する機能を有
している。また、このポート論理ブロック105には、
アービトレーション時に、アービトレーション信号AR
B2が物理層論理ブロック102から送られてくる。
【0046】そして、データの送信時には、このポート
論理ブロック105は、物理層論理ブロック102から
セレクタブロック103を介して送られてくるパケット
データDATA2をクロック発生ブロック110により
与えられる送信クロックTXCLKでシリアルデータに
変換してケーブルポート108から送信する。
【0047】また、データの受信時には、このポート論
理ブロック105は、ケーブルポート108を介して受
信したパケットデータDATA2をその受信クロックR
XCLK2と共にセレクタブロック103を介して物理
層論理ブロック102に送る。そして、このポート論理
ブロック105がセレクタブロック103により選択さ
れている場合に、パケットデータDATA2は、その受
信クロックRXCLK2により物理層論理ブロック10
2内のFIFOメモリに書き込まれる。
【0048】ポート論理ブロック106は、ケーブルポ
ート109を介してアービトレーション信号ARB3と
データDATA3の送受信を行うもので、ケーブルポー
ト109を介して送られてくるデータとそのストローブ
信号から受信クロックRXCLK3を生成する機能を有
している。また、このポート論理ブロック106には、
アービトレーション時に、アービトレーション信号AR
B3が物理層論理ブロック102から送られてくる。
【0049】そして、データの送信時には、このポート
論理ブロック106は、物理層論理ブロック102から
セレクタブロック103を介して送られてくるパケット
データDATA3をクロック発生ブロック110により
与えられる送信クロックTXCLKでシリアルデータに
変換してケーブルポート109から送信する。
【0050】また、データの受信時には、このポート論
理ブロック106は、ケーブルポート109を介して受
信したパケットデータDATA3をその受信クロックR
XCLK3と共にセレクタブロック103を介して物理
層論理ブロック102に送る。そして、このポート論理
ブロック106がセレクタブロック103により選択さ
れている場合に、パケットデータDATA3は、その受
信クロックRXCLK3により物理層論理ブロック10
2内のFIFOメモリに書き込まれる。
【0051】ケーブルポート107は、ポート論理ブロ
ック104から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック10
4に送る。ケーブルポート108は、ポート論理ブロッ
ク105から送られてきた信号でツイストペアケーブル
を駆動し、また、ツイストペアケーブルを介して送られ
てきた信号をレベル変換してポート論理ブロック105
に送る。
【0052】ケーブルポート109は、ポート論理ブロ
ック105から送られてきた信号でツイストペアケーブ
ルを駆動し、また、ツイストペアケーブルを介して送ら
れてきた信号をレベル変換してポート論理ブロック10
9に送る。クロック発生ブロック110は、水晶発振器
111により与えられる24.576MHzのクロック
から49.152MHzのシステムクロックSYSCL
Kと98.304MHzの送信クロックTXCLKを生
成するようになっている。
【0053】本実施の形態において、トポロジーの自動
構成を行う場合における自己識別フェーズは、図8に示
す遷移図に従って行われる。この遷移図においては、親
ノードとの間に長いケーブルを使用する場合であって
も、親ノードから送信されてくる子ノードに対するSELF
_ID_GRANTのアービトレーション信号を、自己に対する
ものであると誤って解釈することを防止するため、S
2:S0a、S2:S0bおよびS3:S0の遷移条件
に、親ノードへ接続されているポートがRX_SELF_ID_GRA
NTを受信していないという条件が追加されている。
【0054】条件を追加した後のS2:S0aの遷移条
件は、以下のようになる。 (portR(receive_port)==IDLE&&portR(parent_port)!=RX_SELF_ID_GRANT) ‖(portR(receive_port)==RX_SELF_ID_GRANT) このような遷移条件とすることで、子ノードからのSELF
_IDパケットの受信が終了した後、上記SELF_IDパケット
を受信したポートがアイドル状態にあっても、親ノード
に接続されたポートにおけるRX_SELF_ID_GRANTのアービ
トレーション信号の受信がなくならない限り、初期状態
(S0)に遷移することはない。
【0055】また、条件を追加した後のS2:S0bの
遷移条件は、以下のようになる。 PHY_SPEED==S100&&portR(receive_port)==RX_IDENT_DONE &&portR(parent_port)!=RX_SELF_ID_GRANT このような遷移条件とすることで、子ノードからのSELF
_IDパケットの受信が終了した後、PHY_SPEEDがS100で、
かつSELF_IDパケットを受信したポートがRX_IDENT_DONE
のアービトレーション信号を受信しても、親ノードに接
続されたポートにおけるRX_SELF_ID_GRANTのアービトレ
ーション信号の受信がなくならない限り、初期状態(S
0)に遷移することはない。
【0056】さらに、条件を追加した後のS3:S0の
遷移条件は、以下のようになる。 arb_timer>=SPEED_SIGNAL_LENGTH&&portR(parent_port)
!=RX_SELF_ID_GRANT このような遷移条件とすることで、子ノードからのSELF
_IDパケットの受信が終了した後にスピード能力の送信
状態(S3)に遷移し、その後にSPEED_SIGNALの受信時
間が経過しても、親ノードに接続されたポートにおける
RX_SELF_ID_GRANTのアービトレーション信号の受信がな
くならない限り、初期状態(S0)に遷移することはな
い。
【0057】以上説明したように、本実施の形態におい
ては、トポロジーの自動構成を行う場合における自己識
別フェーズでは、子ノードからのSELF_IDパケットの受
信が終了した後、RX_SELF_ID_GRANTの受信が一旦終了し
たことを確認してから初期状態(S0)に遷移するもの
であり、親ノードとの間に長いケーブルを使用する場合
であっても、親ノードから送信されてくる子ノードに対
するRX_SELF_ID_GRANTのアービトレーション信号を自己
に対するものであると誤って解釈することがなくなる。
これにより、子ノードからのSELF_IDパケットの転送に
続いて、誤って自己のSELF_IDパケットを転送すること
がなく、親ノードで上記自己のSELF_IDパケットを正常
に受信できないという不都合を防止することができる。
なお、この発明の適用は、上述実施の形態におけるデー
タの符号化方法やケーブルの種類に限定されるものでな
いことは勿論である。
【0058】
【発明の効果】この発明によれば、子ノードからのSELF
_IDパケットの受信が終了した後に、親ノードから送信
されているアービトレーション信号がSELF_ID_GRANTで
ないことを確認してから初期状態に遷移することによっ
て、親ノードとの間に長いケーブルを使用する場合であ
っても、親ノードから送信されてくるSELF_ID_GRANTの
アービトレーション信号を正常に解釈できる。したがっ
て、この発明により、光ファイバーケーブルやIEEE
1394ハイ・パフォーマンス・シリアル・バスUTP
ケーブルを用いて、IEEE1394ハイ・パフォーマ
ンス・シリアル・バスの長距離伝送を実現できる。
【図面の簡単な説明】
【図1】IEEE1394規格を採用したネットワーク
の構成例を示すブロック図である。
【図2】IEEE1394規格に準拠したインタフェー
スの構成要素とプロトコル・アーキテクチャを示す図で
ある。
【図3】アシンクロナスパケットを示す図である。
【図4】アービトレーションの説明のための図である。
【図5】アイソクロナス転送のパケットを示す図であ
る。
【図6】CSRアーキテクチャにおけるアドレス指定を
示す図である。
【図7】フィジカル・レイヤの構成例を示すブロック図
である。
【図8】自己識別フェーズの遷移図である。
【図9】IEEE1394規格における転送データの構
成を示す図である。
【図10】IEEE1394規格で規定されたケーブル
の断面図である。
【図11】バス初期化、ツリー識別、自己識別の完了後
のネットワークを示す図である。
【図12】自己識別フェーズの遷移図である。
【図13】ネットワークの構成例を示すブロック図であ
る。
【符号の説明】
10・・・ワークステーション、11・・・パーソナル
コンピュータ、12・・・ハードディスクドライブ、1
3・・・CD−ROMドライブ、14・・・カメラ、1
5・・・プリンタ、16・・・スキャナ、20・・・I
EEE1394バス、100・・・リンク・レイヤ・コ
ントローラ、102・・・物理層論理ブロック、103
・・・セレクタブロック、104〜106・・・ポート
論理ブロック、107〜109・・・ケーブルポート、
110・・・クロック発生ブロック、200・・・ケー
ブル、201・・・第1のシールド層、202・・・ツ
イストペア線、203・・・電源線、204・・・第2
のシールド層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 初期状態で親ノードからSELF_ID_GRANT
    のアービトレーション信号の送信があり、かつ全ての子
    ノードの自己識別が終了しているとき、SELF_IDパケッ
    トを送信する自己識別フェーズにおける処理方法におい
    て、 子ノードからのSELF_IDパケットの受信が終了した後
    に、上記親ノードからの上記SELF_ID_GRANTのアービト
    レーション信号の受信がないことを確認してから上記初
    期状態に遷移することを特徴とする自己識別フェーズに
    おける処理方法。
  2. 【請求項2】 上記子ノードからのSELF_IDパケットの
    受信が終了した後、上記SELF_IDパケットを受信したポ
    ートがアイドル状態にあり、かつ上記親ノードに接続さ
    れたポートがSELF_ID_GRANTのアービトレーション信号
    を受信していないとき、上記初期状態に遷移することを
    特徴とする請求項1に記載の自己識別フェーズにおける
    処理方法。
  3. 【請求項3】 上記子ノードからのSELF_IDパケットの
    受信が終了した後、PHY_SPEEDがS100で、かつ上記SELF_
    IDパケットを受信したポートがIDENT_DONEのアービトレ
    ーション信号を受信し、かつ親ノードに接続されたポー
    トがSELF_ID_GRANTのアービトレーション信号を受信し
    ていないとき、上記初期状態に遷移する ことを特徴と
    する請求項1に記載の自己識別フェーズにおける処理方
    法。
  4. 【請求項4】 上記子ノードからのSELF_IDパケットの
    受信が終了した後にスピード能力の送信状態に遷移し、
    その後にSPEED_SIGNALの受信時間が経過し、かつ親ノー
    ドに接続されたポートがSELF_ID_GRANTのアービトレー
    ション信号を受信していないとき、上記初期状態に遷移
    することを特徴とする請求項1に記載の自己識別フェー
    ズにおける処理方法。
JP30021499A 1999-10-21 1999-10-21 自己識別フェーズにおける処理方法 Pending JP2001119410A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP30021499A JP2001119410A (ja) 1999-10-21 1999-10-21 自己識別フェーズにおける処理方法
EP00309169A EP1094638A3 (en) 1999-10-21 2000-10-18 Method and apparatus for controlling data networks
US09/691,890 US6804263B1 (en) 1999-10-21 2000-10-19 Controlling the state of a node connected to a bus during the self identification phase of bus arbitration
KR1020000062116A KR20010051177A (ko) 1999-10-21 2000-10-21 버스 중재의 자기 식별 페이즈 중에 버스에 접속된 노드의상태 제어

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30021499A JP2001119410A (ja) 1999-10-21 1999-10-21 自己識別フェーズにおける処理方法

Publications (1)

Publication Number Publication Date
JP2001119410A true JP2001119410A (ja) 2001-04-27

Family

ID=17882102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30021499A Pending JP2001119410A (ja) 1999-10-21 1999-10-21 自己識別フェーズにおける処理方法

Country Status (4)

Country Link
US (1) US6804263B1 (ja)
EP (1) EP1094638A3 (ja)
JP (1) JP2001119410A (ja)
KR (1) KR20010051177A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097891B2 (ja) * 2000-11-27 2008-06-11 三菱電機株式会社 Ieee1394を用いた同期システム
EP1263169B1 (en) * 2001-05-22 2004-12-01 Sony International (Europe) GmbH Method for evaluating information about a plurality of nodes connected to a network
US7054981B2 (en) * 2001-10-22 2006-05-30 Apple Computer, Inc. Methods and apparatus for providing automatic high speed data connection in portable device
CN1623295A (zh) 2002-04-10 2005-06-01 Lg电子株式会社 在多重控制***中识别电子设备的方法
JP4015968B2 (ja) * 2003-06-09 2007-11-28 株式会社東芝 強誘電体メモリ
US8817620B2 (en) * 2010-07-06 2014-08-26 Nicira, Inc. Network virtualization apparatus and method
US9680750B2 (en) 2010-07-06 2017-06-13 Nicira, Inc. Use of tunnels to hide network addresses
US9432215B2 (en) 2013-05-21 2016-08-30 Nicira, Inc. Hierarchical network managers
US9432204B2 (en) 2013-08-24 2016-08-30 Nicira, Inc. Distributed multicast by endpoints
US9602385B2 (en) 2013-12-18 2017-03-21 Nicira, Inc. Connectivity segment selection
US9602392B2 (en) 2013-12-18 2017-03-21 Nicira, Inc. Connectivity segment coloring
US9794079B2 (en) 2014-03-31 2017-10-17 Nicira, Inc. Replicating broadcast, unknown-unicast, and multicast traffic in overlay logical networks bridged with physical networks
US10778457B1 (en) 2019-06-18 2020-09-15 Vmware, Inc. Traffic replication in overlay networks spanning multiple sites
US11784922B2 (en) 2021-07-03 2023-10-10 Vmware, Inc. Scalable overlay multicast routing in multi-tier edge gateways

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875301A (en) * 1994-12-19 1999-02-23 Apple Computer, Inc. Method and apparatus for the addition and removal of nodes from a common interconnect
KR20000022559A (ko) * 1997-04-30 2000-04-25 이데이 노부유끼 디지털 데이터 전송 장치 및 전송 방법
JP3159145B2 (ja) * 1997-09-17 2001-04-23 日本電気株式会社 送受信回路
US6157972A (en) * 1997-12-05 2000-12-05 Texas Instruments Incorporated Apparatus and method for processing packetized information over a serial bus
JP3277887B2 (ja) * 1998-06-19 2002-04-22 日本電気株式会社 送受信方法、送受信回路および送受信回路の制御方法
US6304553B1 (en) * 1998-09-18 2001-10-16 Lsi Logic Corporation Method and apparatus for processing data packets
US6374316B1 (en) * 1999-03-19 2002-04-16 Sony Corporation Method and system for circumscribing a topology to form ring structures
JP3289707B2 (ja) * 1999-06-23 2002-06-10 日本電気株式会社 送受信回路及び送受信方法並びに記録媒体
US6647446B1 (en) * 2000-03-18 2003-11-11 Sony Corporation Method and system for using a new bus identifier resulting from a bus topology change

Also Published As

Publication number Publication date
KR20010051177A (ko) 2001-06-25
EP1094638A2 (en) 2001-04-25
US6804263B1 (en) 2004-10-12
EP1094638A3 (en) 2001-09-12

Similar Documents

Publication Publication Date Title
US6157972A (en) Apparatus and method for processing packetized information over a serial bus
US6996112B2 (en) Information communication system, information communication method, information signal processing device and information signal processing method, and storage medium
US7701855B2 (en) Communication device, communication system, communication method, communication program and recording medium storing the communication program
JP2001292146A (ja) 電子機器およびディジタルシリアルデータのインタフェース装置のバス初期化フェーズにおける処理方法
US6430225B1 (en) Apparatus and method for digital data transmission
JP2001119410A (ja) 自己識別フェーズにおける処理方法
US6909699B2 (en) Data transfer system, data transfer management apparatus and data transfer method
KR100746900B1 (ko) 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법
US20030179719A1 (en) Method and apparatus for transmitting packets at a transfer rate that depends on a response from a destination
US20020061025A1 (en) Data transmitting and receiving apparatus and data transmitting and receiving method
JP3630971B2 (ja) データ通信方法、装置、システム、及び記憶媒体
JP2000124913A (ja) デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法
JP2001326670A (ja) 情報処理装置およびそれを利用したブリッジ
JP2001274813A (ja) 情報信号処理装置及び情報信号処理方法並びに記憶媒体
JP2003289314A (ja) ローカルバスブリッジ
US7167940B2 (en) Data processing method, data processing apparatus, communications device, communications method, communications protocol and program
JP3495878B2 (ja) データ処理方法、データ処理装置及びプリンタ
JP2004064665A (ja) データ転送装置及び送信装置及び受信装置及びそれらの制御方法
JP2002111698A (ja) データ転送装置、ネットワークシステム及びデータ転送方法
JPH10304007A (ja) データ処理方法、データ処理装置、プリンタ及び記憶媒体
JPH11177589A (ja) データ転送装置およびデータ転送装置のデータ処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JPH10283136A (ja) データ処理方法、データ処理装置、プリンタ及び記憶媒体
JP2001326669A (ja) ディジタルシリアルデータのインタフェース装置およびそれを利用したブリッジポータル
JPH11196099A (ja) データ通信方法及び装置
JP2001144783A (ja) シリアルバスブリッジ、端末装置、情報通信システム、情報通信方法並びに記憶媒体