KR100744516B1 - 영상기기의 화면 왜곡 보정 장치 및 방법 - Google Patents

영상기기의 화면 왜곡 보정 장치 및 방법 Download PDF

Info

Publication number
KR100744516B1
KR100744516B1 KR1020050082788A KR20050082788A KR100744516B1 KR 100744516 B1 KR100744516 B1 KR 100744516B1 KR 1020050082788 A KR1020050082788 A KR 1020050082788A KR 20050082788 A KR20050082788 A KR 20050082788A KR 100744516 B1 KR100744516 B1 KR 100744516B1
Authority
KR
South Korea
Prior art keywords
screen
interpolation
signals
constant
distortion
Prior art date
Application number
KR1020050082788A
Other languages
English (en)
Other versions
KR20070027314A (ko
Inventor
배삼봉
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050082788A priority Critical patent/KR100744516B1/ko
Priority to US11/318,586 priority patent/US20070052731A1/en
Priority to CNA2006100058633A priority patent/CN1928987A/zh
Priority to EP06250582A priority patent/EP1761039A3/en
Publication of KR20070027314A publication Critical patent/KR20070027314A/ko
Application granted granted Critical
Publication of KR100744516B1 publication Critical patent/KR100744516B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

영상기기의 개선된 화면 왜곡 보정 장치 및 방법이 제안된다. 메모리에는 적어도 하나의 인터폴레이션 상수가 미리 계산되어 저장된다. 구동 신호 제공 장치가 제공된다. 이 장치는 상기 적어도 하나의 인터폴레이션 상수를 이용하여 입력하는 화면 신호를 인터폴레이션하여 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호를 제공한다. 한편, 적어도 하나의 스위칭 소자는 상기 각 해당 구동 신호에 응답하여 상기 각 화면의 해당 영역의 구동을 스위칭한다.
화면, 왜곡, 인터폴레이션, 구동 신호

Description

영상기기의 화면 왜곡 보정 장치 및 방법{Method and apparatus for correcting picture distortion in display device}
도 1a는 32인치의 일반 텔레비전 수상기의 전장을 보여주는 다이어그램이다.
도 1b는 32인치의 수퍼 슬림 텔레비전 수상기의 전장을 보여주는 다이어그램이다.
도 1c는 일반 브라운관 텔레비전 수상기의 편향각과 수퍼 슬림 텔레비전 수상기의 편향각을 보여주는 다이어그램이다.
도 2는 크로스 해치 패턴을 갖는 화면을 보여주는 다이어그램이다.
도 3은 종래 영상기기의 구성을 보여주는 다이어그램이다.
도 4a 내지 도 4d는 내부 조정부의 4개 가변 저항들을 조정하여 만들어진 4개의 트랜지스터 온 파형들이다.
도 4e는 4개의 트랜지스터 턴 온 파형들을 이용하여 만들어진 파형이다.
도 5는 본 발명에 따른 화면 왜곡 보정 장치의 구성을 보여주는 블록 다이어그램이다.
도 6은 도 5내 구동 신호 제공 장치의 상세 구성 블록도이다.
도 7a는 출력되는 영상 신호를 보여주는 다이어그램이다.
도 7b는 아무런 보정없이 화면 상에 나타나는 신호를 보여주는 다이어그램이 다.
도 7c는 FPGA내에서 제공되는 보정 신호를 보여주는 다이어그램이다.
도 7d는 보정 신호를 통해 보정된 상기 영상 신호를 보여주는 다이어그램이다.
도 8은 선형 인터폴레이션 예를 보여주는 다이어그램이다.
도 9는 헤르미트 인터폴레이션 예들을 보여주는 다이어그램이다.
도 10은 선택된 16 포인트들을 가지고 선형성 왜곡 및 핀 쿠션 왜곡을는 방법을 설명하는 다이어그램이다.
도 11a는 16 포인트들이 보정을 위해 선택된 경우, 화면의 왜곡을 조정하기 전의 화면의 실제 핀 쿠션을 보여주는 사진이다.
도 11b는 화면의 왜곡을 조정한 후의 실제 핀 쿠션을 보여주는 사진이다.
도 11c는 도 11b 내에 있는 핀 쿠션 보정용 데이터의 온 스크린 디스플레이의 확대도이다.
*도면의 주요 부분에 대한 부호의 설명
10 : 마이크로 컴퓨터 20 : EEPROM
30 : FPGA, 31: 슬레이브부
32 : 마스터부 33 : 제 1 RAM 라이트 콘트롤러
34 : RAM/ROM 35 : 제 2 RAM 라이트 콘트롤러
36 : 타이밍 발생기 및 인터폴레이터 콘트롤러
37 : 인터폴레이터 38 : 합산기
40a-40d: 포토커플러
본 발명은 영상기기의 화면 왜곡 보정 장치 및 방법에 관한 것이다.
최근 텔레비전 수상기는 점점 더 슬림화 되어가고 있다. 따라서, 슬림 텔레비전 수상기는 일반 브라운관 텔레비전 수상기 보다 브라운관(또는 CRT)의 전장 길이가 짧아지고 편향각이 넓어지게 된다. 상기 편향각이 넓어지면 화면의 왜곡 현상이 심하게 나타나게 된다.
도 1a는 32인치의 일반 텔레비전 수상기의 전장을 보여주는 다이어그램이고, 도 1b는 32인치의 수퍼 슬림 텔레비전 수상기의 전장을 보여주는 다이어그램이며, 도 1c는 일반 브라운관 텔레비전 수상기의 편향각과 수퍼 슬림 텔레비전 수상기의 편향각을 보여주는 다이어그램이다.
도 1a 내지 도 1c에서, 32인치의 일반 텔레비전 수상기의 전장은 60cm, 32인치의 수퍼 슬림 텔레비전 수상기의 전장은 39cm이다. 한편, 일반 브라운관 텔레비전 수상기의 편향각은 110˚이고 수퍼 슬림 텔레비전 수상기의 편향각은 125˚이다.
현재 생산 중인 슬림 텔레비전 수상기는 전술한 바와 같이 CRT가 종래 일반 텔레비전 수상기 보다 20mm 이상 짧아짐에 따라 화면의 왜곡 현상이 심하게 나타난다. 상기 왜곡 현상은 선형성(linearity) 왜곡과 핀 쿠션(Pin Cushion)을 포함한 다.
도 2는 크로스 해치 패턴을 갖는 화면을 보여주는 다이어그램이다.
도 2 에 나타낸 바와 같이, 각 화면은 서로 크로스 해치되는 행렬 라인들로 구성된다. 상기 선형성 왜곡을 보정하는 것은 도 2 와 같은 크로스 해치 패턴을 갖는 화면을 수신시 행 라인들의 간격을 일정하게 하는 것이다(a=b=c=d=e=f=……). 한편, 상기 핀 쿠션은 상기 행 라인들이 일직선이지 않고 굽어진 형태의 왜곡으로서, 핀 쿠션을 보정하기 위해서는 EW 파형이 필요하다. 즉, 상기 EW 파형의 직류(DC) 값을 변화시키면 상기 화면의 싸이즈가 변하고 상기 EW 파형의 교류(AC) 값이 변하면 상기 핀 쿠션이 보정된다.
도 3은 종래 영상기기의 구성을 보여주는 다이어그램이다.
도 3의 영상기기는 EW 보정 파형을 제공하는 편향 제어부(1), 상기 EW 보정 파형에 따라 수직 및 수평 편향을 수행하는 편향부(2), 상기 편향부(2)를 거친 화면의 왜곡을 보정하는 내부(inner) 보정부(3), DY(4) 및 CRT(5)로 구성된다. 상기 내부 보정부(3)은 4개의 가변 저항들을 포함하며, 상기 DY(4)는 상기 CRT(5)의 각 해당 영역을 구동시키기 위한 4개의 트랜지스터를 포함한다. 상기 내부 보정부(4)는 상기 가변 저항들을 이용하여 상기 트랜지스터들의 턴 온 타이밍을 조정한다.
도 4a 내지 도 4d는 상기 내부 조정부(4)의 4개 가변 저항들을 조정하여 만들어진 4개의 트랜지스터 온 파형들이며, 도 4e는 4개의 트랜지스터 턴 온 파형들을 이용하여 만들어진 파형으로서 상기 선형성 왜곡 및 핀 쿠션 왜곡을 보정하기 위하여 사용된다. 이와 같이, 종래에는 선형성 및 핀 쿠션을 보정하는데 기존의 EW 파형 및 선형 코일로서 보정이 보정이 가능하였으나 상기 CRT가 얇아짐에 따라 각 화면을 한번에 보정하는 것이 불가능하게 되었다. 그 대신, 각 화면을 4등분하여 각 영역별로 상기 선형성 및 핀쿠션 왜곡을 보정하였다. 따라서, 4등분된 각 화면의 영역을 스위칭하는 트랜지스터의 턴 온 타이밍 시간을 서로 조정하는 것이 필요하였다. 이 조정은 사용자가 상기 가변 저항들을 조정하는 것에 의해 이루어졌으나 이 방법은 조정자에 따라 오차가 발생하는 문제가 있을 수 있다.
다시 말해서, 종래 기술은 전술한 내부 핀 보정 회로를 영상기기에 채용하고 상기 내부 핀 보정 회로내의 4개의 가변 저항들을 사용하여 상기 기판 조정 즉, 선형성 보정을 하였다. 또한, 핀 쿠션 즉, 화면 왜곡 보정을 위해 적어도 하나의 보정 파형(EW 파형)을 사용하였다. 이와 같이, 종래 방법은 그 조정 방법이 매우 복잡하여 조정자에 따른 오차가 발생하기 쉽고 나아가 화면의 상.하부 및 좌우 부분을 정확히 보정하기가 매우 어려웠다.
본 발명의 목적은 영상기기의 개선된 화면 왜곡 보정 장치 및 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에서는 기판 조정 과정을 수행하고 화면 왜곡 현상을 보정하기 위하여 인터폴레이션 기법을 사용한다. 상기 인터폴레이션 기법을 채용하기 위하여 FPGA라는 프로그래머블 논리 장치(programmable logic device)를 이용한다.
본 발명의 일 형태에 의하면, 영상기기의 화면 왜곡 보정 장치는 적어도 하나의 인터폴레이션 상수를 저장하는 메모리, 상기 적어도 하나의 인터폴레이션 상수를 이용하여 입력하는 화면 신호를 인터폴레이션하여 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호를 제공하는 장치, 그리고 상기 각 해당 구동 신호에 응답하여 상기 각 화면의 해당 영역을 구동하는 적어도 하나의 스위칭 소자를 구비한다.
본 발명의 다른 형태에 의하면, 메모리를 갖는 영상기기의 화면 왜곡 보정 방법은, 인터폴레이션에 필요한 적어도 하나의 인터폴레이션 상수를 계산하여 메모리에 미리 저장하는 스텝, 그리고 상기 적어도 하나의 인터폴레이션 상수를 가지고 입력하는 각 화면의 적어도 하나의 포인트 신호를 인터폴레이션하여 상기 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호를 발생시키는 스텝을 구비한다.
바람직하게, 상기 인터폴레이션 상수는 헤르미트 인터폴레이션용 상수이다.
바람직하게, 상기 각 화면은 적어도 하나의 영역으로 나눠지고 상기 적어도 하나의 구동 신호와 스위칭 소자는 각각 상기 영역과 동일한 수의 펄스들 및 트랜지스터들이다.
바람직하게, 상기 화면 포인트 신호들은 화면 왜곡 보정을 위해 선택된 라인 신호들이다.
바람직하게, 상기 선택된 라인 신호들은 상기 각 화면의 영역에 따라 3개의 라인 신호들 또는 16개의 라인 신호들이다.
상기 목적을 달성하기 위하여 본 발명에서는 기판 조정 과정을 수행하고 화면 왜곡 현상을 보정하기 위하여 인터폴레이션 기법을 사용한다. 상기 인터폴레이션 기법을 채용하기 위하여 FPGA라는 프로그래머블 논리 장치(programmable logic device)를 이용한다.
본 발명의 일 형태에 의하면, 영상기기의 화면 왜곡 보정 장치는 적어도 하나의 인터폴레이션 상수를 저장하는 메모리, 상기 적어도 하나의 인터폴레이션 상수를 이용하여 입력하는 화면 신호를 인터폴레이션하여 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호를 제공하는 장치, 그리고 상기 각 해당 구동 신호에 응답하여 상기 각 화면의 해당 영역을 구동하는 적어도 하나의 스위칭 소자를 구비한다.
본 발명의 다른 형태에 의하면, 메모리를 갖는 영상기기의 화면 왜곡 보정 방법은, 인터폴레이션에 필요한 적어도 하나의 인터폴레이션 상수를 계산하여 메모리에 미리 저장하는 스텝, 그리고 상기 적어도 하나의 인터폴레이션 상수를 가지고 입력하는 각 화면의 적어도 하나의 포인트 신호를 인터폴레이션하여 상기 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호를 발생시키는 스텝을 구비한다.
바람직하게, 상기 인터폴레이션 상수는 헤르미트 인터폴레이션용 상수이다.
바람직하게, 상기 각 화면은 적어도 하나의 영역으로 나눠지고 상기 적어도 하나의 구동 신호와 스위칭 소자는 각각 상기 영역과 동일한 수의 펄스들 및 트랜지스터들이다.
바람직하게, 상기 화면 포인트 신호들은 화면 왜곡 보정을 위해 선택된 라인 신호들이다.
바람직하게, 상기 선택된 라인 신호들은 상기 각 화면의 영역에 따라 3개의 라인 신호들 또는 16개의 라인 신호들이다.
이하에서 본 발명에 따른 실시예를 첨부된 도 5 내지 도 11을 참조하여 상세히 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 화면 왜곡 보정 장치의 구성을 보여주는 블록 다이어그램이다. 도 6은 도 5내 구동 신호 제공 장치의 상세 구성 블록도이다.
도 5의 장치는 소정 개수의 화면 포인트 신호들을 제공하는 제어부로서의 마이크로 컴퓨터(10), 적어도 하나의 인터폴레이션 상수 (본 실시예에서 16 포인트 조정을 위한 상수)를 저장하는 제 1 메모리로서의 EEPROM(20), 상기 적어도 하나의 인터폴레이션 상수를 이용하여 입력하는 각 화면의 상기 포인트 신호들을 인터폴레이션하여 상기 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호(본 실시 예에서, 4개의 구동 신호들 CS1,CS2,CS3,CS4)를 제공하는 장치로서의 FPGA(30), 상기 각 해당 구동 신호에 응답하여 상기 각 화면의 해당 영역의 구동을 스위칭하는 적어도 하나의 스위칭 소자로서의 포토커플러들(40a-40d)을 구비한다.
여기서, 상기 인터폴레이션 상수는 선형 인터폴레이션용 상수 또는 헤르미트 인터폴레이션용 상수이다.
한편, 상기 화면 왜곡은 핀쿠션 및 비선형성 왜곡이다.
상기 화면 포인트 신호들은 화면 왜곡 보정을 위해 선택된 라인 신호들로서, 본 실시 예에서 상기 선택된 라인 신호들은 상기 각 화면의 영역에 따라 3개의 라인 신호들 또는 16개의 라인 신호들이다. 그러나, 상기 보정용 라인들의 수는 임의의 수로 선택 될 수 있다. 도5의 장치는 전술한 바와 같이, 슬림형 텔레비전 수상기에 적용될 수 있다. 도 5와 같이, 본 발명의 실시 예에 따르면 프로그래머블 로직 디바이스(FPGA)를 사용하여 상기 4개의 트랜지스터 구동 신호들을 생성시키는 것에 의해 사용자의 매뉴얼 조정에 따른 오차가 방지된다.
한편, 본 실시 예에서, 상기 화면은 4개의 영역으로 구분되나 상기 각 화면은 적어도 하나의 영역으로 나눠질 수 있다. 따라서, 상기 적어도 하나의 구동 신호와 스위칭 소자는 각각 상기 영역과 동일한 수의 펄스들 및 트랜지스터들 일 수 있다. 상기 트랜지스터는 통상 CMOS FET 또는 바이폴라 트랜지스터 일 수 있다. 도 6에서, 미설명 부호들 (40a-40d)은 상기 적어도 하나의 구동 신호를 발생시키기 위한 것으로 상기 구동 신호와 동일한 개수(본 실시예에서 4개)의 포토 커플러들이다. 도 5에서 상기 FPGA(30)는 ASIC 프로그램화되어 진 것으로, 각각 파라볼라 제어(parabola control)를 수행하는 트랜지스터 스위칭용 펄스들을 제공한다.
한편, 도 5의 FPGA(30)은, 도 6에 나타낸 바와 같이, 상기 제어부와 통신하여 상기 포인트 신호들을 입력하는 슬레이브부(31), 상기 제 1 메모리와 리드 및 라이트를 수행하는 마스터부(32), 상기 슬레이브부(31)와 상기 마스터부(32)로부터의 데이터를 라이트하는 것을 제어하는 제 1 RAM 라이트 콘트롤러(33), 상기 제 1 RAM 라이트 콘트롤러의 제어에 의해 상기 슬레이브부(31)와 상기 마스터부(32)로부 터의 데이터를 테이블 형태로 저장하는 제 2 메모리로서의 RAM/ROM(34), 상기 마스터부(32)를 제어하고 상기 제 2 메모리인 RAM/ROM(34)로부터 데이터를 라이트 하는 것을 제어하는 제 2 RAM 라이트 콘트롤러(35), 입력하는 수직 및 수평 동기 신호들을 이용하여 타이밍 신호를 발생하고 상기 인터폴레이션을 제어하는 타이밍 발생기 및 인터폴레이터 콘트롤러(36), 상기 타이밍 발생기 및 인터폴레이터 콘트롤러(36)에 의해 상기 포인트 신호들을 상기 인터폴레이션 상수들을 이용하여 인터폴레이션하여 적어도 하나의 보정 신호들(CS1,CS2,CS3,CS4)을 제공하는 ALU로서의 인터폴레이터(37), 그리고 상기 적어도 하나의 보정 신호와 상기 타이밍 발생기 및 인터폴레이터 콘트롤러(36)를 거친 상기 포인트 신호들을 합산하여 상기 왜곡이 보정된 구동 신호들을 제공하는 합산기(38)를 구비한다.
전술한 바와 같이, 상기 보정 신호들(CS1,CS2,CS3,CS4)은 상기 스위칭 소자들의 턴 온 신호 및 16 포인트들의 조정 신호들이다.
상기 보정 장치에 따르면, 인터폴레이션에 필요한 적어도 하나의 인터폴레이션 상수가 제조자에 의해 계산되어 상기 메모리에 미리 저장된다. 상기 제어부(10)로부터 입력하는 상기 각 화면의 포인트 신호들은 상기 적어도 하나의 인터폴레이션 상수를 가지고 인터폴레이션 된다. 따라서, 상기 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호가 발생된다. 한편, 상기 각 구동 신호는 상기 각 화면 중 해당 영역용 스위칭 소자의 구동을 위해 사용된다.
도 7a 내지 도 7d는 본 발명의 실시 예에 따른 인터폴레이션 개념을 설명하기 위한 다이어그램들이다.
도 7a는 출력되는 영상 신호를 보여주는 다이어그램이다.
도 7b는 아무론 보정없이 화면 상에 나타나는 신호를 보여주는 다이어그램이다. 도 7c는 상기 FPGA(30)내에서 제공되는 보정 신호를 보여주는 다이어그램이다. 도 7d는 상기 보정 신호를 통해 보정된 상기 영상 신호를 보여주는 다이어그램이다. 상기 보정 신호는 상기 FPGA(30) 내에서 상기 화면상에 나타나는 상기 영상 신호의 선형성 왜곡 및 핀 쿠션 왜곡을 보정하기 위한 신호이다.
전술한 바와 같이, 제조자에 의해 각 화면을 구성하는 약 540개의 스캔 라인들 중 상기 보정 작업을 위해 상기 각 화면의 영역 별로 전체 스캔 라인들이 아닌 3개 또는 16개 라인들이 선택 될 수 있다. 한편, 이 선택된 라인들 사이에 위치하는 선택되지 않은 라인들은 상기 완전한 보정 신호를 만들기 위하여 상기 인터폴레이션 과정에 의해 보간(interpolation)된다.
도 5의 구동 신호 제공 장치, FPGA(30)의 가장 중요한 기능은 주어진 몇 개의 데이터 즉, 해당 영역에 따른 3개 또는 16개의 선택된 포인트 신호들(라인 신호들)을 이용하여 상기 선택된 포인트들(라인들) 사이의 모르는 포인트들의 값을 계산하는 것이다. 이 계산 과정을 인터폴레이션이라 부른다.
본 발명에서는 두가지의 인터폴레이션 방법을 사용한다. 첫 번째는 선형 인터폴레이션이고 두 번째는 헤르미트 인터폴레이션이다. 상기 선형 인터폴레이션은 구현이 간단하다는 장점은 있으나 원하는 품질의 결과를 얻기가 힘들다. 도 8은 상기 선형 인터폴레이션 예를 보여주는 다이어그램이다. 원하는 포인트의 값이 P(t)이고 첫 번째 포인트의 값이 Po, 두 번째의 포인트 값이 P₁일 때, 원하는 포인트 의 값이 P(t)은 아래의 식 (1)에 의해 구해진다.
P(t) = Po + t(P₁- Po)……(1)
상기 헤르미트 인터폴레이션은 최고 3차 방정식을 이용하여야 하므로 구현이 복잡하나 원하는 품질의 결과를 얻을 수 있다. 도 9는 상기 헤르미트 인터폴레이션 예들을 보여주는 다이어그램이다. 원하는 포인트의 값이 P(t)이고 시작 포인트의 값이 Po, 상기 시작 포인트에서의 접선 성분이 Mo, 끝 포인트의 값이 P₁, 그리고 상기 끝 포인트에서의 접선 성분이 M₁일 때, 원하는 포인트의 값이 P(t)은 아래의 식 (2)에 의해 구해진다.
P(t) = (2t³-3t²+1)Po + (t³-2t²+t) Mo + (t³-t²) M₁+ (-2t³+3t²) P₁……(2)
상기 헤르미트 인터폴레이션 알고리즘을 수행하려면 상기 각 화면의 라인마다 전술한 바와 같은 최고 3차 방정식을 수행하여야 한다. 따라서, 상기 3차 방정식을 논리 회로로 구현하기는 매우 어려우므로 상기 헤르미트 인터폴레이션에 필요한 상수 값들을 미리 계산하여 도 6의 상기 EEPROM(20)에 테이블 형태로 저장하는 것이 필요하다. 이후 매 라인마다 필요한 상수값들 을 상기 EEPROM(20)으로부터 읽어와 상기 헤르미트 인터폴레이션를 수행하게 된다.
예로서, 상기 각 화면의 540 포인트들 (각 화면의 1필드에 해당하는 라인들수)중 16 포인트들이 상기 인터폴레이션을 위해 선택되는 경우, 상기 16 포인트들은 바로 1필드(field)에 해당하는 540 라인들로 인터폴레이션(interpolation) 된다. 상기 헤르미트 인터폴레이션은 아래의 식(3)과 같이 수행된다.
P(t) = (2t³-3t²+1)Po + (t³-2t²+t) Mo + (t³-t²) M₁+ (-2t³+3t²) P₁= (2t³-3t²+1)Po + (t³-2t²+t) (P₁- Po) + (t³-t²) (P₂- P₁)+ (-2t³+3t²) P₁= (t³-t²-t+1)Po + (-2t³+2t²+t)P₁- (-t³+t²)P₂ ……(3)
식 (3)에서, 독립 변수들 (Po, P₁,P₂) 앞의 항목들 (t³-t²-t+1, -2t³+2t²+t, -t³+t²)은 상수들(Co, C₁,C₂) 로서 전술한 바와 같이 미리 계산되어 상기 EEPROM(20)에 테이블 형태로 저장된다.
또 다른 예로서, 상기 각 화면의 540 포인트들 (각 화면의 1필드에 해당하는 라인들수)중 3 포인트들이 상기 인터폴레이션을 위해 선택되는 경우, 먼저 3 포인트들이 16 포인트들로 보간되고 나서 다시 540 라인들(또는 포인트들)로 보간된다. 상기 헤르미트 인터폴레이션은 아래의 식(4)와 같이 수행된다. 이때, 식(3)에서 중간 변수들(Mo,M₁)은 “0”으로 설정된다.
P(t) = (2t³-3t²+1)Po + (t³-2t²+t) Mo + (t³-t²) M₁+ (-2t³+3t²) P₁= (2t³-3t²+1)Po + (-2t³+3t²)P₁……(4)
식 (4)에서, 독립 변수들 (Po, P₁) 앞의 항목들 (2t³-3t²+1, -2t³+3t²)은 상수들(Co, C₁)로서 전술한 바와 같이 미리 계산되어 상기 EEPROM(20)에 테이블 형태로 저장된다.
도 10은 본 실시 예에 따라서, 상기 선택된 16 포인트들을 가지고 선형성 왜곡 및 핀 쿠션 왜곡을 보정하는 방법을 설명하는 다이어그램이다. 도 11a는 16 포인트들이 보정을 위해 선택된 경우, 상기 화면의 왜곡을 조정하기 전의 화면의 실제 핀 쿠션을 보여주는 사진이다. 도 11b는 상기 화면의 왜곡을 조정한 후의 실제 핀 쿠션을 보여주는 사진이다. 도 11c는 도 11b 내에 있는 상기 핀 쿠션 보정용 데이터의 온 스크린 디스플레이(OSD: on screen display)의 확대도이다.
도 10에서, 미 설명 부호들 (CS1, CS2, CS3, CS4)은 상기 왜곡이 보정된 상태로 상기 FPGA(30)로부터 출력되는 최종 구동 신호들이다. 도 10에 나타낸 바와 같이, 상기 최종 구동 신호들 (CS1, CS2, CS3, CS4)은 상기 왜곡이 보정된 상태이므로 일직선 형태를 갖는다. 한편, 파형들(S1)은 보정되지 않은체 실제 화면에 나타나는 구동 신호들이고, 왜곡된 형태들을 갖는다. 파형들(S2)은 상기 FPGA(30)내의 인터펄레이터(37)에서 상기 합산기(38)로 출력되는 보정 파형들이다. 도 10에서, 상기 최종 구동 신호들 (CS1, CS2, CS3, CS4)은 순서대로 상호간 1.5 μsec, 3.3 μsec, 6.0 μsec, 8.6 μsec 간격을 갖는다. 도 10에서, 상기 화면은 3개 영역으로 구분되며 영역 1 및 영역 3은 각각 왜곡 보정을 위해 3개의 포인트들(또는 라인들)이 선택되며, 영역 2에서는 16개의 포인트들이 선택된다. 다시말해서, 수평 펄스(H-pulse)인 상기 각 구동 신호는 상기 영역 2에서 상기 16 포인트들을 순차적으로 가변시키면서 상기 인터폴레이션을 수행하는 것에 의해 각 포인트 사이의 포인트들에서 상기 보정 파형을 얻는다. 따라서, 원하는 대로 상기 화면의 세로(column) 라인들을 왜곡없이 보정할 수 있다. 상기 영역1 및 영역 3의 경우도 동일한 과정으로 각각 3 포인트들 만을 이동하여 인터펄레이션 하므로서 상기 보정 파형들을 구하고 상기 세로 라인들을 보정하게 된다.
전술한 바와 같이, 본 발명은 다음과 같은 효과를 갖는다.
첫째, 프로그래머블 로직을 이용하여 트랜지스터의 온 타이밍을 정확하게 발생시킬 수 있다.
둘째, 인터폴레이션 방법을 이용하여 부정확한 기판 조정 과정을 생략할 수 있다.

Claims (21)

  1. 적어도 하나의 인터폴레이션 상수를 저장하는 메모리;
    상기 적어도 하나의 인터폴레이션 상수를 이용하여 입력하는 화면 신호를 인터폴레이션하여 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호를 제공하는 장치; 그리고
    상기 각 해당 구동 신호에 응답하여 상기 각 화면의 해당 영역의 구동을 스위칭하는 적어도 하나의 스위칭 소자를 구비함을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  2. 제 1 항에 있어서,
    상기 인터폴레이션 상수는 선형 인터폴레이션용 상수임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  3. 제 1 항에 있어서,
    상기 인터폴레이션 상수는 헤르미트 인터폴레이션용 상수임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  4. 제 1 항에 있어서,
    상기 각 화면은 적어도 하나의 영역으로 나눠지고 상기 적어도 하나의 구동 신호와 스위칭 소자는 각각 상기 영역과 동일한 수의 펄스들 및 트랜지스터들 임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  5. 제 1 항에 있어서,
    상기 구동 신호를 제공하는 장치는 상기 적어도 하나의 구동 신호를 발생시키기 위하여 상기 구동 신호와 동일한 개수의 적어도 하나의 포토 커플러를 구비함을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  6. 제 1 항에 있어서,
    상기 메모리는 EEPROM 임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  7. 적어도 하나의 인터폴레이션 상수를 저장하는 제 1 메모리; 소정 개수의 화면 포인트 신호들을 제공하는 제어부;
    상기 적어도 하나의 인터폴레이션 상수를 이용하여 입력하는 각 화면의 상기 포인트 신호들을 인터폴레이션하여 상기 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호를 제공하는 장치; 그리고
    상기 각 해당 구동 신호에 응답하여 상기 각 화면의 해당 영역의 구동을 스위칭하는 적어도 하나의 스위칭 소자를 구비함을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  8. 제 7 항에 있어서,
    상기 왜곡은 핀쿠션 및 비선형성 임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  9. 제 7 항에 있어서,
    상기 화면 포인트 신호들은 화면 왜곡 보정을 위해 선택된 라인 신호들 임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  10. 제 9 항에 있어서,
    상기 선택된 라인 신호들은 상기 각 화면의 영역에 따라 3개의 라인 신호들 또는 16개의 라인 신호들임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  11. 제 7 항에 있어서,
    상기 영상 기기의 화면 왜곡 보정 장치는,
    상기 제어부와 통신하여 상기 포인트 신호들을 입력하는 슬레이브부,
    상기 제 1 메모리와 리드 및 라이트를 수행하는 마스터부,
    상기 슬레이브부와 상기 마스터부로부터의 데이터를 라이트하는 것을 제어하는 제 1 라이트 콘트롤러,
    상기 제 1 라이트 콘트롤러의 제어에 의해 상기 슬레이브부와 상기 마스터부 로부터의 데이터를 테이블 형태로 저장하는 제 2 메모리,
    상기 마스터부를 제어하고 상기 제 2 메모리로부터 데이터를 라이트 하는 것을 제어하는 제 2 라이트 콘트롤러,
    입력하는 수직 및 수평 동기 신호들을 이용하여 타이밍 신호를 발생하고 상기 인터폴레이션을 제어하는 타이밍 발생기 및 인터폴레이터 콘트롤러,
    상기 타이밍 발생기 및 인터폴레이터 콘트롤러에 의해 상기 포인트 신호들을 상기 인터폴레이션 상수들을 이용하여 인터폴레이션하여 적어도 하나의 보정 신호들을 제공하는 인터폴레이터,
    그리고 상기 적어도 하나의 보정 신호와 상기 타이밍 발생기 및 인터폴레이터 콘트롤러를 거친 상기 포인트 신호들을 합산하여 상기 왜곡이 보정된 구동 신호들을 제공하는 합산기를 구비함을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  12. 제 11 항에 있어서,
    상기 제 2 메모리는 RAM 또는 ROM 임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  13. 제 11 항에 있어서,
    상기 인터폴레이터는 연산 논리 장치(ALU) 임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  14. 제 11 항에 있어서,
    상기 제 1 및 제 2 라이트 콘트롤러는 RAM 라이트 콘트롤러 임을 특징으로 하는 영상 기기의 화면 왜곡 보정 장치.
  15. 메모리를 갖는 영상기기에 있어서,
    인터폴레이션에 필요한 적어도 하나의 인터폴레이션 상수를 계산하여 상기 메모리에 미리 저장하는 스텝; 그리고
    상기 적어도 하나의 인터폴레이션 상수를 가지고 입력하는 각 화면의 적어도 하나의 포인트 신호를 인터폴레이션하여 상기 각 화면의 왜곡을 보정할 수 있는 적어도 하나의 구동 신호를 발생시키는 스텝을 구비함을 특징으로 하는 영상 기기에서 화면 왜곡을 보정하는 방법.
  16. 제 15 항에 있어서,
    상기 각 구동 신호는 상기 각 화면 중 해당 영역용 스위칭 소자의 구동을 위해 사용됨을 특징으로 하는 영상 기기에서 화면 왜곡을 보정하는 방법.
  17. 제 15 항에 있어서,
    상기 화면 포인트 신호들은 화면 왜곡 보정을 위해 선택된 라인 신호들 임을 특징으로 하는 영상 기기에서 화면 왜곡을 보정하는 방법.
  18. 제 17 항에 있어서,
    상기 선택된 라인 신호들은 상기 각 화면의 영역에 따라 3개의 라인 신호들 또는 16개의 라인 신호들 임을 특징으로 하는 영상 기기에서 화면 왜곡을 보정하는 방법.
  19. 제 15 항에 있어서,
    상기 인터폴레이션 상수는 선형 인터폴레이션용 상수임을 특징으로 하는 영상 기기에서 화면 왜곡을 보정하는 방법.
  20. 제 15 항에 있어서,
    상기 인터폴레이션 상수는 헤르미트 인터폴레이션용 상수임을 특징으로 하는 영상 기기에서 화면 왜곡을 보정하는 방법.
  21. 제 15 항에 있어서,
    상기 각 화면은 적어도 하나의 영역으로 나눠지고 상기 적어도 하나의 구동 신호는 하나 또는 그 이상의 펄스 파형 신호들임을 특징으로 하는 영상 기기에서 화면 왜곡을 보정하는 방법.
KR1020050082788A 2005-09-06 2005-09-06 영상기기의 화면 왜곡 보정 장치 및 방법 KR100744516B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050082788A KR100744516B1 (ko) 2005-09-06 2005-09-06 영상기기의 화면 왜곡 보정 장치 및 방법
US11/318,586 US20070052731A1 (en) 2005-09-06 2005-12-28 Apparatus and method for correcting image distortion in display device
CNA2006100058633A CN1928987A (zh) 2005-09-06 2006-01-11 在显示设备中用于校正图像失真的装置和方法
EP06250582A EP1761039A3 (en) 2005-09-06 2006-02-03 Apparatus and method for correcting image distorsion in display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082788A KR100744516B1 (ko) 2005-09-06 2005-09-06 영상기기의 화면 왜곡 보정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070027314A KR20070027314A (ko) 2007-03-09
KR100744516B1 true KR100744516B1 (ko) 2007-08-01

Family

ID=37478952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082788A KR100744516B1 (ko) 2005-09-06 2005-09-06 영상기기의 화면 왜곡 보정 장치 및 방법

Country Status (4)

Country Link
US (1) US20070052731A1 (ko)
EP (1) EP1761039A3 (ko)
KR (1) KR100744516B1 (ko)
CN (1) CN1928987A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10045012B2 (en) 2014-07-31 2018-08-07 Samsung Electronics Co., Ltd. Display apparatus and method of controlling screen thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010023399A (ko) * 1997-08-29 2001-03-26 톰슨 라이센싱 에스.에이. 디지털식 라스터 보정 장치
JP2003008925A (ja) 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd 水平リニアリティ補正回路
JP2004056570A (ja) 2002-07-22 2004-02-19 Matsushita Electric Ind Co Ltd 画像歪み補正装置および画像歪み補正用データ作成装置
KR20040064061A (ko) * 2003-01-09 2004-07-16 엘지전자 주식회사 영상 왜곡 보정 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808826A (en) * 1986-04-08 1989-02-28 Technicare Corporation Smooth dot density spatial distortion correction in photon imaging devices
JP2861333B2 (ja) * 1990-08-29 1999-02-24 松下電器産業株式会社 画像補正装置
WO1994003920A1 (en) * 1992-08-03 1994-02-17 Capetronic Computer Usa (Hk) Inc. Automatic monitor alignment system
JPH06259541A (ja) * 1992-10-30 1994-09-16 Toshiba Corp 画像歪み補正方法およびそのシステム
JP3034751B2 (ja) * 1993-05-07 2000-04-17 三菱電機株式会社 ディジタルコンバージェンス装置
US6014168A (en) * 1996-04-26 2000-01-11 Display Laboratories, Inc. Screen mapping of a cathode ray tube
JP3747068B2 (ja) * 1996-04-26 2006-02-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ スプライン波形発生
US6281950B1 (en) * 1997-06-16 2001-08-28 Display Laboratories, Inc. High speed digital zone control
US6982766B1 (en) * 1997-08-29 2006-01-03 Thomson Licensing Digital raster correction
JP2001013917A (ja) * 1999-06-30 2001-01-19 Hitachi Ltd ディスプレイ装置
US6433840B1 (en) * 1999-07-22 2002-08-13 Evans & Sutherland Computer Corporation Method and apparatus for multi-level image alignment
KR100414083B1 (ko) * 1999-12-18 2004-01-07 엘지전자 주식회사 영상왜곡 보정방법 및 이를 이용한 영상표시기기
KR100571219B1 (ko) * 2003-01-08 2006-04-13 엘지전자 주식회사 3차원 가상 스크린 기반 영상왜곡 보정장치
US7529424B2 (en) * 2003-05-02 2009-05-05 Grandeye, Ltd. Correction of optical distortion by image processing
US7636498B2 (en) * 2003-06-02 2009-12-22 Olympus Corporation Image processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010023399A (ko) * 1997-08-29 2001-03-26 톰슨 라이센싱 에스.에이. 디지털식 라스터 보정 장치
JP2003008925A (ja) 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd 水平リニアリティ補正回路
JP2004056570A (ja) 2002-07-22 2004-02-19 Matsushita Electric Ind Co Ltd 画像歪み補正装置および画像歪み補正用データ作成装置
KR20040064061A (ko) * 2003-01-09 2004-07-16 엘지전자 주식회사 영상 왜곡 보정 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10045012B2 (en) 2014-07-31 2018-08-07 Samsung Electronics Co., Ltd. Display apparatus and method of controlling screen thereof

Also Published As

Publication number Publication date
KR20070027314A (ko) 2007-03-09
EP1761039A2 (en) 2007-03-07
US20070052731A1 (en) 2007-03-08
CN1928987A (zh) 2007-03-14
EP1761039A3 (en) 2011-10-05

Similar Documents

Publication Publication Date Title
KR100347132B1 (ko) 컬러 텔레비젼 투사 장치
US5627605A (en) Method for correcting digital convergence of multi-mode projection television
JPH03276968A (ja) 非線形量子化回路の誤差補正方法および回路
KR100744516B1 (ko) 영상기기의 화면 왜곡 보정 장치 및 방법
KR100251151B1 (ko) 디스플레이소자의비선형특성보정장치및그보정방법
US6753932B2 (en) Method and apparatus for controlling convergence of color signals
JPH07162878A (ja) コンバーゼンス調整回路及び投写型表示装置
KR100448613B1 (ko) 왜곡 보정 회로 및 표시 장치
JPH11509705A (ja) スプライン波形発生
US5379062A (en) Grid correction device for a television set
US20100020000A1 (en) Image output device, projector, and control method of image output device
JPS58101586A (ja) コンバ−ゼンス補正回路
KR100308259B1 (ko) 디지탈콘버젼스보정장치
JPH0646437A (ja) コンバーゼンス補正装置
JPH07107501A (ja) カラー表示機器のコンバーゼンス補正装置
KR20100005734A (ko) 음극선관 래스터의 동적 회전 정렬을 제공하기 위한 방법 및 장치
JPH1013850A (ja) デジタルコンバーゼンス装置
JPH0468688A (ja) ディジタルコンバーゼンス補正装置
KR960014235B1 (ko) 디지탈 콘버젼스 보정 장치
JPH04162895A (ja) ディジタルコンバーゼンス装置
KR970007801B1 (ko) 디지탈 컨버젼스 데이타 송신 시스템
JPH03249892A (ja) ディジタルコンバーゼンス回路
JPH066632A (ja) マルチ画面表示装置およびその方法
JPS6169290A (ja) 色ズレ補正回路
JP2856462B2 (ja) パターン表示回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee