JP2004056570A - 画像歪み補正装置および画像歪み補正用データ作成装置 - Google Patents
画像歪み補正装置および画像歪み補正用データ作成装置 Download PDFInfo
- Publication number
- JP2004056570A JP2004056570A JP2002212542A JP2002212542A JP2004056570A JP 2004056570 A JP2004056570 A JP 2004056570A JP 2002212542 A JP2002212542 A JP 2002212542A JP 2002212542 A JP2002212542 A JP 2002212542A JP 2004056570 A JP2004056570 A JP 2004056570A
- Authority
- JP
- Japan
- Prior art keywords
- correction data
- memory
- correction
- read
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Abstract
【課題】低コストでＣＲＴテレビ受像機等の画面歪みを補正し、補正誤差を軽減することのできる画像歪み補正装置および補正用データ作成装置を提供する。
【解決手段】画像歪み補正装置１０の補正用データ供給部１は、予め生成された補正用データＤｃを格納しており、補正用データ供給要求信号Ｒｓに基づいて、補正用データＤｃを補正用データメモリ３に供給する。補正用データメモリ３は、書き込み領域選択信号Ｒｗおよび書き込みアドレス指定信号Ａｗ基づいて、供給された補正用データＤｃを書き込む。補正用データメモリ３は、読み出し領域選択信号Ｒｒおよび読み出しアドレス指定信号Ａｒに基づいて、書き込まれた補正用データＤｃを読み出し、補正用データ補間回路５に並列で出力する。補正用データ補間回路５は、読み出された補正用データＤｃを用いて、所定の線形補間を行い補正演算部６に供給する。
【選択図】 図１
【解決手段】画像歪み補正装置１０の補正用データ供給部１は、予め生成された補正用データＤｃを格納しており、補正用データ供給要求信号Ｒｓに基づいて、補正用データＤｃを補正用データメモリ３に供給する。補正用データメモリ３は、書き込み領域選択信号Ｒｗおよび書き込みアドレス指定信号Ａｗ基づいて、供給された補正用データＤｃを書き込む。補正用データメモリ３は、読み出し領域選択信号Ｒｒおよび読み出しアドレス指定信号Ａｒに基づいて、書き込まれた補正用データＤｃを読み出し、補正用データ補間回路５に並列で出力する。補正用データ補間回路５は、読み出された補正用データＤｃを用いて、所定の線形補間を行い補正演算部６に供給する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号を元に画像をＣＲＴテレビ受像機等に表示する際に生じる歪みを補正する画像歪み補正装置、およびそのための補正用データを作成する補正用データ作成装置、並びにその方法に関する。
【０００２】
【従来の技術】
従来、映像信号を元に画像をＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：陰極線管、ブラウン管）テレビ受像機等に表示する際に生じる歪みに対する、直線性歪み補正やピンクション歪み補正等の偏向歪み補正は、水平偏向回路において行われてきた。しかし、近年、ＣＲＴの薄型化や大型化によって、これらの偏向歪みの量が大きくなる傾向にあり、このような大きな歪みの補正を上記水平偏向回路によって行うことは、水平偏向回路の大型化、部品点数の増大、および消費電力の増大等の問題が発生する。
【０００３】
そこで、上記水平偏向回路によって補正しきれない歪みを、信号処理により保証する方法が、特願平１１−１７５７２号公報等で開示されている。以下、図７を参照して、当該公報で開示された画像表示補正装置について説明する。
【０００４】
図７は、上記画像表示補正装置において予め生成された補正用データを用いて入力映像信号を補正演算する構成を示す機能ブロック図である。なお、図７では、本発明に関わる機能ブロックについてのみ示し、他の処理ブロックについては図示を省略する。図７において、上記画像表示補正装置は、補正用データ供給部１０１、メモリ書き込み制御回路１０２、補正用データメモリ１０３、メモリ読み出し制御回路１０４、補正演算部１０５、およびＣＲＴ１０６を備えている。メモリ書き込み制御回路１０２は、入力映像信号Ｄｉｎに同期した同期パルスＰｓ等に基づいて、その入力映像信号Ｄｉｎに応じた補正用データＤｃを供給するように補正用データ供給部１０１に指示する。補正用データ供給部１０１は、ＣＲＴ１０６に対して予め生成された補正用データＤｃを、メモリ書き込み制御回路１０２の指示に基づいて補正用データメモリ１０３に供給し書き込む。補正用データメモリ１０３は、補正用データ供給部１０１から供給される１画面分の補正用データＤｃを格納する。メモリ読み出し制御回路１０４は、同期パルスＰｓに基づいて現在入力映像信号Ｄｉｎの補正演算に必要な補正用データＤｃを補正用データメモリ１０３から読み出し、補正演算部１０５に供給する。補正演算部１０５は、ＣＲＴ１０６の画素毎に対応させて補正用データメモリ１０３に格納された補正用データＤｃを用いて、入力映像信号Ｄｉｎの補正演算を行うことによって偏向歪み補正を行い、当該補正後の入力映像信号をＣＲＴ１０６に出力する。そして、ＣＲＴ１０６では、偏向歪みが補正された映像が表示される。
【０００５】
ここで、図８を参照して、上記画像表示補正装置で用いられる補正用データＤｃについて説明する。なお、図８は、ＣＲＴ１０６に表示される画像をその座標に関連させて示している。図８において、画像２００ａは、本来ＣＲＴ１０６に表示されるべき画像（図８の破線で示す部分）であり、画像２００ｂは、未補正でＣＲＴ１０６に表示される歪みを伴う画像（図８で実線で示す部分）の一例である。つまり、上述した歪みは、これらの画像２００ａおよび２００ｂとの差分によって表すことができる。例えば、ＣＲＴ１０６に本来表示されるべき画像２００ａにおける任意の画素Ｍｓの位置を、座標Ｍｓ（ｖ，ｗ）で示す。この画素Ｍｓは、未補正でＣＲＴ１０６に表示される歪みを伴う画像２００ｂにおいては、画素Ａに対応し、その座標はＡ（ｉａ，ｊａ）である。このような補正前後の座標関係を、それぞれの画素毎にアドレス情報Ｍｓ（ｖ，ｗ）＝Ａ（ｉａ，ｊａ）となるよう、移動量等の補正に用いるデータが補正用データＤｃに設定される。つまり、補正用データＤｃは、画像２００ａおよび２００ｂとの差分を、それぞれの画素間の移動量で求められる。なお、典型的には、映像信号を元に表示される画像における画素に対応した１画面全画素分の補正用データＤｃが、予めＣＲＴ１０６毎に設定される。また、上記歪みがＲＧＢ色毎に異なる場合、それぞれのＲＧＢ色毎に補正用データＤｃが設定される。
【０００６】
上述した補正用データＤｃは、一例として、映像信号を元に表示される画像における全ての画素毎に設定される。他の例としては、補正用データＤｃは、上記画像を複数の領域に分割し、各分割領域毎の代表画素にのみ設定され、それ以外の画素における補正用データは、代表画素の補正用データＤｃから推測する方法もある。
【０００７】
補正演算部１０５は、上述のように予め設定された補正用データＤｃを用いて、入力映像信号Ｄｉｎを補正演算することによって、ＣＲＴ１０６に本来表示されるべき画像２００ａが表示できるようにする。このとき、補正演算部１０５では、補正用データＤｃに基づいて、入力映像信号Ｄｉｎに対してＣＲＴ１０６で発生する歪み特性（図８の画像２００ａから画像２００ｂへの変形）とは逆方向に変形するような補正演算が行われる。つまり、補正演算部１０５によって、ＣＲＴ１０６が有している歪み特性とは逆方向に予め入力映像信号Ｄｉｎが歪められることによって、ＣＲＴ１０６が有している歪み特性と相殺され、結果的にＣＲＴ１０６に本来表示されるべき画像２００ａを表示することができる。
【０００８】
なお、上述したように、補正用データＤｃが上記分割領域毎の代表画素にのみ設定されている場合は、補正演算部１０５で入力映像信号Ｄｉｎを補正演算する前に、上記代表画素に設定されている補正用データＤｃに対して、予め線形補間等を行うことによって、それ以外の画素における補正用データが推定して求められる。そして、補正演算部１０５は、補間されることによってＣＲＴ１０６で表示される全ての画素毎に求められた補正用データを用いて、上述した入力映像信号Ｄｉｎの補正演算を行う。
【０００９】
【発明が解決しようとする課題】
ここで、補正用データ供給部１０１には、一般的には、フラッシュメモリ等の固定メモリが用いられ、補正用データメモリ１０３には、補正演算部１０５のアクセス速度を高めるために高速な記憶媒体としてＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が用いられる。したがって、入力映像信号Ｄｉｎに同期して補正用データメモリ１０３から補正演算部１０５に補正用データＤｃを出力する速度に対して、補正用データ供給部１０１が補正用データメモリ１０３に補正用データＤｃを書き込む速度が遅くなるため、補正用データメモリ１０３には１画面分の補正用データＤｃを格納できる容量を確保する必要がある。つまり、補正用データメモリ１０３には、典型的には、映像信号を元に表示される画像における全ての画素に対応した１画面全画素分の補正用データＤｃが格納される。また、補正演算部１０５が各画素のＲＧＢ色に対して別々に補正演算する場合、それぞれＲＧＢ色別々の補正用データＤｃが格納される。したがって、このような場合、補正用データメモリ１０３には、１画面全画素分の補正用データＤｃを格納するための大容量メモリが必要となるため、コストアップの原因となる。また、上述したように、補正用データメモリ１０３から読み出された補正用データＤｃを別の機能ブロック（図示せず）を設けて線形補間等を行うことによって、補正用データメモリ１０３にサンプリングされた代表画素に対応した補正用データＤｃのみを格納し、補正用データＤｃの総量を削減することもできるが、この場合も１画面分の補正用データＤｃを格納する容量が必要である。
【００１０】
また、補正用データ供給部１０１が補正用データメモリ１０３に補正用データＤｃを書き込む処理は、当該画像表示補正装置の電源ＯＮ時等に行われ、その後、水平偏向周波数または垂直偏向周波数が変化（以下、画面モード変化とする）した場合等、その画面モードに応じた新たな補正用データＤｃを補正用データメモリ１０３に書き込む必要がある場合に行われる。このような補正用データメモリ１０３に補正用データＤｃを書き込む処理は、現在、補正演算部１０５で行われている補正演算に影響を与えない期間に行われ、一般的には、垂直帰線期間等の補正用データＤｃが変化しても問題が発生しない期間が用いられる。しかし、補正用データ供給部１０１が補正用データメモリ１０３に１画面分の補正用データＤｃを書き込む処理速度が遅く上記期間中に書き込み処理が完了しない場合、上記補正演算が正常に動作しないため、偏向歪みが補正されていない映像がＣＲＴ１０６に表示されたり、ＣＲＴ１０６の表示画面を消去する処理（ブラックアウト）等を行う必要がある。このような状態を防止するために、別の補正用データメモリを設け、画面モードの変化時に書き込むべき補正用データを予め別の補正用データメモリに格納し、上記垂直帰線期間等に補正用データを読み出すメモリを変更する等を行うことも可能であるが、結果的に、補正用データを格納するためのコストが増加することになる。
【００１１】
なお、これらの課題は、補正用データ供給部１０１の処理速度を高速にすることにより解決することができるが、一般的に高速な補正用データ供給部１０１は、データおよびアドレス制御等もパラレルインターフェースを用いたハードウェア構成になるため、回路構成が複雑になり、非常に高価であるため、コストアップとなる。
【００１２】
また、上述した補正用データＤｃは、一般的には、予め補正用データ作成装置によって、ＣＲＴ１０６に表示された画像を撮像し、この撮像された画像と適正に表示されるべき基準画像とを比較することによって、それぞれＣＲＴ１０６毎に作成される。つまり、上述した撮像や基準画像との比較等の処理で高周波歪み等の影響で、誤差を有する補正用データＤｃが作成されることも考えられる。このような誤差を有する補正用データＤｃを用いて、補正演算部１０５が入力映像信号Ｄｉｎを補正した場合、ＣＲＴ１０６に表示される画像に対しても、誤差を有した補正が行われることになる。これは、上述した代表画素の補正用データＤｃを用いた補正についても、線形補間によって新たに生成される補正用データに関しては複数の代表画素の補正用データＤｃを用いて演算を行うため、その誤差は軽減されて生成されるが、上記代表画素の補正用データＤｃは、そのまま用いられるため、同様に誤差を有した補正が行われることになる。
【００１３】
それ故に、本発明の目的は、低コストでＣＲＴテレビ受像機等の画面歪みを補正し、補正誤差を軽減することのできる画像歪み補正装置、およびそのための補正用データを作成する補正用データ作成装置、並びにその方法を提供することである。
【００１４】
【課題を解決するための手段および発明の効果】
上記目的を達成するために、本発明は、以下に述べるような特徴を有している。
第１の発明は、入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための画像歪み補正装置であって、
歪みを補正するための補正用データを予め画像における１画面分格納する補正用データ供給部と、
補正用データ供給部に格納された補正用データの一部を、映像信号と同期した補正に必要な走査線分先読みして記憶する補正用データメモリと、
補正用データメモリに記憶された補正用データを用いて、所定の補間演算を行うことによって少なくとも１本の走査線用の完全な補正用データを生成する補正用データ補間回路と、
補正用データ補間回路で生成された完全な補正用データを用いて、現在入力している映像信号の走査線に同期して映像信号の補正を行う補正演算部とを備える。
【００１５】
第１の発明によれば、映像信号を元に陰極線管テレビ受像機に表示される画像に生じる歪みを補正する際に、補正用データ供給部に格納された１画面分の補正用データの一部を、必要なデータ量だけ先読みして補正用データメモリに書き込み、当該補正用データを用いて順次補正用データの補間演算を行うことにより、最小限の記憶容量の補正用データメモリでコスト低減された画像歪み補正装置を構成することができる。また、歪み補正の状態を変えるために補正用データメモリに書き込まれる補正用データを変更する必要がある場合等でも、補正用データの変更は、最長でも１フィールドの期間があれば、変更を完了すること可能であり、迅速な変更が可能となる。
【００１６】
第２の発明は、第１の発明に従属する発明であって、
補正用データメモリは、少なくとも補正用データ供給部に格納された１本の走査線分の補正用データが記憶可能な複数の記憶領域に分割され、当該記憶領域にはそれぞれ１本の走査線分の補正用データが記憶され、
さらに、映像信号に含まれる水平同期パルスに応じて、補正用データ供給部に補正用データを供給させるための補正用データ供給要求信号を出力し、かつ補正用データメモリに供給された補正用データを書き込む記憶領域を指定するための書き込み領域選択信号を出力するメモリ書き込み制御回路と、
水平同期パルスに応じて、補正用データメモリに記憶された補正用データを補正用データ補間回路に読み出す記憶領域を指定するための読み出し領域選択信号を出力するメモリ読み出し制御回路とを備える。
【００１７】
第２の発明によれば、映像信号を元に陰極線管テレビ受像機に表示される画像に生じる歪みを補正する際に、補正用データ供給部に記憶された１画面分の補正用データの一部を映像信号の水平同期パルスに同期させて補正に必要なデータ量だけ補正用データメモリに書き込み、当該補正用データを用いて順次補正用データの補間演算を行うことにより、最小限の記憶容量の補正用データメモリで画像歪み補正装置を構成することができる。また、歪み補正の状態を変えるために補正用データメモリに書き込まれる補正用データを変更する必要がある場合等でも、補正用データの変更は、上記水平同期パルスに同期させて最長でも１フィールドの期間があれば、変更を完了すること可能であり、迅速な変更が可能となる。また、比較的容易な回路構成で実現することができ、実用上きわめて有利なものである。
【００１８】
第３の発明は、第２の発明に従属する発明であって、
補正用データメモリの複数の記憶領域は、それぞれラインメモリで構成されることを特徴とする。
【００１９】
第３の発明によれば、補正用データメモリを複数のラインメモリで構成することによって、シングルポートまたはデュアルポートの一般的なメモリを用いることに比べて、書き込みおよび読み出しの制御回路を簡略化することが可能となる。
【００２０】
第４の発明は、第２の発明に従属する発明であって、
メモリ書き込み制御回路が書き込み領域選択信号で指定する補正用データメモリの記憶領域と、メモリ読み出し制御回路が読み出し領域選択信号で指定する補正用データメモリの記憶領域とは、異なる記憶領域が指定される。
【００２１】
第４の発明によれば、映像信号の水平同期パルスと同期して、補正用データの書き込みおよび補正に必要な補正用データの読み出しを同時に行うことができる。
【００２２】
第５の発明は、第４の発明に従属する発明であって、
補正用データ供給部に格納されている補正用データは、画像における走査線方向に所定の間隔を有した代表画素に対する走査線毎のデータであり、
メモリ書き込み制御回路は、水平同期パルスと同期して、補正用データ供給要求信号によって１本の走査線分の補正用データを供給する指示を出力し、かつ補正用データメモリに供給された１本の走査線分の補正用データを記憶させる領域として、書き込み領域選択信号によって水平同期パルスと同期して順次別の記憶領域の１つを選択して指定する。
【００２３】
第５の発明によれば、補正用データ供給部から補正用データメモリへ供給するデータ量が低減されるため、比較的低速な補正用データ供給部を用いることが可能となり、さらに画像歪み補正装置のコスト低減が可能である。
【００２４】
第６の発明は、第５の発明に従属する発明であって、
補正用データ補間回路は、読み出し領域選択信号で指定された複数の記憶領域に記憶された補正用データを用いて、補間演算を行うことによって、画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成して１本の走査線用の完全な補正用データを生成する。
【００２５】
第６の発明によれば、予め格納された補正用データに撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じている場合、当該補正用データも補間演算することによって再生成されるため、誤差が拡散され歪み補正精度を向上させることが可能である。
【００２６】
第７の発明は、第４の発明に従属する発明であって、
補正用データ供給部に格納されている補正用データは、画像における所定の走査線間隔毎に、かつ走査線方向に所定の間隔を有した代表画素に対する格子状のデータであり、
メモリ書き込み制御回路は、所定の走査線間隔毎の水平同期パルスと同期して、補正用データ供給要求信号によって１本の走査線分の補正用データを供給する指示を出力し、かつ補正用データメモリに供給された１本の走査線分の補正用データを記憶させる領域として、書き込み領域選択信号によって順次別の記憶領域の１つを選択して指定する。
【００２７】
第７の発明によれば、補正用データ供給部から補正用データメモリへ供給するデータ量がさらに低減され、水平同期パルスと同期して１走査線分の補正用データを供給する必要がないため、さらに低速な補正用データ供給部を用いることが可能となる。つまり、補正用データ供給部を含めたシステムのコストを低減することが可能となる。
【００２８】
第８の発明は、第７の発明に従属する発明であって、
補正用データ補間回路は、読み出し領域選択信号で指定された複数の記憶領域に記憶された補正用データを用いて補間演算を行うことによって、画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成して１本の走査線用の完全な補正用データを生成する。
【００２９】
第８の発明によれば、予め格納された補正用データに撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じている場合、当該補正用データも補間演算することによって再生成されるため、誤差が拡散され歪み補正精度を向上させることが可能である。
【００３０】
第９の発明は、第７の発明に従属する発明であって、
補正用データ供給部は、補正用データメモリへの読み出しがシリアルインターフェースのメモリで構成されることを特徴とする。
【００３１】
第９の発明によれば、補正用データ供給部にシリアルインターフェースのメモリを用いることにより、部品の実装面積および補正用データメモリへの補正用データの供給に必要となるデータ線の本数を減らすことが可能となる。
【００３２】
第１０の発明は、第２の発明に従属する発明であって、
メモリ書き込み制御回路が書き込み領域選択信号で指定する補正用データメモリの記憶領域と、メモリ読み出し制御回路が読み出し領域選択信号で指定する補正用データメモリの記憶領域とは、映像信号に基づいた所定のタイミングで初期化される。
【００３３】
第１０の発明によれば、ノイズ等により、書き込み領域選択信号と読み出し領域選択信号とのタイミングが乱された場合でも、所定の期間で初期化されることにより再びタイミングを合わせることが可能となる。
【００３４】
第１１の発明は、第２の発明に従属する発明であって、
補正用データ供給部に格納される補正用データは、映像信号の複数の映像方式に基づいてそれぞれ別に格納されており、
補正用データ供給部は、入力された映像信号の映像方式に応じた補正用データを補正用データメモリに供給する。
【００３５】
第１１の発明によれば、補正用データ供給部に複数の映像方式に対応した補正用データを記憶することによって、水平または垂直の偏向周波数が変化した場合でも、補正用データ供給部から所望の映像方式に応じた最小限の補正用データを読み出すことによって、高速な歪み補正の切り替えが可能となる。
【００３６】
第１２の発明は、第１１の発明に従属する発明であって、
メモリ書き込み制御回路が書き込み領域選択信号で指定する補正用データメモリの記憶領域と、メモリ読み出し制御回路が読み出し領域選択信号で指定する補正用データメモリの記憶領域とは、映像信号に含まれる垂直帰線期間で初期化され、そして、
メモリ書き込み制御回路は、補正用データ供給部に対して、垂直帰線期間直後の走査線の補正に必要な入力された映像信号の映像方式に応じた補正用データを補正用データメモリに供給させ、垂直帰線期間中に補正用データメモリへの供給を完了させるための補正用データ供給要求信号を出力する。
【００３７】
第１２の発明によれば、垂直帰線期間に補正用データ供給部から補正用データメモリに必要な補正用データを書き込むことにより、映像方式に応じた補正用データに変更する必要がある場合に、さらに迅速に歪み補正処理の動作を継続した状態で補正用データの変更を行うことが可能となる。上記垂直帰線期間において、補正用データ供給部で映像方式が変化する前に読み出していた記憶領域から、新しい記憶領域に制御を切り替えることにより、映像方式に対応した補正用データを迅速に補正用データメモリに供給することができ、歪み補正処理の誤動作なしに敏速に映像方式に対応した歪み補正処理を行うことが可能となる。
【００３８】
第１３の発明は、入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための補正用データを作成する画像歪み補正用データ作成装置であって、
少なくとも画像における代表画素に対する補正用データを１画面分格納する補正用データ格納部と、
補正用データ格納部に格納された補正用データを用いて補間演算を行うことによって、画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成する補正用データ再生成部とを備える。
【００３９】
第１３の発明によれば、予め格納された補正用データに撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じている場合、当該補正用データも補間演算することによって再生成されるため、誤差が拡散され歪み補正精度を向上させることが可能である。
【００４０】
第１４の発明は、入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための補正用データを作成する画像歪み補正用データ作成方法であって、
少なくとも画像における代表画素に対する補正用データを１画面分格納する補正用データ格納ステップと、
補正用データ格納ステップで格納された補正用データを用いて補間演算を行うことによって、画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成する補正用データ再生成ステップとを含む。
【００４１】
第１４の発明によれば、予め格納された補正用データに撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じている場合、当該補正用データも補間演算することによって再生成されるため、誤差が拡散され歪み補正精度を向上させることが可能である。
【００４２】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る画像歪み補正装置１０の構成を示す機能ブロック図である。なお、図１では、本発明に関わる機能ブロックについてのみ示し、他の処理ブロックについては図示を省略する。
【００４３】
図１において、画像歪み補正装置１０は、補正用データ供給部１、メモリ書き込み制御回路２、補正用データメモリ３、メモリ読み出し制御回路４、補正用データ補間回路５、および補正演算部６を備えている。そして、画像歪み補正装置１０は、入力映像信号Ｄｉｎおよびその入力映像信号Ｄｉｎに同期した同期パルスＰｓを受信し、当該画像歪み補正装置１０で入力映像信号Ｄｉｎを補正した後、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：陰極線管、ブラウン管）７に出力される。
【００４４】
補正用データ供給部１は、一般的には、フラッシュメモリ等の固定メモリが用いられ、ＣＲＴ７に対して予め生成された補正用データＤｃを格納している。そして、補正用データ供給部１は、後述するメモリ書き込み制御回路２の補正用データ供給要求信号Ｒｓに基づいて、現在の画面モードおよび水平走査ラインに応じた補正用データＤｃを、書き込み補正用データＤｃｗとして補正用データメモリ３に供給する。なお、補正用データＤｃおよび書き込み補正用データＤｃｗの詳細な説明は、後述する。
【００４５】
メモリ書き込み制御回路２は、入力映像信号Ｄｉｎに同期した同期パルスＰｓ等に基づいて、その入力映像信号Ｄｉｎおよび同期パルスＰｓに応じた補正用データＤｃを補正用データメモリ３に供給するように、補正用データ供給部１に補正用データ供給要求信号Ｒｓを出力する。また、メモリ書き込み制御回路２は、補正用データ供給部１から供給された書き込み補正用データＤｃｗに対して、その書き込み領域を選択する書き込み領域選択信号Ｒｗおよびその領域における書き込みアドレスを指定する書き込みアドレス指定信号Ａｗを補正用データメモリ３に出力する。また、メモリ書き込み制御回路２からは、書き込み領域選択信号Ｒｗとして、入力映像信号Ｄｉｎの垂直同期信号等と同期してリセット信号が出力される。
【００４６】
メモリ読み出し制御回路４は、入力映像信号Ｄｉｎに同期した同期パルスＰｓ等に基づいて、補正用データメモリ３に対して書き込まれた補正用データＤｃから読み出す領域を選択する読み出し領域選択信号Ｒｒおよびその領域における読み出しアドレスを指定する読み出しアドレス指定信号Ａｒを出力する。また、メモリ読み出し制御回路４からは、読み出し領域選択信号Ｒｒとして、入力映像信号Ｄｉｎの垂直同期信号等と同期してリセット信号が出力される。
【００４７】
補正用データメモリ３は、その書き込み速度が補正用データ供給部１のデータ供給速度より高速であり、その読み出し速度も補正用データ補間回路５および補正演算部６のアクセス速度を高めるために高速な記憶媒体が用いられる。なお、補正用データメモリ３の詳細な構造は、後述する。補正用データメモリ３は、補正用データ供給部１から供給される書き込み補正用データＤｃｗを、メモリ書き込み制御回路２から指示される書き込み領域選択信号Ｒｗに応じたメモリ領域に、書き込みアドレス指定信号Ａｗで指定されたアドレスに対応して書き込む。また、補正用データメモリ３は、メモリ読み出し制御回路４から指示される読み出し領域選択信号Ｒｒに応じたメモリ領域から、読み出しアドレス指定信号Ａｒで指定されたアドレスに対応して、そのメモリ領域に書き込まれている補正用データＤｃを読み出し補正用データＤｃｒとして読み出し、補正用データ補間回路５に並列で出力する。なお、読み出し補正用データＤｃｒの詳細な説明は、後述する。
【００４８】
補正用データ補間回路５は、補正用データメモリ３から並列で読み出された読み出し補正用データＤｃｒを用いて、内挿あるいは外挿補間等の所定の線形補間を行うことによって、現在受信している入力映像信号Ｄｉｎの水平走査線に対応して、当該水平走査線に含まれる全画素分の補正用データを演算し、補間補正用データＤｃｉとして補正演算部６に供給する。なお、補正用データ補間回路５で行う補間処理の詳細については、後述する。
【００４９】
補正演算部６は、補正用データ補間回路５から供給される補間補正用データＤｃｉを用いて、入力映像信号Ｄｉｎを補正演算することによって、ＣＲＴ７に本来表示されるべき画像２００ａ（図８参照）が表示できるようにする。このとき、補正演算部６では、補間補正用データＤｃｉに基づいて、入力映像信号Ｄｉｎに対してＣＲＴ７で発生する水平方向の歪み特性とは逆方向に変形するような補正演算が行われる。つまり、補正演算部６によって、ＣＲＴ７が有している水平方向の歪み特性とは逆方向に予め入力映像信号Ｄｉｎが歪められることによって、ＣＲＴ７が有している水平方向の歪み特性と相殺され、結果的にＣＲＴ７に本来表示されるべき画像２００ａを表示する。このように、補正演算部６は、補間補正用データＤｃｉを用いて、入力映像信号Ｄｉｎの水平または垂直位置をラインメモリまたはフレームメモリ等を用いて逐次変移させることにより、映像信号の歪み補正演算を行う。また、補正演算部６は、ＣＲＴ７の水平または垂直偏向電流を変調することによっても入力映像信号Ｄｉｎの歪み補正演算を行うことが可能となる。
【００５０】
次に、本実施形態に係る画像歪み補正装置で用いられる補正用データＤｃについて説明する。ＣＲＴ７は、入力映像信号Ｄｉｎを未補正で表示した場合、本来表示されるべき画像２００ａ（図８参照）に対して、歪みを伴った画像２００ｂ（図８参照）を表示する。したがって、画像２００ｂに生じる歪みは、これらの画像２００ａおよび２００ｂとの差分によって表すことができる。補正用データＤｃは、このような差分で表現される歪みを、それぞれの画像２００ａおよび２００ｂに対応する画素間の移動量で求められる。例えば、ＣＲＴ７に本来表示されるべき画像２００ａにおける任意の画素Ｍｓの位置を、座標Ｍｓ（ｖ，ｗ）で示す。この画素Ｍｓは、未補正でＣＲＴ７に表示される歪みを伴う画像２００ｂにおいては、画素Ａに対応し、その座標はＡ（ｉａ，ｊａ）であるとする。このような補正前後の座標関係を、それぞれの画素毎にアドレス情報Ｍｓ（ｖ，ｗ）＝Ａ（ｉａ，ｊａ）となるよう、移動量等の補正に用いるデータを補正用データＤｃに設定する。
【００５１】
ここで、本実施形態の補正用データＤｃは、水平方向（水平走査線方向）の歪みに対してのみ設定され、表示可能な映像信号の画面モードに対応して、当該映像信号を元に表示される画像の全水平走査線を所定の複数の線分に分割し、各線分毎の代表的な画素（以下、代表画素とする）にのみ設定され、他の画素に対しては削減されている。これは、互いの距離が近い場所に位置する画素に対する上記補正用データＤｃは、それらの画素間で大きな変動はないため、そのことを利用して予め上記代表画素のみに補正用データＤｃを付与し、それ以外の画素の削減された補正用データＤｃは、上記代表画素の補正用データＤｃから推測することができるためである。そして、上記映像信号を元に表示される画像の代表画素に対応した１画面分の補正用データＤｃが、水平走査線毎に補正用データ供給部１に予め格納される。また、上記歪みがＲＧＢ色毎に異なる場合、それぞれのＲＧＢ色毎に補正用データＤｃが設定される。なお、補正用データＤｃは、予め補正用データ作成装置等によって、表示された画像を撮像し、この撮像された画像と適正に表示されるべき基準画像とを比較することによって作成されるが、この作成方法は、既に公知であるため、これ以上の説明を省略する。
【００５２】
次に、図２を参照して、補正用データ供給部１、補正用データメモリ３、および補正用データ補間回路５で用いられる補正用データＤｃについて説明する。図２において、受信している入力映像信号Ｄｉｎの水平偏向周波数および垂直偏向周波数等で表現される映像形式（以下、画面モードとする）がｎ本の水平走査線Ｌ１〜Ｌｎで構成され、現在、水平走査線Ｌｘ（ｘは、ｎ以下の自然数）の入力映像信号Ｄｉｎをその同期パルスＰｓとしての水平同期パルスＰｓｈと同期して受信しているとする。また、補正用データ補間回路５は、水平走査線Ｌｘの補正の為に用いられる補間補正用データＤｃｉを補間処理によって生成するために、水平走査線Ｌｘおよびその前後ｉ本（ｉは、０以上の整数）に対応した補正用データＤｃを用いるものとする。なお、ここでは説明を簡単にするために、上述した歪みがＲＧＢ色毎に異なり、それぞれのＲＧＢ色毎に補正用データＤｃが設定されている場合でも、その代表色（例えば、Ｒ色）で用いられる補正用データＤｃを説明する。
【００５３】
補正用データ供給部１には、複数の画面モードに応じて、上述したように水平走査線Ｌ１〜Ｌｎ毎に設定された上記代表画素に対応した１画面分の補正用データＤｃが、水平走査線Ｌ１〜Ｌｎに対応して予め格納されている。図２における補正用データ供給部１の補正用データＤｃは、現在受信している画面モードの補正用データＤｃのみを示しており、上述した歪みを補正する画素の移動量が記述された上記代表画素を黒丸で示し、他の補正用データＤｃが削減された画素を×印で示している。
【００５４】
メモリ書き込み制御回路２は、水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信した場合、補正用データ供給要求信号Ｒｓによって、水平走査線Ｌｘ＋ｉ＋１に対応した補正用データＤｃを供給する指示を補正用データ供給部１に上記水平同期パルスＰｓｈと同期して出力する。つまり、メモリ書き込み制御回路２は、現在受信している水平走査線Ｌｘに対して、ｉ＋１本分先読みした水平走査線Ｌｘ＋ｉ＋１に対応した補正用データＤｃを供給する指示をする。補正用データ供給部１は、メモリ書き込み制御回路２から出力された補正用データ供給要求信号Ｒｓに基づいて、水平走査線Ｌｘ＋ｉ＋１に対応した補正用データＤｃを書き込み補正用データＤｃｗとして補正用データメモリ３に供給する。
【００５５】
補正用データメモリ３は、ｍ個のメモリ領域を有している。補正用データメモリ３は、補正用データ供給部１から供給される水平走査線Ｌｘ＋ｉ＋１に対応した書き込み補正用データＤｃｗを、メモリ書き込み制御回路２から指示される上記書き込み領域選択信号Ｒｗに応じて、ｍ個のメモリ領域から書き込むメモリ領域を選択し、上記書き込みアドレス指定信号Ａｗで指定されたアドレスに対応して当該書き込み補正用データＤｃｗを書き込む。なお、上記書き込むメモリ領域の選択は、水平同期パルスＰｓｈの受信と連動して、順次異なったメモリ領域が選択されるが、メモリ領域および選択される書き込み領域の詳細については、後述する。
【００５６】
一方、既に、補正用データメモリ３には、直前に受信した水平走査線Ｌｘ−２ｉ−１〜Ｌｘ−１の入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈによって、上記と同様にそれぞれ異なったメモリ領域に水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した書き込み補正用データＤｃｗが書き込まれている。メモリ読み出し制御回路４は、水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信したとき、補正用データメモリ３に対して、読み出し領域選択信号Ｒｒによって、水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した補正用データＤｃが書き込まれたメモリ領域を読み出し領域として指示する。そして、補正用データメモリ３は、メモリ読み出し制御回路４から出力された読み出し領域選択信号Ｒｒで指定されたメモリ領域に書き込まれている水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した補正用データＤｃを、読み出しアドレス指定信号Ａｒで指定されたアドレスに対応して読み出し補正用データＤｃｒとして読み出し、補正用データ補間回路５に並列で出力する。なお、選択される読み出し領域の詳細については、後述する。
【００５７】
ここで、上述した補正用データメモリ３の書き込み補正用データＤｃｗの書き込みおよび読み出し補正用データＤｃｒの読み出しは、水平同期パルスＰｓｈと同期して同時に行われる。つまり、補正用データメモリ３では、上記書き込みが行われるメモリ領域と上記読み出しが行われるメモリ領域とは、別のメモリ領域が使用される。また、補正用データメモリ３では、１つのメモリ領域に対して１本の水平走査線Ｌに対応した補正用データＤｃが書き込まれるため、メモリ領域の個数ｍは、
ｍ≧２ｉ＋２
で設定される。なお、補正用データメモリ３が有するｍ個のメモリ領域を効率よく利用し、上述した書き込みおよび読み出し領域の選択を簡単にするためには、書き込みを行う１つのメモリ領域以外のメモリ領域を全て読み出し領域に設定することが望ましい。この場合、補正用データメモリ３が有するメモリ領域の個数ｍは、
ｍ＝２ｉ＋２
で設定される。
【００５８】
補正用データ補間回路５は、補正用データメモリ３から並列で読み出された水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した読み出し補正用データＤｃｒを用いて、所定の補間処理を行うことによって、水平同期パルスＰｓｈと同期して水平走査線Ｌｘの全画素に対応した補正用データを補間補正用データＤｃｉとして演算する。例えば、補正用データ補間回路５の補間処理は、入力された水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した読み出し補正用データＤｃｒを用いて、水平方向に内挿処理を行い、垂直方向には帯域制限をかけることにより、入力映像信号Ｄｉｎにおける水平走査線Ｌｘの全画素に対応した補間補正用データＤｃｉを逐次生成する。この補正用データ補間回路５で行われる補間処理で用いられる補間式は、ニュートンの補間式、ラグランジュの補間式、あるいはスプライン関数等の既に公知の方法を用いればよい。
【００５９】
この補間処理によって、補正用データ補間回路５では、補正用データＤｃが削減されていた画素に対して、補正用データが新たに補間され生成される（図２の白丸印）。また、上述した補正用データ補間回路５で用いられる補間式が補間に用いるサンプル点（原点）に固定されない曲線を計算する場合（例えば、Ｂスプライン関数等）、補正用データＤｃが設定されている上記代表画素（原点）の補正用データＤｃも、その代表画素の垂直方向に配置されている他の補正用データＤｃによって互いに影響を及ぼしながら再生成される。つまり、上記代表画素および非代表画素を含む全ての画素を対象として、新たな補正用データが上記補間処理によって再生成される。例えば、予め行われる補正用データＤｃの設定において、撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じ、その誤差が上記代表画素の補正用データＤｃの１つに含まれていた場合、その誤差によって当該補正用データＤｃは垂直方向に配置されている他の補正用データＤｃと比較すると異なった傾向を示す。このような誤差は、上述した垂直方向における補間処理によって拡散された補間補正用データＤｃｉとして再生成されるため、歪み補正精度を向上させることが可能である。なお、ｉ＝０、つまり１本の水平走査線に対応する補正用データＤｃを用いて上記補間処理を行う場合は、補正用データ補間回路５における上記垂直方向の処理は必要ない。
【００６０】
なお、補正用データ供給部１に予め格納する水平走査線Ｌ１〜Ｌｎに対応した補正用データＤｃは、水平走査線Ｌ１〜Ｌｎの降順に記述しなくてもかまわない。例えば、上記リセット信号が入力映像信号Ｄｉｎの垂直同期信号と同期して出力される場合、そのリセット時に補正用データメモリ３に供給する水平走査線用の補正用データＤｃ（つまり、水平走査線Ｌｉ＋２の補正用データＤｃ）を最上位領域に記述しておけば、上記リセット時に補正用データ供給部１から供給される補正用データＤｃの選択も最上位領域にリセットすることができる。つまり、補正用データ供給部１に格納される補正用データＤｃを、最上位領域から水平走査線Ｌｉ＋２〜ＬｎおよびＬ１〜Ｌｉ＋１の順に記述すれば、補正用データ供給部１から供給される補正用データＤｃの選択を容易に行うことができる。
【００６１】
次に、図３を参照して、補正用データメモリ３の詳細な構造について説明する。図３において、補正用データメモリ３は、ｍ個のＦＩＦＯ（Ｆｉｒｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔ）型のラインメモリ３Ｍ１〜３Ｍｍ、書き込み選択制御回路３１、および読み出し選択制御回路３２を備えている。なお、ｍ個のラインメモリ３Ｍ１〜３Ｍｍを総称する場合は、ラインメモリ３Ｍと記載する。ｍ個のラインメモリ３Ｍは、それぞれのラインメモリに対して少なくとも上述した１本の水平走査線用の補正用データＤｃが記述可能な記憶容量を有している。
【００６２】
書き込み選択制御回路３１は、上述したメモリ書き込み制御回路２から出力される書き込み領域選択信号Ｒｗに応じて、ｍ個の書き込みイネーブル（ｅｎａｂｌｅ）制御信号Ｅｗ１〜Ｅｗｍからいずれか１つを選択し、選択された書き込みイネーブル制御信号Ｅｗ１〜Ｅｗｍを関連するラインメモリ３Ｍ１〜３Ｍｍに出力することによって、出力先のラインメモリ３Ｍ１〜３Ｍｍをイネーブル状態にする。この書き込み選択制御回路３１の選択方式は、書き込み領域選択信号Ｒｗが入力される毎に、順次書き込みイネーブル制御信号Ｅｗ１〜Ｅｗｍが選択される。つまり、ｍ個のラインメモリ３Ｍは、それぞれのラインメモリに対して少なくとも上述した１本の水平走査線用の補正用データＤｃが記述可能な記憶容量を有しており、水平同期パルスＰｓｈと同期して出力される書き込み領域選択信号Ｒｗが入力される毎に、順次１個のラインメモリがイネーブル状態にされるため、１水平走査期間に同期して、順次１水平走査線用の補正用データＤｃが記述可能なメモリ領域がイネーブル状態になることになる。
【００６３】
例えば、書き込み選択制御回路３１において、書き込みイネーブル制御信号Ｅｗｘが選択され、ラインメモリ３Ｍｘがイネーブル状態である場合を考える。その状態で、書き込み選択制御回路３１に新たな書き込み領域選択信号Ｒｗが入力した場合、書き込み選択制御回路３１は、次の書き込みイネーブル制御信号Ｅｗｘ＋１を選択して、ラインメモリ３Ｍｘ＋１に出力することによって、イネーブル状態であったラインメモリ３ｍｘをディセーブル（ｄｉｓａｂｌｅ）状態にし、出力先のラインメモリ３Ｍｘ＋１を新たにイネーブル状態にする。なお、書き込み制御回路３１は、書き込みイネーブル制御信号Ｅｗｍが選択された後、書き込みイネーブル制御信号Ｅｗ１を選択することによって、連続した書き込み動作を継続して行う。また、書き込み領域選択信号Ｒｗとして上記リセット信号が入力した場合、書き込み選択制御回路３１は、いずれの書き込みイネーブル制御信号Ｅｗ１〜Ｅｗｍを選択していても、必ず書き込みイネーブル制御信号Ｅｗ１を選択する。
【００６４】
上述したように、ｍ個のラインメモリ３Ｍ１〜３Ｍｍには、上述した補正用データ供給部１からの書き込み補正用データＤｃｗが共通の入力データとして入力している。また、ｍ個のラインメモリ３Ｍ１〜３Ｍｍの内いずれか１つは、書き込みイネーブル制御信号によってイネーブル状態にあり、他は、ディセーブル状態である。つまり、書き込み補正用データＤｃｗは、ｍ個のラインメモリ３Ｍ１〜３Ｍｍの内、書き込み可能な状態（イネーブル状態）にされた１つに書き込まれる。さらに、イネーブル状態の１つのラインメモリに対する書き込みアドレスは、上述した書き込みアドレス指定信号ＡｗによってＦＩＦＯで制御される。つまり、書き込み補正用データＤｃｗが書き込まれる補正用データメモリ３のメモリ領域は、メモリ書き込み制御回路２から出力される書き込み領域選択信号Ｒｗおよび書き込みアドレス指定信号Ａｗによって制御されることになる。なお、ｍ個のラインメモリ３Ｍ１〜３Ｍｍには、メモリ書き込み制御回路２から出力される書き込みアドレス指定信号Ａｗが共通に入力されてもかまわない。書き込み不可な状態（ディセーブル状態）のラインメモリに書き込みアドレス指定信号Ａｗが入力しても、書き込み補正用データＤｃｗは、当該ラインメモリに書き込まれないため、結果的に、１つのイネーブル状態のラインメモリのみに書き込みアドレス指定信号Ａｗに応じてＦＩＦＯで書き込まれることになる。
【００６５】
読み出し選択制御回路３２は、上述したメモリ読み出し制御回路４から出力される読み出し領域選択信号Ｒｒに応じて、ｍ個のラインメモリ３Ｍ１〜３Ｍｍから読み出すラインメモリを選択する。この読み出し選択制御回路３２の選択方式は、読み出し領域選択信号Ｒｒが入力される毎に、順次読み出すラインメモリが選択される。ここで、上述した補正用データ補間回路５が、水平走査線Ｌｘの補正の為に、水平走査線Ｌｘおよびその前後ｉ本に対応した補正用データＤｃを用いて補間補正用データＤｃｉを生成する場合、読み出し選択制御回路３２が選択するラインメモリは、上述したディセーブル状態で、かつ最も書き込みが古い２ｉ＋１個が選択される。例えば、ラインメモリ３Ｍｘがイネーブル状態で書き込まれている場合、読み出し選択制御回路３２は、ラインメモリ３Ｍｘ＋１〜３Ｍｘ＋２ｉ＋２が選択される。なお、ｘ＋１〜ｘ＋２ｉ＋２がｍより大きくなる場合、ｍより大きい部分に対してｍを除算して（つまり、ｍ＋１は１となる）ラインメモリ３Ｍｘ＋１〜３Ｍｘ＋２ｉ＋２が選択される。なお、上述したように、補正用データメモリ３が有するｍ個のラインメモリ３Ｍ１〜３Ｍｍを効率よく利用するために、ｍ＝２ｉ＋２で設定している場合、読み出し選択制御回路３２は、ディセーブル状態であるｍ−１個のラインメモリ全てを選択することになる。また、読み出し領域選択信号Ｒｒとして上記リセット信号が入力した場合、読み出し選択制御回路３２は、ラインメモリ３Ｍｍ−２ｉ−１〜３Ｍｍを選択する。つまり、ラインメモリ３Ｍ１のイネーブル状態に合わせてリセットされる。なお、ｍ＝２ｉ＋２で設定されている場合、読み出し選択制御回路３２は、上記リセット信号によってラインメモリ３Ｍ２〜３Ｍｍを選択する。
【００６６】
ここで、メモリ書き込み制御回路２およびメモリ読み出し制御回路４から、書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒとして、同じ垂直同期信号等と同期して出力されるリセット信号によって、一定期間ごとに、書き込むラインメモリおよび読み出すラインメモリの選択がリセットされる。これによって、ノイズ等により、書き込み領域選択信号Ｒｗと読み出し領域選択信号Ｒｒとのタイミングが乱された場合でも、上記リセット信号により再びタイミングを合わせることが可能となる。
【００６７】
読み出し選択制御回路３２によって選択された読み出すラインメモリに対する読み出しアドレスは、上述したメモリ読み出し制御回路４から出力される読み出しアドレス指定信号ＡｒによってＦＩＦＯで制御される。そして、読み出しアドレス指定信号Ａｒは、読み出し選択制御回路３２によって選択された読み出すラインメモリへ共通に入力することによって、それぞれのラインメモリに記述された補正用データＤｃが読み出しアドレス指定信号Ａｒに応じて並列に読み出し補正用データＤｃｒとして読み出される。つまり、読み出し補正用データＤｃｒが読み出される補正用データメモリ３のメモリ領域は、メモリ読み出し制御回路４から出力される読み出し領域選択信号Ｒｒおよび読み出しアドレス指定信号Ａｒによって制御されることになる。なお、ｍ個のラインメモリ３Ｍ１〜３Ｍｍには、メモリ読み出し制御回路４から出力される読み出しアドレス指定信号Ａｒが共通に入力されてもかまわない。読み出す対象として選択されていないラインメモリに読み出しアドレス指定信号Ａｒが入力しても、補正用データＤｃは、当該ラインメモリから読み出し補正用データＤｃｒとして読み出されないため、結果的に、選択されたラインメモリのみから読み出しアドレス指定信号Ａｒに応じて読み出し補正用データＤｃｒがＦＩＦＯで並列に読み出されることになる。
【００６８】
このように、補正用データメモリ３を複数のラインメモリ３Ｍで構成することによって、例えば、シングルポートまたはデュアルポートの一般的なメモリを用いることに比べて、書き込みおよび読み出しの制御回路を簡略化することが可能となる。
【００６９】
次に、図４を参照して、補正用データメモリ３で書き込まれるメモリ領域および読み出されるメモリ領域の詳細について説明する。図４では、横欄で補正用データメモリ３を構成するｍ個のラインメモリ３Ｍ１〜３Ｍｍを示し、縦欄で上記リセット信号入力以降の水平同期パルスＰｓｈの入力に応じて更新されるステップを示している。そして、上記ステップ毎に書き込まれるラインメモリおよび読み出されるラインメモリをマトリックス状に示している。なお、図４において、書き込まれるラインメモリを書き込み対象メモリとして黒塗りつぶしで示し、読み出されるラインメモリを読み出し対象メモリとして斜線パターン塗りで示している。ここで、説明を簡単にするために、補正用データメモリ３が有するｍ個のラインメモリ３Ｍ１〜３Ｍｍを、ｍ＝２ｉ＋２で設定して、以下の説明を行う。
【００７０】
まず、メモリ書き込み制御回路２およびメモリ読み出し制御回路４から、書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒとして、同じ垂直同期信号等と同期して出力されるリセット信号によって、書き込むラインメモリおよび読み出すラインメモリの選択がリセットされる（リセットステップ）。このリセットステップによって、書き込み選択制御回路３１は、ラインメモリ３Ｍ１を上記書き込み対象メモリとして選択し、当該ラインメモリ３Ｍ１に１水平走査線分の書き込み補正用データＤｃｗが書き込まれる。この時、既にラインメモリ３Ｍ１に他の補正用データＤｃが書き込まれている場合、書き込み補正用データＤｃｗが上書きされることによって、最新の補正用データＤｃに更新される。なお、この補正用データＤｃの更新は、以下の書き込み処理についても、同様である。
【００７１】
その後、水平同期パルスＰｓｈに同期した書き込み領域選択信号Ｒｗの入力毎に、書き込み選択制御回路３１は、上記書き込み対象メモリとして順次１つのラインメモリ３Ｍ２〜３Ｍｍ−１を選択し、それぞれ別の１水平走査線分の書き込み補正用データＤｃｗが書き込まれる（ステップＳ２〜Ｓｍ−１）。
【００７２】
そして、書き込み領域選択信号Ｒｗの入力によって、書き込み選択制御回路３１が上記書き込み対象メモリとしてラインメモリ３Ｍｍを選択し、書き込み補正用データＤｃｗを書き込む処理と同期して、読み出し選択制御回路３２は、読み出し領域選択信号Ｒｒの入力によって、ラインメモリ３Ｍ１〜３Ｍｍ−１を上記読み出し対象メモリとして選択し、それらラインメモリ３Ｍ１〜３Ｍｍ−１に記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される（ステップＳｍ）。
【００７３】
次に、書き込み領域選択信号Ｒｗの入力によって、書き込み選択制御回路３１は、上記書き込み対象メモリとして再度ラインメモリ３Ｍ１を選択する。この時、上記リセットステップにおいて、既にラインメモリ３Ｍ１には書き込み補正用データＤｃｗが書き込まれているが、上述と同様に新たな書き込み補正用データＤｃｗを上書きすることによって、最新の補正用データＤｃに更新される（ステップＳｍ＋１）。ステップＳｍ＋１では、読み出し選択制御回路３２は、上記書き込み領域選択信号Ｒｗと同期した読み出し領域選択信号Ｒｒの入力によって、ラインメモリ３Ｍ２〜３Ｍｍを上記読み出し対象メモリとして選択し、それらラインメモリ３Ｍ２〜３Ｍｍに記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される。
【００７４】
以降のステップでは、新たにリセット信号が入力されるまで、上記ステップＳｍ＋１と同様の処理を行う。すなわち、水平同期パルスＰｓｈに同期した書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒの入力毎に、書き込み選択制御回路３１および読み出し選択制御回路３２は、上記書き込み対象メモリとして順次１つのラインメモリ３Ｍ１〜３Ｍｍを選択し、上記読み出し対象メモリとして書き込み対象メモリ以外のラインメモリを選択し、書き込み補正用データＤｃｗを書き込む処理および読み出し補正用データＤｃｒを並列に読み出す処理を行う（ステップＳｍ＋２〜Ｓ３ｍ）。
【００７５】
このように、補正用データメモリ３においては、順次入力映像信号Ｄｉｎの水平同期パルスＰｓｈに同期した１水平走査線用の補正用データＤｃに更新され、その更新に同期して補間処理に必要な補正用データＤｃが並列に読み出される。
【００７６】
なお、上述した説明では、上記リセットステップ〜ステップＳｍ−１において、読み出し処理を行っていない。これは、入力映像信号Ｄｉｎの水平同期パルスＰｓｈに同期していない上記リセットステップ直前の補正用データＤｃが書き込まれているためであり、読み出したとしても補正演算部６で行う補正処理に用いることができないためである。しかしながら、補正用データ補間回路５や補正演算部６において、同期していない補正用データＤｃを削除する処理を設けることによって、他のステップと同様に上記リセットステップ〜ステップＳｍ−１において読み出し処理を行ってもかまわない。
【００７７】
また、一般的に、テレビ放送等の映像信号においては、ＣＲＴ７に表示される画面サイズよりも大きなサイズの映像情報が含まれている。このＣＲＴ７に表示されない映像信号の画面領域はオーバスキャン領域と呼ばれ、上述したｎ本の水平走査線Ｌ１〜Ｌｎで構成される入力映像信号Ｄｉｎには、このオーバスキャン領域に相当する映像信号も含まれている。一般的に、上記オーバスキャン領域に相当する水平走査線Ｌｏｓは、ＣＲＴ７の上下方向に対して数１０本あり、これらの上方向にある水平走査線Ｌｏｓａおよび下方向にある水平走査線Ｌｏｓｂに対する補正処理は不要である。したがって、上記リセット信号が垂直同期信号と同期して出力される場合、上記リセットステップでは水平走査線Ｌ１、つまり上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの補正処理となるため、水平走査線Ｌ１と同期していない補正用データＤｃを用いて補正処理を行っても、ＣＲＴ７に表示される画像には影響しない。さらに、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの本数をｌａとし、ラインメモリ３Ｍの個数ｍを
ｍ≦ｌａ＋１
に設定することによって、上記リセットステップ〜ステップＳｍ−１において読み出し処理を行っても、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの補正処理となるため、水平走査線Ｌ１〜Ｌｍ−１と同期していない補正用データＤｃを用いて補正処理を行っても、ＣＲＴ７に表示される画像には影響しない。このような設定によって、全ステップにおいて、同じ読み出し処理を行って補間および補正処理をすることが可能であり、補正用データＤｃの読み出し処理における制御が簡単になる。
【００７８】
また、補正用データ補間回路５では、上述したように複数の水平走査線用の補正用データＤｃを用いて１本の補間補正用データＤｃｉを演算している。例えば、補正用データ補間回路５は、水平走査線Ｌｘの補間補正用データＤｃｉを演算する場合、水平走査線Ｌｘおよびその前後ｉ本に対応した補正用データＤｃが用いられる。このような補間処理において、例えば、最も下方向に存在する水平走査線Ｌｎの補間補正用データＤｃｉを演算する場合、補正用データ補間回路５は、水平走査線Ｌｎ−ｉ〜Ｌｎの補正用データＤｃに加えて、最も上方向に存在する水平走査線Ｌ１〜Ｌｉの補正用データＤｃも用いて演算を行うことになる。このような逆方向に存在する水平走査線用の補正用データＤｃを用いて補間処理を行うと、所望の補間補正用データＤｃｉが得られず、このような補間補正用データＤｃｉを用いて入力映像信号Ｄｉｎの補正を行うと、適切な画像が得られない。しかしながら、上述したように、これらの水平走査線は、上記オーバスキャン領域に相当する水平走査線Ｌｏｓであり、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの本数をｌａ、下方向のオーバスキャン領域に相当する水平走査線Ｌｏｓｂの本数をｌｂとすると、補正用データ補間回路５が用いる補正用データＤｃの上記本数ｉを
ｉ≦ｌａ かつ ｉ≦ｌｂ
に設定することによって、上述のような逆方向に存在する水平走査線用の補正用データＤｃを含んだ補間処理を行っても、上方向あるいは下方向のオーバスキャン領域に相当する水平走査線ＬｏｓａあるいはＬｏｓｂ補正処理となるため、ＣＲＴ７に表示される画像には影響しない。
【００７９】
また、一般的に、テレビ放送等の映像信号においては、上記上下方向のオーバスキャン領域付近に相当する映像信号と同期して、垂直帰線期間が設けられている。この垂直帰線期間は、入力映像信号Ｄｉｎと共に受信される垂直同期パルスによって検出することができる。つまり、画像歪み補正装置１０に、この垂直帰線期間を検出する垂直帰線期間検出回路を設け、その検出結果に基づいて補正用データメモリ３に書き込まれている補正用データＤｃを更新してもかまわない。
【００８０】
例えば、ＣＲＴ７の最も上方向に表示可能な水平走査線をＬｙとする。まず、メモリ書き込み制御回路２およびメモリ読み出し制御回路４は、上記垂直帰線期間の開始の検出して、上述したリセット信号を補正用データメモリ３に出力する。その後、上記垂直帰線期間中に受信する水平同期パルスＰｓｈと同期して、メモリ書き込み制御回路２が補正用データ供給要求信号Ｒｓおよび書き込み領域選択信号Ｒｗを出力する。このときに、メモリ読み出し制御回路４は、水平走査線Ｌｙ−ｉ〜Ｌｙ＋ｉの補正用データＤｃを読み出し補正用データＤｃｗとして供給するように、補正用データ供給部１に指示する。この指示によって、補正用データメモリ３のラインメモリ３Ｍ１〜３Ｍｍ−１に、それぞれ水平走査線Ｌｙ−ｉ〜Ｌｙ＋ｉの補正用データＤｃが書き込まれる。
【００８１】
そして、上記垂直帰線期間終了後、水平走査線Ｌｙとの水平同期パルスＰｓｈを受信することによって、メモリ書き込み制御回路２が補正用データ供給要求信号Ｒｓ、書き込み領域選択信号Ｒｗ、および書き込みアドレス指定信号Ａｗを出力する。これによって、補正用データ供給部１は、水平走査線Ｌｙ＋ｉ＋１の書き込み補正用データＤｃｗを供給し、ラインメモリ３Ｍｍに書き込まれる。また、水平走査線Ｌｙとの水平同期パルスＰｓｈを受信することによって、メモリ読み出し制御回路４が読み出し領域選択信号Ｒｒおよび読み出しアドレス指定信号Ａｒを出力する。これによって、ラインメモリ３Ｍ１〜３Ｍｍ−１から、水平走査線Ｌｙ−ｉ〜Ｌｙ＋ｉの補正用データＤｃが読み出し補正用データＤｃｒとして補正用データ補間回路５に出力され、水平走査線Ｌｙ用の補間補正用データＤｃｉが演算される。
【００８２】
このように、上記垂直帰線期間は、一般的に、映像信号がペデスタルレベル（黒レベルの信号）に制御されており、補正用データメモリ３に書き込まれる補正用データＤｃが正規の値にならないため補正処理が正常に動作しない場合においても、問題になることなく補正用データＤｃの書き込みを行うことが可能となる。また、上記画面モードが変化した場合等、補正用データ供給部１から読み出す補正用データＤｃを上記画面モードに適応した補正用データＤｃが記憶されている領域から読み出す必要がある。上記垂直帰線期間において、補正用データ供給部１で画面モードが変化する前に読み出していた記憶領域から、新しい記憶領域に制御を切り替えることにより、画面モードに対応した補正用データＤｃを迅速に補正用データメモリ３に供給することができ、歪み補正処理の誤動作なしに敏速に画面モードに対応した歪み補正処理を行うことが可能となる。
【００８３】
このように、ＣＲＴテレビ受像機等に表示する映像信号の歪みを補正する際に、補正用データ供給部に記憶された補正用データの一部を必要なデータ量だけ先読みして補正用データメモリに書き込み、当該補正用データを用いて順次補正用データの補間演算を行うことにより、最小限の記憶容量の補正用データメモリで画像歪み補正装置を構成することができる。また、比較的容易な回路構成で実現することができ、実用上きわめて有利なものである。また、歪み補正の状態を変えるために補正用データメモリに読み込まれる補正用データを変更する必要がある場合等でも、歪み補正処理の動作を継続した状態で補正用データの変更を行うことが可能となる。つまり、補正用データの変更は、最長でも１フィールドの期間があれば、変更を完了すること可能であり、迅速な変更が可能となる。これによって、補正用データ供給部に複数の画面モードの変化に対応した補正用データを記憶することによって、例えば、水平または垂直の偏向周波数が変化した場合でも、補正用データ供給部から所望の最小限の補正用データを読み出すことによって、高速な歪み補正の切り替えが可能となる。また、垂直帰線期間に補正用データ供給部から補正用データメモリに必要な補正用データを書き込むことにより、上述した補正用データを変更する必要がある場合に、さらに迅速に歪み補正処理の動作を継続した状態で補正用データの変更を行うことが可能となる。上記垂直帰線期間において、補正用データ供給部で画面モードが変化する前に読み出していた記憶領域から、新しい記憶領域に制御を切り替えることにより、画面モードに対応した補正用データを迅速に補正用データメモリに供給することができ、歪み補正処理の誤動作なしに敏速に画面モードに対応した歪み補正処理を行うことが可能となる。
【００８４】
（第２の実施形態）
次に、本発明の第２の実施形態に係る画像歪み補正装置について説明する。当該画像歪み補正装置は、上述した第１の実施形態に係る画像歪み補正装置に対して、さらに補正用データ供給部１に格納されている補正用データＤｃのデータ量を削減し、補正用データメモリ３へのデータ供給速度がさらに遅くても、正確にＣＲＴ７に対する補正処理が実施可能にされている。つまり、画像歪み補正に用いられる補正用データＤｃの総量を、さらに削減した画像歪み補正装置として、第２の実施形態を説明する。
【００８５】
第２の実施形態に係る画像歪み補正装置１０の構成は、上述の第１の実施形態で図１を用いて説明した機能ブロック図と同様である。図１を参照して、当該実施形態のメモリ書き込み制御回路２には、その内部に水平走査線カウンタ（図示せず）が設けられている。上記水平走査線カウンタは、入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈの受信に基づいて、その受信回数をカウント値Ｃとしてカウントする。そして、メモリ書き込み制御回路２は、上記水平走査線カウンタのカウント値Ｃが所定の回数になった場合、その入力映像信号Ｄｉｎおよび水平同期パルスＰｓｈに同期した補正用データＤｃを補正用データメモリ３に供給するように、補正用データ供給部１に補正用データ供給要求信号Ｒｓを出力する。また、メモリ書き込み制御回路２は、上記水平走査線カウンタのカウント値Ｃが所定の回数になった場合、補正用データ供給部１から供給された書き込み補正用データＤｃｗに対して、その書き込み領域を選択する書き込み領域選択信号Ｒｗおよびその領域における書き込みアドレスを指定する書き込みアドレス指定信号Ａｗを補正用データメモリ３に出力する。なお、上記水平走査線カウンタは、カウント値Ｃが上記所定の回数になった後、次の水平同期パルスＰｓｈの受信によってカウント値Ｃを１に戻し、受信回数のカウントを継続する。また、メモリ書き込み制御回路２からは、書き込み領域選択信号Ｒｗとして、入力映像信号Ｄｉｎの垂直同期信号等と同期してリセット信号が出力される。その垂直同期信号の入力によって、上記水平走査線カウンタのカウント値Ｃは、次の水平同期パルスＰｓｈの受信によって１にリセットされる。
【００８６】
当該実施形態のメモリ読み出し制御回路４にも、その内部に水平走査線カウンタ（図示せず）が設けられている。上記水平走査線カウンタは、入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈの受信に基づいて、その受信回数をカウント値Ｃとしてカウントする。そして、メモリ読み出し制御回路４は、上記水平走査線カウンタのカウント値Ｃが所定の回数になった場合、その入力映像信号Ｄｉｎおよび水平同期パルスＰｓｈに同期して、補正用データＤｃを補正用データメモリ３から読み出す領域を選択する読み出し領域選択信号Ｒｒを出力する。また、メモリ読み出し制御回路４は、上記水平走査線カウンタのカウント値Ｃの値に関わらず、入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈの受信と同期して、上記読み出し領域における読み出しアドレスを指定する読み出しアドレス指定信号Ａｒを出力する。なお、上記水平走査線カウンタは、カウント値Ｃが上記所定の回数になった後、次の水平同期パルスＰｓｈの受信によってカウント値Ｃを１に戻し、受信回数のカウントを継続する。また、メモリ読み出し制御回路４からは、読み出し領域選択信号Ｒｒとして、入力映像信号Ｄｉｎの垂直同期信号等と同期してリセット信号が出力される。その垂直同期信号の入力によって、上記水平走査線カウンタのカウント値Ｃは、次の水平同期パルスＰｓｈの受信によって１にリセットされる。
【００８７】
なお、第２の実施形態に係る画像歪み補正装置１０の他の機能ブロックについては、第１の実施形態と同様である。したがって、第１の実施形態と同様の機能ブロックについては、同一の参照符号を付して、詳細な説明を省略する。
【００８８】
次に、第２の実施形態に係る画像歪み補正装置１０で用いられる補正用データＤｃについて説明する。第２の実施形態に係る画像歪み補正装置１０で用いられる補正用データＤｃにおいても、第１の実施形態と同様に、本来表示されるべき画像２００ａ（図８参照）に対して、歪みを伴った画像２００ｂ（図８参照）との差分によって表される。つまり、当該補正用データＤｃも、補正前後の座標関係を、それぞれの画素毎にアドレス情報Ｍｓ（ｖ，ｗ）＝Ａ（ｉａ，ｊａ）として表すベクトルデータである。
【００８９】
ここで、本実施形態の補正用データＤｃは、水平方向（水平走査線方向）の歪みに対してのみ設定される。そして、補正用データＤｃは、表示可能な映像信号の画面モードに対応して、当該映像信号を元に表示される画像の水平走査線Ｌをｓ本毎にサンプリング（以下、サンプリング周期ｓと記載する場合もある）し、サンプリングされた水平走査線を所定の複数の線分に分割し、各線分毎の代表画素にのみ設定され、他の画素に対しては削減されている。つまり、当該実施形態の補正用データＤｃは、上記表示可能な画面モードの映像信号を元に表示される画像に対して、水平および垂直方向に一定の間隔でサンプリングされる。これは、互いの距離が近い場所に位置する画素に対する上記補正用データＤｃは、それらの画素間で大きな変動はないため、そのことを利用して予め上記代表画素のみに補正用データＤｃを付与し、それ以外の画素の削減された補正用データＤｃは、上記代表画素の補正用データＤｃから推測することができるためである。そして、上記映像信号を元に表示される画像の代表画素に対応した１画面分の補正用データＤｃが、水平走査線Ｌのｓ本毎に補正用データ供給部１に予め格納される。また、上記歪みがＲＧＢ色毎に異なる場合、それぞれのＲＧＢ色毎に補正用データＤｃが設定される。なお、補正用データＤｃは、予め補正用データ作成装置等によって、表示された画像を撮像し、この撮像された画像と適正に表示されるべき基準画像とを比較することによって作成されるが、この作成方法は、既に公知であるため、これ以上の説明を省略する。
【００９０】
次に、図５を参照して、第２の実施形態に係る補正用データ供給部１、補正用データメモリ３、および補正用データ補間回路５で用いられる補正用データＤｃについて説明する。図５において、受信している入力映像信号Ｄｉｎの水平偏向周波数および垂直偏向周波数等で表現される映像形式（画面モード）がｎ本の水平走査線Ｌ１〜Ｌｎで構成されているとする。補正用データ供給部１には、当該画面モードに対応した、垂直方向にｓ本毎にサンプリングされた水平走査線Ｌｓ〜Ｌｊｓ毎（ｊは、自然数。ｊｓ≦ｎ）に、水平方向に一定の間隔を有した上記代表画素に対して設定された補正用データＤｃが予め格納されている。そして、現在、上記サンプリング対象の水平走査線の１つに相当する水平走査線Ｌｘ（ｘは、ｎ以下の自然数であり、ｓの倍数）の入力映像信号Ｄｉｎを、その同期パルスＰｓとしての水平同期パルスＰｓｈと同期して受信しているとする。また、補正用データ補間回路５は、水平走査線Ｌｘの補正の為に用いられる補間補正用データＤｃｉを補間処理によって生成するために、水平走査線Ｌｘおよびその前後のサンプリングされたｉ本に対応した補正用データＤｃを用いるものとする。なお、ここでは説明を簡単にするために、上述した歪みがＲＧＢ色毎に異なり、それぞれのＲＧＢ色毎に補正用データＤｃが設定されている場合でも、その代表色（例えば、Ｒ色）で用いられる補正用データＤｃを説明する。
【００９１】
補正用データ供給部１には、複数の画面モードに応じて、上述したようにｓ本毎の水平走査線Ｌｓ〜Ｌｊｓ毎に設定された上記代表画素に対応した１画面分の補正用データＤｃが、水平走査線Ｌｓ〜Ｌｊｓに対応して予め格納されている。図５における補正用データ供給部１の補正用データＤｃは、現在受信している画面モードの補正用データＤｃのみを示しており、サンプリング対象の水平走査線Ｌｓ〜Ｌｊｓにおいて、上述した歪みを補正する画素の移動量が記述された上記代表画素を黒丸で示し、他の補正用データＤｃが削減された画素を×印で示している。
【００９２】
上述したメモリ書き込み制御回路２の内部に設けられた水平走査線カウンタは、上記所定の回数がサンプリング周期ｓに設定されている。この設定によって、メモリ書き込み制御回路２は、水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信した場合、水平走査線Ｌｘは上記サンプリング周期ｓと同期しているため、補正用データ供給要求信号Ｒｓを出力し、水平走査線Ｌｘ＋（ｉ＋１）ｓに対応した補正用データＤｃを先読みして供給する指示を補正用データ供給部１に上記水平同期パルスＰｓｈと同期して出力する。補正用データ供給部１は、メモリ書き込み制御回路２から出力された補正用データ供給要求信号Ｒｓに基づいて、水平走査線Ｌｘ＋（ｉ＋１）ｓに対応した補正用データＤｃを書き込み補正用データＤｃｗとして補正用データメモリ３に供給する。また、メモリ書き込み制御回路２は、上記サンプリング周期ｓと同期した水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信した場合、書き込み領域選択信号Ｒｗも出力する。
【００９３】
補正用データメモリ３は、第１の実施形態と同様にｍ個のメモリ領域を有している。補正用データメモリ３は、補正用データ供給部１から供給される水平走査線Ｌｘ＋（ｉ＋１）ｓに対応した書き込み補正用データＤｃｗを、メモリ書き込み制御回路２から指示される書き込み領域選択信号Ｒｗに応じて、ｍ個のメモリ領域から書き込むメモリ領域を選択し、書き込みアドレス指定信号Ａｗで指定されたアドレスに対応して当該書き込み補正用データＤｃｗを書き込む。なお、上記書き込むメモリ領域の選択は、メモリ書き込み制御回路２の水平走査線カウンタがカウントするカウント値Ｃの設定回数（つまり、ｓ回）によって、水平走査線Ｌｓ〜Ｌｊｓのサンプリング周期（つまり、ｓ）に応じた水平同期パルスＰｓｈの受信と連動して、順次異なったメモリ領域が選択されるが、メモリ領域および選択される書き込み領域の詳細については、後述する。
【００９４】
一方、既に、補正用データメモリ３には、直前に受信した水平走査線Ｌｘ−（２ｉ−１）ｓ〜Ｌｘ−ｓの入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈによって、上記と同様にそれぞれ異なったメモリ領域に水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した補正用データＤｃが書き込まれている。上述したメモリ読み出し制御回路４の内部に設けられた水平走査線カウンタは、上記所定の回数が上記サンプリング周期（つまり、上記ｓ回）に設定されている。この設定によって、メモリ読み出し制御回路４は、水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信した場合、水平走査線Ｌｘは上記サンプリング周期ｓと同期しているため、補正用データメモリ３に対して読み出し領域選択信号Ｒｒを出力し、水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した補正用データＤｃが書き込まれたメモリ領域を読み出し領域として指示する。そして、補正用データメモリ３は、メモリ読み出し制御回路４から出力された読み出し領域選択信号Ｒｒで指定されたメモリ領域に書き込まれている水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した補正用データＤｃを、読み出しアドレス指定信号Ａｒで指定されたアドレスに対応して読み出し補正用データＤｃｒとして読み出し、補正用データ補間回路５に並列で出力する。なお、選択される読み出し領域の詳細については、後述する。
【００９５】
ここで、上述した補正用データメモリ３の書き込み補正用データＤｃｗの書き込みおよび読み出し補正用データＤｃｒの読み出しは、水平同期パルスＰｓｈと同期して水平走査線Ｌｓ〜Ｌｊｓのサンプリング周期ｓでは同時に行われる。なお、第２の実施形態では、上記サンプリング周期ｓ以外の水平同期パルスＰｓｈの入力に対しては、読み出し補正用データＤｃｒの読み出しのみが行われる。したがって、上記サンプリング周期ｓにおいては、補正用データメモリ３は、上記書き込みが行われるメモリ領域と上記読み出しが行われるメモリ領域とに対して、別のメモリ領域を使用する。また、補正用データメモリ３では、１つのメモリ領域に対して１本の水平走査線Ｌに対応した補正用データＤｃが書き込まれるため、メモリ領域の個数ｍは、
ｍ≧２ｉ＋２
で設定される。なお、補正用データメモリ３が有するｍ個のメモリ領域を効率よく利用し、上述した書き込みおよび読み出し領域の選択を簡単にするためには、書き込みを行う１つのメモリ領域以外のメモリ領域を全て読み出し領域に設定することが望ましい。この場合、補正用データメモリ３が有するメモリ領域の個数ｍは、
ｍ＝２ｉ＋２
で設定される。
【００９６】
補正用データ補間回路５は、補正用データメモリ３から並列で読み出された水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した読み出し補正用データＤｃｒを用いて、所定の補間処理を行うことによって、水平同期パルスＰｓｈと同期して水平走査線Ｌｘの全画素に対応した補正用データを補間補正用データＤｃｉとして演算する。例えば、補正用データ補間回路５の補間処理は、入力された水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した読み出し補正用データＤｃｒを用いて、水平方向に内挿処理を行い、垂直方向には帯域制限をかけることにより、入力映像信号Ｄｉｎにおける水平走査線Ｌｘの全画素に対応した補間補正用データＤｃｉを逐次生成する。この補正用データ補間回路５で行われる補間処理で用いられる補間式は、ニュートンの補間式、ラグランジュの補間式、あるいはスプライン関数等の既に公知の方法を用いればよい。
【００９７】
この補間処理によって、補正用データ補間回路５では、補正用データＤｃが削減されていた画素に対して、補正用データが新たに補間され生成される（図５の白丸印）。また、上述した補正用データ補間回路５で用いられる補間式が補間に用いるサンプル点（原点）に固定されない曲線を計算する場合（例えば、Ｂスプライン関数等）、補正用データＤｃが設定されている上記代表画素（原点）の補正用データＤｃも、その代表画素の垂直方向に配置されている他の補正用データＤｃによって互いに影響を及ぼしながら再生成される。つまり、上記代表画素および非代表画素を含む全ての画素を対象として、新たな補正用データが上記補間処理によって再生成される。例えば、予め行われる補正用データＤｃの設定において、撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じ、その誤差が上記代表画素の補正用データＤｃの１つに含まれていた場合、その誤差によって当該補正用データＤｃは垂直方向に配置されている他の補正用データＤｃと比較すると異なった傾向を示す。このような誤差は、上述した垂直方向における補間処理によって拡散された補間補正用データＤｃｉとして再生成されるため、歪み補正精度を向上させることが可能である。
【００９８】
また、第２の実施形態での補間処理では、上記サンプリング対象ではない水平走査線に対しても、その入力映像信号Ｄｉｎの入力に応じて補間補正用データＤｃｉが演算される。つまり、上記代表画素に対応した補正用データＤｃを含め、補正用データ供給部１に補正用データＤｃが格納されていない水平走査線（例えば、水平走査線Ｌｘ＋１）に対しても、補間補正用データＤｃｉが演算される。例えば、補正用データ補間回路５は、上記サンプリング対象ではない水平走査線Ｌｘ＋１を補間処理する場合、水平走査線Ｌｘの補間処理と同じ補正用データメモリ３から並列で読み出された水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した読み出し補正用データＤｃｒを用いて、水平走査線Ｌｘ＋１の補間補正用データＤｃｉを演算する。まず、補正用データ補間回路５は、水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した読み出し補正用データＤｃｒを用いて、水平走査線Ｌｘ＋１に対する垂直方向に内挿処理を行い、水平走査線Ｌｘ＋１における補間処理後の補正用データを得る。そして、上記垂直方向に内挿処理された補正用データは、水平方向に一定の間隔を有しているため、水平方向に更に補間処理を行い、入力映像信号Ｄｉｎに同期した水平走査線Ｌｘ＋１の補間補正用データＤｃｉを得る。このように、補正用データ補間回路５においては、補正用データメモリ３から並列に読み出された読み出し補正用データＤｃｒから逐次処理により、対象となる全ての水平走査線Ｌ１〜Ｌｎの補間補正用データＤｃｉを演算して求めることができる。
【００９９】
なお、補正用データ供給部１に予め格納する水平走査線Ｌｓ〜Ｌｊｓに対応した補正用データＤｃは、水平走査線Ｌｓ〜Ｌｊｓの降順に記述しなくてもかまわない。例えば、上記リセット信号が入力映像信号Ｄｉｎの垂直同期信号と同期して出力される場合、そのリセット時に補正用データメモリ３に供給する水平走査線用の補正用データＤｃ（つまり、水平走査線Ｌ（ｉ＋２）ｓの補正用データＤｃ）を最上位領域に記述しておけば、上記リセット時に補正用データ供給部１から供給される補正用データＤｃの選択も最上位領域にリセットすることができる。つまり、補正用データ供給部１に格納される補正用データＤｃを、最上位領域から水平走査線Ｌ（ｉ＋２）ｓ〜ＬｊｓおよびＬｓ〜Ｌ（ｉ＋１）ｓの順に記述すれば、補正用データ供給部１から供給される補正用データＤｃの選択を容易に行うことができる。
【０１００】
次に、第２の実施形態に係る補正用データメモリ３について説明する。なお、当該補正用データメモリ３の詳細な構造は、図３を用いて説明した第１の実施形態に係る補正用データメモリ３と同様であるため、同一の参照符号を付して詳細な説明を省略する。また、当該実施形態に係る補正用データメモリ３の動作についても、メモリ書き込み制御回路２から出力される書き込み領域選択信号Ｒｗおよび書き込みアドレス指定信号Ａｗ、およびメモリ読み出し制御回路４から出力される読み出し領域選択信号Ｒｒが、上記サンプリング周期ｓ毎に水平同期パルスＰｓｈに同期して入力することが異なるだけで、他は第１の実施形態と同様である。したがって、当該実施形態の補正用データメモリ３の動作についても、詳細な説明を省略する。
【０１０１】
次に、図６を参照して、第２の実施形態に係る補正用データメモリ３で書き込まれるメモリ領域および読み出されるメモリ領域の詳細について説明する。図６では、横欄で補正用データメモリ３を構成するｍ個のラインメモリ３Ｍ１〜３Ｍｍ（図３参照）を示し、縦欄で上記リセット信号入力以降の水平同期パルスＰｓｈの入力に応じて更新されるステップを示している。そして、上記ステップ毎に書き込まれるラインメモリおよび読み出されるラインメモリをマトリックス状に示している。なお、図６において、書き込まれるラインメモリを書き込み対象メモリとして黒塗りつぶしで示し、読み出されるラインメモリを読み出し対象メモリとして斜線パターン塗りで示している。ここで、説明を簡単にするために、補正用データメモリ３が有するｍ個のラインメモリ３Ｍ１〜３Ｍｍを、ｍ＝２ｉ＋２で設定して、以下の説明を行う。
【０１０２】
まず、メモリ書き込み制御回路２およびメモリ読み出し制御回路４から、書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒとして、同じ垂直同期信号等と同期して出力されるリセット信号によって、書き込むラインメモリおよび読み出すラインメモリの選択がリセットされる（リセットステップ）。このリセットステップによって、書き込み選択制御回路３１は、ラインメモリ３Ｍ１を上記書き込み対象メモリとして選択し、当該ラインメモリ３Ｍ１に１水平走査線分の書き込み補正用データＤｃｗが書き込まれる。この時、既にラインメモリ３Ｍ１に他の補正用データＤｃが書き込まれている場合、書き込み補正用データＤｃｗが上書きされることによって、最新の補正用データＤｃに更新される。なお、この補正用データＤｃの更新は、以下の書き込み処理についても、同様である。
【０１０３】
上記リセットステップ後、水平同期パルスＰｓｈの受信によって、ステップは更新されていくが、当該実施形態では、メモリ書き込み制御回路２の水平走査線カウンタのカウント値Ｃがサンプリング周期ｓに応じた設定回数（つまり、ｓ）になるまで、メモリ書き込み制御回路２は、新たな書き込み領域選択信号Ｒｗおよび書き込みアドレス指定信号Ａｗを出力しない。つまり、サンプリング周期に相当するステップＳｓに更新されるまでは、継続してラインメモリ３Ｍ１が上記書き込み対象メモリとして選択される（ステップＳ２〜Ｓｓ−１）。
【０１０４】
その後、上記サンプリング周期ｓに相当する水平同期パルスＰｓｈに同期した書き込み領域選択信号Ｒｗの入力毎に、書き込み選択制御回路３１は、上記書き込み対象メモリとして順次１つのラインメモリ３Ｍ２〜３Ｍｍ−１を選択し、それぞれ別の１水平走査線分の書き込み補正用データＤｃｗが書き込まれる（ステップＳｓ、Ｓ２ｓ、Ｓ３ｓ、Ｓ４ｓ、…、Ｓ（ｍ−２）ｓ）。なお、それぞれの上記サンプリング周期ｓ以外のステップでは、上記ステップＳ２〜Ｓｓ−１と同様に、それぞれ直前に選択されているラインメモリ３Ｍ２〜３Ｍｍ−１が上記書き込み対象メモリとして継続して選択される。
【０１０５】
そして、次の上記サンプリング周期ｓに同期した書き込み領域選択信号Ｒｗの入力によって、書き込み選択制御回路３１が上記書き込み対象メモリとしてラインメモリ３Ｍｍを選択し、書き込み補正用データＤｃｗを書き込む処理と同期して、読み出し選択制御回路３２は、上記サンプリング周期ｓに同期した読み出し領域選択信号Ｒｒの入力によって、ラインメモリ３Ｍ１〜３Ｍｍ−１を上記読み出し対象メモリとして選択し、それらラインメモリ３Ｍ１〜３Ｍｍ−１に記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される（ステップＳ（ｍ−１）ｓ）。そして、ステップＳ（ｍ−１）ｓ以降、上記サンプリング周期ｓ以外のステップでは、メモリ読み出し制御回路４から水平同期パルスＰｓｈに同期した読み出しアドレス指定信号Ａｒに基づいて、直前に選択されている読み出し対象メモリに記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される。つまり、読み出し対象メモリが変更されるまで、ステップ毎に同じ補正用データＤｃを読み出し補正用データＤｃｒとして並列に読み出すことになる。
【０１０６】
次に、上記サンプリング周期ｓに同期した書き込み領域選択信号Ｒｗの入力によって、書き込み選択制御回路３１は、上記書き込み対象メモリとして再度ラインメモリ３Ｍ１を選択する。この時、上記リセットステップにおいて、既にラインメモリ３Ｍ１には書き込み補正用データＤｃｗが書き込まれているが、上述と同様に新たな書き込み補正用データＤｃｗを上書きすることによって、最新の補正用データＤｃに更新される（ステップＳｍｓ）。ステップＳｍｓでは、読み出し選択制御回路３２は、上記サンプリング周期ｓに同期した読み出し領域選択信号Ｒｒの入力によって、ラインメモリ３Ｍ２〜３Ｍｍを上記読み出し対象メモリとして選択し、それらラインメモリ３Ｍ２〜３Ｍｍに記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される。
【０１０７】
以降のステップ（ステップＳｍｓ＋１〜）では、新たにリセット信号が入力されるまで、上記ステップＳｍｓと同様の処理を行う。すなわち、上記サンプリング周期ｓに相当する水平同期パルスＰｓｈに同期した書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒの入力毎に、書き込み選択制御回路３１および読み出し選択制御回路３２は、上記書き込み対象メモリとして順次１つのラインメモリ３Ｍ１〜３Ｍｍを選択し、上記読み出し対象メモリとして書き込み対象メモリ以外のラインメモリを選択し、書き込み補正用データＤｃｗを書き込む処理および読み出し補正用データＤｃｒを並列に読み出す処理を行う。そして、それぞれの上記サンプリング周期ｓ以外のステップでは、上記ステップＳ２〜Ｓｓ−１と同様に、それぞれ直前に選択されているラインメモリ３Ｍ１〜３Ｍｍが上記書き込み対象メモリとして継続して選択される。また、メモリ読み出し制御回路４から水平同期パルスＰｓｈに同期した読み出しアドレス指定信号Ａｒに基づいて、直前に選択されている読み出し対象メモリに記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される。
【０１０８】
このように、補正用データメモリ３においては、順次入力映像信号Ｄｉｎのサンプリング周期ｓに相当する水平同期パルスＰｓｈに同期して、１水平走査線用の補正用データＤｃに更新され、その更新に同期して補間処理に必要な補正用データＤｃが並列に読み出される。
【０１０９】
なお、上述した説明では、上記リセットステップ〜ステップＳ（ｍ−１）ｓ−１において、読み出し処理を行っていない。これは、入力映像信号Ｄｉｎの水平同期パルスＰｓｈに同期していない上記リセットステップ直前の補正用データＤｃが書き込まれているためであり、読み出したとしても補正演算部６で行う補正処理に用いることができないためである。しかしながら、補正用データ補間回路５や補正演算部６において、同期していない補正用データＤｃを削除する処理を設けることによって、他のステップと同様に上記リセットステップ〜ステップＳ（ｍ−１）ｓ−１において読み出し処理を行ってもかまわない。
【０１１０】
また、上述したように、テレビ放送等のｎ本の水平走査線Ｌ１〜Ｌｎで構成される入力映像信号Ｄｉｎには、オーバスキャン領域に相当する映像信号も含まれている。一般的に、上記オーバスキャン領域に相当する水平走査線Ｌｏｓは、ＣＲＴ７の上下方向に対して数１０本あり、これらの上方向にある水平走査線Ｌｏｓａおよび下方向にある水平走査線Ｌｏｓｂに対する補正処理は不要である。したがって、上記リセット信号が垂直同期信号と同期して出力される場合、上記リセットステップでは水平走査線Ｌ１、つまり上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの補正処理となるため、水平走査線Ｌ１と同期していない補正用データＤｃを用いて補正処理を行っても、ＣＲＴ７に表示される画像には影響しない。さらに、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの本数をｌａとし、ラインメモリ３Ｍの個数ｍを
（ｍ−１）ｓ≦ｌａ＋１
に設定することによって、上記リセットステップ〜ステップＳ（ｍ−１）ｓ−１において読み出し処理を行っても、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの補正処理となるため、水平走査線Ｌ１〜Ｌ（ｍ−１）ｓ−１と同期していない補正用データＤｃを用いて補正処理を行っても、ＣＲＴ７に表示される画像には影響しない。このような設定によって、全ステップにおいて、同じ読み出し処理を行って補間および補正処理をすることが可能であり、補正用データＤｃの読み出し処理における制御が簡単になる。
【０１１１】
また、補正用データ補間回路５では、上述したように複数の水平走査線用の補正用データＤｃを用いて１本の補間補正用データＤｃｉを演算している。例えば、補正用データ補間回路５は、水平走査線Ｌｘの補間補正用データＤｃｉを演算する場合、水平走査線Ｌｘおよびその前後のサンプリングされたｉ本に対応した補正用データＤｃが用いられる。このような補間処理において、例えば、最も下方向に存在する水平走査線Ｌｎの補間補正用データＤｃｉを演算する場合、補正用データ補間回路５は、最も上方向に存在する水平走査線Ｌｓ〜Ｌｉｓの補正用データＤｃを用いて演算を行うことになる。このような逆方向に存在する水平走査線用の補正用データＤｃを用いて補間処理を行うと、所望の補間補正用データＤｃｉが得られず、このような補間補正用データＤｃｉを用いて入力映像信号Ｄｉｎの補正を行うと、適切な画像が得られない。しかしながら、上述したように、これらの水平走査線は、上記オーバスキャン領域に相当する水平走査線Ｌｏｓであり、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの本数をｌａ、下方向のオーバスキャン領域に相当する水平走査線Ｌｏｓｂの本数をｌｂとすると、補正用データ補間回路５が用いる補正用データＤｃの上記本数ｉを
ｉ≦ｌａ／ｓ かつ ｉ≦ｌｂ／ｓ
に設定することによって、上述のような逆方向に存在する水平走査線用の補正用データＤｃを含んだ補間処理を行っても、上方向あるいは下方向のオーバスキャン領域に相当する水平走査線ＬｏｓａあるいはＬｏｓｂ補正処理となるため、ＣＲＴ７に表示される画像には影響しない。
【０１１２】
なお、メモリ書き込み制御回路２およびメモリ読み出し制御回路４にそれぞれ水平走査線カウンタを設け、サンプリング周期ｓに応じて書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒを出力するようにしたが、水平走査線カウンタは、書き込み選択制御回路３１および読み出し選択制御回路３２に設けてもかまわない。補正用データメモリ３内で、サンプリング周期ｓをカウントすることによって、同様にサンプリング周期ｓに応じて書き込むあるいは読み出すラインメモリ３Ｍを選択することができる。
【０１１３】
このように、ＣＲＴテレビ受像機等に表示する映像信号の歪みを補正する際に、補正用データ供給部に記憶された補正用データの一部を先読みして必要なデータ量だけ補正用データメモリに書き込み、当該補正用データを用いて順次補正用データの補間演算を行うことにより、最小限の記憶容量の補正用データメモリで画像歪み補正装置を構成することができる。また、比較的容易な回路構成で実現することができ、実用上きわめて有利なものである。また、歪み補正の状態を変えるために補正用データメモリに読み込まれる補正用データを変更する必要がある場合等でも、歪み補正の動作を継続した状態で補正用データの変更を行うことが可能となる。つまり、補正用データの変更は、最長でも１フィールドの期間があれば、変更を完了すること可能であり、迅速な変更が可能となる。これによって、補正用データ供給部に複数の画面モードの変化に対応した補正用データを記憶することによって、例えば、水平または垂直の偏向周波数が変化した場合でも、補正用データ供給部から所望の最小限の補正用データを読み出すことによって、高速な歪み補正の切り替えが可能となる。また、第２の実施形態で用いた補正用データは、水平方向および垂直方向に一定の間隔をおいてサンプリングしたデータが用いられているため、補正用データ供給部から補正用データメモリへのデータ転送量を削減することが可能となり、水平同期パルスと同期して１走査線分の補正用データを供給する必要がないため、さらに低速な補正用データ供給部を用いた構成が可能となる。つまり、補正用データ供給部を含めたシステムのコストを低減することが可能となる。
【０１１４】
また、第２の実施形態に係る画像歪み補正装置１０では、補正用データ供給部１にシリアルインターフェースのメモリを用いること可能である。一般的に、補正用データ供給部１をシリアルインターフェースで構成した場合、パラレル接続で構成する場合と比べて低速になる。つまり、補正用データ供給部１自体の読み出し速度が、入力映像信号Ｄｉｎのデジタル処理に必要なクロック周波数と比べると、低速なものとなってしまう。しかし、第２の実施形態における補正用データ供給部１に記憶する補正用データＤｃは、水平および垂直方向に一定の間隔でサンプリングされ記憶されているため、補正用データ供給部１から補正用データメモリ３へのデータ転送速度が低速でもかまわず、シリアルインターフェースの補正用データ供給部１の最大データ転送速度を考慮した補正用データＤｃのデータ量を補正用データ供給部１に記憶することで、シリアルインターフェースで構成された補正用データ供給部１を用いることが可能となる。したがって、補正用データ供給部１にシリアルインターフェースのメモリを用いることにより、部品の実装面積および補正用データメモリ３への補正用データＤｃの転送に必要となるデータ線の本数を減らすことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１および第２の実施形態に係る画像歪み補正装置１０の構成を示す機能ブロック図である。
【図２】第１の実施形態に係る図１の補正用データ供給部１、補正用データメモリ３、および補正用データ補間回路５で用いられる補正用データＤｃを説明する図である。
【図３】図１の補正用データメモリ３の詳細な構造を示す図である。
【図４】第１の実施形態に係る図１の補正用データメモリ３で書き込まれるメモリ領域および読み出されるメモリ領域の詳細について説明する図である。
【図５】第２の実施形態に係る図１の補正用データ供給部１、補正用データメモリ３、および補正用データ補間回路５で用いられる補正用データＤｃを説明する図である。
【図６】第２の実施形態に係る図１の補正用データメモリ３で書き込まれるメモリ領域および読み出されるメモリ領域の詳細について説明する図である。
【図７】従来の画像表示補正装置の構成を示す機能ブロック図である。
【図８】補正用データＤｃを説明するための図である。
【符号の説明】
１…補正用データ供給部
２…メモリ書き込み制御回路
３…補正用データメモリ
３１…書き込み選択制御回路
３２…読み出し選択制御回路
３Ｍ…ラインメモリ
４…メモリ読み出し制御回路
５…補正用データ補間回路
６…補正演算部
７…ＣＲＴ
１０…画像歪み補正装置
【発明の属する技術分野】
本発明は、映像信号を元に画像をＣＲＴテレビ受像機等に表示する際に生じる歪みを補正する画像歪み補正装置、およびそのための補正用データを作成する補正用データ作成装置、並びにその方法に関する。
【０００２】
【従来の技術】
従来、映像信号を元に画像をＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：陰極線管、ブラウン管）テレビ受像機等に表示する際に生じる歪みに対する、直線性歪み補正やピンクション歪み補正等の偏向歪み補正は、水平偏向回路において行われてきた。しかし、近年、ＣＲＴの薄型化や大型化によって、これらの偏向歪みの量が大きくなる傾向にあり、このような大きな歪みの補正を上記水平偏向回路によって行うことは、水平偏向回路の大型化、部品点数の増大、および消費電力の増大等の問題が発生する。
【０００３】
そこで、上記水平偏向回路によって補正しきれない歪みを、信号処理により保証する方法が、特願平１１−１７５７２号公報等で開示されている。以下、図７を参照して、当該公報で開示された画像表示補正装置について説明する。
【０００４】
図７は、上記画像表示補正装置において予め生成された補正用データを用いて入力映像信号を補正演算する構成を示す機能ブロック図である。なお、図７では、本発明に関わる機能ブロックについてのみ示し、他の処理ブロックについては図示を省略する。図７において、上記画像表示補正装置は、補正用データ供給部１０１、メモリ書き込み制御回路１０２、補正用データメモリ１０３、メモリ読み出し制御回路１０４、補正演算部１０５、およびＣＲＴ１０６を備えている。メモリ書き込み制御回路１０２は、入力映像信号Ｄｉｎに同期した同期パルスＰｓ等に基づいて、その入力映像信号Ｄｉｎに応じた補正用データＤｃを供給するように補正用データ供給部１０１に指示する。補正用データ供給部１０１は、ＣＲＴ１０６に対して予め生成された補正用データＤｃを、メモリ書き込み制御回路１０２の指示に基づいて補正用データメモリ１０３に供給し書き込む。補正用データメモリ１０３は、補正用データ供給部１０１から供給される１画面分の補正用データＤｃを格納する。メモリ読み出し制御回路１０４は、同期パルスＰｓに基づいて現在入力映像信号Ｄｉｎの補正演算に必要な補正用データＤｃを補正用データメモリ１０３から読み出し、補正演算部１０５に供給する。補正演算部１０５は、ＣＲＴ１０６の画素毎に対応させて補正用データメモリ１０３に格納された補正用データＤｃを用いて、入力映像信号Ｄｉｎの補正演算を行うことによって偏向歪み補正を行い、当該補正後の入力映像信号をＣＲＴ１０６に出力する。そして、ＣＲＴ１０６では、偏向歪みが補正された映像が表示される。
【０００５】
ここで、図８を参照して、上記画像表示補正装置で用いられる補正用データＤｃについて説明する。なお、図８は、ＣＲＴ１０６に表示される画像をその座標に関連させて示している。図８において、画像２００ａは、本来ＣＲＴ１０６に表示されるべき画像（図８の破線で示す部分）であり、画像２００ｂは、未補正でＣＲＴ１０６に表示される歪みを伴う画像（図８で実線で示す部分）の一例である。つまり、上述した歪みは、これらの画像２００ａおよび２００ｂとの差分によって表すことができる。例えば、ＣＲＴ１０６に本来表示されるべき画像２００ａにおける任意の画素Ｍｓの位置を、座標Ｍｓ（ｖ，ｗ）で示す。この画素Ｍｓは、未補正でＣＲＴ１０６に表示される歪みを伴う画像２００ｂにおいては、画素Ａに対応し、その座標はＡ（ｉａ，ｊａ）である。このような補正前後の座標関係を、それぞれの画素毎にアドレス情報Ｍｓ（ｖ，ｗ）＝Ａ（ｉａ，ｊａ）となるよう、移動量等の補正に用いるデータが補正用データＤｃに設定される。つまり、補正用データＤｃは、画像２００ａおよび２００ｂとの差分を、それぞれの画素間の移動量で求められる。なお、典型的には、映像信号を元に表示される画像における画素に対応した１画面全画素分の補正用データＤｃが、予めＣＲＴ１０６毎に設定される。また、上記歪みがＲＧＢ色毎に異なる場合、それぞれのＲＧＢ色毎に補正用データＤｃが設定される。
【０００６】
上述した補正用データＤｃは、一例として、映像信号を元に表示される画像における全ての画素毎に設定される。他の例としては、補正用データＤｃは、上記画像を複数の領域に分割し、各分割領域毎の代表画素にのみ設定され、それ以外の画素における補正用データは、代表画素の補正用データＤｃから推測する方法もある。
【０００７】
補正演算部１０５は、上述のように予め設定された補正用データＤｃを用いて、入力映像信号Ｄｉｎを補正演算することによって、ＣＲＴ１０６に本来表示されるべき画像２００ａが表示できるようにする。このとき、補正演算部１０５では、補正用データＤｃに基づいて、入力映像信号Ｄｉｎに対してＣＲＴ１０６で発生する歪み特性（図８の画像２００ａから画像２００ｂへの変形）とは逆方向に変形するような補正演算が行われる。つまり、補正演算部１０５によって、ＣＲＴ１０６が有している歪み特性とは逆方向に予め入力映像信号Ｄｉｎが歪められることによって、ＣＲＴ１０６が有している歪み特性と相殺され、結果的にＣＲＴ１０６に本来表示されるべき画像２００ａを表示することができる。
【０００８】
なお、上述したように、補正用データＤｃが上記分割領域毎の代表画素にのみ設定されている場合は、補正演算部１０５で入力映像信号Ｄｉｎを補正演算する前に、上記代表画素に設定されている補正用データＤｃに対して、予め線形補間等を行うことによって、それ以外の画素における補正用データが推定して求められる。そして、補正演算部１０５は、補間されることによってＣＲＴ１０６で表示される全ての画素毎に求められた補正用データを用いて、上述した入力映像信号Ｄｉｎの補正演算を行う。
【０００９】
【発明が解決しようとする課題】
ここで、補正用データ供給部１０１には、一般的には、フラッシュメモリ等の固定メモリが用いられ、補正用データメモリ１０３には、補正演算部１０５のアクセス速度を高めるために高速な記憶媒体としてＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が用いられる。したがって、入力映像信号Ｄｉｎに同期して補正用データメモリ１０３から補正演算部１０５に補正用データＤｃを出力する速度に対して、補正用データ供給部１０１が補正用データメモリ１０３に補正用データＤｃを書き込む速度が遅くなるため、補正用データメモリ１０３には１画面分の補正用データＤｃを格納できる容量を確保する必要がある。つまり、補正用データメモリ１０３には、典型的には、映像信号を元に表示される画像における全ての画素に対応した１画面全画素分の補正用データＤｃが格納される。また、補正演算部１０５が各画素のＲＧＢ色に対して別々に補正演算する場合、それぞれＲＧＢ色別々の補正用データＤｃが格納される。したがって、このような場合、補正用データメモリ１０３には、１画面全画素分の補正用データＤｃを格納するための大容量メモリが必要となるため、コストアップの原因となる。また、上述したように、補正用データメモリ１０３から読み出された補正用データＤｃを別の機能ブロック（図示せず）を設けて線形補間等を行うことによって、補正用データメモリ１０３にサンプリングされた代表画素に対応した補正用データＤｃのみを格納し、補正用データＤｃの総量を削減することもできるが、この場合も１画面分の補正用データＤｃを格納する容量が必要である。
【００１０】
また、補正用データ供給部１０１が補正用データメモリ１０３に補正用データＤｃを書き込む処理は、当該画像表示補正装置の電源ＯＮ時等に行われ、その後、水平偏向周波数または垂直偏向周波数が変化（以下、画面モード変化とする）した場合等、その画面モードに応じた新たな補正用データＤｃを補正用データメモリ１０３に書き込む必要がある場合に行われる。このような補正用データメモリ１０３に補正用データＤｃを書き込む処理は、現在、補正演算部１０５で行われている補正演算に影響を与えない期間に行われ、一般的には、垂直帰線期間等の補正用データＤｃが変化しても問題が発生しない期間が用いられる。しかし、補正用データ供給部１０１が補正用データメモリ１０３に１画面分の補正用データＤｃを書き込む処理速度が遅く上記期間中に書き込み処理が完了しない場合、上記補正演算が正常に動作しないため、偏向歪みが補正されていない映像がＣＲＴ１０６に表示されたり、ＣＲＴ１０６の表示画面を消去する処理（ブラックアウト）等を行う必要がある。このような状態を防止するために、別の補正用データメモリを設け、画面モードの変化時に書き込むべき補正用データを予め別の補正用データメモリに格納し、上記垂直帰線期間等に補正用データを読み出すメモリを変更する等を行うことも可能であるが、結果的に、補正用データを格納するためのコストが増加することになる。
【００１１】
なお、これらの課題は、補正用データ供給部１０１の処理速度を高速にすることにより解決することができるが、一般的に高速な補正用データ供給部１０１は、データおよびアドレス制御等もパラレルインターフェースを用いたハードウェア構成になるため、回路構成が複雑になり、非常に高価であるため、コストアップとなる。
【００１２】
また、上述した補正用データＤｃは、一般的には、予め補正用データ作成装置によって、ＣＲＴ１０６に表示された画像を撮像し、この撮像された画像と適正に表示されるべき基準画像とを比較することによって、それぞれＣＲＴ１０６毎に作成される。つまり、上述した撮像や基準画像との比較等の処理で高周波歪み等の影響で、誤差を有する補正用データＤｃが作成されることも考えられる。このような誤差を有する補正用データＤｃを用いて、補正演算部１０５が入力映像信号Ｄｉｎを補正した場合、ＣＲＴ１０６に表示される画像に対しても、誤差を有した補正が行われることになる。これは、上述した代表画素の補正用データＤｃを用いた補正についても、線形補間によって新たに生成される補正用データに関しては複数の代表画素の補正用データＤｃを用いて演算を行うため、その誤差は軽減されて生成されるが、上記代表画素の補正用データＤｃは、そのまま用いられるため、同様に誤差を有した補正が行われることになる。
【００１３】
それ故に、本発明の目的は、低コストでＣＲＴテレビ受像機等の画面歪みを補正し、補正誤差を軽減することのできる画像歪み補正装置、およびそのための補正用データを作成する補正用データ作成装置、並びにその方法を提供することである。
【００１４】
【課題を解決するための手段および発明の効果】
上記目的を達成するために、本発明は、以下に述べるような特徴を有している。
第１の発明は、入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための画像歪み補正装置であって、
歪みを補正するための補正用データを予め画像における１画面分格納する補正用データ供給部と、
補正用データ供給部に格納された補正用データの一部を、映像信号と同期した補正に必要な走査線分先読みして記憶する補正用データメモリと、
補正用データメモリに記憶された補正用データを用いて、所定の補間演算を行うことによって少なくとも１本の走査線用の完全な補正用データを生成する補正用データ補間回路と、
補正用データ補間回路で生成された完全な補正用データを用いて、現在入力している映像信号の走査線に同期して映像信号の補正を行う補正演算部とを備える。
【００１５】
第１の発明によれば、映像信号を元に陰極線管テレビ受像機に表示される画像に生じる歪みを補正する際に、補正用データ供給部に格納された１画面分の補正用データの一部を、必要なデータ量だけ先読みして補正用データメモリに書き込み、当該補正用データを用いて順次補正用データの補間演算を行うことにより、最小限の記憶容量の補正用データメモリでコスト低減された画像歪み補正装置を構成することができる。また、歪み補正の状態を変えるために補正用データメモリに書き込まれる補正用データを変更する必要がある場合等でも、補正用データの変更は、最長でも１フィールドの期間があれば、変更を完了すること可能であり、迅速な変更が可能となる。
【００１６】
第２の発明は、第１の発明に従属する発明であって、
補正用データメモリは、少なくとも補正用データ供給部に格納された１本の走査線分の補正用データが記憶可能な複数の記憶領域に分割され、当該記憶領域にはそれぞれ１本の走査線分の補正用データが記憶され、
さらに、映像信号に含まれる水平同期パルスに応じて、補正用データ供給部に補正用データを供給させるための補正用データ供給要求信号を出力し、かつ補正用データメモリに供給された補正用データを書き込む記憶領域を指定するための書き込み領域選択信号を出力するメモリ書き込み制御回路と、
水平同期パルスに応じて、補正用データメモリに記憶された補正用データを補正用データ補間回路に読み出す記憶領域を指定するための読み出し領域選択信号を出力するメモリ読み出し制御回路とを備える。
【００１７】
第２の発明によれば、映像信号を元に陰極線管テレビ受像機に表示される画像に生じる歪みを補正する際に、補正用データ供給部に記憶された１画面分の補正用データの一部を映像信号の水平同期パルスに同期させて補正に必要なデータ量だけ補正用データメモリに書き込み、当該補正用データを用いて順次補正用データの補間演算を行うことにより、最小限の記憶容量の補正用データメモリで画像歪み補正装置を構成することができる。また、歪み補正の状態を変えるために補正用データメモリに書き込まれる補正用データを変更する必要がある場合等でも、補正用データの変更は、上記水平同期パルスに同期させて最長でも１フィールドの期間があれば、変更を完了すること可能であり、迅速な変更が可能となる。また、比較的容易な回路構成で実現することができ、実用上きわめて有利なものである。
【００１８】
第３の発明は、第２の発明に従属する発明であって、
補正用データメモリの複数の記憶領域は、それぞれラインメモリで構成されることを特徴とする。
【００１９】
第３の発明によれば、補正用データメモリを複数のラインメモリで構成することによって、シングルポートまたはデュアルポートの一般的なメモリを用いることに比べて、書き込みおよび読み出しの制御回路を簡略化することが可能となる。
【００２０】
第４の発明は、第２の発明に従属する発明であって、
メモリ書き込み制御回路が書き込み領域選択信号で指定する補正用データメモリの記憶領域と、メモリ読み出し制御回路が読み出し領域選択信号で指定する補正用データメモリの記憶領域とは、異なる記憶領域が指定される。
【００２１】
第４の発明によれば、映像信号の水平同期パルスと同期して、補正用データの書き込みおよび補正に必要な補正用データの読み出しを同時に行うことができる。
【００２２】
第５の発明は、第４の発明に従属する発明であって、
補正用データ供給部に格納されている補正用データは、画像における走査線方向に所定の間隔を有した代表画素に対する走査線毎のデータであり、
メモリ書き込み制御回路は、水平同期パルスと同期して、補正用データ供給要求信号によって１本の走査線分の補正用データを供給する指示を出力し、かつ補正用データメモリに供給された１本の走査線分の補正用データを記憶させる領域として、書き込み領域選択信号によって水平同期パルスと同期して順次別の記憶領域の１つを選択して指定する。
【００２３】
第５の発明によれば、補正用データ供給部から補正用データメモリへ供給するデータ量が低減されるため、比較的低速な補正用データ供給部を用いることが可能となり、さらに画像歪み補正装置のコスト低減が可能である。
【００２４】
第６の発明は、第５の発明に従属する発明であって、
補正用データ補間回路は、読み出し領域選択信号で指定された複数の記憶領域に記憶された補正用データを用いて、補間演算を行うことによって、画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成して１本の走査線用の完全な補正用データを生成する。
【００２５】
第６の発明によれば、予め格納された補正用データに撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じている場合、当該補正用データも補間演算することによって再生成されるため、誤差が拡散され歪み補正精度を向上させることが可能である。
【００２６】
第７の発明は、第４の発明に従属する発明であって、
補正用データ供給部に格納されている補正用データは、画像における所定の走査線間隔毎に、かつ走査線方向に所定の間隔を有した代表画素に対する格子状のデータであり、
メモリ書き込み制御回路は、所定の走査線間隔毎の水平同期パルスと同期して、補正用データ供給要求信号によって１本の走査線分の補正用データを供給する指示を出力し、かつ補正用データメモリに供給された１本の走査線分の補正用データを記憶させる領域として、書き込み領域選択信号によって順次別の記憶領域の１つを選択して指定する。
【００２７】
第７の発明によれば、補正用データ供給部から補正用データメモリへ供給するデータ量がさらに低減され、水平同期パルスと同期して１走査線分の補正用データを供給する必要がないため、さらに低速な補正用データ供給部を用いることが可能となる。つまり、補正用データ供給部を含めたシステムのコストを低減することが可能となる。
【００２８】
第８の発明は、第７の発明に従属する発明であって、
補正用データ補間回路は、読み出し領域選択信号で指定された複数の記憶領域に記憶された補正用データを用いて補間演算を行うことによって、画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成して１本の走査線用の完全な補正用データを生成する。
【００２９】
第８の発明によれば、予め格納された補正用データに撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じている場合、当該補正用データも補間演算することによって再生成されるため、誤差が拡散され歪み補正精度を向上させることが可能である。
【００３０】
第９の発明は、第７の発明に従属する発明であって、
補正用データ供給部は、補正用データメモリへの読み出しがシリアルインターフェースのメモリで構成されることを特徴とする。
【００３１】
第９の発明によれば、補正用データ供給部にシリアルインターフェースのメモリを用いることにより、部品の実装面積および補正用データメモリへの補正用データの供給に必要となるデータ線の本数を減らすことが可能となる。
【００３２】
第１０の発明は、第２の発明に従属する発明であって、
メモリ書き込み制御回路が書き込み領域選択信号で指定する補正用データメモリの記憶領域と、メモリ読み出し制御回路が読み出し領域選択信号で指定する補正用データメモリの記憶領域とは、映像信号に基づいた所定のタイミングで初期化される。
【００３３】
第１０の発明によれば、ノイズ等により、書き込み領域選択信号と読み出し領域選択信号とのタイミングが乱された場合でも、所定の期間で初期化されることにより再びタイミングを合わせることが可能となる。
【００３４】
第１１の発明は、第２の発明に従属する発明であって、
補正用データ供給部に格納される補正用データは、映像信号の複数の映像方式に基づいてそれぞれ別に格納されており、
補正用データ供給部は、入力された映像信号の映像方式に応じた補正用データを補正用データメモリに供給する。
【００３５】
第１１の発明によれば、補正用データ供給部に複数の映像方式に対応した補正用データを記憶することによって、水平または垂直の偏向周波数が変化した場合でも、補正用データ供給部から所望の映像方式に応じた最小限の補正用データを読み出すことによって、高速な歪み補正の切り替えが可能となる。
【００３６】
第１２の発明は、第１１の発明に従属する発明であって、
メモリ書き込み制御回路が書き込み領域選択信号で指定する補正用データメモリの記憶領域と、メモリ読み出し制御回路が読み出し領域選択信号で指定する補正用データメモリの記憶領域とは、映像信号に含まれる垂直帰線期間で初期化され、そして、
メモリ書き込み制御回路は、補正用データ供給部に対して、垂直帰線期間直後の走査線の補正に必要な入力された映像信号の映像方式に応じた補正用データを補正用データメモリに供給させ、垂直帰線期間中に補正用データメモリへの供給を完了させるための補正用データ供給要求信号を出力する。
【００３７】
第１２の発明によれば、垂直帰線期間に補正用データ供給部から補正用データメモリに必要な補正用データを書き込むことにより、映像方式に応じた補正用データに変更する必要がある場合に、さらに迅速に歪み補正処理の動作を継続した状態で補正用データの変更を行うことが可能となる。上記垂直帰線期間において、補正用データ供給部で映像方式が変化する前に読み出していた記憶領域から、新しい記憶領域に制御を切り替えることにより、映像方式に対応した補正用データを迅速に補正用データメモリに供給することができ、歪み補正処理の誤動作なしに敏速に映像方式に対応した歪み補正処理を行うことが可能となる。
【００３８】
第１３の発明は、入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための補正用データを作成する画像歪み補正用データ作成装置であって、
少なくとも画像における代表画素に対する補正用データを１画面分格納する補正用データ格納部と、
補正用データ格納部に格納された補正用データを用いて補間演算を行うことによって、画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成する補正用データ再生成部とを備える。
【００３９】
第１３の発明によれば、予め格納された補正用データに撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じている場合、当該補正用データも補間演算することによって再生成されるため、誤差が拡散され歪み補正精度を向上させることが可能である。
【００４０】
第１４の発明は、入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための補正用データを作成する画像歪み補正用データ作成方法であって、
少なくとも画像における代表画素に対する補正用データを１画面分格納する補正用データ格納ステップと、
補正用データ格納ステップで格納された補正用データを用いて補間演算を行うことによって、画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成する補正用データ再生成ステップとを含む。
【００４１】
第１４の発明によれば、予め格納された補正用データに撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じている場合、当該補正用データも補間演算することによって再生成されるため、誤差が拡散され歪み補正精度を向上させることが可能である。
【００４２】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る画像歪み補正装置１０の構成を示す機能ブロック図である。なお、図１では、本発明に関わる機能ブロックについてのみ示し、他の処理ブロックについては図示を省略する。
【００４３】
図１において、画像歪み補正装置１０は、補正用データ供給部１、メモリ書き込み制御回路２、補正用データメモリ３、メモリ読み出し制御回路４、補正用データ補間回路５、および補正演算部６を備えている。そして、画像歪み補正装置１０は、入力映像信号Ｄｉｎおよびその入力映像信号Ｄｉｎに同期した同期パルスＰｓを受信し、当該画像歪み補正装置１０で入力映像信号Ｄｉｎを補正した後、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：陰極線管、ブラウン管）７に出力される。
【００４４】
補正用データ供給部１は、一般的には、フラッシュメモリ等の固定メモリが用いられ、ＣＲＴ７に対して予め生成された補正用データＤｃを格納している。そして、補正用データ供給部１は、後述するメモリ書き込み制御回路２の補正用データ供給要求信号Ｒｓに基づいて、現在の画面モードおよび水平走査ラインに応じた補正用データＤｃを、書き込み補正用データＤｃｗとして補正用データメモリ３に供給する。なお、補正用データＤｃおよび書き込み補正用データＤｃｗの詳細な説明は、後述する。
【００４５】
メモリ書き込み制御回路２は、入力映像信号Ｄｉｎに同期した同期パルスＰｓ等に基づいて、その入力映像信号Ｄｉｎおよび同期パルスＰｓに応じた補正用データＤｃを補正用データメモリ３に供給するように、補正用データ供給部１に補正用データ供給要求信号Ｒｓを出力する。また、メモリ書き込み制御回路２は、補正用データ供給部１から供給された書き込み補正用データＤｃｗに対して、その書き込み領域を選択する書き込み領域選択信号Ｒｗおよびその領域における書き込みアドレスを指定する書き込みアドレス指定信号Ａｗを補正用データメモリ３に出力する。また、メモリ書き込み制御回路２からは、書き込み領域選択信号Ｒｗとして、入力映像信号Ｄｉｎの垂直同期信号等と同期してリセット信号が出力される。
【００４６】
メモリ読み出し制御回路４は、入力映像信号Ｄｉｎに同期した同期パルスＰｓ等に基づいて、補正用データメモリ３に対して書き込まれた補正用データＤｃから読み出す領域を選択する読み出し領域選択信号Ｒｒおよびその領域における読み出しアドレスを指定する読み出しアドレス指定信号Ａｒを出力する。また、メモリ読み出し制御回路４からは、読み出し領域選択信号Ｒｒとして、入力映像信号Ｄｉｎの垂直同期信号等と同期してリセット信号が出力される。
【００４７】
補正用データメモリ３は、その書き込み速度が補正用データ供給部１のデータ供給速度より高速であり、その読み出し速度も補正用データ補間回路５および補正演算部６のアクセス速度を高めるために高速な記憶媒体が用いられる。なお、補正用データメモリ３の詳細な構造は、後述する。補正用データメモリ３は、補正用データ供給部１から供給される書き込み補正用データＤｃｗを、メモリ書き込み制御回路２から指示される書き込み領域選択信号Ｒｗに応じたメモリ領域に、書き込みアドレス指定信号Ａｗで指定されたアドレスに対応して書き込む。また、補正用データメモリ３は、メモリ読み出し制御回路４から指示される読み出し領域選択信号Ｒｒに応じたメモリ領域から、読み出しアドレス指定信号Ａｒで指定されたアドレスに対応して、そのメモリ領域に書き込まれている補正用データＤｃを読み出し補正用データＤｃｒとして読み出し、補正用データ補間回路５に並列で出力する。なお、読み出し補正用データＤｃｒの詳細な説明は、後述する。
【００４８】
補正用データ補間回路５は、補正用データメモリ３から並列で読み出された読み出し補正用データＤｃｒを用いて、内挿あるいは外挿補間等の所定の線形補間を行うことによって、現在受信している入力映像信号Ｄｉｎの水平走査線に対応して、当該水平走査線に含まれる全画素分の補正用データを演算し、補間補正用データＤｃｉとして補正演算部６に供給する。なお、補正用データ補間回路５で行う補間処理の詳細については、後述する。
【００４９】
補正演算部６は、補正用データ補間回路５から供給される補間補正用データＤｃｉを用いて、入力映像信号Ｄｉｎを補正演算することによって、ＣＲＴ７に本来表示されるべき画像２００ａ（図８参照）が表示できるようにする。このとき、補正演算部６では、補間補正用データＤｃｉに基づいて、入力映像信号Ｄｉｎに対してＣＲＴ７で発生する水平方向の歪み特性とは逆方向に変形するような補正演算が行われる。つまり、補正演算部６によって、ＣＲＴ７が有している水平方向の歪み特性とは逆方向に予め入力映像信号Ｄｉｎが歪められることによって、ＣＲＴ７が有している水平方向の歪み特性と相殺され、結果的にＣＲＴ７に本来表示されるべき画像２００ａを表示する。このように、補正演算部６は、補間補正用データＤｃｉを用いて、入力映像信号Ｄｉｎの水平または垂直位置をラインメモリまたはフレームメモリ等を用いて逐次変移させることにより、映像信号の歪み補正演算を行う。また、補正演算部６は、ＣＲＴ７の水平または垂直偏向電流を変調することによっても入力映像信号Ｄｉｎの歪み補正演算を行うことが可能となる。
【００５０】
次に、本実施形態に係る画像歪み補正装置で用いられる補正用データＤｃについて説明する。ＣＲＴ７は、入力映像信号Ｄｉｎを未補正で表示した場合、本来表示されるべき画像２００ａ（図８参照）に対して、歪みを伴った画像２００ｂ（図８参照）を表示する。したがって、画像２００ｂに生じる歪みは、これらの画像２００ａおよび２００ｂとの差分によって表すことができる。補正用データＤｃは、このような差分で表現される歪みを、それぞれの画像２００ａおよび２００ｂに対応する画素間の移動量で求められる。例えば、ＣＲＴ７に本来表示されるべき画像２００ａにおける任意の画素Ｍｓの位置を、座標Ｍｓ（ｖ，ｗ）で示す。この画素Ｍｓは、未補正でＣＲＴ７に表示される歪みを伴う画像２００ｂにおいては、画素Ａに対応し、その座標はＡ（ｉａ，ｊａ）であるとする。このような補正前後の座標関係を、それぞれの画素毎にアドレス情報Ｍｓ（ｖ，ｗ）＝Ａ（ｉａ，ｊａ）となるよう、移動量等の補正に用いるデータを補正用データＤｃに設定する。
【００５１】
ここで、本実施形態の補正用データＤｃは、水平方向（水平走査線方向）の歪みに対してのみ設定され、表示可能な映像信号の画面モードに対応して、当該映像信号を元に表示される画像の全水平走査線を所定の複数の線分に分割し、各線分毎の代表的な画素（以下、代表画素とする）にのみ設定され、他の画素に対しては削減されている。これは、互いの距離が近い場所に位置する画素に対する上記補正用データＤｃは、それらの画素間で大きな変動はないため、そのことを利用して予め上記代表画素のみに補正用データＤｃを付与し、それ以外の画素の削減された補正用データＤｃは、上記代表画素の補正用データＤｃから推測することができるためである。そして、上記映像信号を元に表示される画像の代表画素に対応した１画面分の補正用データＤｃが、水平走査線毎に補正用データ供給部１に予め格納される。また、上記歪みがＲＧＢ色毎に異なる場合、それぞれのＲＧＢ色毎に補正用データＤｃが設定される。なお、補正用データＤｃは、予め補正用データ作成装置等によって、表示された画像を撮像し、この撮像された画像と適正に表示されるべき基準画像とを比較することによって作成されるが、この作成方法は、既に公知であるため、これ以上の説明を省略する。
【００５２】
次に、図２を参照して、補正用データ供給部１、補正用データメモリ３、および補正用データ補間回路５で用いられる補正用データＤｃについて説明する。図２において、受信している入力映像信号Ｄｉｎの水平偏向周波数および垂直偏向周波数等で表現される映像形式（以下、画面モードとする）がｎ本の水平走査線Ｌ１〜Ｌｎで構成され、現在、水平走査線Ｌｘ（ｘは、ｎ以下の自然数）の入力映像信号Ｄｉｎをその同期パルスＰｓとしての水平同期パルスＰｓｈと同期して受信しているとする。また、補正用データ補間回路５は、水平走査線Ｌｘの補正の為に用いられる補間補正用データＤｃｉを補間処理によって生成するために、水平走査線Ｌｘおよびその前後ｉ本（ｉは、０以上の整数）に対応した補正用データＤｃを用いるものとする。なお、ここでは説明を簡単にするために、上述した歪みがＲＧＢ色毎に異なり、それぞれのＲＧＢ色毎に補正用データＤｃが設定されている場合でも、その代表色（例えば、Ｒ色）で用いられる補正用データＤｃを説明する。
【００５３】
補正用データ供給部１には、複数の画面モードに応じて、上述したように水平走査線Ｌ１〜Ｌｎ毎に設定された上記代表画素に対応した１画面分の補正用データＤｃが、水平走査線Ｌ１〜Ｌｎに対応して予め格納されている。図２における補正用データ供給部１の補正用データＤｃは、現在受信している画面モードの補正用データＤｃのみを示しており、上述した歪みを補正する画素の移動量が記述された上記代表画素を黒丸で示し、他の補正用データＤｃが削減された画素を×印で示している。
【００５４】
メモリ書き込み制御回路２は、水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信した場合、補正用データ供給要求信号Ｒｓによって、水平走査線Ｌｘ＋ｉ＋１に対応した補正用データＤｃを供給する指示を補正用データ供給部１に上記水平同期パルスＰｓｈと同期して出力する。つまり、メモリ書き込み制御回路２は、現在受信している水平走査線Ｌｘに対して、ｉ＋１本分先読みした水平走査線Ｌｘ＋ｉ＋１に対応した補正用データＤｃを供給する指示をする。補正用データ供給部１は、メモリ書き込み制御回路２から出力された補正用データ供給要求信号Ｒｓに基づいて、水平走査線Ｌｘ＋ｉ＋１に対応した補正用データＤｃを書き込み補正用データＤｃｗとして補正用データメモリ３に供給する。
【００５５】
補正用データメモリ３は、ｍ個のメモリ領域を有している。補正用データメモリ３は、補正用データ供給部１から供給される水平走査線Ｌｘ＋ｉ＋１に対応した書き込み補正用データＤｃｗを、メモリ書き込み制御回路２から指示される上記書き込み領域選択信号Ｒｗに応じて、ｍ個のメモリ領域から書き込むメモリ領域を選択し、上記書き込みアドレス指定信号Ａｗで指定されたアドレスに対応して当該書き込み補正用データＤｃｗを書き込む。なお、上記書き込むメモリ領域の選択は、水平同期パルスＰｓｈの受信と連動して、順次異なったメモリ領域が選択されるが、メモリ領域および選択される書き込み領域の詳細については、後述する。
【００５６】
一方、既に、補正用データメモリ３には、直前に受信した水平走査線Ｌｘ−２ｉ−１〜Ｌｘ−１の入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈによって、上記と同様にそれぞれ異なったメモリ領域に水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した書き込み補正用データＤｃｗが書き込まれている。メモリ読み出し制御回路４は、水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信したとき、補正用データメモリ３に対して、読み出し領域選択信号Ｒｒによって、水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した補正用データＤｃが書き込まれたメモリ領域を読み出し領域として指示する。そして、補正用データメモリ３は、メモリ読み出し制御回路４から出力された読み出し領域選択信号Ｒｒで指定されたメモリ領域に書き込まれている水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した補正用データＤｃを、読み出しアドレス指定信号Ａｒで指定されたアドレスに対応して読み出し補正用データＤｃｒとして読み出し、補正用データ補間回路５に並列で出力する。なお、選択される読み出し領域の詳細については、後述する。
【００５７】
ここで、上述した補正用データメモリ３の書き込み補正用データＤｃｗの書き込みおよび読み出し補正用データＤｃｒの読み出しは、水平同期パルスＰｓｈと同期して同時に行われる。つまり、補正用データメモリ３では、上記書き込みが行われるメモリ領域と上記読み出しが行われるメモリ領域とは、別のメモリ領域が使用される。また、補正用データメモリ３では、１つのメモリ領域に対して１本の水平走査線Ｌに対応した補正用データＤｃが書き込まれるため、メモリ領域の個数ｍは、
ｍ≧２ｉ＋２
で設定される。なお、補正用データメモリ３が有するｍ個のメモリ領域を効率よく利用し、上述した書き込みおよび読み出し領域の選択を簡単にするためには、書き込みを行う１つのメモリ領域以外のメモリ領域を全て読み出し領域に設定することが望ましい。この場合、補正用データメモリ３が有するメモリ領域の個数ｍは、
ｍ＝２ｉ＋２
で設定される。
【００５８】
補正用データ補間回路５は、補正用データメモリ３から並列で読み出された水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した読み出し補正用データＤｃｒを用いて、所定の補間処理を行うことによって、水平同期パルスＰｓｈと同期して水平走査線Ｌｘの全画素に対応した補正用データを補間補正用データＤｃｉとして演算する。例えば、補正用データ補間回路５の補間処理は、入力された水平走査線Ｌｘ−ｉ〜Ｌｘ＋ｉに対応した読み出し補正用データＤｃｒを用いて、水平方向に内挿処理を行い、垂直方向には帯域制限をかけることにより、入力映像信号Ｄｉｎにおける水平走査線Ｌｘの全画素に対応した補間補正用データＤｃｉを逐次生成する。この補正用データ補間回路５で行われる補間処理で用いられる補間式は、ニュートンの補間式、ラグランジュの補間式、あるいはスプライン関数等の既に公知の方法を用いればよい。
【００５９】
この補間処理によって、補正用データ補間回路５では、補正用データＤｃが削減されていた画素に対して、補正用データが新たに補間され生成される（図２の白丸印）。また、上述した補正用データ補間回路５で用いられる補間式が補間に用いるサンプル点（原点）に固定されない曲線を計算する場合（例えば、Ｂスプライン関数等）、補正用データＤｃが設定されている上記代表画素（原点）の補正用データＤｃも、その代表画素の垂直方向に配置されている他の補正用データＤｃによって互いに影響を及ぼしながら再生成される。つまり、上記代表画素および非代表画素を含む全ての画素を対象として、新たな補正用データが上記補間処理によって再生成される。例えば、予め行われる補正用データＤｃの設定において、撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じ、その誤差が上記代表画素の補正用データＤｃの１つに含まれていた場合、その誤差によって当該補正用データＤｃは垂直方向に配置されている他の補正用データＤｃと比較すると異なった傾向を示す。このような誤差は、上述した垂直方向における補間処理によって拡散された補間補正用データＤｃｉとして再生成されるため、歪み補正精度を向上させることが可能である。なお、ｉ＝０、つまり１本の水平走査線に対応する補正用データＤｃを用いて上記補間処理を行う場合は、補正用データ補間回路５における上記垂直方向の処理は必要ない。
【００６０】
なお、補正用データ供給部１に予め格納する水平走査線Ｌ１〜Ｌｎに対応した補正用データＤｃは、水平走査線Ｌ１〜Ｌｎの降順に記述しなくてもかまわない。例えば、上記リセット信号が入力映像信号Ｄｉｎの垂直同期信号と同期して出力される場合、そのリセット時に補正用データメモリ３に供給する水平走査線用の補正用データＤｃ（つまり、水平走査線Ｌｉ＋２の補正用データＤｃ）を最上位領域に記述しておけば、上記リセット時に補正用データ供給部１から供給される補正用データＤｃの選択も最上位領域にリセットすることができる。つまり、補正用データ供給部１に格納される補正用データＤｃを、最上位領域から水平走査線Ｌｉ＋２〜ＬｎおよびＬ１〜Ｌｉ＋１の順に記述すれば、補正用データ供給部１から供給される補正用データＤｃの選択を容易に行うことができる。
【００６１】
次に、図３を参照して、補正用データメモリ３の詳細な構造について説明する。図３において、補正用データメモリ３は、ｍ個のＦＩＦＯ（Ｆｉｒｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔ）型のラインメモリ３Ｍ１〜３Ｍｍ、書き込み選択制御回路３１、および読み出し選択制御回路３２を備えている。なお、ｍ個のラインメモリ３Ｍ１〜３Ｍｍを総称する場合は、ラインメモリ３Ｍと記載する。ｍ個のラインメモリ３Ｍは、それぞれのラインメモリに対して少なくとも上述した１本の水平走査線用の補正用データＤｃが記述可能な記憶容量を有している。
【００６２】
書き込み選択制御回路３１は、上述したメモリ書き込み制御回路２から出力される書き込み領域選択信号Ｒｗに応じて、ｍ個の書き込みイネーブル（ｅｎａｂｌｅ）制御信号Ｅｗ１〜Ｅｗｍからいずれか１つを選択し、選択された書き込みイネーブル制御信号Ｅｗ１〜Ｅｗｍを関連するラインメモリ３Ｍ１〜３Ｍｍに出力することによって、出力先のラインメモリ３Ｍ１〜３Ｍｍをイネーブル状態にする。この書き込み選択制御回路３１の選択方式は、書き込み領域選択信号Ｒｗが入力される毎に、順次書き込みイネーブル制御信号Ｅｗ１〜Ｅｗｍが選択される。つまり、ｍ個のラインメモリ３Ｍは、それぞれのラインメモリに対して少なくとも上述した１本の水平走査線用の補正用データＤｃが記述可能な記憶容量を有しており、水平同期パルスＰｓｈと同期して出力される書き込み領域選択信号Ｒｗが入力される毎に、順次１個のラインメモリがイネーブル状態にされるため、１水平走査期間に同期して、順次１水平走査線用の補正用データＤｃが記述可能なメモリ領域がイネーブル状態になることになる。
【００６３】
例えば、書き込み選択制御回路３１において、書き込みイネーブル制御信号Ｅｗｘが選択され、ラインメモリ３Ｍｘがイネーブル状態である場合を考える。その状態で、書き込み選択制御回路３１に新たな書き込み領域選択信号Ｒｗが入力した場合、書き込み選択制御回路３１は、次の書き込みイネーブル制御信号Ｅｗｘ＋１を選択して、ラインメモリ３Ｍｘ＋１に出力することによって、イネーブル状態であったラインメモリ３ｍｘをディセーブル（ｄｉｓａｂｌｅ）状態にし、出力先のラインメモリ３Ｍｘ＋１を新たにイネーブル状態にする。なお、書き込み制御回路３１は、書き込みイネーブル制御信号Ｅｗｍが選択された後、書き込みイネーブル制御信号Ｅｗ１を選択することによって、連続した書き込み動作を継続して行う。また、書き込み領域選択信号Ｒｗとして上記リセット信号が入力した場合、書き込み選択制御回路３１は、いずれの書き込みイネーブル制御信号Ｅｗ１〜Ｅｗｍを選択していても、必ず書き込みイネーブル制御信号Ｅｗ１を選択する。
【００６４】
上述したように、ｍ個のラインメモリ３Ｍ１〜３Ｍｍには、上述した補正用データ供給部１からの書き込み補正用データＤｃｗが共通の入力データとして入力している。また、ｍ個のラインメモリ３Ｍ１〜３Ｍｍの内いずれか１つは、書き込みイネーブル制御信号によってイネーブル状態にあり、他は、ディセーブル状態である。つまり、書き込み補正用データＤｃｗは、ｍ個のラインメモリ３Ｍ１〜３Ｍｍの内、書き込み可能な状態（イネーブル状態）にされた１つに書き込まれる。さらに、イネーブル状態の１つのラインメモリに対する書き込みアドレスは、上述した書き込みアドレス指定信号ＡｗによってＦＩＦＯで制御される。つまり、書き込み補正用データＤｃｗが書き込まれる補正用データメモリ３のメモリ領域は、メモリ書き込み制御回路２から出力される書き込み領域選択信号Ｒｗおよび書き込みアドレス指定信号Ａｗによって制御されることになる。なお、ｍ個のラインメモリ３Ｍ１〜３Ｍｍには、メモリ書き込み制御回路２から出力される書き込みアドレス指定信号Ａｗが共通に入力されてもかまわない。書き込み不可な状態（ディセーブル状態）のラインメモリに書き込みアドレス指定信号Ａｗが入力しても、書き込み補正用データＤｃｗは、当該ラインメモリに書き込まれないため、結果的に、１つのイネーブル状態のラインメモリのみに書き込みアドレス指定信号Ａｗに応じてＦＩＦＯで書き込まれることになる。
【００６５】
読み出し選択制御回路３２は、上述したメモリ読み出し制御回路４から出力される読み出し領域選択信号Ｒｒに応じて、ｍ個のラインメモリ３Ｍ１〜３Ｍｍから読み出すラインメモリを選択する。この読み出し選択制御回路３２の選択方式は、読み出し領域選択信号Ｒｒが入力される毎に、順次読み出すラインメモリが選択される。ここで、上述した補正用データ補間回路５が、水平走査線Ｌｘの補正の為に、水平走査線Ｌｘおよびその前後ｉ本に対応した補正用データＤｃを用いて補間補正用データＤｃｉを生成する場合、読み出し選択制御回路３２が選択するラインメモリは、上述したディセーブル状態で、かつ最も書き込みが古い２ｉ＋１個が選択される。例えば、ラインメモリ３Ｍｘがイネーブル状態で書き込まれている場合、読み出し選択制御回路３２は、ラインメモリ３Ｍｘ＋１〜３Ｍｘ＋２ｉ＋２が選択される。なお、ｘ＋１〜ｘ＋２ｉ＋２がｍより大きくなる場合、ｍより大きい部分に対してｍを除算して（つまり、ｍ＋１は１となる）ラインメモリ３Ｍｘ＋１〜３Ｍｘ＋２ｉ＋２が選択される。なお、上述したように、補正用データメモリ３が有するｍ個のラインメモリ３Ｍ１〜３Ｍｍを効率よく利用するために、ｍ＝２ｉ＋２で設定している場合、読み出し選択制御回路３２は、ディセーブル状態であるｍ−１個のラインメモリ全てを選択することになる。また、読み出し領域選択信号Ｒｒとして上記リセット信号が入力した場合、読み出し選択制御回路３２は、ラインメモリ３Ｍｍ−２ｉ−１〜３Ｍｍを選択する。つまり、ラインメモリ３Ｍ１のイネーブル状態に合わせてリセットされる。なお、ｍ＝２ｉ＋２で設定されている場合、読み出し選択制御回路３２は、上記リセット信号によってラインメモリ３Ｍ２〜３Ｍｍを選択する。
【００６６】
ここで、メモリ書き込み制御回路２およびメモリ読み出し制御回路４から、書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒとして、同じ垂直同期信号等と同期して出力されるリセット信号によって、一定期間ごとに、書き込むラインメモリおよび読み出すラインメモリの選択がリセットされる。これによって、ノイズ等により、書き込み領域選択信号Ｒｗと読み出し領域選択信号Ｒｒとのタイミングが乱された場合でも、上記リセット信号により再びタイミングを合わせることが可能となる。
【００６７】
読み出し選択制御回路３２によって選択された読み出すラインメモリに対する読み出しアドレスは、上述したメモリ読み出し制御回路４から出力される読み出しアドレス指定信号ＡｒによってＦＩＦＯで制御される。そして、読み出しアドレス指定信号Ａｒは、読み出し選択制御回路３２によって選択された読み出すラインメモリへ共通に入力することによって、それぞれのラインメモリに記述された補正用データＤｃが読み出しアドレス指定信号Ａｒに応じて並列に読み出し補正用データＤｃｒとして読み出される。つまり、読み出し補正用データＤｃｒが読み出される補正用データメモリ３のメモリ領域は、メモリ読み出し制御回路４から出力される読み出し領域選択信号Ｒｒおよび読み出しアドレス指定信号Ａｒによって制御されることになる。なお、ｍ個のラインメモリ３Ｍ１〜３Ｍｍには、メモリ読み出し制御回路４から出力される読み出しアドレス指定信号Ａｒが共通に入力されてもかまわない。読み出す対象として選択されていないラインメモリに読み出しアドレス指定信号Ａｒが入力しても、補正用データＤｃは、当該ラインメモリから読み出し補正用データＤｃｒとして読み出されないため、結果的に、選択されたラインメモリのみから読み出しアドレス指定信号Ａｒに応じて読み出し補正用データＤｃｒがＦＩＦＯで並列に読み出されることになる。
【００６８】
このように、補正用データメモリ３を複数のラインメモリ３Ｍで構成することによって、例えば、シングルポートまたはデュアルポートの一般的なメモリを用いることに比べて、書き込みおよび読み出しの制御回路を簡略化することが可能となる。
【００６９】
次に、図４を参照して、補正用データメモリ３で書き込まれるメモリ領域および読み出されるメモリ領域の詳細について説明する。図４では、横欄で補正用データメモリ３を構成するｍ個のラインメモリ３Ｍ１〜３Ｍｍを示し、縦欄で上記リセット信号入力以降の水平同期パルスＰｓｈの入力に応じて更新されるステップを示している。そして、上記ステップ毎に書き込まれるラインメモリおよび読み出されるラインメモリをマトリックス状に示している。なお、図４において、書き込まれるラインメモリを書き込み対象メモリとして黒塗りつぶしで示し、読み出されるラインメモリを読み出し対象メモリとして斜線パターン塗りで示している。ここで、説明を簡単にするために、補正用データメモリ３が有するｍ個のラインメモリ３Ｍ１〜３Ｍｍを、ｍ＝２ｉ＋２で設定して、以下の説明を行う。
【００７０】
まず、メモリ書き込み制御回路２およびメモリ読み出し制御回路４から、書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒとして、同じ垂直同期信号等と同期して出力されるリセット信号によって、書き込むラインメモリおよび読み出すラインメモリの選択がリセットされる（リセットステップ）。このリセットステップによって、書き込み選択制御回路３１は、ラインメモリ３Ｍ１を上記書き込み対象メモリとして選択し、当該ラインメモリ３Ｍ１に１水平走査線分の書き込み補正用データＤｃｗが書き込まれる。この時、既にラインメモリ３Ｍ１に他の補正用データＤｃが書き込まれている場合、書き込み補正用データＤｃｗが上書きされることによって、最新の補正用データＤｃに更新される。なお、この補正用データＤｃの更新は、以下の書き込み処理についても、同様である。
【００７１】
その後、水平同期パルスＰｓｈに同期した書き込み領域選択信号Ｒｗの入力毎に、書き込み選択制御回路３１は、上記書き込み対象メモリとして順次１つのラインメモリ３Ｍ２〜３Ｍｍ−１を選択し、それぞれ別の１水平走査線分の書き込み補正用データＤｃｗが書き込まれる（ステップＳ２〜Ｓｍ−１）。
【００７２】
そして、書き込み領域選択信号Ｒｗの入力によって、書き込み選択制御回路３１が上記書き込み対象メモリとしてラインメモリ３Ｍｍを選択し、書き込み補正用データＤｃｗを書き込む処理と同期して、読み出し選択制御回路３２は、読み出し領域選択信号Ｒｒの入力によって、ラインメモリ３Ｍ１〜３Ｍｍ−１を上記読み出し対象メモリとして選択し、それらラインメモリ３Ｍ１〜３Ｍｍ−１に記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される（ステップＳｍ）。
【００７３】
次に、書き込み領域選択信号Ｒｗの入力によって、書き込み選択制御回路３１は、上記書き込み対象メモリとして再度ラインメモリ３Ｍ１を選択する。この時、上記リセットステップにおいて、既にラインメモリ３Ｍ１には書き込み補正用データＤｃｗが書き込まれているが、上述と同様に新たな書き込み補正用データＤｃｗを上書きすることによって、最新の補正用データＤｃに更新される（ステップＳｍ＋１）。ステップＳｍ＋１では、読み出し選択制御回路３２は、上記書き込み領域選択信号Ｒｗと同期した読み出し領域選択信号Ｒｒの入力によって、ラインメモリ３Ｍ２〜３Ｍｍを上記読み出し対象メモリとして選択し、それらラインメモリ３Ｍ２〜３Ｍｍに記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される。
【００７４】
以降のステップでは、新たにリセット信号が入力されるまで、上記ステップＳｍ＋１と同様の処理を行う。すなわち、水平同期パルスＰｓｈに同期した書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒの入力毎に、書き込み選択制御回路３１および読み出し選択制御回路３２は、上記書き込み対象メモリとして順次１つのラインメモリ３Ｍ１〜３Ｍｍを選択し、上記読み出し対象メモリとして書き込み対象メモリ以外のラインメモリを選択し、書き込み補正用データＤｃｗを書き込む処理および読み出し補正用データＤｃｒを並列に読み出す処理を行う（ステップＳｍ＋２〜Ｓ３ｍ）。
【００７５】
このように、補正用データメモリ３においては、順次入力映像信号Ｄｉｎの水平同期パルスＰｓｈに同期した１水平走査線用の補正用データＤｃに更新され、その更新に同期して補間処理に必要な補正用データＤｃが並列に読み出される。
【００７６】
なお、上述した説明では、上記リセットステップ〜ステップＳｍ−１において、読み出し処理を行っていない。これは、入力映像信号Ｄｉｎの水平同期パルスＰｓｈに同期していない上記リセットステップ直前の補正用データＤｃが書き込まれているためであり、読み出したとしても補正演算部６で行う補正処理に用いることができないためである。しかしながら、補正用データ補間回路５や補正演算部６において、同期していない補正用データＤｃを削除する処理を設けることによって、他のステップと同様に上記リセットステップ〜ステップＳｍ−１において読み出し処理を行ってもかまわない。
【００７７】
また、一般的に、テレビ放送等の映像信号においては、ＣＲＴ７に表示される画面サイズよりも大きなサイズの映像情報が含まれている。このＣＲＴ７に表示されない映像信号の画面領域はオーバスキャン領域と呼ばれ、上述したｎ本の水平走査線Ｌ１〜Ｌｎで構成される入力映像信号Ｄｉｎには、このオーバスキャン領域に相当する映像信号も含まれている。一般的に、上記オーバスキャン領域に相当する水平走査線Ｌｏｓは、ＣＲＴ７の上下方向に対して数１０本あり、これらの上方向にある水平走査線Ｌｏｓａおよび下方向にある水平走査線Ｌｏｓｂに対する補正処理は不要である。したがって、上記リセット信号が垂直同期信号と同期して出力される場合、上記リセットステップでは水平走査線Ｌ１、つまり上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの補正処理となるため、水平走査線Ｌ１と同期していない補正用データＤｃを用いて補正処理を行っても、ＣＲＴ７に表示される画像には影響しない。さらに、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの本数をｌａとし、ラインメモリ３Ｍの個数ｍを
ｍ≦ｌａ＋１
に設定することによって、上記リセットステップ〜ステップＳｍ−１において読み出し処理を行っても、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの補正処理となるため、水平走査線Ｌ１〜Ｌｍ−１と同期していない補正用データＤｃを用いて補正処理を行っても、ＣＲＴ７に表示される画像には影響しない。このような設定によって、全ステップにおいて、同じ読み出し処理を行って補間および補正処理をすることが可能であり、補正用データＤｃの読み出し処理における制御が簡単になる。
【００７８】
また、補正用データ補間回路５では、上述したように複数の水平走査線用の補正用データＤｃを用いて１本の補間補正用データＤｃｉを演算している。例えば、補正用データ補間回路５は、水平走査線Ｌｘの補間補正用データＤｃｉを演算する場合、水平走査線Ｌｘおよびその前後ｉ本に対応した補正用データＤｃが用いられる。このような補間処理において、例えば、最も下方向に存在する水平走査線Ｌｎの補間補正用データＤｃｉを演算する場合、補正用データ補間回路５は、水平走査線Ｌｎ−ｉ〜Ｌｎの補正用データＤｃに加えて、最も上方向に存在する水平走査線Ｌ１〜Ｌｉの補正用データＤｃも用いて演算を行うことになる。このような逆方向に存在する水平走査線用の補正用データＤｃを用いて補間処理を行うと、所望の補間補正用データＤｃｉが得られず、このような補間補正用データＤｃｉを用いて入力映像信号Ｄｉｎの補正を行うと、適切な画像が得られない。しかしながら、上述したように、これらの水平走査線は、上記オーバスキャン領域に相当する水平走査線Ｌｏｓであり、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの本数をｌａ、下方向のオーバスキャン領域に相当する水平走査線Ｌｏｓｂの本数をｌｂとすると、補正用データ補間回路５が用いる補正用データＤｃの上記本数ｉを
ｉ≦ｌａ かつ ｉ≦ｌｂ
に設定することによって、上述のような逆方向に存在する水平走査線用の補正用データＤｃを含んだ補間処理を行っても、上方向あるいは下方向のオーバスキャン領域に相当する水平走査線ＬｏｓａあるいはＬｏｓｂ補正処理となるため、ＣＲＴ７に表示される画像には影響しない。
【００７９】
また、一般的に、テレビ放送等の映像信号においては、上記上下方向のオーバスキャン領域付近に相当する映像信号と同期して、垂直帰線期間が設けられている。この垂直帰線期間は、入力映像信号Ｄｉｎと共に受信される垂直同期パルスによって検出することができる。つまり、画像歪み補正装置１０に、この垂直帰線期間を検出する垂直帰線期間検出回路を設け、その検出結果に基づいて補正用データメモリ３に書き込まれている補正用データＤｃを更新してもかまわない。
【００８０】
例えば、ＣＲＴ７の最も上方向に表示可能な水平走査線をＬｙとする。まず、メモリ書き込み制御回路２およびメモリ読み出し制御回路４は、上記垂直帰線期間の開始の検出して、上述したリセット信号を補正用データメモリ３に出力する。その後、上記垂直帰線期間中に受信する水平同期パルスＰｓｈと同期して、メモリ書き込み制御回路２が補正用データ供給要求信号Ｒｓおよび書き込み領域選択信号Ｒｗを出力する。このときに、メモリ読み出し制御回路４は、水平走査線Ｌｙ−ｉ〜Ｌｙ＋ｉの補正用データＤｃを読み出し補正用データＤｃｗとして供給するように、補正用データ供給部１に指示する。この指示によって、補正用データメモリ３のラインメモリ３Ｍ１〜３Ｍｍ−１に、それぞれ水平走査線Ｌｙ−ｉ〜Ｌｙ＋ｉの補正用データＤｃが書き込まれる。
【００８１】
そして、上記垂直帰線期間終了後、水平走査線Ｌｙとの水平同期パルスＰｓｈを受信することによって、メモリ書き込み制御回路２が補正用データ供給要求信号Ｒｓ、書き込み領域選択信号Ｒｗ、および書き込みアドレス指定信号Ａｗを出力する。これによって、補正用データ供給部１は、水平走査線Ｌｙ＋ｉ＋１の書き込み補正用データＤｃｗを供給し、ラインメモリ３Ｍｍに書き込まれる。また、水平走査線Ｌｙとの水平同期パルスＰｓｈを受信することによって、メモリ読み出し制御回路４が読み出し領域選択信号Ｒｒおよび読み出しアドレス指定信号Ａｒを出力する。これによって、ラインメモリ３Ｍ１〜３Ｍｍ−１から、水平走査線Ｌｙ−ｉ〜Ｌｙ＋ｉの補正用データＤｃが読み出し補正用データＤｃｒとして補正用データ補間回路５に出力され、水平走査線Ｌｙ用の補間補正用データＤｃｉが演算される。
【００８２】
このように、上記垂直帰線期間は、一般的に、映像信号がペデスタルレベル（黒レベルの信号）に制御されており、補正用データメモリ３に書き込まれる補正用データＤｃが正規の値にならないため補正処理が正常に動作しない場合においても、問題になることなく補正用データＤｃの書き込みを行うことが可能となる。また、上記画面モードが変化した場合等、補正用データ供給部１から読み出す補正用データＤｃを上記画面モードに適応した補正用データＤｃが記憶されている領域から読み出す必要がある。上記垂直帰線期間において、補正用データ供給部１で画面モードが変化する前に読み出していた記憶領域から、新しい記憶領域に制御を切り替えることにより、画面モードに対応した補正用データＤｃを迅速に補正用データメモリ３に供給することができ、歪み補正処理の誤動作なしに敏速に画面モードに対応した歪み補正処理を行うことが可能となる。
【００８３】
このように、ＣＲＴテレビ受像機等に表示する映像信号の歪みを補正する際に、補正用データ供給部に記憶された補正用データの一部を必要なデータ量だけ先読みして補正用データメモリに書き込み、当該補正用データを用いて順次補正用データの補間演算を行うことにより、最小限の記憶容量の補正用データメモリで画像歪み補正装置を構成することができる。また、比較的容易な回路構成で実現することができ、実用上きわめて有利なものである。また、歪み補正の状態を変えるために補正用データメモリに読み込まれる補正用データを変更する必要がある場合等でも、歪み補正処理の動作を継続した状態で補正用データの変更を行うことが可能となる。つまり、補正用データの変更は、最長でも１フィールドの期間があれば、変更を完了すること可能であり、迅速な変更が可能となる。これによって、補正用データ供給部に複数の画面モードの変化に対応した補正用データを記憶することによって、例えば、水平または垂直の偏向周波数が変化した場合でも、補正用データ供給部から所望の最小限の補正用データを読み出すことによって、高速な歪み補正の切り替えが可能となる。また、垂直帰線期間に補正用データ供給部から補正用データメモリに必要な補正用データを書き込むことにより、上述した補正用データを変更する必要がある場合に、さらに迅速に歪み補正処理の動作を継続した状態で補正用データの変更を行うことが可能となる。上記垂直帰線期間において、補正用データ供給部で画面モードが変化する前に読み出していた記憶領域から、新しい記憶領域に制御を切り替えることにより、画面モードに対応した補正用データを迅速に補正用データメモリに供給することができ、歪み補正処理の誤動作なしに敏速に画面モードに対応した歪み補正処理を行うことが可能となる。
【００８４】
（第２の実施形態）
次に、本発明の第２の実施形態に係る画像歪み補正装置について説明する。当該画像歪み補正装置は、上述した第１の実施形態に係る画像歪み補正装置に対して、さらに補正用データ供給部１に格納されている補正用データＤｃのデータ量を削減し、補正用データメモリ３へのデータ供給速度がさらに遅くても、正確にＣＲＴ７に対する補正処理が実施可能にされている。つまり、画像歪み補正に用いられる補正用データＤｃの総量を、さらに削減した画像歪み補正装置として、第２の実施形態を説明する。
【００８５】
第２の実施形態に係る画像歪み補正装置１０の構成は、上述の第１の実施形態で図１を用いて説明した機能ブロック図と同様である。図１を参照して、当該実施形態のメモリ書き込み制御回路２には、その内部に水平走査線カウンタ（図示せず）が設けられている。上記水平走査線カウンタは、入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈの受信に基づいて、その受信回数をカウント値Ｃとしてカウントする。そして、メモリ書き込み制御回路２は、上記水平走査線カウンタのカウント値Ｃが所定の回数になった場合、その入力映像信号Ｄｉｎおよび水平同期パルスＰｓｈに同期した補正用データＤｃを補正用データメモリ３に供給するように、補正用データ供給部１に補正用データ供給要求信号Ｒｓを出力する。また、メモリ書き込み制御回路２は、上記水平走査線カウンタのカウント値Ｃが所定の回数になった場合、補正用データ供給部１から供給された書き込み補正用データＤｃｗに対して、その書き込み領域を選択する書き込み領域選択信号Ｒｗおよびその領域における書き込みアドレスを指定する書き込みアドレス指定信号Ａｗを補正用データメモリ３に出力する。なお、上記水平走査線カウンタは、カウント値Ｃが上記所定の回数になった後、次の水平同期パルスＰｓｈの受信によってカウント値Ｃを１に戻し、受信回数のカウントを継続する。また、メモリ書き込み制御回路２からは、書き込み領域選択信号Ｒｗとして、入力映像信号Ｄｉｎの垂直同期信号等と同期してリセット信号が出力される。その垂直同期信号の入力によって、上記水平走査線カウンタのカウント値Ｃは、次の水平同期パルスＰｓｈの受信によって１にリセットされる。
【００８６】
当該実施形態のメモリ読み出し制御回路４にも、その内部に水平走査線カウンタ（図示せず）が設けられている。上記水平走査線カウンタは、入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈの受信に基づいて、その受信回数をカウント値Ｃとしてカウントする。そして、メモリ読み出し制御回路４は、上記水平走査線カウンタのカウント値Ｃが所定の回数になった場合、その入力映像信号Ｄｉｎおよび水平同期パルスＰｓｈに同期して、補正用データＤｃを補正用データメモリ３から読み出す領域を選択する読み出し領域選択信号Ｒｒを出力する。また、メモリ読み出し制御回路４は、上記水平走査線カウンタのカウント値Ｃの値に関わらず、入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈの受信と同期して、上記読み出し領域における読み出しアドレスを指定する読み出しアドレス指定信号Ａｒを出力する。なお、上記水平走査線カウンタは、カウント値Ｃが上記所定の回数になった後、次の水平同期パルスＰｓｈの受信によってカウント値Ｃを１に戻し、受信回数のカウントを継続する。また、メモリ読み出し制御回路４からは、読み出し領域選択信号Ｒｒとして、入力映像信号Ｄｉｎの垂直同期信号等と同期してリセット信号が出力される。その垂直同期信号の入力によって、上記水平走査線カウンタのカウント値Ｃは、次の水平同期パルスＰｓｈの受信によって１にリセットされる。
【００８７】
なお、第２の実施形態に係る画像歪み補正装置１０の他の機能ブロックについては、第１の実施形態と同様である。したがって、第１の実施形態と同様の機能ブロックについては、同一の参照符号を付して、詳細な説明を省略する。
【００８８】
次に、第２の実施形態に係る画像歪み補正装置１０で用いられる補正用データＤｃについて説明する。第２の実施形態に係る画像歪み補正装置１０で用いられる補正用データＤｃにおいても、第１の実施形態と同様に、本来表示されるべき画像２００ａ（図８参照）に対して、歪みを伴った画像２００ｂ（図８参照）との差分によって表される。つまり、当該補正用データＤｃも、補正前後の座標関係を、それぞれの画素毎にアドレス情報Ｍｓ（ｖ，ｗ）＝Ａ（ｉａ，ｊａ）として表すベクトルデータである。
【００８９】
ここで、本実施形態の補正用データＤｃは、水平方向（水平走査線方向）の歪みに対してのみ設定される。そして、補正用データＤｃは、表示可能な映像信号の画面モードに対応して、当該映像信号を元に表示される画像の水平走査線Ｌをｓ本毎にサンプリング（以下、サンプリング周期ｓと記載する場合もある）し、サンプリングされた水平走査線を所定の複数の線分に分割し、各線分毎の代表画素にのみ設定され、他の画素に対しては削減されている。つまり、当該実施形態の補正用データＤｃは、上記表示可能な画面モードの映像信号を元に表示される画像に対して、水平および垂直方向に一定の間隔でサンプリングされる。これは、互いの距離が近い場所に位置する画素に対する上記補正用データＤｃは、それらの画素間で大きな変動はないため、そのことを利用して予め上記代表画素のみに補正用データＤｃを付与し、それ以外の画素の削減された補正用データＤｃは、上記代表画素の補正用データＤｃから推測することができるためである。そして、上記映像信号を元に表示される画像の代表画素に対応した１画面分の補正用データＤｃが、水平走査線Ｌのｓ本毎に補正用データ供給部１に予め格納される。また、上記歪みがＲＧＢ色毎に異なる場合、それぞれのＲＧＢ色毎に補正用データＤｃが設定される。なお、補正用データＤｃは、予め補正用データ作成装置等によって、表示された画像を撮像し、この撮像された画像と適正に表示されるべき基準画像とを比較することによって作成されるが、この作成方法は、既に公知であるため、これ以上の説明を省略する。
【００９０】
次に、図５を参照して、第２の実施形態に係る補正用データ供給部１、補正用データメモリ３、および補正用データ補間回路５で用いられる補正用データＤｃについて説明する。図５において、受信している入力映像信号Ｄｉｎの水平偏向周波数および垂直偏向周波数等で表現される映像形式（画面モード）がｎ本の水平走査線Ｌ１〜Ｌｎで構成されているとする。補正用データ供給部１には、当該画面モードに対応した、垂直方向にｓ本毎にサンプリングされた水平走査線Ｌｓ〜Ｌｊｓ毎（ｊは、自然数。ｊｓ≦ｎ）に、水平方向に一定の間隔を有した上記代表画素に対して設定された補正用データＤｃが予め格納されている。そして、現在、上記サンプリング対象の水平走査線の１つに相当する水平走査線Ｌｘ（ｘは、ｎ以下の自然数であり、ｓの倍数）の入力映像信号Ｄｉｎを、その同期パルスＰｓとしての水平同期パルスＰｓｈと同期して受信しているとする。また、補正用データ補間回路５は、水平走査線Ｌｘの補正の為に用いられる補間補正用データＤｃｉを補間処理によって生成するために、水平走査線Ｌｘおよびその前後のサンプリングされたｉ本に対応した補正用データＤｃを用いるものとする。なお、ここでは説明を簡単にするために、上述した歪みがＲＧＢ色毎に異なり、それぞれのＲＧＢ色毎に補正用データＤｃが設定されている場合でも、その代表色（例えば、Ｒ色）で用いられる補正用データＤｃを説明する。
【００９１】
補正用データ供給部１には、複数の画面モードに応じて、上述したようにｓ本毎の水平走査線Ｌｓ〜Ｌｊｓ毎に設定された上記代表画素に対応した１画面分の補正用データＤｃが、水平走査線Ｌｓ〜Ｌｊｓに対応して予め格納されている。図５における補正用データ供給部１の補正用データＤｃは、現在受信している画面モードの補正用データＤｃのみを示しており、サンプリング対象の水平走査線Ｌｓ〜Ｌｊｓにおいて、上述した歪みを補正する画素の移動量が記述された上記代表画素を黒丸で示し、他の補正用データＤｃが削減された画素を×印で示している。
【００９２】
上述したメモリ書き込み制御回路２の内部に設けられた水平走査線カウンタは、上記所定の回数がサンプリング周期ｓに設定されている。この設定によって、メモリ書き込み制御回路２は、水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信した場合、水平走査線Ｌｘは上記サンプリング周期ｓと同期しているため、補正用データ供給要求信号Ｒｓを出力し、水平走査線Ｌｘ＋（ｉ＋１）ｓに対応した補正用データＤｃを先読みして供給する指示を補正用データ供給部１に上記水平同期パルスＰｓｈと同期して出力する。補正用データ供給部１は、メモリ書き込み制御回路２から出力された補正用データ供給要求信号Ｒｓに基づいて、水平走査線Ｌｘ＋（ｉ＋１）ｓに対応した補正用データＤｃを書き込み補正用データＤｃｗとして補正用データメモリ３に供給する。また、メモリ書き込み制御回路２は、上記サンプリング周期ｓと同期した水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信した場合、書き込み領域選択信号Ｒｗも出力する。
【００９３】
補正用データメモリ３は、第１の実施形態と同様にｍ個のメモリ領域を有している。補正用データメモリ３は、補正用データ供給部１から供給される水平走査線Ｌｘ＋（ｉ＋１）ｓに対応した書き込み補正用データＤｃｗを、メモリ書き込み制御回路２から指示される書き込み領域選択信号Ｒｗに応じて、ｍ個のメモリ領域から書き込むメモリ領域を選択し、書き込みアドレス指定信号Ａｗで指定されたアドレスに対応して当該書き込み補正用データＤｃｗを書き込む。なお、上記書き込むメモリ領域の選択は、メモリ書き込み制御回路２の水平走査線カウンタがカウントするカウント値Ｃの設定回数（つまり、ｓ回）によって、水平走査線Ｌｓ〜Ｌｊｓのサンプリング周期（つまり、ｓ）に応じた水平同期パルスＰｓｈの受信と連動して、順次異なったメモリ領域が選択されるが、メモリ領域および選択される書き込み領域の詳細については、後述する。
【００９４】
一方、既に、補正用データメモリ３には、直前に受信した水平走査線Ｌｘ−（２ｉ−１）ｓ〜Ｌｘ−ｓの入力映像信号Ｄｉｎに同期した水平同期パルスＰｓｈによって、上記と同様にそれぞれ異なったメモリ領域に水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した補正用データＤｃが書き込まれている。上述したメモリ読み出し制御回路４の内部に設けられた水平走査線カウンタは、上記所定の回数が上記サンプリング周期（つまり、上記ｓ回）に設定されている。この設定によって、メモリ読み出し制御回路４は、水平走査線Ｌｘの入力映像信号Ｄｉｎをその水平同期パルスＰｓｈと同期して受信した場合、水平走査線Ｌｘは上記サンプリング周期ｓと同期しているため、補正用データメモリ３に対して読み出し領域選択信号Ｒｒを出力し、水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した補正用データＤｃが書き込まれたメモリ領域を読み出し領域として指示する。そして、補正用データメモリ３は、メモリ読み出し制御回路４から出力された読み出し領域選択信号Ｒｒで指定されたメモリ領域に書き込まれている水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した補正用データＤｃを、読み出しアドレス指定信号Ａｒで指定されたアドレスに対応して読み出し補正用データＤｃｒとして読み出し、補正用データ補間回路５に並列で出力する。なお、選択される読み出し領域の詳細については、後述する。
【００９５】
ここで、上述した補正用データメモリ３の書き込み補正用データＤｃｗの書き込みおよび読み出し補正用データＤｃｒの読み出しは、水平同期パルスＰｓｈと同期して水平走査線Ｌｓ〜Ｌｊｓのサンプリング周期ｓでは同時に行われる。なお、第２の実施形態では、上記サンプリング周期ｓ以外の水平同期パルスＰｓｈの入力に対しては、読み出し補正用データＤｃｒの読み出しのみが行われる。したがって、上記サンプリング周期ｓにおいては、補正用データメモリ３は、上記書き込みが行われるメモリ領域と上記読み出しが行われるメモリ領域とに対して、別のメモリ領域を使用する。また、補正用データメモリ３では、１つのメモリ領域に対して１本の水平走査線Ｌに対応した補正用データＤｃが書き込まれるため、メモリ領域の個数ｍは、
ｍ≧２ｉ＋２
で設定される。なお、補正用データメモリ３が有するｍ個のメモリ領域を効率よく利用し、上述した書き込みおよび読み出し領域の選択を簡単にするためには、書き込みを行う１つのメモリ領域以外のメモリ領域を全て読み出し領域に設定することが望ましい。この場合、補正用データメモリ３が有するメモリ領域の個数ｍは、
ｍ＝２ｉ＋２
で設定される。
【００９６】
補正用データ補間回路５は、補正用データメモリ３から並列で読み出された水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した読み出し補正用データＤｃｒを用いて、所定の補間処理を行うことによって、水平同期パルスＰｓｈと同期して水平走査線Ｌｘの全画素に対応した補正用データを補間補正用データＤｃｉとして演算する。例えば、補正用データ補間回路５の補間処理は、入力された水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した読み出し補正用データＤｃｒを用いて、水平方向に内挿処理を行い、垂直方向には帯域制限をかけることにより、入力映像信号Ｄｉｎにおける水平走査線Ｌｘの全画素に対応した補間補正用データＤｃｉを逐次生成する。この補正用データ補間回路５で行われる補間処理で用いられる補間式は、ニュートンの補間式、ラグランジュの補間式、あるいはスプライン関数等の既に公知の方法を用いればよい。
【００９７】
この補間処理によって、補正用データ補間回路５では、補正用データＤｃが削減されていた画素に対して、補正用データが新たに補間され生成される（図５の白丸印）。また、上述した補正用データ補間回路５で用いられる補間式が補間に用いるサンプル点（原点）に固定されない曲線を計算する場合（例えば、Ｂスプライン関数等）、補正用データＤｃが設定されている上記代表画素（原点）の補正用データＤｃも、その代表画素の垂直方向に配置されている他の補正用データＤｃによって互いに影響を及ぼしながら再生成される。つまり、上記代表画素および非代表画素を含む全ての画素を対象として、新たな補正用データが上記補間処理によって再生成される。例えば、予め行われる補正用データＤｃの設定において、撮像や基準画像との比較等の処理で高周波歪み等の影響で誤差が生じ、その誤差が上記代表画素の補正用データＤｃの１つに含まれていた場合、その誤差によって当該補正用データＤｃは垂直方向に配置されている他の補正用データＤｃと比較すると異なった傾向を示す。このような誤差は、上述した垂直方向における補間処理によって拡散された補間補正用データＤｃｉとして再生成されるため、歪み補正精度を向上させることが可能である。
【００９８】
また、第２の実施形態での補間処理では、上記サンプリング対象ではない水平走査線に対しても、その入力映像信号Ｄｉｎの入力に応じて補間補正用データＤｃｉが演算される。つまり、上記代表画素に対応した補正用データＤｃを含め、補正用データ供給部１に補正用データＤｃが格納されていない水平走査線（例えば、水平走査線Ｌｘ＋１）に対しても、補間補正用データＤｃｉが演算される。例えば、補正用データ補間回路５は、上記サンプリング対象ではない水平走査線Ｌｘ＋１を補間処理する場合、水平走査線Ｌｘの補間処理と同じ補正用データメモリ３から並列で読み出された水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した読み出し補正用データＤｃｒを用いて、水平走査線Ｌｘ＋１の補間補正用データＤｃｉを演算する。まず、補正用データ補間回路５は、水平走査線Ｌｘ−ｉｓ〜Ｌｘ＋ｉｓに対応した読み出し補正用データＤｃｒを用いて、水平走査線Ｌｘ＋１に対する垂直方向に内挿処理を行い、水平走査線Ｌｘ＋１における補間処理後の補正用データを得る。そして、上記垂直方向に内挿処理された補正用データは、水平方向に一定の間隔を有しているため、水平方向に更に補間処理を行い、入力映像信号Ｄｉｎに同期した水平走査線Ｌｘ＋１の補間補正用データＤｃｉを得る。このように、補正用データ補間回路５においては、補正用データメモリ３から並列に読み出された読み出し補正用データＤｃｒから逐次処理により、対象となる全ての水平走査線Ｌ１〜Ｌｎの補間補正用データＤｃｉを演算して求めることができる。
【００９９】
なお、補正用データ供給部１に予め格納する水平走査線Ｌｓ〜Ｌｊｓに対応した補正用データＤｃは、水平走査線Ｌｓ〜Ｌｊｓの降順に記述しなくてもかまわない。例えば、上記リセット信号が入力映像信号Ｄｉｎの垂直同期信号と同期して出力される場合、そのリセット時に補正用データメモリ３に供給する水平走査線用の補正用データＤｃ（つまり、水平走査線Ｌ（ｉ＋２）ｓの補正用データＤｃ）を最上位領域に記述しておけば、上記リセット時に補正用データ供給部１から供給される補正用データＤｃの選択も最上位領域にリセットすることができる。つまり、補正用データ供給部１に格納される補正用データＤｃを、最上位領域から水平走査線Ｌ（ｉ＋２）ｓ〜ＬｊｓおよびＬｓ〜Ｌ（ｉ＋１）ｓの順に記述すれば、補正用データ供給部１から供給される補正用データＤｃの選択を容易に行うことができる。
【０１００】
次に、第２の実施形態に係る補正用データメモリ３について説明する。なお、当該補正用データメモリ３の詳細な構造は、図３を用いて説明した第１の実施形態に係る補正用データメモリ３と同様であるため、同一の参照符号を付して詳細な説明を省略する。また、当該実施形態に係る補正用データメモリ３の動作についても、メモリ書き込み制御回路２から出力される書き込み領域選択信号Ｒｗおよび書き込みアドレス指定信号Ａｗ、およびメモリ読み出し制御回路４から出力される読み出し領域選択信号Ｒｒが、上記サンプリング周期ｓ毎に水平同期パルスＰｓｈに同期して入力することが異なるだけで、他は第１の実施形態と同様である。したがって、当該実施形態の補正用データメモリ３の動作についても、詳細な説明を省略する。
【０１０１】
次に、図６を参照して、第２の実施形態に係る補正用データメモリ３で書き込まれるメモリ領域および読み出されるメモリ領域の詳細について説明する。図６では、横欄で補正用データメモリ３を構成するｍ個のラインメモリ３Ｍ１〜３Ｍｍ（図３参照）を示し、縦欄で上記リセット信号入力以降の水平同期パルスＰｓｈの入力に応じて更新されるステップを示している。そして、上記ステップ毎に書き込まれるラインメモリおよび読み出されるラインメモリをマトリックス状に示している。なお、図６において、書き込まれるラインメモリを書き込み対象メモリとして黒塗りつぶしで示し、読み出されるラインメモリを読み出し対象メモリとして斜線パターン塗りで示している。ここで、説明を簡単にするために、補正用データメモリ３が有するｍ個のラインメモリ３Ｍ１〜３Ｍｍを、ｍ＝２ｉ＋２で設定して、以下の説明を行う。
【０１０２】
まず、メモリ書き込み制御回路２およびメモリ読み出し制御回路４から、書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒとして、同じ垂直同期信号等と同期して出力されるリセット信号によって、書き込むラインメモリおよび読み出すラインメモリの選択がリセットされる（リセットステップ）。このリセットステップによって、書き込み選択制御回路３１は、ラインメモリ３Ｍ１を上記書き込み対象メモリとして選択し、当該ラインメモリ３Ｍ１に１水平走査線分の書き込み補正用データＤｃｗが書き込まれる。この時、既にラインメモリ３Ｍ１に他の補正用データＤｃが書き込まれている場合、書き込み補正用データＤｃｗが上書きされることによって、最新の補正用データＤｃに更新される。なお、この補正用データＤｃの更新は、以下の書き込み処理についても、同様である。
【０１０３】
上記リセットステップ後、水平同期パルスＰｓｈの受信によって、ステップは更新されていくが、当該実施形態では、メモリ書き込み制御回路２の水平走査線カウンタのカウント値Ｃがサンプリング周期ｓに応じた設定回数（つまり、ｓ）になるまで、メモリ書き込み制御回路２は、新たな書き込み領域選択信号Ｒｗおよび書き込みアドレス指定信号Ａｗを出力しない。つまり、サンプリング周期に相当するステップＳｓに更新されるまでは、継続してラインメモリ３Ｍ１が上記書き込み対象メモリとして選択される（ステップＳ２〜Ｓｓ−１）。
【０１０４】
その後、上記サンプリング周期ｓに相当する水平同期パルスＰｓｈに同期した書き込み領域選択信号Ｒｗの入力毎に、書き込み選択制御回路３１は、上記書き込み対象メモリとして順次１つのラインメモリ３Ｍ２〜３Ｍｍ−１を選択し、それぞれ別の１水平走査線分の書き込み補正用データＤｃｗが書き込まれる（ステップＳｓ、Ｓ２ｓ、Ｓ３ｓ、Ｓ４ｓ、…、Ｓ（ｍ−２）ｓ）。なお、それぞれの上記サンプリング周期ｓ以外のステップでは、上記ステップＳ２〜Ｓｓ−１と同様に、それぞれ直前に選択されているラインメモリ３Ｍ２〜３Ｍｍ−１が上記書き込み対象メモリとして継続して選択される。
【０１０５】
そして、次の上記サンプリング周期ｓに同期した書き込み領域選択信号Ｒｗの入力によって、書き込み選択制御回路３１が上記書き込み対象メモリとしてラインメモリ３Ｍｍを選択し、書き込み補正用データＤｃｗを書き込む処理と同期して、読み出し選択制御回路３２は、上記サンプリング周期ｓに同期した読み出し領域選択信号Ｒｒの入力によって、ラインメモリ３Ｍ１〜３Ｍｍ−１を上記読み出し対象メモリとして選択し、それらラインメモリ３Ｍ１〜３Ｍｍ−１に記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される（ステップＳ（ｍ−１）ｓ）。そして、ステップＳ（ｍ−１）ｓ以降、上記サンプリング周期ｓ以外のステップでは、メモリ読み出し制御回路４から水平同期パルスＰｓｈに同期した読み出しアドレス指定信号Ａｒに基づいて、直前に選択されている読み出し対象メモリに記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される。つまり、読み出し対象メモリが変更されるまで、ステップ毎に同じ補正用データＤｃを読み出し補正用データＤｃｒとして並列に読み出すことになる。
【０１０６】
次に、上記サンプリング周期ｓに同期した書き込み領域選択信号Ｒｗの入力によって、書き込み選択制御回路３１は、上記書き込み対象メモリとして再度ラインメモリ３Ｍ１を選択する。この時、上記リセットステップにおいて、既にラインメモリ３Ｍ１には書き込み補正用データＤｃｗが書き込まれているが、上述と同様に新たな書き込み補正用データＤｃｗを上書きすることによって、最新の補正用データＤｃに更新される（ステップＳｍｓ）。ステップＳｍｓでは、読み出し選択制御回路３２は、上記サンプリング周期ｓに同期した読み出し領域選択信号Ｒｒの入力によって、ラインメモリ３Ｍ２〜３Ｍｍを上記読み出し対象メモリとして選択し、それらラインメモリ３Ｍ２〜３Ｍｍに記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される。
【０１０７】
以降のステップ（ステップＳｍｓ＋１〜）では、新たにリセット信号が入力されるまで、上記ステップＳｍｓと同様の処理を行う。すなわち、上記サンプリング周期ｓに相当する水平同期パルスＰｓｈに同期した書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒの入力毎に、書き込み選択制御回路３１および読み出し選択制御回路３２は、上記書き込み対象メモリとして順次１つのラインメモリ３Ｍ１〜３Ｍｍを選択し、上記読み出し対象メモリとして書き込み対象メモリ以外のラインメモリを選択し、書き込み補正用データＤｃｗを書き込む処理および読み出し補正用データＤｃｒを並列に読み出す処理を行う。そして、それぞれの上記サンプリング周期ｓ以外のステップでは、上記ステップＳ２〜Ｓｓ−１と同様に、それぞれ直前に選択されているラインメモリ３Ｍ１〜３Ｍｍが上記書き込み対象メモリとして継続して選択される。また、メモリ読み出し制御回路４から水平同期パルスＰｓｈに同期した読み出しアドレス指定信号Ａｒに基づいて、直前に選択されている読み出し対象メモリに記述されている補正用データＤｃが読み出し補正用データＤｃｒとして並列に読み出される。
【０１０８】
このように、補正用データメモリ３においては、順次入力映像信号Ｄｉｎのサンプリング周期ｓに相当する水平同期パルスＰｓｈに同期して、１水平走査線用の補正用データＤｃに更新され、その更新に同期して補間処理に必要な補正用データＤｃが並列に読み出される。
【０１０９】
なお、上述した説明では、上記リセットステップ〜ステップＳ（ｍ−１）ｓ−１において、読み出し処理を行っていない。これは、入力映像信号Ｄｉｎの水平同期パルスＰｓｈに同期していない上記リセットステップ直前の補正用データＤｃが書き込まれているためであり、読み出したとしても補正演算部６で行う補正処理に用いることができないためである。しかしながら、補正用データ補間回路５や補正演算部６において、同期していない補正用データＤｃを削除する処理を設けることによって、他のステップと同様に上記リセットステップ〜ステップＳ（ｍ−１）ｓ−１において読み出し処理を行ってもかまわない。
【０１１０】
また、上述したように、テレビ放送等のｎ本の水平走査線Ｌ１〜Ｌｎで構成される入力映像信号Ｄｉｎには、オーバスキャン領域に相当する映像信号も含まれている。一般的に、上記オーバスキャン領域に相当する水平走査線Ｌｏｓは、ＣＲＴ７の上下方向に対して数１０本あり、これらの上方向にある水平走査線Ｌｏｓａおよび下方向にある水平走査線Ｌｏｓｂに対する補正処理は不要である。したがって、上記リセット信号が垂直同期信号と同期して出力される場合、上記リセットステップでは水平走査線Ｌ１、つまり上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの補正処理となるため、水平走査線Ｌ１と同期していない補正用データＤｃを用いて補正処理を行っても、ＣＲＴ７に表示される画像には影響しない。さらに、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの本数をｌａとし、ラインメモリ３Ｍの個数ｍを
（ｍ−１）ｓ≦ｌａ＋１
に設定することによって、上記リセットステップ〜ステップＳ（ｍ−１）ｓ−１において読み出し処理を行っても、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの補正処理となるため、水平走査線Ｌ１〜Ｌ（ｍ−１）ｓ−１と同期していない補正用データＤｃを用いて補正処理を行っても、ＣＲＴ７に表示される画像には影響しない。このような設定によって、全ステップにおいて、同じ読み出し処理を行って補間および補正処理をすることが可能であり、補正用データＤｃの読み出し処理における制御が簡単になる。
【０１１１】
また、補正用データ補間回路５では、上述したように複数の水平走査線用の補正用データＤｃを用いて１本の補間補正用データＤｃｉを演算している。例えば、補正用データ補間回路５は、水平走査線Ｌｘの補間補正用データＤｃｉを演算する場合、水平走査線Ｌｘおよびその前後のサンプリングされたｉ本に対応した補正用データＤｃが用いられる。このような補間処理において、例えば、最も下方向に存在する水平走査線Ｌｎの補間補正用データＤｃｉを演算する場合、補正用データ補間回路５は、最も上方向に存在する水平走査線Ｌｓ〜Ｌｉｓの補正用データＤｃを用いて演算を行うことになる。このような逆方向に存在する水平走査線用の補正用データＤｃを用いて補間処理を行うと、所望の補間補正用データＤｃｉが得られず、このような補間補正用データＤｃｉを用いて入力映像信号Ｄｉｎの補正を行うと、適切な画像が得られない。しかしながら、上述したように、これらの水平走査線は、上記オーバスキャン領域に相当する水平走査線Ｌｏｓであり、上方向のオーバスキャン領域に相当する水平走査線Ｌｏｓａの本数をｌａ、下方向のオーバスキャン領域に相当する水平走査線Ｌｏｓｂの本数をｌｂとすると、補正用データ補間回路５が用いる補正用データＤｃの上記本数ｉを
ｉ≦ｌａ／ｓ かつ ｉ≦ｌｂ／ｓ
に設定することによって、上述のような逆方向に存在する水平走査線用の補正用データＤｃを含んだ補間処理を行っても、上方向あるいは下方向のオーバスキャン領域に相当する水平走査線ＬｏｓａあるいはＬｏｓｂ補正処理となるため、ＣＲＴ７に表示される画像には影響しない。
【０１１２】
なお、メモリ書き込み制御回路２およびメモリ読み出し制御回路４にそれぞれ水平走査線カウンタを設け、サンプリング周期ｓに応じて書き込み領域選択信号Ｒｗおよび読み出し領域選択信号Ｒｒを出力するようにしたが、水平走査線カウンタは、書き込み選択制御回路３１および読み出し選択制御回路３２に設けてもかまわない。補正用データメモリ３内で、サンプリング周期ｓをカウントすることによって、同様にサンプリング周期ｓに応じて書き込むあるいは読み出すラインメモリ３Ｍを選択することができる。
【０１１３】
このように、ＣＲＴテレビ受像機等に表示する映像信号の歪みを補正する際に、補正用データ供給部に記憶された補正用データの一部を先読みして必要なデータ量だけ補正用データメモリに書き込み、当該補正用データを用いて順次補正用データの補間演算を行うことにより、最小限の記憶容量の補正用データメモリで画像歪み補正装置を構成することができる。また、比較的容易な回路構成で実現することができ、実用上きわめて有利なものである。また、歪み補正の状態を変えるために補正用データメモリに読み込まれる補正用データを変更する必要がある場合等でも、歪み補正の動作を継続した状態で補正用データの変更を行うことが可能となる。つまり、補正用データの変更は、最長でも１フィールドの期間があれば、変更を完了すること可能であり、迅速な変更が可能となる。これによって、補正用データ供給部に複数の画面モードの変化に対応した補正用データを記憶することによって、例えば、水平または垂直の偏向周波数が変化した場合でも、補正用データ供給部から所望の最小限の補正用データを読み出すことによって、高速な歪み補正の切り替えが可能となる。また、第２の実施形態で用いた補正用データは、水平方向および垂直方向に一定の間隔をおいてサンプリングしたデータが用いられているため、補正用データ供給部から補正用データメモリへのデータ転送量を削減することが可能となり、水平同期パルスと同期して１走査線分の補正用データを供給する必要がないため、さらに低速な補正用データ供給部を用いた構成が可能となる。つまり、補正用データ供給部を含めたシステムのコストを低減することが可能となる。
【０１１４】
また、第２の実施形態に係る画像歪み補正装置１０では、補正用データ供給部１にシリアルインターフェースのメモリを用いること可能である。一般的に、補正用データ供給部１をシリアルインターフェースで構成した場合、パラレル接続で構成する場合と比べて低速になる。つまり、補正用データ供給部１自体の読み出し速度が、入力映像信号Ｄｉｎのデジタル処理に必要なクロック周波数と比べると、低速なものとなってしまう。しかし、第２の実施形態における補正用データ供給部１に記憶する補正用データＤｃは、水平および垂直方向に一定の間隔でサンプリングされ記憶されているため、補正用データ供給部１から補正用データメモリ３へのデータ転送速度が低速でもかまわず、シリアルインターフェースの補正用データ供給部１の最大データ転送速度を考慮した補正用データＤｃのデータ量を補正用データ供給部１に記憶することで、シリアルインターフェースで構成された補正用データ供給部１を用いることが可能となる。したがって、補正用データ供給部１にシリアルインターフェースのメモリを用いることにより、部品の実装面積および補正用データメモリ３への補正用データＤｃの転送に必要となるデータ線の本数を減らすことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１および第２の実施形態に係る画像歪み補正装置１０の構成を示す機能ブロック図である。
【図２】第１の実施形態に係る図１の補正用データ供給部１、補正用データメモリ３、および補正用データ補間回路５で用いられる補正用データＤｃを説明する図である。
【図３】図１の補正用データメモリ３の詳細な構造を示す図である。
【図４】第１の実施形態に係る図１の補正用データメモリ３で書き込まれるメモリ領域および読み出されるメモリ領域の詳細について説明する図である。
【図５】第２の実施形態に係る図１の補正用データ供給部１、補正用データメモリ３、および補正用データ補間回路５で用いられる補正用データＤｃを説明する図である。
【図６】第２の実施形態に係る図１の補正用データメモリ３で書き込まれるメモリ領域および読み出されるメモリ領域の詳細について説明する図である。
【図７】従来の画像表示補正装置の構成を示す機能ブロック図である。
【図８】補正用データＤｃを説明するための図である。
【符号の説明】
１…補正用データ供給部
２…メモリ書き込み制御回路
３…補正用データメモリ
３１…書き込み選択制御回路
３２…読み出し選択制御回路
３Ｍ…ラインメモリ
４…メモリ読み出し制御回路
５…補正用データ補間回路
６…補正演算部
７…ＣＲＴ
１０…画像歪み補正装置
Claims (14)
- 入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための画像歪み補正装置であって、
前記歪みを補正するための補正用データを予め前記画像における１画面分格納する補正用データ供給部と、
前記補正用データ供給部に格納された前記補正用データの一部を、前記映像信号と同期した補正に必要な走査線分先読みして記憶する補正用データメモリと、前記補正用データメモリに記憶された補正用データを用いて、所定の補間演算を行うことによって少なくとも１本の走査線用の完全な補正用データを生成する補正用データ補間回路と、
前記補正用データ補間回路で生成された完全な補正用データを用いて、現在入力している映像信号の走査線に同期して映像信号の補正を行う補正演算部とを備える、画像歪み補正装置。 - 前記補正用データメモリは、少なくとも前記補正用データ供給部に格納された１本の走査線分の前記補正用データが記憶可能な複数の記憶領域に分割され、当該記憶領域にはそれぞれ１本の走査線分の前記補正用データが記憶され、
さらに、前記映像信号に含まれる水平同期パルスに応じて、前記補正用データ供給部に前記補正用データを供給させるための補正用データ供給要求信号を出力し、かつ前記補正用データメモリに供給された前記補正用データを書き込む前記記憶領域を指定するための書き込み領域選択信号を出力するメモリ書き込み制御回路と、
前記水平同期パルスに応じて、前記補正用データメモリに記憶された前記補正用データを前記補正用データ補間回路に読み出す前記記憶領域を指定するための読み出し領域選択信号を出力するメモリ読み出し制御回路とを備える、請求項１に記載の画像歪み補正装置。 - 前記補正用データメモリの複数の記憶領域は、それぞれラインメモリで構成されることを特徴とする、請求項２に記載の画像歪み補正装置。
- 前記メモリ書き込み制御回路が前記書き込み領域選択信号で指定する前記補正用データメモリの記憶領域と、前記メモリ読み出し制御回路が前記読み出し領域選択信号で指定する前記補正用データメモリの記憶領域とは、異なる前記記憶領域が指定される、請求項２に記載の画像歪み補正装置。
- 前記補正用データ供給部に格納されている前記補正用データは、前記画像における走査線方向に所定の間隔を有した代表画素に対する走査線毎のデータであり、
前記メモリ書き込み制御回路は、前記水平同期パルスと同期して、前記補正用データ供給要求信号によって１本の走査線分の前記補正用データを供給する指示を出力し、かつ前記補正用データメモリに供給された１本の走査線分の前記補正用データを記憶させる領域として、前記書き込み領域選択信号によって前記水平同期パルスと同期して順次別の前記記憶領域の１つを選択して指定する、請求項４に記載の画像歪み補正装置。 - 前記補正用データ補間回路は、前記読み出し領域選択信号で指定された複数の前記記憶領域に記憶された補正用データを用いて補間演算を行うことによって、前記画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成して１本の走査線用の前記完全な補正用データを生成する、請求項５に記載の画像歪み補正装置。
- 前記補正用データ供給部に格納されている前記補正用データは、前記画像における所定の走査線間隔毎に、かつ走査線方向に所定の間隔を有した代表画素に対する格子状のデータであり、
前記メモリ書き込み制御回路は、前記所定の走査線間隔毎の前記水平同期パルスと同期して、前記補正用データ供給要求信号によって１本の走査線分の前記補正用データを供給する指示を出力し、かつ前記補正用データメモリに供給された１本の走査線分の前記補正用データを記憶させる領域として、前記書き込み領域選択信号によって順次別の前記記憶領域の１つを選択して指定する、請求項４に記載の画像歪み補正装置。 - 前記補正用データ補間回路は、前記読み出し領域選択信号で指定された複数の前記記憶領域に記憶された補正用データを用いて補間演算を行うことによって、前記画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成して１本の走査線用の前記完全な補正用データを生成する、請求項７に記載の画像歪み補正装置。
- 前記補正用データ供給部は、前記補正用データメモリへの読み出しがシリアルインターフェースのメモリで構成されることを特徴とする、請求項７に記載の画像歪み補正装置。
- 前記メモリ書き込み制御回路が前記書き込み領域選択信号で指定する前記補正用データメモリの記憶領域と、前記メモリ読み出し制御回路が前記読み出し領域選択信号で指定する前記補正用データメモリの記憶領域とは、前記映像信号に基づいた所定のタイミングで初期化される、請求項２に記載の画像歪み補正装置。
- 前記補正用データ供給部に格納される前記補正用データは、前記映像信号の複数の映像方式に基づいてそれぞれ別に格納されており、
前記補正用データ供給部は、入力された前記映像信号の映像方式に応じた前記補正用データを前記補正用データメモリに供給する、請求項２に記載の画像歪み補正装置。 - 前記メモリ書き込み制御回路が前記書き込み領域選択信号で指定する前記補正用データメモリの記憶領域と、前記メモリ読み出し制御回路が前記読み出し領域選択信号で指定する前記補正用データメモリの記憶領域とは、前記映像信号に含まれる垂直帰線期間で初期化され、そして、
前記メモリ書き込み制御回路は、前記補正用データ供給部に対して、前記垂直帰線期間直後の走査線の前記補正に必要な入力された前記映像信号の映像方式に応じた前記補正用データを前記補正用データメモリに供給させ、前記垂直帰線期間中に前記補正用データメモリへの供給を完了させるための前記補正用データ供給要求信号を出力する、請求項１１に記載の画像歪み補正装置。 - 入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための補正用データを作成する画像歪み補正用データ作成装置であって、
少なくとも前記画像における代表画素に対する補正用データを１画面分格納する補正用データ格納部と、
前記補正用データ格納部に格納された補正用データを用いて補間演算を行うことによって、前記画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成する補正用データ再生成部とを備える、画像歪み補正用データ作成装置。 - 入力される映像信号を元にラスタスキャン方式で画像を陰極線管に表示する際に生じる歪みを補正するための補正用データを作成する画像歪み補正用データ作成方法であって、
少なくとも前記画像における代表画素に対する補正用データを１画面分格納する補正用データ格納ステップと、
前記補正用データ格納ステップで格納された補正用データを用いて補間演算を行うことによって、前記画像の代表画素および非代表画素を含む全ての画素を対象にして新たに補正用データを再生成する補正用データ再生成ステップとを含む、画像歪み補正用データ作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212542A JP2004056570A (ja) | 2002-07-22 | 2002-07-22 | 画像歪み補正装置および画像歪み補正用データ作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212542A JP2004056570A (ja) | 2002-07-22 | 2002-07-22 | 画像歪み補正装置および画像歪み補正用データ作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004056570A true JP2004056570A (ja) | 2004-02-19 |
| JP2004056570A5 JP2004056570A5 (ja) | 2005-10-27 |
Family
ID=31935446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002212542A Withdrawn JP2004056570A (ja) | 2002-07-22 | 2002-07-22 | 画像歪み補正装置および画像歪み補正用データ作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004056570A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744516B1 (ko) | 2005-09-06 | 2007-08-01 | 엘지전자 주식회사 | 영상기기의 화면 왜곡 보정 장치 및 방법 |
| JP2012105246A (ja) * | 2010-11-09 | 2012-05-31 | Avisonic Technology Corp | 画像補正方法、および関連する画像補正システム |
-
2002
- 2002-07-22 JP JP2002212542A patent/JP2004056570A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744516B1 (ko) | 2005-09-06 | 2007-08-01 | 엘지전자 주식회사 | 영상기기의 화면 왜곡 보정 장치 및 방법 |
| JP2012105246A (ja) * | 2010-11-09 | 2012-05-31 | Avisonic Technology Corp | 画像補正方法、および関連する画像補正システム |
| US9153014B2 (en) | 2010-11-09 | 2015-10-06 | Avisonic Technology Corporation | Image correction method and related image correction system thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041817B2 (en) | Method and apparatus for raster output of rotated interpolated pixels optimized for digital image stabilization | |
| US8529069B2 (en) | Projection apparatus and control method thereof | |
| JP5376313B2 (ja) | 画像処理装置及び画像撮像装置 | |
| JP4806476B2 (ja) | 画像処理装置、画像生成システム、方法、およびプログラム | |
| US4961071A (en) | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor | |
| US8665282B2 (en) | Image generating apparatus and image generating method and reading of image by using plural buffers to generate computer readable medium | |
| JP2000287134A (ja) | 画像処理装置及び処理方法 | |
| JP6601020B2 (ja) | 撮像表示装置 | |
| US8462222B2 (en) | Image processing method and device, and imaging apparatus using the image processing device | |
| US20080043145A1 (en) | Image Processing Apparatus, Image Processing Method, and Image Display Apparatus | |
| IL195471A (en) | Imaging system and method with intelligent digital zoom | |
| JP2010081024A (ja) | 画像補間処理装置 | |
| CN101404734B (zh) | 图像信号处理装置及图像信号处理方法 | |
| JP2004056570A (ja) | 画像歪み補正装置および画像歪み補正用データ作成装置 | |
| JP3823884B2 (ja) | 大画面表示方式 | |
| JP5676924B2 (ja) | 投影装置及び投影方法 | |
| JPH08307760A (ja) | 画像メモリ機能付き映像装置 | |
| JP2002278507A (ja) | 画像処理装置および画像表示装置 | |
| KR101133687B1 (ko) | 이미지 센서 및 그 동작 방법 | |
| CN115955539B (zh) | 基于fpga的视频帧率动态转换方法、装置及存储介质 | |
| JP4194889B2 (ja) | 画像処理装置 | |
| KR20060022575A (ko) | 이미지센서의 디지털 줌 방법 | |
| WO2016021162A1 (ja) | 撮像装置、画像処理装置、及び、撮像表示装置 | |
| US8228428B2 (en) | Video signal processing method for outputting video signal with a resolution of P×Q and video signal processing apparatus for receiving picture datum | |
| JP2004341149A (ja) | 画像表示装置および画像表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070614 |