JPH03276968A - 非線形量子化回路の誤差補正方法および回路 - Google Patents
非線形量子化回路の誤差補正方法および回路Info
- Publication number
- JPH03276968A JPH03276968A JP2215815A JP21581590A JPH03276968A JP H03276968 A JPH03276968 A JP H03276968A JP 2215815 A JP2215815 A JP 2215815A JP 21581590 A JP21581590 A JP 21581590A JP H03276968 A JPH03276968 A JP H03276968A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error correction
- circuit
- nonlinear
- correction table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 156
- 238000013139 quantization Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 26
- 238000012360 testing method Methods 0.000 claims abstract description 58
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 230000007423 decrease Effects 0.000 claims description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 8
- 238000012545 processing Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000032683 aging Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
- H04N9/69—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits for modifying the colour signals by gamma correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/82—Camera processing pipelines; Components thereof for controlling camera response irrespective of the scene brightness, e.g. gamma correction
- H04N23/83—Camera processing pipelines; Components thereof for controlling camera response irrespective of the scene brightness, e.g. gamma correction specially adapted for colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、非線形量子化回路の誤差補正方法および装
置に関し、特に、非線形量子化回路のアナログ非線形回
路において生じる、経年変化や周囲温度の影響による回
路特性のばらつき、および予め定められた非線形カーブ
からのずれを自動的に修正できる非線形量子化回路の誤
差補正方法および装置に関する。
置に関し、特に、非線形量子化回路のアナログ非線形回
路において生じる、経年変化や周囲温度の影響による回
路特性のばらつき、および予め定められた非線形カーブ
からのずれを自動的に修正できる非線形量子化回路の誤
差補正方法および装置に関する。
[従来の技術]
たとえば映像信号の非線形量子化は、一般に、第1図に
示すような非線形処理を映像信号に施した後にA/D変
換をして実行される。これは、少ないビット数で、中間
レベル以下の信号の分解能を上げるために行うものであ
り、第1図の非線形カーブは、次の式で与えられる。
示すような非線形処理を映像信号に施した後にA/D変
換をして実行される。これは、少ないビット数で、中間
レベル以下の信号の分解能を上げるために行うものであ
り、第1図の非線形カーブは、次の式で与えられる。
y =x″(n <1.0 )
このような非線形変換回路の一例として、カラーテレビ
ジョンカメラで使用されるガンマ補正回路がある。
ジョンカメラで使用されるガンマ補正回路がある。
[発明が解決しようとする課題]
ガンマ補正回路は、トランジスタあるいはダイオード等
の半導体素子の非線形特性を用いて、映像信号を非線形
変換するものである。したがって、ガンマ補正回路の変
換特性は、経年変化および周囲温度の影響によって誤差
を生じ易い。これらの誤差は、RGB各チャンネルの非
線形回路で独立に生じるので、その誤差に応じて色調が
変化するという問題があった。このため、各チャンネル
の非線形回路は、同一カーブになるように、厳密に調整
しなければならなかった。
の半導体素子の非線形特性を用いて、映像信号を非線形
変換するものである。したがって、ガンマ補正回路の変
換特性は、経年変化および周囲温度の影響によって誤差
を生じ易い。これらの誤差は、RGB各チャンネルの非
線形回路で独立に生じるので、その誤差に応じて色調が
変化するという問題があった。このため、各チャンネル
の非線形回路は、同一カーブになるように、厳密に調整
しなければならなかった。
このように、従来の非線形量子化には、安定度の高いア
ナログ非線形回路が必要であり、その上、煩雑な調整が
必要であった。
ナログ非線形回路が必要であり、その上、煩雑な調整が
必要であった。
この発明の目的は、経年変化、周囲温度の影響、および
回路のバラつきに依存しない、安定した非線形量子化を
可能とする非線形量子化回路の誤差補正方法および装置
を提供することである。
回路のバラつきに依存しない、安定した非線形量子化を
可能とする非線形量子化回路の誤差補正方法および装置
を提供することである。
また、煩雑な調整を不要とした非線形量子化回路の誤差
補正方法および装置を提供することを目的とする。
補正方法および装置を提供することを目的とする。
さらに、任意の非線形特性を容易に得られる非線形量子
化回路の誤差補正方法および装置を提供することを目的
とする。
化回路の誤差補正方法および装置を提供することを目的
とする。
[課題を解決するための手段]
上記課題を解決するために本発明は、アナログ入力信号
に一定の非線形変換を行う非線形回路と、予め定められ
た形で変化するデジタル基準信号を発生する手段と、該
デジタル基準信号をアナログ基準信号に変換するD/A
変換器と、前記アナログ基準信号あるいは前記アナログ
入力信号のいずれか一方を前記非線形回路に供給する手
段と、前記非線形回路から出力されるアナログ信号をデ
ジタル信号に変換するA/D変換器と、前記A/D変換
器から出力されたデジタル信号を変換して補正されたデ
ジタル信号を出力する誤差補正テーブルと、前記アナロ
グ基準信号を前記非線形回路に供給したときに前記誤差
補正テーブルから出力されたデジタル信号をテスト信号
とし、該テスト信号を記憶する第1の記憶手段と、前記
非線形回路に誤差のないときのテスト信号波形に相当す
る基準データを予め記憶する第2の記憶手段と、前記テ
スト信号と前記基準データとを比較し、両信号に誤差の
あるときに、前記テスト信号と前記基準データとによっ
て前記誤差補正テーブルを更新する手段とを具備し、前
記アナログ入力信号が前記非線形回路に供給されたとき
の前記A/D変換器の出力信号を前記誤差補正テーブル
によって補正して出力することを特徴とする。
に一定の非線形変換を行う非線形回路と、予め定められ
た形で変化するデジタル基準信号を発生する手段と、該
デジタル基準信号をアナログ基準信号に変換するD/A
変換器と、前記アナログ基準信号あるいは前記アナログ
入力信号のいずれか一方を前記非線形回路に供給する手
段と、前記非線形回路から出力されるアナログ信号をデ
ジタル信号に変換するA/D変換器と、前記A/D変換
器から出力されたデジタル信号を変換して補正されたデ
ジタル信号を出力する誤差補正テーブルと、前記アナロ
グ基準信号を前記非線形回路に供給したときに前記誤差
補正テーブルから出力されたデジタル信号をテスト信号
とし、該テスト信号を記憶する第1の記憶手段と、前記
非線形回路に誤差のないときのテスト信号波形に相当す
る基準データを予め記憶する第2の記憶手段と、前記テ
スト信号と前記基準データとを比較し、両信号に誤差の
あるときに、前記テスト信号と前記基準データとによっ
て前記誤差補正テーブルを更新する手段とを具備し、前
記アナログ入力信号が前記非線形回路に供給されたとき
の前記A/D変換器の出力信号を前記誤差補正テーブル
によって補正して出力することを特徴とする。
また、カラー映像入力信号にガンマ補正を施すガンマ補
正回路と、予め定められた形で変化するデジタル基準信
号を発生する手段と、該デジタル基準信号をアナログ基
準信号に変換するD/A変換器と、前記アナログ基準信
号あるいは前記アナログ入力信号のいずれか一方を前記
ガンマ補正回路に供給する手段と、前記ガンマ補正回路
から出力される各カラー映像信号をそれぞれ独立にデジ
タル信号に変換するA/D変換器と、前記A/D変換器
から出力された各デジタル信号をそれぞれ独立に補正し
て補正されたデジタル信号を出力する誤差補正テーブル
と、前記アナログ基準信号を前記ガンマ補正回路に供給
したときに前記誤差補正テーブルから出力された各デジ
タル信号をテスト信号とし、該テスト信号を記憶する第
1の記憶手段と、前記ガンマ補正回路に誤差のないとき
のテスト信号波形に相当する基準データを予め記憶する
第2の記憶手段と、前記テスト信号と前記基準データと
を比較し、両信号に誤差のあるときに、前記テスト信号
と前記基準データとによって前言己誤差補正テーブルを
更新する手段とを具備し、前記カラー映像入力信号が前
記ガンマ補正回路に供給されたときの前記A/D変換器
の出力信号を前記誤差補正テーブルによって補正してカ
ラー映像出力信号として出力することを特徴とする。
正回路と、予め定められた形で変化するデジタル基準信
号を発生する手段と、該デジタル基準信号をアナログ基
準信号に変換するD/A変換器と、前記アナログ基準信
号あるいは前記アナログ入力信号のいずれか一方を前記
ガンマ補正回路に供給する手段と、前記ガンマ補正回路
から出力される各カラー映像信号をそれぞれ独立にデジ
タル信号に変換するA/D変換器と、前記A/D変換器
から出力された各デジタル信号をそれぞれ独立に補正し
て補正されたデジタル信号を出力する誤差補正テーブル
と、前記アナログ基準信号を前記ガンマ補正回路に供給
したときに前記誤差補正テーブルから出力された各デジ
タル信号をテスト信号とし、該テスト信号を記憶する第
1の記憶手段と、前記ガンマ補正回路に誤差のないとき
のテスト信号波形に相当する基準データを予め記憶する
第2の記憶手段と、前記テスト信号と前記基準データと
を比較し、両信号に誤差のあるときに、前記テスト信号
と前記基準データとによって前言己誤差補正テーブルを
更新する手段とを具備し、前記カラー映像入力信号が前
記ガンマ補正回路に供給されたときの前記A/D変換器
の出力信号を前記誤差補正テーブルによって補正してカ
ラー映像出力信号として出力することを特徴とする。
さらに、アナログ入力信号に一定の非線形変換を行う非
線形回路と、この非線形回路の出力を補正するための誤
差補正テーブルとを有し、予め定められた形で変化する
デジタル基準信号を発生する過程と、該デジタル基準信
号をアナログ基準信号に変換する過程と、前記アナログ
基準信号を前記非線形回路に供給する過程と、前記非線
形回路から出力されるアナログ信号をデジタル信号に変
換する過程と、前記デジタル信号を前記誤差補正テーブ
ルに供給したときに前記誤差補正テーブルから出力され
るデジタル信号をテスト信号とし、該テスト信号を記憶
する過程と、前記非線形回路に誤差のないときのテスト
信号波形に相当する基準データを予め記憶する過程と、
前記テスト信号と前記基準データとを比較し、両信号に
誤差のあるときに、前記テスト信号と基準データとによ
って、前記誤差補正テーブルを更新する過程と、前記ア
ナログ入力信号を前記非線形回路に供給し、該非線形回
路からの出力信号を前記誤差補正テーブルによって補正
して出力する過程とを具備すること特徴とする。
線形回路と、この非線形回路の出力を補正するための誤
差補正テーブルとを有し、予め定められた形で変化する
デジタル基準信号を発生する過程と、該デジタル基準信
号をアナログ基準信号に変換する過程と、前記アナログ
基準信号を前記非線形回路に供給する過程と、前記非線
形回路から出力されるアナログ信号をデジタル信号に変
換する過程と、前記デジタル信号を前記誤差補正テーブ
ルに供給したときに前記誤差補正テーブルから出力され
るデジタル信号をテスト信号とし、該テスト信号を記憶
する過程と、前記非線形回路に誤差のないときのテスト
信号波形に相当する基準データを予め記憶する過程と、
前記テスト信号と前記基準データとを比較し、両信号に
誤差のあるときに、前記テスト信号と基準データとによ
って、前記誤差補正テーブルを更新する過程と、前記ア
ナログ入力信号を前記非線形回路に供給し、該非線形回
路からの出力信号を前記誤差補正テーブルによって補正
して出力する過程とを具備すること特徴とする。
[作 用]
本発明は、非線形回路に一定の基準信号を入力したとき
に得られるテスト信号と、非線形回路に誤差がないとき
に出力される筈の基準非線形データとを比較し、これら
両データによって、非線形回路の誤差を補正する誤差補
正情報を作成し、この誤差補正情報によって非線形回路
から出力されたデータを補正する。
に得られるテスト信号と、非線形回路に誤差がないとき
に出力される筈の基準非線形データとを比較し、これら
両データによって、非線形回路の誤差を補正する誤差補
正情報を作成し、この誤差補正情報によって非線形回路
から出力されたデータを補正する。
[実施例]
以下、図面を参照してこの発明の詳細な説明する。
「第1実施例」
第2図は、本発明の第1実施例による量子化回路の構成
を示すブロック図である。図において、入力信号Sin
は、切り換えスイッチ1を介して、非線形回路2にそれ
ぞれ供給される。非線形回路2は、第1図に示すような
特性を有している。非線形回路2から出力されたアナロ
グ非線形信号は、A/D変換器3によってデジタル信号
に変換され量子化される。このデジタル信号は、切り換
えスイッチ4を介して、RAM5に供給される。
を示すブロック図である。図において、入力信号Sin
は、切り換えスイッチ1を介して、非線形回路2にそれ
ぞれ供給される。非線形回路2は、第1図に示すような
特性を有している。非線形回路2から出力されたアナロ
グ非線形信号は、A/D変換器3によってデジタル信号
に変換され量子化される。このデジタル信号は、切り換
えスイッチ4を介して、RAM5に供給される。
RAM5は、誤差補正テーブル6を内蔵している。
この誤差補正テーブル6は、非線形回路2の誤差を補正
するための誤差補正情報を記録するものである。この誤
差補正情報については後述する。誤差補正テーブル6の
出力は、出力信号5outとして外部に出力されるか、
あるいは、テスト信号TSGとしてマイクロコンピュー
タ8に供給される。
するための誤差補正情報を記録するものである。この誤
差補正情報については後述する。誤差補正テーブル6の
出力は、出力信号5outとして外部に出力されるか、
あるいは、テスト信号TSGとしてマイクロコンピュー
タ8に供給される。
マイクロコンピュータ8は、D/A変換器7にデジタル
基準信号DR3を供給する。また、テスト信号TSGを
RAMl0に書き込み保存し、このテスト信号と、RO
M9から読みだした基準非線形データRNLDとを比較
し、誤差補正情報CINFを発生する。この誤差補正情
報CINFは、スイッチ4を介して誤差補正テーブルに
書き込まれる。
基準信号DR3を供給する。また、テスト信号TSGを
RAMl0に書き込み保存し、このテスト信号と、RO
M9から読みだした基準非線形データRNLDとを比較
し、誤差補正情報CINFを発生する。この誤差補正情
報CINFは、スイッチ4を介して誤差補正テーブルに
書き込まれる。
ここで、デジタル基準信号DR3、テスト信号TSG
、基準非線形データRNLD、および誤差補正情報CI
NFについて説明する。
、基準非線形データRNLD、および誤差補正情報CI
NFについて説明する。
(1)デジタル基準信号DRS (第3図参照)マイ
クロコンピュータ8は、第3図に示すような階段状に増
加するデジタル基準信号DR3を発生して、D/A変換
器7に供給する。この信号は、1段階ずつ増加するパル
スによって作られ、時間に対して線形に増加するもので
あり、D/A変換器7でアナログ信号に変換された後、
非線形回路2に加えられ、その非線形性の誤差をテスト
するのに用いられる。なお、時間に対して線形に減少す
る階段状の波形を用いてもよい。
クロコンピュータ8は、第3図に示すような階段状に増
加するデジタル基準信号DR3を発生して、D/A変換
器7に供給する。この信号は、1段階ずつ増加するパル
スによって作られ、時間に対して線形に増加するもので
あり、D/A変換器7でアナログ信号に変換された後、
非線形回路2に加えられ、その非線形性の誤差をテスト
するのに用いられる。なお、時間に対して線形に減少す
る階段状の波形を用いてもよい。
(2)テスト信号TSG
デジタル基準信号DR3がD/A変換された後、アナロ
グ基準信号AR3として非線形回路2に加えられると、
非線形回路2で変換された信号が、A/D変換器3を介
してRAM5の誤差補正テーブル6に供給される。この
とき誤差補正テーブル6から出力される信号がテスト信
号TSGであり、非線形回路2の特性を反映している。
グ基準信号AR3として非線形回路2に加えられると、
非線形回路2で変換された信号が、A/D変換器3を介
してRAM5の誤差補正テーブル6に供給される。この
とき誤差補正テーブル6から出力される信号がテスト信
号TSGであり、非線形回路2の特性を反映している。
(3)基準非線形データRNLD
非線形回路2の特性が理想的で誤差がないときには、誤
差補正テーブル6から出力されるテスト信号TSGは、
完全に正しい波形である。これに相当するのが、ROM
9に格納された基準非線形データRNLDである。
差補正テーブル6から出力されるテスト信号TSGは、
完全に正しい波形である。これに相当するのが、ROM
9に格納された基準非線形データRNLDである。
(4)誤差補正情報CINF
テスト信号TSGと基準非線形データRNLDとを比較
して得られた情報であり、非線形回路2の特性の誤差に
対応するものである。
して得られた情報であり、非線形回路2の特性の誤差に
対応するものである。
一般に、テスト信号TSGは、離散的な値をとる。これ
は、非線形回路2の非線形特性が、y=x” (n<
1.0) という特性を有するため、アナログ基準信号AR3が低
レベルのときに、A/D変換器3の出力が特に顕著に離
散的な値をとるからである。
は、非線形回路2の非線形特性が、y=x” (n<
1.0) という特性を有するため、アナログ基準信号AR3が低
レベルのときに、A/D変換器3の出力が特に顕著に離
散的な値をとるからである。
たとえば、0−255の値を、y=X06というカーブ
で非線形変換し、8ビツトで量子化した場合を考える。
で非線形変換し、8ビツトで量子化した場合を考える。
この場合、入力信号Xのとりつる最大値を“255”に
、最小値を“O”に対応させ、Xを0から255まで変
化させると、出力信号yは次の式で表される。
、最小値を“O”に対応させ、Xを0から255まで変
化させると、出力信号yは次の式で表される。
y= (x/255)’
’X255
この式から、
第1表かえられる。
第1表
54
54
255 255
第1表から分かるように、Xの値が小さいところほど離
散的になり、たとえば、0−16の間にある2、3.4
・・・などの値が、テスト信号TSGに現れなくなって
しまう。
散的になり、たとえば、0−16の間にある2、3.4
・・・などの値が、テスト信号TSGに現れなくなって
しまう。
第4A図および第4B図は、このような場合の誤差補正
テーブル6の構成を示すものである。非線形回路2に誤
差がない場合、デジタル基準信号DR3が0.1.2.
3.4.5・・・と変化すると、A/D変換器3の出力
は、0.16.23.28.32.36・・・と変化す
る。A/D変換器3から出力された離散的な値は、誤差
補正テーブル6のアドレス端に供給される。これらのア
ドレスには、データが格納されており、アドレスが指定
されたときにそのアドレスの内容であるデータが、誤差
補正テーブル6から出力される。
テーブル6の構成を示すものである。非線形回路2に誤
差がない場合、デジタル基準信号DR3が0.1.2.
3.4.5・・・と変化すると、A/D変換器3の出力
は、0.16.23.28.32.36・・・と変化す
る。A/D変換器3から出力された離散的な値は、誤差
補正テーブル6のアドレス端に供給される。これらのア
ドレスには、データが格納されており、アドレスが指定
されたときにそのアドレスの内容であるデータが、誤差
補正テーブル6から出力される。
たとえば、第4A図では、各アドレスには、アドレスと
同一の値がデータとして設定されている。これは、初期
設定時に行われる。
同一の値がデータとして設定されている。これは、初期
設定時に行われる。
一方、第4B図は、非線形回路2に誤差があるときの誤
差補正テーブル6の一例である。この場合、デジタル基
準データDRSが、0.1.2.3.4.5・・・と増
加すると、A/D変換器3の出力は、0.13.19゜
24、27.31となる。すなわち、非線形回路7に誤
差があるために、第4A図に示す正規の値より小さい値
が出力される。このため、誤差補正テーブル6の内容が
第4A図と同一であったなら、テスト信号TSGとして
0.13.19.24.27.31・・・という値が出
力される。
差補正テーブル6の一例である。この場合、デジタル基
準データDRSが、0.1.2.3.4.5・・・と増
加すると、A/D変換器3の出力は、0.13.19゜
24、27.31となる。すなわち、非線形回路7に誤
差があるために、第4A図に示す正規の値より小さい値
が出力される。このため、誤差補正テーブル6の内容が
第4A図と同一であったなら、テスト信号TSGとして
0.13.19.24.27.31・・・という値が出
力される。
誤差補正テーブル6に格納されているこれらの内容を誤
差補正情報という。
差補正情報という。
次に、この実施例の動作を説明する。
本実施例は、誤差補正モードと通常モードの2側作に大
別される。以下、これらの動作を説明する。
別される。以下、これらの動作を説明する。
1)誤差補正モード
誤差補正モードでは、非線形回路2の非線形性の誤差が
検出され、それに基づいてRAM5内の誤差補正テーブ
ル6の誤差補正情報が書き換えられる。誤差補正モード
に入る場合、マイクロコンピュータ8は、スイッチ4を
第2図に示す位置(A/D変換器3側)に保ったまま、
スイッチ1を第2図に示す位置と反対側(D/A変換器
7側)に切り換える。マイクロコンピュータ8は、また
、誤差補正テーブル6を第4A図に示すように予め初期
設定する。
検出され、それに基づいてRAM5内の誤差補正テーブ
ル6の誤差補正情報が書き換えられる。誤差補正モード
に入る場合、マイクロコンピュータ8は、スイッチ4を
第2図に示す位置(A/D変換器3側)に保ったまま、
スイッチ1を第2図に示す位置と反対側(D/A変換器
7側)に切り換える。マイクロコンピュータ8は、また
、誤差補正テーブル6を第4A図に示すように予め初期
設定する。
以下、第5図のフローチャートを参照して、誤差補正モ
ードの動作を説明する。
ードの動作を説明する。
まず、ステップSlにおいて、マイクロコンピュータ8
は、一定の周期で1段階ずつ増加するパルスを発生する
。これが第3図に示す階段状のデジタル基準信号DR3
である。デジタル基準信号DRSがD/A変換器7に供
給されると、D/A変換器7は、この基準信号DRSを
直線状のアナログ基準信号AR3に変換して(ステップ
S2)、スイッチ1を通して非線形回路2に供給する。
は、一定の周期で1段階ずつ増加するパルスを発生する
。これが第3図に示す階段状のデジタル基準信号DR3
である。デジタル基準信号DRSがD/A変換器7に供
給されると、D/A変換器7は、この基準信号DRSを
直線状のアナログ基準信号AR3に変換して(ステップ
S2)、スイッチ1を通して非線形回路2に供給する。
非線形回路2は、アナログ基準信号ARSに非線形変換
を施しくステップS3)、これをA/D変換器3に供給
する。
を施しくステップS3)、これをA/D変換器3に供給
する。
A/D変換器3の出力は、スイッチ4を通して、RAM
5内の誤差補正テーブル6に供給され、誤差補正テーブ
ルによる補正を受ける(ステップS5)。
5内の誤差補正テーブル6に供給され、誤差補正テーブ
ルによる補正を受ける(ステップS5)。
ただし、この場合、誤差補正テーブル6は第4A図に示
すように初期設定されているので、誤差補正テーブル6
の入力と出力とは同じものである。この出力が、テスト
信号TSGとしてマイクロコンピュータ8に帰還される
。テスト信号TSGは、非線形回路2の非線形特性を反
映するものである。
すように初期設定されているので、誤差補正テーブル6
の入力と出力とは同じものである。この出力が、テスト
信号TSGとしてマイクロコンピュータ8に帰還される
。テスト信号TSGは、非線形回路2の非線形特性を反
映するものである。
マイクロコンピュータ8は、テスト信号TSGと、RO
M9から読みだした基準非線形データRNLDとを比較
する(ステップS6)。誤差がある場合は、ステップS
7からステップS8にのみ、誤差フラグを“1”にセッ
トする。このセットが終了したとき、あるいは誤差がな
い場合は、ステップS9へ進み、テスト信号TSGをR
AMl0に書き込む。
M9から読みだした基準非線形データRNLDとを比較
する(ステップS6)。誤差がある場合は、ステップS
7からステップS8にのみ、誤差フラグを“1”にセッ
トする。このセットが終了したとき、あるいは誤差がな
い場合は、ステップS9へ進み、テスト信号TSGをR
AMl0に書き込む。
上記ステップ5l−S9は、第3図に示す基準デジタル
信号DR3が、最上段階に達してパルスがもはや出力さ
れな(なるまで続けられる。次いで、誤差フラグが“1
”であるときには、すなわち、ステップ5L−3IOの
ループで1度でも誤差があると判定された場合には、ス
テップSllからステップS12に進み、誤差補正テー
ブル6の更新を行う。
信号DR3が、最上段階に達してパルスがもはや出力さ
れな(なるまで続けられる。次いで、誤差フラグが“1
”であるときには、すなわち、ステップ5L−3IOの
ループで1度でも誤差があると判定された場合には、ス
テップSllからステップS12に進み、誤差補正テー
ブル6の更新を行う。
マイクロコンピュータ8は、まず、スイッチ4を第2図
に示す位置と反対側(マイクロコンピュータ8側)に切
り換える。すなわち、スイッチ1.4ともに、第2図に
示す位置の反対側に切り換えられる。これによって、マ
イクロコンピュータ8は、誤差補正情報更新モードには
いり、誤差補正情報CINFが誤差補正テーブル6に書
き込まれ、その更新が行われる。
に示す位置と反対側(マイクロコンピュータ8側)に切
り換える。すなわち、スイッチ1.4ともに、第2図に
示す位置の反対側に切り換えられる。これによって、マ
イクロコンピュータ8は、誤差補正情報更新モードには
いり、誤差補正情報CINFが誤差補正テーブル6に書
き込まれ、その更新が行われる。
この更新は、第4B図のように行われる。たとえば、デ
ジタル基準信号DR3が0.1,2,3,4.5・・・
と変化したときに、テスト信号TSGが、0.13.1
9.24゜27、31・・・と変化したとする。これら
のテスト信号TSGに対応する基準非線形データは、第
1表から、0.16.23.28.32.36・・・で
ある。そこで、テスト信号TSGによって指定されるア
ドレスに、基準非線形データの対応する値を格納する。
ジタル基準信号DR3が0.1,2,3,4.5・・・
と変化したときに、テスト信号TSGが、0.13.1
9.24゜27、31・・・と変化したとする。これら
のテスト信号TSGに対応する基準非線形データは、第
1表から、0.16.23.28.32.36・・・で
ある。そこで、テスト信号TSGによって指定されるア
ドレスに、基準非線形データの対応する値を格納する。
こうして、テスト信号TSGと、そのあるべき値を示す
基準非線形データとによって、誤差補正テーブル6の更
新が行われる。
基準非線形データとによって、誤差補正テーブル6の更
新が行われる。
この際、精度向上のために、次のような手法がとられて
いる。
いる。
(1)デジタル基準信号DR3を数回発生して、上記の
テスト信号TSGの採集を数回繰り返す。そして、得ら
れたデータの平均値を誤差補正情報とする。
テスト信号TSGの採集を数回繰り返す。そして、得ら
れたデータの平均値を誤差補正情報とする。
(2)第4A図から分かるように、誤差補正テーブル6
内のデータは、0.16,23.28.32・・・とい
うように飛び飛びの値をとっている。よって、第4図に
示すよう、に誤差補正テーブル6を補正する場合、これ
らの間を補間することが必要になる。補間方法として最
も簡単な方法は、直線近似である。他の方法として一般
的なのは、最小自乗近似法である。これを用いると、補
間曲線は滑らかな2次曲本家となる。
内のデータは、0.16,23.28.32・・・とい
うように飛び飛びの値をとっている。よって、第4図に
示すよう、に誤差補正テーブル6を補正する場合、これ
らの間を補間することが必要になる。補間方法として最
も簡単な方法は、直線近似である。他の方法として一般
的なのは、最小自乗近似法である。これを用いると、補
間曲線は滑らかな2次曲本家となる。
(3)誤差補正テーブル6のデータのビット数をアドレ
スのビット数よりもmビット多くして、演算精度を2′
″倍にしている。たとえば、アドレスのビット数がlθ
ビットであるのに対して、データのビット数は12ビツ
トとする。これによって、誤差補正情報を、補間近似で
得られた小数点以下の値を含めた正確な値とすることが
できる。
スのビット数よりもmビット多くして、演算精度を2′
″倍にしている。たとえば、アドレスのビット数がlθ
ビットであるのに対して、データのビット数は12ビツ
トとする。これによって、誤差補正情報を、補間近似で
得られた小数点以下の値を含めた正確な値とすることが
できる。
なお、誤差補正モードにおいて、第5図のステップS5
の動作を行う場合、誤差補正テーブル6は必ずしも初期
化されていなくとも構わない。例えば、第1回目の補正
で誤差補正テーブル6が第4B図の状態にあるとする。
の動作を行う場合、誤差補正テーブル6は必ずしも初期
化されていなくとも構わない。例えば、第1回目の補正
で誤差補正テーブル6が第4B図の状態にあるとする。
ここで更に経時変化等により非線形回路2の特性が変化
した場合を考える。誤差補正モードを動作させて、非線
形回路2への入力が0.1,2,3,4.5・・・と変
化したときテスト信号TSGが0.15.18.22.
26.30・・・と変化したとする。この時、誤差補正
テーブル6は第4C図の如(補正される。従って、本発
明の回路、または方法を使用する場合、最初は誤差補正
テーブル6を初期設定する必要があるが、後は必ずしも
初期設定する必要がない。
した場合を考える。誤差補正モードを動作させて、非線
形回路2への入力が0.1,2,3,4.5・・・と変
化したときテスト信号TSGが0.15.18.22.
26.30・・・と変化したとする。この時、誤差補正
テーブル6は第4C図の如(補正される。従って、本発
明の回路、または方法を使用する場合、最初は誤差補正
テーブル6を初期設定する必要があるが、後は必ずしも
初期設定する必要がない。
2)通常モード
スイッチ1とスイッチ4を第2図に示す位置(スイッチ
1が人力信号側、スイッチ4がA/D変換器3側)に切
り換えると、通常モードとなる。
1が人力信号側、スイッチ4がA/D変換器3側)に切
り換えると、通常モードとなる。
通常モードでは、入力信号Sinが非線形回路2で変換
を受けた後、A/D変換器3によってデジタル信号に変
換される。このデジタル信号は、RAM5のアドレス端
に供給され、RAM5内の誤差補正テーブル6に格納さ
れた誤差補正情報を指定する。この場合、誤差補正テー
ブル6は、第4B図に示すようになっているため、誤差
補正テーブル6からの出力信号5outは、非線形回路
2の誤差を補正した形で出力される。
を受けた後、A/D変換器3によってデジタル信号に変
換される。このデジタル信号は、RAM5のアドレス端
に供給され、RAM5内の誤差補正テーブル6に格納さ
れた誤差補正情報を指定する。この場合、誤差補正テー
ブル6は、第4B図に示すようになっているため、誤差
補正テーブル6からの出力信号5outは、非線形回路
2の誤差を補正した形で出力される。
「第2実施例」
第6図は、本発明の第2実施例の構成を示すブロック図
である。この実施例は、カラーテレビジョンカメラに本
発明の量子化回路を適用した例である。R,G、B缶入
力信号に対して、3系統の量子化回路が設けられている
。すなわち、切り換えスイッチ1 (IR,IG、IB
)と、非線形回路2に相当するガンマ補正回路2 (2
R,2G、 2B)と、A/D変換器3 (3R,3G
、3B)と、切り換えスイッチ4 (4R,4G。
である。この実施例は、カラーテレビジョンカメラに本
発明の量子化回路を適用した例である。R,G、B缶入
力信号に対して、3系統の量子化回路が設けられている
。すなわち、切り換えスイッチ1 (IR,IG、IB
)と、非線形回路2に相当するガンマ補正回路2 (2
R,2G、 2B)と、A/D変換器3 (3R,3G
、3B)と、切り換えスイッチ4 (4R,4G。
4B)と、誤差補正テーブル6 (6R,6G、6B)
を内蔵するRAM5 (5R,5G、 5B)とからな
る3系統の回路を持っている。さらに、3つのプランキ
ング回路11(IIR,IIG、 IIB)が設けられ
ており、誤差補正テーブル6からの8力信号が供給され
るようになっている。また、マイクロコンピュータ8に
は、同期回路12が接続されている。同期回路12は、
水平帰線期間および垂直帰線期間の開始時点でマイクロ
コンピュータ8に割り込みをかけるものである。
を内蔵するRAM5 (5R,5G、 5B)とからな
る3系統の回路を持っている。さらに、3つのプランキ
ング回路11(IIR,IIG、 IIB)が設けられ
ており、誤差補正テーブル6からの8力信号が供給され
るようになっている。また、マイクロコンピュータ8に
は、同期回路12が接続されている。同期回路12は、
水平帰線期間および垂直帰線期間の開始時点でマイクロ
コンピュータ8に割り込みをかけるものである。
この実施例では、マイクロコンピュータ8によってスイ
ッチ1および4を切り換えながら、誤差補正モードと通
常モードとが時分割的に行われる。
ッチ1および4を切り換えながら、誤差補正モードと通
常モードとが時分割的に行われる。
(1)誤差補正モード
マイクロコンビエータ8は、スイッチ1を第6図に示す
位置とは反対側(D/A変換器7側)に切り換え誤差補
正モードに入る。そして、同期回路12から割り込みが
かかると、水平帰線期間の度に1段階ずつ増加する単発
パルスを出力する。これが基準デジタル信号DR3であ
る。以後、第1実施例と同様にして、誤差補正テーブル
6の更新が、R,G、B各系統毎に独立に行われる。
位置とは反対側(D/A変換器7側)に切り換え誤差補
正モードに入る。そして、同期回路12から割り込みが
かかると、水平帰線期間の度に1段階ずつ増加する単発
パルスを出力する。これが基準デジタル信号DR3であ
る。以後、第1実施例と同様にして、誤差補正テーブル
6の更新が、R,G、B各系統毎に独立に行われる。
すなわち、基準デジタルパルスDR3が出力される度に
テスト信号TSGがRAMl0に記憶され、基準非線形
データRNLDと比較される。これら両信号が不一致の
場合、つまり、ガンマ補正回路2に予め定めた非線形性
からのずれがある場合、テスト信号TSGと基準非線形
データとによって誤差補正テーブル6の更新が行われる
。この更新は、垂直帰線期間にスイッチ4を第6図に示
す位置とは反対側に切り換えて行われる。また、水平帰
線信号に重畳された単発パルスはプランキング回路6で
抑制される。
テスト信号TSGがRAMl0に記憶され、基準非線形
データRNLDと比較される。これら両信号が不一致の
場合、つまり、ガンマ補正回路2に予め定めた非線形性
からのずれがある場合、テスト信号TSGと基準非線形
データとによって誤差補正テーブル6の更新が行われる
。この更新は、垂直帰線期間にスイッチ4を第6図に示
す位置とは反対側に切り換えて行われる。また、水平帰
線信号に重畳された単発パルスはプランキング回路6で
抑制される。
なお、単発パルスの代わりに、1段階ずつ増加する複数
のパルスを用いてもよいことは言うまでもない。
のパルスを用いてもよいことは言うまでもない。
(2)通常モード
マイクロコンピュータ8は、スイッチ1および4を第6
図の位置に切り換えて通常モードに入る。このモードで
は、R,G、B各映像信号がそれぞれ独立にガンマ補正
された後、A/D変換器3で量子化される。さらに、量
子化された信号は、誤差補正テーブル6で誤差補正され
、プランキング回路11で帰線消去信号を付加されて、
出力される。
図の位置に切り換えて通常モードに入る。このモードで
は、R,G、B各映像信号がそれぞれ独立にガンマ補正
された後、A/D変換器3で量子化される。さらに、量
子化された信号は、誤差補正テーブル6で誤差補正され
、プランキング回路11で帰線消去信号を付加されて、
出力される。
これによって、ガンマ補正回路2に含まれる誤差が、各
映像信号R−G−B毎に補正される。したがって、R−
G−B各チャンネル間の非線形カーブの誤差に起因する
色調の変化がない良好な映像信号が得られる。
映像信号R−G−B毎に補正される。したがって、R−
G−B各チャンネル間の非線形カーブの誤差に起因する
色調の変化がない良好な映像信号が得られる。
なお、第6図の第2実施例では、誤差補正モードの動作
は、水平および垂直のプランキング期間内で処理するた
め、カラーテレビジョンカメラ運用状態でも誤差補正モ
ードの動作を実施できる。
は、水平および垂直のプランキング期間内で処理するた
め、カラーテレビジョンカメラ運用状態でも誤差補正モ
ードの動作を実施できる。
しかしながら、第6図の回路を動作させる場合、誤差補
正テーブル6のデータが初期設定する前と大幅に違って
しまう可能性がある。このような場合、ガンマ補正回路
2を運用状態で誤差補正回路6を動作させると、初期設
定を行った瞬間に、ガンマ特性が大幅に切り替わり、出
力に大きな変動をもたらし、カラーテレビジョンカメラ
の出力画面に違和感が生ずる。ところが、初期設定する
前の状態から、更に誤差補正テーブル6を書き換えれば
、データの補正量は、僅かであると考えられるから、出
力に大きな変動をもたらさない為、カラーテレビジョン
カメラの出力画面に生ずる違和感も僅かである。
正テーブル6のデータが初期設定する前と大幅に違って
しまう可能性がある。このような場合、ガンマ補正回路
2を運用状態で誤差補正回路6を動作させると、初期設
定を行った瞬間に、ガンマ特性が大幅に切り替わり、出
力に大きな変動をもたらし、カラーテレビジョンカメラ
の出力画面に違和感が生ずる。ところが、初期設定する
前の状態から、更に誤差補正テーブル6を書き換えれば
、データの補正量は、僅かであると考えられるから、出
力に大きな変動をもたらさない為、カラーテレビジョン
カメラの出力画面に生ずる違和感も僅かである。
上記各実施例の他に以下のような変形例が考えられる。
(1)たとえば、予め計算して求めた、任意の非線形性
を基準非線形データとして記憶しておくことにより、任
意の非線形量子化を行うことができる。さらに、本発明
は、非線形補正に限らず、線形補正に適用することもで
きる。
を基準非線形データとして記憶しておくことにより、任
意の非線形量子化を行うことができる。さらに、本発明
は、非線形補正に限らず、線形補正に適用することもで
きる。
(2)第2実施例では、水平および垂直帰線期間に誤差
補正を行うようにしたが、映像期間内に行うこともでき
る。これにより、処理速度が飛躍的に向上する。
補正を行うようにしたが、映像期間内に行うこともでき
る。これにより、処理速度が飛躍的に向上する。
(3)第2実施例では、水平期間内にスイッチ1を切り
換えてテスト信号の収集を行っているが、スイッチ1は
必ずしも必要でない。これは、基準デジタル信号を時分
割的に水平帰線期間に重畳しているからである。
換えてテスト信号の収集を行っているが、スイッチ1は
必ずしも必要でない。これは、基準デジタル信号を時分
割的に水平帰線期間に重畳しているからである。
(4)上記実施例では、全てのテスト信号の収集が完了
してから誤差補正テーブルの更新や補間を行っていたが
、これに限定されるものではない。
してから誤差補正テーブルの更新や補間を行っていたが
、これに限定されるものではない。
補間に必要な信号数(直線補間で2つ以上、2次元補間
で3つ以上)が収集された時点で逐次、補間および更新
を行うようにしてもよい。
で3つ以上)が収集された時点で逐次、補間および更新
を行うようにしてもよい。
[発明の効果]
本発明によれば、アナログ非線形回路の経年変化や周囲
温度の影響による誤差やバラ付きを抑制し、安定した非
線形信号を無調整で得ることができる。要するに、簡単
なアナログ非線形回路で安定度の高い非線形量子化を行
うことができる。また、カラーテレビジョンカメラにお
けるガンマ補正においても、ガンマカーブを全(調整す
ることな(正しいガンマ補正を行うことができ、レベル
変化による色調の変化を防止できる。
温度の影響による誤差やバラ付きを抑制し、安定した非
線形信号を無調整で得ることができる。要するに、簡単
なアナログ非線形回路で安定度の高い非線形量子化を行
うことができる。また、カラーテレビジョンカメラにお
けるガンマ補正においても、ガンマカーブを全(調整す
ることな(正しいガンマ補正を行うことができ、レベル
変化による色調の変化を防止できる。
第1図は非線形カーブの一例を示すグラフ、第2図はこ
の発明の第1実施例による非線形量子化回路の構成を示
すブロック図、 第3図はD/A変換器に供給されるデジタル基準信号D
R3の一例を示すグラフ、 第4A図、第4B図および第4C図は誤差補正テーブル
を示す図で、第4A図は初期設定時の状態、第4B図お
よび第4C図は更新後の状態を示す図、第5図は第1実
施例の動作を説明するためのフローチャート、 第6図はこの発明の第2実施例による非線形量子化回路
の構成を示すブロック図である。 1、 IR,IG、 IB、 4.4R,4G、 4B
・・・スイッチ、2、2R,2G、 2B・・・非線形
回路(ガンマ補正回路)3、3R,3G、 3B・・・
A/D変換器、5、5R,5G、 5B、 10・・・
RAM 。 6・・・誤差補正テーブル、 7・・・D/A変換器、 8・・・マイクロコンピュータ、 9・・・ROM 。 11R,IIG、 IIB・・・プランキング回路、1
2・・・同期回路。 第 1 図 第 図
の発明の第1実施例による非線形量子化回路の構成を示
すブロック図、 第3図はD/A変換器に供給されるデジタル基準信号D
R3の一例を示すグラフ、 第4A図、第4B図および第4C図は誤差補正テーブル
を示す図で、第4A図は初期設定時の状態、第4B図お
よび第4C図は更新後の状態を示す図、第5図は第1実
施例の動作を説明するためのフローチャート、 第6図はこの発明の第2実施例による非線形量子化回路
の構成を示すブロック図である。 1、 IR,IG、 IB、 4.4R,4G、 4B
・・・スイッチ、2、2R,2G、 2B・・・非線形
回路(ガンマ補正回路)3、3R,3G、 3B・・・
A/D変換器、5、5R,5G、 5B、 10・・・
RAM 。 6・・・誤差補正テーブル、 7・・・D/A変換器、 8・・・マイクロコンピュータ、 9・・・ROM 。 11R,IIG、 IIB・・・プランキング回路、1
2・・・同期回路。 第 1 図 第 図
Claims (1)
- 【特許請求の範囲】 1)アナログ入力信号に一定の非線形変換を行う非線形
回路と、 予め定められた形で変化するデジタル基準信号を発生す
る手段と、 該デジタル基準信号をアナログ基準信号に変換するD/
A変換器と、 前記アナログ基準信号あるいは前記アナログ入力信号の
いずれか一方を前記非線形回路に供給する手段と、 前記非線形回路から出力されるアナログ信号をデジタル
信号に変換するA/D変換器と、 前記A/D変換器から出力されたデジタル信号を変換し
て補正されたデジタル信号を出力する誤差補正テーブル
と、 前記アナログ基準信号を前記非線形回路に供給したとき
に前記誤差補正テーブルから出力されたデジタル信号を
テスト信号とし、該テスト信号を記憶する第1の記憶手
段と、 前記非線形回路に誤差のないときのテスト信号波形に相
当する基準データを予め記憶する第2の記憶手段と、 前記テスト信号と前記基準データとを比較し、両信号に
誤差のあるときに、前記テスト信号と前記基準データと
によって前記誤差補正テーブルを更新する手段とを具備
し、 前記アナログ入力信号が前記非線形回路に供給されたと
きの前記A/D変換器の出力信号を前記誤差補正テーブ
ルによって補正して出力することを特徴とする非線形量
子化回路の誤差補正回路。 2)前記誤差補正テーブル内の誤差補正情報を、一定の
補間方法で補間する手段を具備することを特徴とする請
求項1記載の非線形量子化回路の誤差補正回路。 3)前記補間方法は、直線補間であることを特徴とする
請求項2記載の非線形量子化回路の誤差補正回路。 4)前記補間方法は、最小自乗法による補間法であるこ
とを特徴とする請求項2記載の非線形量子化回路の誤差
補正回路。 5)前記非線形回路に前記アナログ入力信号と前記アナ
ログ基準信号とを切り替え供給する手段は、該非線形回
路の前段に設けた第1のスイッチであることを特徴とす
る請求項1記載の非線形量子化回路の誤差補正方法。 6)前記誤差補正テーブルの前段に前記A/D変換器の
出力と前記誤差補正テーブル更新のための誤差補正情報
とを切り換える第2のスイッチを設け、前記アナログ入
力信号の量子化と前記誤差補正テーブルの更新とを切り
換えて実行することを特徴とする請求項5記載の非線形
量子化回路の誤差補正回路。 7)カラー映像入力信号にガンマ補正を施すガンマ補正
回路と、 予め定められた形で変化するデジタル基準信号を発生す
る手段と、 該デジタル基準信号をアナログ基準信号に変換するD/
A変換器と、 前記アナログ基準信号あるいは前記アナログ入力信号の
いずれか一方を前記ガンマ補正回路に供給する手段と、 前記ガンマ補正回路から出力される各カラー映像信号を
それぞれ独立にデジタル信号に変換するA/D変換器と
、 前記A/D変換器から出力された各デジタル信号をそれ
ぞれ独立に補正して補正されたデジタル信号を出力する
誤差補正テーブルと、 前記アナログ基準信号を前記ガンマ補正回路に供給した
ときに前記誤差補正テーブルから出力された各デジタル
信号をテスト信号とし、該テスト信号を記憶する第1の
記憶手段と、 前記ガンマ補正回路に誤差のないときのテスト信号波形
に相当する基準データを予め記憶する第2の記憶手段と
、 前記テスト信号と前記基準データとを比較し、両信号に
誤差のあるときに、前記テスト信号と前記基準データと
によって前記誤差補正テーブルを更新する手段とを具備
し、 前記カラー映像入力信号が前記ガンマ補正回路に供給さ
れたときの前記A/D変換器の出力信号を前記誤差補正
テーブルによって補正してカラー映像出力信号として出
力することを特徴とする非線形量子化回路の誤差補正回
路。 8)前記デジタル基準信号は、一定段階ずつ増加または
減少するパルス信号であることを特徴とする請求項7記
載の非線形量子化回路の誤差補正回路。 9)前記デジタル基準信号を発生する手段は、水平帰線
期間毎に1あるいは2以上の前記パルス信号を発生する
ことを特徴とする請求項8記載の非線形量子化回路の誤
差補正回路。 10)前記水平帰線期間に発生された前記パルス信号を
消去するプランキング回路を具備することを特徴とする
請求項9記載の非線形量子化回路の誤差補正回路。 11)前記誤差補正テーブルを更新する手段は、前記誤
差補正テーブルの更新を垂直帰線期間に行うことを特徴
とする請求項7記載の非線形量子化回路の誤差補正回路
。 12)前記テスト信号の発生および誤差補正テーブルの
更新を映像期間に行うことを特徴とする請求項7記載の
非線形量子化回路の誤差補正回路。 13)アナログ入力信号に一定の非線形変換を行う非線
形回路と、この非線形回路の出力を補正するための誤差
補正テーブルとを有し、 予め定められた形で変化するデジタル基準信号を発生す
る過程と、 該デジタル基準信号をアナログ基準信号に変換する過程
と、 前記アナログ基準信号を前記非線形回路に供給する過程
と、 前記非線形回路から出力されるアナログ信号をデジタル
信号に変換する過程と、 前記デジタル信号を前記誤差補正テーブルに供給したと
きに前記誤差補正テーブルから出力されるデジタル信号
をテスト信号とし、該テスト信号を記憶する過程と、 前記非線形回路に誤差のないときのテスト信号波形に相
当する基準データを予め記憶する過程と、 前記テスト信号と前記基準データとを比較し、両信号に
誤差のあるときに、前記テスト信号と基準データとによ
って、前記誤差補正テーブルを更新する過程と、 前記アナログ入力信号を前記非線形回路に供給し、該非
線形回路からの出力信号を前記誤差補正テーブルによっ
て補正して出力する過程と を具備すること特徴とする非線形量子化回路の誤差補正
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014232A KR950013779B1 (ko) | 1990-08-17 | 1991-08-17 | 변위측정장치 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24053389 | 1989-09-19 | ||
JP1-240533 | 1989-09-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03276968A true JPH03276968A (ja) | 1991-12-09 |
Family
ID=17060948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2215815A Pending JPH03276968A (ja) | 1989-09-19 | 1990-08-17 | 非線形量子化回路の誤差補正方法および回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5103298A (ja) |
JP (1) | JPH03276968A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204566A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | A/d変換器 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8918559D0 (en) * | 1989-08-15 | 1989-09-27 | British Telecomm | Video filter |
JPH04172066A (ja) * | 1990-11-06 | 1992-06-19 | Hitachi Ltd | ビデオカメラ |
US5196924A (en) * | 1991-07-22 | 1993-03-23 | International Business Machines, Corporation | Look-up table based gamma and inverse gamma correction for high-resolution frame buffers |
KR950005050Y1 (ko) * | 1991-12-05 | 1995-06-21 | 삼성전자 주식회사 | 디지탈 카메라의 아날로그 겸용회로 |
US6351263B1 (en) * | 1992-07-28 | 2002-02-26 | Canon Kabushiki Kaisha | Image processor which manually and independently designates processing parameters for character data and image data |
JP3478553B2 (ja) * | 1993-01-19 | 2003-12-15 | 富士写真フイルム株式会社 | 補正テーブル生成方法および装置 |
KR960024524A (ko) * | 1994-12-21 | 1996-07-20 | 김광호 | 기억소자를 이용한 액정 표시장치의 감마 보정장치 |
DE69531893T2 (de) * | 1994-12-27 | 2004-08-19 | Seiko Epson Corp. | Projektoranzeige |
US5905540A (en) * | 1994-12-27 | 1999-05-18 | Seiko Epson Corporation | Projection-type display apparatus |
US5742513A (en) * | 1996-05-15 | 1998-04-21 | Abb Power T&D Company Inc. | Methods and systems for automatic testing of a relay |
DE69838277T2 (de) * | 1997-04-18 | 2008-05-15 | Seiko Epson Corp. | Schaltung und verfahren zur ansteuerung einer elektrooptischen vorrichtung, elektrooptisches gerät und dieses verwendende elektronische einrichtung |
KR100870487B1 (ko) * | 2001-07-04 | 2008-11-26 | 엘지디스플레이 주식회사 | 광시야각을 위한 액정디스플레이의 구동 방법 및 장치 |
JP4142566B2 (ja) * | 2003-12-18 | 2008-09-03 | 富士フイルム株式会社 | 画像処理方法および装置 |
TW200617868A (en) * | 2004-07-16 | 2006-06-01 | Sony Corp | Image display equipment and image display method |
KR100710258B1 (ko) * | 2005-06-01 | 2007-04-20 | 엘지전자 주식회사 | 디스플레이 장치의 계조 조절 장치 및 방법 |
WO2009021533A1 (de) * | 2007-08-13 | 2009-02-19 | Siemens Aktiengesellschaft | Digital-analog-wandler |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56126319A (en) * | 1980-03-10 | 1981-10-03 | Hitachi Ltd | Self-correcting analog-digital converter |
JPS6181028A (ja) * | 1984-09-28 | 1986-04-24 | Nec Corp | A/d変換器の誤差検出回路 |
JPS6229318A (ja) * | 1985-07-31 | 1987-02-07 | Yamatake Honeywell Co Ltd | A/d変換方法およびa/d変換器 |
JPS63102568A (ja) * | 1986-10-20 | 1988-05-07 | Matsushita Electric Ind Co Ltd | テレビジヨンカメラのガンマ補正回路 |
JPS6355687B2 (ja) * | 1980-09-19 | 1988-11-04 | Sanyo Electric Co | |
JPH01195722A (ja) * | 1988-01-29 | 1989-08-07 | Shimadzu Corp | A/d変換装置 |
JPH01208029A (ja) * | 1988-02-15 | 1989-08-22 | Hitachi Ltd | 符号器及び復号器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4396938A (en) * | 1981-07-23 | 1983-08-02 | Rca Corporation | Controlled ram signal processor |
US4805013A (en) * | 1984-09-05 | 1989-02-14 | Canon Kabushiki Kaisha | Image data conversion system |
JPH0411432Y2 (ja) * | 1985-03-30 | 1992-03-23 | ||
US5012163A (en) * | 1990-03-16 | 1991-04-30 | Hewlett-Packard Co. | Method and apparatus for gamma correcting pixel value data in a computer graphics system |
JPH06260392A (ja) * | 1993-03-05 | 1994-09-16 | Hitachi Ltd | 投影露光装置 |
-
1990
- 1990-08-17 JP JP2215815A patent/JPH03276968A/ja active Pending
- 1990-09-07 US US07/579,603 patent/US5103298A/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56126319A (en) * | 1980-03-10 | 1981-10-03 | Hitachi Ltd | Self-correcting analog-digital converter |
JPS6355687B2 (ja) * | 1980-09-19 | 1988-11-04 | Sanyo Electric Co | |
JPS6181028A (ja) * | 1984-09-28 | 1986-04-24 | Nec Corp | A/d変換器の誤差検出回路 |
JPS6229318A (ja) * | 1985-07-31 | 1987-02-07 | Yamatake Honeywell Co Ltd | A/d変換方法およびa/d変換器 |
JPS63102568A (ja) * | 1986-10-20 | 1988-05-07 | Matsushita Electric Ind Co Ltd | テレビジヨンカメラのガンマ補正回路 |
JPH01195722A (ja) * | 1988-01-29 | 1989-08-07 | Shimadzu Corp | A/d変換装置 |
JPH01208029A (ja) * | 1988-02-15 | 1989-08-22 | Hitachi Ltd | 符号器及び復号器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204566A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | A/d変換器 |
Also Published As
Publication number | Publication date |
---|---|
US5103298A (en) | 1992-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03276968A (ja) | 非線形量子化回路の誤差補正方法および回路 | |
US5175621A (en) | Gamma correction circuit and method thereof | |
US4396938A (en) | Controlled ram signal processor | |
US6137542A (en) | Digital correction of linear approximation of gamma | |
US5589889A (en) | Image memory device and method of operating same | |
KR100251151B1 (ko) | 디스플레이소자의비선형특성보정장치및그보정방법 | |
KR19990025691U (ko) | 엘씨디(lcd) 모듈의 감마 특성 자동 보정 장치 | |
JP2001211297A (ja) | 画像読み取り装置、方法及び記憶媒体 | |
US5671021A (en) | Image monitoring apparatus having a common interface for commands and input signals and monitor driver therefor | |
JPH06161384A (ja) | 液晶ガンマ補正回路 | |
KR20040101700A (ko) | 영상 보정 장치 | |
US20020030651A1 (en) | Display device and liquid crystal projector | |
JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
JP3114878B2 (ja) | 撮像装置 | |
KR20040093269A (ko) | 영상처리방법 및 장치 | |
JPH0793692B2 (ja) | 画像歪補正装置 | |
JPH05211659A (ja) | ガンマ補正回路及び方法 | |
KR920006954B1 (ko) | 비디오 카메라의 감마 보정회로 | |
KR100196695B1 (ko) | 디지탈 컨버젼스 보정 장치와 방법 | |
KR970004908A (ko) | 칼라 텔레비젼 수상기의 색보정방법 및 장치 | |
JPH09148931A (ja) | D/aコンバータの補正回路 | |
KR980013451A (ko) | 색 보정을 위한 감마 보정 회로 | |
JP2970175B2 (ja) | ホワイトバランス制御装置 | |
KR100400568B1 (ko) | 프로젝션 티브이의 컨버젼스 보정장치 | |
JPH07298097A (ja) | 撮像装置 |