KR100742026B1 - 반도체 처리 시스템 및 피처리체 반송 방법 - Google Patents

반도체 처리 시스템 및 피처리체 반송 방법 Download PDF

Info

Publication number
KR100742026B1
KR100742026B1 KR1020037007570A KR20037007570A KR100742026B1 KR 100742026 B1 KR100742026 B1 KR 100742026B1 KR 1020037007570 A KR1020037007570 A KR 1020037007570A KR 20037007570 A KR20037007570 A KR 20037007570A KR 100742026 B1 KR100742026 B1 KR 100742026B1
Authority
KR
South Korea
Prior art keywords
processing
processed
standby
time
wafer
Prior art date
Application number
KR1020037007570A
Other languages
English (en)
Other versions
KR20030057575A (ko
Inventor
이이지마기요히토
이시자와시게루
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20030057575A publication Critical patent/KR20030057575A/ko
Application granted granted Critical
Publication of KR100742026B1 publication Critical patent/KR100742026B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 처리 시스템은 복수의 처리 장치(24A, 24B)와, 복수의 대기 포트(36A, 36B, 36C)와, 공통 반송 기구(40)와, 제어부(94)를 갖는다. 제어부(94)는, 제 1 피처리체를 처리 장치(24A, 24B) 중 하나인 제 1 처리 장치로 처리하고 있을 때, 잔존 처리 시간과 전체 반송 시간을 사용하여 정보 처리를 실행한다. 잔존 처리 시간은, 제 1 처리 장치에 있어서의 제 1 피처리체의 처리가 완료하고, 제 1 피처리체가 제 1 처리 장치로부터 반출 가능하게 될 때까지 필요한 시간이다. 전체 반송 시간은 피처리체 중 하나를 대기 포트(36A, 36B, 36C) 중 하나인 제 1 대기 포트로부터 취출하고, 피처리체 중 하나를 제 1 처리 장치에 대한 대기 위치로 반송할 때까지 필요한 시간이다. 제어부(94)는, 정보 처리의 결과에 기초하여, 제 1 처리 장치에 대한 대기 위치를 향해 제 1 대기 포트로부터의 새로운 피처리체의 반송을 개시한다.

Description

반도체 처리 시스템 및 피처리체 반송 방법{SEMICONDUCTOR PROCESSING SYSTEM AND METHOD FOR TRANSFERRING WORKPIECE}
본 발명은 반도체 웨이퍼 등의 피처리체에 소정의 처리를 실시하기 위한 처리 시스템과, 처리 시스템에 있어서의 피처리체의 반송 방법에 관한 것이다. 또한, 여기서 반도체 처리란 반도체 웨이퍼나 LCD 기판 등의 피처리체상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리체상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해서 실시되는 각종 처리를 의미한다.
일반적으로, 반도체 디바이스를 제조하기 위한 시스템을 구축하기 위해서, 다종 다양한 처리 장치가 조합된다. 이러한 처리 장치들 사이 및 웨이퍼를 다수매 수용하는 카세트와 상기 처리 장치 사이 등에서 웨이퍼를 자동적으로 주고받기 위해, 반송 기구가 설치된다. 이 반송 기구는, 예컨대 굴신(屈伸), 선회 및 승강 가능하게 이루어진 반송 아암부를 갖고, 이것을 탑재 위치까지 수평 이동하고 웨이퍼를 소정의 위치까지 반송하여 탑재를 실행한다. 이러한 종류의 복수 종류의 처리 장치를 조합한 처리 시스템의 일례는, 예컨대 일본 특허 공개 제 1995-193112 호 공보, 일본 특허 공개 제 1997-252039 호 공보, 일본 특허 공개 제 2000-127069 호 공보 등에 개시되어 있다.
도 7은 이러한 종류의 처리 시스템의 일례를 도시한 개략 구성도이다. 도시하는 바와 같이 이 처리 시스템은 횡방향 길이가 긴 박스 형상의 공통 반송실(2)을 갖는다. 공통 반송실(2)의 종방향 방향을 따른 일측에 복수, 도시예에서는 3개의 대기 포트(4A, 4B, 4C)가 설치된다. 각 대기 포트(4A, 4B, 4C)에 복수매, 예컨대 25장 정도의 미처리 웨이퍼(W)를 다단으로 수용할 수 있는 카세트 용기(6)를 탑재하여 대기시킨다.
이 대기 포트(4A 내지 4C)의 대향 측에는, 진공 흡인 가능하게 이루어진 로드 로크실(8A, 8B)을 갖는 복수의 처리 장치, 도시예에는 처리 장치(10A, 10B)가 설치된다. 예컨대, 상기 처리 장치(10A, 10B)는 서로 다른 처리를 실행한다. 상기 각 로드 로크실(8A, 8B)내에는, 각각 2개의 버퍼용 탑재대(12A, 12B)와 개별 탑재 기구(14A, 14B)가 설치되어, 각 처리 장치(10A, 10B)와 공통 반송실(2)의 사이에서 웨이퍼의 중개를 실행한다.
이 공통 반송실(2)의 일단에는, 웨이퍼의 어긋남량을 보정하여 웨이퍼의 위치 결정을 실행하는 오리엔터(orienter)(16)가 설치된다. 이 공통 반송실(2)내에는 그 종방향(X 방향)으로 이동 가능하게 된 공통 반송 기구(18)가 설치된다. 이 공통 반송 기구(18)는, 굴신, 선회 및 승강 가능하게 독립적으로 제어 가능하게 된 2개의 반송 아암(20A, 20B)을 갖는다. 그리고, 이러한 2개의 반송 아암(20A, 20B) 을 사용하여 웨이퍼의 치환을 실행한다.
상기 처리 시스템에 있어서는, 우선 공통 반송 기구(18)의 한쪽 반송 아암, 예컨대 참조부호(20A)에 의해 각 대기 포트(4A 내지 4C)의 카세트 용기(6)로부터 오리엔터(16)로 미처리 웨이퍼(W)가 반송된다. 오리엔터(16)에 있어서, 다른쪽 빈 반송 아암, 예컨대 참조부호(20B)를 사용하여 여기서 전번 위치 결정이 이루어진 웨이퍼와 미처리 웨이퍼(W)의 치환이 실행된다. 그리고, 위치 결정이 먼저 이루어진 웨이퍼가 소망하는 처리를 실행하기 위해서 소정의 처리 장치, 예컨대 참조부호(10A)의 로드 로크실(8A)까지 반송된다.
로드 로크실(8A)내에는, 먼저 처리 장치(10A)내에서 처리된 처리 완료 웨이퍼가 반출된다. 이 처리 완료 웨이퍼와 상기 반송되어 온 미처리 웨이퍼의 치환이 로드 로크실(8A)에서 실행된다. 미처리 웨이퍼는 처리 장치(10A)로 반입되어 소정의 처리가 실행된다. 처리 완료 웨이퍼는 이 공통 반송 기구(18)에 의해 원래의 카세트 용기(6)내로 수용된다.
그런데, 이러한 처리 시스템에 있어서, 일반적으로는 스루풋의 향상의 견지에서, 가능한 한 미처리 웨이퍼를 처리 장치(10A 혹은 10B)에 접근시켜 대기시키는 것이 바람직하다. 이 때문에, 카세트 용기(6)로부터는, 순차적으로 미처리 웨이퍼가 반송되어, 이러한 오리엔터(16)내, 공통 반송 기구(18) 중 어느 한쪽 반송 아암상(다른쪽 반송 아암은 웨이퍼 교체를 위해 빈 상태로 되어 있음), 및 로드 로크실(8A)내의 처리 장치(10A)측에 가까운 버퍼용 탑재대(12A)상에 각각 대기한다. 그리고, 1장의 웨이퍼의 처리가 완료하면, 처리 완료 웨이퍼는 즉시 카세트 용기내로 수용된다. 한편, 상기 각 대기중의 미처리 웨이퍼는 순차적으로 이송되고 다음 미처리 웨이퍼가 직접 처리 공정으로 이행된다.
이러한 상황하에 있어서, 예컨대 상기 처리 장치(10A)내의 처리와는 별도의 처리를, 다른쪽 처리 장치(10B)내에서 실행하기 위해서, 새로운 미처리 웨이퍼를, 수용한 카세트 용기가 빈 상태였던 대기 포트, 예컨대 참조부호(4C)에 설치했었다. 이 경우, 상기 다른쪽 처리 장치(10B)가 미가동임에도 불구하고, 이미 공통 반송 기구(18)의 한쪽 반송 아암(20A 혹은 20B)은 위치 결정 후의 웨이퍼를 유지하고 있다. 또한, 오리엔터(16)내에도 웨이퍼가 탑재되어 있다. 이 때문에, 이 대기 포트(4C)상에 설치된 새로운 웨이퍼에 대해서는, 상기 한쪽 처리 장치(10A)에서의 처리가 완료할 때까지 처리를 개시할 수는 없다. 이 경우, 다른쪽 처리 장치(10B)의 가동률이 저하하여 스루풋을 향상할 수 없게 된다는 문제가 발생한다.
이 문제를 해결하기 위해, 현재 처리중인 웨이퍼가 처리 완료로 되어 로드 로크실(8A)로부터 반송 가능하게 될 때까지, 카세트 용기(6)로부터의 미처리 웨이퍼의 반송을 전송하도록 하여 웨이퍼 반송 경로 중에는 조금도 미처리 웨이퍼를 대기시키지 않도록 하는 것도 고려된다. 그러나, 이 경우에는, 미처리 웨이퍼를 오리엔터(16)로 위치 맞춤을 실행하고, 이것을 처리 장치(10A)의 직전까지 반송하는데 많은 시간을 필요로 한다. 따라서, 이렇게 해서는 처리 장치(10A)에서의 스루풋이 크게 저하하게 된다.
이와 같이, 별도의 처리를 실행해야 할 웨이퍼가 그 처리를 실행하기 위해 반송을 개시하려고 해도, 공통 반송 기구(18) 및 오리엔터(16)는 선행하여 실행되 고 있는 처리를 실행해야 할 웨이퍼에 의해 점유되어 있다. 이 때문에, 별도의 처리용 웨이퍼의 반송은 실행할 수 없고, 전체 스루풋을 저하시킨다. 특히, 최근과 같이, 소량 다품종 처리를 웨이퍼에 실행하는 것이 필요한 상황에서는, 상기 문제점의 조기 해결이 요구된다.
발명의 요약
본 발명은 이상과 같은 문제점에 착안하여, 이것을 효과적으로 해결하도록 창안된 것이다. 본 발명의 목적은 전체로서의 스루풋을 향상시킬 수 있는 처리 시스템 및 처리 시스템에 있어서의 피처리체의 반송 방법을 제공하는 것에 있다. 본 발명에 있어서는, 현재 처리중인 피처리체의 잔존 처리 시간을 관리함으로써 이종의 처리를 해야 할 피처리체가 도래한 경우에, 이것을 신속하고 또한 효율적으로 처리 장치까지 반송할 수 있도록 한다.
본 발명의 제 1 시점은, 피처리체에 대하여 서로 다른 종류의 처리를 실시하는 복수의 처리 장치와, 상기 피처리체를 대기시키는 복수의 대기 포트와, 상기 피처리체의 위치 결정을 실행하는 위치 결정 장치와, 상기 복수의 처리 장치와 상기 복수의 대기 포트와 상기 위치 결정 장치의 사이에서 상기 피처리체를 반송하는 공통 반송 기구를 갖는 반도체 처리 시스템에 있어서의 피처리체의 반송 방법으로서, 제 1 피처리체를 상기 처리 장치 중 하나인 제 1 처리 장치로 처리하고 있을 때, 상기 제 1 처리 장치에 있어서의 상기 제 1 피처리체의 처리가 완료하고, 상기 제 1 피처리체가 상기 제 1 처리 장치로부터 반출 가능하게 될 때까지 필요한 잔존 처리 시간과, 상기 피처리체 중 하나를 상기 대기 포트 중 하나인 제 1 대기 포트 로부터 상기 위치 결정 장치로 반송하기 위해서 필요한 제 1 부분 반송 시간과, 상기 피처리체 중 하나를 상기 위치 결정 장치로부터 상기 제 1 처리 장치에 대한 대기 위치로 반송하기 위해서 필요한 제 2 부분 반송 시간을 포함하는 전체 반송 시간을 사용하여 정보 처리를 실행하는 공정과, 상기 정보 처리 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 제 1 대기 포트로부터의 새로운 피처리체의 반송을 시작하는 공정을 구비한다.
본 발명의 제 2 시점은, 피처리체에 대하여 서로 다른 종류의 처리를 실시하는 복수의 처리 장치와, 상기 피처리체를 대기시키는 복수의 대기 포트와, 상기 복수의 처리 장치와 상기 복수의 대기 포트 사이에서 상기 피처리체를 반송하는 공통 반송 기구를 갖는 반도체 처리 시스템에 있어서의 피처리체의 반송 방법으로서, 제 1 피처리체를 상기 처리 장치 중 하나인 제 1 처리 장치로 처리하고 있을 때, 상기 제 1 처리 장치에 있어서의 상기 제 1 피처리체의 처리가 완료하고, 상기 제 1 피처리체가 상기 제 1 처리 장치로부터 반출 가능하게 될 때까지 필요한 잔존 처리 시간과, 상기 피처리체 중 하나를 상기 대기 포트 중 하나인 제 1 대기 포트로부터 취출하고, 상기 피처리체 중 하나를 상기 제 1 처리 장치에 대한 대기 위치로 반송할 때까지 필요한 전체 반송 시간을 사용하여 정보처리를 실행하는 공정과, 상기 정보 처리 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 제 1 대기 포트로부터의 새로운 피처리체의 반송을 시작하는 공정을 구비한다.
본 발명의 제 3 시점은, 반도체 처리 시스템으로서, 피처리체에 대하여 서로 다른 종류의 처리를 실시하는 복수의 처리 장치와, 상기 피처리체를 대기시키는 복 수의 대기 포트와, 상기 피처리체의 위치 결정을 실행하는 위치 결정 장치와, 상기 복수의 처리 장치와 상기 복수의 대기 포트와 상기 위치 결정 장치의 사이에서 상기 피처리체를 반송하는 공통 반송 기구와, 상기 공통 반송 기구의 동작을 제어하는 제어부를 구비하고, 상기 제어부는, 제 1 피처리체를 상기 처리 장치 중 하나인 제 1 처리 장치로 처리하고 있을 때, 상기 제 1 처리 장치에 있어서의 상기 제 1 피처리체의 처리가 완료하고, 상기 제 1 피처리체가 상기 제 1 처리 장치로부터 반출 가능하게 될 때까지 필요한 잔존 처리 시간과, 상기 피처리체 중 하나를 상기 대기 포트 중 하나인 제 1 대기 포트로부터 상기 위치 결정 장치로 반송하기 위해서 필요한 제 1 부분 반송 시간과, 상기 피처리체 중 하나를 상기 위치 결정 장치로부터 상기 제 1 처리 장치에 대한 대기 위치로 반송하기 위해서 필요한 제 2 부분 반송 시간을 포함하는 전체 반송 시간을 사용하여 정보 처리를 실행하고, 상기 정보 처리 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 제 1 대기 포트로부터의 새로운 피처리체의 반송을 개시한다.
본 발명의 제 4 시점은, 반도체 처리 시스템으로서, 피처리체에 대하여 서로 다른 종류의 처리를 실시하는 복수의 처리 장치와, 상기 피처리체를 대기시키는 복수의 대기 포트와, 상기 복수의 처리 장치와 상기 복수의 대기 포트의 사이에서 상기 피처리체를 반송하는 공통 반송 기구와, 상기 공통 반송 기구의 동작을 제어하는 제어부를 구비하고, 상기 제어부는, 제 1 피처리체를 상기 처리 장치 중 하나인 제 1 처리 장치로 처리하고 있을 때, 상기 제 1 처리 장치에 있어서의 상기 제 1 피처리체의 처리가 완료하고, 상기 제 1 피처리체가 상기 제 1 처리 장치로부터 반 출 가능하게 될 때까지 필요한 잔존 처리 시간과, 상기 피처리체 중 하나를 상기 대기 포트 중 하나인 제 1 대기 포트로부터 취출하고, 상기 피처리체 중 하나를 상기 제 1 처리 장치에 대한 대기 위치로 반송할 때까지 필요한 전체 반송 시간을 사용하여 정보 처리를 실행하며, 상기 정보 처리 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 제 1 대기 포트로부터의 새로운 피처리체의 반송을 개시한다.
상기 제 1 내지 제 4 시점에 있어서, 상기 잔존 처리 시간과 상기 전체 반송 시간의 차이 또는 비를 대표하는 값과 설정값을 비교함으로써, 상기 정보 처리를 실행한다.
상기 제 1 내지 제 4 시점에 의하면, 공통 반송 기구가 미처리 피처리체를 유지한 상태로 대기하는 낭비 시간이 거의 없어지고, 전체로서의 스루풋을 대폭 향상시키는 것이 가능해진다.
도 1은 본 발명의 실시 형태에 따른 피처리체의 반도체 처리 시스템을 도시한 개략 구성도,
도 2는 도 1에 도시한 시스템의 위치 결정 장치를 도시한 측면도,
도 3은 도 2에 도시한 위치 결정 장치에 피반송체를 탑재한 상태를 도시한 평면도,
도 4는 도 1에 도시한 시스템에 있어서의 반송 경로 중간의 각각의 공정에 필요한 시간을 정의하기 위한 도면,
도 5는 도 1에 도시한 시스템에 있어서의 반송 경로 중간의 각각의 공정에 필요한 시간을 정의하기 위한 도면,
도 6은 본 발명의 별도의 실시 형태에 따른 피처리체의 반도체 처리 시스템을 도시한 개략 구성도,
도 7은 종래의 피처리체의 처리 시스템을 도시한 개략 구성도.
본 발명의 실시 형태에 대하여 도면을 참조하여 이하에 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙여, 중복 설명은 필요한 경우에만 실행한다.
도 1은 본 발명의 실시 형태에 따른 피처리체의 반도체 처리 시스템을 도시한 개략 구성도이다. 우선, 도 1을 참조하여 피처리체를 처리하기 위한 반도체 처리 시스템에 대하여 설명한다. 이 처리 시스템(22)은, 피처리체로서의 반도체 웨이퍼(W)에 대하여 성막 처리, 에칭 처리 등의 각종 반도체 처리를 실행하는 처리부(24)와, 이 처리부(24)에 대하여 웨이퍼(W)를 반입, 반출시키는 반송부(26)로 주로 구성된다. 또한, 이 반송부(26)는, 웨이퍼(W)를 반송할 때에 공용되는 공통 반송실(28)을 갖는다.
상기 처리부(24)는, 2개의 처리 장치(24A, 24B)로 이루어진다. 각 처리 장치(24A, 24B)는 처리실(32A, 32B)과, 이에 각각 연결되는 진공 흡인 가능하게 된 로드 로크실(30A, 30B)을 갖는다. 각 처리실(32A, 32B)에 있어서 서로 다른 이종의 반도체 처리를 웨이퍼(W)에 대하여 실시한다. 각 처리실(32A, 32B)내에는, 웨이퍼(W)를 탑재하기 위한 탑재대(34A, 34B)가 각각 설치된다. 또한, 이 로드 로크실 및 처리실로 이루어지는 처리 장치는 2개로 한정되지 않고, 더 추가하여 설치하도록 할 수도 있다.
한편, 반송부(26)의 공통 반송실(28)은, 예컨대 N2 가스 등의 불활성 가스나 청정 공기가 순환되는 횡방향 길이가 긴 상자체에 의해 형성된다. 공통 반송실(28)의 횡방향의 한쪽 측면에는 복수의, 도시예에서는 3대의 카세트 용기를 탑재하는 대기 포트로서의 카세트대(36A, 36B, 36C)가 설치된다. 카세트대(36A, 36B, 36C)에는, 각각 하나씩 카세트 용기(38A, 36B, 38C)를 탑재할 수 있다. 도시예에서 우측단의 카세트대(36C)상에는 카세트 용기(18C)가 일점 쇄선으로 나타내어져 있고, 빈 상태로 되어 있는 것을 나타내고 있다. 각 카세트 용기(38A 내지 38C)에는, 최대 예컨대 25장의 웨이퍼(W)를 동일 피치로 다단으로 탑재하여 수용할 수 있고, 내부는 예컨대 N2 가스 분위기로 채워진 밀폐 구조로 되어 있다. 카세트 용기(38A 내지 38C)로부터 공통 반송실(28)내로는, 게이트 밸브(39A 내지 39C)를 거쳐 웨이퍼가 반출·반입 가능하게 된다.
공통 반송실(28)내에는, 웨이퍼(W)를 그의 종방향을 따라 반송하는 공통 반송 기구(40)가 설치된다. 이 공통 반송 기구(40)는, 베이스대(48)상에 고정되며, 이 베이스대(48)는 공통 반송실(28)내의 중심부를 종방향을 따라 연장되도록 설치 한 안내 레일(42)상에 슬라이드 이동 가능하게 지지된다. 이 베이스대(48)와 안내 레일(42)에는, 각각 리니어 모터의 가동자와 고정자가 설치된다. 따라서, 이 안내 레일(42)의 단부에 설치한 리니어 모터 구동 기구(50)를 구동함으로써, 상기 공통 반송 기구(40)는 안내 레일(42)을 따라 X 방향으로 이동한다.
공통 반송실(28)의 다른 단에는, 웨이퍼의 위치 결정을 실행하는 위치 결정 장치로서의 오리엔터(52)가 설치된다. 공통 반송실(28)의 종방향의 중간에는, 상기 2개의 처리실(32A, 32B)의 사이를 연결하기 위해서 진공 흡인 가능하게 된 앞의 2개의 로드 로크실(30A, 30B)이, 각각 개폐 가능하게 이루어진 게이트 밸브(54A, 54B)를 거쳐 설치된다. 각 로드 로크실(30A, 30B)내에는, 각각 웨이퍼(W)를 일시적으로 탑재하여 대기시키는 한 쌍의 버퍼용 탑재대(56A, 58A 및 56B, 58B)가 설치된다. 여기서 공통 반송실(28)측의 버퍼용 탑재대(56A, 56B)를 제 1 버퍼용 탑재대로 하고, 반대측 버퍼용 탑재대(58A, 58B)를 제 2 버퍼용 탑재대로 한다.
버퍼용 탑재대(56A, 58A 및 56B, 58B) 각각의 사이에는, 굴신, 선회 및 승강 가능하게 이루어진 다관절 아암으로 구성된 개별 탑재 기구(60A, 60B)가 설치된다. 개별 탑재 기구(60A, 60B)는, 그 선단에 설치한 포크(61A, 61B)를 사용하여 제 1 버퍼용 탑재대(56A, 58A) 및 제 2 버퍼용 탑재대(56B, 58B) 사이에서 웨이퍼(W)를 주고받아 탑재를 실행한다. 각 로드 로크실(30A, 30B)의 다른 단은, 개폐 가능하게 이루어진 게이트 밸브(62A, 62B)를 거쳐 각각 상기 처리실(32A, 32B)에 연결된다. 또한, 처리실(32A, 32B)내로의 웨이퍼의 반입 반출은, 각각에 대응하여 설치한 개별 탑재 기구(60A, 60B)를 사용한다.
도 2는 도 1에 도시한 시스템의 위치 결정 장치를 도시한 측면도이다. 도 3은 도 2에 도시한 위치 결정 장치로 피반송체를 탑재한 상태를 도시한 평면도이다. 도 2 및 도 3에도 도시하는 바와 같이, 상기 오리엔터(52)는 구동 모터(70)에 의해 회전되는 기준대(72)를 갖고, 이 위에 웨이퍼(W)를 탑재한 상태로 회전한다. 기준대(72)의 외주에는, 웨이퍼(W)의 주연부를 검출하기 위한 광학 센서(84)가 설치된다. 이 광학 센서(84)는, 기준대(72)의 반경 방향을 따라 배치한 소정 길이의 라인 형상의 발광 소자(84A)와, 웨이퍼 주연부를 삽입하여 이것과 대응하도록 배치한 수광 소자(84B)로 구성된다. 광학 센서(84)는, 커튼 형상의 레이저 광(L)을 웨이퍼 단부에 조사하여 이 변동을 검출할 수 있다. 검출 연산부(86)에서는 웨이퍼(W)의 편심량, 편심 방향 및 웨이퍼(W)에 형성되는 절결 표시로서의 예컨대 노치(88)의 회전 위치, 즉 방향을 인식할 수 있다.
도 3 중에 있어서, 참조부호(O1)는 기준대(72)의 중심(회전 중심)이고, 참조부호(O2)는 웨이퍼(W)의 중심이다. 따라서, 편심량은 Δr로 된다. 또한, 절결 표시는 300㎜ 웨이퍼에서는 노치(88)로 되지만, 8인치, 혹은 6인치 웨이퍼에서는 노치 또는 오리엔테이션 플랫으로 된다.
도 1로 되돌아가, 상기 공통 반송 기구(40)는, 상하 2단에 배치된 다관절 형상으로 이루어진 2개의 반송 아암(90, 92)을 갖는다. 이 각 반송 아암(90, 92)의 선단에는 각각 두 갈래 형상으로 이루어진 포크(90A, 92A)가 장착된다. 이 포크(90A, 92A)상에 각각 웨이퍼(W)가 직접적으로 유지된다. 각 반송 아암(90, 92)은, 이 중심으로부터 반경 방향으로 향하는 R 방향으로 굴신 가능하게 된다. 또한, 각 반송 아암(90, 92)의 굴신 동작은 개별적으로 제어 가능해진다.
상기 반송 아암(90, 92)의 각 회전축은, 각각 베이스대(48)에 대하여 동일축 형상으로 회전 가능하게 연결된다. 이러한 회전축은, 예컨대 베이스대(48)에 대한 선회 방향인 θ방향으로 일체적으로 회전할 수 있다. 또한, 이러한 회전축은, 베이스대(48)를 중심으로 하여 상하 방향으로, 즉 Z 방향으로도 예컨대 일체적으로 이동 가능해진다. 따라서, 모든 위치 좌표는, X, Z, R, θ의 좌표로서 표시된다. 각 축의 좌표는, 예컨대 인코더 등에 의해 인식할 수 있다. 또한, 이 공통 반송 기구(40)의 구성으로는, 상하 2단으로 중첩되도록 하여 반송 아암(90, 92)이 설치되는 구조로 한정되지 않는다.
상기 오리엔터(52), 공통 반송 기구(40) 및 각 개별 탑재 기구(60A, 60B)의 동작 제어도 포함하여 이 처리 시스템 전체의 동작을 제어하기 위해, 예컨대 마이크로 컴퓨터 등으로 이루어지는 제어부(94)가 설치된다. 이 제어부(94)에는 각종 데이터 등을 기억하는 메모리(96)가 병설된다. 이 제어부(94)로부터의 지령에 의해, 후술하는 바와 같이 웨이퍼의 개시 타이밍이 측정된다.
다음에, 이상과 같은 처리 시스템(22)을 사용하여 실행되는 본 발명의 실시 형태에 따른 반송 방법에 대하여, 도 4 및 도 5도 참조하여 설명한다. 도 4는 카세트 용기로부터 웨이퍼를 반송할 때의 각 공정에 있어서의 소요 시간을 정의하기 위한 설명도이다. 도 5는 오리엔터(52)로부터 웨이퍼를 반송할 때의 각 공정에 있어서의 소요 시간을 정의하기 위한 설명도이다. 또, 도 5에 도시된 반송은 어떤 카세트 용기에도 웨이퍼가 존재하지 않을 때에만 실행된다.
우선, 어떤 특정한 캐리어 용기내의 웨이퍼 반송 중에, 새로운 캐리어 용기가 탑재되어 별도의 처리를 실행하는 웨이퍼가 세팅된 것으로 한다. 이 경우, 오리엔터(52)나 공통 반송 기구(40)가 반송 중인 웨이퍼에 의해 점유되어 있으면, 처리 중인 웨이퍼의 처리가 완료할 때까지 상기 별도 처리의 웨이퍼의 반출을 할 수 없다. 이 때문에, 그 만큼 처리가 지연된다.
그래서, 본 발명의 반송 방법에서는, 현재 처리 중인 웨이퍼의 처리가 완료하여 처리 장치, 여기서는 로드 로크실로부터의 반출이 가능하게 될 때까지 필요한 잔존 처리 시간과, 다음 미처리 웨이퍼를 이 로드 로크실까지 반송하기 위해 필요한 전체 반송 시간을 사용하여 정보 처리를 실행한다. 그리고, 이 정보 처리의 결과에 기초하여, 카세트 용기 또는 오리엔터(52)로부터의 웨이퍼의 반출 개시 타이밍을 결정한다. 즉, 스루풋을 저하시키지 않는 범위내에서 시간적으로 가능한 한, 카세트 용기 또는 오리엔터(52)로부터의 웨이퍼의 반출 개시 동작을 지연시킨다.
또한, 잔존 처리 시간을 상술한 바와 같이 정의한 결과, 이것에는, 처리실내에서 웨이퍼에 대하여 실제로 처리가 실행되는 나머지 시간외에, 처리실내를 로드 로크실에 대하여 압력 조정하여 처리 완료 웨이퍼를 로드 로크실에 탑재하는 시간, 및 이 로드 로크실을 밀폐한 후에 이 로드 로크실내를 공통 반송실(28)(대략 대기압)에 대하여 압력 조정하여 이 처리 완료 웨이퍼를 공통 반송실(28)내로 탑재할 수 있을 때까지 필요한 시간 등을 포함한다. 여기서, 웨이퍼에 대한 처리 시간은 미리 정해져 있기 때문에, 이 잔존 처리 시간은 상기 제어부(94)내에 계측되어 있고, 이 시간은 때때로 각 처리의 진행을 따라 감소한다.
또한, 카세트 용기 또는 오리엔터(52)로부터의 웨이퍼의 반출 개시 타이밍 결정을 위한 판정은, 상기 제어부(94)내에 저장된 프로그램에 의해 소정의 간격마다, 예컨대 1초마다 실행된다.
그런데, 여기서 도 4 및 도 5를 참조하여 웨이퍼의 반송 도중의 각 공정에 있어서의 소요 시간을 정의한다. 이 설명에서는, 도 4 중의 가장 좌측의 대기 포트인 카세트대(36A)상의 카세트 용기(38A)로부터 미처리 웨이퍼(W)를 취출하고, 이것을 오리엔터(52)로 위치 결정한 후, 도면 중 좌측의 로드 로크실(30A)까지 반송하여 처리 장치(24A)에서 처리를 실행하는 경우를 예로 들어 설명한다. 도 4 및 도 5에 있어서 공통 반송 기구(40)의 현재 위치를 참조부호(CX)로 한다.
<각 시간의 정의(도 4)>
① T(CX-LP): 현재 위치 CX로부터 카세트대(로드 포트)(36A)까지의 이동 시간(초기 이동 시간).
② T(LP-ORT): 카세트대(36A)로부터 오리엔터(52)까지의 이동 시간(제 1 부분 반송 시간).
③ T(ORT-LLM): 오리엔터(52)로부터 로드 로크실(로드 로크 모듈)(30A)(대기 위치)까지의 이동 시간(제 2 부분 반송 시간).
④ T(LP-OUT): 카세트대(36A)에서 웨이퍼를 취출하기 위해서 필요한 취출 시간.
⑤ T(ORT): 오리엔터(52)로 위치 결정 완료 웨이퍼와 위치 결정 전의 웨이퍼를 반출입하여 교체하기 위해서 필요한 교체 시간.
⑥ T(ORT-IN): 오리엔터(52)에 위치 결정 전의 웨이퍼를 실장하기 위해서 필요한 실장 시간.
⑦ T(ORT-LPMAX): 오리엔터(52)로부터 가장 먼 카세트대(여기서는 36C)까지의 이동 시간.
<각 시간의 정의(도 5)>
① T(CX-ORT): 현재 위치 CX로부터 오리엔터(52)까지의 이동 시간.
② T(ORT-OUT): 오리엔터(52)에서 위치 결정 완료 웨이퍼를 취출하기 위해서 필요한 취출 시간.
③ T(ORT-LLM): 오리엔터(52)로부터 로드 로크실(30A)(대기 위치)까지의 이동 시간(제 2 부분 반송 시간). 또한, 이것은 도 4 중의 T(ORT-LLM)와 동일하다.
또한, 상기 각 시간의 값은, 공통 반송실(28)의 길이에도 의존하지만, 예컨대 수초 내지 수십초 정도의 범위내이며, 이러한 값은 미리 제어부(94)의 메모리(96)(도 1 참조)에 기억된다. 또한, 상기 시간의 정의는, 다른 카세트대(36B, 36C)나 다른 처리 장치(24B)의 로드 로크실(30B)에 대해서도, 동일하게 이루어져 메모리(96)에 기억된다. 그리고, 각 처리실(32A, 32B)에서의 처리 시간은, 처리 내용에도 의존하지만, 통상은 수분 정도이다.
본 실시 형태에서는, 공통 반송 기구(40)의 반송 아암(90 혹은 92)이 웨이퍼를 유지한 상태에서 장시간 대기 중인 상태에 빠지는 것을 힘껏 피하도록 하는 것이다. 그 이유는, 상술한 바와 같이 반송 아암(90 혹은 92)이 웨이퍼를 유지하여 대기하고 있을 때에, 별도의 처리 웨이퍼의 반송을 개시하고자 하는 경우에, 이에 신속히 대응할 수 없기 때문이다.
구체적인 웨이퍼(W)의 흐름은, 상술한 바와 같이, 우선 미처리 웨이퍼가 카세트 용기로부터 오리엔터(52)로 반송되어 위치 결정된다. 이 위치 결정된 웨이퍼가 로드 로크실에 반송되고, 이에 대응하는 처리실에서 소정의 처리가 실시된다. 공통 반송 기구(40)의 일반적인 동작에는 이하의 동작이 포함된다. 오리엔터(52)에서는 빈 상태의 한쪽 반송 아암, 예컨대 반송 아암(90)으로 위치 결정 완료 웨이퍼를 취출하고, 그리고 다른쪽 반송 아암(92)에 유지하고 있던 위치 결정을 실행하지 않은 웨이퍼를 오리엔터(52)에 탑재하도록 웨이퍼를 교체한다. 마찬가지로, 로드 로크실에 있어서도, 한쪽 빈 상태의 반송 아암, 예컨대 반송 아암(92)으로 처리 완료 웨이퍼를 유지하고, 그리고 다른쪽 반송 아암(90)에 유지하고 있던 위치 결정 완료 웨이퍼를 로드 로크실에 탑재하도록 웨이퍼를 교체한다.
그런데, 카세트 용기내로부터 웨이퍼를 반송하는 경우에는, 오리엔터(52)내에 웨이퍼가 존재할 때와, 오리엔터(52)내에 웨이퍼가 존재하지 않고 빈 상태로 되어 있을 때가 있다. 따라서, 카세트 용기내에서 웨이퍼의 반송을 시작하는지 여부를, 오리엔터(52)가 빈 상태(웨이퍼 없음)의 경우와 오리엔터(52)가 웨이퍼 있는 경우로 나누어 판정한다.
<오리엔터내에 웨이퍼가 있는 경우의 전체 반송 시간 Tr>
오리엔터내에 웨이퍼가 있는 경우란, 이하와 같은 상황에서 발생한다. 우선, 예컨대 동일한 카세트 용기내의 웨이퍼가 순차 연속적으로 처리가 실행되는 상황이다. 또한, 복수의 카세트 용기내의 웨이퍼를 병렬로 처리하고 있는 상황, 예 컨대 카세트 용기(38A)의 웨이퍼를 처리 장치(24A)에서, 카세트 용기(38B)의 웨이퍼를 처리 장치(24A 또는 24B)로 처리하고 있는 상황이다. 이 양자의 상황에서는, 먼저 반송된 웨이퍼가 이미 오리엔터(52)내에서 위치 결정되어 대기하고 있다. 오리엔터내에 웨이퍼가 있는 경우의 전체 반송 시간은, 카세트대(36A)로부터 반출하는 웨이퍼를 오리엔터내까지 반송하고, 또한 위치 결정 후의 웨이퍼를 오리엔터로부터 로드 로크실(30A)까지 반송하기 위해서 필요한 시간이다.
이 전체 반송 시간 Tr(도 4 참조)은 이하의 수학식 1과 같이 된다.
Figure 112003020219416-pct00001
즉, 상기 전체 반송 시간(Tr)은, 공통 반송 기구(40)가 현재 위치로부터 카세트대(36A)까지 이동하고[T(CX-LP)]; 카세트대(36A)에서 미처리 웨이퍼를 취출하여 반출하고[T(LP-OUT]; 이 웨이퍼를 유지한 상태로 오리엔터(52)까지 이동하고[T(LP-ORT)];오리엔터(52)로 이 웨이퍼와 위치 결정 완료 웨이퍼를 교체하며[T(ORT)]; 그리고, 이 위치 결정 완료 웨이퍼를 로드 로크실(36A)까지 반송한다[T(ORT-LLM)]는 일련의 동작을 하는 데 필요한 시간이다.
<오리엔터내에 웨이퍼가 없는 경우의 전체 반송 시간 Tr>
오리엔터내에 웨이퍼가 없는 경우란, 이하와 같은 경우이다. 예컨대 이전에 세팅된 카세트 용기의 최후 웨이퍼가 처리 장치로 처리되어 있는 상황, 또는 최후 웨이퍼의 처리가 완료하여 카세트 용기로 복귀된 상황으로서, 또한 새로운 카세트 용기가 카세트대에 세팅된 경우이다. 이 경우의 전체 반송 시간은 오리엔터(52)내 에 웨이퍼가 없기 때문에, 새로운 카세트 용기[도 4의 실시 형태에서는 카세트 용기(38A)]로부터 반출하는 웨이퍼를 오리엔터(52)내까지 반송하고; 다음에, 오리엔터(52)로부터 가장 먼 위치의 카세트대의 카세트 용기[도 4의 실시 형태에서는 카세트 용기(38C)]로부터 웨이퍼(제 2 웨이퍼)를 오리엔터(52)로 반송하며; 또한 위치 결정 후의 웨이퍼(제 1 웨이퍼)를 로드 로크실(30A)로 반송하기 위해서 필요한 시간이다.
여기서, 오리엔터(52)로부터 가장 먼 위치의 카세트대의 카세트 용기(38C)로부터 웨이퍼를 반출하는 것을 고려한 이유에 대하여 설명한다.
카세트 용기(38C)가 아니라 카세트 용기(38A)로부터 웨이퍼를 반출하는 것으로 해서 전체 반송 시간(Tr)을 구하는 경우, 상술한 바와 같이 전체 반송 시간과 잔존 처리 시간을 비교하여 카세트 용기로부터의 웨이퍼의 반출 타이밍이 결정된다. 여기서, 2장의 웨이퍼가 함께 카세트 용기(38A)로부터 반출된 상태가 발생할 가능성이 있고, 또한 그 직후에 별도의 새로운 카세트 용기(38C)가 세팅될 가능성이 있다. 카세트 용기(38C)의 웨이퍼가 다른 처리 장치(24B)에서 처리되는 것이고, 또한 처리 장치(24B)가 빈 상태인 것으로 한다. 이 경우, 원래 그 웨이퍼는 즉시 처리 장치(24B)로 처리 가능함에도 불구하고, 카세트 용기(38A)로부터 반출된 2매째의 웨이퍼가 처리 장치(24A)에 반입될 때까지는, 그 웨이퍼는 처리 대기로 된다.
이러한 문제를 피하기 위해서, 별도의 새로운 카세트 용기가 세팅될 가능성을 고려하여, 오리엔터(52)로부터 가장 먼 위치의 카세트대의 카세트 용기(38C)로 부터 웨이퍼를 반출하기 위한 시간을 전체 반송 시간 (Tr)에 포함시킨다. 또한, 「가장 먼 위치」라고 한 것은, 웨이퍼를 카세트 용기로부터 반출하는 타이밍 결정의 판정을 실행하는 시점에서는, 어느 카세트대에 별도의 새로운 카세트가 세팅될지 판정하지 않기 때문이다. 또한, 실제로 카세트 용기(38A)로부터 웨이퍼를 반출하는 시점에서 별도의 새로운 카세트가 세팅되어 있지 않은 경우에는, 2매째의 웨이퍼도 카세트 용기(38A)로부터 반출된다.
이 전체 반송 시간(Tr)(도 4 참조)은 이하의 수학식 2와 같다.
Figure 112003020219416-pct00002
즉, 상기 전체 반송 시간(Tr)은, 공통 반송 기구(40)가 현재 위치로부터 카세트대까지 이동하고[T(CX-LP)]; 카세트대로 미처리 웨이퍼를 취출하고[T(LP-OUT)]; 이 웨이퍼를 유지한 상태에서 오리엔터(52)까지 이동하고[T(LP-ORT)]; 이 웨이퍼를 오리엔터(52)내에 반입하며[T(ORT-IN)]; 그 후, 공통 반송 기구(40)가 오리엔터(52)로부터 가장 먼 카세트대(36C)까지 이동하고[T(ORT-LPMAX)]; 이 카세트대(36C)에서 미처리 웨이퍼를 취출하고[T(LP-OUT)]; 이 웨이퍼를 유지한 상태로 오리엔터(52)까지 이동하고[T(ORT-LPMAX)]; 오리엔터(52)로 이 웨이퍼와 위치 결정 완료 웨이퍼를 교체하며[T(ORT)]; 그리고, 이 위치 결정 완료 웨이퍼를 로드 로크실까지 반송하는[T(ORT-LLM)] 일련의 동작을 하는 데 필요한 시간이다.
다음에, 상기 전체 반송 시간(Tr)의 판정에 대하여 설명한다.
<판정>
여기서 상기 전체 반송 시간(Tr)이 다음 수학식 3을 만족시킬 때에는, 카세트 용기로부터 다음 웨이퍼를 반송하지 않는다.
Figure 112003020219416-pct00003
여기서 잔존 처리 시간은, 상술한 바와 같이, 현재 처리 중인 웨이퍼의 처리가 완료하여 처리 장치로부터 반출이 가능하게 되기까지의 시간이며, 처리가 진행됨에 따라 시시각각 짧아져간다. 또한, 오리엔터내에 웨이퍼가 있는 경우는, 그 웨이퍼가 반입되는 처리 장치의 잔존 처리 시간이 수학식 3의 잔존 처리 시간으로 된다. 오리엔터내에 웨이퍼가 없는 경우는, 카세트 용기로부터 반출되는 웨이퍼가 반입되는 처리 장치의 잔존 처리 시간이 수학식 3의 잔존 처리 시간으로 된다.
잔존 처리 시간-전체 반송 시간(Tr)은, 공통 반송 기구(40)가 위치 결정 완료 웨이퍼를 유지한 채로 대응하는 로드 로크실의 직전에서 대기하고 있는 시간이다. 또한, 잔존 처리 시간-전체 반송 시간(Tr)이 음인 경우, 이것은 처리 장치가 빈 상태에서 새로운 웨이퍼의 도착을 대기하고 있는 시간이라고도 할 수 있다. 통상, 이 설정 시간은, -3초 내지 10초 정도의 범위내로 설정한다.
또한, 이상 설명한 각 형태로 새로운 카세트 용기가 세팅되어, 그 카세트 용기내의 웨이퍼가 빈 상태에 있는 별도의 처리 장치에서 처리되는 경우에는, 이 새로운 카세트 용기내의 웨이퍼의 반출이 대기되는 것은, 오리엔터내의 웨이퍼가 반 입되는 처리 장치의 잔존 처리 시간만으로 된다. 따라서, 공통 반송 기구(40)가 처리 장치(로드 로크실) 전에, 상기 처리 장치에 다음에 처리되는 웨이퍼를 유지한 상태로 상기 처리 장치가 반입 가능해질 때까지 대기하고 있다는 문제를 피할 수 있다.
상술한 바와 같이, 잔존 처리 시간과 전체 반송 시간의 차이가 설정 시간보다도 큰 경우에는, 이 상태에서 새로운 미처리 웨이퍼 반송을 개시하면, 공통 반송 기구(40)는 미처리 웨이퍼를 유지한 상태에서 로드 로크실의 직전에서 장시간 기다리게 된다. 따라서, 공통 반송 기구(40)는, 반송을 시작하지 않고 빈 상태로 전 공정에서 이동한 최종 위치에 정지하고 있다. 따라서, 만일 이 때에, 별도의 처리 웨이퍼 세트의 반송을 개시하고자 하는 요구가 있는 경우에는, 즉시 새로운 카세트 용기로부터 웨이퍼를 반출하는 동작으로 이행하는 것이 가능한 상태에 있다.
이에 반해, 상기 전체 반송 시간(Tr)이 다음의 수학식 4를 만족시킬 때에는, 공통 반송 기구(40)가 미처리 웨이퍼를 유지한 상태에서 로드 로크실의 직전에 대기하는 시간이 설정 시간보다 짧아지기 때문에, 카세트 용기로부터 다음 웨이퍼를 즉시 반출한다.
Figure 112003020219416-pct00004
또한, 수학식 4의 이퀄 부호(=)는, 수학식 3에 붙일 수도 있다.
또한, 수학식 3 및 수학식 4를 대신해서 하기 수학식 3' 및 수학식 4'를 각각 사용할 수도 있다.
Figure 112003020219416-pct00005
Figure 112003020219416-pct00006
한편, 카세트 용기내의 웨이퍼의 처리가 진행하여, 최후의 미처리 웨이퍼가 오리엔터(52)내에 존재하게 되지만, 이때의 오리엔터(52)내로부터 위치 결정 완료 웨이퍼의 반출 개시 타이밍은 이하와 같이 결정한다.
<카세트 용기내에 웨이퍼가 없고 오리엔터에 웨이퍼가 있는 경우의 전체 반송 시간 Tr>
이 때의 전체 반송 시간(Tr)은 도 5를 참조하여 이하의 수학식 5와 같이 된다.
Figure 112003020219416-pct00007
즉, 상기 전체 반송 시간(Tr)은, 공통 반송 기구(40)가 현재의 위치로부터 오리엔터(52)까지 이동하고[T(CX-ORT)]; 오리엔터(52)내로부터 위치 결정 완료 웨이퍼를 취출하고[T(ORT-OUT)]; 그리고, 이 위치 결정 완료 웨이퍼를 로드 로크실까지 반송한다[T(ORT-LLM)]는 일련의 동작을 하는데 필요한 시간이다.
이 경우의 판정식은, 상기 수학식 3 및 수학식 4의 경우와 동일하다. 즉, 수학식 3을 만족하고 있는 동안은 오리엔터내의 웨이퍼의 반송을 실행하지 않고, 수학식 4를 만족하면 오리엔터내의 웨이퍼의 반송을 개시한다. 또한, 오리엔터내의 웨이퍼를 반송하기 전에 새로운 카세트 용기가 세팅된 경우에는, 전체 반송 시간(Tr)은 상기 수학식 1로부터 구해지고, 상기 카세트 용기로부터 웨이퍼를 반출하는 타이밍이 결정된다.
이와 같이, 본 실시 형태에서는, 웨이퍼를 처리 중에, 다음 미처리 웨이퍼를 시간적으로 가능한 한 반송하지 않도록 하여 공통 반송 기구(40)가 자유로운 상태의 시간을 장시간 확보한다. 이로써, 새롭게 반송을 시작하고자 하는 가능성이 있는 별도의 처리용 웨이퍼에 대하여 신속히 대응할 수 있다. 이 때문에, 현재 처리 중인 처리 장치에서의 처리의 스루풋을 저하시키는 일이 없다. 게다가, 별도의 처리 웨이퍼의 반송을 시작하고자 하는 경우에도, 이에 신속히 대응할 수 있다. 따라서, 전체적으로 스루풋을 대폭 향상시키는 것이 가능해진다.
여기서는 카세트대(36A)상의 카세트 용기(38A)로부터 웨이퍼를 반송하여 처리 장치(24A)로 처리를 하는 경우를 주체적으로 설명했다. 마찬가지로, 모든 카세트대(36A, 36B, 36C)로부터 각각 반송된 웨이퍼를 각각 양 처리 장치(24A, 24B)로 처리하는 경우의 각각의 반송 시간도 상술한 바와 같이 설정되어, 메모리(96)에 기억된다.
복수의 처리 장치가 가동 중에는, 각 가동 중인 처리 장치마다 잔류 처리 시간이 관리된다. 복수의 대기 포트에 카세트 용기가 탑재되어 있으면, 그 카세트 용기가 탑재되는 대기 포트마다 전체 반송 시간이 관리된다.
상기 실시 형태의 처리 시스템에서는, 가늘고 긴 박스 형상의 공통 반송실(28)에, 로드 로크실(30A, 30B)과 처리실(32A, 32B)을 연결하여 되는 처리 장치(24A, 24B)가 설치된다. 이 공통 반송실(28)내에 슬라이드 이동 가능하게 반송 기구(40)가 설치된다. 본 발명은, 이러한 구조에 한정되지 않고, 다른 구조를 갖는 처리 시스템에도 적용할 수 있다.
도 6은 본 발명의 별도의 실시 형태에 따른 피처리체의 반도체 처리 시스템을 나타내는 개략 구성도이다. 도 6에 도시하는 바와 같이, 다각형, 예컨대 6각 형상의 공통 반송실(28)내의 중심에, 도 1로 나타낸 바와 동일한 반송 기구(40)(X 방향의 슬라이드 이동은 없음)가 설치된다. 공통 반송실(28)의 주위에 예컨대 4개의 처리 장치(24A 내지 24D) 및 2개의 챔버 형상의 카세트대(36A, 36B)가 설치된다. 즉, 도 6에 도시한 처리 시스템은 소위 클러스터(cluster) 툴형을 이룬다. 6각 형상의 공통 반송실(28)내의 일부에, 기준대(72)와 광학 센서(84)로 이루어지는 오리엔터(52)가 설치된다.
이 경우에는, 잔존 처리 시간은 로드 로크실을 사용하고 있지 않은 부분만 짧아진다. 또한, 2개의 카세트대(36A, 36B)로부터 각각 오리엔터(52)로 웨이퍼를 반송하는 시간도 서로 동일해진다. 그리고, 이 실시형태에서도, 상술한 바와 동일한 작용 효과를 발휘하는 것이 가능해진다.
이와 같이, 본 발명은 예컨대 4각형, 6각형 등의 다각형의 공통 반송실의 각 변에 복수의 처리 장치나 오리엔터를 접합한, 소위 클러스터 툴형의 처리 시스템에도 적용할 수 있다. 또한, 본 발명은 상기 공통 반송실내에 오리엔터를 내장한 형식의 처리 시스템에도 적용할 수 있다. 또한, 본 발명은, 오리엔터(52)를 설치하 고 있지 않아, 웨이퍼를 카세트대로부터 직접 처리 장치측으로 반송하도록 한 형식의 처리 시스템에도 적용할 수 있다. 또한, 본 발명은, 오리엔터(52)를 대신하여 공통 반송실의 천정판 및 바닥판에 웨이퍼의 위치 어긋남을 검출하기 때문에, 투광기 및 수광기를 각각 설치하고, 공통 반송 기구로 웨이퍼를 카세트대로부터 처리 장치측으로 반송하는 도중에 웨이퍼의 위치 어긋남을 검출하도록 한 형식의 처리 시스템에도 적용할 수 있다.
상술한 실시 형태의 처리 시스템에서는, 공통 반송 기구(40)에 2개의 반송 아암(90, 92)이 설치된다. 본 발명은, 공통 반송 기구가 1개의 반송 아암밖에 갖지 않는 형식의 처리 시스템에도 적용할 수 있다. 본 발명에 있어서, 피처리체는 반도체 웨이퍼(W)에 한정되지 않고, 유리 기판, LCD 기판 등의 다른 피처리체도 대상으로 하여 포함할 수 있다.

Claims (13)

  1. 피처리체에 대하여 서로 다른 종류의 처리를 실시하는 복수의 처리 장치(24A, 24B)와,
    상기 피처리체를 대기시키는 복수의 대기 포트(36A, 36B, 36C)와,
    상기 피처리체의 위치 결정을 실행하는 위치 결정 장치(52)와,
    상기 복수의 처리 장치(24A, 24B)와 상기 복수의 대기 포트(36A, 36B, 36C)와 상기 위치 결정 장치(52)의 사이에서 상기 피처리체를 반송하는 공통 반송 기구(40)를 갖는 반도체 처리 시스템에 있어서의 피처리체의 반송 방법에 있어서,
    제 1 피처리체를 상기 처리 장치(24A, 24B) 중 하나인 제 1 처리 장치로 처리하고 있을 때,
    상기 제 1 처리 장치에 있어서의 상기 제 1 피처리체의 처리가 완료되고, 상기 제 1 피처리체가 상기 제 1 처리 장치로부터 반출 가능하게 될 때까지 필요한 잔존 처리 시간과,
    상기 피처리체 중 하나를 상기 대기 포트(36A, 36B, 36C) 중 하나인 제 1 대기 포트로부터 상기 위치 결정 장치(52)로 반송하기 위해서 필요한 제 1 부분 반송 시간과, 상기 피처리체 중 하나를 상기 위치 결정 장치(52)로부터 상기 제 1 처리 장치에 대한 대기 위치로 반송하기 위해서 필요한 제 2 부분 반송 시간을 포함하는 전체 반송 시간을 비교하는 공정과,
    그 비교 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 제 1 대기 포트로부터의 새로운 피처리체의 반송을 개시하는 공정을 구비하는
    피처리체 반송 방법.
  2. 피처리체에 대하여 서로 다른 종류의 처리를 실시하는 복수의 처리 장치(24A, 24B)와,
    상기 피처리체를 대기시키는 복수의 대기 포트(36A, 36B, 36C)와,
    상기 복수의 처리 장치(24A, 24B)와 상기 복수의 대기 포트(36A, 36B, 36C)의 사이에서 상기 피처리체를 반송하는 공통 반송 기구(40)를 갖는 반도체 처리 시스템에 있어서의 피처리체의 반송 방법에 있어서,
    제 1 피처리체를 상기 처리 장치(24A, 24B) 중 하나인 제 1 처리 장치로 처리하고 있을 때,
    상기 제 1 처리 장치에 있어서의 상기 제 1 피처리체의 처리가 완료하고, 상기 제 1 피처리체가 상기 제 1 처리 장치로부터 반출 가능하게 될 때까지 필요한 잔존 처리 시간과,
    상기 피처리체 중 하나를 상기 대기 포트(36A, 36B, 36C) 중 하나인 제 1 대기 포트로부터 취출하고, 상기 피처리체 중 하나를 상기 제 1 처리 장치에 대한 대기 위치로 반송할 때까지 필요한 전체 반송 시간을 비교하는 공정과,
    그 비교 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 제 1 대기 포트로부터의 새로운 피처리체의 반송을 개시하는 공정을 구비하는
    피처리체 반송 방법.
  3. 제 1 항에 있어서,
    상기 공통 반송 기구(40)는 독립해서 굴신 및 선회 가능하게 된 복수의 반송 아암(90, 92)을 갖고, 상기 전체 반송 시간은 상기 반송 아암(90, 92)을 사용하여 상기 위치 결정 장치(52)에 있어서 피처리체를 교체하기 위해서 필요한 교체 시간을 포함하는
    피처리체 반송 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 전체 반송 시간은 상기 공통 반송 기구(40)가 현재 위치로부터 상기 제 1 대기 포트까지 이동하는 초기 이동 시간을 포함하는
    피처리체 반송 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 전체 반송 시간은 상기 제 1 대기 포트에 있어서 상기 피처리체 중 하나를 취출하기 위해 필요한 취출 시간을 포함하는
    피처리체 반송 방법.
  6. 제 1 항에 있어서,
    상기 대기 포트(36A, 36B, 36C)에 처리해야 할 피처리체가 없고 또한 상기 위치 결정 장치(52)내에 제 2 피처리체가 있는 경우,
    상기 잔존 처리 시간과 상기 제 2 부분 반송 시간을 비교하는 공정과,
    그 비교 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 위치 결정 장치(52)로부터의 상기 제 2 피처리체의 반송을 개시하는 공정을 구비하는
    피처리체 반송 방법.
  7. 제 1 항에 있어서,
    상기 제 1 처리 장치는, 상기 위치 결정 장치(52)내에 제 2 피처리체가 있는 경우에는 상기 제 2 피처리체에 처리를 실시하는 처리 장치이고, 상기 위치 결정 장치(52)내에 피처리체가 없는 경우에는 상기 제 1 대기 포트로부터 취출되는 상기 새로운 피처리체에 처리를 실시하는 처리 장치인
    피처리체 반송 방법.
  8. 제 1 항에 있어서,
    상기 위치 결정 장치(52)내에 피처리체가 없는 경우, 상기 전체 반송 시간은 상기 위치 결정 장치(52)와 상기 위치 결정 장치(52)로부터 가장 먼 대기 포트(36A, 36B, 36C)의 사이를 상기 공통 반송 기구(40)가 왕복하는 시간을 포함하는
    피처리체 반송 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 처리 장치(24A, 24B)는 처리 장치마다 각각의 잔류 처리 시간이 관리되고, 상기 복수의 대기 포트(36A, 36B, 36C)는 대기 포트마다 각각의 전체 반송 시간이 관리되는
    피처리체 반송 방법.
  10. 삭제
  11. 반도체 처리 시스템에 있어서,
    피처리체에 대하여 서로 다른 종류의 처리를 실시하는 복수의 처리 장치(24A, 24B)와,
    상기 피처리체를 대기시키는 복수의 대기 포트(36A, 36B, 36C)와,
    상기 피처리체의 위치 결정을 실행하는 위치 결정 장치(52)와,
    상기 복수의 처리 장치(24A, 24B)와 상기 복수의 대기 포트(36A, 36B, 36C)와 상기 위치 결정 장치(52)의 사이에서 상기 피처리체를 반송하는 공통 반송 기구(40)와,
    상기 공통 반송 기구(40)의 동작을 제어하는 제어부(94)를 구비하며, 상기 제어부(94)는,
    제 1 피처리체를 상기 처리 장치(24A, 24B) 중 하나인 제 1 처리 장치로 처리하고 있을 때,
    상기 제 1 처리 장치에 있어서의 상기 제 1 피처리체의 처리가 완료되고, 상기 제 1 피처리체가 상기 제 1 처리 장치로부터 반출 가능하게 될 때까지 필요한 잔존 처리 시간과,
    상기 피처리체 중 하나를 상기 대기 포트(36A, 36B, 36C) 중 하나인 제 1 대기 포트로부터 상기 위치 결정 장치(52)로 반송하기 위해서 필요한 제 1 부분 반송 시간과, 상기 피처리체 중 하나를 상기 위치 결정 장치(52)로부터 상기 제 1 처리 장치에 대한 대기 위치로 반송하기 위해서 필요한 제 2 부분 반송 시간을 포함하는 전체 반송 시간을 비교하며,
    그 비교 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 제 1 대기 포트로부터의 새로운 피처리체의 반송을 개시하는
    반도체 처리 시스템.
  12. 반도체 처리 시스템에 있어서,
    피처리체에 대하여 서로 다른 종류의 처리를 실시하는 복수의 처리 장치(24A, 24B)와,
    상기 피처리체를 대기시키는 복수의 대기 포트(36A, 36B, 36C)와,
    상기 복수의 처리 장치(24A, 24B)와 상기 복수의 대기 포트(36A, 36B, 36C)의 사이에서 상기 피처리체를 반송하는 공통 반송 기구(40)와,
    상기 공통 반송 기구(40)의 동작을 제어하는 제어부(94)를 구비하며, 상기 제어부(94)는,
    제 1 피처리체를 상기 처리 장치(24A, 24B) 중 하나인 제 1 처리 장치로 처리하고 있을 때,
    상기 제 1 처리 장치에 있어서의 상기 제 1 피처리체의 처리가 완료하고, 상기 제 1 피처리체가 상기 제 1 처리 장치로부터 반출 가능하게 될 때까지 필요한 잔존 처리 시간과,
    상기 피처리체 중 하나를 상기 대기 포트(36A, 36B, 36C) 중 하나인 제 1 대기 포트로부터 취출하고, 상기 피처리체 중 하나를 상기 제 1 처리 장치에 대한 대기 위치로 반송할 때까지 필요한 전체 반송 시간을 비교하며,
    그 비교 결과에 기초하여, 상기 제 1 처리 장치에 대한 대기 위치를 향해 상기 제 1 대기 포트로부터의 새로운 피처리체의 반송을 개시하는
    반도체 처리 시스템.
  13. 삭제
KR1020037007570A 2000-12-08 2001-12-06 반도체 처리 시스템 및 피처리체 반송 방법 KR100742026B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000375207 2000-12-08
JPJP-P-2000-00375207 2000-12-08
PCT/JP2001/010674 WO2002047153A1 (fr) 2000-12-08 2001-12-06 Systeme de traitement de semi-conducteurs et procede de transfert de pieces

Publications (2)

Publication Number Publication Date
KR20030057575A KR20030057575A (ko) 2003-07-04
KR100742026B1 true KR100742026B1 (ko) 2007-07-23

Family

ID=18844247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007570A KR100742026B1 (ko) 2000-12-08 2001-12-06 반도체 처리 시스템 및 피처리체 반송 방법

Country Status (3)

Country Link
US (1) US6983195B2 (ko)
KR (1) KR100742026B1 (ko)
WO (1) WO2002047153A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119519A (ja) * 2002-09-24 2004-04-15 Tokyo Electron Ltd 基板処理装置
JP4610317B2 (ja) * 2004-12-06 2011-01-12 東京エレクトロン株式会社 基板処理装置及び基板処理装置の基板搬送方法
US8078311B2 (en) * 2004-12-06 2011-12-13 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
JP2007251090A (ja) * 2006-03-20 2007-09-27 Tokyo Electron Ltd 真空処理装置の搬送位置合わせ方法、真空処理装置及びコンピュータ記憶媒体
JP4961895B2 (ja) * 2006-08-25 2012-06-27 東京エレクトロン株式会社 ウェハ搬送装置、ウェハ搬送方法及び記憶媒体
JP4896899B2 (ja) * 2007-01-31 2012-03-14 東京エレクトロン株式会社 基板処理装置およびパーティクル付着防止方法
JP5586271B2 (ja) * 2010-03-02 2014-09-10 株式会社日立ハイテクノロジーズ 真空処理装置及びプログラム
JP5654807B2 (ja) * 2010-09-07 2015-01-14 東京エレクトロン株式会社 基板搬送方法及び記憶媒体
JP5603314B2 (ja) * 2011-12-01 2014-10-08 東京エレクトロン株式会社 搬送装置及び基板処理システム
CN104217978B (zh) * 2013-06-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体批次产品的处理***和方法
CN105336652B (zh) * 2014-06-26 2019-05-31 北京北方华创微电子装备有限公司 硅片传输控制方法及***
CN108689171A (zh) * 2018-08-02 2018-10-23 张家港康得新光电材料有限公司 一种玻璃基板传送的控制方法、装置、设备及介质
JP2022052165A (ja) * 2020-09-23 2022-04-04 東京エレクトロン株式会社 半導体製造装置、基板搬送方法及びプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201950A (ja) * 1993-12-28 1995-08-04 Dainippon Screen Mfg Co Ltd 基板処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261841B2 (ja) 1993-12-27 2002-03-04 株式会社日立製作所 マルチ式ウエ−ハ処理装置
JPH09252039A (ja) 1996-03-14 1997-09-22 Fujitsu Ltd 搬送装置におけるティーチング位置設定方法及びティーチング位置設定装置
US5928389A (en) * 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US6122566A (en) * 1998-03-03 2000-09-19 Applied Materials Inc. Method and apparatus for sequencing wafers in a multiple chamber, semiconductor wafer processing system
JP2000127089A (ja) 1998-10-26 2000-05-09 Danberu:Kk 試験片裁断用カッター装置
JP4674705B2 (ja) * 1998-10-27 2011-04-20 東京エレクトロン株式会社 搬送システムの搬送位置合わせ方法及び搬送システム
JP3748193B2 (ja) 1999-03-17 2006-02-22 株式会社日立製作所 真空処理装置及びその運転方法
JP2001358195A (ja) * 2000-06-15 2001-12-26 Mitsubishi Electric Corp 半導体製造方法および装置
JP4915033B2 (ja) * 2000-06-15 2012-04-11 株式会社ニコン 露光装置、基板処理装置及びリソグラフィシステム、並びにデバイス製造方法
JP4576694B2 (ja) * 2000-10-11 2010-11-10 東京エレクトロン株式会社 被処理体の処理システムの搬送位置合わせ方法及び被処理体の処理システム
US6560507B1 (en) * 2000-10-20 2003-05-06 Novellus Systems Inc. Module classification approach for moving semiconductor wafers in a wafer processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201950A (ja) * 1993-12-28 1995-08-04 Dainippon Screen Mfg Co Ltd 基板処理装置

Also Published As

Publication number Publication date
US6983195B2 (en) 2006-01-03
KR20030057575A (ko) 2003-07-04
US20040029300A1 (en) 2004-02-12
WO2002047153A1 (fr) 2002-06-13

Similar Documents

Publication Publication Date Title
US7129147B2 (en) Delivery position aligning method for use in a transfer system and a processing system employing the method
KR102157427B1 (ko) 기판 반송 로봇 및 기판 처리 시스템
KR100742026B1 (ko) 반도체 처리 시스템 및 피처리체 반송 방법
KR102091915B1 (ko) 기판 반송 로봇 및 기판 처리 시스템
JP6723131B2 (ja) 基板搬送装置および基板搬送方法
KR100725933B1 (ko) 반도체 이송장비용 웨이퍼 자동위치보정장치 및 그 방법
KR102521418B1 (ko) 기판 처리 장치 및 기판 반송 방법 그리고 기판 반송 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체
CN109979868B (zh) 搬送装置的示教方法
KR100751495B1 (ko) 반도체웨이퍼 분류장치 및 그것을 이용한 분류방법
JP2002237507A (ja) 処理システム及び処理システムの被処理体の搬送方法
JP4770035B2 (ja) 処理システム及び処理システムの被処理体の搬送方法
KR101747756B1 (ko) 반도체 제조설비 및 그의 제어방법
JP4820008B2 (ja) 被処理体の搬送システム及び被処理体の搬送方法
KR20210103409A (ko) 반송 장치의 교시 방법 및 처리 시스템
KR20220072236A (ko) 이송 장치
KR20210086698A (ko) 기판 처리 장치 및 기판 반송 방법
US20230230862A1 (en) Substrate transport method and substrate processing system
JPH10154743A (ja) ウェハー処理装置
JP2617790B2 (ja) 処理方法
CN117080111A (zh) 异常检测方法和输送装置
KR20220010967A (ko) 다이 본딩 방법 및 이를 수행하기 위한 다이 본딩 설비
JPH11251411A (ja) 基板検出装置および基板検出方法
JP2002217261A (ja) 被処理体の搬送システム及び被処理体の搬送方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee