KR100735193B1 - 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크 - Google Patents
박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크 Download PDFInfo
- Publication number
- KR100735193B1 KR100735193B1 KR1020000087513A KR20000087513A KR100735193B1 KR 100735193 B1 KR100735193 B1 KR 100735193B1 KR 1020000087513 A KR1020000087513 A KR 1020000087513A KR 20000087513 A KR20000087513 A KR 20000087513A KR 100735193 B1 KR100735193 B1 KR 100735193B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- source
- gate
- semi
- halftone
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 19
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims description 16
- 238000002834 transmittance Methods 0.000 claims description 9
- 239000010453 quartz Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000012528 membrane Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 34
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막 트랜지스터 액정표시장치 제조 방법및 그에 사용되는 마스크를 개시한다. 보다 상세하게는, 상부면에 게이트전극선과 연결된 게이트가 형성되고, 상기 게이트전극선과 게이트를 덮도록 형성된 게이트 절연막, 상기 게이트와 대응하는 부분에 형성된 액티브층, 상기 게이트전극선과 직교하는 데이터전극선과 연결되게 액티브층 상에 형성된 소오스/드레인용 금속막이 차례로 형성되는 절연 기판을 제공하는 단계; 상기 소오스/드레인용 전극을 덮도록 포토레지스트막을 도포하는 단계; 상기 포토레지스트막을 노광 및 현상하여 두께가 감소된 하프 톤 영역과 세미 하프 톤 영역을 포함하되, 상기 하프 톤 영역은 상기 게이트와 대응하여 채널이 형성될 영역 상부에 배치되고, 상기 세미 하프 톤 영역은 소오스/드레인 전극이 형성될 영역의 가장자리 상부에 배치되는 포토레지스트막 패턴을 형성하는 단계; 상기 포토레지스트막 패턴을 식각 마스크로 하여 상기 소오스/드레인 금속막, 채널 층 부분을 식각 하는 단계; 식각 마스크로서 상기 포토레지스트막 패턴을 사용하면서, 상기 포토레지스트막 패턴의 하프 톤 영역과 세미 하프 톤 영역을 이용하여, 채널 층이 형성될 영역 상부의 소오스/드레인 금속 막과 도핑된 비정질 실리콘 막을 식각 하는 것에 의해 소오스/드레인 전극과 상기 소오스/드레인 전극 보다 상대적으로 넓은 영역을 채널 층을 형성하는 단계를 포함한다.
Description
도 1a 내지 도 1e는 종래 기술에 따른 하프 톤 패터닝 공정 단면도.
도 2a 내지 도 2b는 종래 기술에 따른 하프 톤 패턴 영역을 도시한 단면도와 데이타 라인 일부분을 확대한 단면도
도 3a 내지 도 3b는 종래 기술에 따른 반 투과형 및 슬릿형 하프 톤 마스크를 나타낸 구조도.
도 4a 내지 도 4e는 본 발명에 따른 하프 톤 패터닝 공정 단면도.
도 5a 내지 도 5b는 본 발명에 따른 반 투과형및 슬릿형 하프 톤 마스크를 나타낸 구조도.
도 5c는 상기 5b의 A-A'부분을 도시한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
100: 유리 기판 50: 게이트 전극
11: 게이트 절연막 13,15: 액티브 층
17a: 소오스/드레인 전극 19a: 세미 하프 톤
본 발명은 액정표시장치의 제조 방법에 관한 것으로, 보다 상세하게는, 박막 트랜지스터와 전극선 부에 종래의 하프 톤 보다 얇은 하프 톤을 이용한 박막 트랜지스터 액정표시장치의 제조 방법에 관한 것이다.
일반적으로, 액정표시장치의 어레이 기판을 제조하는데는, 5, 6, 7, 8마스크 공정을 사용하였으나, 마스크 공정의 증가는 제조 단가의 상승을 초래하므로, 마스크 공정을 줄이는 연구가 활발하며, 이를 위해, 4마스크 공정이 행해지는 추세이다.
상기와 같은, 4마스크 공정이 성공적으로 이루어지기 위하여, 소오스 드레인 전극형성과 엑티브 층 영역의 형성을 동시에 하는 하프 톤 마스크를 사용하여, 포토레지스트막을 하프 톤으로 패터닝 하여 식각 하는 방법이 있고, 포토레지스트막을 노광할 때 분해능 이하의 슬릿형 패턴을 삽입한 마스크를 사용하여 식각 하는 방법이 있다.
도 1a 내지 도1e는 종래의 기술에 따른 하프 톤 패턴에 의하여 박막 트랜지스터 액정표시장치를 제조하는 공정을 나타낸 단면도이다. 도시한 바와 같이, 투명성 유리 기판(100)에 게이트 금속 막을 증착 하고, 식각 하여 게이트 전극(50)을 형성하는 단계; 상기 게이트 전극(50)상에 게이트 절연 층(11), 비 도핑된 비정질실리콘막(13)과 도핑된 실리콘막(15)(이하, 엑티브 층이라 한다), 소오스/드레인 금속막(17)을 차례로 증착하는 단계를 거쳐, 상기 소오스/드레인 금속막(17)상에 포토레지스트막(19)을 도포하고, 하프 톤 마스크(200)를 사용하여, 노광및 현상하 여 하프 톤 패터닝(19)을 형성하고, 상기 하프 톤이 형성된 포토레지스트막(19)을 마스크(200)로 사용하여 식각하고, 소오스/드레인 전극(17)영역을 한정하는 단계; 상기 채널층(13)이 형성될 상부에 상기 하프 톤 포토레지스트막을 제거하고, 식각하여 동시에 채널층과 소오스/드레인 전극(17a)을 형성하는 단계로 이루어 졌다.
또한, 도 2a와 도 2b는 상기와 같은 공정에서 사용하는 마스크로서, 종래 기술에 따른 반 투과형및 슬릿형 하프 톤 마스크를 나타낸 구조도 이다. 도시한 바와 같이, 도 3a는 투과량을 조절하는 반 투과막을 사용하여 형성된 마스크 패턴으로서, 박막 트랜지스터의 채널 층이 형성될 영역에 투과율이 30%정도 돼는 반투과막(20a)을 형성한 것이다. 도 3b는 상기 채널 층이 될 영역 상부에 분해능이하의 슬릿 패턴(20b)을 형성하여 투과량을 조절할 수 있도록 형성한 마스크이다. 상기 설명하지 않은 12는 비 투과 영역을 나타낸 것이다.
그러나, 상기와 같은 하프 톤을 이용한 소오스/드레인 전극의 형성에서는 식각과정에서 다음과 같은 문제가 발생하게 된다.
도 3a와 도 3b는 이러한 채널 층과 소오스/드레인 전극의 형성과정에서 식각을 두 번하게 되는 지점을 나타내고, 확대한 도면으로서, 상기 하프 톤 패터닝으로 상기 채널 층과 상기 소오스/드레인 전극을 형성하는 경우 하프 톤 영역(20)은 박막 트랜지스터의 채널 층에 나타나고, 형성되지만 어레이 기판 상에서는 박막 트랜지스터 외곽 부와 게이트라인(25)과 데이타 라인(23)이 이중 식각 되어, 식각 후 상기 전극라인들의 치수 불 균일이 발생하고, 심하게는 단선이 발생하여 생산 수율 저하를 초래하는 문제점이 있다. 이러한 문제는 포토레지스트막(19a)과 소오스/드레인 전극(17a)과 액티브 층(13) 사이에 언더 컷이 발생하기 때문에 전극 재를 Al복합 층을 사용 할 경우에는 일반 전극라인의 습식 식각 공정은 불가능하게 될 문제가 발생한다.
따라서, 본 발명은 종래의 하프 톤 패터닝 과정중 일반 전극 선부(게이트 및 데이타 라인)와 박막 트랜지스터의 소오스/드레인 전극 부의 2중 식각을 방지하기 위하여 일반 전극 선부와 박막 트랜지스터의 외곽 둘레 부분에 하프 톤 영역보다는 투과율이 높으나, 완전 투과율 영역보다는 투과율이 낮은 세미 하프 톤 영역 부를 형성하여 박막 트랜지스터 액정표시장치의 제조 방법을 제공하는데 있고, 또한, 상기와 같은 세미 하프 톤 영역을 형성하는데 필요한 반 투과막을 전극 라인이 형성될 부분과 박막 트랜지스터의 가장자리 둘레에 형성하든지, 상기 반 투과막 대신에 분해능이하의 슬릿 바를 갖는 마스크를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조 방법은 상부면에 게이트전극선과 연결된 게이트가 형성되고, 상기 게이트전극선과 게이트를 덮도록 형성된 게이트 절연막, 상기 게이트와 대응하는 부분에 형성된 액티브층, 상기 게이트전극선과 직교하는 데이터전극선과 연결되게 액티브층 상에 형성된 소오스/드레인용 금속막이 차례로 형성되는 절연 기판을 제공하는 단계; 상기 소오스/드레인용 전극을 덮도록 포토레지스트막을 도포하는 단계; 상기 포토레지스트막을 노광 및 현상하여 두께가 감소된 하프 톤 영역과 세미 하프 톤 영역을 포함하되, 상기 하프 톤 영역은 상기 게이트와 대응하여 채널이 형성될 영역 상부에 배치되고, 상기 세미 하프 톤 영역은 소오스/드레인 전극이 형성될 영역의 가장자리 상부에 배치되는 포토레지스트막 패턴을 형성하는 단계; 상기 포토레지스트막 패턴을 식각 마스크로 하여 상기 소오스/드레인 금속막, 채널 층 부분을 식각 하는 단계; 식각 마스크로서 상기 포토레지스트막 패턴을 사용하면서, 상기 포토레지스트막 패턴의 하프 톤 영역과 세미 하프 톤 영역을 이용하여, 채널 층이 형성될 영역 상부의 소오스/드레인 금속 막과 도핑된 비정질 실리콘 막을 식각 하는 것에 의해 소오스/드레인 전극과 상기 소오스/드레인 전극 보다 상대적으로 넓은 영역을 채널 층을 형성하는 단계를 포함하되, 상기 포토레지스트막 패턴의 상기 세미 하프 톤 영역의 두께가 상기 하프 톤 영역의 두께보다 같거나 작고, 상기 포토레지스트막 패턴의 세미 하프 톤 영역은 상기 데이터 전극선의 가장자리 부분과 트랜지스터 가장자리 둘레이며, 상기 포토레지스트막 패턴의 세미 하프 톤 영역은 게이트 전극과 ITO 전극을 동시에 형성 할 때, 상기 하프 톤 패턴이 되는 픽셀 지역 부분외에 상기 게이트 전극선 주변을 따라서 형성하는 것을 특징으로 한다.
또한, 상기와 같은 하프 톤 패터닝 공정에서 사용되는 것으로, 투명성 석영 기판상에 형성된 비 투과막; 상기 석영 기판 상에 하프 톤 패터닝을 위하여 증착된 제 1투과막; 상기 석영 기판 상에 세미 하프 톤 패터닝을 위한 제 2투과막; 상기 제 2투과막은 제 1투과막에 비해 투과율이 같거나 낮은 것; 상기 하프 톤 패터닝 또는 세미 하프 톤 패터닝을 위하여 해상도가 석영 기판보다 낮은 슬릿 바를 이용하는 것을 특징으로 한다.
본 발명에 의하면, 이중 식각으로 치수 불량이나, 단선이 발생할 우려가 있는 액정표시장치 어레이 기판의 전극선 부와 박막 트랜지스터 가장자리 둘레부분에 세미 하프 톤 영역을 형성하여 빛의 간섭으로 하프 톤의 포토레지스트막 두께 및 프로파일이 변화하는 현상을 동시에 방지 할 수 있는 효과가 있다. 상기 마스크 상 에 반 투과막을 추가하거나, 분해능이하의 슬릿 바를 설치하여, 상기 세미 하프 톤을 포토레지스트막에 형성하여 상기의 제조 공정을 정확히 수행할 수 있다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면에 의거하여 상세히 설명하도록 한다.
도 4a 내지 도 4e는 본 발명에 따른 하프 톤 패턴닝에 의한 박막 트랜지스터 액정표시장치 제조 공정을 나타낸 단면도로서, 도시된 바와 같이, 공정단계는 투명성 유리 기판(100)상에 게이트 금속 막을 증착 하고, 게이트 전극(50)을 형성하는 단계; 상기 게이트 전극(50)상에 게이트 절연 막(11)과 액티브 층(13,15) 및 소오스/드레인 금속막(17)을 차례로 증착한 다음 상기 소오스/드레인 금속 막(17)상에 포토레지스트막(19)을 도포 하는 단계; 비 투과 영역(12)과 완전 투과영역 및 하프 톤 영역(16)과 세미 하프 톤 영역(30)으로 이루어진 마스크를 사용하여 노광 및 현상하여 두께가 각각 상이한 하프 톤 영역, 상기 하프 톤 영역보다는 얇은 세미 하프 톤 영역으로 이루어진 하프 톤을 패터닝(19)하는 단계; 상기 패턴닝된 하프 톤을 마스크로 사용하여 식각 하고, 소오스/드레인 전극이 될 영역(17)을 한정하는 단계; 상기 채널 층 상부에 위치하고, 상기 소오스/드레인 전극(17a)이 될 영역의 가장자리 상부에 형성된 세미 하프 톤(19a)을 제거하고, 식각 하여 채널 층(13)과 소오스/드레인 전극(17a)을 형성하는 단계로 이루어져 있다.
상기와 같은 단계를 거치는 경우에 게이트 라인과 데이타 라인과 소오스/드레인 전극 형성하는 과정에 일정범위의 세미 하프 톤 영역이 있으므로, 식각을 두번하게 되더라도 치수의 불균형이 발생하지 않는다. 또한, 포토레지스트막과 엑티 브 층 사이에 형성된 전극들은 언더 컷트에 의하여 패이게 되더라도 실제 전극 영역으로 형성될 영역은 한번만 식각 되는 결과와 같으므로 치수의 불균형과 단선이 발생하지 않게 된다.
도 5a 내지 도 5b는 본 발명에 따른 반 투과형및 슬릿형 하프 톤 마스크를 나타낸 구조도로서, 도시한 바와 같이, 상기 도 3a와 도 3b의 하프 톤이 형성된 영역에서 박막 트랜지스터 둘레의 가장자리, 전극선 가장자리 부분에 세미 하프 톤 영역(40a)을 형성한 마스크 패턴을 사용하는데 도 5a는 반 투과막에 의하여 형성된 마스크 패턴이고, 도 5b는 분해능이하의 슬릿형 바를 사용하여 형성한 마스크 패턴이다.(도시하였지만, 설명하지 않은 20a는 채널 층 영역의 하프 톤, 12는 비투과영역, 40b는 슬릿형 바에 의해 형성된 세미 하프 톤 영역)
도 5c는 상기 5b의 A-A'부분의 도시한 단면도로서, 기존의 하프 톤 마스크에 전극선이 될 영역의 좌우측에 해상도 이하의 슬릿 바(40b, 20b) 를 형성하여 주므로 세미 하프 톤을 형성하는데, 이때 하프 톤 영역의 투과율(30%)보다 낮은 투과율을 갖게하기 위하여 슬릿 바의 크기(a, a,)바와 전극선사이의 거리(b, b,) 조절한다. 예로써, 거리는 b,/(a,+ b,)≤ b/(a + b)의 범위로 한다.
이러한 마스크로 이루어진 어레이 기판의 박막 트랜지스터와 전극선들은 식각 과정에서 발생할 수 있는 단선과 치수 불 균형등을 방지 할 수 있게 된다.
이상에서와 같이, 본 발명은 공정수를 줄이기 위하여 도입된 4마스크 공정을 진행하게 되면, 게이트/드레인 전극과 채널 층을 동시에 형성하는 과정에서 세미 하프 톤 영역을 추가로 만들어 이중 식각에 의하여 발생할 치수 불균형과 단선을 막을 수 있는 효과가 있다.
또한, 박막 트랜지스터 주변부에도 동일한 세미 하프 톤 영역을 패터닝할 수 있어, 박막 트랜지스터 끝단부에서 빛의 간섭으로 하프 톤 포토레지스트막의 두께 및 프로파일이 변화하는 현상도 제거 할 수 있다.
기존의 하프 톤 마스크로는 형성할 수 없는 세미 하프 톤 영역을 본 발명에서 제시한 마스크를 사용하면, 제조 공정을 하는 데, 또 다른 공정을 추과 할 필요가 없게 된다.
본 발명은 상기 한 실시 예에 한정되지 않고 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능 할 것이다.
Claims (7)
- 상부면에 게이트전극선과 연결된 게이트가 형성되고, 상기 게이트전극선과 게이트를 덮도록 형성된 게이트 절연막, 상기 게이트와 대응하는 부분에 형성된 액티브층, 상기 게이트전극선과 직교하는 데이터전극선과 연결되게 액티브층 상에 형성된 소오스/드레인용 금속막이 차례로 형성되는 절연 기판을 제공하는 단계;상기 소오스/드레인용 전극을 덮도록 포토레지스트막을 도포하는 단계;상기 포토레지스트막을 노광 및 현상하여 두께가 감소된 하프 톤 영역과 세미 하프 톤 영역을 포함하되, 상기 하프 톤 영역은 상기 게이트와 대응하여 채널이 형성될 영역 상부에 배치되고, 상기 세미 하프 톤 영역은 소오스/드레인 전극이 형성될 영역의 가장자리 상부에 배치되는 포토레지스트막 패턴을 형성하는 단계;상기 포토레지스트막 패턴을 식각 마스크로 하여 상기 소오스/드레인 금속막, 채널 층 부분을 식각 하는 단계;식각 마스크로서 상기 포토레지스트막 패턴을 사용하면서, 상기 포토레지스트막 패턴의 하프 톤 영역과 세미 하프 톤 영역을 이용하여, 채널 층이 형성될 영역 상부의 소오스/드레인 금속 막과 도핑된 비정질 실리콘 막을 식각 하는 것에 의해 소오스/드레인 전극과 상기 소오스/드레인 전극 보다 상대적으로 넓은 영역을 채널 층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조 방법.
- 제 1항에 있어서,상기 포토레지스트막 패턴의 상기 세미 하프 톤 영역의 두께가 상기 하프 톤 영역의 두께보다 같거나 작은 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조 방법.
- 제 1항에 있어서,상기 포토레지스트막 패턴의 세미 하프 톤 영역은 상기 데이터 전극선의 가장자리 부분과 트랜지스터 가장자리 둘레인 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조 방법.
- 제 1항에 있어서,상기 포토레지스트막 패턴의 세미 하프 톤 영역은 게이트 전극과 ITO 전극을 동시에 형성 할때, 상기 하프 톤 영역이 되는 픽셀 지역 부분 외에 상기 게이트 전극선 주변을 따라서 형성하는 것을 특징으로 박막 트랜지스터 액정표시장치의 제조 방법.
- 투명성 석영 기판 상에 형성된 비 투과막;상기 석영 기판 상에 하프 톤 패터닝을 위하여 증착된 제 1투과막;상기 석영 기판 상에 세미 하프 톤 패터닝을 위한 제 2투과막을 포함하는 것을 특징으로 하는 마스크.
- 제 5항에 있어서,상기 제 2투과막은 제 1투과막에 비해 투과율이 같거나 낮은 것을 특징으로 하는 것을 특징으로 하는 마스크.
- 제 5항에 있어서,상기 하프 톤 패터닝 또는 세미 하프 톤 패터닝을 위하여 해상도가 석영 기판보다 낮은 슬릿 바를 이용하는 것을 특징으로 하는 마스크.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087513A KR100735193B1 (ko) | 2000-12-30 | 2000-12-30 | 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087513A KR100735193B1 (ko) | 2000-12-30 | 2000-12-30 | 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020057224A KR20020057224A (ko) | 2002-07-11 |
| KR100735193B1 true KR100735193B1 (ko) | 2007-07-03 |
Family
ID=27690354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000087513A KR100735193B1 (ko) | 2000-12-30 | 2000-12-30 | 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100735193B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656233B (zh) * | 2008-08-22 | 2012-10-24 | 群康科技(深圳)有限公司 | 薄膜晶体管基板的制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379684B1 (ko) * | 2001-04-20 | 2003-04-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 액정표시소자 제조방법 |
| KR100865258B1 (ko) * | 2002-09-19 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 제조방법 |
| KR100653264B1 (ko) * | 2002-10-16 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법 |
| KR100965589B1 (ko) * | 2003-11-29 | 2010-06-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시장치의 제조방법 |
| KR20060069081A (ko) | 2004-12-17 | 2006-06-21 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR101067939B1 (ko) * | 2005-02-14 | 2011-09-26 | 엘지디스플레이 주식회사 | 유기전계발광표시소자의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142531A (ja) * | 1993-06-25 | 1995-06-02 | Sony Corp | 転写マスク及びそれを用いたレジストパターン形成方法 |
| KR20000001757A (ko) * | 1998-06-13 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
| KR20000019505A (ko) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | 회절노광을 이용한 액정 표시 장치 제조 방법 |
| KR20000019504A (ko) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | 액정 표시 장치 제조 방법 |
| KR20000075031A (ko) * | 1999-05-28 | 2000-12-15 | 윤종용 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
-
2000
- 2000-12-30 KR KR1020000087513A patent/KR100735193B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142531A (ja) * | 1993-06-25 | 1995-06-02 | Sony Corp | 転写マスク及びそれを用いたレジストパターン形成方法 |
| KR20000001757A (ko) * | 1998-06-13 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
| KR20000019505A (ko) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | 회절노광을 이용한 액정 표시 장치 제조 방법 |
| KR20000019504A (ko) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | 액정 표시 장치 제조 방법 |
| KR20000075031A (ko) * | 1999-05-28 | 2000-12-15 | 윤종용 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656233B (zh) * | 2008-08-22 | 2012-10-24 | 群康科技(深圳)有限公司 | 薄膜晶体管基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020057224A (ko) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325079B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100846974B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| TWI247965B (en) | Method for manufacturing gray tone mask | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| KR20010108835A (ko) | 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크 | |
| JP4567589B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR20000034859A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| JP5917015B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| JP5430075B2 (ja) | マスク、それによって薄膜トランジスタを形成する方法及び薄膜トランジスタ | |
| US6391499B1 (en) | Light exposure mask and method of manufacturing the same | |
| KR100735193B1 (ko) | 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크 | |
| KR20070045751A (ko) | 포토 마스크 | |
| US6746887B1 (en) | Method of preventing a data pad of an array substrate from overetching | |
| KR101328852B1 (ko) | 반 투과 마스크 | |
| KR100658068B1 (ko) | 수직형 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 | |
| JPH0961811A (ja) | 液晶パネル | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR20020002051A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100852830B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170523 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 13 |