KR100663294B1 - 박막 트랜지스터 액정표시장치 제조방법 - Google Patents
박막 트랜지스터 액정표시장치 제조방법 Download PDFInfo
- Publication number
- KR100663294B1 KR100663294B1 KR1020000087251A KR20000087251A KR100663294B1 KR 100663294 B1 KR100663294 B1 KR 100663294B1 KR 1020000087251 A KR1020000087251 A KR 1020000087251A KR 20000087251 A KR20000087251 A KR 20000087251A KR 100663294 B1 KR100663294 B1 KR 100663294B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- film
- drain electrode
- region
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 9
- 239000010409 thin film Substances 0.000 title claims abstract description 8
- 239000010408 film Substances 0.000 claims abstract description 85
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 방법은, 투명성 절연기판 상에 게이트를 형성하는 단계; 상기 게이트를 포함한 기판의 전체 영역 상에 게이트절연막, 비정질실리콘막, 도핑된 비정질실리콘막, 소오스/드레인전극용 금속막을 차례로 증착하는 단계; 상기 금속막 상에 포토레지스트막을 도포하는 단계; 상기 포토레지스트막에 대해서 소오스/드레인전극 형성 영역을 가리는 제1마스크를 이용하면서 채널층 형성 영역에 하프 톤 패턴이 형성될 수 있도록 하는 노광량으로 1차 노광하는 단계; 상기 1차 노광된 포토레지스트막에 대해서 소오스/드레인 전극 형성 영역과 채널층 형성 영역을 가리는 제2마스크를 이용하여 2차 노광한 후 현상해서 상기 채널층 형성 영역에 소오스/드레인 전극 형성 영역 보다 두께가 얇은 하프 톤 패턴이 형성된 포토레지스트막을 형성하는 단계; 상기 하프 톤 패턴이 형성된 포토레지스트막을 이용해서 소오스/드레인전극용 금속막과 도핑된 비정질실리콘막을 차례로 식각하여 소오스/드레인전극이 형성될 영역을 한정함과 아울러 액티브층을 형성하는 단계; 및 상기 포토레지스트막의 하프 톤 패턴을 제거하고, 상기 하프 톤 패턴이 제거되어 노출된 소오스/드레인전극용 금속막과 그 아래의 도핑된 비정질실리콘막을 연속적으로 식각하여 소오스/드레인전극과 오믹층 및 채널층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
Description
도 1a 내지 도 1d는 종래의 4-마스크 공정을 이용한 박막 트랜지스터 액정표시장치 제조방법을 공정별로 도시한 단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치 제조방법을 공정별로 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
217c: 제1마스크 217d: 제2마스크
215,215d,215h: 포토레지스트막 210h: 소오스/드레인전극
209h: 오믹층 207h: 채널층
205: 게이트절연막 201: 투명성 절연기판
본 발명은 액정표시장치 제조방법에 관한 것으로, 보다 구체적으로는, 두 개의 마스크를 이용하여 포토레지스트막에 균일한 하프 톤(HALF TONE) 패턴을 형성하는 박막 트랜지스터 액정표시장치 제조방법에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor: 이하 TFT라 한다) 액정표시장치의 어레이 공정은 8-마스크 공정, 7-마스크 공정, 6-마스크 공정 및 5-마스크 공정을 사용하고 있다.
그러나, 공정이 많게 되면 제조 시간과 제조 원가의 상승이 뒤따르는 문제점이 발생한다. 따라서, 공정을 단축하기 위하여 많은 노력을 하고 있는데, 특히, 액티브(active)층과 소오스/드레인(source and drain)전극을 하나의 마스크를 이용해 형성하는 4-마스크 공정이 활발히 진행되고 있다.
도 1a 내지 도 1d는 종래의 4-마스크 공정을 이용한 TFT LCD 제조방법의 공정별 단면도이다.
도 1a 내지 도 1d에 도시된 바와 같이, 투명성 절연기판(101) 상에 게이트(103)를 형성하기 위하여 제1마스크 공정을 수행하고, 그런다음, 상기 게이트(103)가 형성된 투명성 절연기판(101) 상에 게이트절연막(105)과, 비정질실리콘막(a-Si:H), 도핑된 비정질실리콘막(n+ a-Si), 소오스/드레인전극용 금속막을 차례로 증착한다. 이어서, 상기 소오스/드레인전극용 금속막에 소오스/드레인 마스크를 이용한 제2마스크 공정을 수행하여 소오스/드레인전극(110)을 형성한 다음, 상기 형성된 소오스/드레인전극(110) 상에 보호막(113)을 증착하고, 제3마스크 공정으로 상기 보호막(113)을 패터닝하여 상기 드레인전극의 일부분을 오픈시키는 비아홀을 형성하다. 그리고나서, 상기 보호막(113) 상에 투명 금속막인 ITO(Indium Thin Oxide) 금속막을 증착한 후, 제4마스크 공정을 통해 상기 ITO 금속막을 패터닝하여 비아홀을 통해 드레인전극과 연결되는 화소전극을 형성한다.
그러나, 상기와 같은 4-마스크 공정이 기존의 5-마스크 공정과 다른 점은 상기 5-마스크 공정이 투명성 절연기판 상에 게이트를 형성한 후, 게이트절연막, 액티브층을 차례로 증착하고, 각각에 마스크 공정을 거쳐 식각하는 과정을 거쳤으나, 상기 4-마스크 공정은 게이트 형성 후, 소오스/드레인전극용 금속막까지 연속으로 증착한 후, 식각 공정을 거쳐 소오스/드레인 전극 및 채널층을 동시에 형성하는 것이다.
그러므로, 상기 4-스크 공정에서는 도핑된 비정질실리콘막의 증착 후, 액티브층을 식각하지 않고, 소오스/드레인전극용 금속막을 연속적으로 증착하여 한 번의 마스크 공정으로 소오스/드레인전극 및 액티브층을 형성하기 때문에, 이러한 4-마스크 공정의 경우는 상기 도핑된 비정질실리콘막이 에천트(etchant)에 노출되지 않도록 함으로써 오믹(ohmic) 특성을 향상시킬 수 있고, 특히, 공정 수를 줄일 수 있어서 제조 단가를 낮추는 효과가 있다.
따라서, 상기와 같은 4-마스크 공정이 성공적으로 이루어지기 위해서는 소오스/드레인전극 및 액티브층을 형성하기 위한 마스크로 포토레지스트막(PR) 패턴을 형성할 때, 채널층 부분의 포토레지스트막의 두께가 소오스/드레인전극 부분의 두께 보다 얇은 하프 톤(HALF TONE) 패턴의 형성이 매우 중요하다. 상기 하프 톤 패턴을 형성하기 위하여, 종래에는 소오스/드레인 마스크를 이용하여 소오스/드레인전극 및 채널층을 형성할 때, 채널층 형성 영역에 대응하는 마스크 부분을 노광량을 줄일 수 있는 슬릿형으로 하고 있다.
그러나, 상기와 같은 종래의 슬릿형 마스크를 이용한 하프 톤 패턴 형성방법은 노광 과정에서 빛이 회절하여 포토레지스트막의 하프 톤 패턴이 불균일하게 되는 문제점을 가지고 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 채널층 형성 영역에 대응해서 균일한 하프 톤 패턴을 형성할 수 있는 박막 트랜지스터 액정표시장치 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 투명성 절연기판 상에 게이트를 형성하는 단계; 상기 게이트를 포함한 기판의 전체 영역 상에 게이트절연막, 비정질실리콘막, 도핑된 비정질실리콘막, 소오스/드레인전극용 금속막을 차례로 증착하는 단계; 상기 금속막 상에 포토레지스트막을 도포하는 단계; 상기 포토레지스트막에 대해서 소오스/드레인전극 형성 영역을 가리는 제1마스크를 이용하면서 채널층 형성 영역에 하프 톤 패턴이 형성될 수 있도록 하는 노광량으로 1차 노광하는 단계; 상기 1차 노광된 포토레지스트막에 대해서 소오스/드레인 전극 형성 영역과 채널층 형성 영역을 가리는 제2마스크를 이용하여 2차 노광한 후 현상해서 상기 채널층 형성 영역에 소오스/드레인 전극 형성 영역 보다 두께가 얇은 하프 톤 패턴이 형성된 포토레지스트막을 형성하는 단계; 상기 하프 톤 패턴이 형성된 포토레지스트막을 이용해서 소오스/드레인전극용 금속막과 도핑된 비정질실리콘막을 차례로 식각하여 소오스/드레인전극이 형성될 영역을 한정함과 아울러 액티브층을 형성하는 단계; 및 상기 포토레지스트막의 하프 톤 패턴을 제거하고, 상기 하프 톤 패턴이 제거되어 노출된 소오스/드레인전극용 금속막과 그 아래의 도핑된 비정질실리콘막을 연속적으로 식각하여 소오스/드레인전극과 오믹층 및 채널층을 형성하는 단계;를 포함하는 TFT LCD 제조방법을 제공한다.
여기서, 상기 채널층 영역에 하프 톤 패턴을 형성할 때, 소오스/드레인전극 부분과 포토레지스트막의 경계부분의 테이퍼 앵글을 20°∼80°로 형성한다.
여기서, 상기 채널층 영역에 하프 톤 패턴을 형성할 때, 소오스/드레인전극 부분과 포토레지스트막의 경계부분의 테이퍼 앵글을 20°∼80°로 형성한다.
본 발명에 따르면, 종래의 4-마스크 공정 보다 한 개 많은 5매의 마스크를 사용하기는 하지만, 소오스/드레인 마스크 공정에서 2매의 마스크를 사용하였을 뿐 공정수의 증가는 없으며, 2매의 마스크를 사용함으로써 포토레지스트막에 균일한 하프 톤 패턴을 형성할 수 있다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 TFT LCD 제조방법을 공정별로 도시한 단면도이다.
여기서, 본 발명은 도 1a 내지 도 1d에서 설명한 4-마스크 공정과 거의 동일 하지만, 소오스/드레인 마스크 공정에서 차이가 있다. 따라서, 이하의 설명은 상이한 부분을 중점으로 하여 설명하도록 한다.
도 2a를 참조하면, 제1마스크 공정을 통해 게이트(203)가 형성된 투명성 절연기판(201) 상에 게이트절연막(205), 비정질실리콘막(207), 도핑된 비정질실리콘막(209) 및 소오스/드레인전극용 금속막(210)을 연속적으로 증착한다.
도 2b를 참조하면, 소오스/드레인전극용 금속막(210) 상에 포토레지스트막(215b)을 도포한다.
도 2c를 참조하면, 소오스/드레인전극 형성 영역을 가리는 제1마스크(217c)를 이용하여 포토레지스트막(215)을 노광하되, 채널층 형성 영역에 하프 톤 패턴이 형성될 수 있도록 하는 노광량으로 1차 노광한다.
도 2d를 참조하면, 상기 1차 노광된 포토레지스트막(215)에 대해 소오스/드레인전극 형성 영역과 채널층 형성 영역 모두를 가리는 제2마스크(217d)를 이용하여 2차 노광한다.
도 2e를 참조하면, 2차 노광이 수행된 포토레지스트막을 현상하여 채널층 영역에 대응하여 소오스/드레인전극 형성 영역에 형성된 부분 보다 얇은 두께의 하프 톤 패턴을 갖는 포토레지스트막(215d)을 형성한다.
도 2f 내지 도 2g를 참조하면, 상기 하프 톤 패턴을 갖는 포토레지스트막(215d)을 이용해서 소오스/드레인전극용 금속막을 습식식각한 후, 도핑된 비정질실리콘막(209)과 비정질실리콘막(207)을 건식식각하여 소오스/드레인전극이 형성될 영역을 한정함과 아울러 액티브층을 형성한다.
도 2h를 참조하면, 채널층 영역 상에 형성된 하프 톤 패턴 부분을 포토레지스트 에싱 공정을 통해 제거한 후, 이렇게 얻어진 포토레지스트막(215h)를 이용해서 상기 하프 톤 패턴 부분이 제거되어 노출된 소오스/드레인전극용 금속막 부분과 그 아래의 도핑된 비정질실리콘막 및 비정질실리콘막의 표면을 연속적으로 식각하여 소오스/드레인전극(210h)과 오믹층(209h) 및 채널층(207h)을 형성한다.
도 2a를 참조하면, 제1마스크 공정을 통해 게이트(203)가 형성된 투명성 절연기판(201) 상에 게이트절연막(205), 비정질실리콘막(207), 도핑된 비정질실리콘막(209) 및 소오스/드레인전극용 금속막(210)을 연속적으로 증착한다.
도 2b를 참조하면, 소오스/드레인전극용 금속막(210) 상에 포토레지스트막(215b)을 도포한다.
도 2c를 참조하면, 소오스/드레인전극 형성 영역을 가리는 제1마스크(217c)를 이용하여 포토레지스트막(215)을 노광하되, 채널층 형성 영역에 하프 톤 패턴이 형성될 수 있도록 하는 노광량으로 1차 노광한다.
도 2d를 참조하면, 상기 1차 노광된 포토레지스트막(215)에 대해 소오스/드레인전극 형성 영역과 채널층 형성 영역 모두를 가리는 제2마스크(217d)를 이용하여 2차 노광한다.
도 2e를 참조하면, 2차 노광이 수행된 포토레지스트막을 현상하여 채널층 영역에 대응하여 소오스/드레인전극 형성 영역에 형성된 부분 보다 얇은 두께의 하프 톤 패턴을 갖는 포토레지스트막(215d)을 형성한다.
도 2f 내지 도 2g를 참조하면, 상기 하프 톤 패턴을 갖는 포토레지스트막(215d)을 이용해서 소오스/드레인전극용 금속막을 습식식각한 후, 도핑된 비정질실리콘막(209)과 비정질실리콘막(207)을 건식식각하여 소오스/드레인전극이 형성될 영역을 한정함과 아울러 액티브층을 형성한다.
도 2h를 참조하면, 채널층 영역 상에 형성된 하프 톤 패턴 부분을 포토레지스트 에싱 공정을 통해 제거한 후, 이렇게 얻어진 포토레지스트막(215h)를 이용해서 상기 하프 톤 패턴 부분이 제거되어 노출된 소오스/드레인전극용 금속막 부분과 그 아래의 도핑된 비정질실리콘막 및 비정질실리콘막의 표면을 연속적으로 식각하여 소오스/드레인전극(210h)과 오믹층(209h) 및 채널층(207h)을 형성한다.
여기서, 본 발명에 의한 하프 톤 패턴 형성 과정은 2매의 마스크를 사용하지만, 포토 공정은 한번만 진행한다. 즉, 소오스/드레인 마스크를 사용하여 채널층 영역의 포토레지스트막을 하프 톤(Half Tone)으로 패턴할 때 기존의 5-마스크 공정에서 진행할 때의 소오스/드레인 마스크는 채널층 영역에 남아야 하는 포토레지스트막의 두께를 고려하여 하프 톤 패턴을 형성할 수 있도록 하는 광량으로 노광하여 하프 톤 패턴 형성을 위하여 사용하고, 그 후, 소오스/드레인전극 형성 영역과 채널층 형성 영역 모두를 가리는 새로운 마스크로 소오스/드레인 영역 이외의 포토레지스트막를 모두 제거함으로써 균일한 하프 톤을 형성할 수 있다.
이상에서와 같이, 본 발명은 5-마스크 공정에서 4-마스크 공정으로 전환하기 위해서는 소오스/드레인 마스크로 포토레지스트막 패턴을 형성할 때 채널층 부분의 포토레지스트막의 두께를 소오스/드레인전극 부분의 포토레지스트막 두께 보다 얇게 형성하는 균일한 하프 톤 패턴의 형성이 무엇보다 중요한데, 하나의 소오스/드레인 마스크 공정에서 2매의 마스크를 사용하면서 노광량을 조절함으로써 균일한 하프 톤 패턴을 형성할 수 있다.
또한, 이러한 균일한 하프 톤 패턴 형성방법은 공정상의 구조를 바꾸지 않는 한 기존의 소오스/드레인 마스크를 그대로 사용할 수 있는 장점이 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (3)
- 투명성 절연기판 상에 게이트를 형성하는 단계;상기 게이트를 포함한 기판의 전체 영역 상에 게이트절연막, 비정질실리콘막, 도핑된 비정질실리콘막, 소오스/드레인전극용 금속막을 차례로 증착하는 단계;상기 금속막 상에 포토레지스트막을 도포하는 단계;상기 포토레지스트막에 대해서 소오스/드레인전극 형성 영역을 가리는 제1마스크를 이용하면서 채널층 형성 영역에 하프 톤 패턴이 형성될 수 있도록 하는 노광량으로 1차 노광하는 단계;상기 1차 노광된 포토레지스트막에 대해서 소오스/드레인 전극 형성 영역과 채널층 형성 영역을 가리는 제2마스크를 이용하여 2차 노광한 후 현상해서 상기 채널층 형성 영역에 소오스/드레인 전극 형성 영역 보다 두께가 얇은 하프 톤 패턴이 형성된 포토레지스트막을 형성하는 단계;상기 하프 톤 패턴이 형성된 포토레지스트막을 이용해서 소오스/드레인전극용 금속막과 도핑된 비정질실리콘막을 차례로 식각하여 소오스/드레인전극이 형성될 영역을 한정함과 아울러 액티브층을 형성하는 단계; 및상기 포토레지스트막의 하프 톤 패턴을 제거하고, 상기 하프 톤 패턴이 제거되어 노출된 소오스/드레인전극용 금속막과 그 아래의 도핑된 비정질실리콘막을 연속적으로 식각하여 소오스/드레인전극과 오믹층 및 채널층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 삭제
- 제 1 항에 있어서,상기 채널층 영역에 하프 톤 패턴을 형성할 때, 소오스/드레인전극 부분과 포토레지스트막의 경계부분의 테이퍼 앵글을 20°∼80°로 형성하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087251A KR100663294B1 (ko) | 2000-12-30 | 2000-12-30 | 박막 트랜지스터 액정표시장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087251A KR100663294B1 (ko) | 2000-12-30 | 2000-12-30 | 박막 트랜지스터 액정표시장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020057019A KR20020057019A (ko) | 2002-07-11 |
| KR100663294B1 true KR100663294B1 (ko) | 2007-01-02 |
Family
ID=27690129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000087251A KR100663294B1 (ko) | 2000-12-30 | 2000-12-30 | 박막 트랜지스터 액정표시장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100663294B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010090489A3 (ko) * | 2009-02-06 | 2010-11-25 | 주식회사 엘지화학 | 절연된 도전성 패턴의 제조 방법 및 적층체 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048699B1 (ko) * | 2003-12-31 | 2011-07-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자의 제조방법 |
| KR101021719B1 (ko) * | 2004-03-27 | 2011-03-15 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| JP5063936B2 (ja) * | 2006-06-08 | 2012-10-31 | 三菱電機株式会社 | Ｔｆｔアレイ基板の製造方法 |
| TWI747690B (zh) * | 2020-12-28 | 2021-11-21 | 友達光電股份有限公司 | 顯示裝置及其製作方法 |
-
2000
- 2000-12-30 KR KR1020000087251A patent/KR100663294B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010090489A3 (ko) * | 2009-02-06 | 2010-11-25 | 주식회사 엘지화학 | 절연된 도전성 패턴의 제조 방법 및 적층체 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020057019A (ko) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750087B2 (en) | Thin film transistor array, fabrication method thereof, and liquid crystal display device employing the same | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US5441905A (en) | Process of making self-aligned amorphous-silicon thin film transistors | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| JP5917015B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR20080105987A (ko) | Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100735193B1 (ko) | 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR20010011855A (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100707016B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| US7238556B2 (en) | Thin film transistor structure and method of manufacturing the same | |
| KR100200350B1 (ko) | 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100384797B1 (ko) | 액정표시장치의에칭스톱퍼제조방법 | |
| KR100290919B1 (ko) | 박막트랜지스터제조방법 | |
| KR20070064904A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100671521B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |