JP2006210899A - Soiウエーハの製造方法及びsoiウェーハ - Google Patents

Soiウエーハの製造方法及びsoiウェーハ Download PDF

Info

Publication number
JP2006210899A
JP2006210899A JP2005374889A JP2005374889A JP2006210899A JP 2006210899 A JP2006210899 A JP 2006210899A JP 2005374889 A JP2005374889 A JP 2005374889A JP 2005374889 A JP2005374889 A JP 2005374889A JP 2006210899 A JP2006210899 A JP 2006210899A
Authority
JP
Japan
Prior art keywords
soi
wafer
layer
single crystal
transparent insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005374889A
Other languages
English (en)
Inventor
Atsuo Ito
厚雄 伊藤
Yoshihiro Kubota
芳宏 久保田
Kiyoshi Mitani
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2005374889A priority Critical patent/JP2006210899A/ja
Priority to PCT/JP2006/313909 priority patent/WO2007074550A1/ja
Priority to EP06781029.1A priority patent/EP1981063B1/en
Priority to KR1020087017506A priority patent/KR100972213B1/ko
Publication of JP2006210899A publication Critical patent/JP2006210899A/ja
Priority to US12/163,743 priority patent/US8236667B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】透明絶縁性基板とSOI層と熱歪、剥離、ひび割れ等の発生を簡易な工程で防止でき、SOI層の膜厚均一性の高いSOIウエーハの製造方法を提供する。
【解決手段】単結晶シリコンウェーハ中にイオン注入してイオン注入層を形成し、該単結晶シリコンウェーハのイオン注入面及び/又は透明絶縁性基板の表面をプラズマ及び/又はオゾンで処理し、単結晶シリコンウェーハのイオン注入面と透明絶縁性基板の表面とを前記処理をした表面を接合面として室温で密着させて接合し、イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離して透明絶縁性基板上にSOI層を形成して得られたSOIウェーハに、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下でSOI層表面を平坦化する熱処理を施す。
【選択図】図1

Description

本発明は、SOIウエーハの製造方法及びSOIウェーハに関するものであり、特に透明絶縁性基板上にSOI層を形成するSOIウエーハの製造方法及びSOIウェーハに関するものである。
絶縁体上にシリコン単結晶層が形成されたSOI(Silicon On Insulator)構造を有するSOIウェーハは、高密度の半導体集積回路を作製するのに適し、例えばTFT−LCD(Thin Film Transistor−Liquid Crystal Display、薄膜トランジスタ液晶ディスプレイ)などの光学デバイスにも期待されている。
このような光学デバイスには、例えば透明な石英基板上にSOI層を形成したSOIウェーハを用いる。この場合、基板が完全な絶縁体であるから、SOI層中のキャリアの移動度が基板に影響されず、極めて高くなり、特に高周波で駆動した場合の効果が著しい。しかも、このようなSOIウェーハではTFT領域の周辺に駆動回路を一体に形成することもでき、高密度の実装が可能である。
このような光学デバイスに用いるSOIウェーハは、SOI層の厚さを例えば0.5μm以下程度に薄くしなければならない。従って、石英基板とSOI層との接合は、このような厚さまでSOI層を薄膜化するための研削、研磨や、デバイス作製時にSOI層に掛かる熱的、機械的応力に耐えるように強固に接合している必要があり、そのため、高温熱処理により結合力を高めることが必要であった。
しかし、石英基板とSOI層では熱膨張係数が相違するため、接合するための加熱処理中、あるいは接合後の冷却中または研削、研磨中に熱歪による応力が生じ、石英基板やSOI層にひび割れが発生したり、これらが剥離して破損することがあった。このような問題は絶縁性透明基板が石英基板の場合に限らず、単結晶シリコンウェーハを熱膨張係数が異なる基板と接合する場合に必然的に生じる問題である。
この問題を解決するため、水素イオン注入剥離法を用いるSOIウェーハの製造方法において、結合熱処理工程と薄膜化工程とを交互に段階的に行い、熱処理時に発生する熱応力の影響を緩和する技術が開示されている(例えば特許文献1参照)。
特開平11−145438号公報
本発明は、透明絶縁性基板上にSOI層を形成するSOIウエーハの製造方法において、透明絶縁性基板とSOI層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を簡易な工程で防止でき、SOI層の膜厚均一性の高いSOIウエーハの製造方法及びSOIウェーハを提供することを目的とする。
上記目的達成のため、本発明は、単結晶シリコンウェーハと透明絶縁性基板とを接合後、前記単結晶シリコンウェーハを薄膜化することにより前記透明絶縁性基板上にSOI層を形成してSOIウェーハを製造する方法において、少なくとも、
単結晶シリコンウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウェーハ中にイオン注入層を形成する工程、
該単結晶シリコンウェーハのイオン注入面及び/又は前記透明絶縁性基板の表面を、プラズマ及び/又はオゾンで処理する工程
前記単結晶シリコンウェーハのイオン注入面と前記透明絶縁性基板の表面とを、前記処理をした表面を接合面として室温で密着させて接合する工程、
前記イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離し、前記透明絶縁性基板上にSOI層を形成し、SOIウェーハを得る工程、
前記得られたSOIウェーハに、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下でSOI層表面を平坦化する熱処理を施す工程、
を行なうことを特徴とするSOIウエーハの製造方法を提供する(請求項1)。
このように、単結晶シリコンウェーハのイオン注入面及び/又は透明絶縁性基板の表面をプラズマ及び/又はオゾンで処理すれば、ウェーハのイオン注入面及び/又は基板の表面にはOH基が増加して活性化する。従って、このような状態で単結晶シリコンウェーハと透明絶縁性基板とを、前記処理をした表面を接合面として室温で密着させ接合すれば、密着させた面が水素結合により強固に接合するので、その後結合力を高める高温熱処理を施さなくても十分に強固な接合となる。また、このように接合面が強固に接合しているので、その後イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離し、透明絶縁性基板上に薄いSOI層を形成することができるので、剥離のための熱処理を行なわなくても薄膜化ができる。従って、透明絶縁性基板と単結晶シリコンウェーハとの熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等が発生せずにSOIウェーハを製造することができる。また、水素イオン注入剥離法を用いるので、薄くて良好な膜厚均一性を有し、結晶性に優れたSOI層を有するSOIウェーハを製造することができる。さらに、SOI層形成後、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下でSOI層の表面を平坦化する熱処理を行うので、剥離工程により生じた表面粗れや、イオン注入により生じたSOI層表面近傍の結晶欠陥やダメージを除去することができる。
この場合、前記SOI層表面を平坦化する熱処理を施す工程の後に、
前記熱処理を施したSOIウェーハに熱酸化を行って、前記SOI層の表面に熱酸化膜を形成する工程、
前記熱酸化膜を除去することにより、前記SOI層の厚さを減ずる工程、
を行なうことが好ましい(請求項2)。
このように、SOI層表面を平坦化する熱処理を施したSOIウェーハに熱酸化を行ってSOI層の表面に熱酸化膜を形成し、これを除去してSOI層の厚さを減ずることにより、より薄くて良好な膜厚均一性を有し、さらに表面粗れ、結晶欠陥やダメージが十分に除去されたSOI層を有するSOIウェーハを製造することができる。
また、前記接合工程を行なった後、該接合ウェーハを100〜300℃で熱処理して結合力を高める工程を行ない、その後前記剥離工程を行なうことが好ましい(請求項3)。
このように、接合した単結晶シリコンウェーハ及び透明絶縁性基板を、熱歪が発生しないような100〜300℃という低温で熱処理してより結合力を高めてから、イオン注入層に衝撃を与えて機械的な剥離工程を行なえば、機械的応力による接合面の剥離、ひび割れ等の発生をより確実に防止してSOIウェーハを製造できる。
また、前記SOI層表面を平坦化する熱処理の温度を1100〜1350℃とすることことが好ましい(請求項4)。
このように、SOI層表面を平坦化する熱処理の温度を1100℃以上とすれば、比較的短い時間で表面粗さを改善できるし、1350℃以下とすれば、熱処理の際に重金属不純物による汚染や熱処理炉の耐久性の問題が生じずに、SOIウェーハを製造できる。
また、前記透明絶縁性基板を、石英基板、サファイヤ(アルミナ)基板、のいずれかとすることが好ましい(請求項5)。
このように、透明絶縁性基板を石英基板、サファイヤ(アルミナ)基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、光学デバイス作製に好適なSOIウェーハを製造できる。
さらに、前記イオン注入層を形成する際のイオン注入線量を、8×1016/cmより大きくすることが好ましい(請求項6)。
このように、イオン注入層を形成する際のイオン注入線量を、8×1016/cmより大きくすることにより、機械剥離を容易に行うことができる。
また、本発明は、上記のいずれかの製造方法により製造されたことを特徴とするSOIウェーハを提供する(請求項7)。
このように、上記のいずれかの製造方法により製造されたSOIウェーハであれば、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、より薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上にSOI層を持つSOIウエーハとなる。
本発明に従うSOIウェーハの製造方法であれば、単結晶シリコンウェーハと透明絶縁性基板を接合する前に、接合する表面をプラズマ及び/又はオゾンで処理することにより表面にOH基が増加して活性化するので、このような状態で単結晶シリコンウェーハと透明絶縁性基板とを室温で密着させ接合すると、密着させた面が水素結合により強固に接合する。従って、その後結合力を高める高温熱処理を施さなくても十分に強固な接合となる。また、このように接合面が強固に接合しているので、その後イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離し、透明絶縁性基板上に薄いSOI層を形成することができる。従って、剥離のための熱処理を行なわなくても薄膜化ができる。このようにして、透明絶縁性基板と単結晶シリコンとの熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等が発生せずにSOIウェーハを製造することができる。さらに、SOI層形成後、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下でSOI層の表面を平坦化する熱処理を行なうので、剥離工程により生じた表面粗れを除去できる。また、その後必要に応じてSOI層表面に熱酸化を形成、除去してSOI層の厚さを減ずることにより、より薄くて良好な膜厚均一性を有し、さらに表面粗れ、結晶欠陥やダメージをより効果的に除去できる。
また、本発明のSOIウェーハは、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、より薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上にSOI層を持つSOIウエーハとなる。
前述したように、透明絶縁性基板上にSOI層を形成するSOIウエーハの製造方法において、透明絶縁性基板とSOI層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を解決するために、水素イオン注入剥離法を用いるSOIウェーハの製造方法において、接合熱処理工程と薄膜化工程とを交互に段階的に行い、熱処理時に発生する熱応力の影響を緩和する技術が開示されている。
しかし、SOIウェーハの生産性向上の為に、より工程数が少なく、短時間で前記問題を解決する技術が望まれていた。
そこで本発明者らは、接合する面に予めプラズマ及び/又はオゾン処理を行なうことで熱処理をしなくても接合強度を高くし、また剥離の際にも機械的剥離を行なうことで熱処理をせずに剥離することに想到した。
また、従来イオン注入剥離法を用いる場合、剥離工程で発生したヘイズと呼ばれる表面粗れを除去したり、イオン注入により生じたSOI層表面近傍の結晶欠陥やダメージを除去するために、例えばタッチポリッシュと呼ばれる研磨代が5〜400nmと極めて少ない研磨を用いて鏡面研磨を行なっている。しかし、SOI層にこのような機械加工的要素を含む研磨をしてしまうと、SOI層の膜厚均一性が低下する可能性もあった。
そこで本発明者らは、そのようなSOI層の膜厚均一性の低下を防止するために、SOI層を形成した後、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下でSOI層の表面を平坦化する熱処理を行い、剥離工程により生じた表面粗れ等を除去し、その後必要に応じてSOI層表面に熱酸化を形成、除去してSOI層の厚さを減ずることにより、より薄くて良好な膜厚均一性を有し、さらに表面粗れ、結晶欠陥やダメージが十分に除去されたSOI層を形成できることに想到し、本発明を完成させた。
以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明に係るSOIウェーハの製造方法の一例を示す工程図である。
まず、単結晶シリコンウェーハ及び透明絶縁性基板を用意する(工程A)。
単結晶シリコンウェーハとしては特に限定されず、例えばチョクラルスキー法により育成された単結晶をスライスして得られたもので、例えば直径が100〜300mm、導電型がP型またはN型、抵抗率が10Ω・cm程度のものを用いることができる。
また、透明絶縁性基板も特に限定されないが、これを石英基板、サファイヤ(アルミナ)基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、光学デバイス作製に好適なSOIウェーハを製造できる。
次に、単結晶シリコンウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウェーハ中にイオン注入層を形成する(工程B)。
例えば、単結晶シリコンウェーハの温度を250〜450℃とし、その表面から所望のSOI層の厚さに対応する深さ、例えば0.5μm以下の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオンまたは希ガスイオンの少なくとも一方を注入する。このときの条件として、例えば注入エネルギーは20〜100keV、注入線量は1×1016〜1×1017/cmとできる。この場合、イオン注入層での剥離を容易にするため、イオン注入線量は8×1016/cmより大きくすることが好ましい。また、単結晶シリコンウェーハの表面にあらかじめ薄いシリコン酸化膜などの絶縁膜を形成しておき、それを通してイオン注入を行なえば、注入イオンのチャネリングを抑制する効果が得られる。
次に、この単結晶シリコンウェーハのイオン注入面及び/又は透明絶縁性基板の表面をプラズマ及び/又はオゾンで処理する(工程C)。
プラズマで処理をする場合、真空チャンバ中にRCA洗浄等の洗浄をした単結晶シリコンウェーハ及び/又は透明絶縁性基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、単結晶シリコンウェーハを処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。透明絶縁性基板を処理する場合はいずれのガスでもよい。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をした単結晶シリコンウェーハ及び/又は透明絶縁性基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどちらか一方又は両方行なうことができる。
このプラズマ及び/又はオゾンで処理することにより、単結晶シリコンウェーハ及び/又は透明絶縁性基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。処理する面としては、接合面とされ、単結晶シリコンウェーハであれば、イオン注入面とされる。処理は単結晶シリコンウェーハ、透明絶縁性基板の両方ともに行なうのがより好ましいが、いずれか一方だけ行なってもよい。
次に、この単結晶シリコンウェーハのイオン注入面と透明絶縁性基板の表面とを、プラズマ及び/又はオゾンで処理をした表面を接合面として室温で密着させて接合する(工程D)。
工程Cにおいて、単結晶シリコンウェーハのイオン注入面または透明絶縁性基板の表面の少なくとも一方がプラズマ処理及び/又はオゾン処理されているので、これらを例えば減圧または常圧下、一般的な室温程度の温度下で密着させるだけで後工程での機械的剥離に耐え得る強度で強く接合できる。従って、1200℃以上といった高温の結合熱処理が必要でなく、加熱により問題になる熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生するおそれがなく好ましい。
なお、この後、接合したウェーハを100〜300℃の低温で熱処理して結合力を高める工程を行なってもよい(工程E)。
例えば透明絶縁性基板が石英の場合、熱膨張係数はシリコンに比べて小さく(Si:2.33×10−6、石英:0.6×10−6)、同程度の厚さのシリコンウェーハと張り合わせて加熱すると、300℃を超えるとシリコンウェーハが割れてしまう。しかし、このような比較的低温の熱処理であれば、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生するおそれがなく好ましい。なお、バッチ処理式の熱処理炉を用いる場合、熱処理時間は0.5〜24時間程度であれば十分な効果が得られる。
次に、イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離し、前記透明絶縁性基板上にSOI層を形成する(工程F)。
水素イオン注入剥離法においては、接合ウェーハを不活性ガス雰囲気下500℃程度で熱処理を行ない、結晶の再配列効果と注入した水素の気泡の凝集効果により熱剥離を行なうという方法であるが、本発明においてはイオン注入層に衝撃を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、剥離等が発生するおそれがない。
イオン注入層に衝撃をあたえるためには、例えばガスや液体等の流体のジェットを接合したウェーハの側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
次に、このようにして得られたSOIウェーハに、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下で、剥離面であるSOI層表面を平坦化する熱処理を施す(工程G)。
これによって、剥離工程により生じた表面粗れや、イオン注入により生じたSOI層表面近傍の結晶欠陥やダメージを除去できる。
なお、SOI層表面を平坦化する熱処理の温度を1100〜1350℃とすることが好ましい。熱処理の温度を1100℃以上とすれば、比較的短い時間で表面粗さを改善できるし、1350℃以下とすれば、熱処理の際に重金属不純物による汚染や熱処理炉の耐久性の問題が生じない。なお、すでにSOI層は十分に薄膜化されているので、このような高温熱処理を行なっても熱歪、剥離、ひび割れ等の発生のおそれはない。
また、熱処理時間は熱処理温度にも依存するが、通常のヒータ加熱式の熱処理炉(バッチ式)により熱処理を行なう際は、生産性を低下させないで十分な熱処理効果を発揮させるために10分〜8時間の範囲が適切である。一方、この熱処理をRTA(Rapid Thermal Annealing)装置を用いて行なう場合には、熱処理温度を1200℃以上とし、熱処理時間は1〜120秒とすることが好適である。またこれらのバッチ炉による熱処理とRTA装置による熱処理を組み合わせて行なうこともできる。
熱処理雰囲気としては、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気であればよいが、水素ガスの割合が多いと接合界面への侵食が発生しやすくなること、および熱処理によるスリップ転位が発生しやすくなることから、水素ガスの含有量は25%以下とすることが好ましい。さらに安全上の観点から、水素ガスは爆発限界(4%)以下の含有量とすることが好ましい。不活性ガスとしては、最も安価で汎用性が高いアルゴンガスが好適であるが、ヘリウム等を用いてもよい。
なお、必要があれば、工程GのSOI層表面を平坦化する熱処理の後、タッチポリッシュ等により表面をわずかに(取り代70nm以下、特には50nm以下)研磨してもよい(工程H)。
これよって、表面粗さの長周期成分(例えば、周期1〜10μm程度)を改善することができる。すなわち、工程Gの熱処理により表面粗れの短周期成分(例えば周期1μm以下)は十分に除去されるが、長周期成分をより確実に除去するには、これをわずかの研磨により除去することが好ましい。このように、一旦熱処理が行なわれれば、表面粗さ及び表面のダメージが大幅に改善されているので、研磨代を従来に比べて大幅に少なくすることができ、特には半分以下にすることも可能であり、薄膜の膜厚均一性に及ぼす影響を最小限に留めて、表面粗さの長周期成分の改善を確実に行なうことができる。
次に、必要に応じて、熱処理を施したSOIウェーハに熱酸化を行って、SOI層の表面に熱酸化膜、いわゆる犠牲酸化膜を形成する処理を行なう(工程I)。
このようにSOI層表面に熱酸化膜を形成することで、工程Gにおいて除去しきれなかった結晶欠陥やダメージを熱酸化膜に取り込むことができ、また膜厚均一性をほとんど低下させることなくSOI層を所定の厚さまで薄膜化できる。熱酸化膜は例えば950℃の温度でパイロジェニック酸化を行なうことにより形成することができるが、酸化膜の形成方法は特に限定されない。
最後に、形成した熱酸化膜を除去することにより、SOI層の厚さを減ずる(工程J)。
熱酸化膜の除去は、例えばHFを含有する水溶液にウェーハを浸漬する等により行なうことができる。
こうして、透明絶縁性基板上にSOI層が形成されたSOIウェーハが得られる。
そして、工程A〜Jにより製造されたSOIウェーハは、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上にSOI層を持つSOIウエーハとできる。
特に、タッチポリッシュを省略できるかまたはごく小さい研磨代でのみ行なえるので、機械加工的要素を含む研磨による膜厚均一性の低下が確実に発生しないSOIウェーハとできる。
また、このようなSOIウェーハは、透明絶縁性基板の上にSOI層が形成されているものであるから、TFT−LCD等の光学デバイスの作製用に特に適する。
(実施例)
SOI層形成用ウェーハとして、一方の面が鏡面研磨された直径200mmの単結晶シリコンウェーハを用意し、その表面に熱酸化によりシリコン酸化膜層を100nm形成した。貼り合わせを行う鏡面側の酸化膜層の表面粗さ(Ra)は0.2nmであった。測定は原子間力顕微鏡を用い、10μm×10μmの測定領域において行った。
一方、透明絶縁性基板には一方の面が鏡面研磨された直径200mmの合成石英ウェーハを用意した。その貼り合わせを行う鏡面側の表面粗さ(Ra)は0.19nmであった。測定装置及び方法は単結晶シリコンウェーハの酸化膜層と同一条件とした。
100nmのシリコン酸化膜層を通して単結晶シリコンウェーハに注入するイオンとしては水素イオンを選択し、注入エネルギーを35keV、注入線量9×1016/cmの条件で当該イオンを注入した。単結晶シリコン層中の注入深さは0.3nmとなった。
次に、プラズマ処理装置中にイオン注入した単結晶シリコンウェーハを載置し、プラズマ用ガスとして空気を導入した後、2Torrの減圧条件下で13.56MHzの高周波を直径300mmの平行平板電極間に高周波パワー50Wの条件で印加することで、高周波プラズマ処理を5〜10秒行った。
一方、合成石英ウェーハについては、大気を導入したチャンバ中にウェーハを載置し、狭い電極間にプラズマ用ガスとしてアルゴンガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、そのプラズマと基板間に大気を介在させることで、大気中の酸素がオゾン化され、そのオゾンにより貼り合せ面を処理した。処理時間は5〜10秒間とした。
以上のようにして表面処理を行ったウェーハ同士を室温で密着させた後、両ウェーハの一方の端部を厚さ方向に強く押圧することで接合を開始させた。これを室温で48時間放置した後接合面を目視で確認すると、接合面は基板全面に広がり接合が確認された。接合強度を確認するため、一方のウェーハを固定し、他方のウェーハのウェーハ面に平行方向に応力を加え横にずらそうとしたがずれることはなかった。
次に、イオン注入層に衝撃をあたえて剥離するため、紙切りバサミの刃を接合ウェーハの側面に対角位置において数回楔を打ち込むことを行った。これにより、イオン注入層において剥離が生じ、SOIウェーハと残りの単結晶シリコンウェーハが得られた。
このSOIウェーハに対してアルゴン100%雰囲気下、1200℃、60分の熱処理を行い、更に、研磨代50nmの研磨を行うことによって、SOI層表面粗さの長周期成分と短周期成分を除去し、通常の鏡面研磨ウェーハと同等レベルの表面粗さが得られた。
また、このSOI層の面内膜厚均一性を測定したところ、膜厚バラツキはウェーハ面内±10nm以下であり良好な膜厚均一性を有することが確認できた。さらに、SOI層の結晶性については、定法に従いSECCOエッチング液を希釈した液を用いてSECCO欠陥評価として行った。その結果、欠陥密度は2×10〜6×10/cmと良好な値が得られた。
尚、本発明は上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的思想に包含される。
本発明に係るSOIウェーハの製造方法の一例を示す工程図である。

Claims (7)

  1. 単結晶シリコンウェーハと透明絶縁性基板とを接合後、前記単結晶シリコンウェーハを薄膜化することにより前記透明絶縁性基板上にSOI層を形成してSOIウェーハを製造する方法において、少なくとも、
    単結晶シリコンウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウェーハ中にイオン注入層を形成する工程、
    該単結晶シリコンウェーハのイオン注入面及び/又は前記透明絶縁性基板の表面を、プラズマ及び/又はオゾンで処理する工程
    前記単結晶シリコンウェーハのイオン注入面と前記透明絶縁性基板の表面とを、前記処理をした表面を接合面として室温で密着させて接合する工程、
    前記イオン注入層に衝撃を与えて単結晶シリコンウェーハを機械的に剥離し、前記透明絶縁性基板上にSOI層を形成し、SOIウェーハを得る工程、
    前記得られたSOIウェーハに、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下でSOI層表面を平坦化する熱処理を施す工程、
    を行なうことを特徴とするSOIウエーハの製造方法。
  2. 請求項1に記載したSOIウェーハの製造方法において、前記SOI層表面を平坦化する熱処理を施す工程の後に、
    前記熱処理を施したSOIウェーハに熱酸化を行って、前記SOI層の表面に熱酸化膜を形成する工程、
    前記熱酸化膜を除去することにより、前記SOI層の厚さを減ずる工程、
    を行なうことを特徴とするSOIウエーハの製造方法。
  3. 請求項1又は請求項2に記載したSOIウェーハの製造方法において、前記接合工程を行なった後、該接合ウェーハを100〜300℃で熱処理して結合力を高める工程を行い、その後前記剥離工程を行なうことを特徴とするSOIウェーハの製造方法。
  4. 請求項1乃至請求項3のいずれか一項に記載したSOIウェーハの製造方法において、前記SOI層表面を平坦化する熱処理の温度を1100〜1350℃とすることを特徴とするSOIウエーハの製造方法。
  5. 請求項1乃至請求項4のいずれか一項に記載したSOIウエーハの製造方法において、前記透明絶縁性基板を、石英基板、サファイヤ(アルミナ)基板、のいずれかとすることを特徴とするSOIウエーハの製造方法。
  6. 請求項1乃至請求項5のいずれか一項に記載したSOIウエーハの製造方法において、前記イオン注入層を形成する際のイオン注入線量を、8×1016/cmより大きくすることを特徴とするSOIウエーハの製造方法。
  7. 請求項1乃至請求項6のいずれか一項に記載した製造方法により製造されたことを特徴とするSOIウェーハ。
JP2005374889A 2004-12-28 2005-12-27 Soiウエーハの製造方法及びsoiウェーハ Pending JP2006210899A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005374889A JP2006210899A (ja) 2004-12-28 2005-12-27 Soiウエーハの製造方法及びsoiウェーハ
PCT/JP2006/313909 WO2007074550A1 (ja) 2005-12-27 2006-07-12 Soiウェーハの製造方法及びsoiウェーハ
EP06781029.1A EP1981063B1 (en) 2005-12-27 2006-07-12 Process for producing a soi wafer
KR1020087017506A KR100972213B1 (ko) 2005-12-27 2006-07-12 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
US12/163,743 US8236667B2 (en) 2005-12-27 2008-06-27 Silicon on insulator (SOI) wafer and process for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004380591 2004-12-28
JP2005374889A JP2006210899A (ja) 2004-12-28 2005-12-27 Soiウエーハの製造方法及びsoiウェーハ

Publications (1)

Publication Number Publication Date
JP2006210899A true JP2006210899A (ja) 2006-08-10

Family

ID=36967327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005374889A Pending JP2006210899A (ja) 2004-12-28 2005-12-27 Soiウエーハの製造方法及びsoiウェーハ

Country Status (1)

Country Link
JP (1) JP2006210899A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936679A1 (en) * 2006-12-18 2008-06-25 Shinetsu Chemical Co., Ltd. Method for manufacturing an SOI substrate
EP1980884A2 (en) * 2007-04-12 2008-10-15 Shin-Etsu Chemical Company, Ltd. Optical waveguide apparatus and method for manufacturing the same
JP2008270775A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008270774A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008288579A (ja) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi基板の製造方法
JP2008300660A (ja) * 2007-05-31 2008-12-11 Shin Etsu Chem Co Ltd Soiウエーハの製造方法
JP2009177155A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2009218579A (ja) * 2008-02-14 2009-09-24 Shin Etsu Chem Co Ltd Soi基板の表面処理方法
WO2009147778A1 (ja) * 2008-06-03 2009-12-10 信越半導体株式会社 貼り合わせウェーハの製造方法
US8420503B2 (en) * 2008-04-01 2013-04-16 Shin—Etsu Chemical Co., Ltd. Method for producing SOI substrate
KR101384845B1 (ko) 2007-10-25 2014-04-15 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법
JP2016516304A (ja) * 2013-03-14 2016-06-02 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
EP1981079B1 (en) * 2007-04-11 2018-05-02 Shin-Etsu Chemical Co., Ltd. Method for manufacturing an SOI substrate
CN113690135A (zh) * 2020-05-18 2021-11-23 联华电子股份有限公司 半导体结构的制作方法及其平坦化制作工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH0529183A (ja) * 1991-07-22 1993-02-05 Fuji Electric Co Ltd 接合方法
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Soi基板の作製方法
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2000183316A (ja) * 1998-12-18 2000-06-30 Denso Corp 半導体基板およびその製造方法
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
WO2003009386A1 (fr) * 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
JP2004296487A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH0529183A (ja) * 1991-07-22 1993-02-05 Fuji Electric Co Ltd 接合方法
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Soi基板の作製方法
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2000183316A (ja) * 1998-12-18 2000-06-30 Denso Corp 半導体基板およびその製造方法
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
WO2003009386A1 (fr) * 2001-07-17 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes de liaison
JP2004296487A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936679A1 (en) * 2006-12-18 2008-06-25 Shinetsu Chemical Co., Ltd. Method for manufacturing an SOI substrate
JP2008270775A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008270774A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
EP1981079B1 (en) * 2007-04-11 2018-05-02 Shin-Etsu Chemical Co., Ltd. Method for manufacturing an SOI substrate
EP1980884A3 (en) * 2007-04-12 2012-11-28 Shin-Etsu Chemical Company, Ltd. Optical waveguide apparatus and method for manufacturing the same
EP1980884A2 (en) * 2007-04-12 2008-10-15 Shin-Etsu Chemical Company, Ltd. Optical waveguide apparatus and method for manufacturing the same
JP2008262052A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd 光導波路装置および光導波路装置の製造方法
JP2008288579A (ja) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi基板の製造方法
KR101482792B1 (ko) * 2007-05-31 2015-01-14 신에쓰 가가꾸 고교 가부시끼가이샤 Soi 웨이퍼의 제조 방법
TWI456689B (zh) * 2007-05-31 2014-10-11 Shinetsu Chemical Co Soi晶圓的製造方法
JP2008300660A (ja) * 2007-05-31 2008-12-11 Shin Etsu Chem Co Ltd Soiウエーハの製造方法
KR101384845B1 (ko) 2007-10-25 2014-04-15 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법
JP2009177155A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2009218579A (ja) * 2008-02-14 2009-09-24 Shin Etsu Chem Co Ltd Soi基板の表面処理方法
US8420503B2 (en) * 2008-04-01 2013-04-16 Shin—Etsu Chemical Co., Ltd. Method for producing SOI substrate
WO2009147778A1 (ja) * 2008-06-03 2009-12-10 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2009295667A (ja) * 2008-06-03 2009-12-17 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2016516304A (ja) * 2013-03-14 2016-06-02 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
CN113690135A (zh) * 2020-05-18 2021-11-23 联华电子股份有限公司 半导体结构的制作方法及其平坦化制作工艺
CN113690135B (zh) * 2020-05-18 2024-05-28 联华电子股份有限公司 半导体结构的制作方法及其平坦化制作工艺

Similar Documents

Publication Publication Date Title
KR100972213B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
JP5496598B2 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
JP5128761B2 (ja) Soiウエーハの製造方法
KR101462397B1 (ko) 접합 웨이퍼의 제조 방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
KR101541940B1 (ko) Soi 기판의 제조 방법
WO2007072632A1 (ja) Soi基板およびsoi基板の製造方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
US20140235032A1 (en) Method for producing transparent soi wafer
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
WO2013111242A1 (ja) 貼り合わせsoiウェーハの製造方法
KR20100014873A (ko) 접합 기판의 제조방법 및 접합 기판
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
JP4624812B2 (ja) Soiウエーハの製造方法
JP5183874B2 (ja) Soiウエーハの製造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5364345B2 (ja) Soi基板の作製方法
JP5368000B2 (ja) Soi基板の製造方法
KR20080086893A (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP2004087767A (ja) Soiウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20081120

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

A02 Decision of refusal

Effective date: 20120703

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114