JPH10335616A - Ｓｏｉ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】薄膜表面のタッチポリッシュによる研磨を不要
にでき、また厚さが極めて薄い薄膜であっても、膜厚が
均一でかつ表面粗さが良好な薄膜が得られる。 【解決手段】表面に絶縁層１１ａが形成された半導体基
板１１に水素イオンを注入して半導体基板１１内部に絶
縁層１１ａに平行な損傷領域１１ｂを形成し、半導体基
板１１を支持基板１２に重ね合せて積層体１３を形成す
る。この積層体１３を１×１０^-6〜１×１０^-11torrの
真空中で４００〜５００℃の範囲に昇温して半導体基板
１１を損傷領域１１ｂで厚肉部１１ｃ及び薄膜１１ｄに
分離する。更に積層体１３の温度を所定の温度まで下げ
て半導体基板１１の厚肉部１１ｃを除去した後に、積層
体１３を１×１０^-6〜１×１０^-11torrの真空中で９０
０〜１２００℃の範囲に昇温して薄膜１１ｄ表面を平坦
化しかつ薄膜１１ｄを支持基板１１に貼合せる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、単結晶の薄膜を支
持基板上に有するＳＯＩ基板の製造方法に関するもので
ある。

【０００２】

【従来の技術】この種のＳＯＩ基板は将来の超高集積回
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。

【０００３】また最近、半導体基板に水素イオン注入を
行った後に、この半導体基板をイオン注入面を重ね合せ
面として支持基板に重ね合せ、この積層体を５００℃を
越える温度に昇温して上記半導体基板を水素イオン注入
部分で支持基板から分離し、支持基板の表面に薄膜を有
する薄い半導体材料フィルムの製造方法が提案されてい
る（特開平５−２１１１２８）。この方法では、イオン
を半導体基板の内部に表面から均一に注入できれば、均
一な厚さの薄膜を有する半導体基板が得られる。また支
持基板の表面に予め酸化層を設けておけば、この方法に
よりＳＯＩ基板を製造することができる。なお、半導体
基板を水素イオン注入部分で支持基板から分離するとき
の雰囲気は、通常大気圧と同一の窒素雰囲気中で行われ
る。

【０００４】一方、近年マイクロエレクトロニクスデバ
イスの高集積化、デバイス最小寸法の縮小に伴い、ウェ
ーハ表面の清浄度とともにウェーハ表面の微視的ラフネ
ス、即ちマイクロラフネス（micro-roughness）が重要
視されてきている。特にマイクロラフネスはデバイスの
酸化膜耐圧などの電気特性に大きな影響を与えることが
認識されている（(M.Morita, et al.,"Effect of Si wa
fer surface micro-roughness on electrical properti
es of very-thin gate oxide films", ULSI Science an
d Technology/1991,pp.400-408, Electrochem, Society
(1991)）。なお、ここでマイクロラフネスは１μｍ以
下数ｎｍのオーダの表面粗さをいう。

【０００５】上記特開平５−２１１１２８号公報に示さ
れた方法で半導体基板を分離した直後の支持基板の表面
に存する薄膜の表面の平均粗さは、分離前の半導体基板
表面の平均粗さの１０倍以上であり、マイクロラフネス
が比較的大きく、上述した酸化膜耐圧などの電気特性に
悪影響を及ぼすおそれがある。特にこの方法では、半導
体基板の分離により形成された薄膜の表面は、熱処理に
伴う微小気泡の形状が残っているためにマイクロラフネ
スが大きく、デバイスの作製には適さない。

【０００６】この点を解決するため、半導体基板を分離
した後の支持基板上の薄膜表面をタッチポリッシュ（to
uch polishing）と呼ばれる、軽い研磨を施すことによ
り、この薄膜の表面を平坦化している（M.Bruel et a
l.,"A Promising New SOI Material Technology" IEEE
International SOI Conference proceedings,pp.178-17
9 (1995)）。

【０００７】

【発明が解決しようとする課題】しかしながら、現状の
タッチポリッシュの技術を、上記方法で作製した厚さ数
百ｎｍ以下の極めて薄い薄膜に適用した場合には、薄膜
表面を平坦化することはできるが、面内で研磨量のばら
つきがあるため、薄膜の厚さ分布が大きくなる不具合が
あった。この薄膜の厚さ分布が大きいため、研磨後の薄
膜半導体基板を用いてデバイスを作製した場合に、デバ
イスの特性がばらつく問題点があった。

【０００８】本発明の目的は、薄膜表面のタッチポリッ
シュによる研磨を極力低減若しくは不要にでき、しかも
厚さが極めて薄い薄膜であっても、膜厚が均一で表面粗
さが良好な薄膜を得ることができるＳＯＩ基板の製造方
法を提供することにある。本発明の別の目的は、薄膜表
面の平坦化と薄膜の支持基板への貼合せを同時に行うこ
とにより製造工程の負荷を低減できるＳＯＩ基板の製造
方法を提供することにある。

【０００９】

【課題を解決するための手段】請求項１に係る発明は、
図１及び図２に示すように、表面に絶縁層１１ａが形成
された半導体基板１１に水素イオンを注入して半導体基
板１１内部に絶縁層１１ａに平行な損傷領域１１ｂを形
成する工程と、半導体基板１１を支持基板１２に重ね合
せて積層体１３を形成する工程と、積層体１３を１×１
０^-6〜１×１０^-11torrの真空中で４００〜５００℃の
範囲に昇温して半導体基板１１を損傷領域１１ｂで厚肉
部１１ｃ及び薄膜１１ｄに分離する工程とを含むＳＯＩ
基板の製造方法である。この請求項１に記載されたＳＯ
Ｉ基板の製造方法では、半導体基板１１が厚肉部１１ｃ
と薄膜１１ｄとに分離されるのは、半導体基板１１に注
入した水素イオンを起因とする微小気泡の内圧と半導体
基板１１外部の圧力との差が十分に大きくなることによ
り起こると考えられる。この結果、半導体基板１１外部
の圧力が小さい方が薄膜１１ｄ分離に必要な微小気泡の
内圧が小さくて済むため、１×１０^-6〜１×１０^-11tor
rと極めて真空度の高い雰囲気中で加熱すると、微小気
泡の成長が比較的少ない状態で薄膜１１ｄを分離でき
る。従って、薄膜１１ｄの分離面の表面粗さが小さくな
ると考えられる。

【００１０】請求項２に係る発明は、請求項１に係る発
明であって、更に図１及び図２に示すように、積層体１
３の温度を所定の温度まで下げて半導体基板１１の厚肉
部１１ｃを除去した後に、積層体１３を１×１０^-6〜１
×１０^-11torrの真空中で９００〜１２００℃の範囲に
昇温して薄膜１１ｄ表面を平坦化しかつ薄膜１１ｄを支
持基板１２に貼合せることを特徴とする。この請求項２
に記載されたＳＯＩ基板の製造方法では、１×１０^-6〜
１×１０^-11torrと極めて真空度の高い雰囲気中で７０
０℃まで昇温すると、半導体基板１１に注入された水素
イオンの薄膜１１ｄからの脱離が完了し、これに伴って
薄膜１１ｄの表面粗さが小さくなる。一方、薄膜１１ｄ
と支持基板１２との貼合せ熱処理は通常９００〜１２０
０℃の範囲で行われる。この結果、上記熱処理は薄膜１
１ｄ表面の平坦化熱処理と薄膜１１ｄの貼合せ熱処理と
を兼ねるので、ＳＯＩ基板１４の製造工数を低減でき
る。

【００１１】請求項３に係る発明は、請求項１に係る発
明であって、更に損傷領域で分離した厚肉部を薄膜に重
ねたまま積層体を１×１０^-6〜１×１０^-11torrの真空
中で９００〜１２００℃の範囲に更に昇温して、薄膜表
面を平坦化しかつ薄膜を支持基板に貼合せた後に、降温
して厚肉部を除去することを特徴とする。この請求項３
に記載されたＳＯＩ基板の製造方法では、半導体基板の
薄膜の分離後に降温せずに、更に９００〜１２００℃の
範囲まで昇温するので、上記請求項２に係るＳＯＩ基板
の製造方法より熱処理の工数及び熱エネルギの損失を低
減できる。

【００１２】

【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図１及び図２（ａ）に示すように、
本発明のＳＯＩ基板を製造するには、先ずシリコンウェ
ーハからなる半導体基板１１を熱酸化により基板１１表
面に絶縁層である酸化層１１ａ（ＳｉＯ₂層）を形成し
た後、この基板１１に水素イオンを３．５×１０¹⁶Ｈ／
ｃｍ²〜１×１０¹⁷Ｈ／ｃｍ²のドーズ量でイオン注入す
る（図１（ａ））。符号１１ｂは水素イオン注入により
半導体基板１１内部に形成された損傷領域であり、この
損傷領域１１ｂは酸化層１１ａに平行に形成される。次
いで上記と同一のシリコンウェーハからなる支持基板１
２を用意し（図１（ｂ））、両基板１１，１２をＲＣＡ
法により洗浄した後、支持基板１２上に半導体基板１１
を室温で重ね合せて積層体１３を形成する（図１
（ｃ））。次に上記積層体１３を１×１０^-6〜１×１０
^-11torr、好ましくは１×１０^-7〜１×１０^-9の真空中
で４００〜５００℃（図２）、好ましくは４００〜４５
０℃の範囲に昇温し、この温度範囲に０〜１０分間（図
２）、好ましくは１〜２分間保持して薄膜分離熱処理を
行う。これにより半導体基板１１が損傷領域１１ｂのと
ころで割れて上部の厚肉部１１ｃと下部の薄膜１１ｄに
分離する（図１（ｄ））。

【００１３】ここで、上記薄膜分離熱処理の雰囲気を１
×１０^-6〜１×１０^-11torrの真空に限定したのは、１
×１０^-6torr未満では分離面の平坦化が不十分となる不
具合があり、１×１０^-11torrを越えると装置の設計上
の実現が難しいからである。また上記熱処理の温度を４
００〜５００℃に限定したのは、４００℃未満では水素
による気泡内圧の上昇が十分でない不具合があり、５０
０℃を越えると気泡の成長が進んで表面粗さが増大する
不具合があるからである。

【００１４】更に上記半導体基板１１が損傷領域１１ｂ
で割れた積層体１３の温度を２００〜３００℃まで下げ
て半導体基板１１の厚肉部１１ｃを除去し、支持基板１
２の上面に単結晶シリコンの薄膜１１ｄを積層した状態
で（図１（ｅ））、１×１０^-6〜１×１０^-11torr、好
ましくは１×１０^-7〜１×１０^-9torrの真空中で９００
〜１２００℃（図２（ａ））、好ましくは１０００〜１
１００℃の範囲に昇温しこの温度範囲に３０〜１２０分
間、好ましくは４０〜６０分間保持する熱処理を行う。
この熱処理は薄膜１１ｄ表面の平坦化熱処理と薄膜１１
ｄの支持基板１２への貼合せ熱処理とを兼ねる熱処理で
ある。

【００１５】即ち、１×１０^-6〜１×１０^-11torrと極
めて真空度の高い雰囲気中で７００℃まで昇温すると、
半導体基板１１に注入された水素イオンの薄膜１１ｄか
らの脱離が完了し、これに伴って薄膜１１ｄの表面粗さ
が小さくなる。これは昇温脱離ガス分析装置（ＴＤＳ）
を用いて測定して判明した。一方、薄膜１１ｄと支持基
板１２との貼合せ熱処理は通常９００〜１２００℃の範
囲で行われる。この結果、上記真空中で９００〜１２０
０℃の範囲に昇温することにより、薄膜１１ｄ表面を平
坦化し、同時に薄膜１１ｄを支持基板１２に貼合せるこ
とができるので、ＳＯＩ基板１４の製造工数を低減でき
る。また上記平坦化熱処理及び貼合せ熱処理を行う前に
積層体１３の温度を２００〜３００℃まで下げて厚肉部
１１ｃを除去したのは、枚葉処理ではなく、バッチ処理
により生産したときに、その生産効率を向上するためで
ある。

【００１６】なお、上記実施の形態では、半導体基板の
表面に熱酸化により絶縁層である酸化層（ＳｉＯ₂層）
を形成したが、半導体基板の表面に窒化処理等により絶
縁層を形成してもよい。また、上記実施の形態では、積
層体の温度を所定の温度まで下げて半導体基板の厚肉部
を除去した後に、積層体を１×１０^-6〜１×１０^-11tor
rの真空中で９００〜１２００℃の範囲に昇温して、薄
膜表面を平坦化しかつ薄膜を支持基板に貼合せたが、こ
れに限らず、損傷領域で分離した厚肉部を薄膜に重ねた
まま積層体を１×１０^-6〜１×１０^-11torr、好ましく
は１×１０^-7〜１×１０^-9torrの真空中で９００〜１２
００℃（図２（ｂ））、好ましくは１０００〜１１００
℃の範囲に更に昇温してこの温度範囲に３０〜１２０分
間、好ましくは４０〜６０分間保持することにより、薄
膜表面を平坦化しかつ薄膜を支持基板に貼合せ、その後
に降温して厚肉部を除去してもよい。この場合、半導体
基板の薄膜の分離後に降温せずに、更に９００〜１２０
０℃の範囲まで昇温するので、上記実施の形態に係るＳ
ＯＩ基板の製造方法より熱処理の工数及び熱エネルギの
損失を低減できる。

【００１７】

【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。 ＜実施例１＞厚さ６２５μｍのシリコンウェーハからな
る半導体基板を熱酸化して表面に厚さ４００ｎｍの熱酸
化膜を形成した。この半導体基板に１００ｋｅＶ、ドー
ズ量５×１０¹⁶Ｈ／ｃｍ²で水素イオンを注入した。熱
酸化前の上記と同一のシリコンウェーハからなる支持基
板に上記半導体基板を重ね合せて積層体を形成した。重
ね合せる前にＲＣＡ法により両基板を洗浄した。この積
層体を１×１０^-8torrの真空中で４００℃まで昇温して
薄膜分離の熱処理を行った（図３（ａ））。この熱処理
により半導体基板中の結晶の再配列及び微小気泡の圧力
作用にて、半導体基板内部のイオン注入した箇所で半導
体基板が割れて分離し、支持基板上に厚さ１２０ｎｍの
単結晶シリコンの薄膜を有するＳＯＩ基板が得られた。
このときの薄膜の厚さのばらつきは±４ｎｍであった。
また薄膜表面の平均粗さＲａを、測定領域を１０μｍ角
及び２μｍ角として、原子間力顕微鏡（以下、ＡＦＭと
いう）によりそれぞれ測定した。この結果、測定領域が
１０μｍ角及び２μｍ角のときの薄膜表面の平均粗さＲ
ａはそれぞれ６．２６ｎｍ（図４(a)）及び５．１１ｎ
ｍ（図４(b)）であった。

【００１８】＜実施例２＞実施例１と同様にして作製し
た単結晶シリコンの薄膜付きの支持基板を厚肉部薄膜上
に重ねたまま、実施例１と同一の真空中、即ち１×１０
^-8torrの真空中で８５０℃まで昇温して、薄膜の平坦化
熱処理を行った（図３（ｂ））。このときの薄膜の厚さ
は１２０±４ｎｍと実施例１と殆ど変らなかった。また
測定領域が１０μｍ角及び２μｍ角のときの薄膜表面の
平均粗さＲａはＡＦＭで測定した結果、それぞれ１．１
６ｎｍ（図５(a)）及び０．３８ｎｍ（図５(b)）であっ
た。この結果、薄膜表面の平均粗さＲａは実施例１の約
１／５（測定領域１０μｍ角）及び約１／１３（測定領
域２μｍ角）となり、実施例１と比べて極めて小さくな
った。

【００１９】＜比較例１＞実施例１と同様にして作製し
た半導体基板及び支持基板の積層体を大気圧の窒素雰囲
気中で４５０℃まで昇温して薄膜分離熱処理を行った。
この熱処理により半導体基板内部のイオン注入した箇所
で半導体基板が割れて分離し、支持基板上に厚さ１２０
ｎｍの単結晶シリコンの薄膜を有するＳＯＩ基板が得ら
れた。このときの薄膜の厚さは１２０±４ｎｍと実施例
１と殆ど変らなかった。また測定領域が１０μｍ角及び
２μｍ角のときの薄膜表面の平均粗さＲａはＡＦＭで測
定した結果、それぞれ１２．７ｎｍ（図６(a)）及び１
０．３ｎｍ（図６(b)）であった。この結果、薄膜表面
の平均粗さＲａは、測定領域が１０μｍ角及び２μｍ角
のいずれの場合にも、実施例１の約２倍と大きくなっ
た。

【００２０】＜比較例２＞比較例１と同様にして作製し
た単結晶シリコンの薄膜付きの支持基板を厚肉部薄膜上
に重ねたまま大気圧の窒素雰囲気中で更に昇温して１０
００℃に６０分間保持し、薄膜の支持基板への貼合せ熱
処理を行った。このときの薄膜の厚さは１２０±４ｎｍ
と実施例２と殆ど変らなかった。また測定領域が１０μ
ｍ角及び２μｍ角のときの薄膜表面の平均粗さＲａはＡ
ＦＭで測定した結果、それぞれ１０．２ｎｍ（図７
(a)）及び９．６９ｎｍ（図７(b)）であった。この結
果、薄膜表面の平均粗さＲａは比較例１より僅かに改善
されたが、実施例２のそれぞれ約９倍（測定領域１０μ
ｍ角）及び約２５倍（測定領域２μｍ角）となり、実施
例２と比べて極めて大きくなった。

【００２１】

【発明の効果】以上述べたように、本発明によれば、表
面に絶縁層が形成された半導体基板に水素イオンを注入
して半導体基板内部に絶縁層に平行な損傷領域を形成
し、半導体基板を支持基板に重ね合せて積層体を形成
し、更に積層体を１×１０^-6〜１×１０^-11torrの真空
中で４００〜５００℃の範囲に昇温して半導体基板を損
傷領域で厚肉部及び薄膜に分離したので、表面粗さが良
好な薄膜を得ることができる。これは半導体基板外部の
圧力を小さくできれば、薄膜分離に必要な水素イオンの
微小気泡の内圧が小さて済むので、微小気泡の成長が比
較的少ない状態で薄膜を分離でき、この結果、薄膜の分
離面の表面粗さを小さくできるためである。またタッチ
ポリッシュにより薄膜表面を研磨する必要が極めて少な
いので、厚さが極めて薄い薄膜であっても薄膜の厚さ分
布が大きくなることはなく、本発明のＳＯＩ基板を用い
てデバイスを作製しても、デバイスの特性はばらつかな
い。

【００２２】また積層体の温度を所定の温度まで下げて
半導体基板の厚肉部を除去した後に、積層体を１×１０
^-6〜１×１０^-11torrの真空中で９００〜１２００℃の
範囲に昇温する熱処理を行えば、薄膜表面の平坦化と薄
膜の支持基板への貼合せを同時に行うことができるの
で、ＳＯＩ基板の製造工程への負荷を低減できる。これ
は極めて真空度の高い雰囲気中で７００℃まで昇温する
と、半導体基板に注入された水素イオンの薄膜からの脱
離が完了して薄膜の表面粗さが小さくなり、薄膜と支持
基板との貼合せ熱処理は通常９００〜１２００℃の範囲
で行われるためである。更に損傷領域で分離した厚肉部
を薄膜に重ねたまま積層体を１×１０^-6〜１×１０^-11t
orrの真空中で９００〜１２００℃の範囲に更に昇温し
て、薄膜表面を平坦化しかつ薄膜を支持基板に貼合せた
後に、降温して厚肉部を除去すれば、薄膜分離熱処理後
に一旦降温する上記ＳＯＩ基板の製造方法より熱処理の
工数及び熱エネルギの損失を低減できる。

【図面の簡単な説明】

【図１】本発明実施形態のＳＯＩ基板の製造方法を工程
順に示す図。

【図２】(a)はそのＳＯＩ基板の熱処理温度条件を示す
図。(b)は別の実施形態のＳＯＩ基板の熱処理温度条件
を示す図。

【図３】(a)は本発明の実施例１のＳＯＩ基板の熱処理
温度条件を示す図。(b)は本発明の実施例２のＳＯＩ基
板の熱処理温度条件を示す図。

【図４】(a)は本発明の実施例１を示し、４００℃に加
熱して半導体基板を損傷領域で分離した直後の薄膜表面
を、ＡＦＭにより測定領域を１０μｍ角として示す図。
(b)は本発明の実施例１を示し、４００℃に加熱して半
導体基板を損傷領域で分離した直後の薄膜表面を、ＡＦ
Ｍにより測定領域を２μｍ角として示す図。

【図５】(a)は本発明の実施例２を示し、４００℃に加
熱して半導体基板を損傷領域で分離し更に８５０℃まで
加熱した直後の薄膜表面を、ＡＦＭにより測定領域を１
０μｍ角として示す図。(b)は本発明の実施例２を示
し、４００℃に加熱して半導体基板を損傷領域で分離し
更に８５０℃まで加熱した直後の薄膜表面を、ＡＦＭに
より測定領域を２μｍ角として示す図。

【図６】(a)は比較例１を示し、４５０℃に加熱して半
導体基板を損傷領域で分離した直後の薄膜表面を、ＡＦ
Ｍにより測定領域を１０μｍ角として示す図。(b)は比
較例１を示し、４５０℃に加熱して半導体基板を損傷領
域で分離した直後の薄膜表面を、ＡＦＭにより測定領域
を２μｍ角として示す図。

【図７】(a)は比較例２を示し、４５０℃に加熱して半
導体基板を損傷領域で分離し更に１０００℃まで加熱し
た直後の薄膜表面を、ＡＦＭにより測定領域を１０μｍ
角として示す図。(b)は比較例２を示し、４５０℃に加
熱して半導体基板を損傷領域で分離し更に１０００℃ま
で加熱した直後の薄膜表面を、ＡＦＭにより測定領域を
２μｍ角として示す図。

【符号の説明】

１１ 半導体基板 １１ａ 酸化層（絶縁層） １１ｂ 損傷領域 １１ｃ 厚肉部 １１ｄ 薄膜 １２ 支持基板 １３ 積層体 １４ ＳＯＩ基板

【手続補正書】

【提出日】平成９年５月２９日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

Claims (3)

【特許請求の範囲】
1. 【請求項１】 表面に絶縁層(11a)が形成された半導体
   基板(11)に水素イオンを注入して前記半導体基板(11)内
   部に前記絶縁層(11a)に平行な損傷領域(11b)を形成する
   工程と、 前記半導体基板(11)を支持基板(12)に重ね合せて積層体
   (13)を形成する工程と、 前記積層体(13)を１×１０^-6〜１×１０^-11torrの真空
   中で４００〜５００℃の範囲に昇温して前記半導体基板
   (11)を前記損傷領域(11b)で厚肉部(11c)及び薄膜(11d)
   に分離する工程とを含むＳＯＩ基板の製造方法。
2. 【請求項２】 積層体(13)の温度を所定の温度まで下げ
   て半導体基板(11)の厚肉部(11c)を除去した後に、前記
   積層体(13)を１×１０^-6〜１×１０^-11torrの真空中で
   ９００〜１２００℃の範囲に昇温して薄膜(11d)表面を
   平坦化しかつ前記薄膜(11d)を支持基板(12)に貼合せる
   請求項１記載のＳＯＩ基板の製造方法。
3. 【請求項３】 損傷領域で分離した厚肉部を薄膜に重ね
   たまま積層体を１×１０^-6〜１×１０^-11torrの真空中
   で９００〜１２００℃の範囲に更に昇温して、前記薄膜
   表面を平坦化しかつ前記薄膜を支持基板に貼合せた後
   に、降温して前記厚肉部を除去する請求項１記載のＳＯ
   Ｉ基板の製造方法。