KR100728960B1 - 메모리 장치용 감지 증폭기의 구동 장치 - Google Patents

Abstract

본 발명의 메모리 장치용 감지 증폭기의 구동 장치는 제 1 전압을 일정 부분 전압강하시켜 제 2 전압을 출력하는 전압 분배부, 및 상기 제 2 전압을 수신하는 게이트와, 상기 메모리 장치의 전원전압을 수신하는 드레인과, 클램프 전압을 출력하는 소오스를 갖는 트랜지스터로 이루어지는 구동전압 발생기를 구비하며, 상기 클램프 전압은 상기 감지 증폭기의 센싱 동작 초기에 인가되어 상기 감지 증폭기를 오버 드라이빙시키기 위한 공급전압이다.

본 발명은 오버 드라이빙용 전압을 낮추어 낮은 문턱전압을 갖는 트랜지스터로 구성된 감지 증폭기의 오동작을 방지할 수 있다.

Description

메모리 장치용 감지 증폭기의 구동 장치{Device for driving the sense amplifier of a memory chip}

도 1은 감지 증폭기를 구동하는 일반적인 방법을 설명하는 도면이다.

도 2는 종래에 사용되고 있는 구동전압 발생기의 일예이다.

도 3a, 3b는 본 발명에 따른 구동전압(클램프 전압) 발생기의 일 실시예이다.

도 4는 전원 전압(VDD)의 변화에 따른 클램프 전압의 변화를 설명하는 그래프이다.

도 5는 도 1의 회로에서 설명한 제어신호(SAP1, SAP2)의 인에이블 시기와 그에 따른 RTO 단자와 SB 단자(감지 증폭기의 공급전압 단자)의 전압 레벨의 변동을 보여주는 그래프이다.

본 발명은 메모리 장치에 관한 것으로, 특히 감지 증폭기의 구동 장치에 관한 것이다.

주지된 바와 같이, 메모리 장치는 데이터를 저장하는 메모리 셀 어레이와, 메모리 셀 어레이로부터 데이터를 독출하거나 메모리 셀 어레이에 데이터를 기입하기 위한 기능을 갖는 주변 회로로 크게 구분할 수 있다.

여기서, 메모리 셀 어레이는 복수개의 비트라인과, 이에 수직으로 교차하는 복수개의 비트라인과, 비트라인상의 데이타를 증폭하는 감지 증폭부와, 메모리 장치의 동작 모드(프리차지, 액티브, 리드 또는 라이트 동작)에 따라서 비트 라인의 전압 레벨을 조절하기 위한 회로부를 기본적으로 포함하는 개념이다.

본 명세서는 이 중에서도 특히 상기 감지 증폭기를 구동하는 장치에 관하여 논하기로 한다.

주지된 바와 같이, 감지 증폭기는 리드 또는 라이트 동작시 구동 장치로부터 인가되는 구동 전압을 수신하여 비트라인상의 데이타를 증폭시킨다.

이하, 도 1을 참조하여 종래 감지 증폭기의 구동 장치에 대하여 설명하기로 한다.

도 1은 감지 증폭기를 구동하는 일반적인 방법을 설명하는 도면이다.

도 1에서, 제어 신호(SAP1)에 의하여 턴온/오프되는 트랜지스터(T1)는 전압(VDDCLP)을 감지 증폭기(100)의 RTO 단자로 인가하며, 제어 신호(SAP2)에 의하여 턴온/오프되는 트랜지스터(T2)는 전압(VCORE)을 감지 증폭기(100)의 RTO 단자로 인가하며, 제어 신호(SAN)에 의하여 턴온/오프되는 트랜지스터(T3)는 접지 접지 전압을 감지 증폭기의 SB 단자로 인가한다.

여기서, 제어신호(SAP1)는 감지 증폭기의 RTO 단자 전압을 짧은 시간내에 상승시키는 역할을 하는 제어 신호, 즉 오버 드라이빙을 위한 제어 신호로서, 감지 증폭기의 센싱 동작 초기에 인에이블되어 감지 증폭기의 RTO 단자로 전압(VDDCLP)을 공급한다. 참고로, 전압(VDDCLP)은 센싱 동작 초기에만 공급되는 전압으로서 감지 증폭기의 정상 구동 전압인 코아전압(VCORE)보다 더 높은 전압이다.

다음, 제어 신호(SAP2)는 제어 신호(SAP1)가 디스에이블 된 후에 하이로 인에이블되어 감지 증폭기의 RTO 단자에 정상적인 구동 전압인 코아 전압(VCORE)을 공급하도록 하는 제어 신호이다. 여기서, RTO 단자는 감지 증폭기의 공급전압 단자이다.

다음, 제어 신호(SAN)는 센싱 동작시 감지 증폭기의 SB 단자 전압을 접지 레벨로 다운시키는 역할을 한다. 여기서, SB 단자는 감지 증폭기의 공급전압 단자이다.

도 1에서, 센싱 동작 초기에는 코아 전압(VCORE)보다 높은 전압(VDDCLP)을 공급하고(즉, 오버 드라이빙) 그 후에는 안정적인 코아전압(VCORE)을 공급하는 것은 감지 증폭기의 동작 속도를 개선시키기 위한 것이다.

이하에서는 오버 드라이빙을 위한 전압(VDDCLP)을 어떻게 형성하는 가에 대하여 살펴 보기로 한다.

도 2는 종래에 사용되고 있는 구동전압 발생기의 일예이다.

도 2에서, 전압(VPP)는 파워 펌핑에 의하여 발생된 내부 고전압으로서 워드라인을 액티브시킬 때 사용하는 전압을 나타내고, 전압(VDD)은 외부에서 메모리 장치에 공급되는 공급전압 레벨을 나타낸다.

도 2에서 알 수 있듯이, 종래에는 트랜지스터의 드레인에 전압(VDD)을 공급 한 상태에서, 게이트에 전압(VPP)을 인가하여 클램프 전압(VDDCLP)을 출력하는 빙식을 취하고 있다. 일반적으로, 전압(VDD)가 전압(VPP)보다 높은 경우, 클램프 전압(VDDCLP)의 레벨은 VPP-Vt(Vt는 트랜지스터의 문턱 전압)이며, 그 반대인 경우에는 대략 VDD레벨이다.

일반적으로, 전압(VPP)은 전압(VDD)보다 상당히 높으므로, 클램프 전압(VDDCLP)은 VDD 레벨이다.

따라서, 도 1의 제어신호(SAP1)이 하이로 인에이블되면 감지 증폭기의 RTO 단자로 VDD 레벨을 전압이 인가된다.

그런데, 최근들어 고속 메모리 장치를 구현하게 되면서 낮은 문턱 전압을 갖는 트랜지스터로 감지 증폭기를 구현하고 있으며, 이러한 이유로 인하여 상대적으로 높은 전압(VDD)를 감지 증폭기의 RTO 단자로 인가하는 경우 감지 증폭기 자체의 누설 전류가 증가하게 되는 원인이 되고 있다. 이는 결과적으로, 감지 증폭기의 오동작을 초래하는 원인이 된다.

본 발명은 전술한 문제점을 해결하기 위한 것으로, 감지 증폭기에 안정적인 구동전압(오버 드라이빙 전압)을 공급할 수 있는 감지 증폭기 구동 장치를 제공한다.

또한, 본 발명은 낮은 문턱 전압을 갖는 트랜지스터로 구성된 감지 증폭기에 안정적인 구동전압(오버 드라이빙 전압)을 공급할 수 있는 감지 증폭기 구동 장치를 제공한다.

본 발명의 제 1 실시예인 메모리 장치용 감지 증폭기의 구동 장치는 제 1 전압을 일정 부분 전압강하시켜 제 2 전압을 출력하는 전압 분배부, 및 상기 제 2 전압을 수신하는 게이트와, 상기 메모리 장치의 전원전압을 수신하는 드레인과, 클램프 전압을 출력하는 소오스를 갖는 트랜지스터로 이루어지는 구동전압 발생기를 구비하며, 상기 클램프 전압은 상기 감지 증폭기의 센싱 동작 초기에 인가되어 상기 감지 증폭기를 오버 드라이빙시키기 위한 공급전압이다.

제 1 실시예에 있어서, 상기 클램프 전압은 센싱 동작 초기에 인가된 후부터 일정 시간이 경과하면 차단된다.

제 1 실시예에 있어서, 상기 전압 분배부는 상기 제 1 전압과 접지사이에 다이오드형으로 직렬 연결된 복수개의 NMOS 트랜지스터로 구성되며, 상기 제 2 전압은 상기 복수개의 NMOS 트랜지스터를 서로 연결하는 단자로부터 출력 가능하다. 여기서, 상기 제 1 전압과 상기 제 2 전압과 상기 클램프 전압의 전압 크기 관계는 제 1 전압 > 제 2 전압 > 클램프 전압이다.

(실시예)

이하, 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다.

참고로, 도 1의 회로는 본원 발명의 실시예에도 동일하게 적용된다. 따라서, 이하에서는 안정적인 클램프 전압을 공급하는 회로에 대하여 설명하기로 한다.

도 3a은 본 발명에 따른 구동전압(클램프 전압) 발생기의 일 실시예이다.

도 3a의 구동전압 발생기는 고전압(VPP)과 단자(A) 사이에 연결된 다이오드 형으로 연결된 NMOS 트랜지스터(T1)와, 단자(A)와 접지 사이에 다이오드형 타잎의 직렬 연결된 복수개의 NMOS 트랜지스터(T2, T3)와, 게이트가 단자(A)에 연결되고 드레인이 전압(VDD)와 연결되며, 소오스로 전압(VDDCLP)을 출력하는 NMOS 트랜지스터(T4)로 구성된다. 여기서, 다이오드형 NMOS 트랜지스터는 게이트와 드레인이 상호 연결되어 있는 트랜지스터를 의미한다.

도 3a에서 알 수 있듯이, 트랜지스터(T1, T2, T3)는 전압 분배기와 유사한 기능을 하고 있다. 또한, 트랜지스터(T4)는 전압 강하된 단자(A)의 전압을 게이트로 수신하여 소오스를 통하여 클램프 전압(VDDCLP)을 출력하고 있다.

이하, 도 3a의 동작을 보다 구체적으로 설명한다.

다이오드형 트랜지스터(T1)의 드레인으로 고전압(VPP)가 인가되는 경우, 단자(A)의 전압은 VPP-Vt이다. 트랜지스터(T4)는 단자(A)의 전압(VPP-Vt)을 게이트를 통하여 수신하고 있으므로, 트랜지스터(T4)의 소오스를 통하여 출력되는 클램프 전압(VDDCLP)은 대략 VPP-2Vt이다. 여기서, 트랜지스터(T1, T4)의 문턱 전압은 동일하다고 가정하였으나, 문턱 전압이 달라도 상관없을 것이다.

여기서, 트랜지스터(T2, T3)는 단자(A)의 전압을 안정하게 유지시키기 위한 저항 역할을 한다. 따라서 필요에 따라서는 없을 수도 있다.

또한, 다른 실시예로서, 단자(A)와 트랜지스터(T4)의 게이트를 연결시키는 대신에 단자(B)와 트랜지스터(T4)의 게이트를 연결하는 경우에는 클램프 전압(VDDCLP)은 대략 VPP-3Vt가 될 것이다. 이처럼, 본 발명의 실시예는 다양한 변형이 가능하다(도 3b 참조).

도 3a(또는 도 3b)에 도시된 본 발명에 따른 구동전압 발생기의 일 실시예로부터 출력된 클램프 전압(VDDCLP)은 도 1에서 언급한 클램프 전압단자(VDDCLP)로 인가된다.

본 발명의 클램프 전압은 종래의 경우와 비교하여 상대적으로 낮은 전압이므로 문턱전압이 낮은 감지 증폭기의 RTO 단자에 인가되더라도 누설 전류의 발생 가능성이 줄어든다. 따라서, 감지 증폭기의 안정적인 동작이 가능하다. 참고로, 본 발명의 클램프 전압(VDDCLP)은 여전히 코아전압(VCORE)보다는 높다는 것을 인지하고 있어야 한다. 왜냐하면, 클램프 전압은 감지 증폭기의 동작 초기시에 오버 드라이빙을 위하여 인가되는 전압이기 때문이다.

도 4는 전압(VDD)의 변화에 따른 클램프 전압의 변화를 설명하는 그래프이다.

도시된 바와같이, 본원 발명의 실시예인 도 3의 회로에서 출력되는 클램프 전압은 종래의 클램프 전압보다는 낮고 코아전압(VCORE)보다는 높은 레벨을 가짐을 알 수 있다.

도 5는 도 1의 회로에서 설명한 제어신호(SAP1, SAP2)의 인에이블 시기와 그에 따른 RTO 단자와 SB 단자의 전압 레벨의 변동을 보여주는 그래프이다.

도시된 바와같이, RTO 단자의 오버 드라이빙을 위하여 제어신호(SAP1)가 하이 레벨로 유지되는 구간은 클램프 전압이 인가되고, 그 후에는 코아전압이 인가되어 안정된 RTO 전압을 유지하는 모습을 보여주고 있다.

참고로, a구간은 오버 드라이빙 구간을 나타내고, b 구간은 감지 증폭기가 정성적으로 액티브되어 있는 구간을 나타내고(이 구간 동안 리드 또는 라이트 동작이 수행됨), c구간은 프리차지 구간을 나타낸다.

본 발명에 따른 구동전압 발생기의 출력전압인 클램프 전압을 감지 증폭기의 RTO 단자 전압으로 사용하는 경우, 감지 증폭기의 오동작을 줄일 수 있다.

또한, 본 발명의 클램프 전압은 전압 분배 기능을 이용하여 그 전압 레벨을 다양하게 선택할 수 있다는 것은 전술한 바와 같다. 따라서, 개시된 실시예를 기초로 당업자에 의하여 변경 가능한 실시예는 본원의 기술 범위에 속한다고 보아야 한다.

Claims (4)

1. 삭제
2. 메모리 장치용 감지 증폭기의 구동 장치에 있어서,

   제 1 전압을 일정 부분 전압강하시켜 제 2 전압을 출력하는 전압 분배부, 및

   상기 제 2 전압을 수신하는 게이트와, 메모리 장치의 전원전압을 수신하는 드레인과, 클램프 전압을 출력하는 소오스를 갖는 트랜지스터로 이루어지는 구동전압 발생기를 구비하며,

   상기 클램프 전압은 상기 감지 증폭기의 센싱 동작 초기에 인가되어 상기 감지 증폭기를 오버 드라이빙시키기 위한 공급전압이며, 상기 센싱 동작 초기에 인가된 후부터 일정 시간이 경과하면 차단되는 것을 특징으로 하는 메모리 장치용 감지 증폭기의 구동 장치.
3. 제 2 항에 있어서,

   상기 전압 분배부는 상기 제 1 전압과 접지사이에 다이오드형으로 직렬 연결된 복수개의 NMOS 트랜지스터로 구성되며,

   상기 제 2 전압은 상기 복수개의 NMOS 트랜지스터를 서로 연결하는 단자로부터 출력 가능한 것을 특징으로 하는 메모리 장치용 감지 증폭기의 구동 장치.
4. 제 2 항에 있어서,

   상기 제 1 전압과 상기 제 2 전압과 상기 클램프 전압의 전압 크기 관계는 제 1 전압 > 제 2 전압 > 클램프 전압인 것을 특징으로 하는 메모리 장치용 감지 증폭기의 구동 장치.

Images