KR100571645B1 - 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치 - Google Patents

전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치 Download PDF

Info

Publication number
KR100571645B1
KR100571645B1 KR1020030034310A KR20030034310A KR100571645B1 KR 100571645 B1 KR100571645 B1 KR 100571645B1 KR 1020030034310 A KR1020030034310 A KR 1020030034310A KR 20030034310 A KR20030034310 A KR 20030034310A KR 100571645 B1 KR100571645 B1 KR 100571645B1
Authority
KR
South Korea
Prior art keywords
bit line
voltage
pumping
control signal
high voltage
Prior art date
Application number
KR1020030034310A
Other languages
English (en)
Other versions
KR20040102725A (ko
Inventor
윤석철
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030034310A priority Critical patent/KR100571645B1/ko
Priority to US10/744,257 priority patent/US7031202B2/en
Priority to TW092137415A priority patent/TWI301978B/zh
Priority to CNB2004100455018A priority patent/CN100428361C/zh
Publication of KR20040102725A publication Critical patent/KR20040102725A/ko
Application granted granted Critical
Publication of KR100571645B1 publication Critical patent/KR100571645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 데이터 리스토어 구동시 또는 라이트 구동시에 셀에 저장되는 데이터의 신뢰성 상실을 방지하고, 아울러 라이트 구동시 리커버리 시간(tWR)을 단축하기 위한 것으로, 이를 위한 본 발명으로 외부전압을 승압시켜 제1고전압을 생성하는 제1고전압생성수단, 리스토어 또는 라이트 구간에서 활성화되는 펌핑제어신호를 생성하는 펌핑제어신호생성수단, 상기 펌핑제어신호에 응답하여, 상기 제1고전압생성수단의 출력을 전달하거나 상기 제1고전압보다 높은 제2고전압으로 상기 제1고전압을 펌핑하여 출력하는 펌핑수단, 및 상기 펌핑수단으로부터 출력되는 제1고전압 또는 제2고전압으로 선택된 워드라인을 구동하는 워드라인 드라이버를 포함하는 반도체 메모리 장치를 제공한다.
메모리소자, 워드라인, 센스앰프 구동전압, 리스토어, 펌핑

Description

전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법 및 그를 위한 메모리 장치{THE METHOD TO STORE RAPIDLY DATA TO THE CELL WITHOUT VOLTAGE LOSS AND THE MEMORY DEVICE THEREFOR}
도 1은 워드라인 및 센스앰프 구동과 관련된 종래기술에 따른 메모리 장치의 블록 구성도.
도 2a는 종래기술에 따른 리스토어 동작 파형도.
도 2b는 종래기술에 따른 라이트(Write) 동작 파형도.
도 3은 본 발명의 제1실시예에 따른 워드라인 구동에 관련된 블록 구성도.
도 4a는 도 3의 펌핑 제어 신호 생성부의 회로 구성도.
도 4b는 도 3의 펌핑부의 회로 구성도.
도 5a는 본 발명의 제1실시예에 따른 리스토어 동작 파형도.
도 5b는 본 발명의 제1실시예에 따른 라이트 동작 파형도.
도 6은 본 발명의 제2실시예에 따른 센스앰프 구동에 관련된 블록 구성도.
도 7은 본 발명의 제2실시예에 따른 라이트 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
310 : 메모리 셀
320 : 고전압 생성부
330 : 펌핑제어신호 생성부
340 : 펌핑부
350 : 워드라인 드라이버
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 데이터 리스토어 구동시 또는 라이트 구동시에 셀에 저장되는 데이터의 신뢰성 상실을 방지하기 위한 방법 및 그를 위한 반도체 메모리 장치에 관한 것이다.
잘 알려진 바와 같이, 메모리 셀로부터 데이터를 읽기 위해서는 워드라인을 활성화시켜 메모리 셀의 데이터가 비트라인에 유기되도록 한 다음, 비트라인 센스앰프를 구동시켜 비트라인에 유기된 미세 전압을 증폭하는 과정이 필요하고, 이후 다시 비트라인의 증폭된 전압을 셀에 리스토어 하는 과정이 필요하다.
또한, 칩 외부에서 입력된 테이터를 셀에 저장하기 위한 라이트 구동시에는 비트라인의 증폭된 전압을 반전 또는 비반전 시켜 셀에 저장하게 된다.
이와 같이, 증폭된 비트라인의 전압 레벨이 셀에 저장되는 메모리의 동작 구간은 리스토어 구간, 라이트 구간이 있을 수 있다.
도 1은 워드라인 및 센스앰프 구동과 관련된 종래기술에 따른 메모리 장치의 블록 구성도이고, 도 2a는 종래기술에 따른 리스토어 동작 파형도, 도 2b는 종래기술에 따른 라이트(Write) 동작 파형도이다.
도 1을 참조하면 비트라인 BL 및 워드라인 WL에 메모리 셀(110)이 연결되어 있으며, 한쌍의 비트라인 BL, /BL에 비트라인 센스앰프(120)가 연결되어 있다.
워드라인 WL은 로오디코더/워드라인드라이버(140)에 의해 구동되는 바, 액티브 명령에 의해 활성화되는 워드라인제어신호 WL_ctr에 응답하여 그리고 로오어드레스 row_add의 디코딩된 신호에 의해 특정의 워드라인이 활성화된다. 그리고, 셀의 엑세스 트랜지스터가 NMOS트랜지스터이므로 비트라인의 전위가 셀의 저장노드에 전달될 때 문턱전압(Vt) 손실을 일으키므로, 이를 방지하기 위하여 선택된 워드라인은 고전압 VPP로 구동된다. 이를 위하여 메모리 소자에는 외부전압 Vext보다 높은 전압 레벨의 고전압을 생성하기 위한 고전압발생부(130)를 구비하며, 워드라인 드라이버(140)의 구동전압단은 고전압 Vpp를 인가받는다.
비트라인 센스앰프(120)는 구동전압 RTO 및 SB에 의해 구동되는 바, 센스앰프제어부(도면에 도시되지 않음)에서 인에이블신호 rtoen 및 sben이 활성화되고 이에 의해 구동전압생성부(160)가 인에이블되어 구동전압 RTO 및 SB가 비트라인 센스앰프(120)에 전달된다.
도 2a를 참조하여 리스토어 동작을 설명한다. 셀에 저장된 데이터가 논리 'H' 를 갖는 경우이다.
액티브 명령에 의해(즉, 로오액티브신호 rowact가 활성화되면) 워드라인이 고전압 Vpp으로 활성화되고 셀에 있는 데이터는 비트라인 BL의 전위와 차지 쉐어링되어 비트라인 BL에 유기된다. 즉, 비트라인 BL의 전위는 약간 상승하고 비트라인 /BL은 프리차지 레벨 VDD/2를 그대로 갖게 된다.(도 2a의 'A 구간)
이어서, 소정의 센싱마진시간 후에 센스앰프제어부를 통해서 인에이블신호 rtoen 및 sben이 활성화되면 구동전압생성부(160) 및 센스앰프(120)가 구동되어 비트라인에 유기된 미세전압차가 Vdd 및 GND로 증폭되게 된다.(도 2a의 'B'구간)
이어서, 비트라인이 완전히 Vdd 및 GND로 증폭되었다 하더라도 이 증폭된 전압레벨이 다시 메모리 셀에 리스토어되어야 하므로 워드라인 WL은 리스토어가 완료될때까지 활성화되어 있어야 한다. (도 2a의 'C'구간)
이어서, 리스토어가 완료된 후 프리차지 명령에 의해 워드라인은 비활성화되고 비트라인은 프리차지 된다.(도 2a의 'D'구간)
도 2b를 참조하여 라이트(Write) 동작을 설명한다. 메모리 셀에 논리 'L'가 저장된 상태에서 메모리 셀에 새롭게 논리 'H'를 저장하는 경우이다.
액티브 명령에 의해(즉, 로오액티브신호 rowact가 활성화되면) 워드라인이 고전압 Vpp으로 활성화되고 셀에 있는 데이터는 비트라인 BL의 전위와 차지 쉐어링되어 비트라인 BL에 유기된다. 즉, 비트라인 BL의 전위는 약간 하강하고 비트라인 /BL은 프리차지 레벨 VDD/2를 그대로 갖게 된다.(도 2b의 'A 구간)
이어서, 소정의 센싱마진시간 후에 센스앰프제어부를 통해서 인에이블신호 rtoen 및 sben이 활성화되면 구동전압생성부(160) 및 센스앰프(120)가 구동되어 비트라인에 유기된 미세전압차가 Vdd 및 GND로 증폭되게 된다.(도 2b의 'B'구간)
이어서, 라이트 명령에 의해 라이트드라이버(도 1에 도시되지 않음)를 통해 비트라인 BL에는 논리 'H'가 입력되어, 비트라인의 데이터 반전이 일어난다. 워드라인이 활성화 되어 있으므로, 셀의 전압은 비트라인의 전위 변화를 따라간다.(도 2b의 'C'구간)
이어서, 리스토어가 완료된 후 프리차지 명령에 의해 워드라인은 비활성화되고 비트라인은 프리차지 된다.(도 2b의 'D'구간)
한편, 도 2a 및 도 2b에서 비트라인의 전압이 셀에 저장되는 'C' 구간을 보면, 셀에 저장된 전압이 비트라인의 전압보다 많이 낮아져서 원하는 논리 'H'의 충분한 전압 레벨의 셀 데이터를 얻을 수 없는 문제가 발생된다. 즉, 셀 데이터의 신뢰성이 의심되는 현상이 발생되는 것을 볼 수 있다.
이는 외부전압 Vext가 낮아져서, 외부전압 Vext를 사용하여 생성되는 고전압 Vpp의 전위가 낮아진 경우이며, 워드라인의 고전압 Vpp의 강하 정도가 게이트 전압 Vt의 손실을 상쇄 시키기에 부족하기 때문이다.
또는 공정의 고집적도에 따른 메모리 공정상의 문제로 인해서 내부 동작 전압의 범위가 낮아진 경우이다. 즉, 공정의 고집적도에 따라 셀의 억세스트랜지스터의 크기가 작아짐에 따라 콘택(contact) 공정이 어려워 졌다. 콘택이 잘 못 되어지게 되면, 외부 전압 Vext 전압 강하가 발생되지 않아도 고전압 Vpp의 전달 과정에서 고전압 Vpp의 전압 강하가 발생되어, 결국 외부 전압이 강하되는 경우와 동일한 현상이 발생된다.
전술한 바와 같이 외부전압이 낮아지게 되거나, 제조 공정 상의 문제로 인하 여서 셀 데이터의 신뢰성이 의심되게 된다. 이러한 문제는 프리차지 전압의 레벨(level)과는 관계 없이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 데이터 리스토어 구동시 또는 라이트 구동시에 셀에 저장되는 데이터의 신뢰성 상실을 방지하기 위한 방법 및 그를 위한 반도체 메모리 장치를 제공하는데 목적이 있다.
본 발명의 다른 목적은 라이트 구동시 리커버리 시간(tWR)을 단축할 수 있는 방법 및 그를 위한 반도체 메모리 장치를 제공하는데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 반도체 메모리 장치는, 외부전압을 승압시켜 제1고전압을 생성하는 제1고전압생성수단; 리스토어 또는 라이트 구간에서 활성화되는 펌핑제어신호를 생성하는 펌핑제어신호생성수단; 상기 펌핑제어신호에 응답하여, 상기 제1고전압생성수단의 출력을 전달하거나 상기 제1고전압보다 높은 제2고전압으로 상기 제1고전압을 펌핑하여 출력하는 펌핑수단; 및 상기 펌핑수단으로부터 출력되는 제1고전압 또는 제2고전압으로 선택된 워드라인을 구동하는 워드라인 드라이버를 포함하는 것을 특징으로 한다.
또한, 본 발명의 타 측면에 따른 반도체 메모리 장치는, 외부전압 레벨로 비 트라인 센스앰프의 구동전압을 생성하는 구동전압생성수단; 리스토어 또는 라이트 구간에서 활성화되는 펌핑제어신호를 생성하는 펌핑제어신호생성수단; 상기 펌핑제어신호에 응답하여, 상기 구동전압생성부의 출력을 전달하거나 상기 외부전압 레벨보다 높은 고전압으로 상기 외부전압을 펌핑하여 출력하는 펌핑수단; 및 상기 펌핑수단으로부터 출력되는 상기 외부전압 또는 상기 고전압을 구동전압단으로 인가받아 선택된 셀의 비트라인을 증폭하는 상기 비트라인 센스앰프를 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따른 반도체 메모리 장치 구동 방법은, 액티브 명령에 응답하여 외부전압보다 높은 제1고전압으로 워드라인을 활성화시켜 메모리셀의 데이터를 비트라인에 미세전압으로 유기하는 단계; 상기 비트라인의 미세전압을 증폭하여 상기 외부전압 레벨로 증폭하는 단계; 상기 제1고전압보다 높은 제2고전압으로 상기 워드라인을 활성화시켜 상기 비트라인의 증폭된 전압 레벨을 상기 메모리 셀에 리스토어 하는 단계; 및 프리차지명령에 응답하여 상기 워드라인을 비활성화시키고 상기 비트라인을 프리차지 하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 타 측면에 따른 반도체 메모리 장치 구동 방법은, 액티브 명령에 응답하여 외부전압보다 높은 제1고전압으로 워드라인을 활성화시켜 메모리셀의 데이터를 비트라인에 미세전압으로 유기하는 단계; 상기 비트라인의 미세전압을 증폭하여 상기 접지전압 레벨로 증폭하는 단계; 라이트 명령에 응답하여 상기 비트라인의 접지전압 레벨을 상기 외부전압 레벨로 반전시키는 단계; 상기 제1고전압보다 높은 제2고전압으로 상기 워드라인을 활성화시켜 상기 비트라인의 반전된 외부전압 레벨을 상기 메모리 셀에 라이트하는 단계; 및 프리차지 명령에 응답하여 상기 워드라인을 비활성화시키고 상기 비트라인을 프리차지 하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따른 반도체 메모리 장치 구동 방법은, 비트라인 센스앰프의 구동전압단을 외부전압 레벨로 하여 비트라인에 유기된 셀 데이터에 대응하는 전압을 증폭하는 단계; 상기 비트라인 센스앰프의 구동전압단을 상기 외부전압보다 높은 고전압으로하여 상기 비트라인의 증폭된 전압 레벨을 상기 메모리 셀에 리스토어 하는 단계; 및 워드라인을 비활성화시키고 상기 비트라인을 프리차지 하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따른 반도체 메모리 장치 구동 방법은, 비트라인 센스앰프의 구동전압단을 외부전압 레벨로 하여 비트라인에 유기된 셀 데이터에 대응하는 전압을 접지전압 레벨로 증폭하는 단계; 라이트 명령에 응답하여 상기 비트라인의 접지전압 레벨을 상기 외부전압 레벨로 반전시키는 단계; 상기 외부전압보다 높은 고전압으로 상기 비트라인 센스앰프의 구동전압단을 활성화시켜 상기 비트라인의 반전된 외부전압 레벨을 상기 메모리 셀에 라이트하는 단계; 및 워드라인을 비활성화시키고 비트라인을 프리차지 하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
(제1실시예)
도 3은 본 발명의 제1실시예에 따른 워드라인 구동에 관련된 블록 구성도이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 메모리 장치는 워드라인 WL 및 비트라인 BL에 연결된 메모리 셀(310)과, 외부전압 Vext를 승압시켜 고전압 Vpp를 생성하는 고전압(Vpp) 생성부(320)와, 명령어 COMMAND에 응답하여 리스토어 또는 라이트 구간에서 활성화되는 펌핑제어신호 ctr_all를 생성하는 펌핑제어신호생성부(330)와, 상기 펌핑제어신호 ctr_all에 응답하여 Vpp생성부(320)의 출력을 그대로 전달하거나 고전압 Vpp보다 높은 고전압 Vpp+로 고전압 Vpp를 펌핑하여 출력하는 펌핑부(340)와, 상기 펌핑부(340)로부터 출력되는 고전압 Vpp 또는 고전압 Vpp+로 선택된 워드라인(워드라인의 선택은 디코더에서 이루어진다)을 구동하는 워드라인 드라이버(350)을 포함하여 구성된다.
도 4a는 펌핑제어신호생성부(330)의 회로 구성도이고, 도 4b는 펌핑부(340)의 회로 구성도이다.
도 4a를 참조하면, 펌핑제어신호생성부(330)는 예컨대 로우액티브신호(rowact)와 라이트신호(Wrire)와 같은 소정의 명령어 COMMAND에 응답하여 리스토어 또는 라이트 구간에서 활성화되는 제어신호 SEL을 생성하는 제어신호생성부(410)와, 제어신호 SEL를 버퍼링하여 스위칭제어신호 SW_ctr를 생성하는 스위칭제어신호생성부(420)와, 제어신호 SEL를 버퍼링/지연하여 펌핑신호 CAP_ctr를 생성하는 펌핑신호생성부(430)를 포함하여 구성된다.
도 4b를 참조하면 펌핑부(30)는 고전압(Vpp) 생성부(320)의 출력단(482)과 워드라인드라이버(350)의 구동전압단(483) 사이에 형성된 전원라인과, 리스토어 또는 라이트 구간에서 상기 전원라인을 스위칭 오프(OFF)하는 스위칭부(460)와, 리스토어 또는 라이트 구간에서 상기 스위칭부(460)의 출력단의 제1고전압 레벨을 상기 제2고전압으로 펌핑하는 모스커패시터(470)를 포함하여 구성된다.
스위칭부(460)는 상기 전원라인에 소오스-드레인 경로가 형성되고 스위칭제어신호 SW_ctr에 게이트가 접속된 PMOS트랜지스터로 구성되어 있고, 모스커패시터(470)는 스위칭부(460)의 출력단의 전원라인에 게이트가 접속되고 소오스 및 드레인이 공통으로 펌핑신호 CAP_ctr에 연결된 NMOS트랜지스터로 구성되어 있다.
스위칭부와 모스커패시터는 제어신호의 논리 등에 따라 PMOS 또는 NMOS로 구현가능하며, 그 밖에 다른 소자로서도 구현 가능하다.
도 5a는 본 발명의 제1실시예에 따른 리스토어 동작 파형도로서, 도 5a를 참조하여 본 발명의 제1실시예에 따른 리스토어와 관련된 구동 방법을 설명한다. 셀에 저장된 데이터가 논리 'H' 를 갖는 경우이다.
액티브 명령에 의해(즉, 로오액티브신호 rowact가 활성화되면) 워드라인이 고전압 Vpp으로 활성화되고 셀에 있는 데이터는 비트라인 BL의 전위와 차지 쉐어링되어 비트라인 BL에 유기된다. 즉, 비트라인 BL의 전위는 약간 상승하고 비트라인 /BL은 프리차지 레벨 VDD/2를 그대로 갖게 된다.(도 5a의 'A 구간)
이어서, 소정의 센싱마진시간 후에 비트라인 센스앰프가 구동되어 비트라인 에 유기된 미세전압차가 Vdd 및 GND로 증폭되게 된다.(도 5a의 'B'구간)
이어서, 워드라인 WL이 활성화된 상태에서 증폭된 비트라인 BL의 Vdd(또는 GND)는 다시 메모리 셀에 리스토어되는 바 (도 5a의 'C'구간), 이때 워드라인 WL은 상기 리스토어 구간('C')에서 펌핑제어신호생성부(330) 및 펌핑부(340)에 의해서 고전압 Vpp보다 높은 고전압 Vpp+로 펌핑되어 활성화된다. 이에 의해 리스토어되는 셀의 전압은 신뢰성 높은 데이터로서의 전압 레벨을 가지게 된다.
이어서, 리스토어가 완료된 후 프리차지 명령에 의해 워드라인은 비활성화되고 비트라인은 프리차지 된다.(도 5a의 'D'구간)
도 5b를 참조하여 도 3의 실시예 따른 라이트(Write) 동작을 설명한다. 메모리 셀에 논리 'L'가 저장된 상태에서 메모리 셀에 새롭게 논리 'H'를 저장하는 경우이다.
액티브 명령에 의해(즉, 로오액티브신호 rowact가 활성화되면) 워드라인이 고전압 Vpp으로 활성화되고 셀에 있는 데이터는 비트라인 BL의 전위와 차지 쉐어링되어 비트라인 BL에 유기된다. 즉, 비트라인 BL의 전위는 약간 하강하고 비트라인 /BL은 프리차지 레벨 VDD/2를 그대로 갖게 된다.(도 5b의 'A 구간)
이어서, 소정의 센싱마진시간 후에 센스앰프가 구동되어 비트라인 BL에 유기된 미세전압차가 GND로 증폭되게 된다.(도 5b의 'B'구간)
이어서, 라이트 명령에 의해 라이트드라이버(도시되지 않음)를 통해 비트라인 BL에는 논리 'H'가 입력되어, 비트라인의 데이터 반전이 일어난다. 워드라인 WL이 활성화 되어 있으므로, 셀의 전압은 비트라인의 전위 변화를 따라간다.(도 5b의 'C'구간) 이때 종래와는 다르게, 워드라인은 라이트 구간('C') 내에서 고전압 Vpp+로 제공된다. 따라서, 도면에 도시된 바와 같이 셀에 라이트(저장)되는 데이터의 전압 레벨은 전압의 손실없이 비트라인의 전위가 셀에 저장된다.
아울러, 라이트 리커버리 시간(tWR)을 짧게 가져갈 수 있는 바, 이는 데이터의 반전을 빠르게 진행할 수 있기 때문이다.
(제2실시예)
도 6은 본 발명의 제2실시예에 따른 센스앰프 구동에 관련된 블록 구성도이고, 도 7은 도 6의 실시예에 따른 라이트 동작 파형도이다.
도 6을 참조하면, 워드라인 WL 및 비트라인 BL에 연결된 메모리 셀(610)과, 외부전압 Vext로 비트라인 센스앰프(620)의 구동전압 RTO를 생성하는 Vext를 사용하는 구동전압(RTO)생성부(630)와, 명령어에 응답하여 리스토어 또는 라이트 구간에서 활성화되는 펌핑제어신호 ctr_all를 생성하는 펌핑제어신호생성부(640)와, 상기 펌핑제어신호 ctr_all에 응답하여 구동전압생성부(630)의 출력을 전달하거나 상기 외부전압 Vext보다 높은 고전압 RTO+로 외부전압 Vext를 펌핑하여 출력하는 펌핑부(650)을 구비하여 구성되며, 상기 비트라인 센스 앰프(620)는 펌핑부(650)로부터 출력되는 외부전압 레벨의 RTO 또는 고전압 RTO+ 레벨을 구동전압단으로 인가받아 선택된 셀의 비트라인 BL을 증폭하게 된다.
펌핑제어신호생성부(640)와 펌핑부(650)는 도 4a 및 도 4b의 회로도에서 설명한 구성과 실질적으로 동일하기에 여기서 그 설명은 생략하기로 한다.
도 7은 도 6의 실시예에 따른 라이트 동작관련 파형도로서, 라이트 리커버리 구간(도면의 'C' 구간)에서 비트라인 센스앰프의 구동전압단이 외부전압 레벨보다 높은 고전압 RTO+를 인가받음에 따라서 비트라인 BL의 전위도 상승하게되고, 결국 셀에 라이트(저장)되는 셀에 저장되는 데이터 전압 레벨도 상승하게되어 신뢰성 있는 전압 레벨을 갖는 데이터의 라이트가 가능함을 알 수 있다.
도 6의 제2실시예에 따른 구성에서도 리커버리 동작에서 본 발명의 제1실시예서와 같은 동일한 효과를 얻을 수 있는 바, 여기서 그 구체적인 구동 방법의 설명은 생략하기로 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨데, 전술한 실시예에서는 펌핑제어신호 ctr_all을 로우액티브신호와 라이트신호를 사용하여 생성하였으나, 이외에 리스토어 또는 라이트 리커버리 구간을 감지할 수 있는 신호를 사용하여 제어신호를 발생시키는 경우에도 본 발명은 적용된다.
전술한 본 발명은 외부 전압이 불안정한 경우에도 신뢰성 있는 데이터의 리스토어 및 라이트 리커버리가 가능하다. 즉, 메모리의 동작 전압의 마진을 확보하게 됨으로써 메모리 장치의 수율을 증가시키는 효과가 있다.
또한, 메모리 장치의 제조 과정에서 발생한 문제로 인해 메모리의 동작 전압의 범위가 줄어든 경우에도 셀 데이터 신뢰적으로 저장할 수 있어 수율을 증가시켜 주는 동일한 효과가 있다.

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 외부전압 레벨로 비트라인 센스앰프의 풀업 구동전압을 생성하는 구동전압생성수단;
    리스토어 또는 라이트 구간에서 활성화되는 펌핑제어신호를 생성하는 펌핑제어신호생성수단;
    상기 펌핑제어신호에 응답하여, 상기 구동전압생성부의 출력을 전달하거나 상기 외부전압 레벨보다 높은 고전압으로 상기 외부전압을 펌핑하여 출력하는 펌핑수단; 및
    상기 펌핑수단으로부터 출력되는 상기 외부전압 또는 상기 고전압을 풀업 구동전압단으로 인가받아 선택된 셀의 비트라인을 증폭하는 상기 비트라인 센스앰프
    를 포함하는 반도체 메모리 장치.
  14. 제13항에 있어서,
    워드라인이 활성화되어 메모리 셀의 데이터가 비트라인에 미세전압 레벨로 유기되는 구간과, 상기 비트라인에 유기된 미세전압을 외부전압 레벨로 증폭하는 구간에서, 상기 비트라인 센스앰프의 풀업 구동전압단은 상기 외부전압을 인가받고,
    상기 증폭된 비트라인의 전압 레벨이 상기 메모리 셀에 리스토어되는 구간에서, 상기 비트라인 센스앰프의 풀업 구동전압단은 상기 고전압을 인가받는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제13항에 있어서,
    워드라인이 활성화되어 메모리 셀의 데이터가 비트라인에 미세전압 레벨로 유기되는 구간과, 상기 비트라인에 유기된 미세전압을 외부전압 레벨 또는 접지전압 레벨로 증폭하는 구간에서, 상기 비트라인 센스앰프의 풀업 구동전압단은 상기 외부전압을 인가받고,
    라이트 명령에 응답하여 비트라인에 실린 외부 입력 데이터에 대응하는 전압 레벨이 셀에 저장되는 라이트 구간에서, 상기 비트라인 센스앰프의 풀업 구동전압단은 상기 고전압을 인가받는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 15항에 있어서,
    상기 라이트 구간에서,
    증폭된 비트라인의 전압 레벨이 상기 외부 입력데이터에 대응되는 전압 레벨로 반전되어 상기 메모리 셀에 저장되는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제13항 내지 제16항 중 어느한 항에 있어서,
    상기 펌핑수단은,
    상기 구동전압생성수단의 출력단과 상기 비트라인 센스앰프의 풀업 구동전압단 사이에 형성된 전원라인;
    리스토어 또는 라이트 구간에서 상기 전원라인을 스위칭 오프(off)하는 스위칭수단;
    리스토어 또는 라이트 구간에서 상기 스위칭수단의 출력단의 전압 레벨을 상기 고전압으로 펌핑하는 펌핑부
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제17항에 있어서,
    상기 펌핑제어신호생성수단은,
    명령어에 응답하여 프리차지 및 라이트 구간에서 활성화되는 제어신호를 생성하는 수단;
    상기 제어신호를 버퍼링하여 상기 스위칭수단을 제어하는 스위칭제어신호 생 성부; 및
    상기 제어신호를 버퍼링/지연하여 상기 펌핑부를 제어하는 펌핑신호생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  19. 제18항에 있어서,
    상기 스위칭수단은 상기 전원라인에 소오스-드레인 경로가 형성되고 상기 스위칭제어신호에 게이트가 접속된 모스트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  20. 제18항에 있어서,
    상기 펌핑부는 상기 스위칭수단 출력단의 전원라인에 게이트가 접속되고, 소오스 및 드레인이 공통으로 상기 펌핑신호에 연결된 MOS트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  21. 제13항에 있어서,
    상기 스위칭제어신호와 상기 펌핑신호는 리스토어 및 라이트 구간에서 활성화되되, 상기 스위칭제어신호가 먼저 활성화되고 상기 펌핑신호가 나중에 활성화되 는 것을 특징으로 하는 반도체 메모리 장치.
  22. 비트라인 센스앰프의 풀업 구동전압단을 외부전압 레벨로 하여 비트라인에 유기된 셀 데이터에 대응하는 전압을 증폭하는 단계;
    상기 비트라인 센스앰프의 풀업 구동전압단을 상기 외부전압보다 높은 고전압으로 하여 상기 비트라인의 증폭된 전압 레벨을 상기 메모리 셀에 리스토어 하는 단계; 및
    워드라인을 비활성화시키고 상기 비트라인을 프리차지하는 단계
    를 포함하는 반도체 메모리 장치의 구동 방법.
  23. 삭제
  24. 삭제
KR1020030034310A 2003-05-29 2003-05-29 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치 KR100571645B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030034310A KR100571645B1 (ko) 2003-05-29 2003-05-29 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치
US10/744,257 US7031202B2 (en) 2003-05-29 2003-12-22 Method and apparatus for rapidly storing data in memory cell without voltage loss
TW092137415A TWI301978B (en) 2003-05-29 2003-12-30 Method and apparatus for rapidly storing data in memory cell without voltage loss
CNB2004100455018A CN100428361C (zh) 2003-05-29 2004-05-28 在存储单元中迅速储存数据而无电压损耗的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030034310A KR100571645B1 (ko) 2003-05-29 2003-05-29 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치

Publications (2)

Publication Number Publication Date
KR20040102725A KR20040102725A (ko) 2004-12-08
KR100571645B1 true KR100571645B1 (ko) 2006-04-17

Family

ID=33448290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030034310A KR100571645B1 (ko) 2003-05-29 2003-05-29 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치

Country Status (4)

Country Link
US (1) US7031202B2 (ko)
KR (1) KR100571645B1 (ko)
CN (1) CN100428361C (ko)
TW (1) TWI301978B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628832B1 (ko) * 2004-11-10 2006-09-26 삼성전자주식회사 불휘발성 반도체 메모리 장치의 펌핑전압 발생회로
KR100837801B1 (ko) 2006-06-29 2008-06-16 주식회사 하이닉스반도체 반도체 메모리 장치
CN103730157A (zh) * 2012-10-12 2014-04-16 上海华虹集成电路有限责任公司 用于Flash EEPROM的字线驱动电路
CN103345938B (zh) * 2013-06-26 2016-09-14 上海华虹宏力半导体制造有限公司 闪存的字线控制方法及闪存的擦除方法
CN112837728B (zh) * 2021-03-10 2023-05-02 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194640A (ja) 1989-12-22 1991-08-26 Mitsubishi Electric Corp 半導体装置
JPH0469893A (ja) 1990-07-09 1992-03-05 Hitachi Ltd 半導体記憶装置
JP2993714B2 (ja) 1990-08-14 1999-12-27 株式会社日立製作所 半導体記憶装置
KR940002859B1 (ko) * 1991-03-14 1994-04-04 삼성전자 주식회사 반도체 메모리장치에서의 워드라인 구동회로
JPH0612871A (ja) 1992-06-29 1994-01-21 Oki Micro Design Miyazaki:Kk 半導体集積回路装置
US6160749A (en) * 1997-03-14 2000-12-12 Hyundai Electronics America Pump control circuit
US5901078A (en) * 1997-06-19 1999-05-04 Micron Technology, Inc. Variable voltage isolation gate and method
US6104653A (en) * 1999-02-13 2000-08-15 Integrated Device Technology, Inc. Equilibration circuit and method using a pulsed equilibrate signal and a level equilibrate signal
US6462998B1 (en) * 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Programmable and electrically configurable latch timing circuit
US6058069A (en) 1999-04-12 2000-05-02 Etron Technology, Inc. Protection circuit to ensure DRAM signal in write cycle
US6556482B2 (en) 1999-06-24 2003-04-29 Nec Electronics Corporation Semiconductor memory device
US6804655B2 (en) 2001-02-06 2004-10-12 Cirrus Logic, Inc. Systems and methods for transmitting bursty-asnychronous data over a synchronous link
JP3874655B2 (ja) * 2001-12-06 2007-01-31 富士通株式会社 半導体記憶装置、及び半導体記憶装置のデータアクセス方法
JP2003196977A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 半導体記憶装置のデータアクセス方法、及び半導体記憶装置
US6934899B2 (en) 2002-01-30 2005-08-23 Etron Technology, Inc. Variable self-time scheme for write recovery by low speed tester

Also Published As

Publication number Publication date
TWI301978B (en) 2008-10-11
TW200426828A (en) 2004-12-01
US7031202B2 (en) 2006-04-18
KR20040102725A (ko) 2004-12-08
US20040240304A1 (en) 2004-12-02
CN100428361C (zh) 2008-10-22
CN1574085A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
US7310284B2 (en) Page access circuit of semiconductor memory device
US6738296B2 (en) Sense amplifier enable signal generating circuits having process tracking capability and semiconductor memory devices including the same
US7986578B2 (en) Low voltage sense amplifier and sensing method
US7298660B2 (en) Bit line sense amplifier control circuit
US7054182B2 (en) Nonvolatile FeRam control device
US5220527A (en) Dynamic type semiconductor memory device
KR100678427B1 (ko) 소비 전력이 감소되고 시험 시간이 단축된 반도체 기억 장치
JP5190326B2 (ja) 強誘電体メモリ装置
KR100571645B1 (ko) 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치
JP2004111031A (ja) 能動負荷回路を具備する半導体メモリ装置及びそれに関連した方法
KR0179097B1 (ko) 데이타 리드/라이트 방법 및 장치
CN114664349A (zh) 半导体器件
US6781894B2 (en) Semiconductor memory device achieving fast random access
US20070230258A1 (en) Semiconductor memory device for controlling bit line sense amplifying operation using row and column addresses
JP2006040466A (ja) 半導体記憶装置
JP2007134037A (ja) 半導体メモリ装置
US7106645B2 (en) Semiconductor memory device having a word line drive circuit and a dummy word line drive circuit
KR100492782B1 (ko) 타이밍 레퍼런스 제어 기능을 갖는 불휘발성 강유전체메모리 장치 및 그 제어 방법
KR101052928B1 (ko) 반도체메모리장치
JP3032968B2 (ja) メモリセルの二重ワードラインデコーディング回路
KR100516692B1 (ko) 타이밍 레퍼런스 제어 기능을 갖는 불휘발성 강유전체메모리 장치 및 그 제어 방법
KR20090005791A (ko) 반도체 메모리 장치의 비트라인 센스앰프회로 및 그에 따른제어방법.
KR100687877B1 (ko) 액티브 코아전압 드라이버 제어회로
KR100772541B1 (ko) 반도체 메모리 소자 및 그 구동방법
KR20140002897A (ko) 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee