KR20160115484A - 전원 구동 회로 및 이를 포함하는 반도체 장치 - Google Patents

전원 구동 회로 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20160115484A
KR20160115484A KR1020150043258A KR20150043258A KR20160115484A KR 20160115484 A KR20160115484 A KR 20160115484A KR 1020150043258 A KR1020150043258 A KR 1020150043258A KR 20150043258 A KR20150043258 A KR 20150043258A KR 20160115484 A KR20160115484 A KR 20160115484A
Authority
KR
South Korea
Prior art keywords
signal
voltage
power supply
release
unit
Prior art date
Application number
KR1020150043258A
Other languages
English (en)
Inventor
장문선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150043258A priority Critical patent/KR20160115484A/ko
Priority to US14/810,925 priority patent/US20160285372A1/en
Priority to CN201510509417.5A priority patent/CN106024043A/zh
Publication of KR20160115484A publication Critical patent/KR20160115484A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 전원 구동 회로 및 이를 포함하는 반도체 장치에 관한 것으로, 전압 구동 회로의 전류 소모를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 릴리즈 제어신호와 코아전압을 생성하는 전압 생성부, 릴리즈 제어신호에 대응하여 플래그신호의 활성화 구간 동안 릴리즈신호를 인에이블시키는 릴리즈 제어부, 릴리즈 제어신호에 대응하여 코아전압의 레벨을 상승시키는 풀업 구동부 및 릴리즈신호에 대응하여 코아전압의 레벨을 싱크시키는 릴리즈 구동부를 포함한다.

Description

전원 구동 회로 및 이를 포함하는 반도체 장치{Power driving device and semiconductor device including the same}
본 발명은 전원 구동 회로 및 이를 포함하는 반도체 장치에 관한 것으로, 전압 구동 회로의 전류 소모를 줄일 수 있도록 하는 기술이다.
디램(DRAM : Dynamic Random Access Memory)의 집적도가 증가하고 외부 전원전압은 고전압을 사용하는 경우 트랜지스터의 신뢰성(reliability)이 나빠지게 된다. 이를 해결하고자 칩(chip) 내부에서 전원전압을 낮추는 전압 변환 회로가 본격적으로 채택되고 있다. 낮은 전원전압을 사용하면 전력 소모를 줄일 수 있고 내부 전압원을 정전압으로 설정하면 외부 전원전압이 변동을 하여도 안정된 전원전압을 확보할 수 있어 칩의 동작이 안정된다.
하지만, 내부전압(VINT; INTernal Voltage)을 공급받는 주변 회로나 메모리 어레이(memory array) 등은 부하의 변동이 심하기 때문에 안정된 동작을 보이는 회로를 디램 내에서는 설계하기가 어렵다.
디램의 코아(core)는 셀(cell), 서브 워드라인 드라이버(Sub Word line Driver), 센스앰프(sense amplifier), X-디코더(X-decorder), Y-디코더(Y-decorder) 등을 포함한다. 여기서, 코아(core) 쪽에 사용되는 내부 전압(VINT)으로는 정전위 전압인 코아전압(CORE Voltage; VCORE)과 고전압(VPP)이 있다.
예를 들어, 코아전압(VCORE)은 외부 전원전압(VDD) 보다 낮은 레벨이고, 그리고, 고전압(VPP)은 외부 전원전압(VDD) 보다 높은 레벨이다. 그리고, 디램의 액티브(active) 동작시 코아전압(VCORE)이 사용되며, 이에 따라, 많은 전류가 소모된다. 따라서, 코아전압(VCORE)은 연산 증폭기(OPerational Amplifier)를 이용한 내부전압 생성용 액티브 드라이버에 의해 생성된다.
하나의 칩 안에서 생성된 전원의 종류는 다양하게 존재한다. 하나의 전원에서 다른 전원으로 전환될 때 전류의 유입이 취약해 지므로 릴리즈(Release) 회로를 사용할 수 있다. 이러한 릴리즈 회로는 전류가 유입되어 전원 레벨이 증가하게 되면 내부전압의 레벨이 원하는 목표 레벨 이상으로 상승되는 것을 방지하게 된다.
즉, 전압 생성회로는 자체 코아 전압 타겟 레벨을 맞추기 위하여 외부 공급 전압(VDD)으로부터 계속 전류를 공급받게 되고, 릴리즈 회로는 높아진 코아 전압(VCORE)을 낮추기 위하여 계속 전류를 방출한다. 하지만, 내부전압이 목표 레벨로 상승하게 되는 시점에서는 전압 생성회로와 릴리즈 회로가 피드백을 통해 상보적인 동작을 수행하게 되므로 많은 전류가 소모된다.
본 발명은 전압 생성회로의 전압 레벨이 목표 레벨보다 증가한 경우에만 릴리즈 회로를 동작시켜 불필요한 전류 소모를 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 전원 구동 회로는, 릴리즈 제어신호와 코아전압을 생성하는 전압 생성부; 릴리즈 제어신호에 대응하여 플래그신호의 활성화 구간 동안 릴리즈신호를 인에이블시키는 릴리즈 제어부; 릴리즈 제어신호에 대응하여 코아전압의 레벨을 상승시키는 풀업 구동부; 및 릴리즈신호에 대응하여 코아전압의 레벨을 싱크시키는 릴리즈 구동부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 전원전압의 레벨에 대응하여 코아전압을 생성하고, 플래그신호의 활성화 구간 동안 활성화되는 릴리즈신호에 대응하여 코아전압을 싱크시키는 전원 구동 회로; 구동신호에 대응하여 제 1전원라인에 전원전압 또는 상기 코아전압을 선택적으로 공급하고, 제 2전원라인에 접지전압을 공급하는 전원라인 구동부; 및 제 1전원라인과 제 2전원라인에 연결되어 비트라인으로부터 인가되는 셀 데이터를 증폭하는 비트라인 감지증폭기를 포함하는 것을 특징으로 한다.
본 발명은 전압 생성회로의 전압 레벨이 목표 레벨보다 증가한 경우에만 릴리즈 회로를 동작시켜 불필요한 전류 소모를 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 전원 구동 회로가 적용되는 반도체 장치의 구성도.
도 2는 도 1의 전원라인 구동부에 관한 상세 회로도.
도 3은 본 발명의 실시예에 따른 전원 구동 회로의 구성도.
도 4는 도 3의 플래그신호 생성부의 동작을 설명하기 위한 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 전원 구동 회로가 적용되는 반도체 장치의 구성도이다.
메모리 장치는, 일정 값 이하의 외부전원전압을 이용하여 장치 내부에서 필요한 크기의 전원을 생성하여 사용하고 있다. 즉, 디램(DRAM)의 저전력화와 외부 전력에 의한 영향 감소를 위하여 디램 내부 코아 영역에는 외부에서 공급하는 외부 공급 전압보다 낮은 전위의 내부 전압을 사용하고 있다.
그 중에서도 디램(DRAM)과 같이 비트라인 감지증폭기 BLSA를 사용하는 메모리 소자의 경우, 셀 데이터를 감지하기 위하여 코아전압 VCORE을 사용하고 있다. 워드라인이 활성화되면 그 워드라인에 연결된 다수개의 메모리 셀의 데이터가 비트라인에 전달된다. 그리고, 비트라인 감지증폭기 BLSA는 비트라인 쌍의 전압 차이를 감지 및 증폭하게 된다.
이와 같이, 디램(DRAM)에서 셀에 데이터를 저장하기 위해서는 비트라인 감지증폭기 BLSA의 동작에 의해서 비트라인 또는 반전 비트라인에 데이터를 가해서 셀의 캐패시터를 차징(charging)하는 레벨을 코아전압 VCORE 레벨로 정의한다.
그리고, 코아전압 VCORE 레벨을 만들어내는 내부 드라이버를 코아전압 드라이버라 한다. 그런데, 디램의 동작이 점점 고속화되어감에 따라 셀의 빠른 동작이 가능해져야 한다. 디램의 동작이 점점 고속화됨에 따라 셀의 코아전압 VCORE 레벨도 빠른 차징 능력을 필요로 하게 되었다.
따라서, 코아전압 VCORE 레벨을 비트라인 감지증폭기 BLSA가 동작하는 전류 피크에 맞추어야 한다. 이에 따라, 코아전압 VCORE 레벨을 더 높은 전위인 외부 전원전압 VDD 레벨과 단락하는 오버드라이빙 방법을 사용하게 된다.
즉, 디램의 구동시 수천 개의 비트라인 감지증폭기 BLSA가 동시에 동작하게 된다. 이를 구동하기 위한 충분한 양의 전류를 공급할 수 있는가 여부에 따라서 비트라인 감지증폭기 BLSA의 구동시간이 결정된다. 그러나, 메모리 소자의 저전력화 추세에 따른 동작전압의 저하에 의해 충분한 양의 전류를 일순간에 공급하는데 무리가 있다.
이를 해결하기 위해, 비트라인 감지증폭기 BLSA의 동작 초기(셀과 비트라인 간 전하공유 직후)에 비트라인 감지증폭기 BLSA의 전원라인 RTO에 통상적으로 공급되는 노말전원(통상, 내부 코아전압 VCORE)보다 높은 고전압(전원전압 VDD)을 순간적으로 공급하는 것을 비트라인 감지증폭기 BLSA의 오버드라이빙 구조라고 한다.
비트라인 감지증폭기 BLSA는 한 쌍의 비트라인 사이에 연결되고, 비트라인 감지증폭기 BLSA의 전원라인 RTO와 전원라인 SB에 전원이 공급된다.
그리고, 전원라인 RTO에는 통상 코아전압 VCORE이 공급된다. 하지만, 초기 동작과정에서는 비트라인 감지증폭기 BLSA의 빠른 센싱 동작을 위하여 코아전압 VCORE 보다 높은 전압인 전원전압 VDD이 공급된다.
도 1의 전원라인 구동부(10)는 구동 제어신호 SAP1, SAP2, SAN에 의해 코아전압 VCORE과 전원전압 VDD을 구동하여 비트라인 감지증폭기 BLSA의 전원라인 RTO, SB에 공급한다. 전원라인 구동부(10)는 구동 제어신호 SAP1, SAP2에 의해 풀업 전원라인 RTO에 코아전압 VCORE 또는 전원전압 VDD을 공급한다. 그리고, 전원라인 구동부(10)는 구동 제어신호 SAN에 의해 풀다운 전원라인 SB에 접지전압을 공급한다.
도 2는 도 1의 전원라인 구동부(10)에 관한 상세 회로도이다.
전원라인 구동부(10)는 전원라인 RTO에 풀업 전압을 공급하기 위해 NMOS 트랜지스터 N1, N2를 포함하고, 전원라인 SB에 풀다운 전압을 공급하기 위해 NMOS 트랜지스터 N3를 포함한다.
여기서, NMOS 트랜지스터 N1는 전원전압 VDD 인가단과 전원라인 RTO 사이에 연결되어 게이트 단자를 통해 구동신호 SAP1가 인가된다. 비트라인 감지증폭기 BLSA의 오버 드라이빙 동작시 구동신호 SAP1에 의해 NMOS 트랜지스터 N1가 턴 온 되어 전원라인 RTO에 전원전압 VDD가 인가된다.
그리고, NMOS 트랜지스터 N2는 코아전압 VCORE 인가단과 전원라인 RTO 사이에 연결되어 게이트 단자를 통해 구동신호 SAP2가 인가된다. 비트라인 감지증폭기 BLSA의 노말 동작시 구동신호 SAP2에 의해 NMOS 트랜지스터 N2가 턴 온 되어 전원라인 RTO에 코아전압 VCORE가 인가된다.
또한, NMOS 트랜지스터 N3는 접지전압 VSS 인가단과 전원라인 SB 사이에 연결되어 게이트 단자를 통해 구동신호 SAN가 인가된다. 비트라인 감지증폭기 BLSA의 노말 동작시 구동신호 SAN에 의해 NMOS 트랜지스터 N3가 턴 온 되어 전원라인 SB에 접지전압 VSS가 인가된다.
코아 전압 VCORE은 셀 데이터를 증폭시키는 전압으로 사용되기 때문에 디램이 동작하는 동안 안정적인 전위를 유지하는 것이 매우 중요하다. 그러나, 최근 디램의 고속화, 저전압화로 인하여 외부의 노이즈 등이 코아전압 VCORE에 유입되면서 안정적인 코아전압 VCORE의 구현이 어려워지고 있다.
코아전압 VCORE의 사용량은 데이터를 셀에 기입시 가장 크게 증가한다. 따라서, 데이터를 디램에 기입시 코아 전압의 소모량이 크게 늘면서 코아전압 VCORE 레벨이 낮아지고, 이를 보완하기 위하여 비트라인 감지증폭기 BLSA의 전원라인 RTO 라인에 오버 드라이빙 방식과 릴리즈 드라이빙 방식을 사용하여 코아전압 VCORE 레벨의 안정화를 추구한다.
오버 드라이빙이란 비트라인 감지증폭기 BLSA가 활성화될 때 데이터 센싱 속도를 높이기 위해 비트라인 감지증폭기 BLSA의 구동 전원을 이원화하여 전원라인 RTO에 먼저 외부 전원전압 VDD을 일정 시간 공급한 후, 다시 외부 전원전압 VDD 보다 낮은 코아전압 VCORE을 공급하는 방법을 말한다.
도 3은 본 발명의 실시예에 따른 전원 구동 회로의 구성도이다.
전원 구동 회로는 전압 생성부(100), 풀업 구동부(200), 릴리즈 구동부(300), 플래그신호 생성부(400) 및 릴리즈 제어부(500)를 포함한다. 여기서, 전압 생성부(100)는 비교부(110), 바이어싱부(120), 구동부(130), 지연부(140) 및 전압 분배부(150)를 포함한다.
전압 생성부(100)는 출력전압 VREG을 생성하여 전원라인 구동부(10)에 출력한다. 본 발명의 실시예에서 전원구동회로의 출력전압 VREG은 전원라인 구동부(10)에 공급되는 코아전압 VCORE 레벨일 수 있다.
그리고, 풀업 구동부(200)는 전압 생성부(100)의 출력전압 VREG의 레벨을 상승시킨다. 그리고, 릴리즈 구동부(300)는 릴리즈신호 RELEASE에 대응하여 출력전압 VREG의 레벨을 하강(또는, 싱크)시킨다.
이러한 전압 생성부(100)의 비교부(110)는 입력신호 Vin와 전압 분배부(150)의 출력을 비교하여 구동부(130)에 출력한다. 비교부(110)는 PMOS 트랜지스터 P1, P2 및 NMOS 트랜지스터 N4~N6을 포함한다.
여기서, PMOS 트랜지스터 P1, P2의 공통 게이트 단자는 PMOS 트랜지스터 P1의 드레인 단자와 연결된다. 그리고, PMOS 트랜지스터 P1, P2는 공통 소스 단자가 전원전압 VDD 인가단에 연결된다. NMOS 트랜지스터 N4는 PMOS 트랜지스터 P1와 NMOS 트랜지스터 N6 사이에 연결되어 게이트 단자를 통해 입력신호 Vin가 인가된다. NMOS 트랜지스터 N5는 PMOS 트랜지스터 P2와 NMOS 트랜지스터 N6 사이에 연결되어 게이트 단자를 통해 전압 분배부(150)의 출력이 인가된다.
NMOS 트랜지스터 N6은 NMOS 트랜지스터 N4, N5의 공통 소스 단자와 접지전압 VSS 인가단 사이에 인가되어 게이트 단자를 통해 바이어스 전압 VBIAS이 인가된다. 이에 따라, NMOS 트랜지스터 N6는 바이어스 전압 VBIAS에 대응하여 항상 턴 온 되어 전류 패스를 제공한다.
그리고, 바이어싱부(120)는 비교부(110)에 바이어싱 전압을 공급한다. 이러한 바이어싱부(120)는 전원전압 VDD 인가단과 접지전압 VSS 인가단 사이에 직렬 연결된 PMOS 트랜지스터 P3와 NMOS 트랜지스터 N7를 포함한다. PMOS 트랜지스터 P3는 게이트 단자가 PMOS 트랜지스터 P1, NMOS 트랜지스터 N4의 공통 드레인 단자에 연결된다. 그리고, NMOS 트랜지스터 N7는 게이트 단자와 드레인 단자가 공통 연결된다.
또한, 구동부(130)는 비교부(110)의 출력을 구동하여 지연부(140)에 출력한다. 이러한 구동부(130)는 전원전압 VDD 인가단과 접지전압 VSS 인가단 사이에 직렬 연결된 PMOS 트랜지스터 P4와 NMOS 트랜지스터 N8를 포함한다. PMOS 트랜지스터 P4는 게이트 단자가 PMOS 트랜지스터 P2, NMOS 트랜지스터 N5의 공통 드레인 단자에 연결된다. 그리고, NMOS 트랜지스터 N8는 게이트 단자가 NMOS 트랜지스터 N7와 공통 연결된다.
그리고, 지연부(140)는 구동부(130)의 출력을 일정시간 지연하여 풀업 구동부(200)에 출력한다. 이러한 지연부(140)는 직렬 연결된 복수의 인버터 IV1~IV4를 포함한다. 인버터 IV1, IV2는 구동부(130)의 출력을 비반전 지연하여 릴리즈 제어신호 RLSE_PRE를 릴리즈 제어부(500)에 출력한다. 그리고, 인버터 IV3, IV4는 릴리즈 제어신호 RLSE_PRE를 비반전 지연하여 풀업 구동부(200)에 출력한다.
또한, 전압 분배부(150)는 출력전압 VREG을 전압 분배하여 비교부(110)에 출력한다. 이러한 전압 분배부(150)는 출력전압 VREG의 출력단과 접지전압 VSS 인가단 사이에 직렬 연결된 PMOS 트랜지스터 P5, P6를 포함한다. PMOS 트랜지스터 P5, P6은 공통 연결단자가 NMOS 트랜지스터 N5의 게이트 단자와 연결된다. 그리고, PMOS 트랜지스터 P5는 게이트 단자가 드레인 단자와 공통 연결된다. 그리고, PMOS 트랜지스터 P6는 게이트 단자가 드레인 단자와 공통 연결된다. 예를 들어, 전압 분배부(150)는 출력전압 VREG의 1/2 전압 레벨을 갖는 분배 전압을 출력할 수 있다.
이러한 구성을 갖는 전압 생성부(100)의 동작을 설명하면 다음과 같다.
먼저, 전압 분배부(150)에서 비교부(110)에 분배 전압을 공급한다. 비교부(110)는 입력신호 Vin의 전압과 전압 분배부(150)의 분배전압을 서로 비교하여 구동부(130)에 출력한다. 입력신호 Vin의 전압과 전압 분배부(150)의 분배 전압에 대응하여 NMOS 트랜지스터 N4, N5의 구동 능력이 달라져 비교부(110)의 양쪽 출력 노드의 전압이 달라진다.
즉, 외부의 전원전압 VDD이 낮아지는 경우 구동부(130)의 출력이 로우 레벨이 된다. 이에 따라, 풀업 구동부(200)가 턴 온 되어 출력전압 VREG의 레벨이 상승하게 된다. 반면에, 외부의 전원전압 VDD이 높아지는 경우 구동부(130)의 출력이 하이 레벨이 되어 풀업 구동부(200)가 턴 오프 상태가 된다. 이러한 경우 출력전압 VREG의 전압 레벨이 더 이상 상승하지 않게 된다.
한편, 풀업 구동부(200)는 PMOS 트랜지스터 P7를 포함한다. PMOS 트랜지스터 P7는 전원전압 VDD 인가단과 출력전압 VREG의 출력단 사이에 연결되어 게이트 단자가 인버터 IV4와 연결된다. 이러한 풀업 구동부(200)는 지연부(140)의 출력이 로우 레벨인 경우 PMOS 트랜지스터 P7가 턴 온 되어 출력전압 VREG의 레벨을 상승시킨다.
릴리즈 구동부(300)는 NMOS 트랜지스터 N9를 포함한다. NMOS 트랜지스터 N9는 출력전압 VREG의 출력단과 접지전압 VSS 인가단 사이에 연결되어 게이트 단자를 통해 릴리즈신호 RELEASE가 인가된다. 이러한 릴리즈 구동부(300)는 릴리즈신호 RELEASE가 하이 레벨로 활성화되는 구간에서만 NMOS 트랜지스터 N9가 턴 온 되어 출력전압 VREG의 레벨을 하강시킨다. 릴리즈 구동부(300)는 오버 드라이빙 동작으로 인한 외부 전원전압 VDD으로부터 코아전압 VCORE 단으로의 전류 유입량을 보상해준다.
따라서, 본 발명의 실시예는 전원전압 VDD 레벨에 대응하여 풀업 구동부(200)와 릴리즈 구동부(300)를 상보적으로 동작시킴으로써 출력전압 VCORE을 안정화시킬 수 있도록 한다.
그리고, 플래그신호 생성부(400)는 구동신호 SAP1, SAP2의 조합에 대응하여 플래그신호 FLAG를 생성한다. 또한, 릴리즈 제어부(500)는 플래그신호 FLAG가 하이 레벨로 활성화되는 구간에서만 릴리즈 구동부(300)를 동작시킨다.
본 발명의 실시예에서는 플래그신호 생성부(400)가 구동신호 SAP1, SAP2에 의해 제어되는 것을 일 예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 시스템 온도에 따라 플래그신호 FLAG를 제어할 수도 있으며, 파워 업 동작시와 같이 빠른 전원 공급이 필요한 경우에는 풀업 구동부(200)를 먼저 턴 온 시켜 레퍼런스 레벨에 상관없이 전류 공급을 제어할 수도 있다.
이러한 플래그신호 생성부(400)는 래치부(510), 조합부(520)를 포함한다.
래치부(510)는 플래그신호 FLAG를 일정시간 래치한다. 이를 위해, 래치부(510)는 PMOS 트랜지스터 P8와 인버터 IV5를 포함한다. 플래그신호 FLAG가 하이 레벨인 경우 인버터 IV5는 이를 반전하여 로우 레벨의 신호를 PMOS 트랜지스터 P8에 출력한다. 그러면, PMOS 트랜지스터 P8가 턴 온 되어 플래그신호 FLAG를 전원전압 VDD 레벨로 풀업 시킨다.
조합부(520)는 래치부(510)의 출력과 릴리즈 제어신호 RLSE_PRE를 조합하여 릴리즈신호 RELEASE를 출력한다. 이러한 조합부(520)는 낸드게이트 ND1와 인버터 IV6, IV7를 포함한다. 인버터 IV6는 로우 레벨의 신호를 반전하여 하이 레벨의 신호를 낸드게이트 ND1에 출력한다. 그리고, 낸드게이트 ND1는 인버터 IV6의 출력과 릴리즈 제어신호 RLSE_PRE를 조합하여 인버터 IV7에 출력한다.
예를 들어, 조합부(520)는 릴리즈 제어신호 RLSE_PRE가 하이 레벨인 경우 릴리즈신호 RELEASE를 하이 레벨로 출력하게 된다. 그러면, 릴리즈신호 RELEASE에 대응하여 릴리즈 구동부(300)가 동작하게 된다. 반면에, 조합부(520)는 릴리즈 제어신호 RLSE_PRE가 로우 레벨인 경우 릴리즈신호 RELEASE를 로우 레벨로 출력하게 된다. 그러면, 릴리즈 구동부(300)가 동작을 중지하여 싱크(Sink) 동작이 이루어지지 않으므로 불필요한 전류 경로가 차단된다.
즉, 전원라인 구동부(10)의 전원이 전원전압 VDD 레벨에서 코아전압 VCORE 레벨로 전환되는 시점으로부터 일정 구간 동안에만 플래그신호 FLAG가 하이 레벨로 활성화된다. 이에 따라, 플래그신호 FLAG가 하이 레벨이고, 릴리즈 제어신호 RLSE_PRE가 하이 레벨로 활성화되는 구간에서만 릴리즈 구동부(300)가 동작되도록 한다. 반면에, 플래그신호 FLAG가 로우 레벨로 천이하면 래치부(510)가 리셋되어 릴리즈 구동부(300)가 동작을 중지하게 된다.
그러면, 릴리즈 구동부(300)의 과동작을 방지하여 불필요한 전류 소모를 줄일수 있게 된다. 그리고, 출력전압 VREG 단에서 발생하는 누설 전류 경로를 차단할 수 있게 된다. 부가적으로는, 비트라인 감지증폭기 BLSA의 오버 드라이빙 동작에 의해 코아전압 VCORE 레벨이 상승하는 것을 방지할 수 있게 된다.
도 4는 도 3의 플래그신호 생성부(400)의 동작을 설명하기 위한 도면이다.
비트라인 감지증폭기 BLSA는 특정 워드 라인(도시하지 않음)이 활성화되면, 활성화된 워드 라인을 입력으로 하는 다수의 셀 트랜지스터가 동작하면서 그 워드라인에 연결된 다수의 메모리 셀의 데이터가 비트라인에 전달된다.
이때, 비트라인 감지증폭기 BLSA의 오버 드라이빙 동작 구간 동안(A 구간) 구동신호 SAP1가 활성화되면 NMOS 트랜지스터 N1가 턴-온 된다. 그리고, 구동신호 SAN에 의해 NMOS 트랜지스터 N3가 턴-온 된다. 그러면, 비트라인 감지증폭기 BLSA의 전원라인 RTO에 전원전압 VDD이 인가되고 전원라인 SB에 접지전압 VSS이 공급된다.
이와 같이, 비트라인 감지증폭기 BLSA의 전원라인 RTO, SB에 전원이 공급되면, 비트라인 감지증폭기 BLSA는 비트라인 쌍의 전압 차이를 감지 및 증폭하게 된다.
그리고, 비트라인 감지증폭기 BLSA가 동작하여 비트라인 쌍이 어느 정도 디벨롭(Develop) 되면, 안정적인 정전압원인 코아전압(VCORE)으로 전환시키게 된다. 따라서, 오버 드라이빙 동작이 종료되면 구동신호 SAP1가 로우 레벨로 천이한다. 그리고, 노말 드라이빙 동작시 구동신호 SAP2가 하이 레벨로 천이하면 NMOS 트랜지스터 N2가 턴-온 상태가 되어 전원라인 RTO은 코아전압 VCORE 레벨이 된다.
그런데, 전원라인 구동부(10)는 코아전압 VCORE 인가단과 전원라인 RTO 사이에 있는 NMOS 트랜지스터 N2가 단락이 이루어지도록 구성된다. 따라서, 전원전압 VDD으로부터 유입된 전하(Charge)가 전원라인 RTO에서 코아전압 VCORE으로 넘어가게 되면서 B 구간 동안 코아전압 VCORE의 레벨이 상승하게 될 수 있다. 이것은 하이 레벨의 전원전압 VDD에서 코아전압 VCORE을 상승시키는 하나의 요인이 될 수 있다.
따라서, 릴리즈 구동부(300)는 코아전압 VCORE의 상승을 방지하기 위하여 전원라인 RTO으로부터 유입되는 전하를 접지로 방전하게 된다. 하지만, 코아전압이 VCORE이 목표 레벨에 근접하게 되는 경우 전압 생성부(100)와 릴리즈 구동부(300)가 계속 적으로 상보적인 동작을 수행하게 되므로 많은 전류가 소모된다.
이에 따라, 본 발명의 실시예에서는 전원전압 VDD 레벨에서 코아전압 VCORE 레벨로 전환되는 B 구간 동안에만 릴리즈 구동부(300)를 구동하여 불필요한 전류 소모를 줄일 수 있도록 한다.
즉, 플래그신호 생성부(400)는 구동신호 SAP1가 로우 레벨로 천이하고, 구동신호 SAP2가 하이 레벨로 천이하는 시점으로부터 일정 구간 동안(B 구간)에만 릴리즈 구동부(300)를 동작시킬 수 있도록 하는 플래그 신호 FLAG를 생성한다. 이러한 플래그신호 생성부(400)는 구동신호 SAP1와 구동신호 SAP2를 조합하여 전원 레벨이 변화되는 일정 구간(B 구간) 동안에만 플래그신호 FLAG를 하이 레벨로 활성화시킨다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 릴리즈 제어신호와 코아전압을 생성하는 전압 생성부;
    상기 릴리즈 제어신호에 대응하여 플래그신호의 활성화 구간 동안 릴리즈신호를 인에이블시키는 릴리즈 제어부;
    상기 릴리즈 제어신호에 대응하여 상기 코아전압의 레벨을 상승시키는 풀업 구동부; 및
    상기 릴리즈신호에 대응하여 상기 코아전압의 레벨을 싱크시키는 릴리즈 구동부를 포함하는 것을 특징으로 하는 전원 구동 회로.
  2. 제 1항에 있어서, 상기 전압 생성부는
    바이어스전압의 활성화시 입력신호의 전압과 분배전압을 비교하는 비교부;
    상기 비교부에 바이어싱 전압을 공급하는 바이어싱부;
    상기 비교부의 출력신호를 구동하는 구동부;
    상기 구동부의 출력을 지연하여 상기 풀업 구동부의 동작을 제어하는 지연부; 및
    상기 코아전압을 분배하여 상기 분배전압을 출력하는 전압 분배부를 포함하는 것을 특징으로 하는 전원 구동 회로.
  3. 제 2항에 있어서, 상기 지연부는
    상기 구동부의 출력을 일정시간 지연하여 상기 릴리즈 제어신호를 출력하는 것을 특징으로 하는 전원 구동 회로.
  4. 제 1항에 있어서, 상기 릴리즈 제어부는
    상기 플래그신호를 래치하는 래치부; 및
    상기 래치부의 출력과 상기 릴리즈 제어신호를 조합하여 상기 릴리즈신호를 출력하는 조합부를 포함하는 것을 특징으로 하는 전원 구동 회로.
  5. 제 4항에 있어서, 상기 래치부는
    상기 플래그신호가 하이 레벨인 경우 로우 레벨의 신호를 상기 조합부에 출력하는 것을 특징으로 하는 전원 구동 회로.
  6. 제 4항에 있어서, 상기 래치부는
    상기 플래그신호를 반전하는 제 1인버터;
    전원전압 인가단과 상기 플래그신호의 인가단 사이에 연결되어 게이트 단자를 통해 상기 제 1인버터의 출력이 인가되는 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 전원 구동 회로.
  7. 제 4항에 있어서, 상기 조합부는
    상기 플래그신호가 하이 레벨이고 상기 릴리즈 제어신호가 하이 레벨인 경우 상기 릴리즈신호를 하이 레벨로 활성화시키는 것을 특징으로 하는 전원 구동 회로.
  8. 제 4항에 있어서, 상기 조합부는
    상기 래치부의 출력을 반전하는 제 2인버터;
    상기 릴리즈 제어신호와 상기 제 2인버터의 출력을 낸드연산하는 낸드게이트; 및
    상기 낸드게이트의 출력을 반전하여 상기 릴리즈신호를 출력하는 제 3인버터를 포함하는 것을 특징으로 하는 전원 구동 회로.
  9. 제 1항에 있어서, 상기 풀업 구동부는
    상기 전압 생성부의 출력에 대응하여 상기 코아전압의 출력단에 전원전압을 공급하는 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 전원 구동 회로.
  10. 제 1항에 있어서, 상기 릴리즈 구동부는
    상기 릴리즈신호에 대응하여 상기 코아전압의 출력단에 접지전압을 공급하는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 전원 구동 회로.
  11. 제 1항에 있어서,
    제 1구동신호와 제 2구동신호에 대응하여 상기 플래그신호를 생성하는 플래그신호 생성부를 더 포함하는 것을 특징으로 하는 전원 구동 회로.
  12. 제 11항에 있어서, 상기 제 1구동신호는
    비트라인 감지증폭기의 제 1전원라인에 전원전압을 공급하기 위한 제어신호인 것을 특징으로 하는 전원 구동 회로.
  13. 제 11항에 있어서, 상기 제 2구동신호는
    비트라인 감지증폭기의 제 2전원라인에 상기 코아전압을 공급하기 위한 제어신호인 것을 특징으로 하는 전원 구동 회로.
  14. 제 11항에 있어서, 상기 플래그신호 생성부는
    상기 제 1구동신호가 비활성화되고 상기 제 2구동신호가 활성화되는 시점으로부터 일정 시간 동안 상기 플래그신호를 활성화시키는 것을 특징으로 하는 전원 구동 회로.
  15. 제 11항에 있어서, 상기 제 1구동신호는
    비트라인 감지증폭기의 오버 드라이빙 동작 구간 동안 활성화되는 신호인 것을 특징으로 하는 전원 구동 회로.
  16. 제 11항에 있어서, 상기 제 2구동신호는
    비트라인 감지증폭기의 노말 동작 구간 동안 활성화되는 신호인 것을 특징으로 하는 전원 구동 회로.
  17. 제 1항에 있어서, 상기 플래그신호는
    제 1전원이 제 2전원으로 전환되는 시점으로부터 일정 구간 동안 활성화되는 것을 특징으로 하는 전원 구동 회로.
  18. 전원전압의 레벨에 대응하여 코아전압을 생성하고, 플래그신호의 활성화 구간 동안 활성화되는 릴리즈신호에 대응하여 상기 코아전압을 싱크시키는 전원 구동 회로;
    구동신호에 대응하여 제 1전원라인에 상기 전원전압 또는 상기 코아전압을 선택적으로 공급하고, 제 2전원라인에 접지전압을 공급하는 전원라인 구동부; 및
    상기 제 1전원라인과 상기 제 2전원라인에 연결되어 비트라인으로부터 인가되는 셀 데이터를 증폭하는 비트라인 감지증폭기를 포함하는 것을 특징으로 하는 반도체 장치.
  19. 제 18항에 있어서, 상기 전원 구동 회로는
    릴리즈 제어신호와 상기 코아전압을 생성하는 전압 생성부;
    상기 릴리즈 제어신호에 대응하여 상기 플래그신호의 활성화 구간 동안 상기 릴리즈신호를 인에이블시키는 릴리즈 제어부;
    상기 릴리즈 제어신호에 대응하여 상기 코아전압의 레벨을 상승시키는 풀업 구동부; 및
    상기 릴리즈신호에 대응하여 상기 코아전압의 레벨을 싱크시키는 릴리즈 구동부를 포함하는 것을 특징으로 하는 반도체 장치.
  20. 제 18항에 있어서, 상기 전원 구동 회로는
    오버 드라이빙 동작을 제어하기 위한 제 1구동신호와 노말 동작을 제어하기 위한 제 2구동신호에 대응하여 상기 플래그신호를 생성하는 플래그신호 생성부를 더 포함하는 것을 특징으로 하는 전원 구동 회로.
KR1020150043258A 2015-03-27 2015-03-27 전원 구동 회로 및 이를 포함하는 반도체 장치 KR20160115484A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150043258A KR20160115484A (ko) 2015-03-27 2015-03-27 전원 구동 회로 및 이를 포함하는 반도체 장치
US14/810,925 US20160285372A1 (en) 2015-03-27 2015-07-28 Power driving device and semiconductor device including the same
CN201510509417.5A CN106024043A (zh) 2015-03-27 2015-08-13 电源驱动设备和包括该电源驱动设备的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150043258A KR20160115484A (ko) 2015-03-27 2015-03-27 전원 구동 회로 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160115484A true KR20160115484A (ko) 2016-10-06

Family

ID=56975958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150043258A KR20160115484A (ko) 2015-03-27 2015-03-27 전원 구동 회로 및 이를 포함하는 반도체 장치

Country Status (3)

Country Link
US (1) US20160285372A1 (ko)
KR (1) KR20160115484A (ko)
CN (1) CN106024043A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413984B1 (ko) * 2017-11-23 2022-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20210142889A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 반도체 메모리 장치의 전압 공급 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0461904A3 (en) * 1990-06-14 1992-09-09 Creative Integrated Systems, Inc. An improved semiconductor read-only vlsi memory
JP3905990B2 (ja) * 1998-12-25 2007-04-18 株式会社東芝 記憶装置とその記憶方法
KR100733473B1 (ko) * 2005-09-28 2007-06-29 주식회사 하이닉스반도체 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
KR100941630B1 (ko) * 2008-04-24 2010-02-11 주식회사 하이닉스반도체 내부전압 제어회로 및 방법
KR20120119320A (ko) * 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 펌핑 회로 및 펌핑 전압 생성 방법
KR101175249B1 (ko) * 2011-04-27 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법

Also Published As

Publication number Publication date
CN106024043A (zh) 2016-10-12
US20160285372A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
JP4386619B2 (ja) 半導体装置
US6717460B2 (en) Semiconductor device
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
US8040177B2 (en) Internal voltage generating circuit of semiconductor device
JP2006309916A (ja) 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
US7567469B2 (en) Over driving pulse generator
KR100954112B1 (ko) 반도체 메모리 소자
KR100925368B1 (ko) 센스앰프 전압 공급 회로 및 그의 구동 방법
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
US9001610B2 (en) Semiconductor device generating internal voltage
JP5580179B2 (ja) 半導体装置
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
US9299413B1 (en) Semiconductor systems
JP2008310951A (ja) 半導体装置
KR100941630B1 (ko) 내부전압 제어회로 및 방법
KR100961206B1 (ko) 센스 앰프 회로
KR100903388B1 (ko) 내부전압 제어회로 및 그 제어방법
KR100762240B1 (ko) 전원 제어회로
KR100693782B1 (ko) 센스앰프 드라이버
US20130169354A1 (en) Internal voltage generation circuit
KR20160138618A (ko) 내부전압 발생 장치
KR101039868B1 (ko) 반도체 메모리장치의 내부전압 발생회로 및 제어방법
KR20070051970A (ko) 반도체 장치의 내부전압 발생회로