KR100728950B1 - 내부전압 발생장치 - Google Patents
내부전압 발생장치 Download PDFInfo
- Publication number
- KR100728950B1 KR100728950B1 KR1020040016574A KR20040016574A KR100728950B1 KR 100728950 B1 KR100728950 B1 KR 100728950B1 KR 1020040016574 A KR1020040016574 A KR 1020040016574A KR 20040016574 A KR20040016574 A KR 20040016574A KR 100728950 B1 KR100728950 B1 KR 100728950B1
- Authority
- KR
- South Korea
- Prior art keywords
- driving transistor
- back bias
- voltage
- internal voltage
- comparator
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/02—Diffusing elements; Afocal elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Liquid Crystal (AREA)
- Planar Illumination Modules (AREA)
Abstract
본 발명은 내부전압 발생장치에 관한 것으로, 특히 내부전압 발생장치의 구동 트랜지스터에서 초래되는 누설 전류로 인한 내부전압의 이상 변동을 억제한 내부전압 발생장치에 관한 것이다.
본 발명의 내부전압 발생장치는 제 1 입력 단자를 통하여 기준전압을 수신하고 제 2 입력 단자를 통하여 상기 내부전압을 수신하여 상기 기준전압과 내부전압을 비교하는 비교기와; 게이트를 통하여 상기 비교기의 출력신호를 수신하며, 제 1 단자는 구동전압과 연결되고 제 2 단자는 상기 내부전압을 출력하는 출력단자인 구동 트랜지스터와; 상기 구동 트랜지스터의 웰 영역에 소정 전위의 백 바이어스 전압을 인가하는 백 바이어스 회로부와; 상기 비교기의 출력신호를 수신하여 상기 백 바이어스 회로부의 동작을 제어하는 제어부를 구비하며, 상기 구동 트랜지스터의 제 2 단자는 상기 비교기의 상기 제 2 입력 단자와 피드백 연결되고, 상기 비교기의 출력신호에 의하여 상기 구동 트랜지스터가 턴오프되는 경우, 상기 비교기의 출력신호를 수신하는 제어부는 상기 백 바이어스 회로부를 구동하여 상기 구동 트랜지스터의 웰 영역에 소정 전위의 백 바이어스 전압을 공급한다.
Description
도 1은 종래의 내부전압 발생장치의 일예이다.
도 2는 본 발명에 따른 내부전압 발생장치의 일예이다.
도 3은 본 발명에 따른 내부전압 발생장치의 다른 일예이다.
도 4는 누설 전류로 인한 내부전압의 변화 과정을 설명하는 그래프이다.
본 발명은 내부전압 발생장치에 관한 것으로, 특히 내부전압 발생장치의 구동 트랜지스터에서 초래되는 누설 전류로 인한 내부전압의 이상 변동을 억제한 내부전압 발생장치에 관한 것이다.
도 1은 종래의 내부전압 발생장치의 일예이다.
도시된 바와같이, 종래의 내부전압 발생장치는 비교기(100)와 PMOS 형 구동 트랜지스터(PM1)를 구비한다. 비교기(100)는 네거티브 단자로 입력되는 기준전압(Vref)과 포지티브 단자로 입력되는 내부전압(Vint)를 비교하여 그 결과를 출력하고, PMOS 형 구동 트랜지스터(PM1)는 비교기(100)의 출력신호에 의하여 턴온/오프된다. PMOS 형 구동 트랜지스터(PM1)의 소오스는 구동전압(VDD)와 연결 되며, PMOS 형 구동 트랜지스터(PM1)이 턴온되는 경우 그 드레인을 통하여 반도체 장치의 내부에 내부전압(Vint)을 제공한다. 도시된 바와같이, PMOS 형 구동 트랜지스터(PM1)의 드레인 단자는 비교기(100)의 포지티브 입력단자로 피드백 연결되어 있다.
이하, 도 1 에 도시된 종래 PMOS 형 구동 트랜지스터(PM1)의 동작을 설명한다.
비교기(100)는 기준전압(Vref)과 내부전압(Vint)을 비교하여 내부전압(Vint)이 기준전압(Vref)보다 낮은 경우 로우 레벨을 출력하여 PMOS 형 구동 트랜지스터(PM1)를 턴온시킨다. 따라서, 소오스 단자의 구동전압(VDD)은 드레인 단자로 전달되어 내부전압(Vint)을 상승시킨다. 상승된 내부전압이 기준전압(Vref)을 초과하면 비교기(100)의 출력은 하이 레벨이 되어 PMOS 형 구동 트랜지스터(PM1)를 턴오프시킨다. 따라서, 내부전압(Vint)의 상승이 억제되고, 시간이 경과하면 내부전압(Vint)이 기준전압(Vref)보다 낮아져 위에서 설명한 과정을 계속 반복 수행할 것이다. 그 결과, 내부전압 발생장치에서는 지속적으로 전력 소모가 발생한다.
그런데, 종래의 내부전압 발생장치를 사용하는 경우 다음과같은 문제점들이 초래될 수 있다.
1. 반도체 장치의 고속화 추세로 인하여 내부전압 발생장치에서의 전력 소모가 증가한다.
2. 반도체 장치의 고집적화에도 불구하고 안정적인 내부전압을 발생시키기 위하여 사이즈가 큰 구동 트랜지스터를 사용하여 구동 능력을 증가시켜야 한다.
3. 반도체 장치의 구동전압이 낮아지면서 구동 트랜지스터의 문턱 전압도 함께 낮아지는 추세인데, 그로 인하여(즉, 문턱 전압이 낮아진 결과) 구동 트랜지스터가 턴오프 상태를 유지하여야 함에도 불구하고 누설 절류가 발생하여 내부전압이 불필요하게 상승하는 문제점이 발생된다. 즉, 턴오프 상태의 누설전류=Io*exp(Vgs-Vth)/nkT 이므로, 구동 트랜지스터의 사이즈가 커지고 문턱 전압이 낮아지는 경우 누설 전류가 증가함을 알 수 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 전력 소모를 감소시킨 내부전압 발생장치를 제공한다.
또한, 본 발명은 턴오프 상태에서 내부전압 발생장치의 구동 트랜지스터에서 초래되는 누설 전류로 인한 내부전압의 이상 변동을 억제한 내부전압 발생장치를 제공한다.
또한, 본 발명은 내부전압 발생장치의 구동 트랜지스터의 백 바이어스 전압을 조절하여 누설 전류를 감소시키는 내부전압 발생장치를 제공한다.
반도체 장치에서 사용하는 내부전압을 생성하는 본 발명의 내부전압 발생장치는 제 1 입력 단자를 통하여 기준전압을 수신하고 제 2 입력 단자를 통하여 상기 내부전압을 수신하여 상기 기준전압과 내부전압을 비교하는 비교기와, 게이트를 통 하여 상기 비교기의 출력신호를 수신하며, 제 1 단자는 구동전압과 연결되고 제 2 단자는 상기 내부전압을 출력하는 출력단자인 구동 트랜지스터와, 상기 구동 트랜지스터의 웰 영역에 소정 전위의 백 바이어스 전압을 인가하는 백 바이어스 회로부와, 상기 비교기의 출력신호를 수신하여 상기 백 바이어스 회로부의 동작을 제어하는 제어부를 구비한다.
본 발명에서, 상기 구동 트랜지스터의 제 2 단자는 상기 비교기의 상기 제 2 입력 단자와 피드백 연결되고, 상기 비교기의 출력신호에 의하여 상기 구동 트랜지스터가 턴오프되는 경우, 상기 비교기의 출력신호를 수신하는 제어부는 상기 백 바이어스 회로부를 구동하여 상기 구동 트랜지스터의 웰 영역에 소정 전위의 백 바이어스 전압을 공급한다.
본 발명에서, 상기 반도체 장치가 스탠드바이 모드인 경우, 상기 제어부는 이를 감지하여 상기 백 바이어스 회로부를 구동하여 상기 구동 트랜지스터의 웰 영역에 소정 전위의 백 바이어스 전압을 공급한다.
본 발명에서, 상기 백 바이어스 회로부는 모스 트랜지스터로 구성되며, 상기 제어부에 의하여 상기 모스 트랜지스터가 턴온되는 경우, 상기 구동 트랜지스터의 웰 영역으로 소정 전위의 백 바이어스 전압을 전송한다. 여기서, 상기 백 바이어스 전압은 상기 구동 트랜지스터에 인가되는 구동 전압보다 더 높다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 2는 본 발명에 따른 내부전압 발생장치의 일예이다.
도시된 바와같이, 반도체 장치에서 사용하는 내부전압을 생성하는 본 발명의 내부전압 발생장치는 비교기(200)와, 구동 트랜지스터(PM21)와, 백 바이어스 회로부(202)와, 제어부(204)를 구비한다.
비교기(200)는 제 1 입력 단자인 네거티브 단자를 통하여 기준전압(Vref)을 수신하고 제 2 입력 단자인 포지티브 단자를 통하여 내부전압(Vint)을 수신하여 이를 비교하며, 당업자는 다양한 회로로 이를 구현할 수 있다.
구동 트랜지스터(PM21)는 게이트를 통하여 비교기(200)의 출력신호를 수신하며, 제 1 단자인 소오스는 구동전압(VDD)과 연결되고 제 2 단자인 드레인은 내부전압(Vint)을 출력하는 출력단자이다. 도시된 바와같이, 구동 트랜지스터의 출력단자는 비교기(200)의 포지티브 단자와 연결되어 있다.
백 바이어스 회로부(202)는 구동 트랜지스터(PM21)의 웰 영역에 소정 전위의 백 바이어스 전압을 인가하며, 제어부(204)는 비교기(200)의 출력신호를 수신하여 백 바이어스 회로부(202)의 동작을 제어한다.
백 바이어스 회로부(202)의 구성은 구동전압(VDD)과 구동 트랜지스터(PM21)의 웰 영역 사이에 연결된 NMOS 트랜지스터(NM21)와, 고전압(VPP)과 구동 트랜지스터(PM21)의 웰 영역 사이에 연결된 PMOS 트랜지스터(PM22)를 구비한다. 여기서, 고전압(VPP)은 구동전압(VDD)보다 높은 전위 레벨을 갖는다.
제어부(204)는 노아 게이트(NOR21)로 구성되며, 노아 게이트(NOR21)는 비교기의 출력 신호(drv_onb)와 스탠드바이 신호(standby)를 수신한다. 스탠드바이 신 호는 내부전압 발생장치를 포함하는 반도체 장치가 대기 모드인 경우에 인에이블되는 신호이다. 스탠드바이 신호의 논리 레벨은 정상 모드에서는 로우 레벨이고, 스탠드바이 상태에서는 하이 레벨이다.
이하, 도 2에 도시된 본 발명 실시예의 동작을 설명한다.
반도체 장치가 정상 동작을 하고 있는 동안 내부전압 발생장치는 정상 동작을 수행한다. 참고로, 정상 동작 모드의 경우, 스탠드바이 신호는 로우 레벨을 출력한다.
정상 동작시, 내부전압(Vint)이 기준전압(Vref)보다 낮은 경우, 비교기의 출력신호는 로우 레벨이다. 따라서, 구동 트랜지스터(PM21)가 턴온되어 내부전압(Vint)을 상승시킨다. 비교기의 출력이 로우 레벨인 경우인 경우, 노아 게이트(NOR21)의 출력은 하이 레벨이므로(왜냐하면, 스탠드바이 신호 또한 로우 레벨이기 때문이다) NMOS 트랜지스터(NM21)가 턴온되어 구동 트랜지스터(PM21)의 웰 영역으로 소정 전압의 백 바이어스 전압이 공급된다. 이 경우는 구동 트랜지스터의 누설 전류 문제가 개입될 소지가 없으므로 구동 트랜지스터의 백 바이어스 전압은 사실상 크게 중요하지 않다.
다음, 내부전압(Vint)이 상승하여 기준전압(Vref)를 초과하는 경우, 비교기의 출력신호는 하이 레벨이다. 따라서, 구동 트랜지스터(PM21)는 턴오프되어 내부 전압(Vint)의 상승을 차단한다. 그런데, 이와 관련하여 종래에는 도 1에서 설명한 바와같이, 누설 전류로 인하여 내부전압이 상승하는 경향이 있었다.
그러나, 본 발명에서는 도 2에서 알 수 있듯이 비교기(200)의 출력신호를 수 신하는 제어부(204)와 제어부(204)에 의하여 조절되어 백 바이어스 회로부(202)를 이용하여 구동 트랜지스터(PM21)의 웰 바이어스 전압을 상승 시킴으로써 누설 전류의 흐름을 차단하는 기술을 제공한다.
즉, 비교기의 출력이 하이 레벨이므로 노아 게이트(NOR21)의 출력은 로우 레벨이 되어 PMOS 트랜지스터(PM22)를 턴온시킨다. 따라서, 구동 트랜지스터(PM21)의 웰 영역으로 고전압(VPP)의 백 바이어스 전압이 공급된다. 그 결과, 구동 트랜지스터(PM21)의 턴오프 누설 전류의 발생을 억제할 수 있다.
도 3은 본 발명에 따른 내부전압 발생장치의 다른 일예이다.
도시된 바와같이, 반도체 장치에서 사용하는 내부전압을 생성하는 본 발명의 또 다른 내부전압 발생장치는 비교기(300)와, 구동 트랜지스터(PM31)와, 백 바이어스 회로부(302)와, 제어부(304)를 구비한다.
도 2의 실시예와 다른 점은 백 바이어스 회로부(302)가 PMOS 트랜지스터로만 구성되어 있다는 것이며, 그 외의 다른 차이는 없다. 따라서, 회로 동작은 도 2의 경우와 사실상 동일하다.
도 4는 누설 전류로 인한 내부전압의 변화 과정을 설명하는 그래프이다.
도 4에서, 가로축은 구동전압(VDD)을 나타내고, 세로축은 내부전압(Vint)을 나타낸다. 또한, 점선은 도 1에 도시된 종래 회로를 사용하는 경우의 내부전압을 나타내고, 실선은 본 발명에 따른 회로를 사용하는 경우의 내부전압을 나타낸다.
도 4에서 알 수 있듯이, 종래의 내부전압 발생장치를 사용하는 경우 구동 전압의 증가에 따라 누설전류의 영향으로 인하여 기준전압이 계속 상승하는 것을 알 수 있다. 이에 대하여, 본 발명에 따른 내부전압 발생장치를 사용하는 경우 구동전압이 일정 레벨을 초과하는 경우에도 안정된 일정 전압을 출력함을 알 수 있다.
이상에서 알 수 있듯이, 최근들어 반도체 장치가 고속화되고, 구동전압이 낮아지면서 내부전압 발생장치의 구동 트랜지스터의 사이즈를 증가시켜 안정된 배부 전압을 발생시킴과 아울러 속도 개선을 위하여 문턱 전압이 낮은 구동 트랜지스터를 사용하는 회로가 제시되어으나, 이로 인하여 누설 전류도 함께 증가하여 내부전압의 이상 변동 현상이 초래되는 경향이 있었다. 그러나, 본 발명에서는 이러한 구동 트랜지스터의 백 바이어스 전압을 조저할 수 있는 회로를 추가로 제공하여 구동 트랜지스터의 턴오프 누설 전류를 극소화하는 기술을 제시하였다.
또한, 지금가지 설명한 본 발명에 따른 내부전압 발생장치는 모든 반도체 장치에 적용 가능하다.
이상에서 알 수 있는 바와같이, 본 발명은 내부전압 발생장치의 구동 트랜지스터의 누설 전류를 차단, 억제하는 회로를 추가로 제공하여 안정된 내부전압을 출력함으로써 이를 사용하는 반도체 장치의 동작 안정화에 기여할 수 있다.
또한, 누설전류를 억제하여 전압 변동을 차단할 수 있으며, 구동트랜지스터의 문턱전압을 더욱 더 낮출수 있기 때문에 구동 트랜지스터의 사이즈를 크게 줄일수 있다.
Claims (6)
- 반도체 장치에서 사용하는 내부전압을 생성하는 내부전압 발생장치에 있어서,제 1 입력 단자를 통하여 기준전압을 수신하고 제 2 입력 단자를 통하여 상기 내부전압을 수신하여 상기 기준전압과 내부전압을 비교하는 비교기와,게이트를 통하여 상기 비교기의 출력신호를 수신하며, 제 1 단자는 구동전압과 연결되고 제 2 단자는 상기 내부전압을 출력하는 출력단자인 구동 트랜지스터와,상기 구동 트랜지스터의 웰 영역에 제 1 백 바이어스 전압을 인가하는 백 바이어스 회로부와,상기 비교기의 출력신호와 스탠드바이 신호를 수신하여 상기 백 바이어스 회로부의 동작을 제어하는 제어부를 구비하며,상기 제 1 백바이어스 전압은 상기 구동 트랜지스터의 구동전압보다 높은 전위 레벨을 가지며,상기 구동 트랜지스터의 제 2 단자는 상기 비교기의 상기 제 2 입력 단자와 피드백 연결되고,상기 비교기의 출력신호에 의하여 상기 구동 트랜지스터가 턴오프되는 경우, 상기 비교기의 출력신호를 수신하는 제어부는 상기 백 바이어스 회로부를 구동하여 상기 구동 트랜지스터의 웰 영역에 상기 제 1 백 바이어스 전압을 공급하는 것을 특징으로 하는 내부전압 발생장치.
- 제 1 항에 있어서,상기 반도체 장치가 스탠드바이 모드인 경우, 이를 감지한 상기 제어부는 상기 백 바이어스 회로부를 구동하여 상기 구동 트랜지스터의 웰 영역에 상기 제 1 백 바이어스 전압을 공급하는 것을 특징으로 하는 내부전압 발생장치.
- 제 1 항에 있어서,상기 백 바이어스 회로부는 모스 트랜지스터로 구성되며, 상기 제어부에 의하여 상기 모스 트랜지스터가 턴온되는 경우, 상기 구동 트랜지스터의 웰 영역으로 상시 제 1 백 바이어스 전압을 전송하는 것을 특징으로 하는 내부전압 발생장치.
- 제 1 항에 있어서,상기 구동 트랜지스터는 제 1 PMOS 트랜지스터이고,상기 백 바이어스 회로부는 제 2 PMOS 트랜지스터이며,상기 제어부에 의하여 상기 제 2 PMOS 트랜지스터가 턴온되는 경우, 상기 구동 트랜지스터의 구동전압보다 더 높은 전위 레벨을 갖는 상기 제 1 백 바이어스 전압을 상기 제 1 PMOS 트랜지스터의 웰 영역에 인가하는 것을 특징으로 하는 내부전압 발생장치.
- 제 4 항에 있어서,상기 제어부는 노아 게이트로 구성되며,상기 노아 게이트는 상기 비교기의 출력신호와 상기 반도체 장치가 스탠드바이 모드임을 나타낸는 신호를 수신하여 상기 백 바이어스 회로부를 제어하는 것을 특징으로 하는 내부전압 발생장치.
- 제 4 항에 있어서,상기 백 바이어스부 회로부는 상기 구동전압과 상기 구동 트랜지스터의 웰 영역사이에 연결된 NMOS 트랜지스터를 더 구비하며,상기 반도체 장치가 정상 동작을 수행하는 동안, 상기 제어부에 의하여 구동된 상기 NMOS 트랜지스터는 상기 구동전압을 상기 구동 트랜지스터의 웰 영역으로 인가하고, 상기 제 1 백바이어스 전압이 상기 구동 트랜지스터의 웰 영역으로 인가되는 것을 차단하는 것을 특징으로 하는 내부전압 발생장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040016574A KR100728950B1 (ko) | 2004-03-11 | 2004-03-11 | 내부전압 발생장치 |
US10/850,843 US7046074B2 (en) | 2004-03-11 | 2004-05-21 | Internal voltage generator |
GB0525342A GB2423622B (en) | 2004-03-11 | 2005-12-13 | Light-emitting diode backlight assembly and liquid crystal display device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040016574A KR100728950B1 (ko) | 2004-03-11 | 2004-03-11 | 내부전압 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050091234A KR20050091234A (ko) | 2005-09-15 |
KR100728950B1 true KR100728950B1 (ko) | 2007-06-15 |
Family
ID=34918770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040016574A KR100728950B1 (ko) | 2004-03-11 | 2004-03-11 | 내부전압 발생장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7046074B2 (ko) |
KR (1) | KR100728950B1 (ko) |
GB (1) | GB2423622B (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100596790B1 (ko) * | 2004-07-01 | 2006-07-04 | 주식회사 하이닉스반도체 | 고전압 발생기 |
US7230810B1 (en) * | 2004-12-09 | 2007-06-12 | Lattice Semiconductor Corporation | Dynamic over-voltage protection scheme for integrated-circuit devices |
JP4468229B2 (ja) * | 2005-04-14 | 2010-05-26 | シャープ株式会社 | コンパレータ回路および赤外線リモコン受信機 |
KR100743625B1 (ko) * | 2005-06-27 | 2007-07-27 | 주식회사 하이닉스반도체 | 내부전압 발생기 |
US7505752B1 (en) | 2005-07-25 | 2009-03-17 | Lattice Semiconductor Corporation | Receiver for differential and reference-voltage signaling with programmable common mode |
US8072834B2 (en) * | 2005-08-25 | 2011-12-06 | Cypress Semiconductor Corporation | Line driver circuit and method with standby mode of operation |
KR100649973B1 (ko) * | 2005-09-14 | 2006-11-27 | 주식회사 하이닉스반도체 | 내부 전압 발생 장치 |
US7265605B1 (en) * | 2005-10-18 | 2007-09-04 | Xilinx, Inc. | Supply regulator for memory cells with suspend mode capability for low power applications |
US7547995B1 (en) | 2006-02-02 | 2009-06-16 | Lattice Semiconductor Corporation | Dynamic over-voltage protection scheme for interface circuitry |
KR100794994B1 (ko) * | 2006-04-06 | 2008-01-16 | 주식회사 하이닉스반도체 | 내부전압 발생회로 |
KR100886628B1 (ko) * | 2006-05-10 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체 장치의 내부전압 생성회로 |
KR100761371B1 (ko) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 액티브 드라이버 |
KR100816725B1 (ko) * | 2006-09-28 | 2008-03-27 | 주식회사 하이닉스반도체 | 내부전압 발생기 및 그 구동 방법 |
KR100803371B1 (ko) * | 2007-01-11 | 2008-02-13 | 주식회사 하이닉스반도체 | 내부 전압 생성 회로 |
KR100990144B1 (ko) * | 2007-03-05 | 2010-10-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 동작방법 |
KR100873617B1 (ko) * | 2007-04-12 | 2008-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 액티브 드라이버 제어 회로 |
KR100892637B1 (ko) * | 2007-04-13 | 2009-04-09 | 주식회사 하이닉스반도체 | 클럭 분배 회로 및 이를 이용한 인터페이스 장치 |
US7733075B1 (en) | 2007-10-26 | 2010-06-08 | Xilinx, Inc. | Voltage sensing in a supply regulator for a suspend mode |
US7667489B1 (en) * | 2007-10-26 | 2010-02-23 | Xilinx, Inc. | Power-on reset circuit for a voltage regulator having multiple power supply voltages |
US7701245B1 (en) | 2007-10-26 | 2010-04-20 | Xilinx, Inc. | Enhanced voltage regulation with power supply disable capability for low-power operation |
KR100904733B1 (ko) | 2007-10-29 | 2009-06-26 | 주식회사 하이닉스반도체 | 문턱전압 조절회로 및 이를 이용한 내부전압 생성회로 |
KR101548242B1 (ko) * | 2008-07-21 | 2015-09-04 | 삼성전자주식회사 | 반도체 장치의 출력구동장치, 이의 동작 방법, 및 이를 포함하는 전자 처리 장치 |
KR101003152B1 (ko) | 2009-05-14 | 2010-12-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부 전압 생성 회로 |
KR101027699B1 (ko) * | 2010-01-29 | 2011-04-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 트리밍 회로 |
US8787096B1 (en) * | 2013-01-16 | 2014-07-22 | Qualcomm Incorporated | N-well switching circuit |
KR20160005990A (ko) | 2014-07-08 | 2016-01-18 | 에스케이하이닉스 주식회사 | 벌크 바이어스 제어 기능을 갖는 반도체 집적 회로 장치 및 그 구동방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581500A (en) | 1994-12-16 | 1996-12-03 | Sun Microsystems, Inc. | Memory cell with power supply induced reversed-bias pass transistors for reducing off-leakage current |
JP2000195284A (ja) | 1998-12-24 | 2000-07-14 | Toshiba Corp | ラッチ型レベルシフト回路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3321188B2 (ja) * | 1991-07-26 | 2002-09-03 | 株式会社東芝 | 出力回路 |
JP3253389B2 (ja) * | 1992-03-31 | 2002-02-04 | 株式会社東芝 | 半導体集積回路装置 |
US5461338A (en) * | 1992-04-17 | 1995-10-24 | Nec Corporation | Semiconductor integrated circuit incorporated with substrate bias control circuit |
KR0169157B1 (ko) * | 1993-11-29 | 1999-02-01 | 기다오까 다까시 | 반도체 회로 및 mos-dram |
JP3085130B2 (ja) * | 1995-03-22 | 2000-09-04 | 日本電気株式会社 | ドライバ回路 |
US5786724A (en) * | 1996-12-17 | 1998-07-28 | Texas Instruments Incorporated | Control of body effect in MOS transistors by switching source-to-body bias |
JP3814385B2 (ja) * | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6191615B1 (en) * | 1998-03-30 | 2001-02-20 | Nec Corporation | Logic circuit having reduced power consumption |
JPH11355123A (ja) * | 1998-06-11 | 1999-12-24 | Mitsubishi Electric Corp | 動的しきい値mosトランジスタを用いたバッファ |
US6255851B1 (en) * | 1999-08-04 | 2001-07-03 | Agere Systems Guardian Corp. | Multi-voltage I/O buffer clamping circuit |
JP2001156619A (ja) * | 1999-11-25 | 2001-06-08 | Texas Instr Japan Ltd | 半導体回路 |
JP2001186007A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路 |
JP4023079B2 (ja) * | 2000-08-31 | 2007-12-19 | 株式会社日立製作所 | 面状照明装置及びこれを備えた表示装置 |
US20030128313A1 (en) * | 2001-12-14 | 2003-07-10 | Eastman Kodak Company | Light diffusion material with color temperature correction |
EP1496488A1 (en) * | 2002-04-17 | 2005-01-12 | Kabushiki Kaisha Box | Surface light emitting device |
US6765430B2 (en) * | 2002-07-22 | 2004-07-20 | Yoshiyuki Ando | Complementary source follower circuit controlled by back bias voltage |
TWI321248B (en) * | 2003-05-12 | 2010-03-01 | Au Optronics Corp | Led backlight module |
JP2005164357A (ja) * | 2003-12-02 | 2005-06-23 | Seiko Instruments Inc | 電圧検出回路 |
-
2004
- 2004-03-11 KR KR1020040016574A patent/KR100728950B1/ko not_active IP Right Cessation
- 2004-05-21 US US10/850,843 patent/US7046074B2/en not_active Expired - Fee Related
-
2005
- 2005-12-13 GB GB0525342A patent/GB2423622B/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581500A (en) | 1994-12-16 | 1996-12-03 | Sun Microsystems, Inc. | Memory cell with power supply induced reversed-bias pass transistors for reducing off-leakage current |
JP2000195284A (ja) | 1998-12-24 | 2000-07-14 | Toshiba Corp | ラッチ型レベルシフト回路 |
Also Published As
Publication number | Publication date |
---|---|
US7046074B2 (en) | 2006-05-16 |
GB2423622B (en) | 2007-09-26 |
GB0525342D0 (en) | 2006-01-18 |
KR20050091234A (ko) | 2005-09-15 |
US20050200401A1 (en) | 2005-09-15 |
GB2423622A (en) | 2006-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100728950B1 (ko) | 내부전압 발생장치 | |
KR100223770B1 (ko) | 반도체 장치의 문턱전압 제어회로 | |
US8125846B2 (en) | Internal voltage generating circuit of semiconductor memory device | |
US7751230B2 (en) | Negative voltage generating device | |
KR100854503B1 (ko) | 내부 전압 발생기 | |
KR100812936B1 (ko) | 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로 | |
KR100904423B1 (ko) | 반도체 메모리 소자 | |
JP2008131266A (ja) | 半導体装置 | |
KR100996186B1 (ko) | 내부 전압 생성회로 | |
JP2004103941A (ja) | 電圧発生装置 | |
KR101035408B1 (ko) | 반도체 장치 | |
US7893755B2 (en) | Internal voltage generation circuit | |
JP2014089560A (ja) | 半導体装置 | |
KR20110047892A (ko) | 집적회로 및 그 구동방법 | |
KR100996192B1 (ko) | 파워 업 신호 생성회로 | |
KR100656423B1 (ko) | 반도체 메모리 장치 | |
KR100543918B1 (ko) | 전압 방전 회로 | |
KR20080001054A (ko) | 내부 전압 발생 장치 | |
KR19990053727A (ko) | 고전압 발생장치 | |
KR20040049939A (ko) | 반도체 메모리 장치의 내부 전원전압 발생회로 | |
KR20040011790A (ko) | 반도체 메모리 장치의 셀 어레이 전원전압 발생회로 | |
KR100845405B1 (ko) | 바이어스 전류 생성회로 | |
KR20030027197A (ko) | 반도체 메모리 장치의 전압발생회로 | |
KR20100076771A (ko) | 반도체 메모리장치의 내부전압 발생회로 | |
KR20080065142A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130523 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 8 |
|
FPAY | Annual fee payment | ||
LAPS | Lapse due to unpaid annual fee |