KR100596790B1 - 고전압 발생기 - Google Patents

고전압 발생기 Download PDF

Info

Publication number
KR100596790B1
KR100596790B1 KR1020040051056A KR20040051056A KR100596790B1 KR 100596790 B1 KR100596790 B1 KR 100596790B1 KR 1020040051056 A KR1020040051056 A KR 1020040051056A KR 20040051056 A KR20040051056 A KR 20040051056A KR 100596790 B1 KR100596790 B1 KR 100596790B1
Authority
KR
South Korea
Prior art keywords
high voltage
voltage
power supply
voltage level
level detector
Prior art date
Application number
KR1020040051056A
Other languages
English (en)
Other versions
KR20060002135A (ko
Inventor
장지은
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040051056A priority Critical patent/KR100596790B1/ko
Priority to TW093136819A priority patent/TWI315133B/zh
Priority to US10/999,593 priority patent/US7126411B2/en
Publication of KR20060002135A publication Critical patent/KR20060002135A/ko
Application granted granted Critical
Publication of KR100596790B1 publication Critical patent/KR100596790B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 고전압 발생기 고전압의 전압 레벨을 검출하는 제 1 전압 레벨 검출기와, 고전압과 전원전압간의 차이를 검출하는 제 2 전압 레벨 검출기와, 제 1 전압 레벨 검출기의 출력신호와 상기 제 2 전압 레벨 검출기의 출력신호를 수신하는 중의 하나가 인에이블되면 고전압 발생을 위한 펌핑 동작을 수행하는 고전압 펌프와, 제 2 전압 레벨 검출기의 출력신호를 수신하며, 상기 고전압이 상기 전원전압보다 낮은 경우 상기 고전압이 출력되는 단자를 상기 전원전압과 연결시키는 제어부를 구비한다.

Description

고전압 발생기{High voltage generator}
도 1a는 종래의 일반적인 고전압 발생기의 일예를 도시한다.
도 1b는 일반적인 고전압 레벨 검출기의 일예이다.
도 2는 도 1a, 1b에서 도시한 전원전압(VDD)과, 고전압(VPP)과, 기준전압(VREFC)과의 관계를 도시한 도면이다.
도 3은 본 발명에 따른 고전압 발생기의 동작을 설명하는 도면이다.
도 4는 도 3에서 설명한 본 발명의 동작을 살명하는 그래프이다.
도 5는 전술한 바와같이, 고전압-전원전압 레벨차 검출기의 일예이다.
본 발명은 고전압 발생기에 관한 것으로, 특히 고전압 레벨이 전원전압 레벨보다 낮은 전압레벨로 떨어지는 경우 이를 검출하여 고전압 레벨을 전원전압 레벨과 동일하게 하는 반도체 장치용 고전압 발생기에 관한 것이다.
도 1a는 종래의 일반적인 고전압 발생기의 일예를 도시한다.
도시된 바와같이, 고전압 발생기는 고전압 레벨 검출기(101)와, 고전압 펌프(102)와 NMOS 트랜지스터(10)로 이루어진다.
고전압 검출기(101)는 고전압(VPP)과 기준전압(VREFC)을 비교하여 고전압(VPP)이 기준전압(VREFC)보다 높은지 여부를 판단한다. 고전압이 기준전압보다 낮은 경우, 고전압 레벨 검출기(101)의 출력신호(PPE)는 하이 레벨을 출력하여 고전압 펌프(102)를 인에이블시킨다.
고전압 펌프(102)는 주지된 바와같이 링 오실레이터와 펌핑 회로를 포함하며, 고전압 펌프의 구체적인 회로는 당업자에게 공지되어 있다.
고전압 펌프(102)의 출력단은 트랜지스터(10)의 소오스와 연결되어 있으며, 트랜지스터(10)의 드레인과 게이트는 전원전압(VDD)으로 상호 연결되어 있다.
도 1b는 일반적인 고전압 레벨 검출기(101)의 일예이다.
도 1b에서, 기준전압(VREFC)의 전위 레벨은 다음과 같이 결정된다.
{R2/(R1+R2)}*VPP-target = VREFC
여기서, VPP-target은 사용자가 원하는 고전압 목표치를 나타낸다.
따라서, 고전압(VPP)의 전압 레벨이 고전압 목표치보다 낮아지는 경우, 고전압 레벨 검출기의 출력 신호(PPE)는 하이 레벨이 되어 고전압 펌프를 동작시킨다.
도 2는 도 1a, 1b에서 도시한 전원전압(VDD)과, 고전압(VPP)과, 기준전압(VREFC)과의 관계를 도시한 도면이다.
도 2에서, 영역(1)은 전원전압(VDD)가 인가된 직후의 상태를 나타내며, 영역(2)은 전원전압(VDD)이 일정 레벨을 초과한 정상 동작 영역을 나타낸며, 영역(3)은 전원전압이 매우 높은 영역으로 통상 번인 테스트시 사용되는 영역이다.
도 2에서 알 수 있듯이, 종래의 고전압 발생기로부터 출력되는 고전압(VPP) 은 영역(1)과 영역(3)에서처럼 전원전압(VDD)보다 낮은 구간이 존재한다. 이러한 결과는, 도 1a의 트랜지스터(10)의 존재로 인하여 초래된다. 즉, 고전압(VPP)이 전원전압(VDD)보다 높은 경우에는 문제가 없으나, 고전압(VPP)이 전원전압(VDD)보다 낮은 경우에는 다이오드형 트랜지스터(10)의 영향으로 인하여 트랜지스터의 소오스 단자(즉, 고전압 펌프의 출력 단자)의 전압이 VDD-Vth(여기서, Vth는 임계전압)로 되기 때문이다.
그런데, 위의 경우와 같이, 고전압(VPP)이 전원전압(VDD)보다 낮은 경우, 고전압(VPP)을 벌크 전압으로 사용하는 메모리 장치의 메모리 셀 어레이 영역내의 PMOS 트랜지스터에 래치 업 현상이 초래되는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 고전압 발생기의 출력전압이 전원전압보다 낮아지는 것을 방지한 고전압 발생기를 제공한다.
이를 위하여, 본 발명은 고전압이 전원전압의 전압 레벨차이를 검출하는 회로를 제공하여 고전압이 전원전압보다 낮아지는 순간 전원전압을 고전압으로 사용하는 회로를 제공한다.
본 발명에 따른 반도체 장치에 사용되는 고전압을 발생하는 고전압 발생기는
상기 고전압의 전압 레벨을 검출하는 제 1 전압 레벨 검출기와,
상기 고전압과 전원전압간의 차이를 검출하는 제 2 전압 레벨 검출기와,
상기 제 1 전압 레벨 검출기의 출력신호와 상기 제 2 전압 레벨 검출기의 출 력신호를 수신하는 중의 하나가 인에이블되면 고전압 발생을 위한 펌핑 동작을 수행하는 고전압 펌프와,
상기 제 2 전압 레벨 검출기의 출력신호를 수신하며, 상기 고전압이 상기 전원전압보다 낮은 경우 상기 고전압이 출력되는 단자를 상기 전원전압과 연결시키는 제어부를 구비한다.
본 발명에 있어서, 상기 제 1 전압 레벨 검출기는 상기 고전압의 전압 레벨이 고전압 목표치보다 낮아지면 상기 고전압 펌프를 동작시키는 인에이블신호를 출력하는 비교기 회로로 구성된다.
본 발명에 있어서, 상기 제 2 전압 레벨 검출기는 상기 고전압의 전압 레벨이 상기 전원전압보다 낮아지면 상기 고전압 펌프와 상기 제어부를 동작시키는 인에이블신호를 출력하는 비교기 회로로 구성된다.
본 발명에서, 상기 제어부는 상기 제 2 전압 레벨 검출기의 출력신호를 수신하는 인버터 수단과, 상기 인버터 수단의 출력신호에 의하여 턴온오프되는 스위치를 구비하며, 스위치는 상기 전원전압 단자와 상기 고전압 단자를 스위칭한다.
본 발명에서, 드레인과 게이트가 상기 전원전압을 수신하는 NMOS 트랜지스터를 더 구비하며, 상기 NMOS 트랜지스터의 소오스는 상기 고전압을 출력하는 상기 고전압 펌프의 출력 단자와 연결되어 있다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 3은 본 발명에 따른 고전압 발생기의 동작을 설명하는 도면이다.
도 3에서, 고전압 레벨 검출기(301)는 반도체 장치의 내부에서 사용되는 고전압의 전압 레벨을 검출하는 비교기이다. 고전압 레벨 검출기(301)의 구체적인 회로는 도 2와 동일하다. 즉, 고전압이 고전압 목표치보다 낮아지는 경우, 하이 레벨의 출력신호를 출력한다.
고전압-전원전압 레벨차 검출기(302)는 고전압(VPP)과 전원전압(VDD)간의 전압 차이를 검출하는 비교기이다. 고전압-전원전압 레벨차 검출기(302)의 일예는 도 5에 도시되어 있다.
고전압 레벨 검출기(301)의 출력신호와 고전압-전원전압 레벨차 검출기(302)의 출력신호(DD_PPB)는 노아 게이트(30)에 인가되며, 노아 게이트(30)의 출력신호는 인버터(31)에 인가된다. 인버터(31)의 출력신호(PPE)는 도 1a에서 설명한 고전압 펌프에 인가된다. 참고로, 반복적인 회로의 설명을 피하기 위하여, 도 3에서는 도 1a에서 설명한 고전압 펌프와 고전압 펌프와 연결된 NMOS 트랜지스터를 재도시하지는 않았다.
고전압-전원전압 레벨차 검출기(302)의 출력신호(DD_PPB)는 직렬 연결된 홀수개의 인버터들을 갖는 인버터 수단(32, 33, 34, 35)에 인가된다.
인버터(34, 35)의 출력신호는 PMOS 트랜지스터(36)의 게이트에 인가된다. PMOS 트랜지스터의 드레인은 전원전압(VDD)과 연결되어 있고 그 소오스는 고전압 단자와 연결되어 있다. 여기서, 고전압 단자는 고전압 펌프의 출력 단자를 의미한다.
도 5는 전술한 바와같이, 고전압-전원전압 레벨차 검출기(302)의 일예이다.
도 5에서, 고전압(VPP)과 비교되는 전압은 {R3/(R3+R4)}*VDD 이다. 여기서, 본 발명의 실시를 위하여, 바람직하게는 R3 는 R4 보다 매우 작을 것이 요구된다. 즉, {R3/(R3+R4)}*VDD = VDD-Va (여기서, Va는 매우 작은 값)인 조건이 바람직하다. 도 5에서, VR1은 회로의 동작을 위한 제어신호이다.
동작에 있어서, 고전압(VPP)의 전압 레벨이 비교전압(VDD-Va)보다 낮아지면, 비교기의 출력신호(DD_PPB)는 하이 레벨로 천이한다.
따라서 도 3에서 알 수 있듯이 인버터 수단(32~35)에 의하여 PMOS 트랜지스터(36)가 턴온되어 고전압의 전압 레벨이 전원전압의 전압레벨과 같아지게 된다.
도 4는 도 3에서 설명한 본 발명의 동작을 설명하는 그래프이다.
도 4에서 알 수 있듯이, 영역(1)과 영역(3)에서 고전압(VPP)은 전원전압(VDD)와 동일하게 됨을 알 수 있다. 이는 고전압이 전원전압보다 낮아지는 경우, 고전압-전원전압 레벨차 검출기(302)가 동작하여 PMOS 트랜지스터(도 3의 36)를 턴온시켜 고전압 펌프의 출력단을 전원전압과 연결시키기 때문이다.
이상에서 알 수 있는 바와같이, 본 발명에 따른 고전압 발생기를 사용하는 경우, 고전압이 전원전압보다 낮아지는 경우 전원전압을 고전압 단자를 연결시켜 고전압이 다운되는 것을 방지할 수 있다. 따라서, 고전압을 벌크 전압으로 사용하는 PMOS 트랜지스터에서 발생할 수 있는 래치업 현상을 사전에 차단할 수 있는 효과가 있다.

Claims (6)

  1. 반도체 장치에 사용되는 고전압을 발생하는 고전압 발생기에 있어서,
    상기 고전압의 전압 레벨을 검출하는 제 1 전압 레벨 검출기와,
    상기 고전압의 전압 레벨이 전원전압보다 낮아지면 인에이블신호를 출력하는 비교기로 구성되어서 상기 고전압과 상기 전원전압간의 차이를 검출하는 제 2 전압 레벨 검출기와,
    상기 제 1 전압 레벨 검출기의 출력신호와 상기 제 2 전압 레벨 검출기의 상기 인에이블신호를 수신하는 중의 하나가 인에이블되면 고전압 발생을 위한 펌핑 동작을 수행하는 고전압 펌프와,
    상기 제 2 전압 레벨 검출기의 상기 인에이블신호를 수신하며, 상기 고전압이 상기 전원전압보다 낮은 경우 상기 고전압이 출력되는 단자를 상기 전원전압과 연결시키는 제어부를 구비하는 것을 특징으로 하는 고전압 발생기.
  2. 제 1 항에 있어서,
    상기 제 1 전압 레벨 검출기는 상기 고전압의 전압 레벨이 고전압 목표치보다 낮아지면 상기 고전압 펌프를 동작시키는 인에이블신호를 출력하는 비교기 회로로 구성되는 것을 특징으로 하는 고전압 발생기.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제어부는 상기 제 2 전압 레벨 검출기의 출력신호를 수신하는 인버터 수단과, 상기 인버터 수단의 출력신호에 의하여 턴온오프되는 스위치를 구비하며,
    상기 스위치는 상기 전원전압 단자와 상기 고전압 단자를 스위칭하는 것을 특징으로 하는 고전압 발생기.
  5. 제 4 항에 있어서,
    상기 스위치는 PMOS 트랜지스터이며,
    상기 인버터 수단의 출력신호는 상기 PMOS 트랜지스터의 게이트에 인가되는 것을 특징으로 하는 고전압 발생기.
  6. 제 1 항에 있어서,
    드레인과 게이트가 상기 전원전압을 수신하는 NMOS 트랜지스터를 더 구비하며,
    상기 NMOS 트랜지스터의 소오스는 상기 고전압을 출력하는 상기 고전압 펌프의 출력 단자와 연결되어 있는 것을 특징으로 하는 고전압 발생기.
KR1020040051056A 2004-07-01 2004-07-01 고전압 발생기 KR100596790B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040051056A KR100596790B1 (ko) 2004-07-01 2004-07-01 고전압 발생기
TW093136819A TWI315133B (en) 2004-07-01 2004-11-30 High voltage generator
US10/999,593 US7126411B2 (en) 2004-07-01 2004-11-30 High voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040051056A KR100596790B1 (ko) 2004-07-01 2004-07-01 고전압 발생기

Publications (2)

Publication Number Publication Date
KR20060002135A KR20060002135A (ko) 2006-01-09
KR100596790B1 true KR100596790B1 (ko) 2006-07-04

Family

ID=35513243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051056A KR100596790B1 (ko) 2004-07-01 2004-07-01 고전압 발생기

Country Status (3)

Country Link
US (1) US7126411B2 (ko)
KR (1) KR100596790B1 (ko)
TW (1) TWI315133B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605591B1 (ko) * 2005-01-31 2006-07-31 주식회사 하이닉스반도체 반도체 소자의 승압전압 발생기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08289483A (ja) * 1995-04-18 1996-11-01 Rohm Co Ltd 電源回路
KR100587040B1 (ko) 1999-11-30 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 고전압 초기화 회로
US6466079B1 (en) * 2001-06-21 2002-10-15 Tower Semiconductor Ltd. High voltage charge pump for providing output voltage close to maximum high voltage of a CMOS device
KR100728950B1 (ko) * 2004-03-11 2007-06-15 주식회사 하이닉스반도체 내부전압 발생장치

Also Published As

Publication number Publication date
KR20060002135A (ko) 2006-01-09
TWI315133B (en) 2009-09-21
US7126411B2 (en) 2006-10-24
TW200603544A (en) 2006-01-16
US20060001477A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
KR100562636B1 (ko) 반도체 메모리 소자의 파워업 회로
EP0399240B1 (en) Semiconductor memory device
US6937074B2 (en) Power-up signal generator in semiconductor device
KR100724662B1 (ko) 파워 온 리셋 신호를 생성하는 반도체 장치
US7123062B2 (en) Power-up circuit in semiconductor memory device
KR20000000932A (ko) 기준전압 발생기의 스타트 업 회로
KR100605574B1 (ko) 반도체 메모리 소자의 파워업 회로
US6661218B2 (en) High voltage detector
KR100862108B1 (ko) 반도체 기억 장치
KR100403341B1 (ko) 파워-업 신호 발생회로
KR100596790B1 (ko) 고전압 발생기
KR100498505B1 (ko) 승압전압 발생회로 및 승압전압 발생방법
KR100650816B1 (ko) 내부 회로 보호 장치
KR0172242B1 (ko) 고전압 발생회로
US20040232957A1 (en) Internal voltage generator for semiconductor device
KR100642402B1 (ko) 반도체 장치의 초기화 신호 발생회로
KR20070038676A (ko) 반도체 메모리 장치의 펌프 제어회로
KR0171950B1 (ko) 워드라인 구동기용 부트스트랩 회로
KR100231430B1 (ko) 반도체 메모리소자의 데이터출력 버퍼회로
US6480040B2 (en) Device for the detection of a high voltage greater than a supply voltage
KR100265594B1 (ko) 파워-업회로
KR100252474B1 (ko) 파워 검출 회로
US7262653B2 (en) Voltage level detection circuit
KR19990074796A (ko) 디램의 파워-오프 회로
KR100303995B1 (ko) 내부전압 강하회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee