KR100726845B1 - 플라즈마 디스플레이 패널 및 그 제조방법 - Google Patents

플라즈마 디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR100726845B1
KR100726845B1 KR1020050067554A KR20050067554A KR100726845B1 KR 100726845 B1 KR100726845 B1 KR 100726845B1 KR 1020050067554 A KR1020050067554 A KR 1020050067554A KR 20050067554 A KR20050067554 A KR 20050067554A KR 100726845 B1 KR100726845 B1 KR 100726845B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric layer
plasma display
display panel
electrodes
Prior art date
Application number
KR1020050067554A
Other languages
English (en)
Other versions
KR20070013161A (ko
Inventor
유성환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050067554A priority Critical patent/KR100726845B1/ko
Publication of KR20070013161A publication Critical patent/KR20070013161A/ko
Application granted granted Critical
Publication of KR100726845B1 publication Critical patent/KR100726845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 전면 패널의 스캔 전극 및 서스테인 전극을 덮도록 형성된 유전체층의 구조를 개선한 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것이다.
이러한 본 발명에 따른 플라즈마 디스플레이 패널은 전면 글라스에 형성된 복수의 어드레스 전극과 복수의 어드레스 전극을 덮도록 형성된 제 1 유전체층과 제 1 유전체층 상부에 형성된 복수의 스캔 전극과 서스테인 전극 및 복수의 스캔 전극과 서스테인 전극을 덮도록 형성된 제 2 유전체층을 포함하되, 제 2 유전체층은 복수의 스캔 전극과 서스테인 전극사이의 방전공간에 소정의 두께로 형성되고, 비방전공간으로 가면서 점점 더 두꺼워지게 차등적으로 높이 편차를 갖도록 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 복수의 어드레스 전극을 덮도록 제 1 유전체층을 형성하는 단계와 (b) 제 1 유전체층 상부에 복수의 스캔 전극과 서스테인 전극을 형성하는 단계와 (c) 복수의 스캔 전극과 서스테인 전극을 덮도록 제 2 유전체층을 형성하는 단계 및 (d) 제 2 유전체층의 두께를 높이 편차가 있도록 차등적으로 형성하는 단계를 포함하는 것을 특징으로 한다.
플라즈마 디스플레이 패널, 어드레스 전극, 스캔 전극, 서스테인 전극, 제 1 유전체층, 제 2 유전체층, 방전공간, 비방전공간

Description

플라즈마 디스플레이 패널 및 그 제조방법{The Plasma Display Panel and Method of Manufacturing thereof}
도 1은 종래의 플라즈마 디스플레이 패널의 구조를 개략적으로 나타낸 사시도.
도 2는 종래의 플라즈마 디스플레이 패널의 하나의 일예로 제조방법을 순차적으로 나타낸 순서도.
도 3a 및 도 3b는 종래의 플라즈마 디스플레이 패널의 하나의 일예로 전면 패널 제조 공정을 순차적으로 나타낸 공정도.
도 4는 종래의 플라즈마 디스플레이 패널의 하나의 일예로 전면 패널에 형성된 3전극 면방전 전면 패널의 구조를 나타낸 도.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 하나의 일예로 제조방법을 순차적으로 나타낸 순서도.
도 6a 및 도 6b는 본 발명에 따른 플라즈마 디스플레이 패널의 하나의 일예로 전면 패널 제조 공정을 순차적으로 나타낸 공정도.
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 하나의 일예로 전면 패널에 형성된 3전극 면방전 전면 패널의 구조를 나타낸 도.
도 8은 도 7에 도시한 플라즈마 디스플레이 패널의 하나의 일례로 소정의 패턴으로 형성된 어드레스 전극의 형상을 보여주기 위한 도.
본 발명은 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 전면 패널의 스캔 전극 및 서스테인 전극을 덮도록 형성된 유전체층의 구조를 개선한 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 사시도이다.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극 (113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.
전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.
후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.
이와같이, 전면 패널 제조 과정과 후면 패널 제조 과정을 거친후, 전술한 전면 패널과 후면 패널을 합착시키기 위한 실링공정을 통하여 플라즈마 디스플레이 패널의 제품이 완성된다. 여기서, 전면 패널과 후면 패널이 제조되는 과정을 더욱 자세하게 살펴보면 다음 도 2와 같다.
도 2는 종래의 플라즈마 디스플레이 패널의 하나의 일예로 제조방법을 순차 적으로 나타낸 순서도이다.
도 2에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 제조방법은 도 2의 좌측에 나열된 전면 패널 제조 과정과, 우측에 나열된 후면 패널 제조 과정 및 하측에 나열된 실링 과정등을 포함한 조립 과정을 포함한다.
먼저, 도 2의 좌측에 나열된 전면 패널 제조 과정을 설명하면 다음과 같다.
전면 패널은 먼저, 전면 글라스를 준비한 후(S200), 전면 글라스 상부에 복수의 어드레스 전극이 형성된다(S201). 이 후, 전술한 어드레스 전극 상부에 제 1 유전체층이 형성되고(S202), 제 1 유전체층 상부에 유지전극쌍이 형성된다(S203). 이 후, 전술한 유지전극쌍을 덮도록 제 2 유전체층이 형성되고(S204), 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층이 형성된다(S205).
한편, 후면 패널은 도 2의 우측에 나열된 후면 패널 제조 과정을 살펴보면 다음과 같다.
먼저, 후면 패널은 전면 패널과 마찬가지로 후면 글라스를 준비한다(S210). 이 후, 전술한 후면 글라스 상부에 복수개의 격벽이 형성되고(S211), 격벽간의 방전공간에 R, G, B 형광체층이 도포된다(S212).
이와같이 제조된 전면 패널과 후면 패널은 서로 합착되어 플라즈마 디스플레이 패널이 형성된다.
이러한, 종래의 하나의 일예인 플라즈마 디스플레이 패널은 후면 패널에 어드레스 전극이 형성되지 않고 전면 패널에 형성되므로, 플라즈마 방전시에 어드레스 전극에서 발생하는 높은 에너지의 하전 입자가 형광체와 충돌이 없게 되어 형광 체가 손상되는 것을 방지할 수가 있다. 이에따라, 형광체가 열화되는 문제점을 방지할 수가 있고 형광체의 수명도 길어지게 된다.
여기서, 전술한 종래의 플라즈마 디스플레이 패널의 제조방법에 있어서, 전면 패널의 제조공정을 더욱 자세하게 살펴보면 다음 도 3a 및 도 3b와 같다.
도 3a 및 도 3b는 종래의 플라즈마 디스플레이 패널의 전면 패널 제조공정을 순차적으로 나타낸 공정도이다.
도 3a 및 도 3b에 도시된 바와 같이, (a) 단계에서는 전면 글라스(300) 상부에 어드레스 전극(312)을 형성하고, (b) 단계에서는 전술한 어드레스 전극(312)을 덮도록 제 1 유전체층(307a)을 형성한다.
이 후, (c) 단계에서는 제 1 유전체층(307a) 상부에 산화인듐과 산화주석으로 이루어진 ITO(Indium Tin Oxide) 물질의 투명전극(301)을 형성한다.
이러한 투명전극(301)의 형성 방법의 일례를 살펴보면, ITO 물질로 형성된 투명 전극막 상부에 드라이 필름 포토 레지스트(Dry Film Photo Resist: 이하 'DFR'이라 함.)를 라미네이팅하여 소정의 패턴이 형성된 포토 마스크(Photo Mask)의 패턴으로 노광한 후, 현상 및 에칭 공정을 거쳐 스캔용 투명전극(301a)과 서스테인용 투명전극(301b)을 형성한다.
이 후, (d) 단계에서, 스캔용 투명전극(301a)과 서스테인용 투명전극(301b)이 형성된 전면 글라스(300) 상부에 블랙층(302)을 형성하기 위한 블랙 페이스트를 인쇄한 후 약 120℃정도로 건조하고, (e) 단계에서, 건조된 블랙 페이스트 상부에 소정의 패턴이 형성된 포토 마스크(305)를 올려놓고 자외선을 조사하여 건조한다. 이러한 공정을 노광공정(Photolithography)이라 한다.
노광공정을 거친 블랙층(302) 상부에 (f) 단계에서, 버스전극(303a, 303b)을 형성하기 위해 은(Ag) 페이스트를 도포하여 인쇄한 후 건조한다.
이 후, (g) 단계에서, 소정의 패턴이 형성된 포토 마스크(306)를 도포된 은(Ag) 페이스트 상부에 올려놓고 노광한다. 노광공정을 거친 이 후, (h) 단계에서, 경화되지 않은 부분을 현상한 후 약 550℃ 이상의 소성로(미도시)에서 약 3시간여 동안 소성함으로써 스캔용 버스전극(303a)과 서스테인용 버스전극(303b)이 형성된다.
이 후, (i) 단계에서 스캔 전극(301a, 303a) 및 서스테인 전극(301b, 303b)이 형성된 전면 글라스(300) 상부에 제 2 유전체층(307b)을 형성한다.
이러한, 제 1 유전체층(307a) 및 제 2 유전체층(307b)의 형성 방법의 일례를 살펴보면, 유전체 유리 페이스트를 도포하여 건조한 후, 약 500℃ ~ 600℃의 온도로 소성을 행하여 제 1 유전체층(307a) 및 제 2 유전체층(307b)을 형성한다.
마지막으로, (j) 단계에서, 제 2 유전체층(307b)의 표면상에 CVD법, 이온도금법이나 진공증착법 등을 이용하여 산화마그네슘(MgO)으로 이루어지는 보호막(308)이 형성되어 플라즈마 디스플레이 패널의 전면 패널이 완성된다.
이와같이 형성된 종래의 하나의 일예인 플라즈마 디스플레이 패널의 3전극 면방전 전면 패널의 구조를 더욱 자세하게 살펴보면 다음 도 4와 같다.
도 4는 종래의 플라즈마 디스플레이 패널의 하나의 일예로 전면 패널에 형성된 3전극 면방전 패널 구조를 나타낸 도이다. 도 4에 도시된 바와 같이, 종래의 플 라즈마 디스플레이 전면 패널은 전면 글라스(400) 상부에 어드레스 전극(412)이 형성되고, 전술한 어드레스 전극(412)을 덮도록 제 1 유전체층(407a)이 형성된다. 또한, 제 1 유전체층(407a) 상부에 스캔 전극(401a, 403a) 및 서스테인 전극(401b, 403b)이 형성되고, 전술한 스캔 전극(401a, 403a) 및 서스테인 전극(401b, 403b)간의 방전전류를 제한하며, 전극 쌍 간을 절연시키기 위하여 제 2 유전체층(407b)이 형성된다. 또한, 전술한 제 2 유전체층(407b) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(Mgo)을 증착한 보호층(408)이 형성된다.
그러나, 종래의 플라즈마 디스플레이 3전극 면방전 전면 패널의 구조는 플라즈마 방전시에 방전개시전압을 낮춰 방전효율을 상승시키는데에는 한계가 따르게 된다.
전술한 문제점을 해결하기 위하여 본 발명은 플라즈마 디스플레이 패널중 스캔 전극 및 서스테인 전극을 덮도록 형성된 유전체층의 구조를 개선하여 방전개시전압을 낮춰 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널 및 그 제조방법을 제공하는 것을 목적으로 한다.
상술한 기술적 과제를 해결하기 위하여 전면 글라스에 형성된 복수의 어드레스 전극과; 상기 복수의 어드레스 전극을 덮도록 형성된 제 1 유전체층과; 상기 제 1 유전체층 상부에 형성된 복수의 스캔 전극과 서스테인 전극 및 상기 복수의 스캔 전극과 서스테인 전극을 덮도록 형성된 제 2 유전체층을 포함하되, 상기 제 2 유전 체층은 적어도 하나의 영역에서 두께가 상이한 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
또한, 적어도 하나의 영역은 인접한 상기 스캔 전극과 상기 서스테인 전극의 사이인 것을 특징으로 한다.
또한, 적어도 하나의 영역에서의 상기 제 2 유전체층의 두께는 다른 영역에서의 상기 제 2 유전층의 두께보다 작은 것은 특징으로 한다
또한, 복수의 어드레스 전극은 소정의 패턴으로 형성되고, 소정의 패턴은 스캔 전극 및 서스테인 전극과 교차되도록 쌍으로 형성된 몸통부와 쌍으로 형성된 몸통부 사이에 연결되고, 스캔 전극 및 서스테인 전극에 나란한 방향으로 형성된 연결부를 포함하고, 몸통부 또는 연결부 중 적어도 하나의 폭은 스캔 전극 또는 서스테인 전극 중 적어도 하나의 폭과 동일하거나 더 좁게 형성되는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 하나의 일예로 제조방법을 순차적으로 나타낸 순서도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널은 도 2에 도시한 것과 마찬가지로 순차적인 과정을 통하여 형성된다. 다만, 본 발명에 따른 플라즈마 디스플레이 패널은 복수의 스캔 전극과 서스테인 전극을 덮도록 형성된 유전체층의 두께가 차등적으로 높이 편차를 갖도록 형성된다. 또한, 플라즈마 디스플레이 전면 패널에 형성된 어드레스 전극의 패턴 간격이 스캔용 버스전극 및 서스테인용 버스전극의 패턴 간격보다 좁게 형성된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법을 더욱 자세하게 살펴보면 다음 도 5와 같다.
도 5에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 도 5의 좌측에 나열된 전면 패널 제조 과정과, 우측에 나열된 후면 패널 제조 과정 및 하측에 나열된 실링 과정등을 포함한 조립 과정을 포함한다.
먼저, 도 5의 좌측에 나열된 전면 패널 제조 과정을 설명하면 다음과 같다.
전면 패널은 먼저, 전면 글라스를 준비한 후(S500), 전면 글라스 상부에 소정의 패턴을 지니는 복수의 어드레스 전극이 형성된다(S501). 이 후, 전술한 어드레스 전극을 덮도록 제 1 유전체층이 형성되고(S502), 전술한 제 1 유전체층 상부에 유지전극쌍이 형성된다(S503). 이 후, 전술한 유지전극쌍을 덮도록 차등적인 두께를 지니는 제 2 유전체층이 형성된다(S504).
이 후, 본 발명에 따른 플라즈마 디스플레이 전면 패널의 제조공정과 후면 패널의 제조공정은 도 2에 도시한 것과 동일하게 순차적인 과정을 통하여 형성되므로 이하 생략하기로 한다.
이와같이 제조된 전면 패널과 후면 패널은 서로 합착되어 플라즈마 디스플레이 패널이 형성된다.
여기서, 전술한 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법에 있어서, 전면 패널의 제조공정을 더욱 자세하게 살펴보면 다음 도 6a 및 도 6b와 같다.
도 6a 및 도 6b는 본 발명에 따른 전면 패널의 제조 공정을 순차적으로 나타낸 공정도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 도 3a 및 도 3b에 도시한 것과 마찬가지로 동일하게 순차적인 과정을 통하여 형성된다. 다만, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 복수의 스캔 전극과 서스테인 전극을 덮도록 형성된 유전체층의 두께가 차등적으로 높이 편차를 갖도록 형성되고, 전면 글라스 상부에 복수의 어드레스 전극은 소정의 패턴으로 형성된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법을 더욱 자세하게 살펴보면 다음 도 6a 및 도 6b와 같다.
도 6a 및 도 6b에 도시된 바와 같이, (a) 단계에서는 전면 글라스(600) 상부에 소정의 패턴을 지니는 어드레스 전극(612)을 형성하고, (b) 단계에서는 전술한 어드레스 전극(612)을 덮도록 제 1 유전체층(607a)을 형성한다.
여기서, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법 중 복수의 어드레스 전극(612)은 소정의 패턴으로 형성되고, 소정의 패턴은 스캔 전극(601a, 603a) 및 서스테인 전극(601b, 603b)과 교차되도록 쌍으로 형성된 몸통부와 쌍으로 형성된 몸통부 사이에 연결되고, 스캔 전극(601a, 603a) 및 서스테인 전극(601b, 603b)에 나란한 방향으로 형성된 연결부를 포함하고, 몸통부 또는 연결부 중 적어도 하나의 폭은 스캔 전극(601a, 603a) 또는 서스테인 전극(601b, 603b) 중 적어도 하나의 폭과 동일하거나 더 좁게 형성된다.
이 후, (c) 단계에서는 제 1 유전체층(607a) 상부에 산화인듐과 산화주석으로 이루어진 ITO(Indium Tin Oxide) 물질의 스캔용 투명전극(601a)과 서스테인용 투명전극(601b)을 형성한다.
이 후, (d) 단계에서, 스캔용 투명전극(601a)과 서스테인용 투명전극(601b)이 형성된 전면 글라스(600) 상부에 블랙층(602)을 형성하기 위한 블랙 페이스트를 인쇄한 후 약 120℃정도로 건조하고, (e) 단계에서, 건조된 블랙 페이스트 상부에 소정의 패턴이 형성된 포토 마스크(605)를 올려놓고 자외선을 조사하여 건조한다. 이러한 공정을 노광공정(Photolithography)이라 한다.
노광공정을 거친 블랙층(602) 상부에 (f) 단계에서, 버스전극(603a, 603b)을 형성하기 위해 은(Ag) 페이스트를 도포하여 인쇄한 후 건조한다.
이 후, (g) 단계에서, 소정의 패턴이 형성된 포토 마스크(605)를 도포된 은(Ag) 페이스트 상부에 올려놓고 노광한다. 노광공정을 거친 이 후, (h) 단계에서, 경화되지 않은 부분을 현상한 후 약 550℃ 이상의 소성로(미도시)에서 약 3시간여 동안 소성함으로써 스캔용 버스전극(603a)과 서스테인용 버스전극(603b)이 형성된다.
이 후, (i) 단계에서 스캔 전극(601a, 603a) 및 서스테인 전극(601b, 603b)을 덮도록 제 2 유전체층(607b)을 형성한다.
여기서, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법중 제 2 유전체층(607b)은 전술한 스캔 전극(601a, 603a) 및 서스테인 전극(601b, 603b)의 방전공간에 소정의 두께로 형성되고, 비방전공간으로 가면서 점점 더 두꺼워지게 차등적으로 높이 편차를 갖도록 형성된다.
이후에 형성되는 플라즈마 디스플레이 패널의 제조공정은 도 3a 및 도 3b에 도시한 플라즈마 디스플레이 패널의 제조공정과 동일하게 순차적인 과정을 통하여 형성되므로 이하 생략하기로 한다.
이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 패널의 하나의 일예인 3전극 면방전 전면 패널의 구조를 더욱 자세하게 살펴보면 다음 도 7과 같다.
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 하나의 일예로 전면 패널에 형성된 3전극 면방전 전면 패널의 구조를 나타낸 도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널은 도 4에 도시된 바와 같이 마찬가지로 형성된다. 다만, 본 발명에 따른 플라즈마 디스플레이 전면 패널에서, 어드레스 전극은 몸통부와 연결부를 포함하는 소정의 패턴으로 형성되고, 몸통부 또는 연결부 중 적어도 하나의 폭은 스캔 전극 또는 서스테인 전극 중 적어도 하나의 폭과 동일하거나 더 좁게 형성된다. 또한, 전술한 스캔 전극과 서스테인 전극을 덮도록 형성된 제 2 유전체층의 두께가 차등적으로 높이 편차를 갖도록 형성된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 패널을 자세하게 살펴보면 다음 도 7과 같다.
도 7에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 전면 패널은 전면 글라스(700) 상부에 소정의 패턴을 지니는 어드레스 전극(712)이 형성되고, 전술한 어드레스 전극(712)을 덮도록 제 1 유전체층(707a)이 형성된다.
또한, 제 1 유전체층(707a) 상부에 스캔 전극(703a) 및 서스테인 전극(703b)이 형성되고, 전술한 스캔 전극(703a) 및 서스테인 전극(703b)간의 방전전류를 제한하며, 전극 쌍 간을 절연시키기 위하여 제 2 유전체층(707b)이 형성된다. 여기서는, 하나의 일예로 스캔용 버스 전극 (703a)및 서스테인용 버스 전극(703b)이 제 1 유전체층(707a)상부에 형성된다.
또한, 전술한 제 2 유전체층(707b) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(Mgo)을 증착한 보호층(708)이 형성된다.
이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 전면 패널의 구조는 도 8에 도시된 바와 같이, 몸통부와 연결부를 포함하는 소정의 패턴을 지니는 어드레스 전극(812)이 형성된다.
여기서, 몸통부는 스캔용 버스 전극(803a) 및 서스테인용 버스 전극(803b)과 교차되도록 쌍으로 형성되고, 연결부는 쌍으로 형성된 몸통부 사이에 연결되고, 스캔용 버스 전극(803a) 및 서스테인용 버스 전극(803b)에 나란한 방향으로 형성된다.
여기서, 연결부의 폭(L1)은 스캔용 버스 전극(803a) 및 서스테인용 버스 전극(803b)의 폭보다 더 좁게 형성되어 플라즈마 방전시에 개구율이 떨어지는 것을 방지하게 된다.
또한, 본 발명에 따른 플라즈마 디스플레이 패널은 스캔용 버스 전극(803a) 및 서스테인용 버스 전극(803b)을 덮도록 형성된 제 2 유전체층(807b)이 전술한 스캔용 전극(803a) 및 서스테인용 버스 전극(803b)의 방전공간에 소정의 두께로 형성되고, 비방전공간으로 가면서 점점 더 두꺼워지게 차등적으로 높이 편차를 갖도록 형성되므로, 플라즈마 방전시에 스캔용 버스 전극(803a) 및 서스테인용 버스 전극(803b)에 발생하는 전계의 세기가 크게 나타나 방전개시전압이 낮아져 방전효율은 상승하게 된다.
여기의 도 8에서는 연결부의 폭(L1)은 스캔용 버스 전극(803a)의 폭(L2)보다 더 좁게 형성된 경우만 일례로 설명하였으나, 몸통부 또는 연결부 중 적어도 하나의 폭은 스캔용 버스 전극(803a) 또는 서스테인용 버스 전극(803b) 중 적어도 하나의 폭과 동일하거나 더 좁게 형성될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이, 본 발명은 플라즈마 디스플레이 패널중 스캔 전극 및 서스테인 전극을 덮도록 형성된 유전체층의 구조를 개선하여 방전개시전압을 낮춰 방전효율을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 전면 글라스에 형성된 복수의 어드레스 전극과;
    상기 복수의 어드레스 전극을 덮도록 형성된 제 1 유전체층과;
    상기 제 1 유전체층 상부에 형성된 복수의 스캔 전극과 서스테인 전극 및
    상기 복수의 스캔 전극과 서스테인 전극을 덮도록 형성된 제 2 유전체층을 포함하되,
    상기 제 2 유전체층은
    적어도 하나의 영역에서 두께가 상이한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 적어도 하나의 영역은 인접한 상기 스캔 전극과 상기 서스테인 전극의 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1항에 있어서,
    상기 적어도 하나의 영역에서의 상기 제 2 유전체층의 두께는 다른 영역에서의 상기 제 2 유전층의 두께보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1항에 있어서,
    상기 복수의 어드레스 전극은 소정의 패턴으로 형성되고, 상기 소정의 패턴은 상기 스캔 전극 및 서스테인 전극과 교차되도록 쌍으로 형성된 몸통부와 상기 쌍으로 형성된 몸통부 사이에 연결되고, 상기 스캔 전극 및 서스테인 전극에 나란한 방향으로 형성된 연결부를 포함하고,
    상기 몸통부 또는 상기 연결부 중 적어도 하나의 폭은 상기 스캔 전극 또는 서스테인 전극 중 적어도 하나의 폭과 동일하거나 더 좁게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020050067554A 2005-07-25 2005-07-25 플라즈마 디스플레이 패널 및 그 제조방법 KR100726845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050067554A KR100726845B1 (ko) 2005-07-25 2005-07-25 플라즈마 디스플레이 패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067554A KR100726845B1 (ko) 2005-07-25 2005-07-25 플라즈마 디스플레이 패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070013161A KR20070013161A (ko) 2007-01-30
KR100726845B1 true KR100726845B1 (ko) 2007-06-11

Family

ID=38013025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067554A KR100726845B1 (ko) 2005-07-25 2005-07-25 플라즈마 디스플레이 패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100726845B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000285811A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd プラズマディスプレイ装置及びそれを用いた画像表示システム
JP2004276235A (ja) * 2003-02-24 2004-10-07 Takuzo Morikawa 楯壁を設けた多様定規

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000285811A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd プラズマディスプレイ装置及びそれを用いた画像表示システム
JP2004276235A (ja) * 2003-02-24 2004-10-07 Takuzo Morikawa 楯壁を設けた多様定規

Also Published As

Publication number Publication date
KR20070013161A (ko) 2007-01-30

Similar Documents

Publication Publication Date Title
US6870314B2 (en) Panel assembly for PDP and manufacturing method thereof
JP2004273265A (ja) プラズマディスプレイパネル
KR100726845B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100705278B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100705287B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100747218B1 (ko) 플라즈마 디스플레이 패널
JP4375113B2 (ja) プラズマディスプレイパネル
JP3718095B2 (ja) プラズマディスプレイパネル及びその製造方法
KR100726631B1 (ko) 플라즈마 디스플레이 패널의 제조방법
US20090189524A1 (en) Plasma display panel and its manufacturing method
KR100692827B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR20060131572A (ko) 플라즈마 디스플레이 패널
KR100726642B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100692836B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
JP2008166225A (ja) プラズマディスプレイパネル及びその製造方法
KR100738819B1 (ko) 플라즈마 디스플레이 패널
KR20060104525A (ko) 플라즈마 디스플레이 패널의 제조방법
KR100705288B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
JP2008091093A (ja) プラズマディスプレイパネル
KR20060104204A (ko) 플라즈마 디스플레이 패널용 멀티 테잎 캐스팅 장치 및그를 이용한 플라즈마 디스플레이 패널의 제조방법
KR100738221B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR20070055342A (ko) 플라즈마 디스플레이 패널
KR20060131566A (ko) 플라즈마 디스플레이 패널
EP1939921A1 (en) Plasma display panel and method of manufacturing the same
KR20060104215A (ko) 플라즈마 디스플레이 패널의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee