KR100719994B1 - 평면 표시 장치용 어레이 기판 - Google Patents

평면 표시 장치용 어레이 기판 Download PDF

Info

Publication number
KR100719994B1
KR100719994B1 KR1020057013043A KR20057013043A KR100719994B1 KR 100719994 B1 KR100719994 B1 KR 100719994B1 KR 1020057013043 A KR1020057013043 A KR 1020057013043A KR 20057013043 A KR20057013043 A KR 20057013043A KR 100719994 B1 KR100719994 B1 KR 100719994B1
Authority
KR
South Korea
Prior art keywords
signal line
switch
control signal
switch control
electrode
Prior art date
Application number
KR1020057013043A
Other languages
English (en)
Other versions
KR20050099972A (ko
Inventor
미쯔히로 야마모또
Original Assignee
도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 filed Critical 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드
Publication of KR20050099972A publication Critical patent/KR20050099972A/ko
Application granted granted Critical
Publication of KR100719994B1 publication Critical patent/KR100719994B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 평면 표시 장치용 어레이 기판은, 신호선 절환 회로의 각 스위치에서의 기생 용량의 불균일에 의한 표시 열화의 해소를 과제로 한다. 각 스위치 ASW의 각 게이트 전극을 복수의 스위치 제어 신호선 ASWL1 및 ASWL2 중 어느 하나에 접속하는 각 전극 패턴 P를, 스위치 제어 신호선 ASWL의 모두와 평면적으로 중첩하고 또한 실질적으로 동일한 형상으로 되도록 형성하여, 전극 패턴 P의 면적이 동일하게 되도록 한다.
출력선, 스위치, 스위치 제어 신호선, 전극 패턴, 제어 전극

Description

평면 표시 장치용 어레이 기판{ARRAY SUBSTRATE FOR FLAT DISPLAY DEVICE}
본 발명은, 평면 표시 장치용 어레이 기판에 관한 것으로, 상세하게는, 신호선 구동 회로의 전극 구조에 관한 것이다.
워드 프로세서, 퍼스널 컴퓨터 및 휴대 텔레비전 등에서는, 박형이며 경량인 평면 표시 장치가 널리 이용되고 있다. 특히 액정 표시 장치는, 박형, 경량 및 저소비 전력화가 용이하기 때문에, 한창 개발이 행해지고 있으며, 고해상도이며 대화면 사이즈의 것을 비교적 저가로 구입할 수 있게 되었다.
액정 표시 장치 중에서도, 신호선과 주사선의 각 교점 부근에 스위칭 소자로서 박막 트랜지스터(TFT : Thin Film Transistor)를 배치한 액티브 매트릭스형의 액정 표시 장치는, 발색성이 우수하며, 잔상이 적기 때문에, 금후의 주류로 될 것으로 생각되고 있다.
아몰퍼스 실리콘 TFT을 이용한 액정 표시 장치에서는, 신호선 구동용 IC 및 주사선 구동용 IC를 플렉시블 배선 기판 상에 실장하여 구성된 테이프 캐리어 패키지(TCP)가 이용되고 있다. 이 TCP를 어레이 기판의 외부 접속 단자에 전기적으로 접속함으로써, 신호선 구동용 IC 및 주사선 구동용 IC가 어레이 기판 상의 각 화소 전극에 각각 전기적으로 접속되어, 화소 트랜지스터가 구동된다.
이 아몰퍼스 실리콘 TFT를 이용한 액정 표시 장치에서는, 어레이 기판 상의 각 신호선에 TCP로부터 영상 신호를 공급하기 위해 다수의 접속 배선이 필요로 되기 때문에, 화소의 고정밀화를 도모하는 경우에 접속 배선간에 충분한 피치를 확보하는 것이 곤란하게 된다. 따라서, 예를 들면 일본 특개2001-109435호 공보에 기재된 기술이 알려져 있다. 이 기술은, 신호선 구동 회로를, 어레이 기판 상에 형성한 절환 회로와 TCP 상에 실장된 신호선 구동용 IC로 구성하고, 인접하는 2개의 신호선과 신호선 구동용 IC로부터의 1개의 접속 배선을, 절환 회로 내의 한쌍의 스위치에 의해 1수평 주사 기간 내에서 절환하여 접속함으로써, 2개의 신호선에 시분할로 영상 신호를 공급하는 것이다.
상기의 절환 회로에서, 한쌍의 스위치의 각 소스 전극은 모두 신호선 구동용 IC로부터의 공통의 접속 배선에 각각 접속되며, 각 드레인 전극은 인접하는 각각의 신호선에 각각 접속되고, 각 게이트 전극은 각각의 스위치 제어 신호선에 접속된다. 그리고, 각 게이트 전극에 공급되는 스위치 제어 신호에 의해, 접속 배선에 접속되는 신호선의 전환이 행해진다.
스위치의 게이트 전극과 스위치 제어 신호선은 전극 패턴에 의해 접속된다. 이 전극 패턴은, 스위치 제어 신호선에 접속하는 컨택트홀의 위치에 맞춰 레이아웃된다. 이 때문에, 한쌍의 스위치에 대하여 보면, 각 스위치 제어 신호선으로부터 각각의 게이트 전극까지의 길이가 좌우의 스위치에서 상이하여, 전극 패턴의 면적에도 차가 발생하기 때문에, 기생 용량이 불균일한 것으로 된다. 이 때문에, 인접하는 화소간에서 데이터 신호의 충전 시간이 상이하여, 표시 열화의 요인으로 되는 경우가 있었다.
또한, 상기한 바와 같은 레이아웃에서는, 길이가 서로 다른 전극 패턴이 교대로 연속하고 있기 때문에, 길이의 차이를 발견하기 어려워, 눈으로 패턴 이상을 발견하기 어렵다고 하는 문제가 있었다.
또한, 전극 패턴과 스위치 제어 신호선의 접속을 바꾸는 경우에는, 컨택트홀 형성 레이어의 변경뿐만 아니라, 전극 패턴도 변경해야만 하며, 이에 수반하여 복수의 마스크를 변경해야만 하기 때문에, 설계 변경에 비용이 들고, 접속 형태가 상이한 다른 구동 방식으로의 변경에 유연하게 대응하는 것이 어렵다고 하는 문제가 있었다.
<발명의 개시>
제1 본 발명의 평면 표시 장치용 어레이 기판은, 매트릭스 형상으로 배선된 복수의 신호선 및 복수의 주사선의 각 교차부에 화소가 배치된 표시부와, 각 신호선에 데이터 신호를 출력하는 복수의 출력선과, 각각의 출력선을 1수평 기간 내에 n(n : 2 이상의 정수)개의 신호선으로 절환하여 접속하기 위해 출력선과 신호선 사이에 배치된 복수의 스위치와, 각 스위치의 제어 전극에 온·오프 제어용의 제어 신호를 공급하는 n개의 스위치 제어 신호선과, 각 스위치의 제어 전극을 n개의 스위치 제어 신호선 중 어느 하나에 각각 접속하는 복수의 전극 패턴을 구비하고, 각 전극 패턴의 형상이, 스위치 제어 신호선의 모두와 평면적으로 중첩되며 또한 실질적으로 동일한 형상인 것을 특징으로 하다.
본 발명에서는, 스위치의 제어 전극과 스위치 제어 신호선을 접속하는 전극 패턴의 형상을, 스위치 제어 신호선의 모두와 평면적으로 중첩하며 또한 실질적으로 동일한 형상으로 한다. 이에 의해, 모든 스위치에서 기생 용량이 균일하게 되기 때문에, 기생 용량의 불균일에 의한 표시 열화를 해소할 수 있어, 양호한 표시 특성을 얻을 수 있다. 또한, 전극 패턴의 길이의 차이를 발견하기 쉬워, 눈으로 패턴 이상을 용이하게 발견할 수 있어, 패턴 이상의 조기 발견에 의해 공정 수율을 향상시킬 수 있다.
제2 본 발명은, 상기 평면 표시 장치용 어레이 기판에서, 상기 전극 패턴과 상기 스위치 제어 신호선은, 절연층을 개재하여 적층된 것으로, 양자는 절연층에 형성된 컨택트홀에 의해 전기적으로 접속되는 것을 특징으로 한다.
본 발명에서는, 전극 패턴과 스위치 제어 신호선을 컨택트홀에 의해 전기적으로 접속한다. 이에 의해, 컨택트홀의 형성 레이어를 변경하는 것만으로, 전극 패턴과 스위치 제어 신호선의 접속 위치를 변경할 수 있어, 설계 변경에 관한 코스트를 저감할 수 있다. 또한, 접속 형태가 상이한 다른 구동 방식으로의 변경에도 유연하게 대응할 수 있다.
도 1은 일 실시 형태의 평면 표시 장치의 구성을 도시하는 회로도.
도 2는 도 1에 도시한 신호선 절환 회로의 구성을 도시하는 회로도.
도 3은 비교예의 신호선 절환 회로의 구성을 도시하는 회로도.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다.
도 1의 회로도에 도시한 바와 같이, 본 실시 형태의 평면 표시 장치는, 어레이 기판(100) 상의 표시부(101)에, 주사선 G1-Gm(이하, 간단하게 「주사선 G」라고 함)과, 신호선 S1-Sn(이하, 간단하게 「신호선 S」라고 함)이 매트릭스 형상으로 배선되어 있고, 주사선 G와 신호선 S의 각 교차부에 화소가 배치된다. 각 화소는, 화소 트랜지스터(102), 화소 전극(103), 보조 용량(106)을 구비한다. 화소 전극(103)과 대향 배치되는 공통 전극(104)이, 도시하지 않은 대향 기판 상에 형성된다. 화소 전극(103)과 공통 전극(104) 사이에는 액정층(105)이 유지된다. 화소 전극(103)에는 보조 용량(106)이 병렬로 접속된다. 보조 용량(106)에는, 도시하지 않은 보조 용량선을 통해 소정의 보조 용량 전압이 공급된다.
표시부(101)의 상단부에는 신호선 구동 회로부(111)가 배치된다. 표시부(101)의 좌우 단부에는 주사선 구동 회로(115)가 접속된다. 표시부(101)는, 4개의 블록으로 분할되어 있고, 신호선 S는 블록마다 소정 수의 신호선군으로 구분된다. 각 신호선에는, 각각의 블록마다 배치된 동일 구성의 신호선 구동 회로부(111)로부터 데이터 신호가 공급된다.
신호선 구동 회로부(111)는, 4개의 신호선 구동용 IC(112)와, 4개의 신호선 절환 회로(113)로 구성된다. 신호선 구동용 IC(112)는, 후술의 출력선에 데이터 신호를 출력함과 함께, 각종 신호를 출력한다. 신호선 절환 회로(113)는, 신호선 구동용 IC(112)로부터 공급되는 데이터 신호를 1수평 주사 기간 내에서 각 신호선군에서의 모든 신호선에 절환하여 출력한다. 신호선 구동용 IC(112)는, TCP(120-1∼120-4)에 실장되며, 신호선 절환 회로(113)는, 어레이 기판(100) 상에 형성된다. TCP(120-1∼120-4)는, 그 한쪽의 측변이 어레이 기판(100)의 1변에 형성된 외부 접속 단자에 접속되며, 다른쪽의 측변이 외부 구동 회로(200)에 접속된다.
주사선 구동 회로(115)는, 화소 트랜지스터(102)를 도통시켜 신호선 S로부터 화소 전극(103)에 데이터 신호를 기입하기 위한 주사 신호를, 주사선 G1-Gm에 순차적으로 출력한다. 주사선 구동 회로(115)는, 어레이 기판(100) 상에 실장된다.
외부 구동 회로(200)에는, 컨트롤 IC(201), 및 도시하지 않은 전원 회로나 인터페이스 회로 등이 실장된다.
컨트롤 IC(201)는, 외부로부터 입력되는 데이터 신호를 각 신호선에의 출력순에 따라 재배열하여 출력하는 것 외에, 데이터 신호와 동기하여 입력되는 기준 클럭 신호에 기초하여 각종 타이밍 신호, 클럭 신호, 제어 신호 등을 생성하여 출력한다. 보다 구체적으로는, 컨트롤 IC(201)는, 주사선 구동 회로(115)에는 스타트 신호, 클럭 신호를 공급하고, 신호선 구동용 IC(112)에는 재배열한 데이터 신호, 레지스터 제어 신호, 클럭 신호, 로드 신호 등을 공급한다.
또한 컨트롤 IC(201)는, 본 실시 형태에서의 스위치의 온·오프 제어용의 제어 신호(스위치 제어 신호)의 제어 기능을 포함하여, 신호선 절환 회로(113)에 스위치 제어 신호를 공급한다.
상기한 바와 같은 어레이 기판(100)을 구비한 액정 표시 장치는, 어레이 기판(100)과 도시하지 않은 대향 기판을 소정 간격으로 대향 배치하고, 그 주위를 시일재로 접합하며, 어레이 기판(100)과 대향 기판 사이에 액정층(105)을 봉입함으로써 구성된다.
도 2의 회로도에 도시한 바와 같이, 신호선 절환 회로(113)에는, 스위치 ASW1, ASW2, ASW3, ASW4, …, ASWn-1, ASWn(이하, 간단하게 「ASW」 또는 「스위치 ASW」라고 함)이 배치된다. 여기서는, 일례로서 스위치 ASW는 MOS 구조의 스위치로 한다. 각 스위치 ASW의 드레인 전극에는 신호선 S1, S2, S3, S4, …, Sn-1, Sn이 접속된다. 신호선 구동용 IC(112)로부터는 출력선 D1, D2, …, Dx(이하, 간단하게 「출력선 D」라고 함)이 배선된다.
각 스위치 ASW에 의해, 각 출력선 D는 1수평 기간 내에 n(n : 2 이상의 정수)개의 신호선 S에 절환되어 접속된다. 본 실시 형태에서는, 일례로서 n의 값을 2로 한다. 1개의 출력선 D가 인접하는 2개의 ASW의 각 소스 전극과 공통으로 접속된다.
즉, 1개의 출력선 D에 대하여 2개의 ASW가 한쌍으로 배치되며, 2개의 ASW의 각 소스 전극은 1개의 공통의 출력선 D에 접속되고, 또한 각 드레인 전극은 대응하는 각각의 신호선 S에 각각 접속된다.
신호선 구동용 IC(112)로부터 신호선 절환 회로(113)에 대하여 n개의 스위치 제어 신호선 ASWL이 배선된다. 여기서는, 일례로서 n의 값은 2이기 때문에, 신호선 절환 회로(113)는, 2개의 스위치 제어 신호선 ASWL1, ASWL2(이하, 간단하게 「ASWL」 또는 「스위치 제어 신호선 ASWL」이라고 함)를 갖는다.
각 스위치 제어 신호선 ASWL1, ASWL2는, 각 스위치 ASW1, ASW2, ASW3, ASW4, …, ASWn-1, ASWn의 각각의 제어 전극(게이트 전극)과 1개 걸러 각각 접속된다.
본 실시 형태에서의 ASW는, 예를 들면 n형의 TFT로 한다. 이 경우, 예를 들 면 스위치 제어 신호선 ASWL1에 하이 전위의 스위치 제어 신호 ASW1U가 공급되면, ASW2, ASW4, …, ASWn이 온하여, 출력선 D1, D2, …, Dx에 출력된 데이터 신호가 신호선 S2, S4, …, Sn에 공급된다.
한편, 스위치 제어 신호선 ASWL2에 하이 전위의 스위치 제어 신호 ASW2U가 공급되면, ASW1, ASW3, …, ASWn-1이 온하여, 출력선 D1, D2, …, Dx에 출력된 데이터 신호가 신호선 S1, S3, …, Sn-1에 공급된다.
본 실시 형태에서는, 1수평 주사 기간 내에 2회의 데이터 기입 기간이 설치되어 있다. 예를 들면 1회째의 데이터 기입 기간에서는 스위치 제어 신호선 ASWL1에 하이 전위의 스위치 제어 신호 ASW1U가 공급되며, 2회째의 데이터 기입 기간에서는 스위치 제어 신호선 ASWL2에 하이 전위의 스위치 제어 신호 ASW2U가 공급된다. 이에 의해, 1수평 주사 기간에서 신호선 S2, S4, …, Sn과, 신호선 S1, S3, …, Sn-1이 절환되어, 1수평 라인분의 데이터 신호의 화소 전극에의 기입이 가능하게 된다. 이와 같은 구동 방식은 신호선 선택 방식으로 불린다. 신호선 선택 방식의 채용에 의해, 외부로부터 어레이 기판(100)에 접속되는 출력선 D의 실장 개수를 삭감할 수 있다.
도 2에서, 스위치 ASW1, ASW2, ASW3, ASW4, …, ASWn-1, ASWn의 각 게이트 전극과, 스위치 제어 신호선 ASWL1, ASWL2 사이에는, 금속제의 전극 패턴 P1, P2, P3, P4, …, Pn-1, Pn(이하, 간단하게 「전극 패턴 P」라고 함)에 의해 접속된다.
각 전극 패턴 P는, 스위치 제어 신호선 ASWL의 모두에 각각 평면적으로 중첩되며 또한 실질적으로 동일한 형상으로 되도록 형성된다. 여기서는, n의 값이 2이 기 때문에, 각 스위치 AWS의 게이트 전극으로부터 연장된 각 전극 패턴 P는, 하나 걸러 동일한 스위치 제어 신호선 ASWL에 접속된다.
전극 패턴 P1, P2, P3, P4, …, Pn-1, Pn과 스위치 제어 신호선 ASWL1, 2는, 컨택트홀 C1, C2, C3, C4, …, Cn-1, Cn(이하, 간단하게 컨택트홀 C라고 함)에 의해 전기적으로 접속되어 있다. 전극 패턴 P와 스위치 제어 신호선 ASWL은, 도시하지 않은 절연층을 개재하여 적층되어 있고, 이 절연층에 형성되는 컨택트홀 C에 의해, 전극 패턴 P는 소정의 스위치 제어 신호선 ASWL과만 전기적인 도통을 얻는다.
상기 구성에 따르면, 모든 전극 패턴 P가 각 스위치 제어 신호선 ASWL1, ASWL2와 평면적으로 중첩되며 또한 실질적으로 동일 형상의 패턴으로 형성되어 있기 때문에, 전극 패턴 P의 면적이 거의 동일하게 되며, 각 스위치 ASW의 기생 용량도 거의 균일하게 된다.
계속해서, 비교예의 신호선 절환 회로의 전극 구성에 대하여 설명한다. 도 3에 도시한 바와 같이, 비교예의 신호선 절환 회로에서는, 스위치 제어 신호선 ASWL1, ASWL2로부터 좌우 한쌍의 스위치 ASW의 각 게이트 전극까지의 전극 패턴의 길이가 좌우에서 서로 다르기 때문에, 전극 패턴의 면적에도 차가 발생하고, 이 결과, 좌우의 스위치 ASW에서 기생 용량이 불균일하게 되어 있다. 또한, 도 3에서는, 도 1과 동등 부분에 대해서는 도 1과 동일 부호로 나타낸다.
이에 대하여, 본 실시 형태의 전극 구성에 따르면, 모든 ASW에서 기생 용량이 거의 균일하게 되기 때문에, 인접하는 화소에서의 데이터 신호의 충전 시간도 거의 동일하게 되어, 표시 열화가 해소되어 양호한 표시 특성을 얻을 수 있다.
또한, 본 실시 형태의 전극 구성에 따르면, 도 2에 도시한 바와 같이, 동일 형상의 전극 패턴이 연속하여 배치되게 되기 때문에, 길이의 차이를 발견하기 쉬워, 눈으로 패턴 이상을 용이하게 발견할 수 있다. 이에 의해, 패턴 이상의 조기 발견이 가능하게 되기 때문에, 공정 수율을 향상시킬 수 있다.
또한, 전극 패턴 P와 스위치 제어 신호선 ASWL의 전기적인 접속은, 컨택트홀을 형성하는 위치에 따라 적당하게 설정할 수 있으므로, 전극 패턴 P와 스위치 제어 신호선 ASWL의 접속을 바꾸는 경우에는, 컨택트홀 형성층만을 변경하면 되고, 메탈의 패턴을 변경할 필요가 없다. 이에 의해, 복수의 마스크를 변경할 필요가 없어, 설계 변경에 관한 코스트 증가를 적게 할 수 있다. 또한, 접속 형태가 상이한 다른 구동 방식으로의 변경에도 유연하게 대응할 수 있게 되어, 회로 설계의 자유도를 확대하는 것이 가능하게 된다.
본 실시 형태에서는, 신호선 구동용 IC(112)로부터 취출한 1개의 출력선 D를 한쌍의 스위치 ASW에서 분기하여 2개의 신호선에 접속하는 구성에 대하여 설명하였지만, 본 발명은 이에 한정되는 것은 아니다. 1개의 출력선 D를 n(n : 2 이상의 정수)개의 ASW에서 분기하여 n개의 신호선에 접속하는 구성으로 할 수 있다.
또한, 본 실시 형태에서는, 표시부(101)를 4개의 블록으로 분할하고, 각각의 블록마다 신호선 구동용 IC(112)와 신호선 절환 회로(113)를 배치한 예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들면, 표시부(101)의 분할수를 더 많게 해도 되고, 혹은 표시부(101)를 분할하지 않고 단일로 해도 된다.

Claims (2)

  1. 매트릭스 형상으로 배선된 복수의 신호선 및 복수의 주사선의 각 교차부에 화소가 배치된 표시부와,
    각 신호선에 데이터 신호를 출력하는 복수의 출력선과,
    각각의 출력선을 1수평 기간 내에 n(n : 2 이상의 정수)개의 신호선으로 절환하여 접속하기 위해 출력선과 신호선 사이에 배치된 복수의 스위치와,
    각 스위치의 제어 전극에 온·오프 제어용의 제어 신호를 공급하는 n개의 스위치 제어 신호선과,
    각 스위치의 제어 전극을 n개의 스위치 제어 신호선 중 어느 하나에 각각 접속하는 복수의 전극 패턴을 구비하고,
    각 전극 패턴의 형상이, 스위치 제어 신호선의 모두와 평면적으로 중첩되고 또한 동일한 형상인 것을 특징으로 하는 평면 표시 장치용 어레이 기판.
  2. 제1항에 있어서,
    상기 전극 패턴과 상기 스위치 제어 신호선은, 절연층을 개재하여 적층된 것이고, 양자는 절연층에 형성된 컨택트홀에 의해 전기적으로 접속되는 것을 특징으로 하는 평면 표시 장치용 어레이 기판.
KR1020057013043A 2003-05-30 2004-05-28 평면 표시 장치용 어레이 기판 KR100719994B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00155018 2003-05-30
JP2003155018 2003-05-30

Publications (2)

Publication Number Publication Date
KR20050099972A KR20050099972A (ko) 2005-10-17
KR100719994B1 true KR100719994B1 (ko) 2007-05-18

Family

ID=33487343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013043A KR100719994B1 (ko) 2003-05-30 2004-05-28 평면 표시 장치용 어레이 기판

Country Status (6)

Country Link
US (1) US7446759B2 (ko)
JP (1) JP4649333B2 (ko)
KR (1) KR100719994B1 (ko)
CN (1) CN100363827C (ko)
TW (1) TWI266920B (ko)
WO (1) WO2004107030A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537625B2 (en) 2011-03-10 2013-09-17 Freescale Semiconductor, Inc. Memory voltage regulator with leakage current voltage control
US9035629B2 (en) 2011-04-29 2015-05-19 Freescale Semiconductor, Inc. Voltage regulator with different inverting gain stages
KR20180079157A (ko) * 2016-12-29 2018-07-10 삼성전자주식회사 반도체 소자의 제조 방법
CN108205228A (zh) * 2018-01-03 2018-06-26 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN109866416B (zh) * 2019-03-12 2021-03-30 上海幂方电子科技有限公司 全数字化纳米增材制造***及其工作方法
CN110930938B (zh) * 2019-12-23 2021-02-02 厦门天马微电子有限公司 一种显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001356366A (ja) * 2000-06-12 2001-12-26 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
KR20020003810A (ko) * 2000-05-29 2002-01-15 니시무로 타이죠 액정 표시 장치 및 데이터 래치 회로

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163637B2 (ja) * 1991-03-19 2001-05-08 株式会社日立製作所 液晶表示装置の駆動方法
JP3476885B2 (ja) 1992-12-24 2003-12-10 株式会社東芝 表示装置
US5751384A (en) * 1995-05-23 1998-05-12 The Board Of Regents Of The University Of Colorado Color polarizers for polarizing an additive color spectrum along a first axis and it's compliment along a second axis
US6331060B1 (en) * 1998-10-08 2001-12-18 Sony Corporation Projection-type display device and method of adjustment thereof
JP3930992B2 (ja) * 1999-02-10 2007-06-13 株式会社日立製作所 液晶表示パネル用駆動回路及び液晶表示装置
JP2001109435A (ja) * 1999-10-05 2001-04-20 Toshiba Corp 表示装置
US20010028416A1 (en) * 2000-02-03 2001-10-11 Divelbiss Adam W. System and method for displaying 3D imagery using a dual projector 3D stereoscopic projection system
JP3823659B2 (ja) * 2000-02-04 2006-09-20 セイコーエプソン株式会社 プロジェクタ
JP4664466B2 (ja) * 2000-05-15 2011-04-06 東芝モバイルディスプレイ株式会社 表示装置
JP2002189439A (ja) * 2000-12-20 2002-07-05 Toshiba Corp データラッチ回路および液晶表示装置
JP2001337657A (ja) * 2000-05-29 2001-12-07 Toshiba Corp 液晶表示装置
JP2002018039A (ja) * 2000-06-30 2002-01-22 Sankyo Kk 遊技機
GB0117000D0 (en) * 2001-07-12 2001-09-05 Koninkl Philips Electronics Nv Display devices and driving method therefor
KR100777705B1 (ko) * 2001-09-07 2007-11-21 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
TW583632B (en) * 2003-01-27 2004-04-11 Toppoly Optoelectronics Corp Driving method and circuit of liquid crystal display panel
US7342566B2 (en) * 2003-03-04 2008-03-11 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and driving method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020003810A (ko) * 2000-05-29 2002-01-15 니시무로 타이죠 액정 표시 장치 및 데이터 래치 회로
JP2001356366A (ja) * 2000-06-12 2001-12-26 Sanyo Electric Co Ltd アクティブマトリクス型表示装置

Also Published As

Publication number Publication date
WO2004107030A1 (ja) 2004-12-09
CN1745334A (zh) 2006-03-08
JP4649333B2 (ja) 2011-03-09
US7446759B2 (en) 2008-11-04
TW200528793A (en) 2005-09-01
CN100363827C (zh) 2008-01-23
JPWO2004107030A1 (ja) 2006-07-20
TWI266920B (en) 2006-11-21
US20060114202A1 (en) 2006-06-01
KR20050099972A (ko) 2005-10-17

Similar Documents

Publication Publication Date Title
US6292237B1 (en) Active-matrix liquid-crystal display device and substrate therefor
US7088328B2 (en) Liquid crystal display device having a circuit for controlling polarity of video signal for each pixel
US6583777B2 (en) Active matrix type liquid crystal display device, and substrate for the same
CN107092151B (zh) 阵列基板、电子纸式显示面板及其驱动方法和显示装置
EP1882977B1 (en) Liquid crystal display
KR20080009889A (ko) 액정 표시 장치
US6897841B2 (en) Liquid crystal display device and electronic apparatus comprising it
KR20100053949A (ko) 액정 표시 장치
KR19990078310A (ko) 평면표시장치
JP4163611B2 (ja) 液晶表示装置
KR100719994B1 (ko) 평면 표시 장치용 어레이 기판
JP4538712B2 (ja) 表示装置
KR20020095203A (ko) 디스플레이 디바이스
CN110426900B (zh) 阵列基板、显示面板及显示装置
US8558828B2 (en) Electrooptic device, driving circuit, and electronic device
JP2001324963A (ja) 表示装置
KR20040050918A (ko) 액티브 매트릭스 디스플레이 디바이스
KR20110066749A (ko) 액정표시장치
CN112992087B (zh) 阵列基板及其驱动方法、显示模组、显示装置
JP3730220B2 (ja) 液晶表示装置
JP4617700B2 (ja) 表示装置および表示装置のレイアウト方法
KR101006441B1 (ko) 액정 표시판 조립체 및 액정 표시 장치
JPH1090718A (ja) 液晶表示装置
KR19980065843A (ko) 액정 표시 장치 및 구동 방법
JPH11311804A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 12