JP2001109435A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2001109435A JP2001109435A JP28441799A JP28441799A JP2001109435A JP 2001109435 A JP2001109435 A JP 2001109435A JP 28441799 A JP28441799 A JP 28441799A JP 28441799 A JP28441799 A JP 28441799A JP 2001109435 A JP2001109435 A JP 2001109435A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal line
- display device
- wiring
- scanning period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】コストの増大を招くことなく、画素の高精細化
を可能とし、且つ、表示不良の発生を防止することが可
能な表示装置を提供することを目的とする 【解決手段】ゲート線駆動回路を基板上に直接形成し、
信号線駆動回路１６０を基板上に直接形成した選択回路
１７０とＴＣＰ上に実装された信号線駆動用ＩＣ５１１
とで構成し、１水平走査期間内に、選択回路１７０のス
イッチＳＷ１が信号線Ｘ１及びＸ２の入力端子１Ａ及び
１Ｂと出力端子ＯＵＴ１とを順次接続し、各信号線に順
次駆動信号を出力する。
を可能とし、且つ、表示不良の発生を防止することが可
能な表示装置を提供することを目的とする 【解決手段】ゲート線駆動回路を基板上に直接形成し、
信号線駆動回路１６０を基板上に直接形成した選択回路
１７０とＴＣＰ上に実装された信号線駆動用ＩＣ５１１
とで構成し、１水平走査期間内に、選択回路１７０のス
イッチＳＷ１が信号線Ｘ１及びＸ２の入力端子１Ａ及び
１Ｂと出力端子ＯＵＴ１とを順次接続し、各信号線に順
次駆動信号を出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、表示装置に係
り、特に、外部回路との接続数が低減できる表示装置に
関する。
り、特に、外部回路との接続数が低減できる表示装置に
関する。
【０００２】
【従来の技術】表示装置、たとえばアモルファスシリコ
ンＴＦＴを用いた液晶表示装置の駆動回路としては、信
号線駆動用ＩＣ及びゲート線駆動用ＩＣをフレキシブル
な配線基板上に実装したテープ・キャリア・パッケージ
（ＴＣＰ）が用いられている。このＴＣＰは、マトリク
ス状に配置された画素を有するアレイ基板に設けられた
電極にそれぞれ接続され、画素を駆動する。
ンＴＦＴを用いた液晶表示装置の駆動回路としては、信
号線駆動用ＩＣ及びゲート線駆動用ＩＣをフレキシブル
な配線基板上に実装したテープ・キャリア・パッケージ
（ＴＣＰ）が用いられている。このＴＣＰは、マトリク
ス状に配置された画素を有するアレイ基板に設けられた
電極にそれぞれ接続され、画素を駆動する。
【０００３】一方、多結晶シリコンＴＦＴを用いた液晶
表示装置では、駆動回路としての信号線駆動用回路の一
部及びゲート線駆動用回路をアレイ基板上に一体的に形
成することができる。この場合、基板外部にも信号線駆
動回路の一部、例えばディジタル・アナログ変換回路
（ＤＡＣ）が設けられるが、アモルファスシリコンＴＦ
Ｔを用いた液晶表示装置と比較して、アレイ基板との接
続配線の数を大幅に減少できる。
表示装置では、駆動回路としての信号線駆動用回路の一
部及びゲート線駆動用回路をアレイ基板上に一体的に形
成することができる。この場合、基板外部にも信号線駆
動回路の一部、例えばディジタル・アナログ変換回路
（ＤＡＣ）が設けられるが、アモルファスシリコンＴＦ
Ｔを用いた液晶表示装置と比較して、アレイ基板との接
続配線の数を大幅に減少できる。
【０００４】
【発明が解決しようとする課題】アモルファスシリコン
ＴＦＴを用いた液晶表示装置では、アレイ基板上の信号
線にそれぞれＴＣＰから映像信号を入力するための接続
配線が必要であるが、画素の高精細化に伴って接続配線
数が多くなり、これらの接続配線間に十分なピッチを確
保することが困難である。
ＴＦＴを用いた液晶表示装置では、アレイ基板上の信号
線にそれぞれＴＣＰから映像信号を入力するための接続
配線が必要であるが、画素の高精細化に伴って接続配線
数が多くなり、これらの接続配線間に十分なピッチを確
保することが困難である。
【０００５】一方、多結晶シリコンＴＦＴを用いた液晶
表示装置では、基板上にゲート線駆動用回路の他に、さ
らに信号線駆動用回路を一体的に形成するが、基板の大
型化に伴い基板上に引き回される配線長が長くなり、信
号が劣化して表示不良を生じるおそれがある。
表示装置では、基板上にゲート線駆動用回路の他に、さ
らに信号線駆動用回路を一体的に形成するが、基板の大
型化に伴い基板上に引き回される配線長が長くなり、信
号が劣化して表示不良を生じるおそれがある。
【０００６】この発明は、上述した問題点に鑑みなされ
たものであって、その目的は、画素の高精細化を可能と
し、且つ、大表示画面であっても表示不良の発生を防止
することが可能な表示装置を提供することにある。
たものであって、その目的は、画素の高精細化を可能と
し、且つ、大表示画面であっても表示不良の発生を防止
することが可能な表示装置を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、請求項１に記載の表示装置は、基板上
に互いに直交して配列された複数のゲート線及び複数の
信号線と、ゲート線と信号線とのそれぞれの交差部に配
置された画素トランジスタと、各画素トランジスタに接
続された画素電極とを絶縁基板上に備えたアレイ基板
と、記信号線にアナログ映像信号を出力する信号線駆動
手段と、を備えた表示装置において、前記信号線駆動手
段は、入力されるディジタル信号をアナログ信号に変換
すると共に、前記信号線を所定数の信号線から成る複数
の信号線群に区分し、各前記信号線群毎に対応するアナ
ログ信号をシリアルに出力する駆動ＩＣと、前記アレイ
基板上に一体的に形成され、前記駆動ＩＣからのシリア
ルアナログ信号を各前記信号線群の対応する信号線に順
次振り分けてる選択手段と、を備えたことを特徴とする
表示装置にある。
達成するために、請求項１に記載の表示装置は、基板上
に互いに直交して配列された複数のゲート線及び複数の
信号線と、ゲート線と信号線とのそれぞれの交差部に配
置された画素トランジスタと、各画素トランジスタに接
続された画素電極とを絶縁基板上に備えたアレイ基板
と、記信号線にアナログ映像信号を出力する信号線駆動
手段と、を備えた表示装置において、前記信号線駆動手
段は、入力されるディジタル信号をアナログ信号に変換
すると共に、前記信号線を所定数の信号線から成る複数
の信号線群に区分し、各前記信号線群毎に対応するアナ
ログ信号をシリアルに出力する駆動ＩＣと、前記アレイ
基板上に一体的に形成され、前記駆動ＩＣからのシリア
ルアナログ信号を各前記信号線群の対応する信号線に順
次振り分けてる選択手段と、を備えたことを特徴とする
表示装置にある。
【０００８】
【発明の実施の形態】以下、この発明の表示装置、すな
わち多結晶シリコンＴＦＴを画素ＴＦＴとして用い有効
表示領域が対角１５インチサイズの光透過型液晶表示装
置の一実施の形態について図面を参照して説明する。
わち多結晶シリコンＴＦＴを画素ＴＦＴとして用い有効
表示領域が対角１５インチサイズの光透過型液晶表示装
置の一実施の形態について図面を参照して説明する。
【０００９】図１に示すように、この液晶表示装置１
は、アレイ基板１００と、このアレイ基板１００に対し
て所定の間隔をおいて対向配置された対向基板２００
と、これらアレイ基板１００と対向基板２００との間に
挟持され配向膜（図示せず）を介して配置される液晶層
３００とを備えている。アレイ基板１００と対向基板２
００とは、その周辺に配置されるシール材４００によっ
て貼り合わせられている。
は、アレイ基板１００と、このアレイ基板１００に対し
て所定の間隔をおいて対向配置された対向基板２００
と、これらアレイ基板１００と対向基板２００との間に
挟持され配向膜（図示せず）を介して配置される液晶層
３００とを備えている。アレイ基板１００と対向基板２
００とは、その周辺に配置されるシール材４００によっ
て貼り合わせられている。
【００１０】アレイ基板１００は、行方向に沿って延出
された複数のゲート線Ｙと、列方向に沿って延出された
複数の信号線Ｘと、ゲート線Ｙと信号線Ｘとの各交差部
に設けられたスイッチング素子としての画素薄膜トラン
ジスタすなわち画素ＴＦＴ１１０と、ゲート線Ｙと信号
線Ｘとによって囲まれた各画素に対応して設けられた画
素電極１２０と、を備えている。
された複数のゲート線Ｙと、列方向に沿って延出された
複数の信号線Ｘと、ゲート線Ｙと信号線Ｘとの各交差部
に設けられたスイッチング素子としての画素薄膜トラン
ジスタすなわち画素ＴＦＴ１１０と、ゲート線Ｙと信号
線Ｘとによって囲まれた各画素に対応して設けられた画
素電極１２０と、を備えている。
【００１１】画素ＴＦＴ１１０は、多結晶シリコン膜を
半導体層とする多結晶シリコンＴＦＴである。画素ＴＦ
Ｔ１１０のゲート電極は、ゲート線Ｙに接続されている
とともに、ソース電極は、信号線Ｘに接続されている。
また、画素ＴＦＴ１１０のドレイン電極は、画素電極１
２０及びこの画素電極１２０と並列に補助容量素子１３
０を構成する一方の電極に接続されている。
半導体層とする多結晶シリコンＴＦＴである。画素ＴＦ
Ｔ１１０のゲート電極は、ゲート線Ｙに接続されている
とともに、ソース電極は、信号線Ｘに接続されている。
また、画素ＴＦＴ１１０のドレイン電極は、画素電極１
２０及びこの画素電極１２０と並列に補助容量素子１３
０を構成する一方の電極に接続されている。
【００１２】ゲート線Ｙを駆動するための駆動信号を出
力するゲート線駆動手段として機能するゲート線駆動回
路１５０は、画素ＴＦＴ１１０と同一プロセスでアレイ
基板１００上に一体的に形成されている。
力するゲート線駆動手段として機能するゲート線駆動回
路１５０は、画素ＴＦＴ１１０と同一プロセスでアレイ
基板１００上に一体的に形成されている。
【００１３】信号線Ｘを駆動するための駆動信号を出力
する信号線駆動回路部１６０は、フレキシブル配線基板
上に信号線駆動用ＩＣ５１１が実装され、アレイ基板１
００と電気的に接続されるＴＣＰ５００−１、５００−
２…、５００−６と、アレイ基板１００上に画素ＴＦＴ
１１０と同一プロセスで形成された選択手段として機能
する選択回路１７０とによって構成される。
する信号線駆動回路部１６０は、フレキシブル配線基板
上に信号線駆動用ＩＣ５１１が実装され、アレイ基板１
００と電気的に接続されるＴＣＰ５００−１、５００−
２…、５００−６と、アレイ基板１００上に画素ＴＦＴ
１１０と同一プロセスで形成された選択手段として機能
する選択回路１７０とによって構成される。
【００１４】ＴＣＰ５００−１〜６は、アレイ基板１０
０の一辺に列設され、外部回路基板としてのＰＣＢ基板
６００に接続されている。このＰＣＢ基板６００には、
外部から入力される基準クロック信号及びディジタル方
式のデータ信号に基づいて、各種制御信号及び制御信号
に同期したデータ信号を出力する制御ＩＣ、電源回路な
どが実装されている。
０の一辺に列設され、外部回路基板としてのＰＣＢ基板
６００に接続されている。このＰＣＢ基板６００には、
外部から入力される基準クロック信号及びディジタル方
式のデータ信号に基づいて、各種制御信号及び制御信号
に同期したデータ信号を出力する制御ＩＣ、電源回路な
どが実装されている。
【００１５】ＴＣＰ５００−Ｎは、図２に示すように、
ＰＣＢ基板６００に形成された接続配線上の接続端子に
接続されるＰＣＢ側パッド５１３と、アレイ基板１００
に形成された接続配線上の接続端子に接続されるアレイ
側パッド５１５と、これらのパッド間を接続する各種配
線とを備えている。これらのＰＣＢ側パッド５１３及び
アレイ側パッド５１５は、異方性導電フィルム（ＡＣ
Ｆ）を介してそれぞれＰＣＢ基板６００及びアレイ基板
１００に電気的に接続されている。
ＰＣＢ基板６００に形成された接続配線上の接続端子に
接続されるＰＣＢ側パッド５１３と、アレイ基板１００
に形成された接続配線上の接続端子に接続されるアレイ
側パッド５１５と、これらのパッド間を接続する各種配
線とを備えている。これらのＰＣＢ側パッド５１３及び
アレイ側パッド５１５は、異方性導電フィルム（ＡＣ
Ｆ）を介してそれぞれＰＣＢ基板６００及びアレイ基板
１００に電気的に接続されている。
【００１６】信号線駆動回路部１６０の信号線駆動用Ｉ
Ｃ５１１は、ＰＣＢ基板６００からの入力信号に基づい
て、データ信号をアナログ方式の映像信号として出力す
る。
Ｃ５１１は、ＰＣＢ基板６００からの入力信号に基づい
て、データ信号をアナログ方式の映像信号として出力す
る。
【００１７】すなわち、図３に示すように、信号線駆動
用ＩＣ５１１は、シフトレジスタ５２１、データレジス
タ５２３、Ｄ／Ａコンバータ５２５などから構成されて
いる。シフトレジスタ５２１には、ＰＣＢ基板６００側
からクロック信号及び制御信号が入力される。データレ
ジスタ５２３には、ＰＣＢ基板６００側からデータ信号
が入力される。また、Ｄ／Ａコンバータ５２５には、Ｐ
ＣＢ基板６００側から基準信号が入力され、入力された
データ信号がアナログ映像信号に変換される。
用ＩＣ５１１は、シフトレジスタ５２１、データレジス
タ５２３、Ｄ／Ａコンバータ５２５などから構成されて
いる。シフトレジスタ５２１には、ＰＣＢ基板６００側
からクロック信号及び制御信号が入力される。データレ
ジスタ５２３には、ＰＣＢ基板６００側からデータ信号
が入力される。また、Ｄ／Ａコンバータ５２５には、Ｐ
ＣＢ基板６００側から基準信号が入力され、入力された
データ信号がアナログ映像信号に変換される。
【００１８】ＴＣＰ−Ｎの信号線駆動用ＩＣ５１１から
出力される各アナログ映像信号は、各水平走査期間毎に
２つの信号線に対応したアナログ映像信号を含み、これ
を時系列に出力し、これがアレイ基板１００上に形成さ
れた信号線駆動回路部１６０の選択回路１７０に入力さ
れる。
出力される各アナログ映像信号は、各水平走査期間毎に
２つの信号線に対応したアナログ映像信号を含み、これ
を時系列に出力し、これがアレイ基板１００上に形成さ
れた信号線駆動回路部１６０の選択回路１７０に入力さ
れる。
【００１９】選択回路１７０は、信号線駆動用ＩＣ５１
１からの配線に接続され、信号線駆動用ＩＣ５１１から
の各シリアルアナログ映像信号が出力される出力端子Ｏ
ＵＴ１、ＯＵＴ２…と、信号線Ｘ１、Ｘ２…の一端に設
けられた入力端子１Ａ及び１Ｂ、２Ａ及び２Ｂ…とを選
択的に接続するスイッチＳＷ１、ＳＷ２…を備えてお
り、これにより各水平走査期間で信号線駆動用ＩＣ５１
１からの２つの隣接する信号線に対応するシリアルな各
アナログ映像信号は、後述するように隣接する２つの信
号線に順次振り分けられる。
１からの配線に接続され、信号線駆動用ＩＣ５１１から
の各シリアルアナログ映像信号が出力される出力端子Ｏ
ＵＴ１、ＯＵＴ２…と、信号線Ｘ１、Ｘ２…の一端に設
けられた入力端子１Ａ及び１Ｂ、２Ａ及び２Ｂ…とを選
択的に接続するスイッチＳＷ１、ＳＷ２…を備えてお
り、これにより各水平走査期間で信号線駆動用ＩＣ５１
１からの２つの隣接する信号線に対応するシリアルな各
アナログ映像信号は、後述するように隣接する２つの信
号線に順次振り分けられる。
【００２０】この実施の形態では、出力端子ＯＵＴの数
は、信号線Ｘの数の半分であり、１出力端子から２本の
信号線に対して順次駆動信号を出力している。更に接続
数を低減するのであれば、出力端子ＯＵＴの数を信号線
Ｘの数の１／４等にもすることは可能である。
は、信号線Ｘの数の半分であり、１出力端子から２本の
信号線に対して順次駆動信号を出力している。更に接続
数を低減するのであれば、出力端子ＯＵＴの数を信号線
Ｘの数の１／４等にもすることは可能である。
【００２１】そして、例えば、スイッチＳＷ１は、スイ
ッチ信号に基づいて、１水平走査期間内に、出力端子Ｏ
ＵＴ１と、信号線Ｘ１及びＸ２の入力端子１Ａ及び１Ｂ
とをそれぞれ所定のタイミングで順次接続する。スイッ
チＳＷ１は、スイッチ信号がＯＮのタイミングで出力端
子ＯＵＴ１と入力端子１Ａとを接続し、スイッチ信号が
ＯＦＦのタイミングで出力端子ＯＵＴ１と入力端子１Ｂ
とを接続する。
ッチ信号に基づいて、１水平走査期間内に、出力端子Ｏ
ＵＴ１と、信号線Ｘ１及びＸ２の入力端子１Ａ及び１Ｂ
とをそれぞれ所定のタイミングで順次接続する。スイッ
チＳＷ１は、スイッチ信号がＯＮのタイミングで出力端
子ＯＵＴ１と入力端子１Ａとを接続し、スイッチ信号が
ＯＦＦのタイミングで出力端子ＯＵＴ１と入力端子１Ｂ
とを接続する。
【００２２】スイッチＳＷ２も同様に、１水平走査期間
内に、出力端子ＯＵＴ２と、信号線Ｘ３及びＸ４の入力
端子２Ａ及び２Ｂとをそれぞれ所定のタイミングで接続
する。スイッチＳＷ２は、スイッチ信号がＯＮのタイミ
ングで出力端子ＯＵＴ２と入力端子２Ｂとを接続し、ス
イッチ信号がＯＦＦのタイミングで出力端子ＯＵＴ２と
入力端子２Ｂとを接続する。
内に、出力端子ＯＵＴ２と、信号線Ｘ３及びＸ４の入力
端子２Ａ及び２Ｂとをそれぞれ所定のタイミングで接続
する。スイッチＳＷ２は、スイッチ信号がＯＮのタイミ
ングで出力端子ＯＵＴ２と入力端子２Ｂとを接続し、ス
イッチ信号がＯＦＦのタイミングで出力端子ＯＵＴ２と
入力端子２Ｂとを接続する。
【００２３】このように、ゲート線駆動回路を基板上に
一体的に形成し、信号線駆動回路を基板上に一体的に形
成した選択回路とＴＣＰ上に実装された信号線駆動用Ｉ
Ｃとで構成し、１水平走査期間内に、選択回路のスイッ
チが複数の信号線に順次駆動信号を出力することによ
り、画素を高精細化してもアレイ基板上に形成される接
続配線の数を信号線の本数分に対応して形成する必要が
なくなり、接続配線間のピッチを十分に確保できる。
一体的に形成し、信号線駆動回路を基板上に一体的に形
成した選択回路とＴＣＰ上に実装された信号線駆動用Ｉ
Ｃとで構成し、１水平走査期間内に、選択回路のスイッ
チが複数の信号線に順次駆動信号を出力することによ
り、画素を高精細化してもアレイ基板上に形成される接
続配線の数を信号線の本数分に対応して形成する必要が
なくなり、接続配線間のピッチを十分に確保できる。
【００２４】また、ゲート線駆動回路及び信号線駆動回
路をすべて基板上に形成する場合と比較して、配線長が
長くなることを防止することができ、データ信号、ある
いは映像信号の劣化を防止できるとともに、製造コスト
の増大を防止できる。
路をすべて基板上に形成する場合と比較して、配線長が
長くなることを防止することができ、データ信号、ある
いは映像信号の劣化を防止できるとともに、製造コスト
の増大を防止できる。
【００２５】次に、各信号線Ｘの駆動方法、すなわち各
信号線から各画素へのアナログ映像信号の書き込み方法
の一例について説明する。
信号線から各画素へのアナログ映像信号の書き込み方法
の一例について説明する。
【００２６】ここで、たとえば１水平走査期間の前半に
入力端子１Ａ、後半に入力端子１Ｂにそれぞれ接続され
た信号線Ｘ１及びＸ２に映像信号の書き込みを行う場合
について説明する。
入力端子１Ａ、後半に入力端子１Ｂにそれぞれ接続され
た信号線Ｘ１及びＸ２に映像信号の書き込みを行う場合
について説明する。
【００２７】まず、１水平走査期間の前半に、スイッチ
ＳＷ１が入力端子１Ａに接続され、信号線Ｘ１にアナロ
グ映像信号が書き込まれる。信号線Ｘ１にアナログ映像
信号が保持されている状態で、１水平周期の後半に、ス
イッチＳＷ１が入力端子１Ｂに接続され、信号線Ｘ２に
アナログ映像信号が書き込まれる。
ＳＷ１が入力端子１Ａに接続され、信号線Ｘ１にアナロ
グ映像信号が書き込まれる。信号線Ｘ１にアナログ映像
信号が保持されている状態で、１水平周期の後半に、ス
イッチＳＷ１が入力端子１Ｂに接続され、信号線Ｘ２に
アナログ映像信号が書き込まれる。
【００２８】この際、信号線Ｘ１は、信号線Ｘ２の電位
変化に伴い、信号線同士の結合容量によって、電位の変
化が生じてしまう。その結果、信号線Ｘ１では、本来、
書き込まれるべきアナログ映像信号に基づく電位と異な
る電位に変動し、表示上、問題が生じる恐れがある。
変化に伴い、信号線同士の結合容量によって、電位の変
化が生じてしまう。その結果、信号線Ｘ１では、本来、
書き込まれるべきアナログ映像信号に基づく電位と異な
る電位に変動し、表示上、問題が生じる恐れがある。
【００２９】たとえば、１垂直走査期間毎に信号線に書
き込まれる映像信号の極性すなわち正負を切り替え、ま
た隣接する信号線に正負が反転する映像信号が書き込ま
れるＶライン反転駆動の場合、一様画面を表示させる、
たとえば電圧を印加して黒表示をする場合、コモン電位
を５Ｖとすれば、正側は９Ｖ、負側は１Ｖの電圧を印加
することとなる。
き込まれる映像信号の極性すなわち正負を切り替え、ま
た隣接する信号線に正負が反転する映像信号が書き込ま
れるＶライン反転駆動の場合、一様画面を表示させる、
たとえば電圧を印加して黒表示をする場合、コモン電位
を５Ｖとすれば、正側は９Ｖ、負側は１Ｖの電圧を印加
することとなる。
【００３０】先の問題が生じた場合、信号線Ｘ１が９Ｖ
の電位を書き込まれた後、隣接する信号線Ｘ２に１Ｖを
書き込むが、信号線Ｘ１の電位が信号線Ｘ２の電位変動
により９Ｖの電位が５Ｖに近づく方向に変化することに
なる。すなわち、黒のレベルが変化し、変動が大きい場
合には、縦に階調の異なる縞が見えてしまうことにつな
がり、表示装置としての機能に重大な支障が生じる。
の電位を書き込まれた後、隣接する信号線Ｘ２に１Ｖを
書き込むが、信号線Ｘ１の電位が信号線Ｘ２の電位変動
により９Ｖの電位が５Ｖに近づく方向に変化することに
なる。すなわち、黒のレベルが変化し、変動が大きい場
合には、縦に階調の異なる縞が見えてしまうことにつな
がり、表示装置としての機能に重大な支障が生じる。
【００３１】そこで、この実施の形態では、信号線への
書き込み順序を所定の垂直走査期間及び水平走査期間の
少なくとも一方毎に変えることにより、電位変動を生じ
た画素を時間的あるいは空間的に分散し、これによっ
て、表示画面の階調変動を視認しづらくする。
書き込み順序を所定の垂直走査期間及び水平走査期間の
少なくとも一方毎に変えることにより、電位変動を生じ
た画素を時間的あるいは空間的に分散し、これによっ
て、表示画面の階調変動を視認しづらくする。
【００３２】すなわち、図４に示すように、ｎフレーム
において、スイッチＳＷ１には、１水平走査期間の前半
でＯＮとなり、後半でＯＦＦとなるスイッチ信号が入力
される。これにより、出力端子ＯＵＴ１は、１水平走査
期間の前半に入力端子１Ａに接続され、後半に入力端子
１Ｂに接続される。また、スイッチＳＷ２には、１水平
走査期間の前半でＯＦＦとなり、後半でＯＮとなるスイ
ッチ信号が入力される。これにより、出力端子ＯＵＴ２
は、１水平走査期間の前半に入力端子２Ｂに接続され、
後半に入力端子２Ａに接続される。
において、スイッチＳＷ１には、１水平走査期間の前半
でＯＮとなり、後半でＯＦＦとなるスイッチ信号が入力
される。これにより、出力端子ＯＵＴ１は、１水平走査
期間の前半に入力端子１Ａに接続され、後半に入力端子
１Ｂに接続される。また、スイッチＳＷ２には、１水平
走査期間の前半でＯＦＦとなり、後半でＯＮとなるスイ
ッチ信号が入力される。これにより、出力端子ＯＵＴ２
は、１水平走査期間の前半に入力端子２Ｂに接続され、
後半に入力端子２Ａに接続される。
【００３３】出力端子ＯＵＴ１から出力される出力信号
は、１水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子１Ａを介して信号線Ｘ１に正の
映像信号を書き込み、後半には、接続された入力端子１
Ｂを介して信号線Ｘ２に負の映像信号を書き込む。
は、１水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子１Ａを介して信号線Ｘ１に正の
映像信号を書き込み、後半には、接続された入力端子１
Ｂを介して信号線Ｘ２に負の映像信号を書き込む。
【００３４】出力端子ＯＵＴ２から出力される出力信号
は、１水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子２Ｂを介して信号線Ｘ４に負の
映像信号を書き込み、後半には、接続された入力端子２
Ａを介して信号線Ｘ３に正の映像信号を書き込む。
は、１水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子２Ｂを介して信号線Ｘ４に負の
映像信号を書き込み、後半には、接続された入力端子２
Ａを介して信号線Ｘ３に正の映像信号を書き込む。
【００３５】これにより、画素１には、１水平走査期間
の前半から正の映像信号が書き込まれ、画素２には、後
半から負の映像信号が書き込まれることになる。また、
画素３には、１水平走査期間の後半から正の映像信号が
書き込まれ、画素４には、前半から負の映像信号が書き
込まれることになる。
の前半から正の映像信号が書き込まれ、画素２には、後
半から負の映像信号が書き込まれることになる。また、
画素３には、１水平走査期間の後半から正の映像信号が
書き込まれ、画素４には、前半から負の映像信号が書き
込まれることになる。
【００３６】このとき、隣接する画素の書き込み電位の
影響により、１水平走査期間の前半に書き込まれた電位
が変動する。すなわち、画素１では、画素２に電位が書
き込まれた影響により、書き込み時の９Ｖからわずかに
低下し、また、画素４では、画素３に電位が書き込まれ
た影響により、書き込み時の１Ｖからわずかに上昇す
る。
影響により、１水平走査期間の前半に書き込まれた電位
が変動する。すなわち、画素１では、画素２に電位が書
き込まれた影響により、書き込み時の９Ｖからわずかに
低下し、また、画素４では、画素３に電位が書き込まれ
た影響により、書き込み時の１Ｖからわずかに上昇す
る。
【００３７】続いて、図５に示すように、（ｎ＋１）フ
レームにおいて、スイッチＳＷ１には、１水平走査期間
の前半でＯＦＦとなり、後半でＯＮとなるスイッチ信号
が入力される。これにより、出力端子ＯＵＴ１は、１水
平走査期間の前半に入力端子１Ｂに接続され、後半に入
力端子１Ａに接続される。また、スイッチＳＷ２には、
１水平走査期間の前半でＯＮとなり、後半でＯＦＦとな
るスイッチ信号が入力される。これにより、出力端子Ｏ
ＵＴ２は、１水平走査期間の前半に入力端子２Ａに接続
され、後半に入力端子２Ｂに接続される。
レームにおいて、スイッチＳＷ１には、１水平走査期間
の前半でＯＦＦとなり、後半でＯＮとなるスイッチ信号
が入力される。これにより、出力端子ＯＵＴ１は、１水
平走査期間の前半に入力端子１Ｂに接続され、後半に入
力端子１Ａに接続される。また、スイッチＳＷ２には、
１水平走査期間の前半でＯＮとなり、後半でＯＦＦとな
るスイッチ信号が入力される。これにより、出力端子Ｏ
ＵＴ２は、１水平走査期間の前半に入力端子２Ａに接続
され、後半に入力端子２Ｂに接続される。
【００３８】出力端子ＯＵＴ１から出力される出力信号
は、１水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子１Ｂを介して信号線Ｘ２に正の
映像信号を書き込み、後半には、接続された入力端子１
Ａを介して信号線Ｘ１に負の映像信号を書き込む。
は、１水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子１Ｂを介して信号線Ｘ２に正の
映像信号を書き込み、後半には、接続された入力端子１
Ａを介して信号線Ｘ１に負の映像信号を書き込む。
【００３９】出力端子ＯＵＴ２から出力される出力信号
は、１水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子２Ａを介して信号線Ｘ３に負の
映像信号を書き込み、後半には、接続された入力端子２
Ｂを介して信号線Ｘ４に正の映像信号を書き込む。
は、１水平走査期間の前半及び後半で反転し、前半に
は、接続された入力端子２Ａを介して信号線Ｘ３に負の
映像信号を書き込み、後半には、接続された入力端子２
Ｂを介して信号線Ｘ４に正の映像信号を書き込む。
【００４０】これにより、画素１には、１水平走査期間
の後半から負の映像信号が書き込まれ、画素２には、前
半から正の映像信号が書き込まれることになる。また、
画素３には、１水平走査期間の前半から負の映像信号が
書き込まれ、画素４には、後半から正の映像信号が書き
込まれることになる。
の後半から負の映像信号が書き込まれ、画素２には、前
半から正の映像信号が書き込まれることになる。また、
画素３には、１水平走査期間の前半から負の映像信号が
書き込まれ、画素４には、後半から正の映像信号が書き
込まれることになる。
【００４１】このとき、画素２では、画素１に電位が書
き込まれた影響により、書き込み時の９Ｖからわずかに
低下し、また、画素３では、画素４に電位が書き込まれ
た影響により、書き込み時の１Ｖからわずかに上昇す
る。
き込まれた影響により、書き込み時の９Ｖからわずかに
低下し、また、画素３では、画素４に電位が書き込まれ
た影響により、書き込み時の１Ｖからわずかに上昇す
る。
【００４２】このように、ｎフレームにおいて、画素１
及び画素４の電位がそれぞれコモン電位に近い方向にず
れ、画素２及び画素３と比較して、黒レベルが薄くな
る。また、（ｎ＋１）フレームにおいて、画素２及び画
素３の電位がそれぞれコモン電位に近い方向にずれ、画
素１及び画素４と比較して、黒レベルが薄くなる。
及び画素４の電位がそれぞれコモン電位に近い方向にず
れ、画素２及び画素３と比較して、黒レベルが薄くな
る。また、（ｎ＋１）フレームにおいて、画素２及び画
素３の電位がそれぞれコモン電位に近い方向にずれ、画
素１及び画素４と比較して、黒レベルが薄くなる。
【００４３】表示画面上の他の部分についても同様に動
作するため、この場合、信号線Ｘ１に接続された画素列
及び信号線Ｘ２に接続された画素列、あるいは、信号線
Ｘ３に接続された画素列及び信号線Ｘ４に接続された画
素列の黒レベルが交互に薄くなる。この結果、表示画面
全体として、表示が薄くなる部分が平均化されることに
なり、電位変動の影響による表示の変動を視認しづらく
することが可能となる。
作するため、この場合、信号線Ｘ１に接続された画素列
及び信号線Ｘ２に接続された画素列、あるいは、信号線
Ｘ３に接続された画素列及び信号線Ｘ４に接続された画
素列の黒レベルが交互に薄くなる。この結果、表示画面
全体として、表示が薄くなる部分が平均化されることに
なり、電位変動の影響による表示の変動を視認しづらく
することが可能となる。
【００４４】したがって、信号線駆動用ＩＣの出力端子
数が信号線の本数より少ないため、信号線駆動用ＩＣの
個数を低減することが可能となり、コストを低減できる
とともに、信号線駆動用ＩＣの個数を低減しても、画面
の表示品位を低下させることなく表示させることが可能
となる。
数が信号線の本数より少ないため、信号線駆動用ＩＣの
個数を低減することが可能となり、コストを低減できる
とともに、信号線駆動用ＩＣの個数を低減しても、画面
の表示品位を低下させることなく表示させることが可能
となる。
【００４５】上述した実施の形態では、信号線の選択周
期を１垂直走査期間毎としたが、１水平走査期間毎でも
同様の作用が生じ、電位が変動する画素を市松状に分散
することができる。また、１水平走査期間毎且つ１垂直
走査期間毎に信号線の選択周期を変更しても良い。この
場合、市松状の配列が垂直走査期間毎に入れ替わること
になり、一層電位変動を生じた画素を平均化できる。
期を１垂直走査期間毎としたが、１水平走査期間毎でも
同様の作用が生じ、電位が変動する画素を市松状に分散
することができる。また、１水平走査期間毎且つ１垂直
走査期間毎に信号線の選択周期を変更しても良い。この
場合、市松状の配列が垂直走査期間毎に入れ替わること
になり、一層電位変動を生じた画素を平均化できる。
【００４６】同様に、信号線の選択周期を１水平走査期
間や１垂直走査期間に限らず、複数周期で実行しても良
い。例えば、信号線の選択周期を１水平走査期間毎且つ
２垂直走査期間毎に変更しても良い。すなわち、上述し
た実施の形態では、ある画素に注目した場合、電位変動
が特定の極性の映像信号を書き込む際に生じるという偏
りがあったが、この場合には、極性に関しても順に入れ
替わるため、偏りの発生を抑制できる。
間や１垂直走査期間に限らず、複数周期で実行しても良
い。例えば、信号線の選択周期を１水平走査期間毎且つ
２垂直走査期間毎に変更しても良い。すなわち、上述し
た実施の形態では、ある画素に注目した場合、電位変動
が特定の極性の映像信号を書き込む際に生じるという偏
りがあったが、この場合には、極性に関しても順に入れ
替わるため、偏りの発生を抑制できる。
【００４７】上述した実施の形態では、図１に示したＴ
ＣＰ５００−１〜６は、すべて同一であり、図２に示し
たように構成されている。すなわち、各ＴＣＰ５００−
ＮのＰＣＢパッド５１３及びアレイパッド５１５に対応
したＰＣＢ基板６００上及びアレイ基板１００上の接続
配線数及び接続配線間のピッチは、それぞれ同一であ
る。
ＣＰ５００−１〜６は、すべて同一であり、図２に示し
たように構成されている。すなわち、各ＴＣＰ５００−
ＮのＰＣＢパッド５１３及びアレイパッド５１５に対応
したＰＣＢ基板６００上及びアレイ基板１００上の接続
配線数及び接続配線間のピッチは、それぞれ同一であ
る。
【００４８】このＴＣＰ５００−Ｎは、信号線駆動用Ｉ
Ｃ５１１にＰＣＢ基板６００からの入力信号に対応して
設けられた入力信号用配線群５３１、信号線駆動用ＩＣ
５１１からの出力信号に対応して設けられた出力信号用
配線群５３３、液晶表示装置用の電源配線、選択回路１
７０のスイッチＳＷ用の電源配線及びスイッチ信号（制
御信号）用配線などの各種配線群５３５および５３７を
備えている。
Ｃ５１１にＰＣＢ基板６００からの入力信号に対応して
設けられた入力信号用配線群５３１、信号線駆動用ＩＣ
５１１からの出力信号に対応して設けられた出力信号用
配線群５３３、液晶表示装置用の電源配線、選択回路１
７０のスイッチＳＷ用の電源配線及びスイッチ信号（制
御信号）用配線などの各種配線群５３５および５３７を
備えている。
【００４９】図２に示すように、信号線駆動用ＩＣ５１
１への入力信号用配線群５３１及び出力信号用配線群５
３３は、略等しい本数に分配された各種配線群５３５と
５３７との間に配置されている。
１への入力信号用配線群５３１及び出力信号用配線群５
３３は、略等しい本数に分配された各種配線群５３５と
５３７との間に配置されている。
【００５０】アレイ基板１００の両端に配置されたＴＣ
Ｐ５００−１及び５００−６は、アレイ基板１００の両
端に設けられたゲート線駆動回路１５０に対応して、各
種配線群５３５及び５３７に、ゲート線駆動回路１５０
用の電源配線及び制御信号用配線を備えている。もちろ
ん、ゲート線駆動回路１５０がアレイ基板の一端のみに
設けられた場合には、これに対応して一方のＴＣＰ５０
０−１または５００−６のみに、ゲート線駆動回路１５
０用の電源配線及び制御信号用配線を備えればよい。
Ｐ５００−１及び５００−６は、アレイ基板１００の両
端に設けられたゲート線駆動回路１５０に対応して、各
種配線群５３５及び５３７に、ゲート線駆動回路１５０
用の電源配線及び制御信号用配線を備えている。もちろ
ん、ゲート線駆動回路１５０がアレイ基板の一端のみに
設けられた場合には、これに対応して一方のＴＣＰ５０
０−１または５００−６のみに、ゲート線駆動回路１５
０用の電源配線及び制御信号用配線を備えればよい。
【００５１】このように、ＴＣＰ上にゲート線駆動回路
用の電源配線及び制御信号用配線や、選択回路のスイッ
チ用の電源配線及びスイッチ信号用配線、液晶表示装置
用の電源配線などを、信号線駆動用ＩＣの入出力信号用
配線とともに形成することにより、別途の配線部材を用
意する必要がなくなり、コストを低減することが可能と
なる。
用の電源配線及び制御信号用配線や、選択回路のスイッ
チ用の電源配線及びスイッチ信号用配線、液晶表示装置
用の電源配線などを、信号線駆動用ＩＣの入出力信号用
配線とともに形成することにより、別途の配線部材を用
意する必要がなくなり、コストを低減することが可能と
なる。
【００５２】なお、上述した実施の形態では、ＴＣＰ５
００−１〜６をすべて同一としたが、ＴＣＰ５００−１
及び５００−６と、ＴＣＰ５００−２〜５００−５とを
異なる構成としてもよい。すなわち、ＴＣＰ５００−２
〜５００−５のアレイパッド５１５に対応したアレイ基
板１００上の接続配線数は、ＴＣＰ５００−１及び５０
０−６に比べて少ない。このため、ＴＣＰ５００−２〜
５００−５は、接続配線間のピッチをより拡大できる。
００−１〜６をすべて同一としたが、ＴＣＰ５００−１
及び５００−６と、ＴＣＰ５００−２〜５００−５とを
異なる構成としてもよい。すなわち、ＴＣＰ５００−２
〜５００−５のアレイパッド５１５に対応したアレイ基
板１００上の接続配線数は、ＴＣＰ５００−１及び５０
０−６に比べて少ない。このため、ＴＣＰ５００−２〜
５００−５は、接続配線間のピッチをより拡大できる。
【００５３】より具体的には、ＴＣＰ５００−１及び５
００−６は、図２に示すような構造であって、信号線駆
動用ＩＣ５１１にＰＣＢ基板６００からの入力信号に対
応して設けられた入力信号用配線群５３１、信号線駆動
用ＩＣ５１１からの出力信号に対応して設けられた出力
信号用配線群５３３、液晶表示装置用の電源配線、選択
回路１７０のスイッチＳＷ用の電源配線及びスイッチ信
号（制御信号）用配線、ゲート線駆動回路１５０用の電
源配線及び制御信号用配線などの各種配線群５３５およ
び５３７を備えている。
００−６は、図２に示すような構造であって、信号線駆
動用ＩＣ５１１にＰＣＢ基板６００からの入力信号に対
応して設けられた入力信号用配線群５３１、信号線駆動
用ＩＣ５１１からの出力信号に対応して設けられた出力
信号用配線群５３３、液晶表示装置用の電源配線、選択
回路１７０のスイッチＳＷ用の電源配線及びスイッチ信
号（制御信号）用配線、ゲート線駆動回路１５０用の電
源配線及び制御信号用配線などの各種配線群５３５およ
び５３７を備えている。
【００５４】図２に示すように、信号線駆動用ＩＣ５１
１への入力信号用配線群５３１及び出力信号用配線群５
３３は、略等しい本数に分配された各種配線群５３５と
５３７との間に配置されている。
１への入力信号用配線群５３１及び出力信号用配線群５
３３は、略等しい本数に分配された各種配線群５３５と
５３７との間に配置されている。
【００５５】ＴＣＰ５００−２〜５００−５は、図６に
示すような構造であって、信号線駆動用ＩＣ５１１にＰ
ＣＢ基板６００からの入力信号に対応して設けられた入
力信号用配線群５３１、信号線駆動用ＩＣ５１１からの
出力信号に対応して設けられた出力信号用配線群５３
３、液晶表示装置用の電源配線、選択回路１７０のスイ
ッチＳＷ用の電源配線及びスイッチ信号（制御信号）用
配線などの各種配線群５４１および５４３を備えてい
る。
示すような構造であって、信号線駆動用ＩＣ５１１にＰ
ＣＢ基板６００からの入力信号に対応して設けられた入
力信号用配線群５３１、信号線駆動用ＩＣ５１１からの
出力信号に対応して設けられた出力信号用配線群５３
３、液晶表示装置用の電源配線、選択回路１７０のスイ
ッチＳＷ用の電源配線及びスイッチ信号（制御信号）用
配線などの各種配線群５４１および５４３を備えてい
る。
【００５６】図６に示すように、信号線駆動用ＩＣ５１
１への入力信号用配線群５３１及び出力信号用配線群５
３３は、略等しい本数に分配された各種配線群５４１と
５４３との間に配置されている。
１への入力信号用配線群５３１及び出力信号用配線群５
３３は、略等しい本数に分配された各種配線群５４１と
５４３との間に配置されている。
【００５７】図２に示したＴＣＰにおける各種配線群５
３５及び５３７の本数は、２０〜４０本程度であるのに
対して、図６に示したＴＣＰにおける各種配線群５４１
及び５４３の本数は、５〜２０本程度である。
３５及び５３７の本数は、２０〜４０本程度であるのに
対して、図６に示したＴＣＰにおける各種配線群５４１
及び５４３の本数は、５〜２０本程度である。
【００５８】図７に示すように、アレイ基板１００の一
端側に、ＴＣＰ５００−１が接続される。アレイ基板１
００は、その一辺に沿って、ＴＣＰ５００−１のアレイ
パッド５１５が接続される接続パッド群ＰＤを備えてい
る。これらの接続パッド群ＰＤの中央部には、信号線駆
動用ＩＣ５１１からの出力信号、スイッチ信号、スイッ
チの電源を選択回路１７０に入力するためのパッドが設
けられている。
端側に、ＴＣＰ５００−１が接続される。アレイ基板１
００は、その一辺に沿って、ＴＣＰ５００−１のアレイ
パッド５１５が接続される接続パッド群ＰＤを備えてい
る。これらの接続パッド群ＰＤの中央部には、信号線駆
動用ＩＣ５１１からの出力信号、スイッチ信号、スイッ
チの電源を選択回路１７０に入力するためのパッドが設
けられている。
【００５９】接続パッド群ＰＤの一端側には、主にゲー
ト線駆動回路１５０に電源及び制御信号を入力するため
のパッドが設けられている。これらのパッドから供給さ
れる制御信号としては、例えば、ゲート線駆動回路１５
０がシフトレジスタで構成されている場合、クロック信
号やスタート信号、リセット信号などである。また、こ
れらのパッドからは、必要に応じて液晶表示装置の電源
が供給されても良い。
ト線駆動回路１５０に電源及び制御信号を入力するため
のパッドが設けられている。これらのパッドから供給さ
れる制御信号としては、例えば、ゲート線駆動回路１５
０がシフトレジスタで構成されている場合、クロック信
号やスタート信号、リセット信号などである。また、こ
れらのパッドからは、必要に応じて液晶表示装置の電源
が供給されても良い。
【００６０】図８に示すように、アレイ基板１００の一
辺に沿った中央部には、ＴＣＰ５００−２〜５００−５
が接続される。アレイ基板１００は、その一辺に沿っ
て、ＴＣＰ５００−２〜５００−５のアレイパッド５１
５が接続される接続パッド群ＰＤを備えている。これら
の接続パッド群ＰＤには、信号線駆動用ＩＣ５１１から
の出力信号、スイッチ信号、スイッチの電源を選択回路
１７０に入力するためのパッドが設けられている。
辺に沿った中央部には、ＴＣＰ５００−２〜５００−５
が接続される。アレイ基板１００は、その一辺に沿っ
て、ＴＣＰ５００−２〜５００−５のアレイパッド５１
５が接続される接続パッド群ＰＤを備えている。これら
の接続パッド群ＰＤには、信号線駆動用ＩＣ５１１から
の出力信号、スイッチ信号、スイッチの電源を選択回路
１７０に入力するためのパッドが設けられている。
【００６１】図９に示すように、アレイ基板１００の他
端側に、ＴＣＰ５００−６が接続される。アレイ基板１
００は、その一辺に沿って、ＴＣＰ５００−６のアレイ
パッド５１５が接続される接続パッド群ＰＤを備えてい
る。これらの接続パッド群ＰＤの中央部には、信号線駆
動用ＩＣ５１１からの出力信号、スイッチ信号、スイッ
チの電源を選択回路１７０に入力するためのパッドが設
けられている。
端側に、ＴＣＰ５００−６が接続される。アレイ基板１
００は、その一辺に沿って、ＴＣＰ５００−６のアレイ
パッド５１５が接続される接続パッド群ＰＤを備えてい
る。これらの接続パッド群ＰＤの中央部には、信号線駆
動用ＩＣ５１１からの出力信号、スイッチ信号、スイッ
チの電源を選択回路１７０に入力するためのパッドが設
けられている。
【００６２】接続パッド群ＰＤの他端側には、主にゲー
ト線駆動回路１５０に電源及び制御信号を入力するため
のパッドが設けられている。また、これらのパッドから
は、必要に応じて液晶表示装置の電源が供給されても良
い。
ト線駆動回路１５０に電源及び制御信号を入力するため
のパッドが設けられている。また、これらのパッドから
は、必要に応じて液晶表示装置の電源が供給されても良
い。
【００６３】以上の構成により、ＴＣＰ５００−２〜５
００−５は、信号線駆動ＩＣからの出力信号が入力され
る配線の他、選択回路１７０のスイッチＳＷ用の電源及
びスイッチ信号を入力するための配線のみで良く、ＴＣ
Ｐ５００−１及び５００−６と比べて接続すべき配線の
数を削減することができる。このため、各配線の一端に
設けられたパッドのピッチを拡大することができる。こ
れにより、信頼性を損なうことなく、高精細化を図るこ
とが可能である。
００−５は、信号線駆動ＩＣからの出力信号が入力され
る配線の他、選択回路１７０のスイッチＳＷ用の電源及
びスイッチ信号を入力するための配線のみで良く、ＴＣ
Ｐ５００−１及び５００−６と比べて接続すべき配線の
数を削減することができる。このため、各配線の一端に
設けられたパッドのピッチを拡大することができる。こ
れにより、信頼性を損なうことなく、高精細化を図るこ
とが可能である。
【００６４】上述した実施形態に代えて、信号線駆動Ｉ
Ｃをアレイ基板上にＡＣＦ等を介してフェースダウン・
ボンディング等により実装する、例えばＣＯＧ実装して
も構わない。
Ｃをアレイ基板上にＡＣＦ等を介してフェースダウン・
ボンディング等により実装する、例えばＣＯＧ実装して
も構わない。
【００６５】
【発明の効果】以上説明したように、この発明によれ
ば、コストの増大を招くことなく、画素の高精細化を可
能とし、且つ、表示不良の発生を防止することが可能な
表示装置を提供することができる。
ば、コストの増大を招くことなく、画素の高精細化を可
能とし、且つ、表示不良の発生を防止することが可能な
表示装置を提供することができる。
【図１】図１は、この発明の表示装置の一実施の形態に
係る液晶表示装置の構成を概略的に示す図である。
係る液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置の一辺に設
けられるＴＣＰの構成を概略的に示す図である。
けられるＴＣＰの構成を概略的に示す図である。
【図３】図３は、図１に示した液晶表示装置の信号線駆
動回路の構成を概略的に示す図である。
動回路の構成を概略的に示す図である。
【図４】図４は、図１に示した液晶表示装置の各画素に
データ信号を書き込む際のタイミングチャートを示す図
である。
データ信号を書き込む際のタイミングチャートを示す図
である。
【図５】図５は、図１に示した液晶表示装置の各画素に
データ信号を書き込む際のタイミングチャートを示す図
である。
データ信号を書き込む際のタイミングチャートを示す図
である。
【図６】図６は、図１に示した液晶表示装置の一辺に設
けられるＴＣＰの構成を概略的に示す図である。
けられるＴＣＰの構成を概略的に示す図である。
【図７】図７は、図１に示した液晶表示装置のアレイ基
板の一端側に設けられた配線パッドの構成を概略的に示
す図である。
板の一端側に設けられた配線パッドの構成を概略的に示
す図である。
【図８】図８は、図１に示した液晶表示装置のアレイ基
板の中央部に設けられた配線パッドの構成を概略的に示
す図である。
板の中央部に設けられた配線パッドの構成を概略的に示
す図である。
【図９】図９は、図１に示した液晶表示装置のアレイ基
板の他端側に設けられた配線パッドの構成を概略的に示
す図である。
板の他端側に設けられた配線パッドの構成を概略的に示
す図である。
１…液晶表示装置 １００…アレイ基板 １１０…多結晶シリコン薄膜トランジスタ １５０…ゲート線駆動回路 １６０…信号線駆動回路 １７０…選択回路 ２００…対向基板 ３００…液晶層 ５００−Ｎ…ＴＣＰ ５１１…信号線駆動用ＩＣ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｍ ６２３ ６２３Ｒ ６８０ ６８０Ｇ (72)発明者 渡邉 学 埼玉県深谷市幡羅町１丁目９番２号 株式 会社東芝深谷工場内 (72)発明者 青木 良朗 埼玉県深谷市幡羅町１丁目９番２号 株式 会社東芝深谷工場内 (72)発明者 堀 陽一 埼玉県深谷市幡羅町１丁目９番２号 株式 会社東芝深谷工場内 (72)発明者 中村 和夫 埼玉県深谷市幡羅町１丁目９番２号 株式 会社東芝深谷工場内 (72)発明者 櫻井 洋介 埼玉県深谷市幡羅町１丁目９番２号 株式 会社東芝深谷工場内 (72)発明者 村井 哲也 埼玉県深谷市幡羅町１丁目９番２号 株式 会社東芝深谷工場内 Ｆターム(参考） 2H092 GA49 GA50 GA60 JA24 JA34 JA37 JB22 JB31 JB69 KA04 KA05 NA01 NA29 PA06 2H093 NA34 NA43 NC01 NC11 NC22 ND20 ND52 ND60 5C006 AA01 AA16 AC27 AF42 AF44 AF83 BB16 BC13 BC16 BC20 BC23 BF03 BF24 EB05 FA22 FA42 5C080 AA10 BB05 DD05 DD23 DD25 EE29 FF11 JJ02 JJ04 JJ06 5G435 AA01 AA17 BB12 CC09 EE37 EE40
Claims (9)
- 【請求項１】基板上に互いに直交して配列された複数の
ゲート線及び複数の信号線と、ゲート線と信号線とのそ
れぞれの交差部に配置された画素トランジスタと、各画
素トランジスタに接続された画素電極とを絶縁基板上に
備えたアレイ基板と、記信号線にアナログ映像信号を出
力する信号線駆動手段と、を備えた表示装置において、
前記信号線駆動手段は、入力されるディジタル信号をア
ナログ信号に変換すると共に、前記信号線を所定数の信
号線から成る複数の信号線群に区分し、各前記信号線群
毎に対応するアナログ信号をシリアルに出力する駆動Ｉ
Ｃと、前記アレイ基板上に一体的に形成され、前記駆動
ＩＣからのシリアルアナログ信号を各前記信号線群の対
応する信号線に順次振り分けてる選択手段と、 を備えたことを特徴とする表示装置。 - 【請求項２】前記信号線駆動手段の前記駆動ＩＣからの
シリアルアナログ信号は、１水平走査期間に各前記信号
線群の各信号線に対応するアナログ映像信号を含むこと
を特徴する請求項１に記載の表示装置。 - 【請求項３】前記選択手段は、所定の垂直走査期間毎
に、対応する前記信号線への振り分け順序が異ならしめ
られることを特徴とする請求項２に記載の表示装置。 - 【請求項４】前記選択手段は、所定の水平走査期間毎
に、対応する前記信号線への振り分け順序が異ならしめ
られることを特徴とする請求項２に記載の表示装置。 - 【請求項５】前記選択手段は、所定の垂直走査期間毎及
び所定の水平走査期間毎に、対応する前記信号線への振
り分け順序が異ならしめられることを特徴とする請求項
２に記載の表示装置。 - 【請求項６】前記駆動ＩＣはフレキシブル配線基板上に
実装されて前記アレイ基板に電気的に接続されることを
特徴とする請求項１記載の表示装置。 - 【請求項７】前記フレキシブル配線基板上には、前記ア
レイ基板に選択制御信号及び電源を供給するための電源
配線及び制御信号用配線が形成されたことを特徴とする
請求項６に記載の表示装置。 - 【請求項８】前記アレイ基板は、前記ゲート線に駆動信
号を供給するゲート線駆動手段を一体的に含み、 前記フレキシブル配線基板上には、前記ゲート線駆動手
段の電源配線及び制御信号用配線が形成されたことを特
徴とする請求項７に記載の表示装置。 - 【請求項９】前記フレキシブル配線基板上において、前
記駆動ＩＣは前記電源配線及び制御信号用配線に挟まれ
ていることを特徴とする請求項７に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28441799A JP2001109435A (ja) | 1999-10-05 | 1999-10-05 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28441799A JP2001109435A (ja) | 1999-10-05 | 1999-10-05 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001109435A true JP2001109435A (ja) | 2001-04-20 |
Family
ID=17678296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28441799A Pending JP2001109435A (ja) | 1999-10-05 | 1999-10-05 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001109435A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002328657A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 表示装置 |
| JP2002350809A (ja) * | 2001-05-30 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2002357807A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2005156574A (ja) * | 2003-09-10 | 2005-06-16 | Hitachi Displays Ltd | 表示装置 |
| US6985130B2 (en) | 2001-11-08 | 2006-01-10 | Hitachi, Ltd. | Display device including a distribution circuit disposed after a video signal generation circuit |
| KR100582674B1 (ko) | 2003-11-10 | 2006-05-23 | 엔이씨 일렉트로닉스 가부시키가이샤 | 공통반전구동형 액정표시장치 및 색오차를 억제할 수 있는그 구동방법 |
| JP2006154808A (ja) * | 2004-11-05 | 2006-06-15 | Nec Corp | 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法 |
| JP2007025710A (ja) * | 2006-08-28 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN100363827C (zh) * | 2003-05-30 | 2008-01-23 | 东芝松下显示技术有限公司 | 平面显示装置用阵列基板 |
| CN100365694C (zh) * | 2003-02-28 | 2008-01-30 | 索尼株式会社 | 显示器件和投影型显示器件 |
| JP2008185644A (ja) * | 2007-01-26 | 2008-08-14 | Nec Electronics Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
| KR100892960B1 (ko) * | 2001-06-06 | 2009-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 화상 표시장치 및 그의 구동방법 |
| US7545394B2 (en) | 2004-03-31 | 2009-06-09 | Nec Electronics Corporation | Method and drive sequence for time-divisionally driving a display panel |
| JP2009168931A (ja) * | 2008-01-11 | 2009-07-30 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| US7746310B2 (en) | 2001-11-10 | 2010-06-29 | Lg Display Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
| JP2010538309A (ja) * | 2007-08-31 | 2010-12-09 | シーリアル テクノロジーズ ソシエテ アノニム | ホログラフィックディスプレイ |
| US7999803B2 (en) | 2002-04-24 | 2011-08-16 | Hitachi Displays, Ltd. | Liquid crystal display device having drive circuit |
| US8305327B2 (en) | 2008-05-20 | 2012-11-06 | Toshiba Manufacturing Display Technology Co., Ltd. | Display device capable of reducing voltages in external integrated circuit |
| US9105209B2 (en) | 2011-12-12 | 2015-08-11 | Panasonic Liquid Crystal Display Co., Ltd. | Display device |
| WO2019145994A1 (ja) * | 2018-01-23 | 2019-08-01 | 堺ディスプレイプロダクト株式会社 | 回路フィルム素材、回路フィルムの製造方法および表示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452684A (ja) * | 1990-06-20 | 1992-02-20 | Nec Kansai Ltd | 液晶表示パネルの駆動方法 |
| JPH09269511A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶装置、その駆動方法及び表示システム |
| JPH10171421A (ja) * | 1996-12-12 | 1998-06-26 | Seiko Epson Corp | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 |
| JPH11133923A (ja) * | 1997-10-29 | 1999-05-21 | Sony Corp | 液晶表示装置 |
| JPH11249629A (ja) * | 1998-03-05 | 1999-09-17 | Sony Corp | 液晶表示装置 |
| JPH11327518A (ja) * | 1998-03-19 | 1999-11-26 | Sony Corp | 液晶表示装置 |
| JP2000029441A (ja) * | 1998-07-15 | 2000-01-28 | Sony Corp | 液晶表示装置 |
| JP2000122627A (ja) * | 1998-10-13 | 2000-04-28 | Thomson Multimedia Sa | マトリックスディスプレイに表示するデ―タの処理方法 |
-
1999
- 1999-10-05 JP JP28441799A patent/JP2001109435A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452684A (ja) * | 1990-06-20 | 1992-02-20 | Nec Kansai Ltd | 液晶表示パネルの駆動方法 |
| JPH09269511A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶装置、その駆動方法及び表示システム |
| JPH10171421A (ja) * | 1996-12-12 | 1998-06-26 | Seiko Epson Corp | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 |
| JPH11133923A (ja) * | 1997-10-29 | 1999-05-21 | Sony Corp | 液晶表示装置 |
| JPH11249629A (ja) * | 1998-03-05 | 1999-09-17 | Sony Corp | 液晶表示装置 |
| JPH11327518A (ja) * | 1998-03-19 | 1999-11-26 | Sony Corp | 液晶表示装置 |
| JP2000029441A (ja) * | 1998-07-15 | 2000-01-28 | Sony Corp | 液晶表示装置 |
| JP2000122627A (ja) * | 1998-10-13 | 2000-04-28 | Thomson Multimedia Sa | マトリックスディスプレイに表示するデ―タの処理方法 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002328657A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 表示装置 |
| JP2002350809A (ja) * | 2001-05-30 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP4737870B2 (ja) * | 2001-05-30 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP2002357807A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100892960B1 (ko) * | 2001-06-06 | 2009-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 화상 표시장치 및 그의 구동방법 |
| US7663613B2 (en) | 2001-06-06 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US8325170B2 (en) | 2001-06-06 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US6985130B2 (en) | 2001-11-08 | 2006-01-10 | Hitachi, Ltd. | Display device including a distribution circuit disposed after a video signal generation circuit |
| US7746310B2 (en) | 2001-11-10 | 2010-06-29 | Lg Display Co., Ltd. | Apparatus and method for data-driving liquid crystal display |
| US7999803B2 (en) | 2002-04-24 | 2011-08-16 | Hitachi Displays, Ltd. | Liquid crystal display device having drive circuit |
| CN100365694C (zh) * | 2003-02-28 | 2008-01-30 | 索尼株式会社 | 显示器件和投影型显示器件 |
| CN100363827C (zh) * | 2003-05-30 | 2008-01-23 | 东芝松下显示技术有限公司 | 平面显示装置用阵列基板 |
| US7446759B2 (en) | 2003-05-30 | 2008-11-04 | Toshiba Matsushita Display Technology Co., Ltd. | Array substrate for flat display device |
| JP4703955B2 (ja) * | 2003-09-10 | 2011-06-15 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP2005156574A (ja) * | 2003-09-10 | 2005-06-16 | Hitachi Displays Ltd | 表示装置 |
| US7432903B2 (en) | 2003-11-10 | 2008-10-07 | Nec Electronics Corporation | Common inversion driving type liquid crystal display device and its driving method capable of suppressing color errors |
| KR100582674B1 (ko) | 2003-11-10 | 2006-05-23 | 엔이씨 일렉트로닉스 가부시키가이샤 | 공통반전구동형 액정표시장치 및 색오차를 억제할 수 있는그 구동방법 |
| US7545394B2 (en) | 2004-03-31 | 2009-06-09 | Nec Electronics Corporation | Method and drive sequence for time-divisionally driving a display panel |
| JP2006154808A (ja) * | 2004-11-05 | 2006-06-15 | Nec Corp | 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法 |
| JP2007025710A (ja) * | 2006-08-28 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2008185644A (ja) * | 2007-01-26 | 2008-08-14 | Nec Electronics Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
| JP2010538309A (ja) * | 2007-08-31 | 2010-12-09 | シーリアル テクノロジーズ ソシエテ アノニム | ホログラフィックディスプレイ |
| JP2009168931A (ja) * | 2008-01-11 | 2009-07-30 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| US8305327B2 (en) | 2008-05-20 | 2012-11-06 | Toshiba Manufacturing Display Technology Co., Ltd. | Display device capable of reducing voltages in external integrated circuit |
| US9105209B2 (en) | 2011-12-12 | 2015-08-11 | Panasonic Liquid Crystal Display Co., Ltd. | Display device |
| WO2019145994A1 (ja) * | 2018-01-23 | 2019-08-01 | 堺ディスプレイプロダクト株式会社 | 回路フィルム素材、回路フィルムの製造方法および表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4031291B2 (ja) | 液晶表示装置 | |
| JP2001109435A (ja) | 表示装置 | |
| US6873174B2 (en) | Electronic inspection of an array | |
| US20050200585A1 (en) | Display device array substrate and display device | |
| US7199775B2 (en) | Display device array substrate and display device | |
| US6201523B1 (en) | Flat panel display device | |
| CN112987959B (zh) | 一种触控面板、其驱动方法及显示装置 | |
| JPH0514915B2 (ja) | ||
| JP4664466B2 (ja) | 表示装置 | |
| JP2001312255A (ja) | 表示装置 | |
| JP2001195033A (ja) | 表示装置の検査方法 | |
| JP2005107382A (ja) | 表示装置 | |
| JP4363881B2 (ja) | 液晶表示装置 | |
| US6839119B2 (en) | Display device | |
| JP2001134238A (ja) | 表示装置 | |
| JP4698953B2 (ja) | 表示装置 | |
| JP4649333B2 (ja) | 平面表示装置用アレイ基板 | |
| JPH04251892A (ja) | 液晶表示装置 | |
| JP2001195034A (ja) | アレイ基板及びその検査方法 | |
| KR101560412B1 (ko) | 액정표시장치 | |
| JP4551519B2 (ja) | 表示装置 | |
| KR101174630B1 (ko) | 액정패널과 이를 구비한 액정표시장치 | |
| JP4230752B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2008046384A (ja) | 画像表示装置 | |
| JPH10301088A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060920 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A711 | Notification of change in applicant |
Effective date: 20070514 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100119 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100126 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |