以下、本発明に係る表示装置について、図面を参照しながら説明する。なお、以下に示す実施形態においては、本発明に係る表示装置を、アクティブマトリクス型の駆動方式を採用した液晶表示装置に適用した場合について説明する。
(表示装置)
まず、本発明に係る表示装置を適用可能な液晶表示装置の全体構成について説明する。
図1は、本発明に係る表示装置を適用した液晶表示装置の全体構成を示す概略ブロック図であり、図2は、本発明に係る表示装置を適用した液晶表示装置の要部構成例を示す概略構成図である。ここで、上述した従来技術(図17及び図18)と同等の構成については、同等又は同一の符号を付して説明を簡略化する。
図1、図2に示すように、本構成例に係る液晶表示装置100は、概略、上述した従来技術(図17参照)と同様に、複数の走査ラインSL及び複数のデータラインDLの交点近傍に複数の表示画素Pxが2次元(n行×m列)配列された液晶表示パネル110(表示パネル:又は、図2に示すような絶縁性基板SUB上の所定の領域に設けられた画素アレイPXA)と、各走査ラインSLに所定のタイミングで走査信号を順次印加するゲートドライバ(走査信号手段)120と、各データラインDLに表示データに基づく表示信号電圧を印加するためのソースドライバ(信号駆動手段)130と、少なくとも、ゲートドライバ120及びソースドライバ130、後述するトランスファスイッチ回路140の動作状態を制御するための各種制御信号(後述する垂直制御信号、水平制御信号、トランスファスイッチ制御信号)を生成して出力するLCDコントローラ150と、映像信号に基づいてソースドライバ130に供給する表示データを生成するとともに、LCDコントローラ150に供給するタイミング信号を生成する表示信号生成回路160と、全表示画素Pxに共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧Vcomを印加するコモン電圧駆動アンプ170と、を備え、さらに、本発明特有の構成として、液晶表示パネル110とソースドライバ130との間に、ソースドライバ130から出力されるシリアルデータからなる表示信号電圧を、液晶表示パネル110に配設された各データラインDLに分配して印加するトランスファスイッチ回路(データ分配手段)140を設けた構成を有している。
ここで、本構成例においては、図2に示すように、少なくとも、液晶表示パネル110を構成する複数の表示画素Pxが2次元配列される画素アレイPXAと、ゲートドライバ120及びトランスファスイッチ回路140が、ガラス基板等の絶縁性基板SUB上に一体的に形成された構成を有している。また、ソースドライバ130は、該絶縁性基板SUBとは別個のドライバチップとして形成され、絶縁性基板SUB上に形成された配線電極(接続接点;後述する接続端子TMsに相当する)を介して電気的に接続されるとともに、絶縁性基板SUB上に外付け(後付け)部品として搭載される構成を有している。
この場合、表示画素Pxを構成する画素トランジスタ(図18に示した画素トランジスタTFTに相当する)、及び、後述するゲートドライバ120及びトランスファスイッチ回路140を構成する各機能素子(薄膜トランジスタ等)を、例えば、アモルファスシリコンを適用して同一の製造プロセスで形成することができる。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に液晶表示装置を製造することができるとともに、動作特性の安定した機能素子を実現することができるので、液晶表示装置の表示特性を向上させることができる。
なお、上述した液晶表示パネル110(画素アレイPXA)は、従来技術に示した構成(図18に示した液晶表示パネル110P)と同等の構成を有しているので、その詳細な説明を省略する。
次いで、上述した液晶表示装置の各構成について具体的に説明する。
図3は、本構成例に係る液晶表示装置に適用されるゲートドライバ及びスイッチ駆動部の一具体例を示す概略構成図であり、図4は、本構成例に係る液晶表示装置に適用されるソースドライバ及びトランスファスイッチ回路の一具体例を示す概略構成図である。ここでは、上述した図1、図2に示した構成を適宜参照しながら説明する。
ゲートドライバ120は、図3に示すように、LCDコントローラ150から垂直制御信号として供給されるゲートスタート信号GSRT及びゲートクロック信号GPCKに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ121と、該シフトレジスタ121から出力されるシフト信号を一方の入力とし、LCDコントローラ150から垂直制御信号として供給されるゲートリセット信号GRESを他方の入力とする2入力論理積演算回路(以下、「AND回路」と略記する)122と、該AND回路122からの出力信号を所定の信号レベルに設定(昇圧)する複数段(2段)のレベルシフタ123、124及び出力アンプ(アンプ)125と、を備えた構成を有している。ここで、レベルシフタ123、124及び出力アンプ125は、主にシフトレジスタ121を低電圧で駆動させるためのものであり、走査ラインSL(表示画素Px)に印加する走査信号の信号レベルに応じて、ゲートドライバ120の出力段に適宜設けられる。
このような構成を有するゲートドライバ120においては、LCDコントローラ150から垂直制御信号としてゲートスタート信号GSRT、ゲートクロック信号GPCKが供給されると、シフトレジスタ121によりゲートクロック信号GPCKに基づいて、ゲートスタート信号GSRTを順次シフトしつつ、各走査ラインに対応して設けられた複数のAND回路122の一方の入力接点に該シフト信号が入力される。
ここで、ゲートリセット信号GRESをハイレベル(“1”)に設定した状態(ゲートドライバの駆動状態)では、AND回路122の他方の入力接点に常時“1”レベルが入力されるので、上記ゲートスタート信号GSRT、ゲートクロック信号GPCKに基づいて、シフトレジスタ121からシフト信号が出力されるタイミングで、AND回路122からハイレベル(“1”)の信号が出力され、レベルシフタ123、124及び出力アンプ125を介して、所定のハイレベルを有する走査信号G1、G2、G3、・・・が生成され、各走査ラインSL1、SL2、SL3、・・・に順次印加される。これにより、走査信号G1、G2、G3、・・・が印加された各行の走査ラインSL1、SL2、SL3、・・・に接続された表示画素Pxが一括して選択状態に設定される。
一方、ゲートリセット信号GRESをローレベル(“0”)に設定した状態(ゲートドライバ120のリセット状態)では、AND回路122の他方の入力接点に常時“0”レベルが入力されるので、シフトレジスタ121からのシフト信号の出力の有無にかかわらず、AND122からローレベル(“0”)の信号が常時出力されることにより、所定のローレベルを有する走査信号G1、G2、G3、・・・が生成され、各行の走査ラインSL1、SL2、SL3、・・・に接続された表示画素Pxが非選択状態に設定される。
また、本構成例においては、図2、図3に示すように、ゲートドライバ120内に、後述するトランスファスイッチ回路140を駆動制御するためのスイッチ駆動部(スイッチ駆動制御手段)SWDが一体的に形成された構成を有している。ここで、スイッチ駆動部SWDは、図3に示すように、LCDコントローラ150から供給されるトランスファスイッチ制御信号(タイミング信号:マルチプレクサコントロール信号CNmx0、CNmx1及びスイッチリセット信号SDRES)に基づいて、所定のタイミングでデコード信号を順次出力するデコーダ126と、上述したAND回路122と同様に、デコーダ126から出力されるデコード信号を一方の入力とし、LCDコントローラ150から供給されるゲートリセット信号GRESを他方の入力とするAND回路127と、該AND回路127からの出力信号を所定の信号レベルに設定する複数段のレベルシフタ(上述したゲートドライバ120に示したレベルシフタ123、124と同一の構成)及び出力アンプ128と、を備えた構成を有している。
このような構成を有するスイッチ駆動部SWDにおいては、LCDコントローラ150からトランスファスイッチ制御信号として供給されるマルチプレクサ制御信号CNmx0、CNmx1及びスイッチリセット信号SDRESに基づいて、デコーダ126により生成されるデコード信号が、後述するトランスファスイッチ回路140の各トランスファゲート(スイッチ)に対応して設けられた複数(例えば、3個)のAND回路127の一方の入力接点に入力される。
ここで、スイッチ駆動部SWDにおいては、上述したゲートリセット信号GRESをハイレベル(“1”)に設定した状態(ゲートドライバの駆動状態)において、表1に示す信号論理のように、LCDコントローラ150からローレベル(“0”)のスイッチリセット信号SDRESを供給した場合には、マルチプレクサ制御信号CNmx0、CNmx1の信号レベルに関わらず、デコーダ126からローレベル(“0”)のデコード信号がAND回路127の一方の入力接点に常時入力されることにより、トランスファスイッチ回路140にはローレベル(“0”)のスイッチ切換信号SD1〜SD3が供給されて、後述するソースドライバ130により生成された表示信号電圧の各列のデータラインDLへの供給が遮断される。
また、LCDコントローラ150からハイレベル(“1”)のスイッチリセット信号SDRESを供給した場合には、表1に示すように、マルチプレクサ制御信号CNmx0、CNmx1の信号レベルに基づいて、マルチプレクサ制御信号CNmx0、CNmx1が共にローレベルのとき、スイッチ切換信号SD1のみがハイレベルとなり、マルチプレクサ制御信号CNmx1がハイレベルのとき、スイッチ切換信号SD2のみがハイレベルとなり、マルチプレクサ制御信号CNmx0がハイレベルのとき、スイッチ切換信号SD3のみがハイレベルとなり、マルチプレクサ制御信号CNmx0、CNmx1が共にハイレベルのとき、スイッチ切換信号SD1〜SD3がいずれもローレベルとなるように設定されるとともに、上記ゲートドライバ120と共通に設けられたレベルシフタ123、124及び出力アンプ128を介して、該スイッチ切換信号SD1〜SD3の信号レベルが昇圧されて、個別の信号線を介して、相互に時間的に重ならないように順次トランスファスイッチ回路140に印加される。これにより、ハイレベルのスイッチ切換信号SD1〜SD3が印加されたトランスファゲートが順次(時系列的に)オン動作して、後述するソースドライバ130により生成された表示信号電圧が各列のデータラインDLに供給される(信号供給状態)。
一方、ゲートリセット信号GRESをローレベル(“0”)に設定した状態(ゲートドライバ120のリセット状態)においては、AND回路127の他方の入力接点に常時“0”レベルが入力されるため、デコーダ126から出力されるデコード信号の信号レベルに関わらず、AND回路127からローレベル(“0”)の信号が常時出力され、トランスファスイッチ回路140にはローレベル(“0”)のスイッチ切換信号SD1〜SD3が供給されて、各トランスファゲートはオフ動作して、各列のデータラインへの表示信号電圧の供給が遮断される(信号遮断状態)。
ソースドライバ130は、例えば、図4に示すように、水平シフトクロック信号SCK、水平期間スタート信号STHに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ131と、該シフトレジスタ131から出力されるシフト信号に応じて、表示信号生成回路160から並列的に供給される複数系統の表示データ、例えば、画像情報を構成する赤色成分(R)、緑色成分(G)、青色成分(B)からなる3系統の表示データRdata、Gdata、Bdataを順次取り込むとともに、前の水平期間に取り込まれた表示データを制御信号STBに応じて一斉に出力するラッチ回路(データ保持部)132と、マルチプレクサコントロール信号CNmx0、CNmx1に基づいて、ラッチ回路132から一斉に出力された各表示データRdata、Gdata、Bdata(すなわち、パラレルデータ)を、時分割的に配列された1系統の画素データ(R、G、B)(すなわち、シリアルデータ)に変換する3入力マルチプレクサ(データ変換部)133と、該3入力マルチプレクサ133から出力される画素データ(R、G、B)をデジタル−アナログ変換し、極性制御信号POLに基づいて所定の信号極性を有するアナログ信号を生成するデジタル−アナログ変換器(以下、「D/Aコンバータ」と略記する)134と、出力イネーブル信号OEに基づいて、アナログ変換された画素データ(R、G、B)を所定の信号レベルに増幅して、接続端子TMsを介して、トランスファスイッチ回路140に表示信号電圧Vrgbとして出力する出力アンプ135と、を備えた構成を有している。ここで、上述した各構成に供給される水平シフトクロック信号SCK、水平期間スタート信号STH、制御信号STB、マルチプレクサコントロール信号CNmx0、CNmx1、極性制御信号POL、出力イネーブル信号OEは、いずれもLCDコントローラ150から供給される水平制御信号である。
また、トランスファスイッチ回路140は、概略、図4に示すように、上述したソースドライバ130から、時分割的に構成された表示信号電圧Vrgbが出力される接続端子TMsに対して並列的に接続され、RGBの各色に対応した表示画素Pxに接続された(3本単位の)各データラインDL1〜DL3、DL4〜DL6、・・・に対して、各々トランスファゲート(スイッチ)TG1〜TG3を備えた構成を有している。また、トランスファスイッチ回路140の内部には、3本の切換制御信号ラインTL1〜TL3が配設され、各切換制御信号ラインTL1〜TL3に上記各トランスファゲートTG1〜TG3の制御端子が個別に接続されるように構成されている。
ここで、各切換制御信号ラインTL1〜TL3は、両端に信号入力接点を備え、各信号入力接点がトランスファスイッチ回路140の両端部に配置されている。上述したスイッチ駆動部SWDにより個別に生成、出力されたスイッチ切換信号SD1〜SD3は、各々2つの信号経路に分岐され、対応する切換制御信号ラインTL1〜TL3の両端に設けられた一対の信号入力接点を介して、該切換制御信号ラインTL1〜TL3の両端側から供給される。これにより、該スイッチ切換信号SD1〜SD3の信号レベルに応じて各トランスファゲートTG1〜TG3のオン、オフ状態が設定される。
すなわち、このような構成を有するソースドライバ130及びトランスファスイッチ回路140においては、表示信号生成回路160から1行分のRGBの各色の表示画素Pxに対応した表示データRdata、Gdata、Bdataが並列的かつ順次供給され、ラッチ回路により1組のRGB各色の表示画素に対応した表示データRdata、Gdata、Bdataが順次取り込み保持された後、3入力マルチプレクサ133により時分割シリアルデータに変換されて、D/Aコンバータ134、出力アンプ135及び接続端子TMsを介してトランスファスイッチ回路140に出力される。
このとき、データドライバ120内に設けられたスイッチ駆動部SWDから、上記3入力マルチプレクサ133におけるシリアル変換処理を制御するマルチプレクサ制御信号CNmx0、CNmx1に基づいて生成されるスイッチ切換信号SD1〜SD3をトランスファスイッチ回路140に供給することにより、上記時分割シリアルデータからなる表示信号電圧Vrgbの時分割タイミングに同期して、各データラインDL1〜DL3、DL4〜DL6、・・・に設けられたトランスファゲートTG1〜TG3を、時間的に重ならないように選択的にオン動作させる。
これにより、時分割シリアルデータのうち、表示データの赤色成分Rdataに基づく表示信号電圧VrがデータラインDL1、DL4、DL7、・・・DL(k+1)に供給され、緑色成分Gdataに基づく表示信号電圧VgがデータラインDL2、DL5、DL8、・・・DL(k+2)に供給され、青色成分Bdataに基づく表示信号電圧VbがデータラインDL3、DL6、DL9、・・・DL(k+3)に供給される。ここで、データラインDLの列番号を表すkは、k=0、1、2、3、・・・である。
表示信号生成回路160は、例えば、液晶表示装置100の外部から供給される映像信号(コンポジットビデオ信号等)から水平同期信号、垂直同期信号及びコンポジット同期信号を抽出し、タイミング信号としてLCDコントローラ150に供給するとともに、所定の表示信号生成処理(ペデスタルクランプ、クロマ処理等)を実行して、映像信号に含まれるR、G、B各色の輝度信号(表示データ)を抽出し、アナログ信号又はデジタル信号としてソースドライバ130に出力する。
LCDコントローラ150は、上記表示信号生成回路160から供給される水平同期信号、垂直同期信号及びシステムクロック等の各種タイミング信号に基づいて、水平制御信号及び垂直制御信号を生成して、各々、ゲートドライバ120及びソースドライバ130に供給するとともに、本発明特有の機能として、上記トランスファスイッチ回路140の動作状態を制御するトランスファスイッチ制御信号を生成して、ゲートドライバ120のスイッチ駆動部SWD及びソースドライバ130に供給し、ソースドライバ130からの時分割シリアルデータからなる表示信号電圧Vrgbの供給タイミングに同期して、トランスファスイッチ回路140に設けられた各トランスファゲートTG1〜TG3を選択的にオン動作させて、上記表示信号電圧Vrgbを各データライン(表示画素)に分配するように制御する。
なお、本構成例において、上述したゲートドライバ120と一体的に設けられたスイッチ駆動部SWDやソースドライバ130、トランスファスイッチ回路140は、本発明に係る表示装置に適用可能な回路構成のごく一例を示したものにすぎず、本発明はこの構成に限定されるものではない。
(液晶表示装置の駆動制御方法)
次いで、本構成例に係る液晶表示装置における駆動制御動作について、図面を参照して簡単に説明する。
図5は、本構成例に係る液晶表示装置の駆動制御動作を示すタイミングチャートである。
上述したような構成を有する液晶表示装置における駆動制御動作は、図5のタイミングチャートに示すように、1水平期間(1H)を1サイクルとして、ゲートドライバ120からi行目の走査ラインSLi(1≦i≦n)に走査信号Giを印加して、当該行の表示画素Px群を選択状態に設定し、該選択期間にソースドライバ130及びトランスファスイッチ回路140を介して、各々3本のデータラインDL1〜DL3、DL4〜DL6、・・・を1組として、スイッチ切換信号SD1〜SD3の印加タイミング(トランスファゲートTG1〜TG3のオン動作タイミング)で、各データラインDL1〜DL3、DL4〜DL6、・・・に接続された表示画素Pxに対応する表示データに応じた表示信号電圧Vrgbを分配して、個別の表示信号電圧Vr、Vg、Vbとして順次印加することにより、当該行の各表示画素Pxに表示データを書き込む動作を実行する。
そして、このような書き込み動作を、1垂直期間(1V=(n+1)×H)に、液晶表示パネル110を構成する各走査ラインSL1、SL2、・・・SLn(本構成例では、液晶表示パネル110が320本の走査ラインSLを備えるものとする。n=320)に対して、順次走査信号G1、G2、G3、・・・Gnを印加することにより、液晶表示パネル1画面分の表示データを各表示画素Pxに書き込む。これにより、各表示画素Pxが表示データに応じた階調状態に設定されるので、液晶表示パネル110に所望の画像情報が表示される。
したがって、本構成例に係る液晶表示装置によれば、液晶表示パネル110(画素エリアPXA)を構成する各データラインDLに接続された表示画素Pxに供給する表示信号電圧を、ソースドライバ130内部で複数本のデータラインDLを一組として時分割シリアルデータに変換して、絶縁性基板SUB上に画素エリアPXAとともに一体的に形成されたトランスファスイッチ回路140に出力し、該トランスファスイッチ回路140により各組の時分割シリアルデータを、時分割タイミングに応じて分配して各組のデータラインDLに順次供給することにより、絶縁性基板SUBに設けられたトランスファスイッチ回路140と、該絶縁性基板140とは別個に設けられ、後付けされたソースドライバ130との間を、上記データラインDLの組数分の接続端子TMsにより接続することができる。
これにより、液晶表示パネル110とソースドライバ130間の接続端子の数を数分の1(各組に含まれるデータラインの本数分の1;本構成例では、データライン数の1/3)に削減して、当該接続端子間のピッチを比較的広く設計することができるので、当該接続工程における工数を削減することができるとともに、比較的低い接続精度であっても良好に接続することができ、製造コストの削減及びソースドライバの実装面積の縮小を図ることができる。
また、従来技術に示したような液晶表示パネルに配設された各データラインに対応して、表示信号電圧を並列的に供給する構成においては、デジタル信号として供給される表示データ(画素データ)をアナログ化するためのD/Aコンバータや、アナログ化された画素データを所定の信号レベルまで増幅する出力アンプ等を、各データラインごとに設ける必要があるが、本構成例においては、これらの構成を数分の1(各組に含まれるデータラインの本数分の1)に削減することができるので、ソースドライバの回路規模を縮小することができるとともに、上記出力段(D/Aコンバータ、出力アンプ等)で消費する電力を削減することができる。
なお、本構成例においては、トランスファスイッチ回路140に設けられた各トランスファゲートTG1〜TG3の導通状態を制御するスイッチ切換信号SD1〜SD3を生成するスイッチ駆動部SWDを、ゲートドライバ120の内部に設けた回路構成を示したが、本発明はこれに限定されるものではなく、ゲートドライバ120の外部に設けた構成を適用するものであってもよい。但し、スイッチ駆動部は、上述したように、ゲートドライバに設けられたAND回路やレベルシフタ、出力アンプと同等の構成を備え、また、ゲートドライバの動作状態を制御するゲートリセット信号GRESに基づいて制御されるので、本構成例(図3)に示したように、ゲートドライバと一体的に形成した構成を適用した方が、回路規模の縮小や接続端子数の削減を図ることができる利点を有している。
また、本構成例においては、複数系統(jは任意の正の整数;上述したようにRGBの各色成分に対応させた場合には、3系統(j=3))のパラレルデータとして供給された表示データを、マルチプレクサ(3入力マルチプレクサ133A)によりシリアルデータに変換処理してソースドライバ130から出力し、液晶表示パネル110(画素エリアPXA)に付設されたトランスファスイッチ回路140において、各トランスファゲート(3個一組のトランスファゲートTG1〜TG3)を時分割タイミングに基づいてオン動作することにより、複数(j本)のデータラインDLに分配する構成を有しているので、単に、表示データを取り込み保持して、表示信号電圧に変換して出力する従来のソースドライバに比較して、ソースドライバ130及びトランスファスイッチ回路140は、j倍の動作速度(j倍のクロック周波数)で信号処理を行うように設定される。ここで、ソースドライバ及びトランスファスイッチ回路により処理される表示データは、上述した3系統に限定されないことはいうまでもない。
次に、本発明に係る表示装置に特徴的な構成について、図面を参照しながら具体的に説明する。
<第1の実施形態>
図6は、第1の実施形態に係る液晶表示装置に適用される周辺回路(ゲートドライバ、ソースドライバ及びトランスファスイッチ回路)の配置と接続配線の配設構造を示す概略構成図である。ここで、上述した液晶表示装置と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
本実施形態においては、図6に示すように、上述したような構成を有する液晶表示装置(図2参照)において、特に、スイッチ駆動部SWDにより生成されるスイッチ切換信号SD(SD1〜SD3)をトランスファスイッチ回路140に伝達するために、ゲートドライバ120(スイッチ駆動部SWD)とトランスファスイッチ回路140との間に配設される接続配線(配線群LA1、LA2)が、図示を省略したスイッチ駆動部SWDの出力接点から2つの信号経路を有するように分岐し、一方の配線群LA1が、トランスファスイッチ回路140の内部に配設された切換制御ラインTL(TL1〜TL3)の一端側(図中、トランスファスイッチ回路140の左端側)に設けられた信号入力接点NL(NL1〜NL3)に個別に接続され、他方の配線群LA2が、上記切換制御ラインTLの他端側(図中、トランスファスイッチ回路140の右端側)に設けられた信号入力接点NR(NR1〜NR3)に個別に接続された構成を有している。
ここで、本実施形態においては、例えば、図6に示すように、配線群LA1は、ゲートドライバ120(スイッチ駆動部SWD)とトランスファスイッチ回路140間の最短経路となる配線経路を有するように配設され、配線群LA2は、ソースドライバ130の搭載領域の外方(絶縁性基板SUBの縁辺部側)を迂回する配線経路を有するように配設される。
すなわち、スイッチ駆動部SWDにより生成、出力されたスイッチ切換信号SDは、同一の信号レベルが分岐した2つの信号経路を介して、各切換制御ラインTLの両端側から並行して印加されるように構成されている。例えば、スイッチ切換信号SD1は、配線群LA1及びLA2を介して並行して伝達され、個別の信号入力接点NL1及びNR1を介して切換制御ラインTL1の両端側から印加される。
ここで、このような接続配線(配線群)の配設構造を適用する効果について、詳しく説明する。
まず、スイッチ切換信号SDを2つの信号経路に分岐して切換制御ラインTLの両端側から並行して印加する接続構造の効果について説明する。
図4に示したように、トランスファスイッチ回路140は、各データラインDLに対応してトランスファゲートTGを備えた構成を有し、かつ、複数本(上述した構成例では3本)のデータラインDLを一組として、時分割シリアルデータからなる表示信号電圧が供給されるように構成されているため、該一組のデータラインDL群(トランスファゲートTG群)に対応する本数の切換制御ラインTL(TL1〜TL3)を備えている。
したがって、上述したようなソースドライバ130からトランスファスイッチ回路140を介して表示パネル110に配設された各データラインDLに、所定の表示信号電圧を印加する動作においては、上述したように、各切換制御ラインTLに接続された複数のトランスファゲートTGに、所定のタイミングで単一のスイッチ切換信号SDを印加するように制御される(図5参照)。ここで、各切換制御ラインTLは、各トランスファゲートTGを構成する薄膜トランジスタ(電界効果型トランジスタ)のゲート容量や切換制御ラインの配線容量等の容量成分(負荷容量)、また、切換制御ラインが本来有する配線抵抗等の抵抗成分が接続された構成と等価の状態を有している。
そのため、例えば、トランスファスイッチ回路140内に配設された切換制御ラインTLに対して、一端側にのみ信号入力接点を設け(例えば、トランスファスイッチ回路140の左端のみ)、該信号入力接点を介して上記スイッチ切換信号SDを印加した場合では、該切換制御信号ラインTLの信号入力接点からの距離が長くなるほど(信号入力接点から離れるほど)、当該切換制御ラインに付加される抵抗成分及び容量成分が増加して、これらの抵抗成分及び容量成分により規定される時定数(=抵抗×容量)が次第に増加することになり、スイッチ切換信号SDの信号波形(信号レベル)のなまりが顕著になるという問題を有している。
そのため、信号入力接点から離れた位置に配置されたトランスファゲートTGほど、動作タイミングが徐々に遅延して、表示データの各表示画素Pxへの書き込み動作に割り当てられる時間(書込時間)が不足して書き込み状態が不十分となり(書き込み不良が発生し)、上記トランスファスイッチ回路140(切換制御ラインTL)の信号入力接点側となる液晶表示パネル110の領域(表示領域)と、該信号入力接点から遠方側となる表示領域との間(すなわち、液晶表示パネル110の左右の表示領域)で、発光輝度に差が生じて表示ムラ等の画質の劣化を招く可能性がある。
そこで、第1の実施形態に係る液晶表示装置においては、図6に示したように、トランスファスイッチ回路140に対してスイッチ切換信号SDを印加する接続配線(配線群LA1、LA2)を、例えば、スイッチ駆動部SWDの出力端から2つの信号経路を有するように分岐し、各々をトランスファスイッチ回路140の両端に設けられた各信号入力接点NL(NL1〜NL3)、NR(NR1〜NR3)に接続するとともに、該接続配線のうち、一方の配線群LA1をトランスファスイッチ回路140の一端側の信号入力接点NLに対して、例えば、略最短距離となるように接続し、他方の配線群LA2をトランスファスイッチ回路140の他端側の信号入力接点NRに対して、ソースドライバ130の外方(絶縁性基板の縁辺部側)を迂回させて接続するように配設した構成を有している。
これにより、トランスファスイッチ回路140内に配設された切換制御ラインTL(TL1〜TL3)の各々に対して、両端側から、同一のスイッチ切換信号SD(SD1〜SD3)が略同時に印加される。このとき、トランスファスイッチ回路140において、切換制御ラインTLの信号入力接点NL又はNRから、いずれのトランスファゲートTGまでの距離も、切換制御ラインTLの配線長Ltlの1/2以下になり、上述したような切換制御ラインの一端側からのみスイッチ切換信号を印加する場合(最長で切換制御ラインTLの配線長Ltl相当となる)に比較して、半減することになるので、切換制御ラインTLに付加される抵抗成分や容量成分(すなわち、両者の積で規定される時定数)を実質的に低減して、スイッチ切換信号SDの伝達遅延を大幅に抑制することができる。したがって、表示画素Pxへの表示データの書き込み不良の発生を抑制することができ、液晶表示パネル110の左右領域における発光輝度の差を抑制して表示ムラ等の画質の劣化を抑制することができる。
また、本実施形態においては、スイッチ切換信号SDを印加する2つの信号経路のうち、他方の配線群LA2をソースドライバ130の外方(絶縁性基板SUBの縁辺部側)を迂回するように配設されているので、液晶表示パネル110−トランスファスイッチ回路140−ソースドライバ130間の配線と、上記接続配線(配線群LA2)とが電気的あるいは物理的に干渉する構造を回避することができ、適切な信号レベルを有する表示信号電圧を表示画素Pxに印加して、良好な表示動作を実現することができる。
なお、配線群LA2が配設されるソースドライバ130の外方の領域においては、ソースドライバ130への入力信号線(図2に示した水平制御信号や表示データ等が伝達される)や電源線、陽極酸化のための配線等が配設されているため、これらの配線と上記配線群LA2との間で交差構造(図6中、A部)を有することになり、相互の信号レベルへの変動が生じることが考えられるが、ソースドライバ130の内方の領域(すなわち、ソースドライバ130の液晶表示パネル110側の領域)において、ソースドライバ130から出力される表示信号電圧が伝達されるトランスファ信号ライン群VLと上記配線群LA2とが交差する構造に比較すると、表示動作への直接的な影響を大幅に抑制することができる。
また、本実施形態においては、一方の配線群LA1がスイッチ駆動部SWDとトランスファスイッチ回路140間の略最短となる配線経路を有するように配設されているのに対して、他方の配線群LA2がソースドライバ130の外方を迂回するように配設されているため、その配線長が必然的に異なり、スイッチ駆動部SWDから出力されるスイッチ切換信号SDの伝達時間が配線経路(配線群LA1、LA2)によって差が生じることが考えられる。
そこで、本実施形態においては、接続配線の配線材料としてアルミニウムやアルミニウム合金(例えば、アルミ−チタン合金)等の、低抵抗の金属材料を適用するとともに、配線長が長くなる側の接続配線(配線群LA2)の配線幅や配線厚の増加や、配線構造を積層化等を行うことにより、配線抵抗を低減して、スイッチ駆動部SWDとトランスファスイッチ回路140間の2つの信号経路で、スイッチ切換信号SDの伝達遅延の偏りが顕著にならないように設定する。
なお、本実施形態に係る表示装置を、携帯電話や携帯情報端末等の比較的小型の電子機器に適用する場合には、上記接続配線の配線長が極端に長くなることはなく、2つの信号経路間でのスイッチ切換信号の伝達遅延の偏りは比較的小さく抑えられるので、上述したような低抵抗の金属材料に限らず、例えば、ポリシリコン等の非金属性の配線材料やITO(Indium Tin Oxide;インジウムスズ酸化物)等の透明電極材料を適用することもできる。
<第2の実施形態>
次に、本発明に係る表示装置の第2の実施形態について、図面を参照しながら説明する。
図7は、第2の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図であり、図8は、本実施形態に係る液晶表示装置に適用される接続配線の交差構造を示す概略図である。ここで、上述した液晶表示装置、及び、第1の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
上述した第1の実施形態においては、ゲートドライバ120に一体的に設けられたスイッチ駆動部SWDと、トランスファスイッチ回路140との間の接続配線の配設構造として、スイッチ駆動部SWDから分岐して配設された2つの信号経路のうち、他方の接続配線(配線群LA2)をソースドライバ130の外方(絶縁性基板SUBの縁辺部側)を迂回させるように配設した場合について説明したが、本実施形態においては、当該接続配線をソースドライバ130の内方の領域(具体的に、ソースドライバ130とトランスファスイッチ回路140間の領域)に配設するようにした構成を有している。
具体的には、図7に示すように、上述した第1の実施形態の構成(図6参照)において、スイッチ駆動部SWDとトランスファスイッチ回路140間に配設される2つの信号経路を有する接続配線のうち、他方の配線群LA2がソースドライバ130とトランスファスイッチ回路140間の領域を通過するように配設され、当該配線群LA2と、ソースドライバ130とトランスファスイッチ回路140間に配設されるトランスファ接続ライン群VLとが、相互に直交する配線パターンを有する交差構造(図7中、B部)を有するように構成されている。
すなわち、本実施形態に適用される交差構造(B部)においては、図8(a)に示すように、ソースドライバ130とトランスファスイッチ回路140間の領域を、ソースドライバ130の延在方向(図面左右方向)に並行して配設される配線群LA2に対して、上記トランスファ接続ライン群VLを構成する各信号ラインVLaが、少なくとも該交差部及びその近傍の領域(交差配線領域ARc)では、配線群LA2に対して直交するように配設され、該交差配線領域ARcよりもトランスファスイッチ回路140側の領域(傾斜配線領域ARs)では、トランスファスイッチ回路140の延在方向(図面左右方向)に複数配列された入力端子(図示を省略)の端子間ピッチに対応するように、各信号ラインVLaが上記交差配線領域ARcの配線方向に対して、所定の角度α(αは0°以上)を有して、斜め方向に伸延するように配設された配線パターンを有している。
このような接続配線の配設構造においては、表示信号電圧が伝達されるトランスファ接続ライン群VLと配線群LA2とを、図8(a)に示すように、積層構造を適用して交差するように配設することになるが、交差配線領域ARcにおいて、トランスファ接続ライン群VLを構成する全ての信号ラインVLaと配線群LA2が、相互に直交するように構成されているので、配線相互間に生じる寄生容量を略均一に設定することができる。
これに対して、トランスファ接続ライン群VLと配線群LA2が、図8(b)に示すように、各々異なる所定の傾斜角度を有して交差する場合においては、各交差部における配線相互の交差面積が配線ごとに異なるため、当該交差部に生じる寄生容量にばらつきが生じるうえ、直交方向に対して傾斜角度を有する配線では、製造プロセス上、エッチング不良による電気的な接続異常や配線パターン異常等が発生しやすいという問題を有している。
そこで、このような配設構造の問題点に対処するため、本実施形態においては、上述したように配線群LA2とトランスファ接続ライン群VLとの交差構造を、常に直交状態となるように配設することにより、交差部に生じる寄生容量を均一化してトランスファ接続ライン群VLあるいは配線群LA2に付加される配線容量のばらつきを抑制することができるので、各信号ラインVLaに付加される容量成分を略均一化して、トランスファ接続ライン群VLにより伝達される表示信号電圧に及ぼす影響(伝達遅延)を抑制することができるとともに、トランスファ接続ライン群VLの電気的な接続状態や配線パターンの異常等を改善することができる。
これにより、上述した第1の実施形態と同様に、トランスファスイッチ回路140内に配設された切換制御ラインTL(TL1〜TL3)に対して、該ラインTLの両端側から、同一のスイッチ切換信号SD(SD1〜SD3)が略並行して印加されるので、各トランスファゲートTG(TG1〜TG3)へのスイッチ切換信号SDの伝達遅延を大幅に抑制して、表示画素Pxへの表示データの書き込み不良の発生を抑制することができ、液晶表示パネル110の左右領域における発光輝度の差を抑制して表示画質の劣化を抑制することができる。
また、本実施形態に係る接続配線の配設構造によれば、スイッチ駆動部SWDとトランスファスイッチ回路140間に配設される接続配線(配線群LA2)を、ソースドライバ130の内方、すなわち、ソースドライバ130とトランスファスイッチ回路140間の領域に配設することができるので、当該接続配線をソースドライバ130の外方(絶縁性基板SUBの縁辺部側)に配設する場合に比較して、回路形成領域を縮小して、液晶表示パネル110が搭載された絶縁性基板SUBの基板サイズの小型化を図ることができる。
<第3の実施形態>
次に、本発明に係る表示装置の第3の実施形態について、図面を参照しながら説明する。
図9は、第3の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。また、図10は、本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
上述した第1及び第2の実施形態においては、スイッチ駆動部SWDを備えたゲートドライバ120と、トランスファスイッチ回路140及びソースドライバ130とを、液晶表示パネル110に対して異なる方向に配置した構成(すなわち、ゲートドライバ120をX方向(図面左側)に配置し、トランスファスイッチ回路140及びソースドライバ130をY方向(図面下側)に配置した構成)を示したが、本実施形態においては、上記ゲートドライバ120(スイッチ駆動部SWDを含む)がソースドライバ130とともに一体的に形成され、1チップ化された構成を有している。
具体的には、図9に示すように、本実施形態に係る液晶表示装置は、液晶表示パネル110の一方向側(図面下方側)に、上述した各実施形態と同様に、各データラインDLごとに接続された複数のトランスファゲートTGを備えたトランスファスイッチ回路140と、並列的に供給される表示データに基づいて時分割シリアルデータからなる表示信号電圧を生成して上記トランスファスイッチ回路140に出力するとともに、各走査ラインSLに対して、引き出し線群PLAを介して走査信号を印加し、さらに、上記トランスファスイッチ回路140にスイッチ切換信号SDを出力するゲート・ソースドライバ180と、該ゲート・ソースドライバ180により生成されるスイッチ切換信号SDを、トランスファスイッチ回路140内に配設された切換制御ラインTLの両端に設けられた信号入力接点に出力するための、2つの信号経路からなる接続配線(配線群LB1、LB2)と、を備えている。
ここで、ゲート・ソースドライバ180のスイッチ切換信号SDの出力接点(図示を省略)とトランスファスイッチ回路140間に配設される接続配線のうち、一方の配線群LB1が、トランスファスイッチ回路140の一端側(図中、トランスファスイッチ回路140の左端側)に設けられた信号入力接点NL(NL1〜NL3)に対して、最短経路となる配線経路で接続されるように配設され、他方の配線群LB2が、トランスファスイッチ回路140の他端側(図中、トランスファスイッチ回路140の右端側)に設けられた信号入力接点NR(NR1〜NR3)に対して、ゲート・ソースドライバ180の外方(絶縁性基板SUBの縁辺部側)を迂回する配線経路で接続されるように配設された構成を有している。
また、本実施形態に適用されるゲート・ソースドライバ180は、上述した第1の実施形態(図6参照)に示した、スイッチ駆動部SWDを含むゲートトランジスタ120とソースドライバ130と、を併存させつつ一体的に形成した構成を有し、例えば、ゲート・ソースドライバ180の一方側(図面左方側)に、上記スイッチ駆動部及びゲートドライバと同等の機能を有する回路構成部(図中、点線部で示す)CTGが設けられている。そのため、図9に示すように、ゲート・ソースドライバ180の左方に設けられた、スイッチ切換信号SDの出力接点から分岐して2つの信号経路を有して配設された接続配線(配線群LB1、LB2)が、各々個別にトランスファスイッチ回路140(切換制御ラインTL)の両端に設けられた各信号入力接点NL、NRに接続されている。
このような構成を有する液晶表示装置によれば、液晶表示パネル110(画素アレイPXA)の側方領域(図中、液晶表示パネル110の左右領域)にゲートドライバ120が配置されていないので、当該領域の幅を狭く設計することができ、本実施形態に係る液晶表示装置を、例えば、携帯電話や携帯情報端末(PDA)等に適用した場合、表示装置の狭額縁化を図ることができる。また、ゲートドライバ(スイッチ駆動部を含む)とソースドライバとを一体的に形成して、1チップ化することができるので、周辺回路の部品点数を削減して製造プロセスを簡略化することができ、液晶表示装置の製品コストの削減を図ることができる。
なお、図9に示した構成例においては、ゲート・ソースドライバ180(具体的には、スイッチ切換信号SDの出力接点)とトランスファスイッチ回路140とを接続する2つの信号経路のうちの他方側の配線群LB2を、ゲート・ソースドライバ180の外方を迂回するように配設した構成を示したが、図10に示すように、ゲート・ソースドライバ180の内方の領域(具体的には、ゲート・ソースドライバ180とトランスファスイッチ回路140間の領域)に配線群LB2を配設するようにしてもよい。
この場合においても、図8に示した構成と同様に、ゲート・ソースドライバ180とトランスファスイッチ回路140との間を接続するトランスファ接続ライン群VLは、少なくとも上記配線群LB2との交差領域において、相互に直交するように配線パターンが形成されている。
このような回路構成によれば、配線群LB2との交差構造に起因してトランスファ接続ライン群VLの各信号ラインVLaに付加される容量成分を略均一化して、各表示画素Px(各データラインDL)に印加される表示信号電圧への影響を抑制することができるとともに、液晶表示パネル110の側方領域及び上下領域を狭額縁化して、製品サイズの小型化を図ることができる。
<第4の実施形態>
次に、本発明に係る表示装置の第4の実施形態について、図面を参照しながら説明する。
図11は、第4の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
上述した第3の実施形態においては、ゲートドライバ(スイッチ駆動部を含む)がソースドライバとともに一体的に形成され、ゲート・ソースドライバ180として1チップ化された構成を有しているものの、スイッチ切換信号SDの出力接点が、該ゲート・ソースドライバ180の一方側(左方側)に偏って配置されている場合について説明したが、本実施形態においては、ゲート・ソースドライバ180の内部構造をさらにカスタム化(専用化)して、スイッチ切換信号SDの出力接点が、トランスファスイッチ回路140の両端に設けられた信号入力接点NL、NRに対応するように配置された構成を有している。
具体的には、図11に示すように、本実施形態に係る液晶表示装置は、ゲートドライバとソースドライバが一体的に形成され、1チップ化されたゲート・ソースドライバ180において、スイッチ切換信号SDの出力接点が、トランスファスイッチ回路140の両端に設けられた信号入力接点の配置位置に対応するように、該ゲート・ソースドライバ180の両端部分に設けられた構成されている。この場合、例えば、ゲート・ソースドライバ180内に設けられた、スイッチ切換信号SDを生成する回路構成部(図中、点線部で示す)CTGとゲート・ソースドライバ180の両端部分に設けられた出力接点(図示を省略)とを、内部配線群LC3により接続することにより、スイッチ切換信号SDを、トランスファスイッチ回路140の両端に設けられた信号入力接点NL、NRの近傍に配置された出力接点から出力できるように構成する。
これにより、ゲート・ソースドライバ180のスイッチ切換信号SDの出力接点とトランスファスイッチ回路140間に配設される2つの信号経路を有する接続配線(配線群LC1、LC2)のいずれもが、トランスファスイッチ回路140に設けられた各信号入力接点NL、NRに対して、略最短経路となる配線経路で接続された構成を有しているので、ゲート・ソースドライバ180とトランスファスイッチ回路140間の配線長の違いに起因する、スイッチ切換信号SDの信号遅延のばらつきを抑制して表示データの書き込み不良を抑制し、表示画質の向上を図ることができるとともに、接続配線の配線経路の短縮、簡略化に伴う製品サイズの小型化を図ることができる。
<第5の実施形態>
次に、本発明に係る表示装置の第5の実施形態について、図面を参照しながら説明する。
図12は、第5の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。また、図13は、本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
上述した第3及び第4の実施形態においては、ゲートドライバ(スイッチ駆動部を含む)がソースドライバとともに一体的に形成され、ゲート・ソースドライバ180として1チップ化された構成を有する場合について説明したが、本実施形態においては、液晶表示パネル110に対して、ソースドライバ130と同一の配置方向(液晶表示パネル110の下方領域)であって、かつ、該ソースドライバ130に隣接するように、ゲートドライバ120を個別に配置した構成を有している。
具体的には、図12に示すように、本実施形態に係る液晶表示装置は、液晶表示パネル110の一方向側(図面下方側)に、トランスファスイッチ回路140及びソースドライバ130が配置されるとともに、該ソースドライバ130に隣接する領域(例えば、図面左隣)に、液晶表示パネル110に配設された各走査ラインSLに対して、引き出し線群PLAを介して走査信号を印加するとともに、トランスファスイッチ回路140にスイッチ切換信号SDを出力するスイッチ駆動部(図示を省略)を備えたゲートドライバ120が配置された構成を有し、スイッチ駆動部において生成されたスイッチ切換信号SDが、ゲートドライバ120に設けられた出力接点(図示を省略)から、並行する2つの信号経路からなる接続配線(配線群LD1、LD2)を介して、トランスファスイッチ回路140の両端に設けられた信号入力接点NL、NRに入力されるように構成されている。
ここで、ゲートドライバ120のスイッチ切換信号SDの出力接点(図示を省略)とトランスファスイッチ回路140間に配設される接続配線のうち、一方の配線群LD1が、トランスファスイッチ回路140の一端側(図中、トランスファスイッチ回路140の左端側)に設けられた信号入力接点NL(NL1〜NL3)に対して、略最短経路となる配線経路で接続されるように配設され、他方の配線群LD2が、トランスファスイッチ回路140の他端側(図中、トランスファスイッチ回路140の右端側)に設けられた信号入力接点NR(NR1〜NR3)に対して、ソースドライバ130の外方(絶縁性基板SUBの縁辺部側)を迂回する配線経路で接続されるように配設された構成を有している。
このような構成を有する表示装置によれば、上述した第3及び第4の実施形態に示した場合と同様に、液晶表示パネル110(画素アレイPXA)の側方領域(液晶表示パネル110の左右領域)にゲートドライバ120が配置されていないので、当該領域を狭く設計して、表示装置の狭額縁化を図ることができる。
なお、図12に示した構成例においては、ゲートドライバ120とトランスファスイッチ回路140とを接続する2つの信号経路のうちの他方側の配線群LD2を、ソースドライバ130の外方を迂回するように配設した構成を示したが、図13に示すように、ソースドライバ130の内方の領域(すなわち、ソースドライバ130とトランスファスイッチ回路140間の領域)に配線群LD2を配設するようにしてもよい。
この場合においても、図8に示したように、ソースドライバ130とトランスファスイッチ回路140との間を接続するトランスファ接続ライン群VLは、少なくとも上記配線群LD2との交差領域において、相互に直交するように配線パターンが形成されている。
このような回路構成によれば、配線群LB2との交差構造に起因して生じる容量成分を均一化して表示信号電圧への影響を抑制することができるとともに、液晶表示パネル110の側方領域及び上下領域を狭額縁化して、製品サイズの小型化を図ることができる。
<第6の実施形態>
次に、本発明に係る表示装置の第6の実施形態について、図面を参照しながら説明する。
図14は、第6の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。また、図15は、本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
上述した第5の実施形態においては、液晶表示パネル110に対して、ソースドライバ130と同一の配置方向(液晶表示パネル110の下方領域)であって、かつ、ソースドライバ130に隣接するように、唯一のゲートドライバ120を配置した構成を有する場合について説明したが、本実施形態においては、ゲートドライバ(スイッチ駆動部を含む)を液晶表示パネル110に配設された走査ラインSLに対応して2分割化し、上記ソースドライバ130の両側方の領域に個別に配置した構成を有している。
具体的には、図14に示すように、本実施形態に係る液晶表示装は、液晶表示パネル110の一方向側(図面下方側)に、トランスファスイッチ回路140及びソースドライバ130が配置されるとともに、該ソースドライバ130の両側方の隣接する領域(図面左隣及び右隣)に、液晶表示パネル110の所定の領域に配設された走査ライン群に対して、各々引き出し線群PLL、PLRを介して走査信号を印加するとともに、トランスファスイッチ回路140の両端に設けられた信号入力接点NL、NRにスイッチ切換信号SDを個別に出力するスイッチ駆動部(図示を省略)を備えた、2分割化された(一対の)ゲートドライバ120L、120Rが各々配置された構成を有している。
ここで、ソースドライバ130の右側方の領域に設けられたゲートドライバ120Rは、引き出し線群PLRを介して、例えば、液晶表示パネル110の上半分(前半)の表示領域に配設された走査ラインSLに接続され、一方、ソースドライバ130の左側方の領域に設けられたゲートドライバ120Lは、引き出し線群PLLを介して、液晶表示パネル110の下半分(後半)の表示領域に配設された走査ラインSLに接続されている。
したがって、液晶表示パネル110の駆動制御動作において、表示期間の前半においては、ゲートドライバ120Rから出力される走査信号が、液晶表示パネル110の最上部の走査ラインから略中央部の走査ライン(液晶表示パネル110の上半分の表示領域の最下部となる走査ライン)まで、下方に向かって順次印加されて各行の表示画素Pxに表示信号電圧(表示データ)が書き込まれ、次いで、表示期間の後半においては、ゲートドライバ120Lから出力される走査信号が、液晶表示パネル110の略中央部の走査ライン(液晶表示パネル110の下半分の表示領域の最上部となる走査ライン)から最下部の走査ラインまで、下方に向かって順次印加されて各行の表示画素Pxに表示信号電圧(表示データ)が書き込まれる動作が、連続的に実行されることにより、所望の画像情報が表示される。
また、ゲートドライバ120Lのスイッチ切換信号SDの出力接点(図示を省略)と、トランスファスイッチ回路140の一端側(図中、トランスファスイッチ回路140の左端側)に設けられた信号入力接点NL(NL1〜NL3)との間には、例えば、略最短経路となる配線経路を有するように接続された配線群LE1が接続され、ゲートドライバ120Rのスイッチ切換信号SDの出力接点(図示を省略)と、トランスファスイッチ回路140の他端側(図中、トランスファスイッチ回路140の右端側)に設けられた信号入力接点NR(NR1〜NR3)との間にも、例えば、略最短経路となる配線経路を有するように接続された配線群LE2が接続されている。
ここで、配線群LE1及びLE2は、同一又は同等の配線長を有するように構成されていることが望ましい。また、ゲートドライバ120L及び120Rにおいて生成されるスイッチ切換信号SD(SD1〜SD3)は、対応する個別の信号相互(例えば、ゲートドライバ120L及び120Rにおいて個別に生成されるスイッチ切換信号SD1相互)が同期し、かつ、同一の信号レベルを有するように設定されている。
このような構成を有する表示装置によれば、各ゲートドライバ120L、120Rとトランスファスイッチ回路140間に配設される接続配線(配線群LE1、LE2)の配線長を均一化することができるとともに、短くすることができるので、該接続配線に付加される抵抗成分及び容量成分に起因する信号遅延や信号レベルの劣化を抑制して、トランスファスイッチ回路140内に配設された切換制御ラインTL(TL1〜TL3)の両端からスイッチ切換信号SDを供給することができ、一層の表示画質の向上を図ることができる。また、表示装置の配線経路を簡略化することができるとともに、表示装置の狭額縁化を図ることができ、表示装置の小型化や製品コストの削減を図ることができる。
なお、図14に示した構成例においては、ソースドライバ130の両側方に配置された各ゲートドライバ120R、120Lにより、液晶表示パネル110の上方又は下方の表示領域ごとに配列された表示画素Pxに、順次表示信号電圧を書き込むように、走査ラインSLの引き出し配線群PLR、PLLが接続された構成を示したが、図15に示すように、ソースドライバ130の両側方に配置された各ゲートドライバ120R、120Lにより、液晶表示パネル110の奇数番目の走査ライン(奇数ライン)又は偶数番目の走査ライン(偶数ライン)に接続された表示画素Pxに、順次表示信号電圧を書き込むように、引き出し配線群PLRがゲートドライバ120Rと奇数ライン間に接続され、引き出し配線群PLLがゲートドライバ120Lと偶数ライン間に接続された構成を適用するものであってもよい。
<第7の実施形態>
次に、本発明に係る表示装置の第7の実施形態について、図面を参照しながら説明する。
図16は、第7の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
上述した第6の実施形態においては、液晶表示パネル110に対して、ソースドライバ130と同一の配置方向(液晶表示パネル110の下方領域)であって、かつ、ソースドライバ130の両側方に隣接するように、2分割されたゲートドライバ(スイッチ駆動部を含む)120R、120Lを個別に配置した構成を示したが、本実施形態においては、上記2つのゲートドライバがソースドライバとともに一体的に形成され、1チップ化された構成を有している。
具体的には、図16に示すように、本実施形態に係る液晶表示装置は、液晶表示パネル110の一方向側(図面下方側)に、トランスファスイッチ回路140が配置されるとともに、時分割シリアルデータからなる表示信号電圧を生成して上記トランスファスイッチ回路140に出力するとともに、液晶表示パネル110の所定の領域に配設された走査ラインSL群に対して、各々引き出し線群PLL、PLRを介して走査信号を印加するとともに、トランスファスイッチ回路140の両端に設けられた信号入力接点NL、NRにスイッチ切換信号SDを個別に出力するゲート・ソースドライバ190が配置された構成を有している。
ここで、ゲート・ソースドライバ190は、上述した第6の実施形態(図14参照)に示した、ゲートトランジスタ120L、120Rとソースドライバ130と、を併存させつつ一体的に形成した構成を有し、例えば、トランスファスイッチ回路140(切換制御ラインTL)の両端に設けられた各信号入力接点NL、NRに対応するように、ゲート・ソースドライバ190の一方側(図面左方側)には、上記ゲートドライバ120Lと同等の機能を有する回路構成部(図中、点線部で示す)CTLが設けられ、他方側(図面右方側)には、上記ゲートドライバ120Rと同等の機能を有する回路構成部(図中、点線部で示す)CTRが設けられている。
そのため、図16に示すように、ゲート・ソースドライバ190の一方側に設けられたスイッチ切換信号SDの出力接点とトランスファスイッチ回路140(切換制御ラインTL)の一端側に設けられた信号入力接点NLとの間には、例えば、略最短経路となる配線経路を有するように接続された配線群LF1が接続され、ゲート・ソースドライバ190の他方側に設けられたスイッチ切換信号SDの出力接点とトランスファスイッチ回路140の他端側に設けられた信号入力接点NRとの間にも、例えば、略最短経路となる配線経路を有するように接続された配線群LF1が接続されている。
ここで、配線群LF1及びLF2は、同一又は同等の配線長を有するように構成されていることが望ましい。また、ゲート・ソースドライバ190の左方及び右方から出力されるスイッチ切換信号SD(SD1〜SD3)は、対応する個別の信号相互が同期し、かつ、同一の信号レベルを有するように設定されている。
なお、液晶表示パネル110の上半分(前半)の表示領域に配設された走査ラインSLは、引き出し線群PLRを介して、例えば、ゲート・ソースドライバ190の右方の回路構成部CTRに接続され、一方、液晶表示パネル110の下半分(後半)の表示領域に配設された走査ラインは、引き出し線群PLLを介して、ゲート・ソースドライバ190の左方の回路構成部CTLに接続されている。
このような構成を有する表示装置によれば、ゲート・ソースドライバ190とトランスファスイッチ回路140間に配設される接続配線(配線群LF1、LF2)の配線長を均一化することができるとともに、短くすることができるので、該接続配線に付加される抵抗成分及び容量成分に起因する信号遅延や信号レベルの劣化を抑制して、一層の表示画質の向上を図ることができる。また、表示装置の配線経路を簡略化することができるとともに、液晶表示パネル110の側方領域を狭く設計して、表示装置の狭額縁化を図ることができ、さらに、ゲートドライバ(スイッチ駆動部を含む)とソースドライバとを一体的に形成して、1チップ化することができるので、周辺回路の部品点数を削減して表示装置の小型化や製品コストの削減を図ることができる。
なお、上述した各実施形態においては、本発明に係る表示装置を液晶表示装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、表示画質の高精細化に伴って表示パネルのデータライン数が増加し、端子間ピッチが狭くなることにより、製造プロセス上、支障が生じる場合等に、本発明の技術思想を良好に適用することができる。したがって、例えば、液晶表示パネルに限らず、有機ELパネル等の他の表示パネルに適用することができることはいうまでもない。さらに、アクティブマトリクス型の駆動方式に対応した表示パネルに適用する場合にあっては、ゲートドライバとスイッチ駆動部とを一体的に構成することができるので、回路構成及び駆動制御方法(制御信号の処理等)の両面において共通化を図ることができる。