KR100708862B1 - 플라즈마 표시 장치 및 그 구동 장치 - Google Patents

플라즈마 표시 장치 및 그 구동 장치 Download PDF

Info

Publication number
KR100708862B1
KR100708862B1 KR1020050135169A KR20050135169A KR100708862B1 KR 100708862 B1 KR100708862 B1 KR 100708862B1 KR 1020050135169 A KR1020050135169 A KR 1020050135169A KR 20050135169 A KR20050135169 A KR 20050135169A KR 100708862 B1 KR100708862 B1 KR 100708862B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
capacitor
electrode
resistor
Prior art date
Application number
KR1020050135169A
Other languages
English (en)
Inventor
이상구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050135169A priority Critical patent/KR100708862B1/ko
Application granted granted Critical
Publication of KR100708862B1 publication Critical patent/KR100708862B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치 및 그 구동장치에 있어서, 선택하지 않을 방전 셀에 대응하는 Y 전극에 인가하는 VscH 전압을 공급하는 전원(VscH)와 선택할 방전 셀에 대응하는 Y 전극에 인가하는 VscL 전압을 공급하는 전원(VscL)사이에 커패시터(CscH)와 저항을 직렬로 연결하여, 초기 구동 시에 발생하는 돌입 전류를 방지함으로써, 소자의 파손을 줄이고, 회로의 안정성을 향상시킨다.
플라즈마 표시 장치, PDP, 돌입전류, 전류억제, 저항

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY AND DRIVING APPARATUS THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 3은 도 2의 구동파형을 생성하기 위한 주사전극구동부의 회로를 나타낸 도면이다.
도 4은 도 2의 구동파형을 생성하기 위한 주사전극구동부의 회로에 대한 다른 예시를 나타낸 도면이다.
도 5는 도 3의 주사 전극 구동부의 회로에서, 플라즈마 표시 장치의 초기 구동시에 커패시터의 충전 경로를 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈 마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.
이러한 플라즈마 표시 장치의 표시 패널은 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 그리고 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 방전 셀을 초기화하는 기간이다. 어드레스 기간은 표시 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하는 기간이다. 그리고 유지 기간은 켜지는 셀에 대해서 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
일반적으로, 플라즈마 표시 장치는, 어드레스 기간에서 선택되지 않는 주사전극에는 소정의 전압인 VscH 전압을 인가하고, 선택할 주사전극에는 VscH 전압보다 낮은 VscL 전압을 인가한다. 이와 같은 구동 전압을 주사 전극에 인가하기 위해 주사 전극 구동 회로는 (VscH-VscL) 전압을 미리 충전하고 있는 커패시터를 사용한다. 이러한 커패시터는, 플라즈마 표시 장치의 초기 구동시에, 양단에 각각 VscH 전압과 VscL 전압이 인가되어 (VscH-VscL) 전압으로 미리 충전된다. 그러나, 커패시터의 양단에 직접 VscH 전압과 VscL 전압을 인가하는 경우에는, 커패시터를 통해 급격한 전류가 발생하여 스위치등의 소자들이 파손될 수 있는 문제가 있었다.
본 발명은 종래 기술의 문제점을 해결하기 위한 것으로서, 초기구동시에 소자를 보호할 수 있는 플라즈마 표시 장치 및 그 구동 장치를 제공하는 것을 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위하여, 본 발명의 한 실시예에 따르면, 복수의 제1 전극, 상기 복수의 제1 전극에 제1단이 연결되고, 제1 전압을 공급하는 제1 전원에 제2단이 연결되는 제1 트랜지스터, 상기 복수의 제1 전극에 제1단이 연결되는 제2 트랜지스터, 상기 제1 전원과 상기 제1 트랜지스터의 접점에 제1단이 연결되는 커패시터, 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 제1단이 연결되는 제3 트랜지스터 및 상기 제1 전원과 제2 전원 사이에 상기 커패시터와 직렬로 연결되는 저항을 포함하고, 상기 제3 트랜지스터를 턴온시에 상기 커패시터에 제1 전압과 제2 전압의 차이에 해당하는 제3 전압이 충전되는 플라즈마 표시 장치가 제공된다. 이때 상기 플라즈마 표시 장치는 초기 동작동안 상기 제1 전원, 커패시터, 저항, 제3 트랜지스터 및 제2 전원의 충전경로를 통해 상기 커패시터에 제3 전압이 충전된다.
그리고, 상기 저항의 제1단은 상기 커패시터의 제2단에 연결되고, 상기 저항의 제2단은 상기 제3 트랜지스터의 제2단에 연결되며, 상기 제3 트랜지스터의 제2단은 상기 제2 트랜지스터의 제2단과 연결되거나 또는, 상기 저항의 제1단은 상기 커패시터의 제2단 및 제2 트랜지스터의 제2단에 연결되고, 상기 저항의 제2단은 상기 제3 트랜지스터의 제2단에 연결될 수 있다. 또는, 상기 저항의 제1단은 상기 제1 트랜지스터와 상기 제1 전원의 접점에 연결되고, 상기 커패시터의 제1단에 제2단이 연결되며, 상기 제2 트랜지스터의 제2단은 상기 제3 트랜지스터의 제2단 및 커패시터의 제2단에 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 복수의 제1 전극 및 상기 복수의 제1 전극과 함께 표시 동작을 수행하는 복수의 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치를 제공한다. 이때, 플라즈마 표시 장치는 상기 복수의 제1 전극 중 선택하지 않는 제1 전극에 제1 전압을 공급하기 위한 제1단과 선택할 제1 전극에 상기 제1 전압보다 낮은 제2 전압을 공급하기 위한 제2단을 갖는 복수의 선택회로를 포함한다. 또한, 상기 제1전압을 공급하는 제1 전원에 제1단이 연결되는 커패시터, 상기 제2전압을 공급하는 제2 전원에 제1단이 연결되는 제1 트랜지스터, 상기 제1 전원과 상기 제2 전원 사이에 상기 커패시터와 직렬로 연결되는 저항을 포함한다. 이때, 상기 구동장치는 상기 제1 트랜지스터를 턴온하여 상기 커패시터에 상기 제1 전압과 제2 전압의 차이에 해당하는 제3 전압이 충전된다.
이때, 상기 구동장치는, 상기 플라즈마 표시 장치의 초기 구동시에, 상기 제1 전원, 제1 트랜지스터, 커패시터, 저항 및 제2 전원의 충전경로를 통해 상기 커패시터에 제3 전압이 충전된다.
그리고, 상기 저항의 제1단은 상기 커패시터의 제2단에 연결되고, 상기 저항의 제2단은 상기 제1 트랜지스터의 제2단에 연결되며, 상기 복수의 선택회로의 제2단은 상기 커패시터의 제2단에 연결되거나, 또는, 상기 저항의 제1단은 상기 커패시터의 제2단에 연결되고, 상기 저항의 제2단은 상기 제1 트랜지스터의 제2단에 연결되며, 상기 복수의 선택회로의 제2단은 상기 제1 트랜지스터의 제2단에 연결될 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명 이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를들어, 유전체층)에 형성되어, 상기 전극에 축적되는 전하를 말한다. 상기 벽전하는 실제로 전극 자체에 접촉하지 않지만, 이하에서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한, 상기 벽전압은 벽전하에 의해서 방전 셀의 벽에 형성되는 전위차를 의미한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치에 대해서 도 1을 참조하여 자세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 "A 전극"이라 함)(A1～Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1～Xn) 및 주사 전극(이하 "Y 전극"이라 함)(Y1～Yn)을 포함한다. 일반적으로 X 전극(X1～Xn)은 각 Y 전극(Y1～Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1～Yn)과 X 전극(X1～Xn)은 A 전극(A1～Am)과 직교하도록 배치된다. 이때, A 전극(A1～Am)과 X 및 Y 전극(X1～Xn, Y1～Yn)이 교차되는 방전 공간이 방전 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화에 의해 리셋 기간, 어드레스 기간 및 유지 기간으로 나눌 수 있다.
어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극 에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.
다음, 도 2를 참조하여 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는 X 전극을 기준 전압(도 2에서는 0V)로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다.
리셋 기간의 하강 기간에서는 X 전극을 Ve 전압으로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vnf 전압까지 점진적으로 감소된다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전 하가 소거된다. 일반적으로 |Vnf-Ve| 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 도 2에서는 램프 형태의 리셋 전압 파형을 도시하였으나, 동일 또는 유사한 기능을 수행하는 다른 형태의 리셋 전압 파형으로 대체될 수 있다.
어드레스 기간에서는, 켜질 방전 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가한다. 이때, VscL 전압이 인가된 Y 전극에 의해 형성되는 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 A 전극에 Va 전압을 인가한다. 그러면, Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+) 벽 전하, A 전극 및 X 전극에 각각 (-) 벽 전하가 형성된다. 여기서, VscL 전압은 Vnf 전압과 같거나 낮은 레벨로 설정될 수 있다. 그리고 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, 선택되지 않는 방전 셀의 A 전극에는 기준 전압이 인가된다. 어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 전극 구동부(400)는 Y 전극(Y1～Yn) 중 VscL 전압의 주사 펄스가 인가될 Y 전극을 선택한다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 하나의 Y 전극이 선택되는 경우, 어드레스 전극 구동부(300)는 해당 Y 전극에 의해 형성된 방전 셀 중 켜질 방전 셀을 선택한다. 즉, 어드레스 전극 구동부(300)는 A 전극(A1～Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.
유지 기간에서는 Y 전극과 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유지 방전 펄스가 반대 위상으로 인가되어 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.
다음으로, 도 2에서 Y전극에 인가하는 구동파형을 생성하는 주사 전극 구동부의 회로에 대해서 도 3을 참조하여 상세하게 설명한다. 이하에서 스위치는 바디 다이오드(도시하지 않음)를 갖는 n 채널 전계 효과 트랜지스터(FET)로 도시하였으나, 동일 또는 유사한 기능을 하는 다른 소자로 대체될 수 있다. 그리고, X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3은 도 2의 구동파형을 생성하기 위한 주사전극구동부의 구동회로 중 그 일부를 나타낸 도면이다.
도 3에 나타낸 바와 같이, 주사전극구동부는 유지구동부(410), 리셋구동부(420) 및 주사구동부(430)를 포함한다.
유지구동부(410)는 전력회수부(411) 및 트랜지스터(Ys, Yg)를 포함한다. 전력회수부(411)는 Vs 전압을 공급하는 전원(Vs)과 0V 전압을 공급하는 전원(GND) 사이에 연결되는 전력회수용 커패시터, 전력회수용 인덕터, 상승경로를 형성하는 스위치 및 하강경로를 형성하는 스위치를 포함한다. 전력회수용 커패시터에는 Vs 전 압과 0V 전압의 중간 전압인 Vs/2 전압이 충전되어 있으며, 상승경로 또는 하강경로를 형성하는 스위치의 턴온에 따라, 전력 회수용 커패시터에 충전된 전압, 전력회수용 인덕터 및 Y 전극 사이에 LC 공진회로에 의한 상승경로 또는 하강경로가 형성된다. 전력회수부는 본 발명과 직접적인 관련이 적으므로, 이하에서 전력회수부에 대한 구체적인 설명 및 도면의 상세한 도시는 생략하였다.
또한, 도 3과 같이, 유지구동부(410)에서, 트랜지스터(Ys)와 트랜지스터(Yg)는 Vs 전압을 공급하는 전원(Vs)과 0V 전압을 공급하는 전원(GND)사이에 직렬로 연결된다. 즉, 트랜지스터(Ys)의 드레인은 전원(Vs)에 연결되고, 소스는 트랜지스터(Yg)의 드레인에 연결되며, 트랜지스터(Yg)의 소스는 전원(GND)에 연결된다. 또한, 트랜지스터(Ys)와 트랜지스터(Yg)의 접점은, 트랜지스터(Ynp)의 드레인에 연결된다. 이에, 유지기간에서, 트랜지스터(Ynp), 트랜지스터(Scl) 및 트랜지스터(Ys)가 턴온하면, Y 전극에 Vs 전압이 인가되며, 트랜지스터(Ynp), 트랜지스터(Scl) 및 트랜지스터(Yg)가 턴온하면, Y 전극에 0V 전압이 인가된다.
리셋구동부(420)는 트랜지스터(Yrr, Ynp, Yfr) 및 제너다이오드(ZD)를 포함하며, 리셋기간의 상승 기간동안에는 Vs 전압에서 Vset(=Vs +(VscH - VscL))까지 점진적으로 증가하는 전압파형을 Y 전극에 인가하고, 리셋기간의 하강기간동안에는 Vs 전압에서 Vnf 전압(또는, VscL 전압)까지 점진적으로 하강하는 전압파형을 Y 전극에 인가한다.
트랜지스터(Yrr)의 소스는 트랜지스터(Ys)와 트랜지스터(Yg)의 접점에 연결 되며, 드레인은 전원(Vs)에 연결된다. 트랜지스터(Ynp)의 드레인은 트랜지스터(Yrr)의 소스에 연결되고, 소스는 제너 다이오드(ZD)의 캐소드에 연결된다. 또한, 제너 다이오드(ZD)의 애노드는 트랜지스터(Yfr)의 드레인에 연결되며, 트랜지스터(Yfr)의 소스는 VscL 전압을 공급하는 전원(VscL)에 연결된다.
여기서, Vnf 전압은 VscL 전압보다 제너 다이오드(ZD)의 항복전압만큼 높은 전압으로 가정하였다. 한편, 제너 다이오드(ZD)는 전원(VscL)과 트랜지스터(Yfr) 사이에 연결되는 것도 가능하다. 또한, Vnf 전압과 VscL 전압이 같다면, 제너 다이오드(ZD)는 구성하지 않을 수도 있다.
리셋기간의 상승기간에서, 트랜지스터(Yrr), 트랜지스터 (Ynp) 및 트랜지스터(Sch)가 턴온되면, Y 전극의 전압이 Vs 전압에서 Vset(= Vs + (VscH-VscL)) 전압까지 점진적으로 증가한다. 이때, (VscH-VscL)전압은 커패시터(CscH)에 미리 충전되어 있는 전압이며, 커패시터(CscH)에 대해서는 이하에 설명되었다. 또한, 리셋기간의 하강기간에서 트랜지스터(Yfr)이 턴온하면, Y 전극의 전압은 Vnf(= VscL 또는, VscL+ZD의 항복전압) 전압까지 점진적으로 하강한다.
주사구동부(430)는 선택회로(431), 커패시터(CscH), 다이오드(DscH) 및 트랜지스터(YscL)를 포함하며, 어드레스 기간에서 켜질 방전셀을 구성하는 Y 전극에는 VscL 전압을 인가하고 그 외의 Y 전극에 VscH 전압을 인가한다. 일반적으로, 어드레스 기간에서 복수의 Y 전극(Y1～Yn)을 순차적으로 선택할 수 있도록 각각의 Y 전극(Y1～Yn)에 선택회로(431)가 IC 형태로 복수 개가 연결되어 있다. 도 3에서는 하나의 Y 전극에 연결되는 선택회로(431)만을 도시하였다.
선택회로(431)는 트랜지스터(Sch, Scl)를 포함한다. 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인의 접점은 Y 전극에 연결된다. 트랜지스터(Sch)의 드레인은 커패시터(CscH)의 일단에 연결된다.
커패시터(CscH)의 일단에는 트랜지스터(Sch)의 드레인 및 다이오드(DscH)의 캐소드가 연결되며, 다이오드(DscH)의 애노드는 VscH 전압을 공급하는 전원(VscH)에 연결된다. 그리고 커패시터(CscH)의 타단에는 트랜지스터(Scl)의 소스가 연결된다. 또한, 전원(VscH)와 전원(VscL)사이에는 커패시터(CscH)와 트랜지스터(YscL)가 직렬로 연결된다.
그리고, 플라즈마 표시 장치의 초기 구동 중 커패시터(CscH)를 충전할 때 발생하는 돌입 전류를 방지하기 위하여, 전원(VscH)와 전원(VscL)사이에 저항(RscH)이 커패시터(CscH)와 직렬로 연결된다.
즉, 도 3에 도시된 것과 같이, 저항(RscH)의 일단은 트랜지스터(YscL)에 연결되고, 타단은 커패시터(CscH)에 연결될 수 있다. 또한, 커패시터(CscH)와 저항(RscH)가 직렬로 연결되도록, 저항(RscH)의 일단은 다이오드(DscH)의 캐소드에 연결되고 타단은 커패시터(CscH)에 연결될 수도 있다.
또한, 도 4에 도시한 것과 같이, 저항(RscH)의 일단은 트랜지스터(YscL)의 드레인에 연결되고, 타단은 커패시터(CscH)와 트랜지스터(Scl)의 접점에 연결될 수도 있다.
이상과 같이 저항(RscH)이 커패시터(CscH)와 연결된 플라즈마 표시 장치는 초기 구동시에 트랜지스터(YscL)가 턴온하면, 커패시터(CscH)에는 VscH 전압과 VscL 전압이 각 단에 인가되며, 이때 발생하는 돌입 전류는 저항(RscH)에 의해 방지된다. 이때, 트랜지스터(YscL)가 턴온되었을 때 커패시터(CscH)의 충전 경로에 포함되어야 하는 것 이외에, 저항의 위치에 대한 특별한 제한은 없다.
한편, 도 3 내지 도 4에서는 각 트랜지스터(Ys, Yg, Yrr, Ynp, Yfr, YscL, Sch, Scl)를 하나의 트랜지스터로 도시하였지만, 각 트랜지스터(Ys, Yg, Yrr, Ynp, Yfr, YscL, Sch, Scl)는 하나의 트랜지스터 또는 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.
도 5는 플라즈마 표시 장치의 초기 구동시에, 도 3에 도시된 주사 전극 구동부의 회로에서 커패시터(CscH)의 충전경로를 나타낸 것이다.
플라즈마 표시 장치의 초기 구동시에, 커패시터(CscH)에 (VscH - VscL)에 해당하는 전압을 충전한다. 이때, 트랜지스터(YscL) 또는 트랜지스터(Yfr) 중 어느 하나를 턴온시켜서, 커패시터(CscH)를 충전시킨다. 도 5에서는 트랜지스터(YscL)이 턴온하여 커패시터(CscH)를 충전시키는 것으로 도시하였다.
도 5에서와 같이, 트랜지스터(YscL)가 턴온하면, 전원(VscH), 다이오드(DscH), 커패시터(CscH), 트랜지스터(YscL) 및 전원(VscL)으로 전류경로가 형성되어, 커패시터(CscH)의 양단에 (VscH-VscL) 전압이 충전된다.
여기서, 커패시터(CscH)에 (VscH-VscL) 전압이 충전되는 순간에, 커패시터의 양 단에는 갑자기 큰 전압차가 발생되어, 전류량이 급격히 증가하는 돌입전류가 흐를 수 있다. 이러한 돌입 전류는 트랜지스터와 같은 소자에 오버슈트(overshoot)를 발생시켜 소자등을 파손시킬 수 있다. 그러나, 도 3 내지 도 5에 도시한 것처럼, 커패시터(CscH)의 충전 경로 상에 저항(RscH)을 직렬로 연결하면, 전류량이 급격히 증가하지 않으므로, 돌입 전류를 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 본 발명에 의하면, 플라즈마 표시 장치의 초기 구동시에 급격한 전류의 상승을 방지하여, 소자를 보호할 수 있다.

Claims (9)

  1. 복수의 제1 전극,
    상기 복수의 제1 전극에 제1단이 연결되고, 제1 전압을 공급하는 제1 전원에 제2단이 연결되는 제1 트랜지스터,
    상기 복수의 제1 전극에 제1단이 연결되는 제2 트랜지스터,
    상기 제1 전원과 상기 제1 트랜지스터의 접점에 제1단이 연결되는 커패시터,
    상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 제1단이 연결되는 제3 트랜지스터 및
    상기 제1 전원과 제2 전원 사이에 상기 커패시터와 직렬로 연결되는 저항을 포함하고,
    상기 제3 트랜지스터를 턴온시에 상기 커패시터에 제1 전압과 제2 전압의 차이에 해당하는 제3 전압이 충전되는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    플라즈마 표시 장치의 초기 동작동안 상기 제1 전원, 커패시터, 저항, 제3 트랜지스터 및 제2 전원의 충전경로를 통해 상기 커패시터에 제3 전압이 충전되는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 저항의 제1단은 상기 커패시터의 제2단에 연결되고, 상기 저항의 제2단은 상기 제3 트랜지스터의 제2단에 연결되며, 상기 제3 트랜지스터의 제2단은 상기 제2 트랜지스터의 제2단과 연결되는 플라즈마 표시 장치.
  4. 제1항에 있어서,
    상기 저항의 제1단은 상기 커패시터의 제2단 및 제2 트랜지스터의 제2단에 연결되고, 상기 저항의 제2단은 상기 제3 트랜지스터의 제2단에 연결되는 플라즈마 표시 장치.
  5. 제1항에 있어서,
    상기 저항의 제1단은 상기 제1 트랜지스터와 상기 제1 전원의 접점에 연결되고, 상기 커패시터의 제1단에 제2단이 연결되며, 상기 제2 트랜지스터의 제2단은 상기 제3 트랜지스터의 제2단 및 커패시터의 제2단에 연결되는 플라즈마 표시 장치.
  6. 복수의 제1 전극 및 상기 복수의 제1 전극과 함께 표시 동작을 수행하는 복수의 제2 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치에 있어서,
    상기 복수의 제1 전극 중 선택하지 않는 제1 전극에 제1 전압을 공급하기 위한 제1단과 선택할 제1 전극에 상기 제1 전압보다 낮은 제2 전압을 공급하기 위한 제2단을 갖는 복수의 선택회로,
    상기 제1전압을 공급하는 제1 전원에 제1단이 연결되는 커패시터,
    상기 제2전압을 공급하는 제2 전원에 제1단이 연결되는 제1 트랜지스터,
    상기 제1 전원과 상기 제2 전원 사이에 상기 커패시터와 직렬로 연결되는 저항을 포함하고,
    상기 제1 트랜지스터를 턴온하여 상기 커패시터에 상기 제1 전압과 제2 전압의 차이에 해당하는 제3 전압이 충전되는 구동장치.
  7. 제6항에 있어서,
    상기 플라즈마 표시 장치의 초기 구동시에, 상기 제1 전원, 제1 트랜지스터, 커패시터, 저항 및 제2 전원의 충전경로를 통해 상기 커패시터에 제3 전압이 충전되는 구동장치.
  8. 제6항에 있어서,
    상기 저항의 제1단은 상기 커패시터의 제2단에 연결되고, 상기 저항의 제2단은 상기 제1 트랜지스터의 제2단에 연결되며, 상기 복수의 선택회로의 제2단은 상기 커패시터의 제2단에 연결되는 구동장치.
  9. 제6항에 있어서,
    상기 저항의 제1단은 상기 커패시터의 제2단에 연결되고, 상기 저항의 제2단은 상기 제1 트랜지스터의 제2단에 연결되며, 상기 복수의 선택회로의 제2단은 상 기 제1 트랜지스터의 제2단에 연결되는 구동장치.
KR1020050135169A 2005-12-30 2005-12-30 플라즈마 표시 장치 및 그 구동 장치 KR100708862B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135169A KR100708862B1 (ko) 2005-12-30 2005-12-30 플라즈마 표시 장치 및 그 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135169A KR100708862B1 (ko) 2005-12-30 2005-12-30 플라즈마 표시 장치 및 그 구동 장치

Publications (1)

Publication Number Publication Date
KR100708862B1 true KR100708862B1 (ko) 2007-04-17

Family

ID=38181670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135169A KR100708862B1 (ko) 2005-12-30 2005-12-30 플라즈마 표시 장치 및 그 구동 장치

Country Status (1)

Country Link
KR (1) KR100708862B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833927B1 (ko) * 2006-06-08 2008-05-30 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라스마 디스플레이 장치 및 플라스마 디스플레이 패널의구동 회로
KR100879287B1 (ko) * 2007-08-02 2009-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 생성기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004272041A (ja) * 2003-03-11 2004-09-30 Pioneer Electronic Corp 容量性負荷駆動装置
KR20050080696A (ko) 2004-02-10 2005-08-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR20050111270A (ko) 2004-05-21 2005-11-24 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004272041A (ja) * 2003-03-11 2004-09-30 Pioneer Electronic Corp 容量性負荷駆動装置
KR20050080696A (ko) 2004-02-10 2005-08-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR20050111270A (ko) 2004-05-21 2005-11-24 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833927B1 (ko) * 2006-06-08 2008-05-30 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라스마 디스플레이 장치 및 플라스마 디스플레이 패널의구동 회로
KR100879287B1 (ko) * 2007-08-02 2009-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 생성기
US8093818B2 (en) 2007-08-02 2012-01-10 Samsung Sdi Co., Ltd. Plasma display and voltage generator thereof

Similar Documents

Publication Publication Date Title
KR100708862B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100599608B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치
KR100839383B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100863969B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20090128526A1 (en) Plasma display device and driving apparatus thereof
KR100670146B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
US8319704B2 (en) Plasma display and driving method thereof
KR100830992B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100766924B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20070056642A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100637513B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100823504B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100823482B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100570767B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100943957B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
EP1939845A2 (en) Plasma Display Device and Driving Method Thereof
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100918047B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080028092A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100667949B1 (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee