KR100670151B1 - 플라즈마 표시 장치 및 그 구동 장치 - Google Patents

플라즈마 표시 장치 및 그 구동 장치 Download PDF

Info

Publication number
KR100670151B1
KR100670151B1 KR1020050074779A KR20050074779A KR100670151B1 KR 100670151 B1 KR100670151 B1 KR 100670151B1 KR 1020050074779 A KR1020050074779 A KR 1020050074779A KR 20050074779 A KR20050074779 A KR 20050074779A KR 100670151 B1 KR100670151 B1 KR 100670151B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
electrodes
electrode
transistor
Prior art date
Application number
KR1020050074779A
Other languages
English (en)
Inventor
이성수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050074779A priority Critical patent/KR100670151B1/ko
Application granted granted Critical
Publication of KR100670151B1 publication Critical patent/KR100670151B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 복수의 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 상기 복수의 제1 전극의 전압이 점진적으로 감소하도록 동작하는 제1 스위치가 연결되어 있고, 상기 복수의 제1 전극과 상기 제1 스위치의 접점에 제2 스위치의 제1단이 연결되어 있다. 그리고 제2 전압을 공급하는 제2 전원과 상기 제2 스위치의 제2단 사이에 제3 스위치가 연결되어 있으며, 상기 제2 전압보다 낮은 제3 전압을 공급하는 제3 전원과 상기 제2 스위치의 제2단 사이에 제4 스위치가 연결되어 있다. 리셋 기간에서는 복수의 방전 셀을 초기화하기 위해서 상기 제3 스위치를 턴온하여 상기 복수의 제1 전극에 상기 제2 전압을 인가한 후에, 상기 제1 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 점진적으로 감소시킨다. 이때, 제2 스위치의 내압이 커지므로, 제1 스위치를 턴온하여 상기 복수의 제1 전극의 전압이 점진적으로 감소하는 기간 중 일부 기간 동안 상기 제4 스위치를 턴온한다. 그러면 제2 스위치의 내압을 감소시킬 수 있다.
PDP, 전극, 방전, 전압, 트랜지스터, 전류 경로, 내압, 하강 기간

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY AND DRIVING APPARATUS THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 3은 도 2의 구동 파형을 생성하기 위한 주사 구동부(400)의 구동 회로를 나타낸 도면이다.
도 4a 및 도 4b는 각각 도 2의 구동 파형 중 리셋 기간에서의 구동 파형을 생성하기 위한 동작 과정을 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.
이러한 플라즈마 표시 장치의 표시 패널은 한 프레임이 각각의 가중치를 가 지는 복수의 서브필드로 분할되어 구동된다. 그리고 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 방전 셀을 초기화하는 기간이다. 어드레스 기간은 표시 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하는 기간이다. 그리고 유지 기간은 켜지는 셀에 대해서 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.
방전 셀을 초기화하기 위해서 리셋 기간에서는 주사 전극의 전압을 점진적으로 감소시켜서 방전 셀에서 약 방전을 일으켜 방전 셀을 초기화한다. 이때, 일반적으로 주사 전극의 전압을 양의 전압(Vs 전압)에서 음의 전압(Vnf 전압)까지 감소시키는데, 이 경우, Vs 전압을 공급하는 전원과 연결되어 있는 스위치와 Vnf 전압을 공급하는 전원과 연결되어 있는 스위치 사이에 연결되어 있는 스위치의 양단에 걸리는 전압은 (Vs-Vnf) 전압이 된다. 따라서, (Vs-Vnf) 전압 이상의 내압을 가진 스위치를 사용하여야 하며, 내압이 큰 스위치는 단가가 높은 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 스위치의 내압을 줄일 수 있는 플라즈마 표시 장치 및 그 구동 장치를 제공하는 것이다.
본 발명의 한 특징에 따르면, 복수의 제1 전극 및 상기 복수의 제1 전극과 함께 표시 동작을 수행하는 복수의 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치가 제공된다. 이 구동 장치는, 상기 복수의 제1 전극과 제1 전압을 공급하 는 제1 전원 사이에 연결되어 상기 복수의 제1 전극의 전압이 점진적으로 감소하도록 동작하는 제1 스위치, 상기 복수의 제1 전극과 상기 제1 스위치의 접점에 제1단이 연결되어 있는 제2 스위치, 제2 전압을 공급하는 제2 전원과 상기 제2 스위치의 제2단 사이에 연결되어 있는 제3 스위치, 그리고 상기 제2 전압보다 낮은 제3 전압을 공급하는 제3 전원과 상기 제2 스위치의 제2단 사이에 연결되어 있는 제4 스위치를 포함하며, 리셋 기간에서 상기 제3 스위치를 턴온하여 상기 복수의 제1 전극에 상기 제2 전압을 인가한 후에, 상기 제1 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 점진적으로 감소하는 기간 중 일부 기간 동안 상기 제4 스위치를 턴온한다.
본 발명의 다른 한 특징에 따르면, 복수의 제1 전극, 상기 복수의 제1 전극과 함께 표시 동작을 수행하는 복수의 제2 전극, 상기 복수의 제1 전극에 각각 연결되어 있으며, 각각 제1단 및 제2단을 가지며 상기 제1단의 전압 또는 상기 제2단의 전압을 대응하는 제1 전극에 인가하는 복수의 선택 회로, 상기 복수의 선택 회로의 제2단과 상기 제1 전압을 공급하는 제1 전원 사이에 연결되어 상기 복수의 제1 전극의 전압이 점진적으로 감소하도록 동작하는 제1 스위치, 상기 복수의 선택 회로의 제2단과 상기 제1 스위치의 접점에 제1단이 연결되어 있는 제2 스위치, 제3 전압을 공급하는 제2 전원과 상기 제2 스위치의 제2단 사이에 연결되어 있는 제3 스위치, 제1단이 상기 제2 스위치의 제2단에 연결되어 있는 인덕터, 상기 제3 전압보다 낮은 제4 전압을 충전하고 있는 커패시터, 그리고 상기 인덕터의 제2단과 상기 커패시터 사이에 연결되어 있는 제4 스위치를 포함하는 플라즈마 표시 장치가 제공된다. 플라즈마 표시 장치는 리셋 기간에서, 상기 제3 스위치를 턴온하여 상기 복수의 선택 회로의 제2단을 통하여 상기 복수의 제1 전극에 상기 제3 전압을 인가한 후에, 상기 제1 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 점진적으로 감소하는 기간 중 일부 기간 동안 상기 제4 스위치를 턴온한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명에서 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 “형성됨”, “축적됨” 또는 “쌓임”과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치에 대해서 도 1을 참조하여 자세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 “A 전극”이라 함)(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, “X 전극”이라 함)(X1∼Xn) 및 주사 전극(이하 “Y 전극”이라 함)(Y1∼Yn)을 포함한다. 일반적으로 X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1∼Yn)과 X 전극(X1∼Xn)은 A 전극(A1∼Am)과 직교하도록 배치된다. 이때, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.
다음, 도 2를 참조하여 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는 X 전극을 기준 전압(도 2에서는 0V)로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vset 전압까지 점진적으로 증가된다. 도 2에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, “약 방전”이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다.
리셋 기간의 하강 기간에서는 X 전극을 Ve 전압으로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vnf 전압까지 점진적으로 감소된다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서는 켜질 방전 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가한다. 이때, VscL 전압이 인가된 Y 전극과 X 전극에 의해 형성되는 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 A 전극에 Va 전압을 인가한다. 그러면, Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+) 벽 전하, A 전극 및 X 전극에 각각 (-) 벽 전하가 형성된다. 여기서, VscL 전압은 Vnf 전압과 같거나 낮은 레벨로 설정될 수 있다. 그리고 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, 선택되지 않는 방전 셀의 A 전극에는 기준 전압이 인가된다. 어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 전극 구동부(400)는 Y 전극(Y1∼Yn) 중 VscL 전압의 주사 펄스가 인가될 Y 전극을 선택한다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 하나의 Y 전극이 선택되는 경우, 어드레스 전극 구동부(300)는 해당 Y 전극에 의해 형성된 방전 셀 중 켜질 방전 셀을 선택한다. 즉, 어드레스 전극 구동부(300)는 A 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.
유지 기간에서는 Y 전극과 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유지 방전 펄스가 반대 위상으로 인가되어 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.
다음으로, 도 3을 참조하여 도 2의 구동 파형을 생성하는 구동 회로에 대해서 상세하게 설명한다. 아래에서 사용되는 스위치는 바디 다이오드(도시하지 않음)를 가지는 n채널 전계 효과 트랜지스터(FET)로 도시하였으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 그리고 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3은 도 2의 구동 파형을 생성하기 위한 주사 구동부(400)의 구동 회로를 나타낸 도면이다.
도 3에 나타낸 바와 같이, 주사 구동부(400)는 유지 구동부(410), 리셋 구동부(420) 및 주사 구동부(430)를 포함한다.
유지 구동부(410)는 전력 회수부(411) 및 트랜지스터(Ys, Yg)를 포함한다. 전력 회수부(411)는 트랜지스터(Yr, Yf), 인덕터(L), 다이오드(Dr, Df) 및 커패시터(Cer)를 포함한다.
트랜지스터(Ys)는 Vs 전압을 공급하는 전원(Vs)과 패널 커패시터(Cp)의 Y 전극 사이에 연결되며, 트랜지스터(Yg)는 0V 전압을 공급하는 전원(0V)과 패널 커패시터(Cp)의 Y 전극 사이에 연결되어 있다. 이때, 트랜지스터(Ys)는 Y 전극에 Vs 전압을 인가하며, 트랜지스터(Yg)는 Y 전극에 0V 전압을 인가한다.
트랜지스터(Ys, Yg)의 접점에 커패시터(Cer)의 제1단이 연결되어 있으며, 커패시터(Cer)에는 Vs 전압과 0V 전압의 중간 정도의 전압(Vs/2)이 충전되어 있다. 그리고 Y 전극에 제1단이 연결된 인덕터(L)의 제2단에 트랜지스터(Yr)의 소스가 연결되고 커패시터(Cer)의 제1단에 트랜지스터(Yr)의 드레인이 연결되어 있으며, 인덕터(L)의 제2단에 트랜지스터(Yf)의 드레인이 연결되고 커패시터(Cer)의 제1단에 트랜지스터(Yf)의 소스가 연결되어 있다.
그리고 트랜지스터(Yr)의 소스와 인덕터(L) 사이에 다이오드(Dr)가 연결되어 있고, 트랜지스터(Yf)의 드레인과 인덕터(L) 사이에 다이오드(Df)가 연결되어 있다. 다이오드(Dr)는 트랜지스터(Yr)가 바디 다이오드를 가질 경우 패널 커패시터(Cp)의 전압을 증가시키는 상승 경로를 설정하기 위한 것이고, 다이오드(Df)는 트랜지스터(Yf)가 바디 다이오드를 가질 경우 Y 전극의 전압을 하강시키는 하강 경로를 설정하기 위한 것이다. 이때, 트랜지스터(Yr, Yf)가 바디 다이오드를 가지지 않는다면 다이오드(Dr, Df)가 제거될 수도 있다. 이와 같이 연결된 전력 회수부(411)는 인덕터(L)와 패널 커패시터(Cp)의 공진을 이용하여 Y 전극의 전압을 0V 전압에 서 Vs 전압으로 증가시키거나 Vs 전압에서 0V 전압으로 감소시킨다.
한편, 전력 회수부(411)에서 인덕터(L), 다이오드(Df) 및 트랜지스터(Yf) 사이의 연결 순서는 바뀔 수 있으며, 인덕터(L), 다이오드(Dr) 및 트랜지스터(Yr1) 사이의 연결 순서도 바뀔 수 있다. 예를 들어, 인덕터(L)가 트랜지스터(Yr, Yf)의 접점과 전력 회수용 커패시터(Cer) 사이에 연결될 수도 있다. 또한 도 3에서는 인덕터(L)가 트랜지스터(Yr, Yf)의 접점에 연결되었지만, 트랜지스터(Yr)에 의해 형성되는 상승 경로 및 트랜지스터(Yf)에 의해 형성되는 하강 경로 상에 각각 인덕터가 연결될 수도 있다.
리셋 구동부(420)는 트랜지스터(Yrr, Yfr, Ypp, Ynp), 커패시터(Cset), 제너 다이오드(ZD) 및 다이오드(Dset)를 포함하며, 리셋 기간의 상승 기간에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시키고, 리셋 기간의 하강 기간에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다.
(Vset-Vs) 전압을 공급하는 전원(Vset-Vs)에 드레인이 연결된 트랜지스터(Yrr)의 소스가 Y 전극에 연결되어 있고, 트랜지스터(Yrr)의 소스에 드레인이 연결된 트랜지스터(Ynp)의 소스가 Y 전극에 연결되어 있다. 그리고 트랜지스터(Yrr)의 소스에 드레인이 연결된 트랜지스터(Ypp)의 소스가 트랜지스터(Ys, Yg)의 접점에 연결되어 있다. 트랜지스터(Ypp)의 소스와 트랜지스터(Yrr)의 드레인 사이에 커패시터(Cset)가 연결되어 있으며 이 커패시터(Cset)는 트랜지스터(Yg)가 턴온될 때 (Vset-Vs) 전압으로 충전된다. 또한 트랜지스터(Yrr)의 바디 다이오드로 인한 전류를 차단하기 위해 트랜지스터(Yrr)의 바디 다이오드와 반대 방향으로 다이오드 (Dset)가 연결되어 있다.
그리고 VscL 전압을 공급하는 전원(VscL)과 패널 커패시터(Cp)의 Y 전극 사이에 트랜지스터(Yfr)가 연결되어 있으며, 도 2의 구동 파형에서 Vnf 전압이 VscL 전압보다 높게 형성되어 있으므로, 트랜지스터(Yfr)와 Y 전극 사이에 제너 다이오드(ZD)가 연결되어 있다. 여기서, Vnf 전압은 VscL 전압보다 항복 전압만큼 높은 전압으로 가정하였다. 한편, 제너 다이오드(ZD)는 (VscL)과 트랜지스터(Yfr) 사이에 연결될 수도 있다. 그리고 Vnf 전압이 VscL 전압보다 높게 형성되어 있으므로 트랜지스터(YscL)가 턴온될 때, 트랜지스터(Yfr)의 바디 다이오드를 통하여 전류 경로가 형성될 수 있다. 따라서, 트랜지스터(Yfr)의 바디 다이오드를 통한 전류 경로를 차단하기 위해 트랜지스터(Yfr)는 백투백(back-to-back) 형태로 형성될 수 있다.
주사 구동부(230)는 선택 회로(431), 커패시터(CscH), 다이오드(DscH) 및 트랜지스터(YscL)를 포함하며, 어드레스 기간에서 켜질 방전 셀을 선택하기 위해서 Y 전극에 VscL 전압을 인가하고, 켜지지 않을 방전 셀의 Y 전극에 VscH 전압을 인가한다. 일반적으로 어드레스 기간에서 복수의 Y 전극(Y1∼Yn)을 순차적으로 선택할 수 있도록 각각의 Y 전극(Y1∼Yn)에 선택 회로(431)가 IC 형태로 연결되어 있으며, 이러한 선택 회로(431)를 통하여 주사 전극 구동부(400)의 구동 회로가 Y 전극(Y1-Yn)에 공통으로 연결된다. 도 3에서는 하나의 Y 전극에 연결되는 선택 회로(431)만을 도시하였다.
선택 회로(431)는 트랜지스터(Sch, Scl)를 포함한다. 트랜지스터(Sch)의 소 스와 트랜지스터(Scl)의 드레인은 각각 패널 커패시터(Cp)의 Y 전극에 연결되어 있다. 트랜지스터(Scl)의 소스와 트랜지스터(Sch)의 드레인의 접점에 커패시터(CscH)의 제1단이 연결되어 있고 커패시터(CscH)의 제2단에 트랜지스터(Sch)의 드레인이 연결되어 있다. 그리고 전원(VscL)과 패널 커패시터(Cp)의 Y 전극 사이에 트랜지스터(YscL)가 연결되어 있으며, VscH 전압을 공급하는 전원(VscH)에 애노드가 연결된 다이오드(DscH)의 캐소드가 트랜지스터(Sch)의 드레인에 연결되어 있다. 여기서, 트랜지스터(YscL)가 턴온되어 커패시터(CscH)에는 (VscH-VscL) 전압이 충전된다.
한편, 도 3에서는 각 트랜지스터(Ys, Yg, Yr, Yf, Yrr, YscL, Sch, Scl, Ynp, Ypp)를 하나의 트랜지스터로 도시하였지만, 각 트랜지스터(Ys, Yg, Yr, Yf, Yrr, YscL, Sch, Scl, Ynp, Ypp)는 하나의 트랜지스터 또는 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.
아래에서는 도 4a 및 도 4b를 참고로 하여 도 2의 구동 파형을 생성하는 방법에 대해서 설명한다. 그리고 도 2의 구동 파형 중 리셋 기간에서 Y 전극에 인가되는 전압에 대해서만 설명한다.
도 4a 및 도 4b는 각각 도 2의 구동 파형 중 리셋 기간에서의 구동 파형을 생성하기 위한 동작 과정을 나타낸 도면이다. 먼저, 도 4a가 시작되기 전에 트랜지스터(Yg, Ypp, Ynp, Scl)가 턴온되어 패널 커패시터(Cp)의 Y 전극에 0V 전압이 인가되어 있는 것으로 가정한다.
도 4a를 보면, 리셋 기간의 상승 기간에서는 트랜지스터(Ys)가 턴온되고 트랜지스터(Yg)가 턴오프되어, 전원(Vs), 트랜지스터(Ys, Ypp, Ynp), 트랜지스터 (Scl)의 바디 다이오드 및 패널 커패시터(Cp)의 전류 경로를 통하여 Y 전극에 Vs 전압이 인가된다(①).
이어서, 트랜지스터(Yrr)가 턴온되고 트랜지스터(Ys, Ypp)가 턴오프되어, 전원(Vs), 트랜지스터(Ys), 커패시터(Cset), 트랜지스터(Yrr, Ynp), 트랜지스터(Scl)의 바디 다이오드 및 패널 커패시터(Cp)의 전류 경로를 통하여 Y 전극의 전압이 Vset 전압까지 점진적으로 증가된다(②).
다음, 도 4b를 보면, 리셋 기간의 하강 기간에서는 트랜지스터(Yrr)가 턴오프되고 트랜지스터(Ys)가 턴온되어, 패널 커패시터(Cp), 트랜지스터(Scl), 트랜지스터(Ynp)의 바디 다이오드, 트랜지스터(Ypp), 트랜지스터(Ys)의 바디 다이오드 및 전원(Vs)의 전류 경로를 통하여 Y 전극에 Vs 전압이 인가된다(③).
이어서, 트랜지스터(Yfr)가 턴온되고 트랜지스터(Ys)가 턴오프되어, 패널 커패시터(Cp), 제너 다이오드(ZD), 트랜지스터(Yfr) 및 전원(VscL)의 전류 경로를 통하여 Y 전극의 전압이 Vnf 전압(VscL 전압보다 제너 다이오드(ZD)의 항복 전압만큼 낮은 전압)까지 점진적으로 감소된다(④). 이때, 제너 다이오드(ZD)가 없다면 도 2에 도시된 구동 파형과 같이 Vnf 전압은 VscL 전압과 동일한 전압이 된다. 그리고 Y 전극의 전압이 Vs 전압에서 Vnf 전압까지 점진적으로 감소될 때, 순간적으로 트랜지스터(Yf)를 턴온시킨다(④´). 이렇게 하면, 트랜지스터(Ynp)의 내압을 줄일 수 있다.
구체적으로, 트랜지스터(Yfr)가 턴온되어 Y 전극의 전압이 Vnf 전압까지 감소되면, 트랜지스터(Ynp)의 드레인에는 Vs 전압이 인가되어 있는 상태에서 트랜지스터(Ynp)의 소스의 전압이 Vnf 전압까지 감소되므로, 트랜지스터(Ynp)의 드레인-소스간의 전압 차는 (Vs-Vnf)이 된다. 그러나, 본 발명의 실시 예와 같이, 트랜지스터(Yfr)가 턴온되어 Y 전극의 전압이 Vnf 전압까지 감소되기 전에 순간적으로 트랜지스터(Yf)를 턴온시키면, 인덕터(L), 다이오드(Df), 트랜지스터(Yf) 및 커패시터(Cer)의 전류 경로를 통하여 트랜지스터(Ynp)의 드레인의 전압이 커패시터(Cer)에 충전되어 있는 전압 즉, Vs/2 전압까지 감소된다. 그리고 트랜지스터(Ynp)의 소스의 전압이 Vnf 전압까지 감소되므로, 트랜지스터(Ynp)의 드레인-소스간의 전압 차는 (Vs/2-Vnf)이 된다. 이처럼, 본 발명의 실시 예에 따르면, 종래(Vs-Vnf)에 비해 낮은 내압(Vs/2-Vnf)의 트랜지스터(Ynp)를 사용해도 되므로, 회로 소자의 가격을 절감시킬 수 있다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 리셋 기간에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 감소시킬 때, Vs 전압을 공급하는 전원과 연결된 스위치와 Vnf 전압을 공급하는 전원과 연결된 스위치 사이에 연결되어 있는 스위치의 내압을 줄일 수 있다.

Claims (8)

  1. 복수의 제1 전극 및 상기 복수의 제1 전극과 함께 표시 동작을 수행하는 복수의 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치에 있어서,
    상기 복수의 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 연결되어 상기 복수의 제1 전극의 전압이 점진적으로 감소하도록 동작하는 제1 스위치,
    상기 복수의 제1 전극과 상기 제1 스위치의 접점에 제1단이 연결되어 있는 제2 스위치,
    제2 전압을 공급하는 제2 전원과 상기 제2 스위치의 제2단 사이에 연결되어 있는 제3 스위치,
    상기 제2 전압보다 낮은 제3 전압을 충전하고 있는 커패시터, 그리고
    상기 커패시터와 상기 제2 스위치의 제2단 사이에 연결되어 있는 제4 스위치를 포함하며,
    리셋 기간에서 상기 제3 스위치를 턴온하여 상기 복수의 제1 전극에 상기 제2 전압을 인가한 후에, 상기 제1 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 점진적으로 감소시키고, 상기 복수의 제1 전극의 전압이 점진적으로 감소되는 기간 중 일부 기간 동안 상기 제4 스위치를 턴온하는 구동 장치.
  2. 제1항에 있어서,
    상기 커패시터, 상기 제4 스위치 및 상기 제2 스위치의 제2단에 의해 형성되는 경로 상에 형성되는 인덕터를 포함하며,
    유지 기간에서 상기 제4 스위치가 턴온되는 경우에 상기 커패시터, 상기 인덕터 및 상기 복수의 제1 전극 사이에서 공진이 형성되는 구동 장치.
  3. 제2항에 있어서,
    상기 커패시터와 상기 제2 스위치의 제2단 사이에 연결되어 있는 제5 스위치를 더 포함하며,
    상기 유지 기간에서, 상기 제4 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 감소시키고, 상기 제5 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 증가시키는 구동 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 전원과 상기 제1 스위치 사이 또는 상기 제1 스위치와 상기 복수의 제1 전극 사이에 형성되는 제너 다이오드를 더 포함하는 구동 장치.
  5. 복수의 제1 전극,
    상기 복수의 제1 전극과 함께 표시 동작을 수행하는 복수의 제2 전극,
    상기 복수의 제1 전극에 각각 연결되어 있으며, 각각 제1단 및 제2단을 가지며 상기 제1단의 전압 또는 상기 제2단의 전압을 대응하는 제1 전극에 인가하는 복수의 선택 회로,
    상기 복수의 선택 회로의 제2단과 상기 제1 전압을 공급하는 제1 전원 사이 에 연결되어 상기 복수의 제1 전극의 전압이 점진적으로 감소하도록 동작하는 제1 스위치,
    상기 복수의 선택 회로의 제2단과 상기 제1 스위치의 접점에 제1단이 연결되어 있는 제2 스위치,
    제3 전압을 공급하는 제2 전원과 상기 제2 스위치의 제2단 사이에 연결되어 있는 제3 스위치,
    제1단이 상기 제2 스위치의 제2단에 연결되어 있는 인덕터,
    상기 제3 전압보다 낮은 제4 전압을 충전하고 있는 커패시터, 그리고
    상기 인덕터의 제2단과 상기 커패시터 사이에 연결되어 있는 제4 스위치를 포함하며,
    리셋 기간에서, 상기 제3 스위치를 턴온하여 상기 복수의 선택 회로의 제2단을 통하여 상기 복수의 제1 전극에 상기 제3 전압을 인가한 후에, 상기 제1 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 점진적으로 감소하는 기간 중 일부 기간 동안 상기 제4 스위치를 턴온하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 인덕터의 제2단과 상기 커패시터 사이에 연결되어 있는 제5 스위치, 그리고
    상기 제4 전압보다 낮은 제5 전압을 공급하는 제3 전원 사이에 연결되어 있 는 제6 스위치를 더 포함하며,
    유지 기간에서,
    상기 제5 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 증가시키고, 상기 제3 스위치를 턴온하여 상기 복수의 제1 전극에 상기 제2 전압을 인가하며, 상기 제4 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 감소시키고, 상기 제6 스위치를 턴온하여 상기 복수의 제1 전극에 상기 제5 전압을 인가하는 플라즈마 표시 장치.
  7. 제6항에 있어서,
    상기 제1 스위치는 백투백(back-to-back)으로 연결된 두 트랜지스터를 포함하는 플라즈마 표시 장치.
  8. 제6항에 있어서,
    상기 제1 전원과 상기 제1 스위치 사이 또는 상기 제1 스위치와 상기 복수의 제1 전극 사이에 형성되는 제너 다이오드를 더 포함하는 플라즈마 표시 장치.
KR1020050074779A 2005-08-16 2005-08-16 플라즈마 표시 장치 및 그 구동 장치 KR100670151B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050074779A KR100670151B1 (ko) 2005-08-16 2005-08-16 플라즈마 표시 장치 및 그 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074779A KR100670151B1 (ko) 2005-08-16 2005-08-16 플라즈마 표시 장치 및 그 구동 장치

Publications (1)

Publication Number Publication Date
KR100670151B1 true KR100670151B1 (ko) 2007-01-16

Family

ID=38013947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074779A KR100670151B1 (ko) 2005-08-16 2005-08-16 플라즈마 표시 장치 및 그 구동 장치

Country Status (1)

Country Link
KR (1) KR100670151B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823482B1 (ko) * 2007-03-12 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100908719B1 (ko) * 2007-03-13 2009-07-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100911963B1 (ko) 2007-02-23 2009-08-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911963B1 (ko) 2007-02-23 2009-08-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치
US8044885B2 (en) 2007-02-23 2011-10-25 Samsung Sdi Co., Ltd. Driving device of plasma display panel and method
KR100823482B1 (ko) * 2007-03-12 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100908719B1 (ko) * 2007-03-13 2009-07-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Similar Documents

Publication Publication Date Title
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100863969B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839370B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100708862B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100839383B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100599608B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치
KR100786876B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20080174520A1 (en) Apparatus and driving method of plasma display
KR100859696B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100852692B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100708853B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100570767B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100943957B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100766924B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100823482B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100918047B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739641B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100590070B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080044088A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20070056642A (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091229

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee