KR100599608B1 - 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 - Google Patents

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 Download PDF

Info

Publication number
KR100599608B1
KR100599608B1 KR1020050032691A KR20050032691A KR100599608B1 KR 100599608 B1 KR100599608 B1 KR 100599608B1 KR 1020050032691 A KR1020050032691 A KR 1020050032691A KR 20050032691 A KR20050032691 A KR 20050032691A KR 100599608 B1 KR100599608 B1 KR 100599608B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
electrically connected
scan
supplying
Prior art date
Application number
KR1020050032691A
Other languages
English (en)
Inventor
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050032691A priority Critical patent/KR100599608B1/ko
Application granted granted Critical
Publication of KR100599608B1 publication Critical patent/KR100599608B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치와 플라즈마 표시 패널의 구동장치에 관한 것이다. 본 발명에 따르면 주사 구동부에서 유지방전 전압이 인가되는 메인 경로상에 형성되어 유지 구동부의 전압이 유지방전 전압 이상/이하로 변하지 않도록 하는 스위치(Ypp)와 스위치(Ynp)의 소스를 서로 연결한다. 이와 같이 하면 두 개의 스위치를 하나의 게이트 드라이버로 구동하여 구동 회로를 간소화함으로써 제작단가를 낮출 수 있다.
플라즈마 표시 장치, 스위치, 게이트 드라이버

Description

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치{PLASMA DISPLAY DEVICE AND DRIVING APPARATUS OF PLASMA DISPLAY PANEL}
도 1은 종래기술에 따른 Y 전극 구동부의 회로도이다.
도 2는 도 1의 회로의 구동 파형도 및 스위칭 타이밍도이다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 구성도이다.
도 4는 본 발명의 제1 실시예에 따른 Y 전극 구동부의 회로도이다.
도 5는 도 3의 회로의 구동 파형도 및 스위칭 타이밍도이다.
도 6은 본 발명의 제2 실시예에 따른 Y 전극 구동부의 회로도이다.
본 발명은 플라즈마 표시 장치에 관한 것으로, 특히 플라즈마 표시 장치의 구동 회로에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다.
플라즈마 표시 장치는 플라즈마 표시 패널의 한쪽 면에 서로 평행인 주사 전 극(이하, Y 전극이라고 함) 및 유지 전극(이하, X 전극이라고 함)이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 X 전극은 각 Y 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.
일반적으로 플라즈마 디스플레이 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
도 1은 종래기술에 따른 Y 전극 구동회로도이고, 도 2는 도 1의 구동 파형도 및 스위칭 타이밍도를 나타낸 것이다.
도 1에 도시된 바와 같이, 종래의 Y 전극 구동회로는 리셋 구동부(10), 주사 구동부(20) 및 유지 구동부(30)를 포함한다.
리셋 구동부(10)는 리셋 기간에서 상승하는 전압(Vset)까지 리셋 파형을 생성하는 상승 램프 스위치(Yrr), 전압(Vnf)까지 하강하는 리셋 파형을 생성하는 하강 램프부 스위치(Yfr), 전원(Vset, Vnf), 플로팅 전원으로 동작하는 커패시터(Cset) 및 스위치(Ypp, Ynp)를 포함한다.
주사 구동부(20)는 어드레스 기간에서 주사펄스를 생성하며, 선택되지 않는 주사 전극에 인가되는 전압을 공급하는 전원(VscH, VscL), 전압(VscH-VscL)이 저장 된 커패시터(Csc), 스위치(YscL) 및 각각의 Y 전극에 연결되는 복수의 스캔 IC(Scan IC)를 포함한다. 각각의 스캔 IC는 패널 커패시터(Cp)에 고전압(VscH)을 패널 커패시터에 공급하는 스위치(SCH)와 스위치(YscL)로부터 전달되는 저전압(VscL)을 공급하는 스위치(SCL)를 포함한다.
유지 구동부(30)는 유지 기간에서 유지방전 펄스를 생성하며, 무효전력 회수회로를 구성하는 커패시터(Cer), 스위치(Yr, Yf), 다이오드(Dr, Df), 인덕터(L) 및 전원(Vs)과 접지(GND) 사이에 연결되어 패널 커패시터의 전압(Vs 또는 0V)을 공급하는 스위치(Ys, Yg)를 포함한다.
이러한 종래의 구동회로에서는 도 2에 도시한 바와 같이, 리셋 기간에 Y 전극에 상승 리셋 파형이 인가될 때에는 스위치(Ypp)를 오프시켜서 유지 구동부(30)에 유지방전 전압(Vs)보다 높은 전압이 걸리는 것을 방지하며, 유지 구동부(30)에서 Y 전극으로 연결되는 전류 경로를 차단함으로써 커패시터(Cset)와 스위치(Yrr)를 통하여 전압(Vs)보다 높은 전압이 Y 전극에 인가되도록 한다. 또한, 리셋 기간에 Y 전극에 음의 전압(Vnf)까지 하강 리셋 파형이 인가될 때 및 어드레스 기간에서 선택된 방전셀에 음의 전압(VscL)이 인가될 때 스위치(Ynp)를 오프시켜서 스위치(Yg, Ypp)의 바디 다이오드에 의해 전위가 접지전압으로 클램핑 되는 것을 막아준다.
그런데, 이와 같이 스위치(Ynp)와 스위치(Ypp)를 추가할 경우에 각각의 스위치를 구동하기 위한 게이트 드라이버를 별도로 설치해야 하므로 회로가 복잡해지며 제작비용이 상승한다.
본 발명이 이루고자 하는 기술적 과제는 간단한 회로 구현이 가능한 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동장치를 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 열 방향으로 배열되어 있는 다수의 어드레스 전극, 행 방향으로 배열되어 있는 주사 전극 및 유지 전극을 포함하는 표시 패널 및 상기 주사전극에 전압을 공급하기 위한 주사 구동부를 포함하며,
상기 주사 구동부는,
접점이 상기 주사 전극에 전기적으로 연결되는 제1 트랜지스터와 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터를 통하여 선택된 주사 전극에 주사 전압을 공급하고 상기 제1 트랜지스터를 통하여 비선택된 주사 전극에 비주사 전압을 공급하는 선택 회로, 상기 제2 트랜지스터를 통하여 상기 주사 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 가지는 유지방전 펄스를 인가하는 제1 구동부, 상기 제2 트랜지스터를 통하여 상기 주사 전극에 상기 제2 전압보다 낮은 전압을 인가하는 제2 구동부, 상기 제2 트랜지스터를 통하여 상기 주사 전극에 상기 제2 전압보다 높은 전압을 인가하는 제3 구동부 및 상기 제1 내지 제3 구동부가 연결되며 상기 유지방전 펄스가 인가되는 메인 경로상에 형성되고, 각각의 소스가 전기적으로 연결되며 각각의 게이트가 하나의 게이트 드라이버에 전기적으로 연결된 제3 트랜지스터 및 제4 트랜지스터를 포함한다.
본 발명의 특징에 따른 플라즈마 표시 패널의 구동장치는 주사 전극, 유지 전극 및, 상기 주사 전극과 상기 유지 전극 사이에 형성되는 패널 커패시터를 포함하는 플라즈마 표시 패널의 구동장치로서,
유지방전을 위한 제1 전압을 공급하는 제1 전원과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제1 트랜지스터 및 제2 트랜지스터를 포함하는 유지방전 전압 생성부, 제1 커패시터 및 상기 제1 커패시터의 제1단에 제1단이 전기적으로 연결되며 리셋 기간에 상기 주사 전극에 상기 제2 전압보다 높은 제3 전압까지 점진적으로 상승하는 파형이 인가되도록 동작하는 제3 트랜지스터를 포함하는 상승리셋 전압 생성부, 상기 제2 전압보다 낮은 제4 전압을 공급하는 제3 전원과 상기 주사 전극 사이에 전기적으로 연결되며 리셋 기간에 상기 주사 전극에 상기 제4 전압까지 점진적으로 하강하는 파형이 인가되도록 동작하는 제4 트랜지스터를 포함하는 하강 리셋 전압 생성부, 상기 제3 트랜지스터의 제2단에 드레인이 연결되는 제5 트랜지스터 및 상기 제5 트랜지스터의 소스에 소스가 전기적으로 연결되고 상기 제1 트랜지스터와 제2 트랜지스터의 접점에 드레인이 전기적으로 연결되는 제6 트랜지스터를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 표시 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다.
표시 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 제1 전극(Y1~Yn)(이하, Y 전극이라고 함) 및 제2 전극(X1~Xn)(이하, X 전극이라고 함)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다.
한편, 도 2에 도시한 바와 같이 종래의 Y 전극 구동부의 스위치(Ypp)와 스위 치(Ynp)는 각각 온/오프 중 어느 상태로도 동작이 가능한 "Don't Care" 기간을 가진다(도 2에서는 이 기간을 "D"로 표시하였다). 그리고 스위치(Ypp)가 턴 온된 상태에서 스위치(Ynp)는 턴 온 상태를 유지하거나 "Don't Care"로 동작하며, 마찬가지로 스위치(Ynp)가 턴 온된 상태에서 스위치(Ypp)는 턴 온 상태를 유지한다. 또한, 스위치(Ypp)가 턴 오프된 상태에서 스위치(Ynp)는 "Don't Care"로 동작하며, 스위치(Ynp)가 턴 오프된 상태에서 스위치(Ypp)는 "Don't Care"로 동작한다. 따라서, 스위치(Ypp)와 스위치(Ynp)는 동일한 구동 신호로서 구동이 가능하다. 즉, 스위치(Ypp)와 스위치(Ynp)는 동일한 게이트 드라이버로 구동할 수 있다.
또한, FET와 같은 반도체 스위치는 게이트에 소스보다 일정 전압 이상 높은 전압을 인가하면 드레인과 소스 사이에 전류가 흐르도록 동작한다. 따라서 각각의 FET가 동일한 타이밍으로 동작하더라도 소스가 다르면 개별적으로 구동신호를 인가하기 위한 게이트 드라이버를 구비해야 한다. 반대로 말하면, 소스가 서로 연결되어 있으며 동일한 타이밍으로 동작하는 복수의 FET는 하나의 게이트 드라이버로 구동이 가능하다. 그런데, 앞서 기술한 바와 같이 종래의 Y 전극 구동회로에서 스위치(Ypp)와 스위치(Ynp)는 동일한 신호로 구동이 가능하므로 스위치(Ypp)와 스위치(Ynp)는 하나의 게이트 드라이버로 동시에 구동할 수 있다.
그러므로 이하에서는 스위치(Ypp)와 스위치(Ynp)를 하나의 게이트 드라이버로 구동하기 위한 회로에 대해서 알아본다.
도 4는 본 발명의 제1 실시예에 따른 Y 전극 구동부(320)의 상세 회로도이다.
도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 Y 전극 구동부(320)는 리셋 구동부(321), 주사 구동부(322), 유지 구동부(323) 및 스캔 IC(Scan IC)를 포함한다.
리셋 구동부(321)는 전원(Vset-Vs)에 연결되어 리셋 기간에 Y 전극에 점진적으로 상승하는 파형을 인가하는 상승 램프 스위치(Yrr)와, 전원(Vset-Vs)에 연결되어 전압(Vset-Vs)을 충전하는 커패시터(Cset), 음의 전압을 공급하는 전원(Vnf)에 연결되며 리셋 기간에 Y 전극에 점진적으로 하강하는 파형을 인가하는 하강 램프 스위치(Yfr), 스위치(Ypp) 및 스위치(Ynp)를 포함한다. 이때 스위치(Ypp)와 스위치(Ynp)의 소스는 서로 연결되어 있으며, 하나의 게이트 드라이버(도시하지 않음)로 구동된다.
주사 구동부(322)는 어드레스 기간에서 주사펄스를 생성하며, 선택되지 않는 주사 전극에 인가되는 전압을 공급하는 전원(VscH, VscL), 전압(VscH-VscL)이 저장된 커패시터(Csc), 스위치(YscL) 및 각각의 Y 전극에 연결되는 복수의 스캔 IC를 포함한다. 스캔 IC는 복수의 Y 전극에 각각 연결되며 패널 커패시터(Cp)에 비주사전압(VscH)을 공급하는 스위치(SCH)와 주사전압(VscL)을 공급하는 스위치(SCL)를 포함하는 복수의 선택회로로 이루어진다.
유지 구동부(323)는 유지 기간에서 유지방전 펄스를 생성하며, 무효전력 회수회로를 구성하는 커패시터(Cer), 스위치(Yr, Yf), 다이오드(Dr, Df), 인덕터(L) 및 전원(Vs)과 접지(GND) 사이에 연결되어 패널 커패시터의 전압 Vs와 0V를 각각 공급하는 스위치(Ys)와 스위치(Yg)를 포함한다.
여기서, 패널 커패시터(Cp)는 X 전극과 Y 전극 사이의 커패시턴스 성분을 등가적으로 나타낸 것이다. 또한, 편의상 패널 커패시터(Cp)의 X 전극은 접지 단자에 연결된 것으로 표시하였으나, 실제로 X 전극에는 X 전극 구동부(340)가 연결되어 있다. 또한, 도 4에서 각 부의 스위치는 n 채널형 MOSFET로 표시하였으며, 각각의 스위치는 바디 다이오드를 포함할 수 있다.
다음에는 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 구동회로의 구동방법을 보다 상세하게 설명한다.
도 5는 본 발명의 제1 실시예에 따른 구동회로의 구동 파형도와 스위칭 타이밍도를 나타낸 것이다. 도 5에서 Yp는 스위치(Ypp)와 스위치(Ynp)를 동시에 구동하는 신호이다.
먼저, 커패시터(Cset)에 전압(Vset-Vs)이 충전되어 있다고 가정한다. 이와 같은 전압의 충전은 유지 방전부(323)의 스위치(Yg)를 턴 온 함으로써 쉽게 수행할 수 있다.
리셋 기간에서, 스위치(Ys, Ynp, Ypp)를 턴 온하여 패널 커패시터(Cp)에 전압(Vs)을 인가한 상태에서, 스위치(Ypp)와 스위치(Ynp)를 턴 오프하고 스위치(Yrr)와 스위치(SCL)를 턴 온 한다. 그러면, 스위치(Ys)와 연결된 커패시터(Cset)의 제1 단자에 전압(Vs)이 공급되며, 커패시터(Cset)에는 전압(Vset-Vs)이 미리 충전되어 있기 때문에 전원(Vset-Vs)에 연결된 커패시터(Cset)의 제2 단자의 전압은 전압(Vset)이 된다. 따라서, 커패시터(Cset)의 제2 단자의 전압(Vset)은 스위치(Yrr)와 스캔 IC의 로우 사이드 스위치(SCL)를 통해 패널 커패시터(Cp)의 Y 전극에 공급된 다. 이때, 스위치(Yrr)는 소스-드레인 사이에 일정한 전류를 흐르게 하는 램프 스위치이기 때문에, 커패시터(Cp)의 Y 전극에는 전압(Vs)부터 전압(Vset)까지 서서히 상승하는 전압이 인가된다. 또한, 스위치(Ypp)와 스위치(Ynp)는 턴 오프되어 있으므로, 높은 리셋 전압(Vset)이 유지 구동부(323)로 전달되는 것을 방지한다.
다음, 스위치(Ys)를 턴 온 한 상태에서 스위치(Ypp)와 스위치(Ynp)를 턴 온하고 스위치(Yrr)를 턴 오프 하여 Y 전극 전압을 전압(Vs)까지 낮춘다. 그리고, 스위치(Yfr)를 턴 온 하고 스위치(Ypp)와 스위치(Ynp)를 턴 오프하면, 패널 커패시터(Cp)의 Y 전극의 전압은 전압(Vs)에서 음의 전압(Vnf)까지 서서히 하강한다. 이때, 스위치(Ypp)와 스위치(Ynp)는 턴 오프 상태이므로 낮은 전압(Vnf)이 유지 구동부(323)로 전달되지 않는다.
다음, 어드레스 기간에서는 스위치(Yfr, SCL)를 턴 오프하고 스위치(YscL) 및 모든 선택회로의 스위치(SCH)를 턴 온하여 모든 Y 전극에 비주사 전압(VscH)을 인가한 상태에서 Y 전극에 연결된 각 선택회로의 스위치(SCL)를 턴 온하는 동작을 통하여 Y 전극에 순차적으로 주사 전압(VscL)을 인가한다. 어드레스 기간에도, 스위치(Ypp)와 스위치(Ynp)는 계속 턴 오프 상태를 유지하여 유지 구동부(323)를 보호한다.
이후, 유지 기간에서는 스위치(SCL)가 턴 온된 상태에서 스위치(Ys)와 스위치(Yg)가 교대로 턴 온되어 Y 전극에 유지방전 전압이 인가된다. 그밖에 전력 회수회로의 동작은 본 발명이 속하는 기술분야의 통상의 지식을 가진 자라면 알 수 있는 바 이하 설명을 생략한다.
한편, 본 발명의 제1 실시예에서는 스위치(Ynp)를 커패시터(Cset)와 스위치(Ypp) 사이에 연결하였으나, 본 발명의 제2 실시예로서 도 6과 같이 스위치(Ynp)를 커패시터(Cset)-스위치(Ypp)의 접점과 유지 구동부(323) 사이에 연결할 수 있다.
이와 같이 본 발명의 제1 및 제2 실시예에 따르면 유지 방전 전류가 통과하는 메인 경로 상의 스위치(Ypp)와 스위치(Ynp)의 소스를 공통으로 연결하고 이들 스위치를 하나의 게이트 드라이버로 구동함으로써 게이트 드라이버의 개수를 줄일 수 있다.
또한, 본 발명의 실시예에서는 하강 리셋 최종 전압(Vnf)과 주사 전압(VscL)을 다르게 설정하였으나 하강 리셋 최종 전압을 주사 전압과 동일하게 설정하여 전원의 개수를 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
앞서 설명한 바와 같이, 본 발명에 따르면 메인 경로상의 스위치(Ypp)와 스위치(Ynp)의 소스를 서로 연결하고 하나의 게이트 드라이버로 구동하여 구동 회로를 간소화함으로써 제작단가를 낮출 수 있다.

Claims (13)

  1. 열 방향으로 배열되어 있는 다수의 어드레스 전극, 행 방향으로 배열되어 있는 주사 전극 및 유지 전극을 포함하는 표시 패널; 및
    상기 주사전극에 전압을 공급하기 위한 주사 구동부를 포함하며,
    상기 주사 구동부는,
    접점이 상기 주사 전극에 전기적으로 연결되는 제1 트랜지스터와 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터를 통하여 선택된 주사 전극에 주사 전압을 공급하고 상기 제1 트랜지스터를 통하여 비선택된 주사 전극에 비주사 전압을 공급하는 선택 회로;
    상기 제2 트랜지스터를 통하여 상기 주사 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 가지는 유지방전 펄스를 인가하는 제1 구동부;
    상기 제2 트랜지스터를 통하여 상기 주사 전극에 상기 제2 전압보다 낮은 전압을 인가하는 제2 구동부;
    상기 제2 트랜지스터를 통하여 상기 주사 전극에 상기 제2 전압보다 높은 전압을 인가하는 제3 구동부; 및
    상기 제1 내지 제3 구동부가 연결되며 상기 유지방전 펄스가 인가되는 메인 경로상에 형성되고, 각각의 소스가 전기적으로 연결되며 각각의 게이트가 하나의 게이트 드라이버에 전기적으로 연결된 제3 트랜지스터 및 제4 트랜지스터
    를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제3 구동부는,
    상기 제1 구동부에 제1단이 전기적으로 연결되는 제1 커패시터, 상기 제1 커패시터의 제2단에 제1단이 전기적으로 연결되고 상기 메인 경로에 제2단이 전기적으로 연결되는 제5 트랜지스터를 포함하며,
    상기 제3 트랜지스터의 드레인은 상기 제5 트랜지스터의 제2단에 전기적으로 연결되는
    플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제4 트랜지스터의 드레인은 상기 제1 커패시터의 제1단에 전기적으로 연결되는 플라즈마 표시 장치.
  4. 제2항에 있어서,
    상기 제3 및 제4 트랜지스터의 소스는 상기 제1 커패시터의 제1단에 전기적으로 연결되는 플라즈마 표시 장치.
  5. 제1항에 있어서,
    상기 제2 구동부는,
    상기 제2 전압보다 낮은 제3 전압을 공급하는 제1 전원과 상기 메인 경로 사이에 전기적으로 연결되며, 리셋 기간 동안 상기 제3 전압까지 점진적으로 하강하는 전압을 공급하는 제6 트랜지스터; 및
    어드레스 기간 동안 상기 제2 전압보다 낮은 상기 주사 전압을 공급하는 제2 전원과 상기 메인 경로 사이에 전기적으로 연결되는 제7 트랜지스터를 포함하는
    플라즈마 표시 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 구동부는,
    상기 제1 전압을 공급하는 제3 전원과 상기 제2 전압을 공급하는 제4 전원 사이에 직렬로 연결되고 접점이 상기 제4 트랜지스터의 드레인에 전기적으로 연결되는 제8 트랜지스터와 제9 트랜지스터를 포함하는
    플라즈마 표시 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 전압은 접지 전압인 플라즈마 표시 장치.
  8. 제5항에 있어서,
    상기 제3 전압은 상기 주사 전압과 크기가 동일한 플라즈마 표시 장치.
  9. 주사 전극, 유지 전극 및, 상기 주사 전극과 상기 유지 전극 사이에 형성되는 패널 커패시터를 포함하는 플라즈마 표시 패널의 구동장치에 있어서,
    유지방전을 위한 제1 전압을 공급하는 제1 전원과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제1 트랜지스터 및 제2 트랜지스터를 포함하는 유지방전 전압 생성부;
    제1 커패시터 및 상기 제1 커패시터의 제1단에 제1단이 전기적으로 연결되며 리셋 기간에 상기 주사 전극에 상기 제2 전압보다 높은 제3 전압까지 점진적으로 상승하는 파형이 인가되도록 동작하는 제3 트랜지스터를 포함하는 상승리셋 전압 생성부;
    상기 제2 전압보다 낮은 제4 전압을 공급하는 제3 전원과 상기 주사 전극 사이에 전기적으로 연결되며 리셋 기간에 상기 주사 전극에 상기 제4 전압까지 점진적으로 하강하는 파형이 인가되도록 동작하는 제4 트랜지스터를 포함하는 하강 리셋 전압 생성부;
    상기 제3 트랜지스터의 제2단에 드레인이 연결되는 제5 트랜지스터; 및
    상기 제5 트랜지스터의 소스에 소스가 전기적으로 연결되고 상기 제1 트랜지스터와 제2 트랜지스터의 접점에 드레인이 전기적으로 연결되는 제6 트랜지스터를 포함하는
    플라즈마 표시 패널의 구동장치.
  10. 제9항에 있어서,
    상기 제6 트랜지스터의 드레인은 상기 제1 커패시터의 제1단에 전기적으로 연결되는 플라즈마 표시 패널의 구동장치.
  11. 제9항에 있어서,
    상기 제1 및 제2 트랜지스터의 소스는 상기 제1 커패시터의 제1단에 전기적으로 연결되는 플라즈마 표시 패널의 구동장치.
  12. 제9항에 있어서,
    접점이 상기 주사 전극에 전기적으로 연결되는 제7 트랜지스터와 제8 트랜지스터를 포함하며, 상기 제8 트랜지스터를 통하여 선택된 주사 전극에 주사 전압을 공급하고 상기 제7 트랜지스터를 통하여 비선택된 주사 전극에 비주사 전압을 공급하는 선택 회로; 및
    상기 주사 전극과 상기 주사 전압을 공급하는 제4 전원 사이에 전기적으로 연결되는 제9 트랜지스터를 포함하는 주사 전압 생성부
    를 더 포함하는 플라즈마 표시 패널의 구동장치.
  13. 제9항에 있어서,
    상기 제3 또는 제4 트랜지스터가 턴 온될 때 상기 제5 및 제6 트랜지스터를 턴 오프하는 플라즈마 표시 패널의 구동장치.
KR1020050032691A 2005-04-20 2005-04-20 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 KR100599608B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050032691A KR100599608B1 (ko) 2005-04-20 2005-04-20 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032691A KR100599608B1 (ko) 2005-04-20 2005-04-20 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치

Publications (1)

Publication Number Publication Date
KR100599608B1 true KR100599608B1 (ko) 2006-07-13

Family

ID=37184008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032691A KR100599608B1 (ko) 2005-04-20 2005-04-20 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치

Country Status (1)

Country Link
KR (1) KR100599608B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743716B1 (ko) * 2005-08-31 2007-07-30 엘지전자 주식회사 플라즈마 디스플레이 장치
WO2009096670A2 (ko) * 2008-01-30 2009-08-06 Lg Electronics Inc. 플라즈마 디스플레이 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743716B1 (ko) * 2005-08-31 2007-07-30 엘지전자 주식회사 플라즈마 디스플레이 장치
WO2009096670A2 (ko) * 2008-01-30 2009-08-06 Lg Electronics Inc. 플라즈마 디스플레이 장치
WO2009096670A3 (ko) * 2008-01-30 2009-09-24 엘지전자 주식회사 플라즈마 디스플레이 장치

Similar Documents

Publication Publication Date Title
KR100599608B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US7978155B2 (en) Plasma display device and driving method thereof
KR100708862B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100863969B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839383B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20090128526A1 (en) Plasma display device and driving apparatus thereof
KR100786876B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100570767B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080044088A (ko) 플라즈마 표시 장치 및 그 구동 장치
US20080266280A1 (en) Plasma display and control method thereof
US20080143644A1 (en) Plasma display device and driving method thereof
KR100918047B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
US8570247B2 (en) Plasma display device, and apparatus and method for driving the same
KR100627422B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100766924B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100823504B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100739641B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20070056642A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20080028092A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee