KR100693886B1 - 박리층용 페이스트 및 적층형 전자 부품의 제조 방법 - Google Patents

Abstract

적층형 전자 부품을 제조하기 위해서 사용하는 박리층용 페이스트로서, 테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트를 포함하는 전극층용 페이스트와 조합하여 사용되고, 세라믹 분말과, 유기 비히클과, 가소제를 포함하고, 상기 유기 비히클 중의 바인더가, 폴리비닐아세탈을 주성분으로 하고, 상기 세라믹 분말과, 상기 바인더 및 가소제의 비(P/B)가, 1.33∼5.56(단, 5.56을 제외한다)으로 제어되어 있는 것을 특징으로 하는 박리층용 페이스트.

Description

박리층용 페이스트 및 적층형 전자 부품의 제조 방법{Paste for exfoliation layer and fabrication method for stack type electronic components}

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴서의 개략적인 단면도,

도 2a∼도 2c는 본 발명의 일 실시형태에 따른 전극층 및 그린 시트의 형성방법을 나타낸 주요부 단면도,

도 3a∼도 3c는 본 발명의 일 실시형태에 따른 접착층의 형성 방법을 나타낸 주요부 단면도,

도 4a, 도 4b 및 도 5a, 도 5b는 본 발명의 일 실시형태에 따른 전극층을 갖는 그린 시트의 적층 방법을 나타낸 주요부 단면도,

도 6a, 도 6b는 본 발명의 다른 실시형태에 따른 전극층을 갖는 그린 시트의 적층 방법을 나타낸 주요부 단면도,

도 7a∼도 7c 및 도 8a∼도 8c는 본 발명의 다른 실시형태에 따른 전극층을 갖는 그린 시트의 적층 방법을 나타낸 주요부 단면도,

도 9a는 실시예 1의 박리층의 표면에 전극층용 페이스트를 1회 인쇄한 후의 박리층의 상태를 나타낸 사진,

도 9b는 실시예 1의 박리층의 표면에 전극층용 페이스트를 3000회 인쇄한 후 의 박리층의 상태를 나타낸 사진,

도 10a는 비교예 1의 박리층의 표면에 전극층용 페이스트를 1회 인쇄한 후의 박리층의 상태를 나타낸 사진,

도 10b는 비교예 1의 박리층의 표면에 전극층용 페이스트를 3000회 인쇄한 후의 박리층의 상태를 나타낸 사진이다.

본 발명은, 적층 세라믹 콘덴서 등의 적층형 전자 부품을 제조하기 위해서 사용하는 박리층용 페이스트와, 이 박리층용 페이스트를 사용한 적층형 전자 부품의 제조 방법에 관한 것이다.

최근 전자 기기의 소형화에 의해, 적층 세라믹 콘덴서 등의 적층형 전자 부품의 소형화·고 성능화가 진행되고 있어, 적층형 전자 부품의 층간 유전체층(1쌍의 내부 전극 사이에 끼워지는 유전체층) 두께는 1㎛ 이하, 적층 수는 800층을 초과하게 되었다. 이러한 전자 부품의 제조 공정에서는, 소성 후에 유전체층을 형성할 수 있는 그린 시트의 두께가 대단히 얇아지므로(통상 1.5㎛ 이하), 인쇄 공법에 의한 전극층 형성시에, 전극층용 페이스트의 용제에 의해 그린 시트가 용해하는, 소위 시트 어택 현상이 문제가 된다. 이 시트 어택 현상은 그린 시트의 결함, 쇼트 불량으로 직결되기 때문에, 박층화를 추진하기 위해서는 절대적으로 해결하지 않으면 안되는 과제이다.

이러한 시트 어택을 해소하기 위해서, 일본 특개소 63-51616호 공보, 일본 특개평 3-250612호 공보, 및 일본 특개평 7-312326호 공보에서는, 전극층용 페이스트를 지지체 필름에 소정 패턴으로 형성한 후에 건조시켜 얻어지는 건식 타입의 전극층을 따로 준비하고, 이 건식 타입의 전극층을, 각 그린 시트의 표면, 또는 그린 시트의 적층체의 표면에 전사하는 소정 패턴의 전극층의 전사법이 제안되어 있다.

그러나, 일본 특개소 63-51616호 공보, 일본 특개평 3-250612호 공보, 및 일본 특개평 7-312326호 공보의 기술에서는, 소정 패턴의 전극층을 지지 필름으로부터 박리하는 것이 어렵다고 하는 과제를 갖고 있었다.

그래서, 본 발명자들은, 지지 필름과 소정 패턴의 전극층의 사이에, 전극층의 박리성을 향상시키기 위한 박리층을 형성하는 기술을 제안했다(일본 특개 2003-197457호 공보 참조).

이 일본 특개 2003-197457호 공보에서는, 박리층을 형성하기 위해서 사용하는 박리층용 페이스트로서는, 바인더를 용제에 용해시킨 유기 비히클 중에 적어도 세라믹 분말과 가소제를 용해시킨 것을 사용하고, 유기 비히클 중의 바인더로서는, 그린 시트에 포함되는 바인더와 동일한, 즉 폴리비닐아세탈계 수지의 하나인 폴리비닐부티랄(아세탈기R=C₃H₇)이 사용되고 있었다. 또, 소정 패턴의 전극층을 형성하기 위해서 사용하는 전극층용 페이스트에 포함되는 유기 비히클 중의 용제로서는, 테르피네올 또는 디히드로테르피네올 등이 사용되어 왔다.

그러나, 테르피네올 또는 디히드로테르피네올을 용제로 사용한 전극층용 페이스트를, 부티랄 수지를 바인더로 한 박리층과 조합하여 사용하면, 전극층용 페이스트의 용제에 의해 박리층이 시트 어택되거나, 또 전극층용 페이스트의 인쇄시에 박리층이 깎여서 찌꺼기가 발생하는 경우가 있었다.

박리층의 시트 어택은 박리층의 표면에 형성되는 전극층이나 여백 패턴층의 번짐 ·크레이터링(하지끼)·핀홀을 발생시키는 원인이 되고, 또 박리층의 깎임은 적층시의 결함(구조 결함)을 발생시키고, 나아가서는 최종물인 적층형 전자 부품의 쇼트 불량을 증대시키게 될 수도 있다.

따라서, 이러한 박리층의 시트 어택과 깎임을 방지하는 것이 강하게 요구되고 있었다.

본 발명의 목적은, 전극층을 형성하기 위한 전극층용 페이스트(필요에 따라 여백 패턴층을 더 형성하기 위한 여백 패턴층용 페이스트)에 대해 시트 어택되지 않고, 게다가 이 페이스트의 인쇄시에 깎이지 않는 박리층을 형성 가능한, 적층형 전자 부품을 제조하기 위해서 사용하는 박리층용 페이스트와, 이 박리층용 페이스트를 사용한 적층형 전자 부품의 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위해서, 본 발명에 의하면,

적층형 전자 부품을 제조하기 위해서 사용하는 박리층용 페이스트로서,

테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트를 포함하는 전극층용 페이스트와 조합하여 사용되고,

세라믹 분말과, 유기 비히클과, 가소제와, 분산제를 포함하고,

상기 유기 비히클 중의 바인더가, 폴리비닐아세탈을 주성분으로 하고,

상기 세라믹 분말과, 상기 바인더 및 가소제의 비(P/B)가, 1.33∼5.56(단, 5.56을 제외한다)으로 제어되어 있는 것을 특징으로 하는 박리층용 페이스트가 제공된다.

본 발명에 의하면,

적층형 전자 부품을 제조하기 위해서 사용하는 박리층용 페이스트로서,

테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트를 포함하는 전극층용 페이스트와 조합하여 사용되고,

세라믹 분말과, 유기 비히클과, 가소제와, 분산제를 포함하고,

상기 유기 비히클 중의 바인더가, 폴리비닐아세탈을 주성분으로 하고,

상기 세라믹 분말 100중량부에 대한 상기 바인더의 함유량이 12∼50중량부(단, 12중량부를 제외한다)인 것을 특징으로 하는 박리층용 페이스트가 제공된다.

바람직하게는, 상기 조합하여 사용하는 전극층용 페이스트는, 케로신, 크실렌, 옥탄올, 노난올, 데칸올, 운데칸올, 아세트산 벤질, 카르비톨, 부틸카르비톨, 및 부틸카르비톨아세테이트로부터 선택되는 1종 또는 2종 이상을 더 포함한다.

바람직하게는, 상기 폴리비닐아세탈은, 중합도가 2000∼3600, 아세탈화도가 66∼74몰%이다.

바람직하게는, 상기 가소제가, 프탈산디부틸(DBP), 프탈산디옥틸(DOP) 및 프탈산부틸벤질(BBP)로부터 선택되는 하나 이상이고, 상기 세라믹 분말 100중량부에 대해 0∼100중량부(단, 0중량부와 100중량부를 제외한다) 함유되어 있다.

바람직하게는, 상기 세라믹분말이, 0.2㎛ 이하의 평균 입경을 갖는 것이다.

바람직하게는, 상기 분산제가, 폴리에틸렌글리콜계 분산제이고, 상기 세라믹 분말 100중량부에 대해 1∼3중량부 함유되어 있다.

바람직하게는, 상기 유기 비히클 중의 용제가, 에틸알콜, 메틸에틸케톤, 메틸이소부틸케톤, 프로판올, 크실렌 및 톨루엔의 1종 이상이고, 불휘발분 농도가 5∼20중량%가 되도록 함유되어 있다.

본 발명에 의하면,

이형 처리가 실시된 제1 지지 시트의 상기 이형 처리측에 박리층을 형성하는 공정과,

상기 박리층의 표면에 전극층을 소정 패턴으로 형성하는 공정과,

상기 전극층의 표면에 그린 시트를 형성하여, 전극층을 갖는 그린 시트를 얻는 공정과,

상기 전극층을 갖는 그린 시트를 적층하여, 그린 칩을 형성하는 공정과,

상기 그린 칩을 소성하는 공정을 갖는 적층형 전자 부품의 제조 방법으로서,

상기 박리층을 형성하기 위한 박리층용 페이스트로서, 상기 어느 하나의 박리층용 페이스트를 사용하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법이 제공된다.

바람직하게는, 상기 제1 지지 시트에 실시된 이형 처리가, 실리콘을 주체로 하는 박리제를 사용한 코팅법에 의해 형성되고, 이 제1 지지 시트의 박리력이 8∼ 20mN/cm(단, 8mN/cm을 제외한다)로 제어되어 있다.

바람직하게는, 상기 제1 지지 시트에 실시된 이형처리가, 알키드수지를 주체로 하는 박리제를 사용한 코팅법에 의해 형성되고, 이 제1 지지 시트의 박리력이 50∼130mN/cm(단, 50mN/cm과 130mN/cm을 제외한다)로 제어되어 있다.

바람직하게는, 박리층용 페이스트에 포함되는 세라믹 분말이, 상기 그린 시트를 형성하기 위한 페이스트에 포함되는 세라믹 분말과 동일하다.

바람직하게는, 상기 박리층의 두께가, 0.05∼0.2㎛이다.

본 발명의 적층형 전자 부품의 제조 방법에 있어서, 상기 그린 시트의 형성 전에, 상기 전극층이 형성되어 있지 않은 상기 박리층의 표면에, 상기 전극층과 동일한 두께로, 또한 상기 그린 시트와 동일한 재질로 구성되어 있는 여백 패턴층을 형성해도 된다.

본 발명의 적층형 전자 부품의 제조 방법에 있어서, 상기 전극층을 갖는 그린 시트를 적층하기 전에, 상기 전극층을 갖는 그린 시트의 반(反) 전극층측 표면에 접착층을 형성하고, 상기 접착층을 개재시켜 상기 전극층을 갖는 그린 시트를 적층해도 된다.

본 발명의 박리층용 페이스트는, 예를 들면 이형 처리가 실시된 제1 지지 시트의 상기 이형 처리측에 박리층을 형성하는 공정과, 상기 박리층의 표면에 전극층을 소정 패턴으로 형성하는 공정과, 상기 전극층의 표면에 그린 시트를 형성하여, 전극층을 갖는 그린 시트를 얻는 공정과, 상기 전극층을 갖는 그린 시트를 적층하여, 그린 칩을 형성하는 공정과, 상기 그린 칩을 소성하는 공정을 갖는 적층형 전 자 부품의 제조방법에 있어서, 상기 박리층을 형성하기 위해서 사용할 수 있다.

본 발명의 박리층용 페이스트는, 그 페이스트를 구성하는 바인더 중에 폴리비닐아세탈을 주성분으로서 함유하고 있다. 본 발명에서 페이스트 중에 함유시키고 있는 폴리비닐아세탈은, 전극층이나 여백 패턴층을 형성하기 위한 전극층용 페이스트나 여백 패턴층용 페이스트 중에 용제로서 포함되는 테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트에 대해 용해 또는 팽윤되기 힘들다(난용(難溶)). 이 때문에, 본 발명의 박리층용 페이스트를 사용해 형성된 박리층은, 전극층용 페이스트나 여백 패턴층용 페이스트에 대해, 시트 어택되지 않는 효과를 갖는다. 그 결과, 본 발명의 박리층용 페이스트를 사용해 형성된 박리층에 대한, 전극층이나 여백 패턴층을 형성하기 위한 전극층용 페이스트나 여백 패턴층용 페이스트의 인쇄성이 안정된다. 구체적으로는, 박리층의 표면에 형성되는 전극층이나 여백 패턴층의 번짐·크레이터링·핀홀의 발생을 억제할 수 있다. 전극층이나 여백 패턴층의 번짐·크레이터링·핀홀은, 박리층의 용해에 의해 지지 시트가 출현함으로써 발생하기 쉬운데, 본 발명의 박리층용 페이스트를 사용해 형성된 박리층은, 전극층용 페이스트나 여백 패턴층용 페이스트에 대해, 시트 어택되지 않으므로, 용해에 의한 전극층이나 여백 패턴층 자신이 금이 가 깨지지 않고, 또한 인쇄가 행해진 경우라도, 찌꺼기 등의 탈락이 발생하지 않는다. 박리층의 표면에 형성되는 전극층이나 여백 패턴층의 번짐·크레이터링·핀홀이 발생하는 경우가 없다.

또한, 이것은, 전극층이나 여백 패턴층을 형성하기 위한 전극층용 페이스트 나 여백 패턴층용 페이스트 중에 용제로서, 상기 테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트에 더해, 또한 방향족계, 탄화수소계, 고급알콜, 에스테르류, 카르비톨계 등의 용제를 병용한 경우에도 동일하다.

또, 본 발명의 박리층용 페이스트를 사용해 형성된 박리층은, 전극층용 페이스트나 여백 패턴층용 페이스트의 인쇄시에 깎여서 찌꺼기가 발생하는 경우가 없다. 이 때문에 적층시의 결함(구조 결함)의 발생이 억제되어, 최종적으로 얻어지는 적층 세라믹 콘덴서 등의 적층형 전자 부품의 쇼트 불량을 경감할 수 있다.

본 발명에 있어서, 바람직하게는 제1 지지 시트의 박리력을 8∼20mN/cm (단, 8 mN/cm을 제외한다), 또는 50∼130mN/cm (단, 50 mN/cm과 130mN/cm을 제외한다)로 제어함으로써, 테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트를 용제로 사용한 전극층용 페이스트와 조합하여 사용해도, 본 발명의 박리층용 페이스트를 사용해 형성된 박리층이 제1 지지 시트로부터 탈락하는 일이 없다.

적층형 전자 부품으로서는, 특별히 한정되지 않지만, 적층 세라믹 콘덴서, 적층 압전 소자, 적층 칩 인덕터, 적층 칩 배리스터, 적층 칩 서미스터, 적층 칩 저항, 그 밖의 표면 실장(SMD) 칩형 전자 부품이 예시된다.

이하에, 본 발명의 실시형태에 관해, 도면에 기초하여 상세히 설명한다.

본 실시형태에서는, 적층 세라믹 전자 부품으로서, 적층 세라믹 콘덴서를 예시하여 설명한다.

적층 세라믹 콘덴서

도 1에 나타낸 바와 같이, 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴서(2)는, 유전체층(10)과 내부 전극층(12)이 번갈아 적층된 구성의 콘덴서 소체(4)를 갖는다. 이 콘덴서 소체(4)의 양 측단부에는, 소체(4)의 내부에서 번갈아 배치된 내부 전극층(12)과 각각 도통하는 1쌍의 외부 전극(6, 8)이 형성되어 있다. 내부 전극층(12)은, 각 측단면이 콘덴서 소체(4)의 대향하는 두 단부의 표면에 번갈아 노출하도록 적층되어 있다. 1쌍의 외부 전극(6, 8)은, 콘덴서 소체(4)의 양단부에 형성되어, 번갈아 배치된 내부 전극층(12)의 노출 단면에 접속되어, 콘덴서 회로를 구성한다.

콘덴서 소체(4)의 외형이나 치수에는 특별히 제한은 없고, 용도에 따라 적절하게 설정할 수 있으며, 통상 외형은 거의 직방체형상으로 하고, 치수는 통상 세로(0.4∼5.6mm)× 가로(0.2∼5.0mm) × 높이(0.2∼1.9mm) 정도로 할 수 있다.

유전체층(10)은, 도 2c 등에 나타낸 그린 시트(10a)를 소성하여 형성되고, 그 재질은 특별히 한정되지 않고, 예를 들면 티탄산칼슘, 티탄산스트론튬 및/또는 티탄산바륨 등의 유전체 재료로 구성된다. 유전체층(10)의 두께는, 본 실시형태에서는, 바람직하게는 5㎛ 이하, 보다 바람직하게는 3㎛ 이하로 박층화되어 있다.

내부 전극층(12)은, 도 2b나 도 2c 등에 나타낸 전극층용 페이스트로 구성되는 소정 패턴의 전극층(12a)을 소성하여 형성된다. 내부 전극층(12)의 두께는, 바람직하게는 1.5㎛ 이하, 보다 바람직하게는 1.0㎛ 이하로 박층화되어 있다.

외부 전극(6, 8)의 재질은, 통상 동이나 동 합금, 니켈이나 니켈 합금 등이 사용되는데, 은이나 은과 팔라듐의 합금 등도 사용할 수 있다. 외부 전극(6, 8)의 두께도 특별히 한정되지 않지만, 통상 10∼50㎛ 정도이다.

적층 세라믹 콘덴서의 제조 방법

다음에, 본 실시형태에 따른 적층 세라믹 콘덴서(2)의 제조 방법의 일례를 설명한다.

박리층의 형성

(1) 본 실시형태에서는, 먼저 도 2a에 나타낸 바와 같이, 캐리어 시트(20) 상에 박리층(22)을 형성한다.

캐리어 시트(20)로서는, 예를 들면 PET 필름 등이 사용되며, 박리성을 개선하기 위해서, 실리콘 등을 주체로 하는 이형제가 코팅되어 있고, 후술하는 박리층(22)으로부터의 캐리어 시트(20)의 박리력이, 바람직하게는 8∼20mN/cm(단, 8mN/cm을 제외한다), 보다 바람직하게는 10∼15mN/cm의 범위로 제어되어 있다. 또, 알키드수지를 주체로 하는 박리제를 사용한 코팅이 되어 있어, 후술하는 박리층(22)으로부터의 캐리어 시트(20)의 박리력이 바람직하게는 50∼130mN/cm(단, 50mN/cm와 130mN/cm을 제외한다), 보다 바람직하게는 60∼100mN/cm의 범위로 제어되어 있어도 된다.

박리력을 이 범위로 제어해 둠으로써, 후술하는 바와 같이, 테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트를 용제로 사용한 전극층용 페이스트와 조합하여 사용해도, 후술하는 박리층(22)이 캐리어 시트(20)로부터 탈락하는 일이 없다. 캐리어 시트(20)의 두께는, 특별히 한정 되지 않지만, 바람직하게는 5∼100㎛이다.

박리층(22)의 두께는, 바람직하게는 0.05∼0.2㎛, 보다 바람직하게는 0.05∼0.1㎛ 정도가 된다. 박리층(22)의 두께가 너무 얇으면 이것을 형성한 효과가 얻어지지 않게 되는 한편, 박리층(22)이 너무 두꺼우면 후술하는 전극층(12a)(도 2b 참조)이, 캐리어 시트(20)로부터 벗겨지기 힘들어져, 박리시에 전극층(12a)이 파손될 위험이 있다.

박리층(22)의 형성 방법은, 대단히 얇은 층을 균일하게 형성할 수 있는 방법이면 특별히 한정되지 않는데, 본 실시형태에서는, 박리층용 페이스트를 사용한 도포법(예를 들면 와이어 바 코터 또는 다이 코터에 의한)이 사용된다.

본 실시형태에서 사용하는 박리층용 페이스트는, 세라믹 분말과, 유기 비히클과, 가소제와, 분산제를 함유한다. 또한, 통상은 이형제도 함유한다.

세라믹 분말로서는, 후술하는 그린 시트(10a)에 포함되는 세라믹 분말과 동일한 조성의 것이 사용된다. 이렇게 함으로써, 소성 중에 박리층(22)의 성분이 그린 시트(10a)와 반응하더라도 조성이 변동하지 않는다.

세라믹 분말의 입경은, 페이스트 형성·건조 후의 박리층(22)의 두께보다 작은 것이 바람직하다. 구체적으로는 0.2㎛ 이하로 하는 것이 바람직하고, 보다 바람직하게는 0.1㎛ 이하로 한다.

세라믹 분말의 평균 입경이 너무 크면 박리층(22)의 박층화가 곤란해지는 한편, 세라믹 분말의 입경이 너무 작으면 분산이 대단히 어려우므로, 그 하한은 바람직하게는 0.01㎛이다.

세라믹 분말은, 박리층용 페이스트 중의 불휘발분 농도가 5∼20중량%, 보다 바람직하게는 10∼15중량%가 되는 범위로 포함된다. 세라믹 분말의 함유량이 너무 적으면 페이스트 점도가 작아져 도포에 의한 층의 형성이 곤란해지는 한편, 세라믹 분말의 함유량이 너무 많으면 도포 두께를 얇게 하는 것이 곤란해진다.

유기 비히클은 바인더와 용제를 함유한다. 바인더로서는, 본 실시형태에서는 폴리비닐아세탈계 수지의 하나인 폴리비닐아세탈(아세탈기 R=CH₃)을 주성분으로 한다.

바인더 중의 폴리비닐아세탈의 함유량은, 95중량% 이상인 것이 바람직하고, 보다 바람직하게는 100중량%이다. 극히 미량이기는 하지만, 폴리비닐아세탈과 조합하여 사용하는 것이 가능한 수지로서는, 폴리비닐아세탈 이외의 폴리비닐아세탈계 수지, 아크릴 수지, 에틸셀룰로오스 등이 있다.

폴리비닐아세탈 이외의 폴리비닐아세탈계 수지로서는, 폴리비닐아세트아세탈, 폴리비닐부티랄(아세탈기 R=C₃H₇), 폴리비닐포르말(아세탈기 R=H), 폴리비닐벤잘, 폴리비닐페닐아세탈, 폴리비닐프로피오날, 폴리비닐헥사날, 폴리비닐벤잘 등이 예시된다.

본 실시형태에서 사용하는 폴리비닐아세탈은, 중합도가 2000∼3600인 것이 바람직하고, 보다 바람직하게는 2000∼3000인 것이다. 중합도가 2000 미만에서는 시트 어택을 발생시킬 염려가 있고, 3600을 초과하면 박리층용 페이스트의 점도가 너무 높아지기 때문에, 세라믹 분말의 분산성이 나쁘고 균질한 페이스트가 얻어지 기 어려워지는 경향이 있다.

또, 본 실시형태에서 사용하는 폴리비닐아세탈은, 잔존 아세탈기 양이 통상 3몰% 이하이다.

또, 본 실시형태에서 사용하는 폴리비닐아세탈은, 아세탈화도(아세탈기의 함유량)이 66∼74몰%인 것이 바람직하다.

아세탈화도가 66몰% 미만에서는 시트 어택을 발생시킬 염러가 있고, 74몰%를 초과하면 제조가 매우 곤란하다.

또한, 폴리비닐아세탈의 아세탈화도는, JIS-K6729 「폴리비닐포르말 시험방법」에 준거하고, 잔존 아세탈기 양과 비닐알콜 양을 측정하여, 100으로부터 상기 양 성분량을 차감함으로써 산출할 수 있다.

바인더는, 박리층용 페이스트 중에, 상기 세라믹 분말 100중량부에 대해 12∼50중량부(단, 12중량부를 제외한다), 바람직하게는 20∼30중량부로 함유된다. 바인더량이 너무 적으면 후술하는 전극층(12a) 및 여백 패턴층(24)을 형성할 때에 박리층(22)이 용해되어, 전극 크레이터링이 발생하기 쉬워지는 동시에 500회 이상의 연속 인쇄에 견딜 수 없게 되고, 너무 많으면 전극층(12a) 및 여백 패턴층(24)의 박리가 어려워진다. 바인더 함유량이 세라믹 분말 100중량부에 대해 20∼30중량부일 때, 박리층(22)의 시트 어택이 효과적으로 방지되고, 그 결과, 박리층이 시트 어택되는 것에 기인하는 제판 내측으로의 박리층의 분말의 부착이 없어져, 연속 인쇄할 때의 인쇄 조건의 변동을 초래하지 않게 된다.

또는, 상기 세라믹 분말과, 상기 바인더 및 후술하는 가소제의 비(P/B)가, 1.33∼5.56(단, 5.56을 제외한다), 바람직하게는 1.85∼2.78로 제어되도록 바인더량을 조정한다. (P/B)가 너무 작으면 전극층(12a) 및 여백 패턴층(24)을 형성할 때에 박리층(22)이 용해되어, 전극 크레이터링이 발생하기 쉬워지는 동시에 500회 이상의 연속 인쇄에 견딜 수 없게 되고, 너무 크면 전극층(12a) 및 여백 패턴층(24)의 박리가 어려워지는 결함이 있다.

용제로서는, 특별히 한정되지 않고, 알콜, 아세톤, 메틸에틸케톤(MEK), 미네랄스피릿, 메틸이소부틸케톤(MIBK), 톨루엔, 크실렌, 아세트산에틸 등이 예시되는데, 바람직하게는 알콜, 케톤류, 톨루엔, 크실렌 등, 보다 바람직하게는 에틸알콜, MEK, MIBK, 프로판올, 크실렌 및 톨루엔 중 1종 이상을 사용한다.

용제는, 박리층용 페이스트 중의 불휘발분 농도가 5∼20중량%, 보다 바람직하게는 10∼15중량%가 되는 범위로 함유된다.

가소제로서는, 특별히 한정되지 않지만, 프탈산에스테르, 아디핀산, 인산에스테르, 글리콜류 등이 예시된다. 본 실시형태에서는, 바람직하게는, 아디핀산디옥틸(DOA), 프탈산부틸부틸렌글리콜(BPBG), 프탈산디도데실(DDP), 프탈산디부틸(DBP), 프탈산디옥틸(DOP), 프탈산부틸벤질(BBP), 세바신산디부틸 등이 사용된다. 그 중에서도, DBP, DOP 및 BBP로부터 선택되는 하나 이상을 사용하는 것이 특히 바람직하다. DBP, DOP 및 BBP로부터 선택되는 하나 이상을 사용함으로써 박리 강도가 낮아지는 장점이 있다.

가소제는, 세라믹 분말 100중량부에 대해, 바람직하게는 0∼100중량부(단, 0중량부와 100중량부를 제외한다), 보다 바람직하게는 20∼70중량부로 함유된다. 가소제는, 유기 비히클 중의 바인더의 Tg를 제어하고, 첨가됨으로써 박리층의 박리강도가 어려워지지만, 스택성(적층시의 접착성)은 개선된다. 기본적으로 가소제의 첨가는 제로여도 문제없지만, 스택성·전사 등을 개선하기 위해서 첨가하는 경우, 그 상한은, 세라믹 분말 100중량부에 대해, 바람직하게는 100중량부이다. 이것은, 가소제 첨가에 의해, 가소제가 블리드 아웃(bleed out)(스며나오는 현상)하는, 또는 박리층의 점착성이 증가하여, 스크린에 점착하거나, 주행 시스템에 부착되기 때문에, 연속적으로 인쇄가 어렵게 되기 때문이다.

분산제로서는, 특별히 한정되지 않지만, 폴리에틸렌글리콜계 분산제, 폴리카르복실산계 분산제, 다가(多價) 알콜 부분 에스테르계 분산제, 에스테르계 분산제, 에테르계 분산제 등이 예시된다. 그 밖에, 블록폴리머형 분산제나 그래프트폴리머형 분산제도 있다. 본 실시형태에서는, 바람직하게는 폴리에틸렌글리콜계 분산제가 사용된다.

분산제는, 세라믹 분말 100중량부에 대해, 바람직하게는 1∼3중량부, 보다 바람직하게는 1.5∼2.5중량부로 함유된다. 분산제는, 안료(세라믹 분말)의 분산성의 향상과 도료의 안정성(시간 경과에 따른 변화)을 개선하는 효과를 갖는다.

분산제의 함유량이 너무 적으면 이것을 첨가하는 효과가 불충분해지고, 너무 많으면 미셀(micelle) 형성이나 재응집에 의한 분산성 저하의 문제를 발생시키는 경우가 있다.

이형제로서는, 특별히 한정되지 않지만, 파라핀, 왁스, 지방산 에스테르류, 실리콘유 등이 예시된다. 여기서 사용하는 박리제는, 그린 시트(10a)에 포함되는 박리제와 동일해도 되고, 상이해도 된다.

이형제는, 유기 비히클 중의 바인더 100중량부에 대해, 바람직하게는 5∼20중량부, 보다 바람직하게는 5∼10중량부로 함유된다.

또한, 박리층용 페이스트에는, 대전 조제 등의 첨가제가 더 함유되어도 된다.

박리층용 페이스트는, 상기 각 성분을 볼밀 등으로 혼합하여 슬러리화함으로써 형성할 수 있다.

이 박리층용 페이스트는, 캐리어 시트(20) 상에 도포되고, 그 후 건조되어 박리층(22)이 형성된다. 건조 온도는, 특별히 한정되지 않지만, 바람직하게는 50∼100℃이고, 건조 시간은 바람직하게는 1∼10분이다.

전극층의 형성

(2) 다음에, 도 2b에 나타낸 바와 같이, 캐리어 시트(20) 상에 형성된 박리층(22)의 표면에, 소성 후에 도 1에 나타낸 내부 전극층(12)이 되는 소정 패턴의 전극층(내부 전극 패턴)(12a)을 형성한다.

전극층(12a)의 두께는, 바람직하게는 0.1∼2.0㎛, 보다 바람직하게는 0.1∼1.0㎛ 정도이다. 전극층(12a)의 두께는, 현재의 기술에서는 상기 범위의 정도이지만, 전극의 끊어짐이 발생하지 않는 범위에서 얇은 편이 보다 바람직하다. 전극층(12a)은, 단일 층으로 구성되어 있어도 되고, 또는 2 이상의 조성이 상이한 복수의 층으로 구성되어 있어도 된다. 또한, 본 실시형태에서는, 박리층(22) 상에 전극층(12a)을 형성하므로, 전극 크레이터링을 유효하게 방지할 수 있어, 전극층(12a)의 형성을 양호하고 또한 고 정밀도로 행할 수 있다.

전극층(12a)의 형성 방법은, 층을 균일하게 형성할 수 있는 방법이면 특별히 한정되지 않으며, 예를 들면 전극층용 페이스트를 사용한 스크린 인쇄법 또는 그라비아 인쇄법 등의 후막(厚膜) 형성 방법, 또는 증착, 스퍼터링 등의 박막법을 들 수 있는데, 본 실시형태에서는, 전극층용 페이스트를 사용해, 후막법의 일종인 스크린 인쇄법 또는 그라비아 인쇄법을 사용하는 경우를 예시한다.

본 실시형태에서 사용하는 전극층용 페이스트는, 도전성 분말과 유기 비히클을 함유한다.

도전성 분말로서는, 특별히 한정되지 않지만, Cu, Ni 및 이들의 합금으로부터 선택되는 적어도 1종으로 구성되어 있는 것이 바람직하고, 보다 바람직하게는 Ni 또는 Ni 합금, 또한 이들의 혼합물로 구성된다.

Ni 또는 Ni 합금으로서는, Mn, Cr, Co 및 Al로부터 선택되는 적어도 1종의 원소와 Ni의 합금이 바람직하고, 합금 중의 Ni 함유량은 95중량% 이상인 것이 바람직하다. 또한, Ni 또는 Ni 합금 중에는, P, Fe, Mg 등의 각종 미량 성분이 0.1중량% 정도 이하 함유되어 있어도 된다.

이러한 도전성 분말은, 구형상, 인편(鱗片)형상 등, 그 형상에 특별히 제한은 없고, 또 이들 형상의 것이 혼합된 것이어도 된다. 또, 도전성 분말의 입경은, 구형상의 경우 통상 0.1∼2㎛, 바람직하게는 0.2∼1㎛ 정도의 것을 사용한다.

도전성 분말은, 전극층용 페이스트 중에, 바람직하게는 30∼70중량%, 보다 바람직하게는 40∼50중량%로 함유된다.

유기 비히클은, 바인더와 용제를 함유한다. 바인더로서는, 특별히 한정되지 않으며, 에틸셀룰로오스, 아크릴 수지, 폴리비닐부티랄, 폴리비닐아세탈, 폴리비닐알콜, 폴리올레핀, 폴리우레탄, 풀리스티렌 또는 이들의 공중합체 등이 예시되는데, 본 실시형태에서는 특히 폴리비닐부티랄을 사용한다. 바인더는, 전극층용 페이스트 중에, 도전성 분말 100중량부에 대해, 바람직하게는 8∼20중량부로 함유된다.

용제로서는, 특별히 한정되지 않으며, 테르피네올, 부틸칼비톨, 케로신, 아세톤, 이소보닐아세테이트 등이 예시되는데, 본 실시형태에서는 특히 테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트(이하, 이들 용제를, 적절하게 테르피네올 유도체라고 한다)를 사용한다. 이들 용제는, 1종 또는 2종 이상을 혼합하여 사용해도 된다. 용제는, 전극층용 페이스트 중에, 바람직하게는 20∼65중량%, 보다 바람직하게는 30∼50중량%로 함유된다.

본 실시형태에서는, 용제로서, 상술한 테르피네올 유도체에 더해, 또한 방향족계, 탄화수소계, 고급 알콜, 에스테르류, 카르비톨계 등의 용제를 함유하고 있어도 된다. 이들 용제로서는, 구체적으로는, 케로신, 크실렌, 옥탄올, 노난올, 데칸올, 운데칸올, 아세트산 벤질, 카르비톨, 부틸카르비톨, 및 부틸카르비톨아세테이트(이하, 이들 용제를, 적절하게 다른 용제라고 한다)를 들 수 있으며, 이들 용제는 1종 또는 2종 이상을 혼합하여 사용해도 된다.

본 실시형태에서 사용하는 전극층용 페이스트에 있어서는, 상술한 테르피네올 유도체를 필수적으로 포함하고, 필요에 따라, 상술한 다른 용제를 첨가하면 되 는데, 테르피네올 유도체와 다른 용제를 병용하는 경우에는, 테르피네올 유도체와 다른 용제의 배합을, 테르피네올 유도체 : 다른 용제 = 100 : 0 ∼ 50 : 50(중량비)으로 하는 것이 바람직하다. 테르피네올 유도체의 함유량이 50중량% 미만에서는, 전극층용 페이스트를 제작할 때의 도료화가 곤란해지는 경향이 있다. 또한, 다른 용제를 사용하는 경우의, 테르피네올 유도체와 다른 용제의 합계 함유량은 상술한 범위로 한다.

전극층용 페이스트 중에는, 상기 박리층용 페이스트와 동일하게, 후술하는 그린 시트(10a)에 포함되는 세라믹 분말과 동일한 조성의 세라믹 분말이 공재(共材)로서 포함되어 있어도 된다. 공재는, 소성 과정에서 도전성 분말의 소결을 억제하는 작용을 발휘한다. 공재로서 사용되는 세라믹 분말은, 전극층용 페이스트 중에, 도전성 분말 100중량부에 대해, 바람직하게는 5∼25중량부로 포함된다.

전극층용 페이스트에는, 그린 시트와의 접착성을 개선할 목적으로, 가소제 또는 점착제가 함유되는 것이 바람직하다. 가소제로서는, 프탈산에스테르, 아디핀산, 인산에스테르, 글리콜류 등이 예시된다. 가소제는, 유기 비히클 중의 바인더 100중량부에 대해, 바람직하게는 10∼300중량부로 함유된다. 가소제 함유량이 너무 적으면 첨가 효과가 없고, 너무 많으면 형성되는 전극층(12a)의 강도가 대단히 저하하고, 게다가 전극층(12a)으로부터 과잉의 가소제가 번져 나오는 경향이 있다.

전극층용 페이스트는, 상기 각 성분을 볼밀 등으로 혼합하여 슬러리화함으로써 형성할 수 있다.

여백 패턴층의 형성

(3) 본 실시형태에서는, 박리층(22)의 표면에, 소정 패턴의 전극층(12a)을 인쇄법으로 형성한 후, 또는 그 전에 도 2b에 나타낸 전극층(12a)이 형성되어 있지 않은 박리층(22)의 표면 간극(여백 패턴 부분(50))에, 전극층(12a)과 동일한 두께의 여백 패턴층(24)을 형성한다. 여백 패턴층(24)의 두께를 전극층(12a)과 동일한 두께로 하는 것은, 실질적으로 동일하지 않으면 단차가 발생하기 때문이다.

여백 패턴층(24)은, 후술하는 그린 시트(10a)와 동일한 재질로 구성된다. 또, 여백 패턴층(24)은, 전극층(12a) 또는, 후술하는 그린 시트(10a)와 동일한 방법(여백 패턴층용 페이스트를 사용한다)으로 형성할 수 있다.

이 여백 패턴층용 페이스트는, 전극층(12a) 사이의 여백 패턴 부분(50)에 도포된다. 그 후, 전극층(12a) 및 여백 패턴층(24)은, 필요에 따라 건조된다. 건조 온도는 특별히 한정되지 않지만, 바람직하게는 70∼120℃이고, 건조 시간은 바람직하게는 5∼15분이다.

그린 시트의 형성

(4) 다음에, 도 2c에 나타낸 바와 같이, 전극층(12a) 및 여백 패턴층(24)의 표면에, 소성 후에 도 1에 나타낸 유전체층(10)이 되는 그린 시트(10a)를 형성한다.

그린 시트(10a)의 두께는, 바람직하게는 0.5∼30㎛, 보다 바람직하게는 0.5∼10㎛ 정도이다.

그린 시트(10a)의 형성 방법은, 층을 균일하게 형성할 수 있는 방법이면 특별히 한정되지 않지만, 본 실시형태에서는 유전체 페이스트를 사용해, 닥터블레이 드법을 사용하는 경우를 예시한다.

본 실시형태에서 사용하는 유전체 페이스트는, 통상 세라믹 분말과 유기 비히클을 혼련하여 얻어진 유기 용제계 페이스트로 구성된다.

세라믹 분말로서는, 복합 산화물이나 산화물이 되는 각종 화합물, 예를 들면 탄산염, 질산염, 수산화물, 유기 금속 화합물 등으로부터 적절하게 선택되어, 혼합하여 사용할 수 있다. 세라믹 분말은, 통상 평균 입경이 0.4㎛ 이하, 바람직하게는 0.1∼3.0㎛ 정도의 분체로서 사용된다. 또한, 대단히 얇은 세라믹 그린 시트를 형성하기 위해서는, 세라믹 그린 시트 두께보다도 미세한 분체를 사용하는 것이 바람직하다.

유기 비히클은 바인더와 용제를 함유한다. 바인더로서는, 특별히 한정되지 않으며, 에틸셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등의 통상의 각종 바인더가 예시된다. 용제로서는, 특별히 한정되지 않으며, 테르피네올, 알콜, 부틸칼비톨, 아세톤, 메틸에틸케톤(MEK), 톨루엔, 크실렌, 아세트산에틸, 스테아린산부틸, 이소보닐아세테이트 등의 통상의 유기 용제가 예시된다.

유전체 페이스트 중의 각 성분의 함유량은, 특별히 한정되는 것이 아니며, 통상의 함유량, 예를 들면 바인더는 1∼5질량% 정도, 용제(또는 물)는 10∼50질량% 정도로 하면 된다.

유전체 페이스트 중에는, 필요에 따라, 각종 분산제, 가소제, 유전체, 부성분 화합물, 유리 프릿, 절연체 등으로부터 선택되는 첨가물이 함유되어 있어도 된다. 유전체 페이스트 중에, 이들 첨가물을 첨가하는 경우에는, 총 함유량을 약 10 중량% 이하로 하는 것이 바람직하다.

가소제로서는, 프탈산디옥틸이나 프탈산벤질부틸 등의 프탈산에스테르, 아디핀산, 인산에스테르, 글리콜류 등이 예시된다. 바인더로서 부티랄 수지를 사용하는 경우의 가소제는, 바인더 수지 100중량부에 대해, 25∼100중량부의 함유량인 것이 바람직하다. 가소제가 너무 적으면 그린 시트가 취약해지는 경향이 있고, 너무 많으면 가소제가 번져 나와 취급이 곤란하다.

이상과 같은 유전체 페이스트를 사용해, 닥터블레이드법 등에 의해, 전극층(12a) 및 여백 패턴층(24)의 표면에, 그린 시트(10a)를 형성한다.

접착층의 형성

(5) 본 실시형태에서는, 다음에, 상기의 캐리어 시트(20)와는 별도로, 도 3a에 나타낸 바와 같이, 제2 지지 시트로서의 캐리어 시트(26)의 표면에 접착층(28)이 형성되어 있는 접착층 전사용 시트를 준비해도 된다.

캐리어 시트(26)는, 캐리어 시트(20)와 동일한 재질의 시트로 구성할 수 있다. 접착층(28)의 두께는, 바람직하게는 0.3㎛ 이하이고, 게다가 그린 시트(10a)에 포함되는 세라믹 분말의 평균 입경보다도 얇은 것이 바람직하다.

캐리어 시트(26) 표면에 대한 접착층(28)의 형성 방법은, 층을 균일하게 형성할 수 있는 방법이면 특별히 한정되지 않지만, 본 실시형태에서는, 접착층용 페이스트를 이용하여, 예를 들면 바 코터법, 다이 코터법, 리버스 코터법, 딥 코터법, 키스 코터법 등의 방법이 사용된다.

본 실시형태에서 사용되는 접착층용 페이스트는, 유기 비히클과 가소제를 함 유한다.

유기 비히클은 바인더와 용제를 함유한다. 바인더로서는, 그린 시트(10a)에 함유되는 바인더와 동일해도 되고, 상이해도 된다. 용제는, 특별히 한정되지 않으며, 상술한 것 같은 통상의 유기 용제를 사용 가능하다.

가소제로서는, 특별히 한정은 없지만, 프탈산에스테르, 아디핀산, 인산에스테르, 글리콜류 등이 예시된다.

접착층용 페이스트에는, 그린 시트(10a)에 함유되는 세라믹 분말과 동일한 조성의 세라믹 분말이 함유되어 있어도 되고, 또한 이미다졸린계 대전 제제 등의 대전 제제가 함유되어 있어도 된다.

접착층용 페이스트는, 상기 각 성분을 볼밀 등으로 혼합하여 슬러리화함으로써 형성할 수 있다.

이 접착층용 페이스트는, 제2 지지 시트로서의 캐리어 시트(26)의 표면에, 상기 각종 도포 방법에 의해 도포·형성되고, 그 후 접착층(28)은 필요에 따라 건조된다.

적층체 유닛의 형성

(6) 다음에, 도 2c에 나타낸 전극층(12a) 및 여백 패턴층(24) 상에 형성된 그린 시트(10a)의 표면에, 접착층(28)을 형성하고, 도 3c에 나타낸 적층체 유닛(U1a)을 얻는다.

본 실시형태에서는, 접착층(28)의 형성 방법으로서 전사법을 채용하고 있다. 즉, 도 3a, 도 3b에 나타낸 바와 같이, 상기한 바와 같이 하여 준비된 접착층 전사 용 시트의 접착층(28)을, 그린 시트(10a)의 표면에 압착하여 가열 가압하고, 그 후 캐리어 시트(26)를 벗겨냄으로써, 도 3c에 나타낸 바와 같이, 접착층(28)을 그린 시트(10a)의 표면에 전사하여, 적층체 유닛(U1a)을 얻는다.

접착층(28)을, 전사법으로 형성함으로써, 접착층의 성분의 그린 시트(10a), 또는 전극층(12a)이나 여백 패턴층(24)으로의 스며듬을 유효하게 방지할 수 있다. 그 때문에, 그린 시트(10a), 또는 전극층(12a)이나 여백 패턴층(24)의 조성에 악영향을 줄 위험이 없다. 또한, 접착층(28)을 얇게 형성한 경우라도, 접착층의 성분이, 그린 시트(10a), 또는 전극층(12a)이나 여백 패턴층(24)으로 스며드는 일이 없기 때문에, 접착성을 높게 유지할 수 있다.

전사시의 가열 온도는, 40∼100℃가 바람직하고, 또 가압력은, 0.2∼15MPa이 바람직하다. 가압은, 프레스에 의한 가압이어도 되고, 캘린더 롤에 의한 가압이어도 되는데, 1쌍의 롤에 의해 행하는 것이 바람직하다.

그린 칩의 형성

(7) 다음에, 얻어진 적층체 유닛(U1a)을 복수 적층함으로써, 그린 칩을 형성한다.

본 실시형태에서는, 적층체 유닛(U1a)의 적층은, 도 4a, 도 4b 및 도 5a, 도 5b에 나타낸 바와 같이, 접착층(28)을 개재시켜, 각 적층체 유닛끼리를 접착함으로써 행한다. 이하, 적층 방법에 관해 설명한다.

먼저 도 4a에 나타낸 바와 같이, 상기에서 제작한 적층체 유닛(U1a)과, 적층체 유닛(U1a)과 동일한 방법에 의해 제작한 별도의 적층체 유닛(U1b)을 준비한다.

다음에, 적층체 유닛(U1b)으로부터, 캐리어 시트(20)를 벗겨내고, 적층체 유닛(U1b)을, 캐리어 시트(20)가 박리된 상태로 한다. 본 실시형태에서는, 적층체 유닛 (U1b)은, 박리층(22)을 개재시켜 캐리어 시트(20) 상에 형성되어 있기 때문에, 적층체 유닛(U1b)으로부터의 캐리어 시트(20)의 박리를 용이하고 또한 양호하게 행할 수 있다. 또, 박리시에, 전극층(12a)이나 여백 패턴층(24)을 파손시키는 일도 없다. 또한, 박리층(22)은, 캐리어 시트(20)와 함께, 적층체 유닛(U1b)으로부터 박리되는 것이 바람직하지만, 소량 정도라면, 적층체 유닛(U1b)측에 잔존해도 무방하다. 이 경우에도, 그 잔존하고 있는 박리층(22)은, 그린 시트(10a)나 전극층(12a)에 비교해 충분히 얇고, 게다가 박리층(22)에 함유되는 유전체는, 소성 후에 그린 시트(10a)와 동일하게 유전체층(10)의 일부를 구성하게 되기 때문에, 문제가 되는 일은 없다.

다음에, 도 4b에 나타낸 바와 같이, 캐리어 시트(20)가 박리된 적층체 유닛(U1b)과, 적층체 유닛(U1a)을, 적층체 유닛(U1a)의 접착층(28)을 개재시켜 접착하여, 적층한다.

이어서, 도 5a, 도 5b에 나타낸 바와 같이, 동일하게 하여, 적층체 유닛(U1b) 상에, 별도의 적층체 유닛(U1c)을, 적층체 유닛(U1b)의 접착층(28)을 개재시켜 접착하여, 적층한다. 그리고, 이 도 5a, 도 5b에 나타낸 공정을 반복함으로써, 복수의 적층체 유닛을 적층한다.

마지막으로 이 적층체의 상면 및/또는 하면에 외층용의 그린 시트를 적층하여 최종 가압을 행하고, 그 후 적층체를 소정 사이즈로 절단하여 그린 칩을 형성한 다. 또한, 최종 가압시의 압력은, 바람직하게는 10∼200MPa로 하고, 가열 온도는 바람직하게는 40∼100℃로 한다.

그린 칩의 소성 등

(8) 얻어진 그린 칩은, 탈 바인더 처리, 소성 처리가 행해지고, 또한 필요에 따라 유전체층을 재산화시키기 위한 열처리가 행해진다. 그리고, 형성된 소결체로 구성되는 콘덴서 소체(4)에, 외부 전극용 페이스트를 인쇄 또는 전사하여 소성하고, 외부 전극(6, 8)을 형성해, 적층 세라믹 콘덴서(2)가 제조된다. 제조된 적층 세라믹 콘덴서(2)는, 납땜 등에 의해 프린트 기판 상 등에 실장되어, 각종 전자 기기 등에 사용된다.

본 실시형태의 박리층용 페이스트는, 그 페이스트를 구성하는 바인더 중에 폴리비닐아세탈을 주성분으로서 함유하고 있다. 본 실시형태에서 페이스트 중에 함유시키고 있는 폴리비닐아세탈은, 전극층(12a)이나 여백 패턴층(24)을 형성하기 위한 전극층용 페이스트나 여백 패턴층용 페이스트 중에 용제로서 함유되는 테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트(테르피네올 유도체)에 대해 용해 또는 팽윤되기 어렵다(난용). 이 때문에, 본 실시형태의 박리층용 페이스트를 사용해 형성된 박리층(22)은, 전극층용 페이스트나 여백 패턴층용 페이스트에 대해, 시트 어택되지 않는 효과를 갖는다. 그 결과, 본 실시형태의 박리층용 페이스트를 사용해 형성된 박리층(22)에 대한, 전극층(12a)이나 여백 패턴층(24)을 형성하기 위한 전극층용 페이스트나 여백 패턴층용 페이스트의 인쇄성이 안정된다. 구체적으로는, 박리층(22)의 표면에 형성되는 전 극층(12a)이나 여백 패턴층(24)의 번짐·크레이터링·핀홀의 발생을 억제할 수 있다. 또, 용해에 의한 전극층(12a)이나 여백 패턴층(24) 자신이 금이 가서 깨어지지 않고, 또한 인쇄가 행해진 경우라도, 찌꺼기 등의 탈락이 생기지 않는다. 또한, 이것은, 전극층(12a)이나 여백 패턴층(24)을 형성하기 위한 전극층용 페이스트나 여백 패턴층용 페이스트 중에 용제로서, 상기 테르피네올 유도체에 더해, 또한 방향족계, 탄화수소계, 고급 알콜, 에스테르류, 카르비톨계 등의 용제를 병용한 경우에도 동일하다.

또, 본 실시형태의 박리층용 페이스트를 사용해 형성된 박리층(22)은, 전극층용 페이스트나 여백 패턴층용 페이스트의 인쇄시에 깎여서 찌꺼기가 발생하는 일이 없다. 이 때문에 적층시의 결함(구조 결함)의 발생이 억제되어, 최종적으로 얻어지는 적층 세라믹 콘덴서(2)의 쇼트 불량을 경감할 수 있다.

이상, 본 발명의 실시형태에 관해 설명했는데, 본 발명은 상술한 실시형태에 전혀 한정되지 않으며, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양하게 개변할 수 있다.

예를 들면, 본 발명의 방법은, 적층 세라믹 콘덴서의 제조 방법에 한정되지 않고, 그 밖의 적층형 전자 부품의 제조 방법으로서도 적용하는 것이 가능하다.

접착층(28)의 형성 방법은, 전사법에 한정되지 않고, 접착층용 페이스트를 제2 지지 시트로서의 캐리어 시트(26)의 표면에 도포하지 않고, 직접 그린 시트(10a) 상에 도포하고 건조시켜 접착층(28)을 형성해도 된다.

적층체 유닛의 적층 방법은, 도 6에 나타낸 바와 같이, 미리 적층체 유닛 (U1a)으로부터 캐리어 시트(20)를 박리하여, 외층용의 그린 시트(30)(전극층이 형성되어 있지 않은 그린 시트를 복층 적층한 두꺼운 적층체) 상에, 적층체 유닛(U1a)을 형성하여 적층해도 된다.

또, 적층체 유닛의 적층 방법은, 예를 들면 도 7, 도 8에 나타낸 바와 같이, 적층체 유닛을 적층한 후에, 캐리어 시트(20)를 박리하는 공정을 채용할 수도 있다. 즉, 도 7a, 도 7b에 나타낸 바와 같이, 먼저 외층용의 그린 시트(30) 상에, 캐리어 시트(20)를 박리하지 않은 적층체 유닛(U1a)을, 접착층(28)을 개재시켜 접착하여, 적층한다. 다음에, 도 7c에 나타낸 바와 같이, 적층체 유닛(U1a)으로부터 캐리어 시트(20)를 박리한다. 다음에, 도 8a∼도 8c에 나타낸 바와 같이, 동일하게 하여, 적층체 유닛(U1a) 상에, 별도의 적층체 유닛(U1b)을, 적층체 유닛(U1b)의 접착층(28)을 개재시켜 접착하여, 적층한다. 그리고, 이 도 8a∼도 8c에 나타낸 공정을 반복함으로써, 복수의 적층체 유닛을 적층한다. 이어서, 이 적층체의 상면에, 외층용의 그린 시트를 적층해서 최종 가압을 행하고, 그 후 적층체를 소정 사이즈로 절단하여, 그린 칩을 형성할 수 있다. 또한, 도 7, 도 8에 나타낸 공정을 채용한 경우에는, 접착층(28)의 접착력을 박리층(22)의 점착력보다도 강하게 함으로써, 캐리어 시트(20)를 선택적이고 또한 용이하게 박리할 수 있기 때문에, 특히 유효하다.

실시예

이하, 본 발명을, 더욱 상세한 실시예에 기초해 설명하는데, 본 발명은 이들 실시예에 한정되지 않는다.

실시예 1

박리층용 페이스트의 제작

첨가물 슬러리의 조제

먼저, 첨가물(부성분) 원료로서, (Ba, Ca)SiO₃ : 1.48중량부, Y₂O₃ :1.01중량부, MgCO₃ :0.72중량부, MnO : 0.13중량부 및 V₂O₅ : 0.045중량부를 준비했다. 다음에, 준비된 첨가물(부성분) 원료를 혼합하여, 첨가물(부성분) 원료 혼합물을 얻었다.

이어서, 얻어진 첨가물 원료 혼합물 : 8.75중량부에 대해, 에틸알콜 : 6.21중량부, n-프로판올 : 6.21중량부, 크실렌 : 2.19중량부, 폴리에틸렌글리콜계 분산제 : 0.09중량부를, 볼밀을 사용해 혼합 분쇄하여, 첨가물 슬러리를 얻었다. 혼합 분쇄는, 250cc 폴리에틸렌제 수지 용기를 사용해, 2mmΦ의 ZrO_{2 메디아}(media) 50g을 투입하여, 주속(周速) 45m/분 및 20시간의 조건으로 행했다. 분쇄 후의 첨가물 원료의 입경은 메디안(median)직경은 0.1㎛였다.

1차 슬러리의 제작

다음에, 얻어진 첨가물 슬러리 : 전량, 평균 입경 0.1㎛의 BaTiO₃ 분말(BT-01/사카이 화학공업(주)) : 200중량부, 에틸알콜 : 42.40중량부, n-프로판올 : 42.40중량부, 크실렌 : 44.77중량부, 가소제로서의 프탈산디옥틸(DOP) : 3.13중량부, 미네랄스피릿 : 14.61중량부, 폴리에틸렌글리콜계 분산제 : 2.0중량부를 볼밀을 사용하여 혼합 분쇄했다. 혼합 분쇄는, 1리터의 폴리에틸렌제 수지 용기를 사 용해, 2mmΦ의 ZrO₂ 메디아(media) 18g을 투입하여, 주속 45m/분 및 4시간의 조건으로 행했다.

그 후(4시간 혼합 후), 폴리비닐아세탈을 에틸알콜 : n-프로판올 = 1:1로 용해하여 조제된, 상기 폴리비닐아세탈을 수지 고형분 농도로 7% 포함하는 바인더 래커 A : 85.7중량부를 추가 첨가하고, 16시간 더 볼밀로 혼합을 행해, 1차 슬러리를 얻었다.

폴리비닐아세탈로서는, 중합도 2400, 아세탈화도 66몰% 잔존 아세틸기 양 3몰%인 것을 사용했다. 바인더 래커 A의 추가 첨가량 85.7중량부는 폴리비닐아세탈 자체의 첨가량이, 세라믹 분말에 대해 6중량%로 되는 양이다. 얻어진 1차 슬러리의 불휘발분 농도는 40.28%였다.

또한, 본 실시예에서는, 상기(BaTiO₃ 분말 + 첨가물 원료 혼합물) = 세라믹 분말(평균입경 0.1㎛)로 했다.

1차 슬러리의 희석

본 실시예에서는, 고분산 또한 저농도의 슬러리를 한 공정에서 제조하는 것이 곤란하기 때문에, 먼저 비교적 농도가 높은 1차 슬러리를 제작하고, 이어서 이 1차 슬러리를 희석함으로써 박리층용 페이스트를 제조한다.

구체적으로는, 얻어진 1차 슬러리를, 폴리비닐아세탈 첨가량의 총량을 24중량부, 불휘발분 농도 10%가 되도록, 하기 조제의 바인더 래커 B와 1차 슬러리 전량을 볼밀을 사용해 혼합했다. 혼합은, 10리터의 폴리에틸렌제 수지 용기를 사용해, 2mmΦ의 ZrO₂ 메디아(media) 18g을 투입하여, 주속 45m/분 및 4시간의 조건으로 행했다.

바인더 래커 B는, 에틸알콜 : 710.3중량부, n-프로판올 : 710.3중량부, 크실렌 : 250.7중량부, 가소제로서의 프탈산디옥틸(DOP) : 21.92중량부, 상기 1차 슬러리의 제작에 사용한 바인더 래커 A : 43.84중량부를 준비하고, 이들을 혼합하여 조제했다.

혼합 후의 슬러리는, 불휘발분 농도 10%, 세라믹 분말 100중량부에 대한 폴리비닐아세탈량이 24중량부, 가소제의 함유량이 폴리비닐아세탈 100중량부에 대해 50중량부(세라믹 분말 100중량부에 대해서는 12중량부), 세라믹 분말과 폴리비닐아세탈 및 가소제의 비(P/B)는 2.78이었다(표 1의 시료 3).

고분산 처리

얻어진 혼합 후의 슬러리를 습식 제트밀((주)스기노머신제 HJP-25005)을 사용해 처리함으로써, 박리층용 페이스트를 제작했다. 처리 조건은 압력 100MPa에서, 처리 회수는 1회로 했다.

박리층의 형성

제작된 박리층용 페이스트를, 표면에 실리콘을 주체로 하는 박리제를 코팅에 의해 실시한 이형 처리(박리력 : 10.5mN/cm)를 갖는 두께 38㎛의 PET 필름(제1 지지 시트)의 표면에, 바 코터(번호 #2)를 사용해, 도포 속도 4/min의 조건으로 도포 한 후, 로(爐) 내 온도를 60℃로 한 건조로에서 1분 건조시킴으로써, 건조 막두께 가 0.1㎛인 박리층을 형성했다.

박리층의 평가

시트 어택

박리층의 시트 어택의 평가는, 하기의 인쇄성의 평가에 사용한 전극층용 페이스트와 여백 패턴층용 페이스트를, 박리층의 표면에 인쇄하여, 전극층이나 여백 패턴층을 형성한 후, 박리층의 전극층 및 여백 패턴층과는 반대면(PET 필름에 접하는 면)으로부터 현미경을 사용해 관찰하여, 변형 정도와 색조에 의해 박리층의 용해 정도를 확인함으로써 행했다. 박리층의 용해를 확인할 수 없었던 경우를 Ｏ, 확인할 수 있었던 경우를 ×로 해서 판단했다.

그 결과, 박리층의 용해를 관찰할 수 없어, Ｏ였다.

인쇄성

인쇄성의 평가는, 박리층의 표면에, 전극층용 페이스트와 여백 패턴층용 페이스트를 인쇄하여, 박리층의 표면에 형성되는 전극층이나 여백 패턴층의 번짐·크레이터링·핀홀의 발생을 육안으로 관찰함으로써 행했다.

구체적으로는, 먼저 박리층의 표면에, 바인더로서 폴리비닐부티랄(PVB), 용제로서 테르피네올로 이루어지는 Ni 전극 페이스트(전극층용 페이스트)를, Ni 금속 부착량 0.55mg/㎠이 되도록 스크린 인쇄기에 의해 인쇄하고, 90℃ 및 2분의 조건으로 건조시켜, 건조 막두께 1㎛의 소정 패턴의 전극층(12a)을 형성했다. 다음에, 박리층의 표면의 전극층(12a)이 형성되어 있지 않은 부분에, 바인더로서 폴리비닐 부티랄(PVB), 용제로서 테르피네올로 이루어지는 BaTiO₃ 페이스트(여백 패턴층용 페이스트)를, BaTiO₃ 부착량 0.43mg/㎠가 되도록 스크린 인쇄기에 의해 인쇄하고, 90℃ 및 2분의 조건으로 건조시켜, 여백 패턴을 형성했다. 여백 패턴의 인쇄에는, 상기 전극층용 페이스트를 인쇄할 때 사용한 패턴과, 상보적인 패턴으로 되어 있는 스크린 제판을 사용했다. 여백 패턴은, 건조 막두께가 전극층과 동일한 두께가 되도록 형성했다. 그 후, 박리층의 표면에 형성된 전극층이나 여백 패턴층의 번짐·크레이터링·핀홀의 발생을 육안으로 관찰함으로써 행했다. 전극층이나 여백 패턴층의 번짐·크레이터링·핀홀의 발생을 아무것도 확인할 수 없었던 경우를 Ｏ, 어느 하나 이상을 확인할 수 있었던 경우를 ×로 해서 판단했다.

그 결과, 전극층이나 여백 패턴층의 번짐·크레이터링·핀홀의 발생을 아무것도 확인할 수 없어, Ｏ였다.

시트 찌꺼기

시트 찌꺼기의 평가는, 상기 인쇄성의 평가에 사용한 전극층용 페이스트와 여백 패턴층용 페이스트를, 박리층의 표면에 인쇄했을 때, 박리층이 깎여서 찌꺼기가 발생했는지 여부를 육안으로 관찰함으로써 행했다. 박리층의 찌꺼기를 확인할 수 없었던 경우를 Ｏ, 확인할 수 있었던 경우를 ×로 해서 판단했다.

그 결과, 박리층의 찌꺼기를 확인할 수 없어, Ｏ였다.

전극층용 페이스트 부착량의 변동(전극 인쇄 상태)

전극층용 페이스트 부착량의 변동의 평가는, 상기 인쇄성의 평가시에 사용한 전극층용 페이스트를, 박리층의 표면에 3000회 인쇄하여, 인쇄 개시·종료 후의 전극층용 페이스트 부착량을 측정하여, 그 부착량의 변동량을 산출했다. 이 변동량은, 상기 전극층의 크레이터링이나 박리층의 시트 어택에 따라 변동한다. 본 실시예에서는, 그 변동량이 10% 미만이었던 경우를 Ｏ, 10% 이상이었던 경우를 ×로 해서 판단했다.

그 결과, 전극층용 페이스트 부착량의 변동량은 2.7%여서, Ｏ였다. 전극층용 페이스트를 박리층의 표면에 1회 인쇄한 후의 박리층 상태와, 전극층용 페이스트를 박리층의 표면에 3000회 인쇄한 후의 박리층 상태의 사진을 도 9a 및 도 9b에 나타낸다. 도 9a 및 도 9b에 나타낸 바와 같이, 실시예 1의 박리층에 의하면, 전극층용 페이스트를 3000회 인쇄하더라도 아직 박리층의 상태가 양호한 것을 확인할 수 있다.

전극층과 여백 패턴층의 박리성

박리층으로부터의 전극층과 여백 패턴층의 박리성의 평가는, 상기 인쇄성의 평가에 사용한 전극층용 페이스트와 여백 패턴층용 페이스트를, 박리층의 표면에 인쇄하여, 전극층이나 여백 패턴층을 형성한 후, 박리층으로부터 전극층과 여백 패턴층을 벗겨낼 때의 박리 강도를 측정함으로써 행했다.

구체적으로는, 예를 들면 도 2b에 나타낸 상태의 시트를 양면 테이프(스카치 ST-416)를 사용해, PET 필름(도 2b에서의 캐리어 시트(20)에 상당)이 위가 되도록 시료대에 붙이고, 다음에 PET 필름의 일단을 시트의 평면에 대해 90도 방향으로 8mm/min.의 속도로 끌어 올려, 그 때 PET 필름 캐리어 시트(20)에 작용하는 힘 (mN/cm)을 전극층과 여백 패턴층의 박리 강도로서 측정했다(90°박리 시험법).

박리 강도를 낮게 함으로써, 전극층 및 여백 패턴층으로부터의 PET 필름의 박리를 양호하게 행할 수 있다. 또, 박리시의 전극층 및 여백 패턴층의 파손도 유효하게 방지할 수 있기 때문에, 박리 강도는 낮은 편이 바람직하다. 한편, 박리 강도가, 후술하는 접착층이나 그린 시트의 전사시의 박리 강도보다 낮으면, 접착층이나 그린 시트의 전사가 곤란해진다. 그래서 본 실시예에서는 10mN/cm 이상을 양호한 것으로 했다. 그 반면, 박리 강도가 너무 높으면, 적층시에 전극층 및 여백 패턴층으로부터의 PET 필름의 박리가 곤란해진다. 그래서 본 실시예에서는 20mN/cm 이하를 양호한 것으로 했다.

그 결과, 15.8mN/cm로 적정한 값을 나타냈다. 이에 의해, 본 실시예의 박리층은 PET 필름에 대해 필요한 유지력을 유지할 수 있는 동시에, 박리 작업의 효율성을 기대할 수 있다.

표면 거칠기

표면 거칠기의 평가는, 상기 인쇄성의 평가에 사용한 전극층용 페이스트와 여백 패턴층용 페이스트를, 박리층의 표면에 인쇄하여, 전극층이나 여백 패턴층을 형성한 후, 전극층 및 여백 패턴 표면의 표면 거칠기(Ra : 표면 거칠기 실효값)를, 주식회사 코사카 연구소제 「서프코더(SE-30D)」(상품명)를 사용해 측정했다. 표면 거칠기가 크면 쇼트 불량을 발생시킨다. 그래서 본 실시예에서는 Ra가 0.1㎛ 이하인 경우를 양호한 것으로 판단했다.

그 결과, Ra가 0.1㎛ 이하의 적정한 값을 나타냈다. 이에 의해, 쇼트 불량 저감의 장점을 기대할 수 있다.

이상의 결과를, 후술하는 표 1에 나타낸다.

실시예 2

세라믹 분말 100중량부에 대한 폴리비닐아세탈 수지 및 가소제의 함유량(중량부)을 변화시킴으로써, 세라믹 분말 100중량부에 대한 폴리비닐아세탈의 함유량(중량부)과, 세라믹 분말과 폴리비닐아세탈 및 가소제의 비(P/B)를, 표 1과 같이 변동시킨 것 외에는, 실시예 1과 동일하게 박리층용 페이스트를 제작하여, 동일한 평가를 행했다(시료 1, 2, 4∼6). 결과를 표 1에 나타낸다.

표 1

시료 7의 PVB의 경우, 아세탈화도는 부티랄화도를 나타낸다.

「×＊」에 대해서는, 점착성이 증가하여, 제판에 시트가 부착되었다.

표 1에 나타낸 바와 같이, P/B값이 작아지면 인쇄성이 악화하고, P/B값이 커지면 인쇄성과 함께 시트 어택, 시트 찌꺼기가 발생하는 경향이 보인다. 표 1로부터는, P/B값 1.33∼5.56(단, 5.56을 제외한다)일 때, 또 세라믹 분말 100중량부에 대해 폴리비닐 아세탈 함유량 12∼50중량부(단, 12중량부를 제외한다)일 때, 모든 특성을 만족할 수 있는 것을 확인할 수 있었다.

실시예 3

폴리비닐아세탈의 중합도를 표 2와 같이 변동시킨 이외에는, 실시예 1과 동일하게 박리층용 페이스트를 제작하여, 동일한 평가를 행했다(시료 8∼11). 결과를 표 2에 나타낸다.

표 2

표 2에 나타낸 바와 같이, 중합도가 1700으로 너무 낮으면 시트 어택이 발생했다. 또, 중합도가 3700으로 너무 높으면 분산성이 악화하였다. 이에 대해, 중합도가 적정 범위(2000∼3600)에 있는 폴리비닐아세탈을 사용한 경우, 모든 특성을 만족할 수 있는 것을 확인할 수 있었다.

실시예 4

폴리비닐아세탈의 아세탈화도를 표 3과 같이 변동시킨 것 외에는, 실시예 1과 동일하게 박리층용 페이스트를 제작하여, 동일한 평가를 행했다(시료 12, 13). 결과를 표 3에 나타낸다.

표 3

표 3에 나타낸 바와 같이, 아세탈화도가 적정 범위(66∼74몰%)에 있는 폴리비닐아세탈을 사용한 경우, 모든 특성을 만족할 수 있는 것을 확인할 수 있었다.

실시예 5

세라믹 분말 100중량부에 대한 가소제의 함유량(중량부)를 표 4와 같이 변동시킨 것 외에는, 실시예 1과 동일하게 박리층용 페이스트를 제작하여, 동일한 평가를 행했다(시료 14∼18). 결과를 표 4에 나타낸다.

표 4

「×＊＊」에 대해서는, 점착성이 증가하고, 제판에 시트가 부착하여 연속 인쇄 불가.

표 4에 나타내는 바와 같이, 가소제량이 작아지면 전극층 및 여백 패턴층의 박리 강도가 커지는 경향이 있어, 박리가 어려워진다. 가소제량이 커지면 인쇄성이나 전극 인쇄 상태가 악화하는 경향이 보인다. 표 4로부터는, 특히 세라믹 분말 100중량부에 대해 가소제 함유량 0∼100중량부(단, 0중량부와 100중량부를 제외한다)일 때, 모든 특성을 만족할 수 있는 것을 확인할 수 있었다.

실시예 6

PET 필름(제1 지지 시트)의 이형 처리측의 박리력을, 표 5와 같이 변동시킨 것 외에는, 실시예 1과 동일하게 박리층용 페이스트를 제작하여, 동일한 평가를 행했다(시료 19∼22). 결과를 표 5에 나타낸다.

표 5

표 5에 나타낸 바와 같이, PET 필름의 이형 처리측의 박리력이 작아지면 박리층이 그 위에 형성된 전극층 및 여백 패턴층과 함께 PET 필름으로부터 탈락하는 경향이 있고, 박리력이 커지면 전극층 및 여백 패턴층의 박리가 너무 무거워 적층 효율이 저하하는 경향이 있다. 표 5로부터는, 특히 박리력이 8∼20mN/cm(단, 8mN/cm을 제외한다)일 때, 모든 특성을 만족할 수 있는 것을 확인할 수 있었다.

실시예 7

표면에 알키드 수지를 주체로 하는 박리제를 코팅에 의해 실시한 이형처리(박리력을 표 6과 같이 변동시켰다)를 갖는 두께 38㎛의 PET 필름(제1 지지 시트)를 사용하고, 이 PET 필름의 표면에 박리층을 형성한 것 이외는, 실시예 1과 동일하게 박리층을 형성하여, 동일한 평가를 행하였다(시료 23∼26). 결과를 표 6에 나타낸다.

표 6

표 6에 나타내는 바와 같이, PET 필름의 이형처리측의 박리력이 작아지면 박리층이 그 위에 형성된 전극층 및 여백 패턴층과 함께 PET 필름으로부터 탈락하는 경향이 있고, 박리력이 커지면 전극층 및 여백 패턴층의 박리가 너무 어려워져 적층효율이 저하하는 경향이 있다. 표 6으로부터는, 특히 박리력이 50∼130mN/㎝(단, 50mN/㎝과 130mN/㎝을 제외한다)일 때, 모든 특성을 만족할 수 있는 것을 확인할 수 있었다.

실시예 8

먼저, 실시예 1의 시료 3과 동일하게 하여, 박리층을 형성했다. 그리고, 전극층용 페이스트 및 여백 패턴층용 페이스트의 용제를, 표 7, 8에 나타내는 용제로 변경하여, 박리층의 시트 어택, 인쇄성, 시트 찌꺼기, 전극층용 페이스트 부착량의 변동(전극 인쇄 상태), 전극층과 여백 패턴층의 박리성, 및 표면 거칠기의 각 평가를 행하였다(시료 27∼39, 40∼42). 결과를 표 7, 8에 나타낸다.

또한, 표 7, 8 중의 시료 27∼39, 40∼42에서는, 각 용제를 중량비로 50:50 의 비율로 사용했다. 즉, 예를 들면, 시료 27에서는, 전극층용 페이스트 및 여백 패턴층용 페이스트의 용제를, 테르피네올 : 테르피네올아세테이트 = 50:50(중량비)로 하였다.

또, 표 7에 나타낸 시료는, 테르피네올 : 각 용제 = 50:50(중량비)로 한 시료이고, 표 8에 나타내는 시료는, 각 용제 : 옥탄올 = 50:50(중량비)로 한 시료이다.

표 7

표 8

표 7, 8로부터, 전극층용 페이스트 및 여백 패턴층용 페이스트의 용제를, 표 7, 8에 나타내는 각 용제로 변경한 경우에도, 모든 특성을 만족할 수 있는 것을 확인할 수 있었다.

비교예 1

실시예 1의 폴리비닐아세탈을 폴리비닐부티랄로 바꿔 박리층용 페이스트를 제작했다. 구체적으로는 이하와 같다.

박리층용 페이스트의 제작

첨가물 슬러리의 조제

먼저 실시예 1과 동일 조성의 첨가물(부성분) 원료 혼합물을 준비했다.

다음에, 얻어진 첨가물 원료 혼합물 : 4.3중량부, 에틸알콜 : 3.1중량부, n-프로판올 : 3.1중량부, 크실렌 : 1.1중량부 및 폴리에틸렌글리콜계 분산제 : 0.04중량부를, 볼밀을 사용해 혼합 분쇄하여, 첨가물 슬러리를 얻었다. 혼합 분쇄는, 250cc 폴리에틸렌제 수지 용기를 사용해, 2mmΦ의 ZrO₂ 메디아(media) 450g을 투입하여, 주속 45m/분 및 20시간의 조건으로 행했다. 분쇄 후의 첨가물 원료의 입경은 메디안 직경은 0.1㎛였다.

1차 슬러리의 제작

다음에, 얻어진 첨가물 슬러리 : 전량, 평균 입경 0.1㎛의 BaTiO₃ 분말(BT-01/사카이 화학공업(주)) : 100중량부, 에틸알콜 : 45.88중량부, n-프로판올 : 45.88중량부, 크실렌 : 22.4중량부, 프탈산디옥틸(DOP) 가소제 : 3.03중량부, 미네랄스피릿 : 7.31중량부 및 폴리에틸렌글리콜계 분산제 : 1.0중량부를 볼밀을 사용 해 혼합 분쇄했다. 혼합 분쇄는, 1리터의 폴리에틸렌제 수지 용기를 사용해, 2mmΦ의 ZrO₂ 메디아(media) 18g을 투입해, 주속 45m/분 및 4시간의 조건으로 행했다.

그 후(4시간 혼합 후), 폴리비닐부티랄(PVB) 수지(중합도 1450, 부티랄화도69%, 잔류 아세틸기량 12%)를 에틸알콜 : n-프로판올 = 1 : 1로 용해시킨, 수지 고형분 농도 15% 래커를 41.6중량부(폴리비닐부티랄 수지의 첨가량은 분체(티탄산 바륨+첨가제)에 대해 6중량%가 되도록 첨가)를 추가 첨가하고, 16시간 더 볼밀로 혼합을 행해, 1차 슬러리를 얻었다. 얻어진 1차 슬러리의 불휘발분 농도는 41.3%였다.

또한, 본 비교예에서도 상기 (BaTiO₃ 분말+첨가물 원료 혼합물) = 세라믹 분말(평균 입경 0.1㎛)로 했다.

1차 슬러리의 희석

본 실시예에서는, 고분산 또한 저농도의 슬러리를 한 공정에서 제조하는 것이 곤란하기 때문에, 먼저 비교적 농도가 높은 1차 슬러리를 제작하고, 이어서 이 1차 슬러리를 희석함으로써, 박리층용 페이스트를 제조한다.

구체적으로는, 얻어진 1차 슬러리를, 폴리비닐부티랄 수지 첨가량의 총량을 9중량부, 불휘발분 농도 15%가 되도록, 하기 조제의 바인더 래커와 1차 슬러리 전량을 볼밀을 사용해 혼합했다. 혼합은, 3리터의 폴리에틸렌제 수지 용기를 사용해, 주속 45m/분 및 4시간의 조건으로 행했다. 또한, 바인더 래커는, 에틸알콜 : 244.81중량부, n-프로판올 : 244.81중량부, 크실렌 : 131.83중량부, 프탈산디옥틸 (DOP) 가소제 : 22.98중량부 및 PVB-15% 래커 : 303.34중량부를 준비하여, 이들을 혼합해서 50℃에서 가열 용해하여 조제했다.

혼합 후의 슬러리는, 불휘발분 농도 15%, 세라믹 분말 100중량부에 대한 PVB 수지량이 50중량부, 가소제의 함유량이 PVB 수지 100중량부에 대해 50중량부(세라믹 분말 100중량부에 대해서는 25중량부), 세라믹 분말과 PVB 및 가소제의 비(P/B)는 1.33이었다(표 1의 시료 7).

고분산 처리

얻어진 혼합 후의 슬러리를, 실시예 1과 동일하게 처리함으로써, 박리층용 페이스트를 제작했다.

박리층의 형성

제작된 박리층용 페이스트를, 실시예 1에서 사용한 PET 필름(제1 지지 시트)의 표면에, 동일한 조건으로 도포·건조시킴으로써, 건조 막두께가 0.2㎛인 박리층을 형성하여, 실시예 1과 동일한 평가를 행했다. 결과를 표 1에 나타낸다.

표 1에 나타낸 바와 같이, 시트 어택, 시트 찌꺼기를 발생시키고, 게다가 인쇄성도 악화하는 것을 확인할 수 있었다.

또, 전극층용 페이스트 부착량의 변동량(전극 인쇄 상태)은 28%여서, ×였다. 전극층용 페이스트를 박리층의 표면에 1회 인쇄한 후의 박리층의 상태와, 전극층용 페이스트를 박리층의 표면에 3000회 인쇄한 후의 박리층의 상태의 사진을 도 10a 및 도 10b에 나타낸다. 도 10a 및 도 10b에 나타낸 바와 같이, 비교예 1의 박리층에 의하면, 전극층용 페이스트를 3000회 인쇄하면, 박리층의 시트 찌꺼기가 산란하여, 상태가 악화하고 있는 것을 확인할 수 있다.

이상으로부터 실시예 1∼8의 유의성을 확인할 수 있었다.

실시예 9

그린 시트용 페이스트

먼저 실시예 1(표 1의 시료 3)과 동일 조성의 첨가물(부성분) 원료 혼합물을 준비했다.

다음에, 얻어진 첨가물 원료 혼합물 : 4.3중량부, 에틸알콜 : 3.11중량부, n-프로판올 : 3.11중량부, 크실렌 : 1.11중량부 및 분산제 : 0.04중량부를, 볼밀을 사용해 혼합 분쇄하여, 첨가물 슬러리를 얻었다. 혼합 분쇄는, 250cc 폴리에틸렌제 수지 용기를 사용해, 2mmΦ의 ZrO₂ 메디아(media) 450g을 투입하여, 주속 45m/분 및 16시간의 조건으로 행했다. 또한, 분쇄 후의 첨가물 원료의 입경은 메디안(median) 직경은 0.1㎛였다.

다음에, 얻어진 첨가물 슬러리 : 11.65중량부, BaTiO₃ 분말(BT-02/사카이 화학공업(주)) : 100중량부, 에틸알콜 : 35.32중량부, n-프로판올 : 35.32중량부, 크실렌 : 16.32중량부, 프탈산디옥틸(가소제) : 2.61중량부, 미네랄스피릿 : 7.3중량부, 분산제 : 2.36중량부, 대전 조제 : 0.42중량부, 유기 비히클 : 33.74중량부, MEK : 43.81중량부 및 2-부톡시에탄올 : 43.81중량부를, 볼밀을 사용해 혼합하여, 그린 시트용 페이스트를 얻었다.

또한, 볼밀에 의한 혼합은, 500cc 폴리에틸렌제 수지 용기를 사용해, 2mmΦ 의 ZrO₂ 메디아(media) 900g을 투입하여, 주속 45m/분 및 20시간의 조건으로 행했다. 또, 상기의 유기 비히클은, 중합도 1450, 부티랄화도 69%의 폴리비닐부티랄 수지(세키스이 화학공업(주)제) : 15중량부를, 에탄올 : 42.5중량부 및 프로판올 : 42.5중량부에 50℃의 온도로, 교반 용해함으로써 제작했다. 즉, 유기 비히클 중의 수지 함유량(폴리비닐부티랄 수지의 양)은 15중량%로 했다.

접착층용 페이스트

부티랄 수지(중합도 800, 부티랄화도 77%) : 2중량부, MEK : 98중량부 및 DOP(프탈산디옥틸) : 1중량부를, 교반 용해함으로써 접착층용 페이스트를 제작했다.

적층 세라믹 콘덴서 시료의 제작

실시예 1에서 제작한 박리층용 페이스트, 전극층용 페이스트 및 여백 패턴층용 페이스트와, 본 실시예에서 제작한 그린 시트용 페이스트 및 접착층용 페이스트를 사용해, 이하와 같이 하여, 도 1에 나타낸 적층 세라믹 콘덴서(2)를 제조했다.

그린 시트의 형성

먼저 실시예 1과 동일하게, PET 필름 상에 박리층(건조 막두께 0.1㎛)을 형성하고, 이 박리층 표면에 전극층 및 여백 패턴층(모두 건조 막두께 1㎛)을 형성했다.

다음에, 전극층 및 여백 패턴 상에, 상기의 그린 시트용 페이스트를, 다이 코터에 의해 도포하고, 그 후 건조시킴으로써 그린 시트를 형성하여, 전극층(12a) 및 여백 패턴(24)을 갖는 그린 시트(10a)를 얻었다. 도포 속도는 50m/min.으로 하고, 건조는, 로 내 온도를 80℃로 한 건조로를 사용해 행했다. 그린 시트는, 건조시의 막두께가 1㎛가 되도록 형성했다.

접착층의 형성, 접착층의 전사

먼저 별도의 PET 필름(제2 지지 시트)을 준비하고, 이 PET 필름 상에, 상기의 접착층용 페이스트를 다이 코터에 의해 도포하고, 이어서 건조시킴으로써 접착층을 형성했다. 도포 속도는 70m/min.으로 하고, 건조는, 로 내 온도를 80℃로 한 건조로를 사용해 행했다. 접착층은, 건조시의 막두께가 0.1㎛가 되도록 형성했다. 또한, 상기의 제2 지지 시트는, 제1 지지 시트와 달리, 표면에 실리콘계 수지에 의해 박리 처리를 실시한 PET 필름을 사용했다.

다음에, 제작한 전극층(12a) 및 여백 패턴(24)을 갖는 그린 시트(10a) 상에, 도 3에 나타낸 방법에 의해, 접착층(28)을 전사하여 적층체 유닛(U1a)을 형성했다. 전사시에는, 1쌍의 롤을 사용하고, 그 가압력은 0.1MPa, 전사 온도는 80℃, 전사 속도는 2m/min이고, 전사는 양호하게 행할 수 있는 것을 확인할 수 있었다.

그린 칩의 제작

먼저 두께 10㎛로 성형된 복수 장의 외층용 그린 시트를, 적층시의 두께가 약 50㎛가 되도록 적층하고, 소성 후에 적층 콘덴서의 뚜껑 부분(커버층)이 되는 외층을 형성했다. 또한, 외층용 그린 시트는, 상기에서 제조한 그린 시트용 도료를 사용해, 건조 후의 두께가 10㎛가 되도록 형성한 그린 시트이다.

다음에, 그 위에, 도 3, 도 4에 나타낸 방법에 의해, 상기에서 제조한 적층 체 유닛을 100장 적층했다. 또한, 그 위에, 두께 10㎛로 성형된 복수 장의 외층용 그린 시트를, 적층시의 두께가 약 50㎛가 되도록 적층하고, 소성 후에 적층 콘덴서의 뚜껑 부분(커버층)이 되는 외층을 형성했다. 그리고, 얻어진 적층체를 100MPa 및 70℃의 조건으로 프레스 성형을 행하고, 그 후 다이싱 가공기에 의해 절단함으로써, 소성 전의 그린 칩을 얻었다.

소결체의 제작

다음에, 최종 적층체를 소정 사이즈로 절단하여, 탈 바인더 처리, 소성 및 어닐링(열처리)을 행해, 칩형상의 소결체를 제작했다.

탈 바인더는, 승온 속도 : 50℃/시간, 유지 온도 : 240℃, 유지 시간 : 8시간, 분위기 가스 : 공기 중에서 행했다. 소성은, 승온 속도 : 300℃/시간, 유지 온도 : 1200℃, 유지 시간 : 2시간, 냉각 속도: 300℃/시간, 분위기 가스 : 이슬점 20℃로 제어된 N₂ 가스와 H₂(5%)의 혼합 가스로 행했다. 어닐링(재산화)은, 유지 시간 : 3시간, 냉각 속도 : 300℃/시간, 분위기용 가스 : 이슬점 20℃로 제어된 N₂ 가스로 행했다. 또한, 분위기 가스의 가습에는, 습윤제를 사용해 수온 0∼75℃에서 행했다.

다음에, 칩형상의 소결체의 단면을 샌드블래스트로 연마한 후, In-Ga 합금 페이스트를 단부에 도포하고, 그 후 소성을 행함으로써 외부 전극을 형성하여, 도 1 에 나타낸 구성의 적층 세라믹 콘덴서의 샘플을 얻었다.

쇼트 불량률의 측정

쇼트 불량률은, 50개의 콘덴서 샘플을 준비하여, 쇼트 불량이 발생한 개수를 조사하여 측정했다. 구체적으로는, 절연 저항계(HEWLETT PACKARD사제 E2377A 멀티 미터)를 사용해 저항값을 측정하여, 저항값이 100kΩ이하가 된 샘플을 쇼트 불량 샘플로 하여, 전체 측정 샘플에 대한, 쇼트 불량 샘플의 비율을 쇼트 불량률로 했다. 본 실시예에서는 쇼트 불량률이 10% 이하인 경우를 양호한 것으로 했다. 그 결과, 쇼트 불량률은 6%여서, 대단히 양호한 결과가 얻어졌다.

이상 설명한 바와 같이, 본 발명에 의하면, 전극층을 형성하기 위한 전극층용 페이스트(필요에 따라 여백 패턴층을 더 형성하기 위한 여백 패턴층용 페이스트)에 대해 시트 어택되지 않고, 게다가 이 페이스트의 인쇄시에 깎이지 않는 박리층을 형성 가능한, 적층형 전자 부품을 제조하기 위해서 사용하는 박리층용 페이스트와, 이 박리층용 페이스트를 사용한 적층형 전자 부품의 제조 방법을 얻을 수 있다.

Claims (15)

1. 적층형 전자 부품을 제조하기 위해서 사용하는 박리층용 페이스트로서,

   테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트를 포함하는 전극층용 페이스트와 조합하여 사용되고,

   세라믹 분말과, 유기 비히클과, 가소제와, 분산제를 포함하고,

   상기 유기 비히클 중의 바인더가, 폴리비닐아세탈을 주성분으로 하고,

   상기 세라믹 분말과, 상기 바인더 및 가소제의 비(P/B)가, 1.33∼5.56(단, 5.56을 제외한다)으로 제어되어 있는 것을 특징으로 하는 박리층용 페이스트.
2. 적층형 전자 부품을 제조하기 위해서 사용하는 박리층용 페이스트로서,

   테르피네올, 디히드로테르피네올, 테르피네올아세테이트 또는 디히드로테르피네올아세테이트를 포함하는 전극층용 페이스트와 조합하여 사용되고,

   세라믹 분말과, 유기 비히클과, 가소제와, 분산제를 포함하고,

   상기 유기 비히클 중의 바인더가, 폴리비닐아세탈을 주성분으로 하고,

   상기 세라믹 분말 100중량부에 대한 상기 바인더의 함유량이 12∼50중량부(단, 12중량부를 제외한다)인 것을 특징으로 하는 박리층용 페이스트.
3. 제1항 또는 제2항에 있어서,

   상기 조합하여 사용하는 전극층용 페이스트는, 케로신, 크실렌, 옥탄올, 노 난올, 데칸올, 운데칸올, 아세트산 벤질, 카르비톨, 부틸카르비톨, 및 부틸카르비톨아세테이트로부터 선택되는 1종 또는 2종 이상을 더 포함하는 박리층용 페이스트.
4. 제1항 또는 제2항에 있어서,

   상기 폴리비닐아세탈은, 중합도가 2000∼3600, 아세탈화도가 66∼74몰%인 박리층용 페이스트.
5. 제1항 또는 제2항에 있어서,

   상기 가소제가, 프탈산디부틸(DBP), 프탈산디옥틸(DOP) 및 프탈산부틸벤질(BBP)로부터 선택되는 하나 이상이며, 상기 세라믹 분말 100중량부에 대해 0∼100중량부(단, 0중량부와 100중량부를 제외한다) 함유되어 있는 박리층용 페이스트.
6. 제1항 또는 제2항에 있어서,

   상기 세라믹 분말이, 0.01㎛ 이상, 0.2㎛ 이하의 평균 입경을 갖는 것인 박리층용 페이스트.
7. 제1항 또는 제2항에 있어서,

   상기 분산제가, 폴리에틸렌글리콜계 분산제이고, 상기 세라믹 분말 100중량부에 대해 1∼3중량부 함유되어 있는 박리층용 페이스트.
8. 제1항 또는 제2항에 있어서,

   상기 유기 비히클 중의 용제가, 에틸알콜, 메틸에틸케톤, 메틸이소부틸케톤, 프로판올, 크실렌 및 톨루엔 중 1종 이상이고, 불휘발분 농도가 5∼20중량%가 되도록 함유되어 있는 박리층용 페이스트.
9. 이형 처리가 실시된 제1 지지 시트의 상기 이형 처리측에 박리층을 형성하는 공정과,

   상기 박리층의 표면에 전극층을 소정 패턴으로 형성하는 공정과,

   상기 전극층의 표면에 그린 시트를 형성하여, 전극층을 갖는 그린 시트를 얻는 공정과,

   상기 전극층을 갖는 그린 시트를 적층하여, 그린 칩을 형성하는 공정과,

   상기 그린 칩을 소성하는 공정을 갖는 적층형 전자 부품의 제조 방법으로서,

   상기 박리층을 형성하기 위한 박리층용 페이스트로서, 제1항 또는 제2항에 기재된 박리층용 페이스트를 사용하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.
10. 제9항에 있어서,

    상기 제1 지지 시트에 실시된 이형 처리가, 실리콘을 주체로 하는 박리제를 사용한 코팅법에 의해 형성되고, 이 제 1 지지 시트의 박리력이 8∼20mN/cm (단, 8mN/cm를 제외한다)로 제어되어 있는 적층형 전자 부품의 제조 방법.
11. 제9항에 있어서,

    상기 제1 지지 시트에 실시된 이형처리가, 알키드 수지를 주체로 하는 박리제를 사용한 코팅법에 의해 형성되고, 이 제1 지지 시트의 박리력이 50∼130mN/cm(단, 50mN/cm와 130mN/cm를 제외한다)로 제어되어 있는 적층형 전자 부품의 제조 방법.
12. 제9항에 있어서,

    상기 박리층용 페이스트에 함유되는 세라믹 분말이, 상기 그린 시트를 형성하기 위한 페이스트에 함유되는 세라믹 분말과 동일한, 적층형 전자 부품의 제조 방법.
13. 제9항에 있어서,

    상기 박리층의 두께가, 0.05∼0.2㎛인, 적층형 전자 부품의 제조 방법.
14. 제9항에 있어서,

    상기 그린 시트의 형성 전에, 상기 전극층이 형성되어 있지 않은 상기 박리층의 표면에, 상기 전극층과 동일한 두께로, 또한 상기 그린 시트와 동일한 재질로 구성되어 있는 여백 패턴층을 형성하는, 적층형 전자 부품의 제조 방법.
15. 제9항에 있어서,

    상기 전극층을 갖는 그린 시트를 적층하기 전에, 상기 전극층을 갖는 그린 시트의 반(反) 전극층측 표면에 접착층을 형성하고, 상기 접착층을 개재시켜, 상기 전극층을 갖는 그린 시트를 적층하는, 적층형 전자 부품의 제조 방법.

Images