KR100679937B1

KR100679937B1 - 적층 세라믹 전자부품 및 그 제조방법

Info

Publication number: KR100679937B1
Application number: KR1020040055128A
Authority: KR
Inventors: 타카자와토모오
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2003-07-15
Filing date: 2004-07-15
Publication date: 2007-02-08
Also published as: TW200503601A; KR20050008536A; US20050018382A1; CN1577655A; US6924972B2; JP2005038904A

Abstract

본 발명은 외부 전극의 강도나 신뢰성이 떨어지지 않고, 자속누설이 적은 적층 세라믹 전자부품 및 그 제조방법을 제공하는 것을 과제로 한다.

내층용 세라믹 그린시트를 적층해서 구성한 코일부(15)의 내부에는, 30∼80%(공극율)의 공극이 형성되어 있다. 한편, 외층용 세라믹 그린시트를 적층해서 구성한 외층부(16a,16b)의 내부에는 10%이하(공극율)의 공극이 형성되어 있다. 소결 세라믹 적층체(20)의 좌우 끝면에는, 외부 전극(21,22)이 형성되어 있다. 즉, 외층부(16a,16b)의 최외층의 외층용 세라믹 시트의 주면에 외부 전극(21,22)이 형성되어 있다.

Description

적층 세라믹 전자부품 및 그 제조방법{MONOLITHIC CERAMIC ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING MONOLITHIC CERAMIC ELECTRONIC COMPONENT}

도1은 본 발명에 따른 적층 세라믹 전자부품의 일실시형태를 나타내는 분해 사시도이다.

도2는 도1에 나타낸 적층 세라믹 전자부품의 외관 사시도이다.

도3은 도2에 나타낸 적층 세라믹 전자부품의 세라믹 적층체의 일부를 모식적으로 나타내는 확대 단면도이다.

도4는 도2에 나타낸 적층 세라믹 전자부품을 모식적으로 나타내는 단면도이다.

(부호의 설명)

1:적층 인덕터 5:코일용 도체 패턴

12:내층용 세라믹 그린시트 13:외층용 세라믹 그린시트

15:코일부 16a,16b:외층부

20:소결 세라믹 적층체 21,22:외부 전극

32:공극 L:나선상 코일

본 발명은 적층 세라믹 전자부품, 특히, 적층 인덕터나 적층 콘덴서, 적층 LC 복합부품 등의 적층 세라믹 전자부품 및 그 제조방법에 관한 것이다.

최근, 전자기기의 고주파화가 진행되어, 인덕터나, LC 복합부품, LR 복합부품, LCR 복합부품 등은, ㎓대역의 고주파에 대응가능한 것이 요구되어지도록 되고 있다.

그러나, 고주파대역용의 인덕터에 있어서는, 코일과 병렬로 발생하는 부유 용량이 그 임피던스에 크게 영향을 주고, 특히 ㎓대에서는, 0.01㎊∼0.1㎊정도의 미소한 부유 용량이 임피던스에 큰 영향을 준다. 따라서, 부유 용량을 작게 해서 소망의 특성을 확보하고자 하면, 자성체로서 이용되고 있는 페라이트 등의 유전율ε을 내리는 것이 필요하게 된다. 그러나, 페라이트의 구조적인 이유로, 페라이트 자체의 유전율ε을 예를 들면 13∼14이하로까지 내리는 것은 사실상 곤란하다.

이러한 상황 하에서 유전율을 내리려고 하면, 자성체에 수지나 유리 등의 유전율이 낮은 재료를 배합하는 방법이 생각되지만, 자성체에 비자성체인 수지나 유리 등을 배합한 복합 자성 재료에 있어서는, 자성체 입자가 수지나 유리 등의 비자성체 재료에 의해 덮여져, 자로가 분단되어 버리기 때문에, 투자율이 극단적으로 낮아져 버린다라는 문제점이 있다.

또, 최근, 전파 흡수체 등에 이용되는 유전율이 낮은 페라이트 재료로서, 공극율을 20∼70vol%로 한 발포 페라이트 소결체가 알려져 있다. (예를 들면 일본 특 허공개 소55-52300호 공보 참조). 이 페라이트 소결체는, 공극을 높은 비율로 함유하고 있으므로, 유전율이 낮고, 또한, 자로가 연속되어 있으므로, 전자기 특성이 불연속적으로 크게 변동하지 않는다는 특징을 갖고 있다. 즉, 이 발포 페라이트 소결체는, 공극율이 높아져도 각각의 페라이트 입자끼리는 자기적으로 결합되어 있기 때문에, 페라이트 분말과 절연물의 혼합 페라이트의 경우에 보여지는 페라이트 복소 투자율의 주파수 산특성의 변동은 적다는 특징을 갖고 있다.

또한, 공극을 함유시킨 세라믹을 사용한 전자부품으로서, 세라믹과, 세라믹의 내부에 형성된 내부 전극을 구비하고, 세라믹에 지름 1∼3㎛의 공극(pore)을 3∼30체적％의 비율로 함유시킨 세라믹 전자부품이 제안되어 있다.(예를 들면, 일본 특허공개 평11-67575호 공보 참조).

이 세라믹 전자부품은, 세라믹에 지름 1∼3㎛의 공극을 3∼30체적％의 비율로 함유시키도록 하고 있으므로, 세라믹의 유전율을 내리는 것이 가능하게 되어, 그만큼 임피던스 특성을 향상시키는 것이 가능하게 된다는 특징을 갖고 있다.

그러나, 페라이트 등의 세라믹 소결체에 공극을 형성하면, 외부 전극 형성시, 도포된 외부 전극 페이스트가 공극을 통해서 세라믹 소결체의 내부로 확산되어, 외부 전극의 함몰이 일어나서 외부 전극의 기계적 강도나 전기적 접속 신뢰성이 떨어진다는 문제가 있었다. 또한, 세라믹 소결체 전체에 공극을 형성하고 있으므로, 세라믹 소결체가 페라이트인 경우, 그 투자율이 낮아진다. 따라서, 페라이트 세라믹 소결체에 코일소자를 내장하고 있는 경우, 코일소자에 의해 발생하는 자속 의 누설이 많아져서 큰 임피던스를 얻을 수 없다는 문제도 있었다.

그래서, 본 발명의 목적은, 외부 전극의 강도나 신뢰성이 떨어지지 않고, 자속 누설이 적은 적층 세라믹 전자부품 및 그 제조방법을 제공하는 데에 있다.

상기 목적을 달성하기 위해서, 본 발명에 따른 적층 세라믹 전자부품은,

(a)복수의 세라믹층과 복수의 내부 전극을 적층해서 구성한 세라믹 적층체와,

(b)세라믹 적층체의 최외층에 배치되어 있는 세라믹층의 주면(主面)에 형성된 외부 전극을 구비하고,

(c)복수의 세라믹층은 공극을 함유하고, 세라믹 적층체의 적어도 최외층에 배치되어 있는 세라믹층의 공극율이, 나머지의 세라믹층의 공극율보다 작은 것을 특징으로 한다.

보다 구체적으로는, 세라믹 적층체의 최외층에 배치되어 있는 세라믹층의 공극율이 10%이하인 것이 바람직하다.

이상의 구성에 의해, 최외층에 배치되어 있는 세라믹층의 공극이 적기 때문에, 외부 전극 형성시에, 도포된 외부 전극 페이스트가 공극을 통해 소결 세라믹 적층체의 내부로 확산되기 어려워진다.

또한, 공극이 적은 페라이트 세라믹층은 투자율이 높으므로, 페라이트 세라믹 소결체에 코일소자를 내장하고 있는 경우, 코일소자에 의해 발생하는 자속의 누설이 적어지고, 저주파에 있어서, 보다 큰 임피던스가 얻어진다.

또한, 본 발명에 따른 적층 세라믹 전자부품의 제조방법은,

(d)세라믹 원료와 결합제로 이루어지는 외층용 세라믹 시트를 제작하는 공정과,

(e)세라믹 원료와 결합제와 가연재로 이루어지는 내층용 세라믹 시트를 제작하는 공정과,

(f)내층용 세라믹 시트의 표면에 내부 전극을 형성하는 공정과,

(g)복수의 외층용 세라믹 시트와 복수의 내층용 세라믹 시트를 적층하여 세라믹 적층체를 형성하는 공정과,

(h)세라믹 적층체의 최외층에 배치되어 있는 세라믹 시트의 주면에 외부 전극을 형성하는 공정을 구비한 것을 특징으로 한다.

이상의 방법에 의해, 외층용 적층 세라믹 시트의 공극율이 내층용 세라믹 시트의 공극율보다 작은 세라믹 적층체를 구비한 적층 세라믹 전자부품을 효율좋게 형성할 수 있다.

이하, 본 발명에 따른 적층 세라믹 전자부품 및 그 제조방법의 실시형태에 대해서 첨부의 도면을 참조해서 설명한다. 본 실시형태에서는, 적층 세라믹 전자부품으로서, 적층 인덕터를 예로 들어 설명한다.

도1에 나타낸 바와 같이, 적층 인덕터(1)는, 코일용 도체 패턴(5)이나 층간 접속용 비아홀(6)을 형성한 내층용 세라믹 그린시트(12)와, 인출용 비아홀(8)을 형성한 외층용 세라믹 그린시트(13) 등으로 구성되어 있다.

외층용 세라믹 그린시트(13)는 이하와 같이 해서 제작된다. 니켈, 아연 및 구리의 산화물 원료를 혼합해서 800℃에서 1시간 가량 소성했다. 그 후, 볼밀에 의해 분쇄하고, 건조하는 것에 의해, 평균 입경이 약 2㎛인 Ni-Zn-Cu계 페라이트 원료(산화물 혼합분말)를 얻었다.

다음에 이 페라이트 원료에, 용매, 결합제 및 분산제를 첨가해서 혼련하여 슬러리상으로 한다. 그 후, 슬러리상의 페라이트 원료를 사용해서 닥터 블레이드법 등의 방법으로 두께 40㎛의 외층용 세라믹 그린시트(13)를 제작했다.

한편, 내층용 세라믹 그린시트(12)는 이하와 같이 해서 제작된다. 니켈, 아연 및 구리의 산화물 원료를 혼합해서 800℃에서 1시간 가량 소성했다. 그 후, 볼밀에 의해 분쇄하고, 건조함으로써, 평균입경이 약 2㎛인 Ni-Zn-Cu계 페라이트 원료(산화물 혼합분말)를 얻었다.

다음에, 이 페라이트 원료에, 시판의 구상 폴리머, 예를 들면 평균 입경이 8㎛인 가교 폴리스티렌으로 이루어지는 구상의 가연재를 첨가하고, 용매, 결합제 및 분산제를 첨가하여 혼련해서 슬러리상으로 한다. 본 제1실시형태에서는, 가연재로서, 세키스이 카세이힝 고교 가부시키가이샤(SEKISUI PLASTICS CO., LTD.)제품의 상품명이 테크포리머(TECHPOLYMER)라 불리는 가연재를 이용했다. 이 후, 슬러리상의 페라이트 원료를 사용해서 닥터 블레이드법 등의 방법으로 두께 40㎛의 내층용 세라믹 그린시트(12)를 제작했다. 가연재는 후공정의 소성시에 소실(燒失)되어 그 후에 공극을 형성하게 된다.

코일용 도체 패턴(5)은, Ag, Pd, Cu, Au나 이들의 합금 등으로 이루어지며, 스크린 인쇄 등의 방법에 의해 형성된다. 또한, 층간 접속용 비아홀(6)이나 인출용 비아홀(8)은 레이저빔 등을 사용해서 비아홀의 구멍을 형성하고, 이 구멍에 Ag, Pd, Cu, Au나 이들의 합금 등의 도전성 페이스트를 충전함으로써 형성된다.

코일용 도체 패턴(5)은 층간 접속용 비아홀(6)을 통해 전기적으로 직렬로 접속되어 나선상 코일(L)을 형성한다. 나선상 코일(L)의 양단부는 인출용 비아홀(8)에 전기적으로 접속된다.

각 시트(12,13)는 적층되어 압착되어, 도2에 나타내는 직육면체형상을 갖는 세라믹 적층체(20)로 된다. 그리고, 이것을 400℃에서 3시간 열처리(탈결합제처리)를 행한 후, 925℃에서 2시간 소성함으로써, 소결 세라믹 적층체(20)를 얻는다.

이것에 의해, 내층용 세라믹 그린시트(12)를 적층해서 구성한 코일부(15)의 내부에는 다수의 공극(32)(도3참조)이 형성된다. 공극(32)의 평균 입경은 5∼20㎛이며, 코일부(15)의 공극의 체적함유율(공극율)은 30∼80%가 바람직하다. 코일부(15)의 공극율은 이하의 식으로 산출된다. 단, 공극(공기)의 비중을 0g/㎤로 했다.

코일부(15)의 공극율={1-(W/V)/G}×100(%)

W:코일부(15)의 내층용 세라믹 시트(소성후)(12)만의 총중량

V:코일부(15)의 내층용 세라믹 시트(소성후)(12)만의 체적

G:페라이트 원료의 이론밀도

공극율이 30%미만이 되면, 유전율이 높아져, 충분히 유전율을 저하시킬 수 없기 때문이다. 또한, 공극율이 80%를 초과하면, 소성후의 코일부(15)의 기계적 강도가 저하하고, 그 후의 수지함침가공 등이 곤란해지므로 바람직하지 못하기 때문이다.

한편, 외층용 세라믹 그린시트(13)를 적층해서 구성한 외층부(16a,16b)의 내부에도 공극은 형성된다. 이 공극은, 슬러리상의 페라이트 원료를 제작할 때 생긴 기포나 결합제 및 분산제의 휘발성 성분에 의해 발생한 것이다. 단, 외층부(16a,16b)에 형성되는 공극은 적고, 그 공극율은 10%이하이다. 외층부(16a,16b)의 각각의 공극율은 이하의 식으로 산출된다.

외층부(16a 또는 16b)의 공극율={1-(W1/V1)/G}×100(%)

W1:외층부(16a 또는 16b)의 외층용 세라믹 시트(소성후)(13)의 총중량

V1:외층부(16a 또는 16b)의 외층용 세라믹 시트(소성후)(13)의 체적

G:페라이트 원료의 이론밀도

또, 코일부(15)나 외층부(16a,16b)에 형성되는 공극은, 개공극(open pores) 및 폐공극(closed pores)을 포함한다. 또한, 본 실시형태에서는, 외층부(16a,16b)를 각각 구성하는 4매의 세라믹 그린시트 전체에 외층용 세라믹 그린시트(13)를 사용하고 있다. 그러나, 공극율이 적은 외층용 세라믹 그린시트(13)는 적층체(20)의 좌우의 최외층에만 적어도 사용되고 있으면 되고, 외층부(16a,16b)를 구성하는 세라믹 그린시트 전체에 외층용 세라믹 그린시트(13)를 사용할 필요는 없다.

다음에, 소결 세라믹 적층체(20)의 좌우의 끝면에는, 외부 전극(21,22)이 형성된다. 즉, 외층부(16a,16b)의 최외층의 외층용 세라믹 시트(13)의 주면에 외부 전극(21,22)이 형성되어 있다. 외부 전극(21,22)의 절곡부는 4개의 측면에 각각 연장되어 있다. 외부 전극(21,22)은 도포, 소성 등의 방법에 의해 형성된다. 이 때, 소결 세라믹 적층체(20)의 좌우의 끝부에 배치되어 있는 외층부(16a,16b)에 형성되 어 있는 공극이 적으므로, 도포된 외부 전극 페이스트가 공극을 통해서 소결 세라믹 적층체의 내부로 확산되기 어려워진다.

이 결과, 외부 전극(21,22)의 함몰이 일어나기 어려워, 외부 전극(21,22)의 기계적 강도나 전기적 접속 신뢰성이 향상된다. 또한, 공극이 적은 외층부(16a,16b)의 표면에 외부 전극 페이스트를 도포하므로, 페이스트에 함유되어 있는 용제성분이 소결 세라믹 적층체(20)의 내부로 침투하지 않아, 외부 전극(21,22)의 형상이 안정된다. 외부 전극(21,22)에는 인출용 비아홀(8)이 각각 접속되어 있다.

다음에, 소결 세라믹 적층체(20)를 유전율 3.4의 에폭시계 수지(또는 수용성 유리이어도 좋다)중에 침지시키고, 공극내에 에폭시계 수지를 충전함과 아울러, 소결 세라믹 적층체(20)의 표면에 에폭시계 수지막을 형성한다. 이 후, 150∼180℃ (2시간)에서 에폭시계 수지를 경화시켰다. 또, 상술한 외부 전극(21,22)의 소성온도는 850℃전후로 고온이기 때문에, 수지 함침전에 외부 전극(21,22)을 형성해 두는 것이 바람직하다.

도3은, 소결 세라믹 적층체(20)의 코일부(15)의 일부 확대 단면도이다.

소결 세라믹 적층체(20)의 내부에는 복수의 공극(32)이 형성되어 있다. 공극(32)에는, 에폭시계 수지(33)가 충전되어 있으며, 소결 세라믹 적층체(20)의 표면도 에폭시계 수지(33)에 의해 덮여져 있다. 이 공극(32) 중, 30∼70체적％는 수지(33)로 충전되어 있다. 즉, 공극(32)에는, 그 내부 전체에 수지(33)가 충전되어 있어도 좋지만, 그 내부의 일부에만 충전되어 있어도 좋고, 그 경우에는, 공극(32)내에 충전된 수지(33)중에 또한 공극(34)이 형성된다.

다음에, 수지를 함침시킨 소결 세라믹 적층체(20)를 배럴 연마하고, 외부 전극(21,22)의 금속표면을 보다 확실하게 노출시킨 후, 니켈 도금 및 Sn도금을 행하여 외부 전극(21,22)의 표면에 도금층을 형성한다. 이렇게 해서, 도4에 나타내는 적층 인덕터(1)가 얻어진다.

이상의 구성으로 이루어지는 적층 인덕터(1)에 있어서, 소결 세라믹 적층체(20)의 재료로서 페라이트 세라믹을 사용한 경우, 공극이 적은 페라이트 세라믹으로 이루어지는 외층부(16a,16b)는 투자율이 높다. 따라서, 나선상 코일(L)에 의해 발생한 자속은, 외층부(16a,16b)내를 통과하기 쉬워져 적층 인덕터(1)의 외부로 자속이 누설되기 어려워진다. 이 결과, 저주파에 있어서, 보다 큰 임피던스를 갖는 적층 인덕터(1)가 얻어진다.

또한, 공극율이 작은 외층용 세라믹 시트(13)의 쪽을 종래의 공극율이 큰 외층용 세라믹 시트보다 저렴하게 제작할 수 있기 때문에, 적층 인덕터(1)의 제조 비용을 저감할 수 있다.

또, 본 발명은, 상기 실시형태에 한정되는 것은 아니고, 그 요지의 범위내에서 여러가지 변경할 수 있다. 적층 세라믹 전자부품으로서는, 적층 인덕터 외에, 예를 들면 적층 임피던스 소자, 적층 LC 필터, 적층 콘덴서, 적층 트랜스 등이 있다. 또한, 세라믹 재료에는 자성체 세라믹, 유전체 세라믹, 반도체 세라믹, 압전체 세라믹 등의 각종 기능성 세라믹을 적용할 수 있다.

또한, 상기 실시형태는 개별생산품의 예로 설명했지만, 양산의 경우에는, 복수의 적층 인덕터를 포함한 머더 적층 블록의 상태로 제조해도 좋은 것은 말할 필 요도 없다.

또한, 적층 세라믹 전자부품을 제조할 경우, 도체 패턴이나 비아홀을 형성한 세라믹 시트를 적층한 후, 일체적으로 소성하는 공법에 반드시 한정되지 않는다. 세라믹 시트는 미리 소성된 것을 사용해도 좋다. 또한, 이하에 설명하는 공법에 의해 적층 세라믹 전자부품을 제조해도 좋다. 즉, 인쇄 등의 방법에 의해 페이스트상의 세라믹 재료를 도포해서 세라믹층을 형성한 후, 그 세라믹층의 위에서부터 페이스트상의 도전성 재료를 도포해서 도체 패턴이나 비아홀을 형성한다. 다시 페이스트상의 세라믹 재료를 위에서부터 도포해서 세라믹층으로 한다. 이러한 순서대로 적층도포함으로써, 적층구조를 갖는 세라믹 전자부품이 얻어진다.

이상의 설명으로 알 수 있듯이, 본 발명에 따르면, 세라믹 적층체의 적어도 최외층에 배치되어 있는 세라믹층의 공극율을, 나머지의 세라믹층의 공극율보다 작게 하고 있으므로, 외부 전극 형성시에 도포된 외부 전극 페이스트가 공극을 통해 소결 세라믹 적층체의 내부로 확산되기 어려워진다. 이 결과, 외부 전극의 함몰이 일어나기 어려워 외부 전극의 기계적 강도나 전기적 접속 신뢰성이 우수한 적층 세라믹 전자부품을 얻을 수 있다.

또한, 공극이 적은 페라이트 세라믹층은 투자율이 높으므로, 페라이트 세라믹 소결체에 코일소자를 내장하고 있는 경우, 코일소자에 의해 발생하는 자속의 누설이 적어져 저주파에 있어서, 보다 큰 임피던스가 얻어진다.

Claims

복수의 세라믹층과 복수의 내부 전극을 적층해서 구성한 세라믹 적층체; 및

상기 세라믹 적층체의 최외층에 배치되어 있는 세라믹층의 주면에 형성된 외부 전극을 구비하고,

상기 복수의 세라믹층은 공극을 함유하고, 상기 세라믹 적층체의 적어도 최외층에 배치되어 있는 세라믹층의 공극율이 나머지의 세라믹층의 공극율보다 작고,

상기 세라믹층은 페라이트 세라믹으로 이루어지고,

상기 나머지의 세라믹층의 공극률은 30~80%인 것을 특징으로 하는 적층 세라믹 전자부품.
제1항에 있어서, 상기 세라믹 적층체의 최외층에 배치되어 있는 세라믹층의 공극율이 10%이하인 것을 특징으로 하는 적층 세라믹 전자부품.
제1항에 있어서, 상기 세라믹 적층체의 적층방향이 상기 세라믹 적층체의 실장면과 평행인 것을 특징으로 하는 적층 세라믹 전자부품.
세라믹 원료와 결합제로 이루어지는 외층용 세라믹 시트를 제작하는 공정;

세라믹 원료와 결합제와 가연재로 이루어지는 내층용 세라믹 시트를 제작하는 공정;

상기 내층용 세라믹 시트의 표면에 내부 전극을 형성하는 공정;

복수의 상기 외층용 세라믹 시트와 복수의 상기 내층용 세라믹 시트를 적층하여 세라믹 적층체를 형성하는 공정;

상기 세라믹 적층체의 최외층에 배치되어 있는 세라믹 시트의 주면에 외부 전극을 형성하는 공정; 및

상기 세라믹 적층체의 외층용 세라믹 시트의 공극율이 내층용 세라믹 시트의 공극율보다 작아지도록, 상기 세라믹 적층체를 소성하여 상기 내층용 세라믹시트의 가연재를 소실시키는 공정을 구비하고,

상기 세라믹 원료는 페라이트 세라믹이고,

상기 내층용 세라믹 시트의 공극률은 30~80%인 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.