JP2004350236A - 帯域選択透過回路 - Google Patents
帯域選択透過回路 Download PDFInfo
- Publication number
- JP2004350236A JP2004350236A JP2003148032A JP2003148032A JP2004350236A JP 2004350236 A JP2004350236 A JP 2004350236A JP 2003148032 A JP2003148032 A JP 2003148032A JP 2003148032 A JP2003148032 A JP 2003148032A JP 2004350236 A JP2004350236 A JP 2004350236A
- Authority
- JP
- Japan
- Prior art keywords
- coil component
- sintered body
- transmission circuit
- ceramic sintered
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Abstract
【課題】広帯域で低損失な透過特性を得ることができると共に、小型化、低コスト化が可能な帯域選択透過回路を提供する。
【解決手段】入力端子３と出力端子４との間にコンデンサ部をなす積層コンデンサ１１を接続する。また、出力端子４と端子５との間には、チップコイル部品２１と巻線型コイル部品３１とを直列接続する。そして、積層コンデンサ１１は、第１，第２の引出電極間の距離ａと内部電極から実装面までの距離ｂ１，ｂ２との関係が、１．６４ａ＋（ｂ１＋ｂ２）≦０．８５（但し、ａ、ｂ１、ｂ２の単位はｍｍ）を満足している。また、チップコイル部品２１は、３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体にガラスまたは樹脂を塗布もしくは含浸させる構成としている。これにより、帯域選択透過回路１は広帯域な透過特性を得ることができる。
【選択図】 図１
【解決手段】入力端子３と出力端子４との間にコンデンサ部をなす積層コンデンサ１１を接続する。また、出力端子４と端子５との間には、チップコイル部品２１と巻線型コイル部品３１とを直列接続する。そして、積層コンデンサ１１は、第１，第２の引出電極間の距離ａと内部電極から実装面までの距離ｂ１，ｂ２との関係が、１．６４ａ＋（ｂ１＋ｂ２）≦０．８５（但し、ａ、ｂ１、ｂ２の単位はｍｍ）を満足している。また、チップコイル部品２１は、３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体にガラスまたは樹脂を塗布もしくは含浸させる構成としている。これにより、帯域選択透過回路１は広帯域な透過特性を得ることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、直流信号を遮断し交流信号を通過させる帯域選択透過回路に関し、特に高周波の交流信号を低損失に通過可能となる電気通信機器、光通信機器等に用いて好適な帯域選択透過回路に関する。
【０００２】
【従来の技術】
一般に、直流信号を遮断し交流信号を通過させる帯域選択透過回路として、入力端子と出力端子との間に直列に接続され直流信号を遮断するコンデンサ部と、該コンデンサ部の入力側または出力側のいずれか一方に片方の端子が接続されチョークコイルとして作用するインダクタ部とを備えたものが知られている。
【０００３】
そして、このような帯域選択透過回路のコンデンサ部では、低周波の信号を通過させるために、静電容量の大きな積層コンデンサが用いられている。しかし、積層コンデンサは、等価直列インダクタンスが大きくなる傾向があるから、高周波の信号に対して損失が大きくなり易いという問題がある。このため、基板との実装面に外部接続用の電極を設け、インダクタンスを低減した積層コンデンサが知られている（例えば、特許文献１参照）。
【０００４】
一方、帯域選択透過回路のインダクタ部には、一般に巻線型のコイル部品が使用されているのに加え、高周波での浮遊容量を抑制したフェライト焼結体を用いたコイル部品も使用可能である（例えば、特許文献２，３参照）。
【０００５】
【特許文献１】
特開平１１−２８８８３９号公報
【特許文献２】
特開昭５５−５２６３００号公報
【特許文献３】
特開平１１−６７５７５号公報
【０００６】
【発明が解決しようとする課題】
ところで、帯域選択透過回路のコンデンサ部のように、１０ｋＨｚ〜４０ＧＨｚのような広帯域で用いる積層コンデンサには、例えば静電容量が０．１μＦで等価直列インダクタンスが２５０ｐＨ以下である必要がある。しかし、特許文献１に開示された積層コンデンサでも、等価直列インダクタンスを２５０ｐＨ以下にすることができないのが現状である。
【０００７】
このため、従来技術では、積層コンデンサに単板コンデンサを並列接続することによって、高周波信号に対する損失を低減させていた。しかし、この場合には、２個のコンデンサが必要となるのに加え、これらのコンデンサを相互に接続するために製造工程が複雑化し、製造コストが高いという問題がある。
【０００８】
一方、帯域選択透過回路のインダクタ部には、一般に巻線型のコイル部品が使用されている。この場合、帯域選択透過回路のように巻線型のコイル部品をチョークコイルとして使用するときには、巻線型のコイル部品によって帯域幅が制限されるから、広帯域で用いるためには３個以上のコイル部品を直列接続する必要があり、回路全体の小型化が難しかった。
【０００９】
また、円錐形のような特殊な形状に巻線を巻回したコイル部品を用いることによって広帯域化を図ることも可能であるが、この場合には、巻線を特殊な形状に巻回するために製造コストが高いという問題がある。
【００１０】
さらに、ＧＨｚ帯域の高周波な信号に対しても高いインピーダンスをもったインダクタを得るために、インダクタをフェライト等のセラミック焼結体を用いて構成することも可能である。しかし、この場合にはインダクタとパラレルに発生する浮遊容量がインピーダンスに大きく影響し、特にＧＨｚ帯域では、０．０１ｐＦ〜０．１ｐＦ程度の微小な浮遊容量であってもインピーダンスを低下させる要因となってしまう。このため、特許文献２に開示されているように、誘電率の低いフェライト材料として、空孔率を２０〜７０ｖｏｌ％とした発砲フェライト焼結体が知られている。このような発泡フェライト焼結体では、空孔を高い割合で含んでいるから、誘電率が低く、浮遊容量を抑制することができるのに加え、磁路が連続しているから、フェライト複素透磁率の周波数分散特性の変動が少ないという特徴を有している。
【００１１】
しかし、この発泡フェライト焼結体を用いたインダクタでは、空孔率を高くしようとすると、成形体の機械的強度が低下するから、単体の部品材料として必要な抗折強度を確保することが難しいという問題がある。
【００１２】
また、特許文献３に開示されているように、セラミックに内部電極を埋設すると共に、セラミックに直径１〜３μｍのポアを３〜３０ｖｏｌ％の割合で含有させたセラミック電子部品も知られている。
【００１３】
しかし、このセラミック電子部品では、空孔（ポア）の含有割合が３０ｖｏｌ％を超えるとセラミック素体の抗折強度が低下することを考慮して、空孔の含有割合が３〜３０ｖｏｌ％の範囲としているから、比誘電率の低減の範囲が制約され、ＧＨｚ帯域のように非常に高周波な信号に対しては十分に誘電率を低下させることができなかった。また、セラミック電子部品には、セラミックに含まれる空孔に水分が入り込み易く、吸水率が高くなるため、信頼性が低下するという問題もある。
【００１４】
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、広帯域で低損失な透過特性を得ることができると共に、小型化、低コスト化が可能な帯域選択透過回路を提供することにある。
【００１５】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、入力端子と出力端子との間に直列に接続されたコンデンサ部と、該コンデンサ部の入力側または出力側のいずれか一方に片方の端子が接続されたインダクタ部とを備えた帯域選択透過回路において、前記コンデンサ部は、誘電体層を挟んで互いに対向して設けられ静電容量を形成する第１，第２の内部電極と、該各内部電極と直交する前記誘電体層の実装面に設けられた第１，第２の外部電極と、前記第１の内部電極を該第１の外部電極に接続する第１の引出電極と、前記第２の内部電極を前記第２の外部電極に接続する第２の引出電極とを備えた積層コンデンサを用いて構成し、
前記積層コンデンサの第１，第２の引出電極の距離ａと、第１の内部電極から実装面までの距離ｂ１と、第２の内部電極から実装面までの距離ｂ２との関係が以下の式を満足する構成とし、
１．６４ａ＋（ｂ１＋ｂ２）≦０．８５
但し、ａ、ｂ１、ｂ２の単位はｍｍ
前記インダクタ部は、３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体と、該セラミック焼結体の内部に配置されたコイル電極と、前記セラミック焼結体に塗布もしくは含浸された樹脂またはガラスとを備えたコイル部品を用いて構成したことを特徴としている。
【００１６】
本発明者は、積層コンデンサに関して種々の実験を行って鋭意検討した結果、互いに対向する第１の内部電極の第１の引出電極と第２の内部電極の第２の引出電極との距離ａと、第１，第２の内部電極から実装面までの距離ｂ１，ｂ２がインダクタンスに大きな影響を与えていることを見出した。
【００１７】
即ち、等価直列インダクタンスの値を固定して、距離ａ，ｂ１，ｂ２の関係を検討した結果、特に、距離ａの影響が大きく、かつ、等価直列インダクタンスの値に拘わりなく１．６４の係数が存在することを見出した。そこで、前記式を満足することにより、広い周波数帯域で等価直列インダクタンスが２５０ｐＨ以下の特性を実現することができた。
【００１８】
また、コイル部品のセラミック焼結体には３５ｖｏｌ％以上の割合で空孔を含ませると共に、セラミック焼結体に樹脂またはガラスを塗布もしくは含浸させる構成としたから、セラミック焼結体の強度低下を招くことなく誘電率を低下させることができ、浮遊容量の発生を抑制することができる。
【００１９】
即ち、セラミック焼結体に３５ｖｏｌ％以上の割合で空孔を含ませることより、磁路の連続性を確保して磁性特性を低下させることなく、セラミック焼結体の誘電率を大幅に低下させることができる。また、セラミック焼結体に樹脂またはガラスを塗布もしくは含浸させたから、セラミック焼結体の強度を確保することができる。
【００２０】
この結果、積層コンデンサの等価直列インダクタンスが小さくなるのに加え、コイル部品の浮遊容量が小さいから、これらの積層コンデンサとコイル部品とを用いることによって、広帯域に亘って低挿入損失な帯域選択透過回路を構成することができる。
【００２１】
なお、本願発明のコイル部品は、フェライト等の窯業材料は圧縮応力には強いが引張り応力には弱いことに着目し、微量であっても樹脂またはガラスを塗布もしくは含浸させることにより、引張り耐力を補強している。このため、本願発明によれば、従来の空孔率を８０ｖｏｌ％を超える割合まで高めることができ、電気特性の劣化を招くことなく、誘電率を５程度まで下げることが可能になる。
【００２２】
また、本願発明のコイル部品では、セラミック焼結体に空孔を含ませる構成としたから、磁性体の透磁率もいくらか低下するが、連続した磁路が形成されるため、磁性体の持つ透磁率の特性（μ′とμ″が同じ値になるクロスポイント周波数がほとんど変化しない）を維持することができる。
【００２３】
また、本願発明のコイル部品では、セラミック焼結体の空孔の寸法（空孔径）は１０〜２０μｍとするのが好ましい。これは、空孔径が１０μｍ以下になると、閉空孔になり易く、空孔内にガラス等を十分に含浸させることができなくなるからである。一方、空孔径が２０μｍ以上になると、焼成後の空孔が形成された磁性体自体の強度が弱くなり、加工が困難になるためである。
【００２４】
また、空孔の体積含有率（空孔率）は、セラミック焼結体の誘電率を十分に低下させて所望の特性を確保する見地から、３５ｖｏｌ％以上とすることが望ましい。また、抗折強度を確保しつつセラミック焼結体に塗布、含浸させる樹脂またはガラスの種類や量などにより、空孔率をさらに高い値とすることも可能である。
【００２５】
さらに、空孔内に充填された樹脂またはガラスが強度を補う機能を果たすために、空孔形成後の強度は多少弱くても特に問題はなく、空孔率が５〜２０μｍで、セラミック焼結体の空孔率が８０ｖｏｌ％までの範囲であれば加工は可能である。
【００２６】
請求項２の発明では、前記コイル部品のセラミック焼結体は、セラミック原料と、バインダーと、球状または粉粉体状でバインダーに対する接着性を有する焼失材とを配合してなる配合セラミック原料の成形体を焼成することにより、３５ｖｏｌ％以上の空孔を形成する構成としている。
【００２７】
これにより、セラミック焼結体は磁路を分断しない空孔を３５ｖｏｌ％以上の割合で含有するから、所望の磁性特性を備えつつ浮遊容量が少ないコイル部品を構成することができ、帯域選択透過回路の信頼性を高めることができる。
【００２８】
請求項３の発明では、前記コイル部品の樹脂またはガラスは、空孔を含む構成としている。これにより、樹脂またはガラスにも空孔を含ませることにより、セラミック焼結体の誘電率をさらに低下させることが可能になり、高周波の信号に対して帯域選択透過回路の挿入損失を低下させることができる。
【００２９】
請求項４の発明では、前記コイル部品のセラミック焼結体は、磁性体セラミックを用いる構成としている。
【００３０】
コイル部品を構成する場合には、セラミック焼結体を構成するセラミック原料として磁性体セラミックが用いられるが、この場合に本願発明を適用することにより、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することができる。
【００３１】
請求項５の発明では、前記インダクタ部は、前記コイル部品と他のコイル部品とを直列接続して構成している。これにより、２つのコイル部品を直列接続して用いるから、インダクタ部に単一のコイル部品を用いた場合に比べて、低域側と高域側の帯域をさらに広げることができる。
【００３２】
請求項６の発明では、前記インダクタ部のうちコンデンサ部に接続された端子とは異なる端子には直流成分を除去するＤＣカット回路を接続し、前記インダクタ部とＤＣカット回路との接続点にはグランドまたは直流電源を接続する構成としている。
【００３３】
これにより、接続点を低インピーダンス（短絡）としたときに比べて、接続点を高インピーダンス（開放）としたときには、低周波側の挿入損失をさらに低下させることができる。このため、接続点のインピーダンスに応じて、低周波側の挿入損失をさらに低下させることができ、より広帯域に亘って低挿入損失の特性を得ることができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態による帯域選択透過回路を添付図面に従って詳細に説明する。
【００３５】
図１ないし図３は第１の実施の形態による帯域選択透過回路１を示し、該帯域選択透過回路１は、例えば絶縁材料からなるモジュール基板２上に実装され、後述の積層コンデンサ１１、チップコイル部品２１および巻線型コイル部品３１とによって構成されている。
【００３６】
また、モジュール基板２は１辺の長さ寸法が数ｍｍ程度となった略四角形状をなすと共に、その左，右両端には端面電極からなる入力端子３と出力端子４とがそれぞれ設けられている。さらに、モジュール基板２の端面には、入力端子３、出力端子４とは異なる位置に巻線型コイル部品３１の他端側が接続される端子５が設けられると共に、グランドに接続される複数のグランド端子６が設けられている。そして、グランド端子６には、モジュール基板２の表面側に位置して積層コンデンサ１１等を覆うシールド用の金属キャップ（図示せず）が半田付け等によって固定されている。
【００３７】
また、モジュール基板２の表面には、各端子３，４，５にそれぞれ接続された電極３Ａ，４Ａ，５Ａが設けられると共に、チップコイル部品２１と巻線型コイル部品３１とを接続するための電極７が設けられている。そして、これらの電極３Ａ，４Ａ，５Ａ，７は、接続用の部位を除いて絶縁性のレジスト膜８によって覆われている。
【００３８】
１１は入力端子３と出力端子４との間に直列に接続されたコンデンサ部をなす積層コンデンサで、該積層コンデンサ１１は、図４ないし図６に示すように、例えば１．０ｍｍ程度の長さ寸法Ｌと０．５ｍｍ程度の幅寸法Ｗとを有し、略角柱状をなしている。
【００３９】
また、積層コンデンサ１１は、複数の誘電体層１２を積層した積層体１３と、各誘電体層１２間に位置して該積層体１３内に設けられた第１，第２の内部電極１４，１５と、積層体１３の表面１３Ａと裏面１３Ｂ（実装面）とに設けられ長さ方向に離間して配置された第１，第２の外部電極１６，１７と、前記第１，第２の内部電極１４，１５から引き出され該第１，第２の外部電極にそれぞれ接続された第１，第２の引出電極１８，１９とによって大略構成されている。そして、第１の外部電極１６は例えば入力端子３の電極３Ａに接続され、第２の外部電極１７は例えば出力端子４の電極４Ａに接続されている。
【００４０】
また、第１の内部電極１４は第１の引出電極１８を介して第１の外部電極１６に電気的に接続されると共に、第２の内部電極１５は第２の引出電極１９を介して第２の外部電極１７に電気的に接続され、第１，第２の内部電極１４，１５は積層体１３の幅方向に対して交互に配置されている。これにより、内部電極１４，１５は、平行平板コンデンサを構成し、これらの間に静電容量を形成している。また、内部電極１４，１５は、所望の静電容量に応じて所定の枚数が積層体１３内に内蔵されると共に、誘電体層１２（積層体１３）の実装面（裏面１３Ｂ）と直交する方向に位置している。
【００４１】
また、内部電極１４，１５は、例えば長方形状をなして積層体１３の長さ方向に向けて延びると共に、ほぼ同じ面積をもって積層体１３内のほぼ同じ位置に設けられ、互いに平行な状態で対向している。さらに、第１の内部電極１４の長さ方向一端側には積層体１３の表面１３Ａ、裏面１３Ｂに向けて延びる第１の引出電極１８が接続され、第２の内部電極１５の長さ方向他端側には積層体１３の表面１３Ａ、裏面１３Ｂに向けて延びる第２の引出電極１９が接続されている。
【００４２】
そして、積層コンデンサ１１の製造時には、誘電体層１２をセラミックグリーンシートとして形成すると共に、該シート上に内部電極１４，１５と引出電極１８，１９を厚膜技術または薄膜技術を用いて形成する。その後、誘電体層１２、内部電極１４，１５等を積層、圧着し、焼成された後に、所定の寸法で切り出し、積層体１３を形成する。最後に、切り出した積層体１３の表面１３Ａと裏面１３Ｂとには、導電ペーストを塗布、焼付け等によって外部電極１６，１７を形成し、該外部電極１６，１７に引出電極１８，１９をそれぞれ接続するものである。
【００４３】
２１は巻線型コイル部品３１と共にインダクタ部を構成するチップコイル部品で、該チップコイル部品２１は、図１０および図１１に示すように、例えば磁性体セラミックとして例えばフェライト材料等からなる複数の磁性体層２２を積層して焼成され３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３と、該セラミック焼結体２３内に設けられた複数のコイル電極２４と、前記セラミック焼結体２３に塗布または含浸されたガラス２６とを備える構成としている。
【００４４】
そして、各コイル電極２４は、例えば略コ字形状をなして互いに積層された磁性体層２２の間にそれぞれ配置されている。また、複数のコイル電極２４は、スルーホール２４Ａを介して互いに直列接続され、全体として螺旋状のコイル２５を構成している。なお、コイル２５のターン数（巻数）は、所望のインダクタンス値に応じて適宜設定されるものである。
【００４５】
また、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側には入出力用の外部電極２７，２８がそれぞれ設けられ、該外部電極２７，２８は、導電ペーストを焼成することによって形成されると共に、コイル２５の両端に電気的に接続されている。そして、一方の外部電極２７は出力端子４の電極４Ａに接続され、他方の外部電極２８は電極７を介して巻線型コイル部品３１に接続されている。
【００４６】
さらに、巻線型コイル部品３１は、図１および図２に示すように、フェライト材料等からなるコア３２に導電性材料からなる巻線３３を巻回することによって形成されている。そして、巻線３３の一端側は電極７に接続され、他端側は電極５Ａを介して端子５に接続されている。
【００４７】
本実施の形態による帯域選択透過回路１は上述の如く構成されるものであり、次に、積層コンデンサ１１の第１，第２の内部電極１４，１５および第１，第２の引出電極１８，１９と等価直列インダクタ（ＥＳＬ）との関係について、図４、図５、図６、図８および図９を参照しつつ検討する。
【００４８】
なお、内部電極１４，１５は互いに対向するこれらの間に静電容量を形成するため、ここでは任意の内部電極１４，１５を例に挙げて説明するが、他の内部電極に関しても同様の関係が成立する。
【００４９】
本発明者は、内部電極１４，１５の容量有効寸法Ｃを０．３ｍｍとして、引出電極１８，１９間の長さ方向の距離ａ、内部電極１４，１５から実装面までの垂直距離ｂ（但し、ｂ＝ｂ１＋ｂ２、ｂ１＝ｂ２）を種々の値に変更したものを作製し、それぞれの等価直列インダクタンスを求めた。なお、積層コンデンサ１１の高さ寸法Ｔは垂直距離ｂ１，ｂ２に応じて変化する。
【００５０】
この結果を以下の表１に示す。表１から、等価直列インダクタンス（ＥＳＬ）が２００ｐＨ、２５０ｐＨ、３００ｐＨになる引出電極１８，１９間の距離ａと垂直距離ｂの組合せを読み取ることができる。
【００５１】
【表１】
【００５２】
表１の結果を得た実験は、引出電極１８，１９間の距離ａを０．０５ｍｍ間隔で０．１０〜０．５０ｍｍに設定し、それぞれの距離ａに対して垂直距離ｂを振り分け、ネットワークアナライザを用いて周波数特性を測定した。表１の垂直距離ｂは、等価直列インダクタンス（ＥＳＬ）が２００ｐＨ、２５０ｐＨ、３００ｐＨになったときの値を示している。
【００５３】
図８は、表１の結果を示した特性線図で、上段の直線は等価直列インダクタンス（ＥＳＬ）が３００ｐＨ、中段の直線は等価直列インダクタンス（ＥＳＬ）が２５０ｐＨ、下段の直線は等価直列インダクタンス（ＥＳＬ）が２００ｐＨに関するそれぞれの数値関係を示している。図８から明らかなように、等価直列インダクタンスを一定値としたときに、距離ａ，ｂは線形関係となっており、以下の数１の式で近似することができる。
【００５４】
【数１】
１．６４ａ＋ｂ＝Ｋ
但し、ａ：引出電極間の距離［ｍｍ］
ｂ：垂直距離［ｍｍ］（ｂ＝ｂ１＋ｂ２、かつ、ｂ１＝ｂ２）
【００５５】
数１の式において、係数Ｋは等価直列インダクタンス（ＥＳＬ）の数値によって定まる定数で、例えばＥＳＬが２００ｐＨのときはＫ≒０．５７であり、ＥＳＬが２５０ｐＨのときはＫ≒０．８５であり、ＥＳＬが３００ｐＨのときはＫ≒１．１２である。
【００５６】
次に、等価直列インダクタンス（ＥＳＬ）の値と係数Ｋとの関係を図９の特性線図に示す。この結果、等価直列インダクタンス（ＥＳＬ）と係数Ｋは、以下の数２の式に示す関係が成立する。
【００５７】
【数２】
ＥＳＬ［ｐＨ］＝１８０×Ｋ＋９７
【００５８】
これらの結果から、以下の数３の式を満足することにより、等価直列インダクタンス（ＥＳＬ）が２５０ｐＨ以下の積層コンデンサ１１を得ることができる。なお、静電容量に関しては、積層コンデンサ１１の一般的な特性と同様に、内部電極１４，１５の枚数を適宜増加させることによって、高容量を確保できることは勿論である。
【００５９】
【数３】
１．６４ａ＋（ｂ１＋ｂ２）≦０．８５
但し、ａ，ｂ１，ｂ２の単位はｍｍ
【００６０】
次に、チップコイル部品２１に用いるガラス２６を塗布等したセラミック焼結体２３について、その誘電率、透磁率、抗折強度および吸水性を図１２を参照しつつ検討する。
【００６１】
まず、空孔を含むセラミック焼結体２３の製造方法について説明する。最初に、透磁率μが４００のＮｉＺｎＣｕフェライト材料を得るために、ニッケル、亜鉛および銅の酸化物原料を混同して８００℃で１時間仮焼する。その後、ボールミルを用いて粉砕し、乾燥することにより、平均粒径約２μｍのフェライト原料（酸化物混合粉末）を得る。
【００６２】
それから、該フェライト原料に市販の粒径ポリマー（本実施の形態では、架橋ポリスチレンからなる球状の焼失材（平均粒径＝８μｍ））を表２に示すように種々の割合で添加し、溶媒、バインダー、分散材を加えて混合した後、ドクタープレード法を用いて厚さ１００μｍのセラミックグリーンシートを作製する。
【００６３】
なお、焼失材として、表面積が大きく、樹脂バインダーに対する接着性に優れ、保形性の大きい球状ポリマーを採用することにより、歩留まりを低下させることなく、バインダーの割合を減らして焼失材の割合を増やすことが可能となり、空孔率を高めることができる。
【００６４】
次に、セラミックグリーンシートを積層、圧着して厚みが２ｍｍの成形体（積層体）を得る。そして、該成形体からリング形状と円柱状と角柱状のテストピースを作製した。
【００６５】
そして、これらのテストピースを４００℃で３時間熱処理して脱バインダーを行った後、９００℃で２時間焼成することによりセラミック焼結体を得る。
【００６６】
なお、ここでは混合する有機材料（特に焼失材）の量を変化させることにより空孔の割合を調整した。また、セラミック焼結体の空孔の体積含有割合（空孔率）は、空孔（空気）の比重を０ｇ／ｃｍ３、フェライトの比重（実測値）を５．０２ｇ／ｃｍ３として、セラミック焼結体の比重から算出した。
【００６７】
それから、得られたセラミック焼結体に、例えば誘電率３．９の水溶性ガラス（本実施の形態では、Ｌｉ−Ｋ系ガラス）を含浸させた後、８００℃で溶融・焼付けを行った。
【００６８】
このようにして、空孔にガラスを含浸させ、溶融・焼付けを行った後のセラミック焼結体に対して、誘電率、透磁率、抗折強度および吸水率を測定した。この測定結果を表２に示す。
【００６９】
【表２】
【００７０】
なお、透磁率はリング状のテストピース、誘電率は円柱状のテストピース、抗折強度は角板状のテストピースをそれぞれ用いて測定した。
【００７１】
表２に示すように、セラミック焼結体の空孔率が高くなるに従って、誘電率は低くなるが、ガラスを含浸させない状態では抗折強度が低下し、吸水率が増大する。一方、セラミック焼結体にガラスを含浸させた場合には、抗折強度の低下や吸水率の増大を招くことなく、誘電率を低下させることが可能になる。
【００７２】
即ち、上記のように、空孔内にガラスを充填（含浸）した場合、試料番号１の空孔を含まないセラミック焼結体と比べて、抗折強度を同等またはそれ以上に向上させることが可能になると共に、吸水率を低く抑えることができる。
【００７３】
なお、表２には示していないが、誘電率を下げるために、ガラスをフェライト原料に添加、混合した後、焼成したコンポジット材や磁粉に樹脂を混練し、成形した材料では、表２の空孔にガラスを含浸させた場合と同等の比率で、フェライトにガラスや樹脂を添加、混合しても、表２に示すような透磁率は得られないことが確認されている。
【００７４】
例えば、ガラスをフェライト原料に添加、混合した後、焼成したコンポジット材にあっては、ガラスの混合率を５０ｖｏｌ％とした場合に、透磁率μは４程度にしかならず、また、透磁率の周波数特性も、μ″がほとんど発現しなくなってしまうことが確認されている。これは、磁粉をガラスや樹脂に分散させて成形体とした場合、磁粉を覆い固めるように、ガラスや樹脂が分布するため、磁性体から形成される磁路が非磁性材であるガラスや樹脂によって分断されるため、透磁率が低くなるものと考えられる。
【００７５】
これに対し、本実施の形態に係る方法で調整した、空孔を有するセラミック焼結体（空孔形成材料）では、磁性体自体の透磁率の特徴が保持される。これは、セラミック焼結体内で磁路が分断されずに繋がった状態が保たれるため、高い透磁率が得られ、かつ、磁性体自体の透磁率の特徴も保持されるものと考えられる。
【００７６】
次に、上記表２中の試料番号５の材料（即ち、空孔率が５０ｖｏｌ％のセラミック焼結体が得られる材料）を用いたチップコイル部品２１について、そのインピーダンス特性を検討する。
【００７７】
まず、チップコイル部品２１の製造方法について説明するに、表２中の試料番号５の材料を用いて形成したセラミックグリーンシート（磁性体層２２）に、コイル電極２４をなす銀ペーストを印刷し、積層、圧着した後、チップ状にカットして９００℃で焼成する。これにより、焼成時に有機材料が焼失し、５０ｖｏｌ％の割合で空孔を含んだセラミック焼結体２３が得られる。
【００７８】
次に、セラミック焼結体２３を、誘電率３．９の水溶性ガラス（本実施の形態では、Ｌｉ−Ｋ系ガラス）に浸漬し、空孔内部に水溶性ガラスを含浸させる。それから、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側にコイル電極２４と導通するように導電ペーストを塗布した後、８００℃で熱処理することにより、空孔を含浸させたガラスおよび導電ペーストを同時に焼成する。これにより、図１０に示すように、セラミック焼結体２３の内部にコイル２５が配設され、セラミック焼結体２３の両端部に外部電極２７，２８が配設された構造を有するチップコイル部品２１を得た。このとき、チップコイル部品２１は、長さ寸法が例えば１．６ｍｍに設定され、幅寸法および高さ寸法が例えば０．８ｍｍにそれぞれ設定されるものである。なお、ここでは、コイル２５のターン数を３０ターンとした。
【００７９】
また、比較のために、通常のフェライト材（前記表２中で試料番号１として示す空孔率が０ｖｏｌ％のセラミック焼結体が得られる材料）からなるセラミックグリーンシートを用いて、上記実施の形態と同じ方法で、チップコイル部品（比較例）を作製した。なお、特性の比較を容易にするために、低周波帯域におけるインダクタンスが近い値となるように、比較例のチップコイル部品では、コイルのターン数を２０ターンとした。
【００８０】
第１の実施の形態のチップコイル部品２１と比較例のチップコイル部品をそれぞれネットワークアナライザ（ＨＰ８７５３Ｄ）に接続して反射特性を測定し、その結果からインピーダンスを算出した。図１２に実施の形態のチップコイル部品２１と比較例のチップコイル部品のそれぞれのインピーダンス特性を示す。
【００８１】
実施の形態によるチップコイル部品２１では、空孔を形成することにより、透磁率の特性を損なうことなく誘電率を低下させた磁性体を用いているので、低周波領域では、従来と同様のインピーダンス特性を維持することができると共に、低誘電率化によって高周波領域まで所望のインピーダンスを確保できることが分かる。
【００８２】
即ち、比較例のチップコイル部品では、６００Ωのインピーダンスが得られる周波数は１．３ＧＨｚ程度までであるが、実施の形態によるチップコイル部品２１では、６００Ωのインピーダンスが得られる帯域が４ＧＨｚまで拡大していることが分かる。
【００８３】
また、実施の形態によるチップコイル部品２１では、セラミック焼結体２３の空孔内部にガラス２６を含浸させているので、従来の空孔を含まないフェライト材を用いた比較例のチップコイル部品と比べて抗折強度に遜色がなく、また、吸水率に関しては、比較例のチップコイル部品よりも低くなっており、信頼性の面でも比較例のチップコイル部品よりも優れていることが確認されている。
【００８４】
次に、帯域選択透過回路１の作動について図１３ないし図１６を参照しつつ検討する。なお、積層コンデンサ１１の静電容量は例えば２２０μＦに設定し、チップコイル部品２１のインピーダンスは例えば４７０Ωに設定し、巻線型コイル部品３１のインダクタンスは例えば３３μＨに設定するものとする。また、端子５はグランドに接続するものとする。
【００８５】
まず、入力端子３から入力された直流信号を積層コンデンサ１１によって遮断される。一方、入力端子３から入力された交流信号は積層コンデンサ１１を通過する。このとき、チップコイル部品２１および巻線型コイル部品３１からなるインダク部がチョークコイルとして作用するから、交流信号は出力端子４を通じて出力される。
【００８６】
ここで、本実施の形態による帯域選択透過回路１の入力端子３と出力端子４との間の挿入損失の周波数特性を測定した。この結果を図１３および図１４に示す。なお、この結果は、モジュール基板２とは異なる測定用の基板に対して積層コンデンサ１１、チップコイル部品２１および巻線型コイル部品３１を取り付けた状態でネットワークアナライザ等を用いて測定したものである。
【００８７】
この結果より、帯域選択透過回路１は、積層コンデンサ１１とチップコイル部品２１とを用いたことによって、４００ｋＨｚ〜１５ＧＨｚの広帯域に亘って０．５ｄＢ以下の低挿入損失が得られることが分かる。
【００８８】
一方、積層コンデンサ１１に代えて引出電極１８′，１９′が積層体１３の長さ方向両端側に延びる積層コンデンサ１１′を用いる（図７中の比較例参照）と共に、チップコイル部品２１に代えて前述した空孔のないセラミック焼結体を用いたチップコイル部品（表２中の試料番号１参照）を用いた場合について、同様に挿入損失の周波数特性を測定した。この結果を図１５および図１６に示す。
【００８９】
この結果より、既存の積層コンデンサ１１′やチップコイル部品を用いて帯域選択透過回路を構成した場合には、０．５ｄＢ以下の挿入損失は４ＧＨｚまでしか得られず、４ＧＨｚ以上の高周波帯域では挿入損失が増大してしまうことが分かる。
【００９０】
かくして、本実施の形態では、数３の関係を満足する積層コンデンサ１１と３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３にガラス２６を含浸させたチップコイル部品２１を用いて帯域選択透過回路１を構成したから、素子数３個（積層コンデンサ１１、チップコイル部品２１、巻線型コイル部品３１）だけで高周波帯域に亘って低挿入損失の特性を得ることができる。この結果、素子数が少ないから、帯域選択透過回路１を小型化することができると共に、積層コンデンサに単板コンデンサを並列接続したり、特殊形状のコイル部品を用いる必要がないから、製造コストを低減することができる。
【００９１】
特に、本実施の形態では、コンデンサ部に数３の関係を満足する積層コンデンサ１１を用いたから、積層コンデンサ１１の等価直列インダクタンス（ＥＳＬ）を低く抑えることができ、高周波での挿入損失を低下させることができる。このため、コンデンサ部については、素子数１個（積層コンデンサ１１）だけで広帯域に亘って低挿入損失の特性を実現できると共に、コンデンサ部を小型化することができる。また、挿入損失が低いから、積層コンデンサ１１の前段、後段（端子３，４）に増幅率の高いアンプを接続する必要もなく、低コスト化することができる。
【００９２】
また、本実施の形態では、インダクタ部には３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３にガラス２６を含浸させたチップコイル部品２１を用いたから、誘電率を低下させて浮遊容量を抑制することができ、広帯域な透過特性を得ることができる。この結果、インダクタ部は素子数２個（チップコイル部品２１、巻線型コイル部品３１）だけで広帯域に亘って低挿入損失の特性を実現することができ、インダクタ部を小型化することができる。また、特殊形状のコイル部品を用いる必要がないから、低コスト化を図ることができる。
【００９３】
さらに、インダクタ部をチップコイル部品２１と巻線型コイル部品３１とを直列接続して構成したから、インダクタ部に単一のコイル部品を用いた場合に比べて、低域側と高域側の帯域をさらに広げることができる。
【００９４】
次に、図１７は第２の実施の形態によるチップコイル部品を示し、本実施の形態の特徴は、セラミック焼結体にエポキシ樹脂を含浸させる構成としたことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【００９５】
４１は巻線型コイル部品３１と共にインダクタ部を構成するチップコイル部品で、該チップコイル部品４１は、第１の実施の形態によるチップコイル部品２１とほぼ同様に、例えばフェライト材料等からなる複数の磁性体層２２を積層して焼成され３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３と、該セラミック焼結体２３内に設けられた複数のコイル電極２４からなるコイル２５と、前記セラミック焼結体２３に塗布または含浸されたエポキシ樹脂４２とを備える構成としている。
【００９６】
また、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側には入出力用の外部電極２７，２８がそれぞれ設けられ、該外部電極２７，２８は、コイル２５の両端に電気的に接続されている。
【００９７】
本実施の形態によるチップコイル部品４１は上述の如く構成されるものであり、次に、チップコイル部品４１に用いるエポキシ樹脂４２を含浸したセラミック焼結体２３について、その誘電率、透磁率、抗折強度および吸水性を図１８を参照しつつ検討する。
【００９８】
まず、第１の実施の形態のチップコイル部品２１とほぼ同様に、混合する有機材料（特に焼失材）の量を変化させることにより空孔の割合を調整して、空孔を含むセラミック焼結体を得る。
【００９９】
それから、得られたセラミック焼結体の空孔に、例えば誘電率３．４のエポキシ樹脂を含浸させた後、１５０℃に加熱して、エポキシ樹脂を硬化させた。
【０１００】
このようにして、空孔に樹脂（エポキシ樹脂）を含浸させたセラミック焼結体に対して、誘電率、透磁率、抗折強度および吸水率を測定した。この測定結果を表３に示す。
【０１０１】
【表３】
【０１０２】
表３に示すように、セラミック焼結体の空孔にエポキシ樹脂を含浸させるようにした場合、試料番号１１（表２中の試料番号１と同じ）の空孔を含まないものと比べて、抗折強度を同等またはそれ以上に向上させることができることが分かる。
【０１０３】
また、エポキシ樹脂の含浸を行ったものは、空孔率を８０％とした場合（試料番号１９）にも、空孔率を３０％とし、エポキシ樹脂の含浸を行わないようにしたものよりも抗折強度が大きいことが分かる。また、吸水率に関しては、エポキシ樹脂を含浸させたものでは、吸水率が、試料番号１１の空孔を含まないものよりも低く安定することが分かる。さらに、空孔率が３５ｖｏｌ％以上であれば、エポキシ樹脂を含浸させた場合にも、誘電率を１０以下に設定できることが分かる。
【０１０４】
なお、樹脂の方が、ガラスに比べて誘電率の低いものを選択することが可能であり、ここで例示したエポキシ樹脂を用いた場合には、第１の実施の形態によるガラスを用いた場合に比べて、いくらかではあるが、誘電率をさらに低下させることが可能になることが分かる。
【０１０５】
次に、上記表３中の試料番号１６の材料（即ち、空孔率が５０ｖｏｌ％のセラミック焼結体が得られる材料）を用いたチップコイル部品４１について、そのインピーダンス特性を検討する。
【０１０６】
まず、チップコイル部品４１の製造方法について説明するに、表３中の試料番号１６の材料を用いて形成したセラミックグリーンシートに、コイル電極２４をなす銀ペーストを印刷し、積層、圧着した後、チップ状にカットして９００℃で焼成する。これにより、焼成時に有機材料が焼失し、５０ｖｏｌ％の割合で空孔を含んだセラミック焼結体２３が得られる。
【０１０７】
それから、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側にコイル電極２４と導通するように導電ペーストを塗布した後、８００℃で熱処理することにより、導電ペーストを焼成し、外部電極２７，２８を形成する。
【０１０８】
次に、外部電極２７，２８が形成されたセラミック焼結体２３（チップ）に対して、例えば誘電率３．４のエポキシ系の液状樹脂（エポキシ樹脂４２）を含浸させた後に、１５０℃で硬化させる。それから、エポキシ樹脂４２を含浸させたセラミック焼結体２３をバレル研磨して、外部電極２７，２８の金属表面を確実に露出させた後、ニッケルめっき、およびＳｎめっきを行って外部電極２７，２８の表面にメッキ層を形成した。
【０１０９】
これにより、長さ寸法が１．６ｍｍに設定され、幅寸法および高さ寸法が例えば０．８ｍｍにそれぞれ設定されたチップコイル部品４１を得た。なお、チップコイル部品４１においては、コイルのターン数を３０ターンとした。
【０１１０】
また、比較用のチップコイル部品として、第１の実施の形態で比較例として用いたチップコイル部品（空孔率が０ｖｏｌ％のセラミック焼結体からなり、ターン数が２０ターンのもの）を用意した。
【０１１１】
そして、第２の実施の形態のチップコイル部品４１と比較例のチップコイル部品をそれぞれネットワークアナライザ（ＨＰ８７５３Ｄ）に接続して反射特性を測定し、その結果からインピーダンスを算出した。図１８にチップコイル部品４１と比較例のチップコイル部品のそれぞれのインピーダンス特性を示す。
【０１１２】
本実施の形態によるチップコイル部品４１では、空孔を形成することにより、透磁率の特性を損なうことなく誘電率を低下させた磁性体を用いているので、低周波領域では、従来と同様のインピーダンス特性を維持することができると共に、低誘電率化によって高周波領域まで所望のインピーダンスを確保できることが分かる。
【０１１３】
即ち、比較例のチップコイル部品では、６００Ωのインピーダンスが得られる周波数は１．３ＧＨｚ程度までであるが、実施の形態によるチップコイル部品４１では、６００Ωのインピーダンスが得られる帯域が約５ＧＨｚまで拡大していることが分かる。
【０１１４】
また、本実施の形態によるチップコイル部品４１では、セラミック焼結体２３の空孔内部にエポキシ樹脂４２を含浸させているので、従来の空孔を含まないフェライト材を用いた比較例のチップコイル部品と比べて抗折強度に遜色がなく、また、吸水率に関しては、比較例のチップコイル部品よりも低くなっており、信頼性の面でも比較例のチップコイル部品よりも優れていることが確認されている。
【０１１５】
かくして、本実施の形態によるチップコイル部品４１を用いた場合でも、前記第１の実施の形態とほぼ同様の作用効果をもった帯域選択透過回路を構成することができる。
【０１１６】
次に、図１９は第３の実施の形態によるチップコイル部品を示し、本実施の形態の特徴は、セラミック焼結体にエポキシ樹脂を含浸させると共に、エポキシ樹脂にも空孔を形成したことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【０１１７】
５１は巻線型コイル部品３１と共にインダクタ部を構成するチップコイル部品で、該チップコイル部品５１は、第１の実施の形態によるチップコイル部品２１とほぼ同様に、例えばフェライト材料等からなる複数の磁性体層２２を積層して焼成され３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３と、該セラミック焼結体２３内に設けられた複数のコイル電極２４からなるコイル２５と、前記セラミック焼結体２３に塗布または含浸されたエポキシ樹脂５２とを備える構成としている。また、エポキシ樹脂５２中には空孔を形成している。
【０１１８】
また、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側には入出力用の外部電極２７，２８がそれぞれ設けられ、該外部電極２７，２８は、コイル２５の両端に電気的に接続されている。
【０１１９】
本実施の形態によるチップコイル部品５１は上述の如く構成されるものであり、次に、チップコイル部品５１に用いるエポキシ樹脂５２を含浸したセラミック焼結体２３について、その誘電率、透磁率、抗折強度および吸水性を検討する。
【０１２０】
まず、第１および第２の実施の形態によるチップコイル部品２１，４１とほぼ同様に、混合する有機材料（特に焼失材）の量を変化させることにより、例えば空孔率が６０ｖｏｌ％の多孔質フェライト（セラミック焼結体）を作製する。
【０１２１】
それから、この多孔質フェライトに、例えば誘電率３．４のエポキシ樹脂を、粘度が３００ｍＰａ．ｓおよび粘度が５００ｍＰａ．ｓになるように有機溶剤で希釈した状態で含浸させた後、１５０℃で３０分加熱してエポキシ樹脂を硬化させた。
【０１２２】
そして、このようにして形成した、エポキシ樹脂の含浸、硬化後の多孔質フェライトに対して、空孔率、誘電率および抗折強度を測定した。なお、比較のために、誘電率が８．４で、粘度が５０００ｍＰａ．ｓの無溶剤タイプのエポキシ樹脂を含浸させた、同様に硬化させた比較試料についても、空孔率、誘電率および抗折強度を測定した。これらの測定結果を表４に示す。
【０１２３】
【表４】
【０１２４】
粘度が５００ｍＰａ．ｓ以下のエポキシ樹脂を含浸材として用いた場合、含浸させたエポキシ樹脂にも空孔が形成され、高強度で、さらに低誘電率の多孔質フェライトが得られることが分かる。これは、多孔質フェライトの空孔内に含浸させたエポキシ樹脂中の希釈剤が揮発して、エポキシ樹脂の内部にも空孔が形成されたことによるものである。
【０１２５】
なお、多孔質フェライトの空孔内に充填された樹脂やガラスに空孔を形成する方法としては、上記の方法の他に、例えば、一旦粘度の高い樹脂やガラス原料を含浸させた後、溶剤内で超音波洗浄等を行い、含浸させた樹脂やガラス原料の基材の一部を溶出させた後、溶剤を揮発させ、硬化させる方法等を適用することが可能である。
【０１２６】
かくして、本実施の形態によるチップコイル部品５１を用いた場合でも、前記第１の実施の形態とほぼ同様の作用効果をもった帯域選択透過回路を構成することができる。
【０１２７】
次に、図２０は第４の実施の形態による帯域選択透過回路を示し、本実施の形態の特徴は、巻線型コイル部品を省き、積層コンデンサとチップコイル部品とによって構成としたことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【０１２８】
６１は本実施の形態による帯域選択透過回路で、該帯域選択透過回路６１は、入力端子３と出力端子４との間に直列に接続されコンデンサ部をなす積層コンデンサ１１と、該積層コンデンサ１１の出力側（出力端子４）に一端側が接続されインダクタ部をなすチップコイル部品２１とによって構成されている。そして、チップコイル部品２１の他端側は端子５に接続されている。
【０１２９】
本実施の形態による帯域選択透過回路６１は上述の如く構成されるものであり、該帯域選択透過回路６１の入力端子３と出力端子４との間の挿入損失の周波数特性を測定した。この結果を図２１および図２２に示す。
【０１３０】
この結果より、帯域選択透過回路６１では、挿入損失が０．５ｄＢ以下となる周波数範囲は１９ＭＨｚ〜６．５ＧＨｚであり、第１の実施の形態による帯域選択透過回路１よりも通過帯域が狭くなるものの、素子数を２個にすることができるから、帯域選択透過回路６１を非常に小型化することができる。
【０１３１】
次に、図２３および図２４は第５の実施の形態による帯域選択透過回路を示し、本実施の形態の特徴は、チップコイル部品と巻線型コイル部品とからなるインダクタ部のうち積層コンデンサに接続された端子とは異なる端子に直流信号を遮断するＤＣカット機能回路を接続する構成としたことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【０１３２】
７１は本実施の形態による帯域選択透過回路で、該帯域選択透過回路７１は、入力端子３と出力端子４との間に直列に接続されコンデンサ部を構成する積層コンデンサ１１と、該積層コンデンサ１１の出力側（出力端子４）に接続されたチップコイル部品２１と、該チップコイル部品２１と共にインダクタ部を構成し該チップコイル部品２１に直列接続された巻線型コイル部品３１と、該巻線型コイル部品３１に接続されたＤＣカット機能回路７２とによって大略構成されている。そして、インダクタ部の一端側は出力端子４に接続されると共に、他端側は端子５に接続されている。
【０１３３】
また、ＤＣカット機能回路７２は、抵抗７３とコンデンサ７４とを直列接続することによって構成され、抵抗７３の一端側は端子５に接続され、コンデンサ７４の他端側はグランド端子７５を介してグランドに接続されている。さらに、端子５には直流電源（図示せず）が接続され、該直流電源の印加電圧に応じて端子５のインピーダンスを高，低させるものである。
【０１３４】
本実施の形態による帯域選択透過回路７１は上述の如く構成されるものであり、端子５のインピーダンスに応じてその周波数特性が変わる構成となっている。
【０１３５】
例えば、端子５を低インピーダンス（例えばグランドに短絡または直流電源の電圧を０Ｖに設定）としたときには、第１の実施の形態による帯域選択透過回路１と同じ構成となり、挿入損失の周波数特性も第１の実施の形態とほぼ同じ特性となる。
【０１３６】
一方、端子５を高インピーダンス（例えば開放）としたときには、挿入損失の高周波帯域の周波数特性は第１の実施の形態による帯域選択透過回路１とほぼ同じ特性となるものの、低周波帯域の周波数特性は第１の実施の形態とは異なり、さらに低周波に亘って挿入損失が低下する。
【０１３７】
このため、端子５を高インピーダンスとしたときの挿入損失の周波数特性を図２５に示す。なお、ＤＣカット機能回路７２の抵抗７３の抵抗値は例えば４７０Ωに設定され、コンデンサ７４の静電容量は例えば１ｎＦに設定されたものとしている。この結果より、３０ｋＨｚまで挿入損失が０．５ｄＢ以下となっていることが分かる。
【０１３８】
かくして、本実施の形態でも第１の実施の形態とほぼ同様の作用効果を得ることができるが、本実施の形態では、インダクタンス部の両端子のうち積層コンデンサと接続された端子とは異なる端子（端子５）にはＤＣカット機能回路７２を接続したから、端子５のインピーダンス（直流電源の出力電圧）に応じて、低周波側の挿入損失をさらに低下させることができ、より広帯域に亘って低挿入損失の特性を得ることができる。
【０１３９】
次に、図２６は第６の実施の形態による帯域選択透過回路を示し、本実施の形態の特徴は、コンデンサ部を積層コンデンサと該積層コンデンサよりも静電容量が小さく、かつ等価直列インダクタンスの小さいコンデンサとを並列接続することによって構成し、インダクタ部をチップコイル部品と巻線型コイル部品に加えてチップコイル部品よりもインダクタが小さく、かつ等価容量が小さくコイル部品を直列接続することによって構成したことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【０１４０】
８１は本実施の形態による帯域選択透過回路で、該帯域選択透過回路８１は、積層コンデンサ１１とコンデンサ８２とを並列接続したコンデンサ部と、チップコイル部品２１、巻線型コイル部品３１およびコイル部品８３を直列接続したインダクタ部とによって構成されている。
【０１４１】
ここで、コンデンサ８２は、積層コンデンサ１１よりも静電容量が小さく、かつ等価直列インダクタンスが小さくなっている。なお、コンデンサ８２は、例えば単一の誘電体板の両面に電極を設けた単板コンデンサによって構成してもよく、積層コンデンサ１１とほぼ同様の積層コンデンサによって構成してもよい。
【０１４２】
また、コイル部品８３は、チップコイル部品２１と積層コンデンサ１１（出力端子４）との間に位置して、チップコイル部品２１および巻線型コイル部品３１に直列接続されている。そして、コイル部品８３は、チップコイル部品２１よりもインダクタが小さく、かつ等価容量が小さくなっている。なお、コイル部品８３は、チップコイル部品２１とほぼ同様のチップコイル部品によって構成してもよく、従来から既存の巻線型コイル部品等によって構成してもよい。
【０１４３】
かくして、本実施の形態でも第１の実施の形態とほぼ同様の作用効果を得ることができるが、本実施の形態では、積層コンデンサ１１にコンデンサ８２を並列接続すると共に、チップコイル部品２１等にコイル部品８３を直列接続したから、第１の実施の形態に比べてさらに高周波帯域に亘って低挿入損失の特性を得ることができる。
【０１４４】
なお、前記各実施の形態では、積層コンデンサ１１の引出電極１８，１９は内部電極１４，１５の長さ方向途中位置から積層体１３の表面１３Ａと裏面１３Ｂとに延びる構成とした。しかし、本発明はこれに限らず、例えば図２７に示す第１の変形例のように、積層コンデンサ１１の引出電極９１，９２は内部電極１４，１５の長さ方向両端から積層体１３の表面１３Ａと裏面１３Ｂとに延びる構成としてもよい。
【０１４５】
また、前記各実施の形態では、積層コンデンサ１１の外部電極１６，１７は積層体１３の両面１３Ａ，１３Ｂにそれぞれ分離して設ける構成としたが、図２８に示す第２の変形例のように、外部電極９３，９４を積層体１３の長さ方向両端面に沿って高さ方向に伸長させ、積層体１３の両面１３Ａ，１３Ｂに亘って延びる構成としてもよい。
【０１４６】
この場合、図２８に示すように、引出電極９５，９６は積層体１３の両端面まで伸長させ、外部電極９３，９４の全周に亘って接触させる構成としてもよく、図２９に示す第３の変形例のように、引出電極１８，１９に加えて積層体１３の両端面に向けて延びる他の引出電極９７，９８を設ける構成としてもよい。
【０１４７】
また、図３０に示す第４の変形例のように、積層体１３の表面１３Ａに設けた外部電極と引出電極とを省く構成としてもよい。この場合、図３１に示す第５の変形例のように、外部電極９９，１００を積層体１３の端面に沿って高さ方向に伸長させると共に、引出電極１０１，１０２を積層体１３の端面に向けて伸長させる構成としてもよい。
【０１４８】
さらに、前記各実施の形態では引出電極１８，１９は矩形状をなすものとしたが、図３２に示す第６の変形例のように、例えば外部電極１６，１７から内部電極１４，１５に向けて傾斜した引出電極１０３，１０４を用いる構成としてもよい。
【０１４９】
また、前記各実施の形態では、チップコイル部品２１，４１，５１の焼失材として、架橋ポリスチレンからなる焼失材を用いた場合について説明した。しかし、本発明はこれに限らず、他の焼失性の材料からなる焼失材を用いてもよい。
【０１５０】
特に、焼失材として、例えば架橋ポリメタル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものを用いた場合には、焼成工程で焼失材が確実に焼失して、セラミック焼結体に確実に空孔を形成することが可能になり、所望の空孔率を有するセラミック焼結体を効率よく形成することが可能になる。
【０１５１】
また、前記各実施の形態では、球状の焼失材を用いる構成としたが、これに限らず、例えば紛粒体状の焼失材を用いることも可能である。
【０１５２】
また、前記各実施の形態では、チップコイル部品２１，４１，５１のセラミック焼結体２３はＮｉＺｎＣｕフェライト材料を用いて形成したが、他のフェライト材料を用いてセラミック焼結体を形成してもよく、フェライト以外の他の磁性体セラミック材料を用いてセラミック焼結体を形成してもよい。
【０１５３】
【発明の効果】
以上詳述した通り、請求項１の発明によれば、数３の関係を満足する積層コンデンサと３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体にガラスまたは樹脂を塗布もしくは含浸させたコイル部品を用いて帯域選択透過回路を構成したから、積層コンデンサの等価直列インダクタンスを低く抑えることができ、高周波での挿入損失を低下させることができると共に、コイル部品の抗折強度を確保しつつ誘電率を低下させて浮遊容量を抑制することができ、広帯域な透過特性を得ることができる。この結果、少ない素子数で高周波帯域に亘って低挿入損失の特性を得ることができる。また、素子数が少ないから、帯域選択透過回路を小型化することができると共に、製造コストを低減することができる。
【０１５４】
請求項２の発明によれば、コイル部品のセラミック焼結体は、セラミック原料と、バインダーと、球状または粉粉体状でバインダーに対する接着性を有する焼失材とを配合してなる配合セラミック原料の成形体を焼成することにより、３５ｖｏｌ％以上の空孔を形成する構成としたから、所望の磁性特性を備え、浮遊容量が少なく、所望の特性を備えた信頼性の高いコイル部品を提供することができ、帯域選択透過回路の信頼性を高めることができる。
【０１５５】
請求項３の発明によれば、コイル部品の樹脂またはガラスは、空孔を含む構成としたから、セラミック焼結体の誘電率をさらに低下させることが可能になり、高周波の信号に対して帯域選択透過回路の挿入損失を低下させることができる。
【０１５６】
請求項４の発明によれば、コイル部品のセラミック焼結体は、磁性体セラミックを用いる構成としたから、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することができ、所望の特性を備えた信頼性の高いコイル部品を提供することが可能になる。
【０１５７】
請求項５の発明によれば、インダクタ部は、コイル部品と他のコイル部品とを直列接続して構成としたから、インダクタ部に単一のコイル部品を用いた場合に比べて、低域側と高域側の帯域をさらに広げることができる。
【０１５８】
請求項６の発明によれば、インダクタ部のうちコンデンサ部に接続された端子とは異なる端子には直流成分を除去するＤＣカット回路を接続し、前記インダクタ部とＤＣカット回路との接続点にはグランドまたは直流電源を接続する構成としたから、接続点のインピーダンスに応じて、低周波側の挿入損失をさらに低下させることができ、より広帯域に亘って低挿入損失の特性を得ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態による帯域選択透過回路を示す斜視図である。
【図２】図１中の帯域選択透過回路を示す平面図である。
【図３】図１中の帯域選択透過回路を示す回路図である。
【図４】図１中の積層コンデンサを示す拡大斜視図である。
【図５】図４中の積層コンデンサを示す正面図である。
【図６】図５中の矢示ＶＩ−ＶＩ方向からみた積層コンデンサを示す断面図である。
【図７】比較例による積層コンデンサを示す正面図である。
【図８】図４中の積層コンデンサによる引出電極間の距離ａと垂直距離ｂとの関係を示す特性線図である。
【図９】図４中の積層コンデンサによる係数Ｋと等価直列インダクタンス（ＥＳＬ）との関係を示す特性線図である。
【図１０】図１中のチップコイル部品を示す拡大斜視図である。
【図１１】図１０中のチップコイル部品を分解して示す分解斜視図である。
【図１２】図１０中のチップコイル部品による周波数とインピーダンスとの関係を示す特性線図である。
【図１３】図１中の帯域選択透過回路による１０ｋＨｚから１ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図１４】図１中の帯域選択透過回路による５００ＭＨｚから２０ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図１５】比較例の帯域選択透過回路による１０ｋＨｚから１ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図１６】比較例の帯域選択透過回路による５００ＭＨｚから２０ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図１７】第２の実施の形態によるチップコイル部品を示す拡大斜視図である。
【図１８】図１７中のチップコイル部品による周波数とインピーダンスとの関係を示す特性線図である。
【図１９】第３の実施の形態によるチップコイル部品を示す拡大斜視図である。
【図２０】第４の実施の形態による帯域選択透過回路を示す回路図である。
【図２１】図２０中の帯域選択透過回路による１０ｋＨｚから１ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図２２】図２０中の帯域選択透過回路による５００ＭＨｚから２０ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図２３】第５の実施の形態による帯域選択透過回路を示す平面図である。
【図２４】図２３中の帯域選択透過回路を示す回路図である。
【図２５】図２３中の帯域選択透過回路による１０ｋＨｚから１ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図２６】第６の実施の形態による帯域選択透過回路を示す回路図である。
【図２７】第１の変形例による積層コンデンサを示す正面図である。
【図２８】第２の変形例による積層コンデンサを示す正面図である。
【図２９】第３の変形例による積層コンデンサを示す正面図である。
【図３０】第４の変形例による積層コンデンサを示す正面図である。
【図３１】第５の変形例による積層コンデンサを示す正面図である。
【図３２】第６の変形例による積層コンデンサを示す正面図である。
【符号の説明】
１，６１，７１，８１ 帯域選択透過回路
３ 入力端子
４ 出力端子
５ 端子
１１ 積層コンデンサ
１２ 誘電体層
１３ 積層体
１４ 第１の内部電極
１５ 第２の内部電極
１６，９３，９９ 第１の外部電極
１７，９４，１００ 第２の外部電極
１８，９１，９５，１０１，１０３ 第１の引出電極
１９，９２，９６，１０２，１０４ 第２の引出電極
２１，４１，５１ チップコイル部品（コイル部品）
２３ セラミック焼結体
２４ コイル電極
２５ コイル
２６ ガラス
４２，５２ エポキシ樹脂（樹脂）
３１ 巻線型コイル部品
７２ ＤＣカット機能回路
７３ 抵抗
７４ コンデンサ
８２ コンデンサ
８３ コイル部品
９７，９８ 他の引出電極
【発明の属する技術分野】
本発明は、直流信号を遮断し交流信号を通過させる帯域選択透過回路に関し、特に高周波の交流信号を低損失に通過可能となる電気通信機器、光通信機器等に用いて好適な帯域選択透過回路に関する。
【０００２】
【従来の技術】
一般に、直流信号を遮断し交流信号を通過させる帯域選択透過回路として、入力端子と出力端子との間に直列に接続され直流信号を遮断するコンデンサ部と、該コンデンサ部の入力側または出力側のいずれか一方に片方の端子が接続されチョークコイルとして作用するインダクタ部とを備えたものが知られている。
【０００３】
そして、このような帯域選択透過回路のコンデンサ部では、低周波の信号を通過させるために、静電容量の大きな積層コンデンサが用いられている。しかし、積層コンデンサは、等価直列インダクタンスが大きくなる傾向があるから、高周波の信号に対して損失が大きくなり易いという問題がある。このため、基板との実装面に外部接続用の電極を設け、インダクタンスを低減した積層コンデンサが知られている（例えば、特許文献１参照）。
【０００４】
一方、帯域選択透過回路のインダクタ部には、一般に巻線型のコイル部品が使用されているのに加え、高周波での浮遊容量を抑制したフェライト焼結体を用いたコイル部品も使用可能である（例えば、特許文献２，３参照）。
【０００５】
【特許文献１】
特開平１１−２８８８３９号公報
【特許文献２】
特開昭５５−５２６３００号公報
【特許文献３】
特開平１１−６７５７５号公報
【０００６】
【発明が解決しようとする課題】
ところで、帯域選択透過回路のコンデンサ部のように、１０ｋＨｚ〜４０ＧＨｚのような広帯域で用いる積層コンデンサには、例えば静電容量が０．１μＦで等価直列インダクタンスが２５０ｐＨ以下である必要がある。しかし、特許文献１に開示された積層コンデンサでも、等価直列インダクタンスを２５０ｐＨ以下にすることができないのが現状である。
【０００７】
このため、従来技術では、積層コンデンサに単板コンデンサを並列接続することによって、高周波信号に対する損失を低減させていた。しかし、この場合には、２個のコンデンサが必要となるのに加え、これらのコンデンサを相互に接続するために製造工程が複雑化し、製造コストが高いという問題がある。
【０００８】
一方、帯域選択透過回路のインダクタ部には、一般に巻線型のコイル部品が使用されている。この場合、帯域選択透過回路のように巻線型のコイル部品をチョークコイルとして使用するときには、巻線型のコイル部品によって帯域幅が制限されるから、広帯域で用いるためには３個以上のコイル部品を直列接続する必要があり、回路全体の小型化が難しかった。
【０００９】
また、円錐形のような特殊な形状に巻線を巻回したコイル部品を用いることによって広帯域化を図ることも可能であるが、この場合には、巻線を特殊な形状に巻回するために製造コストが高いという問題がある。
【００１０】
さらに、ＧＨｚ帯域の高周波な信号に対しても高いインピーダンスをもったインダクタを得るために、インダクタをフェライト等のセラミック焼結体を用いて構成することも可能である。しかし、この場合にはインダクタとパラレルに発生する浮遊容量がインピーダンスに大きく影響し、特にＧＨｚ帯域では、０．０１ｐＦ〜０．１ｐＦ程度の微小な浮遊容量であってもインピーダンスを低下させる要因となってしまう。このため、特許文献２に開示されているように、誘電率の低いフェライト材料として、空孔率を２０〜７０ｖｏｌ％とした発砲フェライト焼結体が知られている。このような発泡フェライト焼結体では、空孔を高い割合で含んでいるから、誘電率が低く、浮遊容量を抑制することができるのに加え、磁路が連続しているから、フェライト複素透磁率の周波数分散特性の変動が少ないという特徴を有している。
【００１１】
しかし、この発泡フェライト焼結体を用いたインダクタでは、空孔率を高くしようとすると、成形体の機械的強度が低下するから、単体の部品材料として必要な抗折強度を確保することが難しいという問題がある。
【００１２】
また、特許文献３に開示されているように、セラミックに内部電極を埋設すると共に、セラミックに直径１〜３μｍのポアを３〜３０ｖｏｌ％の割合で含有させたセラミック電子部品も知られている。
【００１３】
しかし、このセラミック電子部品では、空孔（ポア）の含有割合が３０ｖｏｌ％を超えるとセラミック素体の抗折強度が低下することを考慮して、空孔の含有割合が３〜３０ｖｏｌ％の範囲としているから、比誘電率の低減の範囲が制約され、ＧＨｚ帯域のように非常に高周波な信号に対しては十分に誘電率を低下させることができなかった。また、セラミック電子部品には、セラミックに含まれる空孔に水分が入り込み易く、吸水率が高くなるため、信頼性が低下するという問題もある。
【００１４】
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、広帯域で低損失な透過特性を得ることができると共に、小型化、低コスト化が可能な帯域選択透過回路を提供することにある。
【００１５】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、入力端子と出力端子との間に直列に接続されたコンデンサ部と、該コンデンサ部の入力側または出力側のいずれか一方に片方の端子が接続されたインダクタ部とを備えた帯域選択透過回路において、前記コンデンサ部は、誘電体層を挟んで互いに対向して設けられ静電容量を形成する第１，第２の内部電極と、該各内部電極と直交する前記誘電体層の実装面に設けられた第１，第２の外部電極と、前記第１の内部電極を該第１の外部電極に接続する第１の引出電極と、前記第２の内部電極を前記第２の外部電極に接続する第２の引出電極とを備えた積層コンデンサを用いて構成し、
前記積層コンデンサの第１，第２の引出電極の距離ａと、第１の内部電極から実装面までの距離ｂ１と、第２の内部電極から実装面までの距離ｂ２との関係が以下の式を満足する構成とし、
１．６４ａ＋（ｂ１＋ｂ２）≦０．８５
但し、ａ、ｂ１、ｂ２の単位はｍｍ
前記インダクタ部は、３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体と、該セラミック焼結体の内部に配置されたコイル電極と、前記セラミック焼結体に塗布もしくは含浸された樹脂またはガラスとを備えたコイル部品を用いて構成したことを特徴としている。
【００１６】
本発明者は、積層コンデンサに関して種々の実験を行って鋭意検討した結果、互いに対向する第１の内部電極の第１の引出電極と第２の内部電極の第２の引出電極との距離ａと、第１，第２の内部電極から実装面までの距離ｂ１，ｂ２がインダクタンスに大きな影響を与えていることを見出した。
【００１７】
即ち、等価直列インダクタンスの値を固定して、距離ａ，ｂ１，ｂ２の関係を検討した結果、特に、距離ａの影響が大きく、かつ、等価直列インダクタンスの値に拘わりなく１．６４の係数が存在することを見出した。そこで、前記式を満足することにより、広い周波数帯域で等価直列インダクタンスが２５０ｐＨ以下の特性を実現することができた。
【００１８】
また、コイル部品のセラミック焼結体には３５ｖｏｌ％以上の割合で空孔を含ませると共に、セラミック焼結体に樹脂またはガラスを塗布もしくは含浸させる構成としたから、セラミック焼結体の強度低下を招くことなく誘電率を低下させることができ、浮遊容量の発生を抑制することができる。
【００１９】
即ち、セラミック焼結体に３５ｖｏｌ％以上の割合で空孔を含ませることより、磁路の連続性を確保して磁性特性を低下させることなく、セラミック焼結体の誘電率を大幅に低下させることができる。また、セラミック焼結体に樹脂またはガラスを塗布もしくは含浸させたから、セラミック焼結体の強度を確保することができる。
【００２０】
この結果、積層コンデンサの等価直列インダクタンスが小さくなるのに加え、コイル部品の浮遊容量が小さいから、これらの積層コンデンサとコイル部品とを用いることによって、広帯域に亘って低挿入損失な帯域選択透過回路を構成することができる。
【００２１】
なお、本願発明のコイル部品は、フェライト等の窯業材料は圧縮応力には強いが引張り応力には弱いことに着目し、微量であっても樹脂またはガラスを塗布もしくは含浸させることにより、引張り耐力を補強している。このため、本願発明によれば、従来の空孔率を８０ｖｏｌ％を超える割合まで高めることができ、電気特性の劣化を招くことなく、誘電率を５程度まで下げることが可能になる。
【００２２】
また、本願発明のコイル部品では、セラミック焼結体に空孔を含ませる構成としたから、磁性体の透磁率もいくらか低下するが、連続した磁路が形成されるため、磁性体の持つ透磁率の特性（μ′とμ″が同じ値になるクロスポイント周波数がほとんど変化しない）を維持することができる。
【００２３】
また、本願発明のコイル部品では、セラミック焼結体の空孔の寸法（空孔径）は１０〜２０μｍとするのが好ましい。これは、空孔径が１０μｍ以下になると、閉空孔になり易く、空孔内にガラス等を十分に含浸させることができなくなるからである。一方、空孔径が２０μｍ以上になると、焼成後の空孔が形成された磁性体自体の強度が弱くなり、加工が困難になるためである。
【００２４】
また、空孔の体積含有率（空孔率）は、セラミック焼結体の誘電率を十分に低下させて所望の特性を確保する見地から、３５ｖｏｌ％以上とすることが望ましい。また、抗折強度を確保しつつセラミック焼結体に塗布、含浸させる樹脂またはガラスの種類や量などにより、空孔率をさらに高い値とすることも可能である。
【００２５】
さらに、空孔内に充填された樹脂またはガラスが強度を補う機能を果たすために、空孔形成後の強度は多少弱くても特に問題はなく、空孔率が５〜２０μｍで、セラミック焼結体の空孔率が８０ｖｏｌ％までの範囲であれば加工は可能である。
【００２６】
請求項２の発明では、前記コイル部品のセラミック焼結体は、セラミック原料と、バインダーと、球状または粉粉体状でバインダーに対する接着性を有する焼失材とを配合してなる配合セラミック原料の成形体を焼成することにより、３５ｖｏｌ％以上の空孔を形成する構成としている。
【００２７】
これにより、セラミック焼結体は磁路を分断しない空孔を３５ｖｏｌ％以上の割合で含有するから、所望の磁性特性を備えつつ浮遊容量が少ないコイル部品を構成することができ、帯域選択透過回路の信頼性を高めることができる。
【００２８】
請求項３の発明では、前記コイル部品の樹脂またはガラスは、空孔を含む構成としている。これにより、樹脂またはガラスにも空孔を含ませることにより、セラミック焼結体の誘電率をさらに低下させることが可能になり、高周波の信号に対して帯域選択透過回路の挿入損失を低下させることができる。
【００２９】
請求項４の発明では、前記コイル部品のセラミック焼結体は、磁性体セラミックを用いる構成としている。
【００３０】
コイル部品を構成する場合には、セラミック焼結体を構成するセラミック原料として磁性体セラミックが用いられるが、この場合に本願発明を適用することにより、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することができる。
【００３１】
請求項５の発明では、前記インダクタ部は、前記コイル部品と他のコイル部品とを直列接続して構成している。これにより、２つのコイル部品を直列接続して用いるから、インダクタ部に単一のコイル部品を用いた場合に比べて、低域側と高域側の帯域をさらに広げることができる。
【００３２】
請求項６の発明では、前記インダクタ部のうちコンデンサ部に接続された端子とは異なる端子には直流成分を除去するＤＣカット回路を接続し、前記インダクタ部とＤＣカット回路との接続点にはグランドまたは直流電源を接続する構成としている。
【００３３】
これにより、接続点を低インピーダンス（短絡）としたときに比べて、接続点を高インピーダンス（開放）としたときには、低周波側の挿入損失をさらに低下させることができる。このため、接続点のインピーダンスに応じて、低周波側の挿入損失をさらに低下させることができ、より広帯域に亘って低挿入損失の特性を得ることができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態による帯域選択透過回路を添付図面に従って詳細に説明する。
【００３５】
図１ないし図３は第１の実施の形態による帯域選択透過回路１を示し、該帯域選択透過回路１は、例えば絶縁材料からなるモジュール基板２上に実装され、後述の積層コンデンサ１１、チップコイル部品２１および巻線型コイル部品３１とによって構成されている。
【００３６】
また、モジュール基板２は１辺の長さ寸法が数ｍｍ程度となった略四角形状をなすと共に、その左，右両端には端面電極からなる入力端子３と出力端子４とがそれぞれ設けられている。さらに、モジュール基板２の端面には、入力端子３、出力端子４とは異なる位置に巻線型コイル部品３１の他端側が接続される端子５が設けられると共に、グランドに接続される複数のグランド端子６が設けられている。そして、グランド端子６には、モジュール基板２の表面側に位置して積層コンデンサ１１等を覆うシールド用の金属キャップ（図示せず）が半田付け等によって固定されている。
【００３７】
また、モジュール基板２の表面には、各端子３，４，５にそれぞれ接続された電極３Ａ，４Ａ，５Ａが設けられると共に、チップコイル部品２１と巻線型コイル部品３１とを接続するための電極７が設けられている。そして、これらの電極３Ａ，４Ａ，５Ａ，７は、接続用の部位を除いて絶縁性のレジスト膜８によって覆われている。
【００３８】
１１は入力端子３と出力端子４との間に直列に接続されたコンデンサ部をなす積層コンデンサで、該積層コンデンサ１１は、図４ないし図６に示すように、例えば１．０ｍｍ程度の長さ寸法Ｌと０．５ｍｍ程度の幅寸法Ｗとを有し、略角柱状をなしている。
【００３９】
また、積層コンデンサ１１は、複数の誘電体層１２を積層した積層体１３と、各誘電体層１２間に位置して該積層体１３内に設けられた第１，第２の内部電極１４，１５と、積層体１３の表面１３Ａと裏面１３Ｂ（実装面）とに設けられ長さ方向に離間して配置された第１，第２の外部電極１６，１７と、前記第１，第２の内部電極１４，１５から引き出され該第１，第２の外部電極にそれぞれ接続された第１，第２の引出電極１８，１９とによって大略構成されている。そして、第１の外部電極１６は例えば入力端子３の電極３Ａに接続され、第２の外部電極１７は例えば出力端子４の電極４Ａに接続されている。
【００４０】
また、第１の内部電極１４は第１の引出電極１８を介して第１の外部電極１６に電気的に接続されると共に、第２の内部電極１５は第２の引出電極１９を介して第２の外部電極１７に電気的に接続され、第１，第２の内部電極１４，１５は積層体１３の幅方向に対して交互に配置されている。これにより、内部電極１４，１５は、平行平板コンデンサを構成し、これらの間に静電容量を形成している。また、内部電極１４，１５は、所望の静電容量に応じて所定の枚数が積層体１３内に内蔵されると共に、誘電体層１２（積層体１３）の実装面（裏面１３Ｂ）と直交する方向に位置している。
【００４１】
また、内部電極１４，１５は、例えば長方形状をなして積層体１３の長さ方向に向けて延びると共に、ほぼ同じ面積をもって積層体１３内のほぼ同じ位置に設けられ、互いに平行な状態で対向している。さらに、第１の内部電極１４の長さ方向一端側には積層体１３の表面１３Ａ、裏面１３Ｂに向けて延びる第１の引出電極１８が接続され、第２の内部電極１５の長さ方向他端側には積層体１３の表面１３Ａ、裏面１３Ｂに向けて延びる第２の引出電極１９が接続されている。
【００４２】
そして、積層コンデンサ１１の製造時には、誘電体層１２をセラミックグリーンシートとして形成すると共に、該シート上に内部電極１４，１５と引出電極１８，１９を厚膜技術または薄膜技術を用いて形成する。その後、誘電体層１２、内部電極１４，１５等を積層、圧着し、焼成された後に、所定の寸法で切り出し、積層体１３を形成する。最後に、切り出した積層体１３の表面１３Ａと裏面１３Ｂとには、導電ペーストを塗布、焼付け等によって外部電極１６，１７を形成し、該外部電極１６，１７に引出電極１８，１９をそれぞれ接続するものである。
【００４３】
２１は巻線型コイル部品３１と共にインダクタ部を構成するチップコイル部品で、該チップコイル部品２１は、図１０および図１１に示すように、例えば磁性体セラミックとして例えばフェライト材料等からなる複数の磁性体層２２を積層して焼成され３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３と、該セラミック焼結体２３内に設けられた複数のコイル電極２４と、前記セラミック焼結体２３に塗布または含浸されたガラス２６とを備える構成としている。
【００４４】
そして、各コイル電極２４は、例えば略コ字形状をなして互いに積層された磁性体層２２の間にそれぞれ配置されている。また、複数のコイル電極２４は、スルーホール２４Ａを介して互いに直列接続され、全体として螺旋状のコイル２５を構成している。なお、コイル２５のターン数（巻数）は、所望のインダクタンス値に応じて適宜設定されるものである。
【００４５】
また、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側には入出力用の外部電極２７，２８がそれぞれ設けられ、該外部電極２７，２８は、導電ペーストを焼成することによって形成されると共に、コイル２５の両端に電気的に接続されている。そして、一方の外部電極２７は出力端子４の電極４Ａに接続され、他方の外部電極２８は電極７を介して巻線型コイル部品３１に接続されている。
【００４６】
さらに、巻線型コイル部品３１は、図１および図２に示すように、フェライト材料等からなるコア３２に導電性材料からなる巻線３３を巻回することによって形成されている。そして、巻線３３の一端側は電極７に接続され、他端側は電極５Ａを介して端子５に接続されている。
【００４７】
本実施の形態による帯域選択透過回路１は上述の如く構成されるものであり、次に、積層コンデンサ１１の第１，第２の内部電極１４，１５および第１，第２の引出電極１８，１９と等価直列インダクタ（ＥＳＬ）との関係について、図４、図５、図６、図８および図９を参照しつつ検討する。
【００４８】
なお、内部電極１４，１５は互いに対向するこれらの間に静電容量を形成するため、ここでは任意の内部電極１４，１５を例に挙げて説明するが、他の内部電極に関しても同様の関係が成立する。
【００４９】
本発明者は、内部電極１４，１５の容量有効寸法Ｃを０．３ｍｍとして、引出電極１８，１９間の長さ方向の距離ａ、内部電極１４，１５から実装面までの垂直距離ｂ（但し、ｂ＝ｂ１＋ｂ２、ｂ１＝ｂ２）を種々の値に変更したものを作製し、それぞれの等価直列インダクタンスを求めた。なお、積層コンデンサ１１の高さ寸法Ｔは垂直距離ｂ１，ｂ２に応じて変化する。
【００５０】
この結果を以下の表１に示す。表１から、等価直列インダクタンス（ＥＳＬ）が２００ｐＨ、２５０ｐＨ、３００ｐＨになる引出電極１８，１９間の距離ａと垂直距離ｂの組合せを読み取ることができる。
【００５１】
【表１】
表１の結果を得た実験は、引出電極１８，１９間の距離ａを０．０５ｍｍ間隔で０．１０〜０．５０ｍｍに設定し、それぞれの距離ａに対して垂直距離ｂを振り分け、ネットワークアナライザを用いて周波数特性を測定した。表１の垂直距離ｂは、等価直列インダクタンス（ＥＳＬ）が２００ｐＨ、２５０ｐＨ、３００ｐＨになったときの値を示している。
【００５３】
図８は、表１の結果を示した特性線図で、上段の直線は等価直列インダクタンス（ＥＳＬ）が３００ｐＨ、中段の直線は等価直列インダクタンス（ＥＳＬ）が２５０ｐＨ、下段の直線は等価直列インダクタンス（ＥＳＬ）が２００ｐＨに関するそれぞれの数値関係を示している。図８から明らかなように、等価直列インダクタンスを一定値としたときに、距離ａ，ｂは線形関係となっており、以下の数１の式で近似することができる。
【００５４】
【数１】
１．６４ａ＋ｂ＝Ｋ
但し、ａ：引出電極間の距離［ｍｍ］
ｂ：垂直距離［ｍｍ］（ｂ＝ｂ１＋ｂ２、かつ、ｂ１＝ｂ２）
【００５５】
数１の式において、係数Ｋは等価直列インダクタンス（ＥＳＬ）の数値によって定まる定数で、例えばＥＳＬが２００ｐＨのときはＫ≒０．５７であり、ＥＳＬが２５０ｐＨのときはＫ≒０．８５であり、ＥＳＬが３００ｐＨのときはＫ≒１．１２である。
【００５６】
次に、等価直列インダクタンス（ＥＳＬ）の値と係数Ｋとの関係を図９の特性線図に示す。この結果、等価直列インダクタンス（ＥＳＬ）と係数Ｋは、以下の数２の式に示す関係が成立する。
【００５７】
【数２】
ＥＳＬ［ｐＨ］＝１８０×Ｋ＋９７
【００５８】
これらの結果から、以下の数３の式を満足することにより、等価直列インダクタンス（ＥＳＬ）が２５０ｐＨ以下の積層コンデンサ１１を得ることができる。なお、静電容量に関しては、積層コンデンサ１１の一般的な特性と同様に、内部電極１４，１５の枚数を適宜増加させることによって、高容量を確保できることは勿論である。
【００５９】
【数３】
１．６４ａ＋（ｂ１＋ｂ２）≦０．８５
但し、ａ，ｂ１，ｂ２の単位はｍｍ
【００６０】
次に、チップコイル部品２１に用いるガラス２６を塗布等したセラミック焼結体２３について、その誘電率、透磁率、抗折強度および吸水性を図１２を参照しつつ検討する。
【００６１】
まず、空孔を含むセラミック焼結体２３の製造方法について説明する。最初に、透磁率μが４００のＮｉＺｎＣｕフェライト材料を得るために、ニッケル、亜鉛および銅の酸化物原料を混同して８００℃で１時間仮焼する。その後、ボールミルを用いて粉砕し、乾燥することにより、平均粒径約２μｍのフェライト原料（酸化物混合粉末）を得る。
【００６２】
それから、該フェライト原料に市販の粒径ポリマー（本実施の形態では、架橋ポリスチレンからなる球状の焼失材（平均粒径＝８μｍ））を表２に示すように種々の割合で添加し、溶媒、バインダー、分散材を加えて混合した後、ドクタープレード法を用いて厚さ１００μｍのセラミックグリーンシートを作製する。
【００６３】
なお、焼失材として、表面積が大きく、樹脂バインダーに対する接着性に優れ、保形性の大きい球状ポリマーを採用することにより、歩留まりを低下させることなく、バインダーの割合を減らして焼失材の割合を増やすことが可能となり、空孔率を高めることができる。
【００６４】
次に、セラミックグリーンシートを積層、圧着して厚みが２ｍｍの成形体（積層体）を得る。そして、該成形体からリング形状と円柱状と角柱状のテストピースを作製した。
【００６５】
そして、これらのテストピースを４００℃で３時間熱処理して脱バインダーを行った後、９００℃で２時間焼成することによりセラミック焼結体を得る。
【００６６】
なお、ここでは混合する有機材料（特に焼失材）の量を変化させることにより空孔の割合を調整した。また、セラミック焼結体の空孔の体積含有割合（空孔率）は、空孔（空気）の比重を０ｇ／ｃｍ３、フェライトの比重（実測値）を５．０２ｇ／ｃｍ３として、セラミック焼結体の比重から算出した。
【００６７】
それから、得られたセラミック焼結体に、例えば誘電率３．９の水溶性ガラス（本実施の形態では、Ｌｉ−Ｋ系ガラス）を含浸させた後、８００℃で溶融・焼付けを行った。
【００６８】
このようにして、空孔にガラスを含浸させ、溶融・焼付けを行った後のセラミック焼結体に対して、誘電率、透磁率、抗折強度および吸水率を測定した。この測定結果を表２に示す。
【００６９】
【表２】
なお、透磁率はリング状のテストピース、誘電率は円柱状のテストピース、抗折強度は角板状のテストピースをそれぞれ用いて測定した。
【００７１】
表２に示すように、セラミック焼結体の空孔率が高くなるに従って、誘電率は低くなるが、ガラスを含浸させない状態では抗折強度が低下し、吸水率が増大する。一方、セラミック焼結体にガラスを含浸させた場合には、抗折強度の低下や吸水率の増大を招くことなく、誘電率を低下させることが可能になる。
【００７２】
即ち、上記のように、空孔内にガラスを充填（含浸）した場合、試料番号１の空孔を含まないセラミック焼結体と比べて、抗折強度を同等またはそれ以上に向上させることが可能になると共に、吸水率を低く抑えることができる。
【００７３】
なお、表２には示していないが、誘電率を下げるために、ガラスをフェライト原料に添加、混合した後、焼成したコンポジット材や磁粉に樹脂を混練し、成形した材料では、表２の空孔にガラスを含浸させた場合と同等の比率で、フェライトにガラスや樹脂を添加、混合しても、表２に示すような透磁率は得られないことが確認されている。
【００７４】
例えば、ガラスをフェライト原料に添加、混合した後、焼成したコンポジット材にあっては、ガラスの混合率を５０ｖｏｌ％とした場合に、透磁率μは４程度にしかならず、また、透磁率の周波数特性も、μ″がほとんど発現しなくなってしまうことが確認されている。これは、磁粉をガラスや樹脂に分散させて成形体とした場合、磁粉を覆い固めるように、ガラスや樹脂が分布するため、磁性体から形成される磁路が非磁性材であるガラスや樹脂によって分断されるため、透磁率が低くなるものと考えられる。
【００７５】
これに対し、本実施の形態に係る方法で調整した、空孔を有するセラミック焼結体（空孔形成材料）では、磁性体自体の透磁率の特徴が保持される。これは、セラミック焼結体内で磁路が分断されずに繋がった状態が保たれるため、高い透磁率が得られ、かつ、磁性体自体の透磁率の特徴も保持されるものと考えられる。
【００７６】
次に、上記表２中の試料番号５の材料（即ち、空孔率が５０ｖｏｌ％のセラミック焼結体が得られる材料）を用いたチップコイル部品２１について、そのインピーダンス特性を検討する。
【００７７】
まず、チップコイル部品２１の製造方法について説明するに、表２中の試料番号５の材料を用いて形成したセラミックグリーンシート（磁性体層２２）に、コイル電極２４をなす銀ペーストを印刷し、積層、圧着した後、チップ状にカットして９００℃で焼成する。これにより、焼成時に有機材料が焼失し、５０ｖｏｌ％の割合で空孔を含んだセラミック焼結体２３が得られる。
【００７８】
次に、セラミック焼結体２３を、誘電率３．９の水溶性ガラス（本実施の形態では、Ｌｉ−Ｋ系ガラス）に浸漬し、空孔内部に水溶性ガラスを含浸させる。それから、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側にコイル電極２４と導通するように導電ペーストを塗布した後、８００℃で熱処理することにより、空孔を含浸させたガラスおよび導電ペーストを同時に焼成する。これにより、図１０に示すように、セラミック焼結体２３の内部にコイル２５が配設され、セラミック焼結体２３の両端部に外部電極２７，２８が配設された構造を有するチップコイル部品２１を得た。このとき、チップコイル部品２１は、長さ寸法が例えば１．６ｍｍに設定され、幅寸法および高さ寸法が例えば０．８ｍｍにそれぞれ設定されるものである。なお、ここでは、コイル２５のターン数を３０ターンとした。
【００７９】
また、比較のために、通常のフェライト材（前記表２中で試料番号１として示す空孔率が０ｖｏｌ％のセラミック焼結体が得られる材料）からなるセラミックグリーンシートを用いて、上記実施の形態と同じ方法で、チップコイル部品（比較例）を作製した。なお、特性の比較を容易にするために、低周波帯域におけるインダクタンスが近い値となるように、比較例のチップコイル部品では、コイルのターン数を２０ターンとした。
【００８０】
第１の実施の形態のチップコイル部品２１と比較例のチップコイル部品をそれぞれネットワークアナライザ（ＨＰ８７５３Ｄ）に接続して反射特性を測定し、その結果からインピーダンスを算出した。図１２に実施の形態のチップコイル部品２１と比較例のチップコイル部品のそれぞれのインピーダンス特性を示す。
【００８１】
実施の形態によるチップコイル部品２１では、空孔を形成することにより、透磁率の特性を損なうことなく誘電率を低下させた磁性体を用いているので、低周波領域では、従来と同様のインピーダンス特性を維持することができると共に、低誘電率化によって高周波領域まで所望のインピーダンスを確保できることが分かる。
【００８２】
即ち、比較例のチップコイル部品では、６００Ωのインピーダンスが得られる周波数は１．３ＧＨｚ程度までであるが、実施の形態によるチップコイル部品２１では、６００Ωのインピーダンスが得られる帯域が４ＧＨｚまで拡大していることが分かる。
【００８３】
また、実施の形態によるチップコイル部品２１では、セラミック焼結体２３の空孔内部にガラス２６を含浸させているので、従来の空孔を含まないフェライト材を用いた比較例のチップコイル部品と比べて抗折強度に遜色がなく、また、吸水率に関しては、比較例のチップコイル部品よりも低くなっており、信頼性の面でも比較例のチップコイル部品よりも優れていることが確認されている。
【００８４】
次に、帯域選択透過回路１の作動について図１３ないし図１６を参照しつつ検討する。なお、積層コンデンサ１１の静電容量は例えば２２０μＦに設定し、チップコイル部品２１のインピーダンスは例えば４７０Ωに設定し、巻線型コイル部品３１のインダクタンスは例えば３３μＨに設定するものとする。また、端子５はグランドに接続するものとする。
【００８５】
まず、入力端子３から入力された直流信号を積層コンデンサ１１によって遮断される。一方、入力端子３から入力された交流信号は積層コンデンサ１１を通過する。このとき、チップコイル部品２１および巻線型コイル部品３１からなるインダク部がチョークコイルとして作用するから、交流信号は出力端子４を通じて出力される。
【００８６】
ここで、本実施の形態による帯域選択透過回路１の入力端子３と出力端子４との間の挿入損失の周波数特性を測定した。この結果を図１３および図１４に示す。なお、この結果は、モジュール基板２とは異なる測定用の基板に対して積層コンデンサ１１、チップコイル部品２１および巻線型コイル部品３１を取り付けた状態でネットワークアナライザ等を用いて測定したものである。
【００８７】
この結果より、帯域選択透過回路１は、積層コンデンサ１１とチップコイル部品２１とを用いたことによって、４００ｋＨｚ〜１５ＧＨｚの広帯域に亘って０．５ｄＢ以下の低挿入損失が得られることが分かる。
【００８８】
一方、積層コンデンサ１１に代えて引出電極１８′，１９′が積層体１３の長さ方向両端側に延びる積層コンデンサ１１′を用いる（図７中の比較例参照）と共に、チップコイル部品２１に代えて前述した空孔のないセラミック焼結体を用いたチップコイル部品（表２中の試料番号１参照）を用いた場合について、同様に挿入損失の周波数特性を測定した。この結果を図１５および図１６に示す。
【００８９】
この結果より、既存の積層コンデンサ１１′やチップコイル部品を用いて帯域選択透過回路を構成した場合には、０．５ｄＢ以下の挿入損失は４ＧＨｚまでしか得られず、４ＧＨｚ以上の高周波帯域では挿入損失が増大してしまうことが分かる。
【００９０】
かくして、本実施の形態では、数３の関係を満足する積層コンデンサ１１と３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３にガラス２６を含浸させたチップコイル部品２１を用いて帯域選択透過回路１を構成したから、素子数３個（積層コンデンサ１１、チップコイル部品２１、巻線型コイル部品３１）だけで高周波帯域に亘って低挿入損失の特性を得ることができる。この結果、素子数が少ないから、帯域選択透過回路１を小型化することができると共に、積層コンデンサに単板コンデンサを並列接続したり、特殊形状のコイル部品を用いる必要がないから、製造コストを低減することができる。
【００９１】
特に、本実施の形態では、コンデンサ部に数３の関係を満足する積層コンデンサ１１を用いたから、積層コンデンサ１１の等価直列インダクタンス（ＥＳＬ）を低く抑えることができ、高周波での挿入損失を低下させることができる。このため、コンデンサ部については、素子数１個（積層コンデンサ１１）だけで広帯域に亘って低挿入損失の特性を実現できると共に、コンデンサ部を小型化することができる。また、挿入損失が低いから、積層コンデンサ１１の前段、後段（端子３，４）に増幅率の高いアンプを接続する必要もなく、低コスト化することができる。
【００９２】
また、本実施の形態では、インダクタ部には３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３にガラス２６を含浸させたチップコイル部品２１を用いたから、誘電率を低下させて浮遊容量を抑制することができ、広帯域な透過特性を得ることができる。この結果、インダクタ部は素子数２個（チップコイル部品２１、巻線型コイル部品３１）だけで広帯域に亘って低挿入損失の特性を実現することができ、インダクタ部を小型化することができる。また、特殊形状のコイル部品を用いる必要がないから、低コスト化を図ることができる。
【００９３】
さらに、インダクタ部をチップコイル部品２１と巻線型コイル部品３１とを直列接続して構成したから、インダクタ部に単一のコイル部品を用いた場合に比べて、低域側と高域側の帯域をさらに広げることができる。
【００９４】
次に、図１７は第２の実施の形態によるチップコイル部品を示し、本実施の形態の特徴は、セラミック焼結体にエポキシ樹脂を含浸させる構成としたことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【００９５】
４１は巻線型コイル部品３１と共にインダクタ部を構成するチップコイル部品で、該チップコイル部品４１は、第１の実施の形態によるチップコイル部品２１とほぼ同様に、例えばフェライト材料等からなる複数の磁性体層２２を積層して焼成され３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３と、該セラミック焼結体２３内に設けられた複数のコイル電極２４からなるコイル２５と、前記セラミック焼結体２３に塗布または含浸されたエポキシ樹脂４２とを備える構成としている。
【００９６】
また、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側には入出力用の外部電極２７，２８がそれぞれ設けられ、該外部電極２７，２８は、コイル２５の両端に電気的に接続されている。
【００９７】
本実施の形態によるチップコイル部品４１は上述の如く構成されるものであり、次に、チップコイル部品４１に用いるエポキシ樹脂４２を含浸したセラミック焼結体２３について、その誘電率、透磁率、抗折強度および吸水性を図１８を参照しつつ検討する。
【００９８】
まず、第１の実施の形態のチップコイル部品２１とほぼ同様に、混合する有機材料（特に焼失材）の量を変化させることにより空孔の割合を調整して、空孔を含むセラミック焼結体を得る。
【００９９】
それから、得られたセラミック焼結体の空孔に、例えば誘電率３．４のエポキシ樹脂を含浸させた後、１５０℃に加熱して、エポキシ樹脂を硬化させた。
【０１００】
このようにして、空孔に樹脂（エポキシ樹脂）を含浸させたセラミック焼結体に対して、誘電率、透磁率、抗折強度および吸水率を測定した。この測定結果を表３に示す。
【０１０１】
【表３】
表３に示すように、セラミック焼結体の空孔にエポキシ樹脂を含浸させるようにした場合、試料番号１１（表２中の試料番号１と同じ）の空孔を含まないものと比べて、抗折強度を同等またはそれ以上に向上させることができることが分かる。
【０１０３】
また、エポキシ樹脂の含浸を行ったものは、空孔率を８０％とした場合（試料番号１９）にも、空孔率を３０％とし、エポキシ樹脂の含浸を行わないようにしたものよりも抗折強度が大きいことが分かる。また、吸水率に関しては、エポキシ樹脂を含浸させたものでは、吸水率が、試料番号１１の空孔を含まないものよりも低く安定することが分かる。さらに、空孔率が３５ｖｏｌ％以上であれば、エポキシ樹脂を含浸させた場合にも、誘電率を１０以下に設定できることが分かる。
【０１０４】
なお、樹脂の方が、ガラスに比べて誘電率の低いものを選択することが可能であり、ここで例示したエポキシ樹脂を用いた場合には、第１の実施の形態によるガラスを用いた場合に比べて、いくらかではあるが、誘電率をさらに低下させることが可能になることが分かる。
【０１０５】
次に、上記表３中の試料番号１６の材料（即ち、空孔率が５０ｖｏｌ％のセラミック焼結体が得られる材料）を用いたチップコイル部品４１について、そのインピーダンス特性を検討する。
【０１０６】
まず、チップコイル部品４１の製造方法について説明するに、表３中の試料番号１６の材料を用いて形成したセラミックグリーンシートに、コイル電極２４をなす銀ペーストを印刷し、積層、圧着した後、チップ状にカットして９００℃で焼成する。これにより、焼成時に有機材料が焼失し、５０ｖｏｌ％の割合で空孔を含んだセラミック焼結体２３が得られる。
【０１０７】
それから、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側にコイル電極２４と導通するように導電ペーストを塗布した後、８００℃で熱処理することにより、導電ペーストを焼成し、外部電極２７，２８を形成する。
【０１０８】
次に、外部電極２７，２８が形成されたセラミック焼結体２３（チップ）に対して、例えば誘電率３．４のエポキシ系の液状樹脂（エポキシ樹脂４２）を含浸させた後に、１５０℃で硬化させる。それから、エポキシ樹脂４２を含浸させたセラミック焼結体２３をバレル研磨して、外部電極２７，２８の金属表面を確実に露出させた後、ニッケルめっき、およびＳｎめっきを行って外部電極２７，２８の表面にメッキ層を形成した。
【０１０９】
これにより、長さ寸法が１．６ｍｍに設定され、幅寸法および高さ寸法が例えば０．８ｍｍにそれぞれ設定されたチップコイル部品４１を得た。なお、チップコイル部品４１においては、コイルのターン数を３０ターンとした。
【０１１０】
また、比較用のチップコイル部品として、第１の実施の形態で比較例として用いたチップコイル部品（空孔率が０ｖｏｌ％のセラミック焼結体からなり、ターン数が２０ターンのもの）を用意した。
【０１１１】
そして、第２の実施の形態のチップコイル部品４１と比較例のチップコイル部品をそれぞれネットワークアナライザ（ＨＰ８７５３Ｄ）に接続して反射特性を測定し、その結果からインピーダンスを算出した。図１８にチップコイル部品４１と比較例のチップコイル部品のそれぞれのインピーダンス特性を示す。
【０１１２】
本実施の形態によるチップコイル部品４１では、空孔を形成することにより、透磁率の特性を損なうことなく誘電率を低下させた磁性体を用いているので、低周波領域では、従来と同様のインピーダンス特性を維持することができると共に、低誘電率化によって高周波領域まで所望のインピーダンスを確保できることが分かる。
【０１１３】
即ち、比較例のチップコイル部品では、６００Ωのインピーダンスが得られる周波数は１．３ＧＨｚ程度までであるが、実施の形態によるチップコイル部品４１では、６００Ωのインピーダンスが得られる帯域が約５ＧＨｚまで拡大していることが分かる。
【０１１４】
また、本実施の形態によるチップコイル部品４１では、セラミック焼結体２３の空孔内部にエポキシ樹脂４２を含浸させているので、従来の空孔を含まないフェライト材を用いた比較例のチップコイル部品と比べて抗折強度に遜色がなく、また、吸水率に関しては、比較例のチップコイル部品よりも低くなっており、信頼性の面でも比較例のチップコイル部品よりも優れていることが確認されている。
【０１１５】
かくして、本実施の形態によるチップコイル部品４１を用いた場合でも、前記第１の実施の形態とほぼ同様の作用効果をもった帯域選択透過回路を構成することができる。
【０１１６】
次に、図１９は第３の実施の形態によるチップコイル部品を示し、本実施の形態の特徴は、セラミック焼結体にエポキシ樹脂を含浸させると共に、エポキシ樹脂にも空孔を形成したことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【０１１７】
５１は巻線型コイル部品３１と共にインダクタ部を構成するチップコイル部品で、該チップコイル部品５１は、第１の実施の形態によるチップコイル部品２１とほぼ同様に、例えばフェライト材料等からなる複数の磁性体層２２を積層して焼成され３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体２３と、該セラミック焼結体２３内に設けられた複数のコイル電極２４からなるコイル２５と、前記セラミック焼結体２３に塗布または含浸されたエポキシ樹脂５２とを備える構成としている。また、エポキシ樹脂５２中には空孔を形成している。
【０１１８】
また、セラミック焼結体２３のうちコイル２５の軸心方向に平行な両端側には入出力用の外部電極２７，２８がそれぞれ設けられ、該外部電極２７，２８は、コイル２５の両端に電気的に接続されている。
【０１１９】
本実施の形態によるチップコイル部品５１は上述の如く構成されるものであり、次に、チップコイル部品５１に用いるエポキシ樹脂５２を含浸したセラミック焼結体２３について、その誘電率、透磁率、抗折強度および吸水性を検討する。
【０１２０】
まず、第１および第２の実施の形態によるチップコイル部品２１，４１とほぼ同様に、混合する有機材料（特に焼失材）の量を変化させることにより、例えば空孔率が６０ｖｏｌ％の多孔質フェライト（セラミック焼結体）を作製する。
【０１２１】
それから、この多孔質フェライトに、例えば誘電率３．４のエポキシ樹脂を、粘度が３００ｍＰａ．ｓおよび粘度が５００ｍＰａ．ｓになるように有機溶剤で希釈した状態で含浸させた後、１５０℃で３０分加熱してエポキシ樹脂を硬化させた。
【０１２２】
そして、このようにして形成した、エポキシ樹脂の含浸、硬化後の多孔質フェライトに対して、空孔率、誘電率および抗折強度を測定した。なお、比較のために、誘電率が８．４で、粘度が５０００ｍＰａ．ｓの無溶剤タイプのエポキシ樹脂を含浸させた、同様に硬化させた比較試料についても、空孔率、誘電率および抗折強度を測定した。これらの測定結果を表４に示す。
【０１２３】
【表４】
粘度が５００ｍＰａ．ｓ以下のエポキシ樹脂を含浸材として用いた場合、含浸させたエポキシ樹脂にも空孔が形成され、高強度で、さらに低誘電率の多孔質フェライトが得られることが分かる。これは、多孔質フェライトの空孔内に含浸させたエポキシ樹脂中の希釈剤が揮発して、エポキシ樹脂の内部にも空孔が形成されたことによるものである。
【０１２５】
なお、多孔質フェライトの空孔内に充填された樹脂やガラスに空孔を形成する方法としては、上記の方法の他に、例えば、一旦粘度の高い樹脂やガラス原料を含浸させた後、溶剤内で超音波洗浄等を行い、含浸させた樹脂やガラス原料の基材の一部を溶出させた後、溶剤を揮発させ、硬化させる方法等を適用することが可能である。
【０１２６】
かくして、本実施の形態によるチップコイル部品５１を用いた場合でも、前記第１の実施の形態とほぼ同様の作用効果をもった帯域選択透過回路を構成することができる。
【０１２７】
次に、図２０は第４の実施の形態による帯域選択透過回路を示し、本実施の形態の特徴は、巻線型コイル部品を省き、積層コンデンサとチップコイル部品とによって構成としたことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【０１２８】
６１は本実施の形態による帯域選択透過回路で、該帯域選択透過回路６１は、入力端子３と出力端子４との間に直列に接続されコンデンサ部をなす積層コンデンサ１１と、該積層コンデンサ１１の出力側（出力端子４）に一端側が接続されインダクタ部をなすチップコイル部品２１とによって構成されている。そして、チップコイル部品２１の他端側は端子５に接続されている。
【０１２９】
本実施の形態による帯域選択透過回路６１は上述の如く構成されるものであり、該帯域選択透過回路６１の入力端子３と出力端子４との間の挿入損失の周波数特性を測定した。この結果を図２１および図２２に示す。
【０１３０】
この結果より、帯域選択透過回路６１では、挿入損失が０．５ｄＢ以下となる周波数範囲は１９ＭＨｚ〜６．５ＧＨｚであり、第１の実施の形態による帯域選択透過回路１よりも通過帯域が狭くなるものの、素子数を２個にすることができるから、帯域選択透過回路６１を非常に小型化することができる。
【０１３１】
次に、図２３および図２４は第５の実施の形態による帯域選択透過回路を示し、本実施の形態の特徴は、チップコイル部品と巻線型コイル部品とからなるインダクタ部のうち積層コンデンサに接続された端子とは異なる端子に直流信号を遮断するＤＣカット機能回路を接続する構成としたことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【０１３２】
７１は本実施の形態による帯域選択透過回路で、該帯域選択透過回路７１は、入力端子３と出力端子４との間に直列に接続されコンデンサ部を構成する積層コンデンサ１１と、該積層コンデンサ１１の出力側（出力端子４）に接続されたチップコイル部品２１と、該チップコイル部品２１と共にインダクタ部を構成し該チップコイル部品２１に直列接続された巻線型コイル部品３１と、該巻線型コイル部品３１に接続されたＤＣカット機能回路７２とによって大略構成されている。そして、インダクタ部の一端側は出力端子４に接続されると共に、他端側は端子５に接続されている。
【０１３３】
また、ＤＣカット機能回路７２は、抵抗７３とコンデンサ７４とを直列接続することによって構成され、抵抗７３の一端側は端子５に接続され、コンデンサ７４の他端側はグランド端子７５を介してグランドに接続されている。さらに、端子５には直流電源（図示せず）が接続され、該直流電源の印加電圧に応じて端子５のインピーダンスを高，低させるものである。
【０１３４】
本実施の形態による帯域選択透過回路７１は上述の如く構成されるものであり、端子５のインピーダンスに応じてその周波数特性が変わる構成となっている。
【０１３５】
例えば、端子５を低インピーダンス（例えばグランドに短絡または直流電源の電圧を０Ｖに設定）としたときには、第１の実施の形態による帯域選択透過回路１と同じ構成となり、挿入損失の周波数特性も第１の実施の形態とほぼ同じ特性となる。
【０１３６】
一方、端子５を高インピーダンス（例えば開放）としたときには、挿入損失の高周波帯域の周波数特性は第１の実施の形態による帯域選択透過回路１とほぼ同じ特性となるものの、低周波帯域の周波数特性は第１の実施の形態とは異なり、さらに低周波に亘って挿入損失が低下する。
【０１３７】
このため、端子５を高インピーダンスとしたときの挿入損失の周波数特性を図２５に示す。なお、ＤＣカット機能回路７２の抵抗７３の抵抗値は例えば４７０Ωに設定され、コンデンサ７４の静電容量は例えば１ｎＦに設定されたものとしている。この結果より、３０ｋＨｚまで挿入損失が０．５ｄＢ以下となっていることが分かる。
【０１３８】
かくして、本実施の形態でも第１の実施の形態とほぼ同様の作用効果を得ることができるが、本実施の形態では、インダクタンス部の両端子のうち積層コンデンサと接続された端子とは異なる端子（端子５）にはＤＣカット機能回路７２を接続したから、端子５のインピーダンス（直流電源の出力電圧）に応じて、低周波側の挿入損失をさらに低下させることができ、より広帯域に亘って低挿入損失の特性を得ることができる。
【０１３９】
次に、図２６は第６の実施の形態による帯域選択透過回路を示し、本実施の形態の特徴は、コンデンサ部を積層コンデンサと該積層コンデンサよりも静電容量が小さく、かつ等価直列インダクタンスの小さいコンデンサとを並列接続することによって構成し、インダクタ部をチップコイル部品と巻線型コイル部品に加えてチップコイル部品よりもインダクタが小さく、かつ等価容量が小さくコイル部品を直列接続することによって構成したことにある。なお、本実施の形態では、第１の実施の形態と同一の構成要素の同一の符号を付し、その説明を省略するものとする。
【０１４０】
８１は本実施の形態による帯域選択透過回路で、該帯域選択透過回路８１は、積層コンデンサ１１とコンデンサ８２とを並列接続したコンデンサ部と、チップコイル部品２１、巻線型コイル部品３１およびコイル部品８３を直列接続したインダクタ部とによって構成されている。
【０１４１】
ここで、コンデンサ８２は、積層コンデンサ１１よりも静電容量が小さく、かつ等価直列インダクタンスが小さくなっている。なお、コンデンサ８２は、例えば単一の誘電体板の両面に電極を設けた単板コンデンサによって構成してもよく、積層コンデンサ１１とほぼ同様の積層コンデンサによって構成してもよい。
【０１４２】
また、コイル部品８３は、チップコイル部品２１と積層コンデンサ１１（出力端子４）との間に位置して、チップコイル部品２１および巻線型コイル部品３１に直列接続されている。そして、コイル部品８３は、チップコイル部品２１よりもインダクタが小さく、かつ等価容量が小さくなっている。なお、コイル部品８３は、チップコイル部品２１とほぼ同様のチップコイル部品によって構成してもよく、従来から既存の巻線型コイル部品等によって構成してもよい。
【０１４３】
かくして、本実施の形態でも第１の実施の形態とほぼ同様の作用効果を得ることができるが、本実施の形態では、積層コンデンサ１１にコンデンサ８２を並列接続すると共に、チップコイル部品２１等にコイル部品８３を直列接続したから、第１の実施の形態に比べてさらに高周波帯域に亘って低挿入損失の特性を得ることができる。
【０１４４】
なお、前記各実施の形態では、積層コンデンサ１１の引出電極１８，１９は内部電極１４，１５の長さ方向途中位置から積層体１３の表面１３Ａと裏面１３Ｂとに延びる構成とした。しかし、本発明はこれに限らず、例えば図２７に示す第１の変形例のように、積層コンデンサ１１の引出電極９１，９２は内部電極１４，１５の長さ方向両端から積層体１３の表面１３Ａと裏面１３Ｂとに延びる構成としてもよい。
【０１４５】
また、前記各実施の形態では、積層コンデンサ１１の外部電極１６，１７は積層体１３の両面１３Ａ，１３Ｂにそれぞれ分離して設ける構成としたが、図２８に示す第２の変形例のように、外部電極９３，９４を積層体１３の長さ方向両端面に沿って高さ方向に伸長させ、積層体１３の両面１３Ａ，１３Ｂに亘って延びる構成としてもよい。
【０１４６】
この場合、図２８に示すように、引出電極９５，９６は積層体１３の両端面まで伸長させ、外部電極９３，９４の全周に亘って接触させる構成としてもよく、図２９に示す第３の変形例のように、引出電極１８，１９に加えて積層体１３の両端面に向けて延びる他の引出電極９７，９８を設ける構成としてもよい。
【０１４７】
また、図３０に示す第４の変形例のように、積層体１３の表面１３Ａに設けた外部電極と引出電極とを省く構成としてもよい。この場合、図３１に示す第５の変形例のように、外部電極９９，１００を積層体１３の端面に沿って高さ方向に伸長させると共に、引出電極１０１，１０２を積層体１３の端面に向けて伸長させる構成としてもよい。
【０１４８】
さらに、前記各実施の形態では引出電極１８，１９は矩形状をなすものとしたが、図３２に示す第６の変形例のように、例えば外部電極１６，１７から内部電極１４，１５に向けて傾斜した引出電極１０３，１０４を用いる構成としてもよい。
【０１４９】
また、前記各実施の形態では、チップコイル部品２１，４１，５１の焼失材として、架橋ポリスチレンからなる焼失材を用いた場合について説明した。しかし、本発明はこれに限らず、他の焼失性の材料からなる焼失材を用いてもよい。
【０１５０】
特に、焼失材として、例えば架橋ポリメタル酸メチル、架橋ポリメタクリル酸ブチル、架橋ポリメタクリル酸エステル、架橋ポリアクリル酸エステルからなる群より選ばれる少なくとも１種を主成分とするものを用いた場合には、焼成工程で焼失材が確実に焼失して、セラミック焼結体に確実に空孔を形成することが可能になり、所望の空孔率を有するセラミック焼結体を効率よく形成することが可能になる。
【０１５１】
また、前記各実施の形態では、球状の焼失材を用いる構成としたが、これに限らず、例えば紛粒体状の焼失材を用いることも可能である。
【０１５２】
また、前記各実施の形態では、チップコイル部品２１，４１，５１のセラミック焼結体２３はＮｉＺｎＣｕフェライト材料を用いて形成したが、他のフェライト材料を用いてセラミック焼結体を形成してもよく、フェライト以外の他の磁性体セラミック材料を用いてセラミック焼結体を形成してもよい。
【０１５３】
【発明の効果】
以上詳述した通り、請求項１の発明によれば、数３の関係を満足する積層コンデンサと３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体にガラスまたは樹脂を塗布もしくは含浸させたコイル部品を用いて帯域選択透過回路を構成したから、積層コンデンサの等価直列インダクタンスを低く抑えることができ、高周波での挿入損失を低下させることができると共に、コイル部品の抗折強度を確保しつつ誘電率を低下させて浮遊容量を抑制することができ、広帯域な透過特性を得ることができる。この結果、少ない素子数で高周波帯域に亘って低挿入損失の特性を得ることができる。また、素子数が少ないから、帯域選択透過回路を小型化することができると共に、製造コストを低減することができる。
【０１５４】
請求項２の発明によれば、コイル部品のセラミック焼結体は、セラミック原料と、バインダーと、球状または粉粉体状でバインダーに対する接着性を有する焼失材とを配合してなる配合セラミック原料の成形体を焼成することにより、３５ｖｏｌ％以上の空孔を形成する構成としたから、所望の磁性特性を備え、浮遊容量が少なく、所望の特性を備えた信頼性の高いコイル部品を提供することができ、帯域選択透過回路の信頼性を高めることができる。
【０１５５】
請求項３の発明によれば、コイル部品の樹脂またはガラスは、空孔を含む構成としたから、セラミック焼結体の誘電率をさらに低下させることが可能になり、高周波の信号に対して帯域選択透過回路の挿入損失を低下させることができる。
【０１５６】
請求項４の発明によれば、コイル部品のセラミック焼結体は、磁性体セラミックを用いる構成としたから、セラミック焼結体の機械的な強度の低下を招くことなく、誘電率を低下させて浮遊容量の発生を抑制することができ、所望の特性を備えた信頼性の高いコイル部品を提供することが可能になる。
【０１５７】
請求項５の発明によれば、インダクタ部は、コイル部品と他のコイル部品とを直列接続して構成としたから、インダクタ部に単一のコイル部品を用いた場合に比べて、低域側と高域側の帯域をさらに広げることができる。
【０１５８】
請求項６の発明によれば、インダクタ部のうちコンデンサ部に接続された端子とは異なる端子には直流成分を除去するＤＣカット回路を接続し、前記インダクタ部とＤＣカット回路との接続点にはグランドまたは直流電源を接続する構成としたから、接続点のインピーダンスに応じて、低周波側の挿入損失をさらに低下させることができ、より広帯域に亘って低挿入損失の特性を得ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態による帯域選択透過回路を示す斜視図である。
【図２】図１中の帯域選択透過回路を示す平面図である。
【図３】図１中の帯域選択透過回路を示す回路図である。
【図４】図１中の積層コンデンサを示す拡大斜視図である。
【図５】図４中の積層コンデンサを示す正面図である。
【図６】図５中の矢示ＶＩ−ＶＩ方向からみた積層コンデンサを示す断面図である。
【図７】比較例による積層コンデンサを示す正面図である。
【図８】図４中の積層コンデンサによる引出電極間の距離ａと垂直距離ｂとの関係を示す特性線図である。
【図９】図４中の積層コンデンサによる係数Ｋと等価直列インダクタンス（ＥＳＬ）との関係を示す特性線図である。
【図１０】図１中のチップコイル部品を示す拡大斜視図である。
【図１１】図１０中のチップコイル部品を分解して示す分解斜視図である。
【図１２】図１０中のチップコイル部品による周波数とインピーダンスとの関係を示す特性線図である。
【図１３】図１中の帯域選択透過回路による１０ｋＨｚから１ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図１４】図１中の帯域選択透過回路による５００ＭＨｚから２０ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図１５】比較例の帯域選択透過回路による１０ｋＨｚから１ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図１６】比較例の帯域選択透過回路による５００ＭＨｚから２０ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図１７】第２の実施の形態によるチップコイル部品を示す拡大斜視図である。
【図１８】図１７中のチップコイル部品による周波数とインピーダンスとの関係を示す特性線図である。
【図１９】第３の実施の形態によるチップコイル部品を示す拡大斜視図である。
【図２０】第４の実施の形態による帯域選択透過回路を示す回路図である。
【図２１】図２０中の帯域選択透過回路による１０ｋＨｚから１ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図２２】図２０中の帯域選択透過回路による５００ＭＨｚから２０ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図２３】第５の実施の形態による帯域選択透過回路を示す平面図である。
【図２４】図２３中の帯域選択透過回路を示す回路図である。
【図２５】図２３中の帯域選択透過回路による１０ｋＨｚから１ＧＨｚまでの周波数と反射係数、透過係数との関係を示す特性線図である。
【図２６】第６の実施の形態による帯域選択透過回路を示す回路図である。
【図２７】第１の変形例による積層コンデンサを示す正面図である。
【図２８】第２の変形例による積層コンデンサを示す正面図である。
【図２９】第３の変形例による積層コンデンサを示す正面図である。
【図３０】第４の変形例による積層コンデンサを示す正面図である。
【図３１】第５の変形例による積層コンデンサを示す正面図である。
【図３２】第６の変形例による積層コンデンサを示す正面図である。
【符号の説明】
１，６１，７１，８１ 帯域選択透過回路
３ 入力端子
４ 出力端子
５ 端子
１１ 積層コンデンサ
１２ 誘電体層
１３ 積層体
１４ 第１の内部電極
１５ 第２の内部電極
１６，９３，９９ 第１の外部電極
１７，９４，１００ 第２の外部電極
１８，９１，９５，１０１，１０３ 第１の引出電極
１９，９２，９６，１０２，１０４ 第２の引出電極
２１，４１，５１ チップコイル部品（コイル部品）
２３ セラミック焼結体
２４ コイル電極
２５ コイル
２６ ガラス
４２，５２ エポキシ樹脂（樹脂）
３１ 巻線型コイル部品
７２ ＤＣカット機能回路
７３ 抵抗
７４ コンデンサ
８２ コンデンサ
８３ コイル部品
９７，９８ 他の引出電極
Claims (6)
- 入力端子と出力端子との間に直列に接続されたコンデンサ部と、該コンデンサ部の入力側または出力側のいずれか一方に片方の端子が接続されたインダクタ部とを備えた帯域選択透過回路において、
前記コンデンサ部は、誘電体層を挟んで互いに対向して設けられ静電容量を形成する第１，第２の内部電極と、該各内部電極と直交する前記誘電体層の実装面に設けられた第１，第２の外部電極と、前記第１の内部電極を該第１の外部電極に接続する第１の引出電極と、前記第２の内部電極を前記第２の外部電極に接続する第２の引出電極とを備えた積層コンデンサを用いて構成し、
前記積層コンデンサの第１，第２の引出電極の距離ａと、第１の内部電極から実装面までの距離ｂ１と、第２の内部電極から実装面までの距離ｂ２との関係が以下の式を満足する構成とし、
１．６４ａ＋（ｂ１＋ｂ２）≦０．８５
但し、ａ、ｂ１、ｂ２の単位はｍｍ
前記インダクタ部は、３５ｖｏｌ％以上の割合で空孔を含むセラミック焼結体と、該セラミック焼結体の内部に配置されたコイル電極と、前記セラミック焼結体に塗布もしくは含浸された樹脂またはガラスとを備えたコイル部品を用いて構成したことを特徴とする帯域選択透過回路。 - 前記コイル部品のセラミック焼結体は、セラミック原料と、バインダーと、球状または粉粉体状でバインダーに対する接着性を有する焼失材とを配合してなる配合セラミック原料の成形体を焼成することにより、３５ｖｏｌ％以上の空孔を形成してなる請求項１に記載の帯域選択透過回路。
- 前記コイル部品の樹脂またはガラスは、空孔を含む構成としてなる請求項１または２に記載の帯域選択透過回路。
- 前記コイル部品のセラミック焼結体は、磁性体セラミックを用いて形成してなる請求項１，２または３に記載の帯域選択透過回路。
- 前記インダクタ部は、前記コイル部品と他のコイル部品とを直列接続して構成してなる請求項１，２，３または４に記載の帯域選択透過回路。
- 前記インダクタ部のうちコンデンサ部に接続された端子とは異なる端子には直流成分を除去するＤＣカット回路を接続し、前記インダクタ部とＤＣカット回路との接続点にはグランドまたは直流電源を接続する構成としてなる請求項１，２，３，４または５に記載の帯域選択透過回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148032A JP2004350236A (ja) | 2003-05-26 | 2003-05-26 | 帯域選択透過回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148032A JP2004350236A (ja) | 2003-05-26 | 2003-05-26 | 帯域選択透過回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004350236A true JP2004350236A (ja) | 2004-12-09 |
Family
ID=33534385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148032A Abandoned JP2004350236A (ja) | 2003-05-26 | 2003-05-26 | 帯域選択透過回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004350236A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303209A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | コモンモードノイズフィルタ |
| KR100755223B1 (ko) * | 2005-01-28 | 2007-09-04 | 알프스 덴키 가부시키가이샤 | 푸시 버튼 스위치 |
| JP2008083014A (ja) * | 2006-09-29 | 2008-04-10 | Denso Corp | 電子機器 |
| JP2010245134A (ja) * | 2009-04-02 | 2010-10-28 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| US20110102969A1 (en) * | 2009-11-05 | 2011-05-05 | Tdk Corporation | Multilayer capacitor, mounting structure thereof, and method of manufacturing same |
| JP2014179579A (ja) * | 2013-03-14 | 2014-09-25 | Samsung Electro-Mechanics Co Ltd | 積層型インダクタ及び積層型インダクタアレイ |
| US20190164684A1 (en) * | 2017-11-27 | 2019-05-30 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| CN110364339A (zh) * | 2018-04-09 | 2019-10-22 | 株式会社村田制作所 | 线圈部件 |
-
2003
- 2003-05-26 JP JP2003148032A patent/JP2004350236A/ja not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755223B1 (ko) * | 2005-01-28 | 2007-09-04 | 알프스 덴키 가부시키가이샤 | 푸시 버튼 스위치 |
| JP2006303209A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | コモンモードノイズフィルタ |
| JP2008083014A (ja) * | 2006-09-29 | 2008-04-10 | Denso Corp | 電子機器 |
| JP4725470B2 (ja) * | 2006-09-29 | 2011-07-13 | 株式会社デンソー | 電子機器 |
| JP2010245134A (ja) * | 2009-04-02 | 2010-10-28 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| US20110102969A1 (en) * | 2009-11-05 | 2011-05-05 | Tdk Corporation | Multilayer capacitor, mounting structure thereof, and method of manufacturing same |
| JP2014179579A (ja) * | 2013-03-14 | 2014-09-25 | Samsung Electro-Mechanics Co Ltd | 積層型インダクタ及び積層型インダクタアレイ |
| US20190164684A1 (en) * | 2017-11-27 | 2019-05-30 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11728088B2 (en) * | 2017-11-27 | 2023-08-15 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| CN110364339A (zh) * | 2018-04-09 | 2019-10-22 | 株式会社村田制作所 | 线圈部件 |
| CN110364339B (zh) * | 2018-04-09 | 2023-07-07 | 株式会社村田制作所 | 线圈部件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100679937B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP3933077B2 (ja) | セラミック電子部品の製造方法 | |
| TWI323052B (en) | Multilayer filter | |
| US7060350B2 (en) | Composite magnetic material and magnetic molding material, magnetic powder compression molding material, and magnetic paint using the composite magnetic material, composite dielectric material and molding material, powder compression molding material, paint, prepreg, and substrate using the composite dielectric material, and electronic part | |
| US7251120B2 (en) | Monolithic ceramic electronic component and method for making the same | |
| JP4216917B2 (ja) | チップビーズ素子およびその製造方法 | |
| CN103247439B (zh) | 陶瓷电子部件 | |
| WO2007049789A1 (ja) | 非可逆回路素子 | |
| CN212659379U (zh) | 层叠型线圈部件 | |
| CN111986876A (zh) | 层叠型线圈部件 | |
| JP2004350236A (ja) | 帯域選択透過回路 | |
| JP2005109195A (ja) | 積層コイル部品 | |
| JP2020194807A (ja) | 積層型コイル部品 | |
| CN101441921B (zh) | 一种电感器及其制造方法 | |
| US20060158293A1 (en) | Magnetic ferrite and magnetic device using same | |
| JP2000151325A (ja) | 積層チップ型ノイズフィルタ及びその製造方法 | |
| CN111986878A (zh) | 层叠型线圈部件 | |
| US11996226B2 (en) | Multilayer coil component | |
| CN101441920B (zh) | 一种电感器及其制造方法 | |
| JPH04106909A (ja) | 高周波用チップインダクタ | |
| JPH05136001A (ja) | 積層電子部品 | |
| JP2020194803A (ja) | 積層型コイル部品 | |
| JP2001060518A (ja) | 積層電子部品 | |
| CN101151680A (zh) | 导电糊及电子零部件 | |
| WO2010128609A1 (ja) | 電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060209 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080204 |