KR100672651B1 - 액정 표시 장치 및 제조 방법 - Google Patents

액정 표시 장치 및 제조 방법 Download PDF

Info

Publication number
KR100672651B1
KR100672651B1 KR1020040029431A KR20040029431A KR100672651B1 KR 100672651 B1 KR100672651 B1 KR 100672651B1 KR 1020040029431 A KR1020040029431 A KR 1020040029431A KR 20040029431 A KR20040029431 A KR 20040029431A KR 100672651 B1 KR100672651 B1 KR 100672651B1
Authority
KR
South Korea
Prior art keywords
substrate
column spacer
protrusion
pattern
forming
Prior art date
Application number
KR1020040029431A
Other languages
English (en)
Other versions
KR20050086342A (ko
Inventor
오창호
김점재
문홍만
조성학
강문수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to US10/864,858 priority Critical patent/US7561245B2/en
Priority to TW093128640A priority patent/TWI290643B/zh
Priority to GB0421128A priority patent/GB2411485B/en
Priority to JP2004300936A priority patent/JP4532231B2/ja
Priority to DE102004052042A priority patent/DE102004052042B9/de
Priority to CNB2004100868097A priority patent/CN100376937C/zh
Priority to FR0411584A priority patent/FR2866722B1/fr
Publication of KR20050086342A publication Critical patent/KR20050086342A/ko
Application granted granted Critical
Publication of KR100672651B1 publication Critical patent/KR100672651B1/ko
Priority to US11/783,820 priority patent/US7502090B2/en
Priority to US12/457,620 priority patent/US8284373B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 터치 얼룩과 중력 및 눌림 불량을 방지할 수 있는 액정표시장치에 관한 것으로, 칼럼 스페이서가 고정된 제 1 기판과, 상기 칼럼 스페이서에 대응되는 위치에 돌기가 형성되고 상기 돌기가 상기 칼럼 스페이서에 접촉되도록 상기 제 1 기판과 마주보는 제 2 기판과, 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성된 것이다.
칼럼 스페이서, 터치 얼룩, 중력 불량, 셀 갭, 접촉 면적, 눌림 불량

Description

액정 표시 장치 및 제조 방법{Liquid Crystal Display Device and method for manufacturing the same}
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도
도 2는 액정 주입형 액정 표시 장치의 제조 방법의 흐름도
도 3은 액정 적하형 액정 표시 장치의 제조 방법의 흐름도
도 4는 칼럼 스페이서가 형성된 액정 표시 장치를 나타낸 개략 단면도
도 5a 및 도 5b는 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도
도 6은 본 발명의 제 1 실시예에 따른 구조 단면도
도 7a 및 도 7b는 각각 도 6의 액정 표시 장치의 터치시의 변화와 터치 후의 복원된 모습을 나타낸 구조 단면도
도 8은 본 발명의 제 1 실시예에 따른 IPS 모드 액정 표시 장치의 평면도
도 9는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도로써, 본 발명의 제 1 실시예의 상세 단면도
도 10은 도 8의 Ⅱ~Ⅱ' 선상의 본 발명의 제 2 실시예의 구체적인 구조 단면도
도 11은 본 발명의 제 3 실시예에 따른 TFT 기판의 평면도
도 12는 본 발명의 제 3 실시예에 따른 액정표시장치의 평면도
도 13은 도 12의 Ⅲ-Ⅲ' 선상의 단면도
도 14은 본 발명의 제 4 실시예에 따른 액정 표시 장치의 개략적인 구조 단면도
도 15는 본 발명의 제 5 실시예에 따른 액정 표시 장치의 개략적인 구조 단면도
도 16은 본 발명의 제 6 실시예에 따른 액정 표시 장치의 개략적인 구조 단면도
도 17은 본 발명의 제 7 실시예에 따른 액정 표시 장치의 개략적인 구조 단면도
도 18은 본 발명의 제 8 실시예에 따른 액정 표시 장치의 개략적인 구조 단면도
도 19는 본 발명의 제 9 실시예에 따른 TN 모드의 액정 표시 장치의 평면도
도 20은 도 19의 Ⅳ-Ⅳ'선상의 단면도
*도면의 주요 부분에 대한 부호 설명*
31 ; 블랙 매트릭스층 32 : 칼라 필터층
33 : 오버 코트층 34 : 공통 전극
41 : 게이트 라인 41a : 게이트 전극
42 : 데이터 라인 42a : 소오스 전극
42b : 드레인 전극 43 : 화소 전극
44 : 반도체층 45 : 게이트 절연막
46 : 보호막 50, 50a, 50b : 칼럼 스페이서
51 : 돌기 55 : 액정층
44a, 42c, 51a, 51b, 51c : 돌기 패턴
60 : 제 1 기판 70 : 제 2 기판
100 : 칼라 필터 기판 200 : TFT 기판
본 발명은 액정 표시 장치에 관한 것으로 특히, 터치 얼룩과 중력 및 눌림 불량을 방지할 수 있는 액정 표시 장치 및 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으 로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
이하, 첨부된 도면을 참조하여 종래의 액정표시장치와, 액정표시장치의 셀 갭(cell gap)을 유지하는 스페이서에 대하여 설명하면 다음과 같다.
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도이다.
액정표시장치는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 박막트랜지스터가 상기 게이트 라인에 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분 에는 색상을 표현하기 위한 R,G,B 칼라 필터층(8)이 형성되고, 상기 칼라 필터층(8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층(3)이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정표시장치를 TN 모드 액정표시장치라 하며, 상기 TN 모드 액정표시장치는 시야각이 좁다는 단점을 가지고 있고 이러한 TN 모드의 단점을 극복하기 위한 IPS 모드 액정표시장치가 개발되었다.
상기 IPS 모드 액정표시장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
이하, 종래의 IPS 모드의 액정 표시 장치의 제조방법을 설명하면 다음과 같다.
일반적인 액정 표시 장치의 제조 방법은 제 1, 제 2 기판 사이에 액정층을 형성하는 방법에 따라 액정 주입 방식 제조 방법과 액정 적하 방식 제조 방법으로 구분할 수 있다.
먼저, 액정 주입 방식의 액정표시장치 제조 방법을 설명하면 다음과 같다.
도 2는 일반적인 액정 주입 방식의 액정표시장치의 제조방법의 흐름도이다.
액정표시장치는 크게 어레이 공정, 셀 공정, 모듈 공정 등으로 구분된다.
어레이 공정은, 상술한 바와 같이, 상기 TFT 기판에 서로 수직하는 방향으로 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인에 평행하게 형성된 공통 라인과, 상기 게이트 라인과 데이터 라인이 교차되는 부분에 형성된 박막트랜지스터와, 상기 공통 라인으로부터 화소 영역으로 연장되는 공통 전극들과, 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통 전극들 사이에 상기 공통 전극과 평행하게 형성된 화소 전극 등을 구비한 TFT 어레이를 형성하고, 칼라 필터 기판에 블랙매트릭스층, 칼라 필터층 및 오버 코트층 등을 구비한 칼라 필터 어레이를 형성하는 공정이다.
이 때, 상기 어레이 공정은 하나의 기판에 하나의 액정 패널을 형성하는 것이 아니라, 하나의 대형 유리 기판에 액정 패널을 다수개 설계하여 각 액정 패널 영역에 각각 TFT 어레이 및 칼라 필터 어레이를 형성한다.
이와 같이 TFT 어레이가 형성된 TFT 기판과 칼라 필터 어레이가 형성된 칼라 필터 기판은 셀 공정 라인으로 이동된다.
이어, 상기 TFT 기판과 칼라 필터 기판상에 배향 물질을 도포하고 액정분자가 균일한 방향성을 갖도록 하기 위한 배향 공정(러빙 공정)(S10)을 각각 진행한다.
여기서, 상기 배향 공정(S10)은 배향막 도포 전 세정, 배향막 인쇄, 배향막 소성, 배향막 검사, 러빙 공정 순으로 진행된다.
이어, 상기 TFT 기판 및 칼라 필터 기판을 각각 세정(S20)한다.
그리고, 상기 TFT 기판 또는 칼라 필터 기판 상에 셀 갭(Cell Gap)을 일정하게 유지하기 위한 볼 스페이서(Ball spacer)를 산포(S30)하고, 상기 각 액정 패널 영역의 외곽부에 두 기판을 합착하기 위한 실 패턴(seal pattern)을 형성한다(S40). 이 때, 실 패턴은 액정을 주입하기 위한 액정 주입구 패턴을 갖도록 형성된다.
여기서, 볼 스페이서는 플라스틱 볼(plastic ball)이나 탄성체 플라스틱 미립자로 형성된 것이다.
상기 실 패턴이 사이에 위치되게 상기 TFT 기판과 칼라 필터 기판을 마주보도록 하여 두 기판을 합착하고 상기 실 패턴을 경화시킨다(S50).
그 후, 상기 합착 및 경화된 TFT 기판 및 칼라 필터 기판을 각 단위 액정 패널 영역 별로 절단하고 가공하여(S60)하여 일정 사이즈의 단위 액정 패널을 제작한다.
이후, 각각의 단위 액정 패널의 액정 주입구를 통해 액정을 주입하고, 주입 완료 후 상기 액정 주입구를 봉지(S70)하여 액정층을 형성한다. 그리고, 각 단위 액정 패널의 외관 및 전기적 불량 검사(S80)를 진행함으로써 액정 표시 장치를 제작하게 된다.
여기서, 상기 액정주입공정을 간략히 살펴보면 다음과 같다.
먼저, 주입하고자 하는 액정 물질이 담겨져 있는 용기와 액정을 주입할 액정 패널을 챔버(Chamber) 내부에 위치시키고, 상기 챔버의 압력을 진공 상태로 유지함으로써 액정 물질 속이나 용기 안벽에 붙어 있는 수분을 제거하고 기포를 탈포함과 동시에 상기 액정 패널의 내부 공간을 진공 상태로 만든다.
그리고, 원하는 진공 상태에서 상기 액정 패널의 액정 주입구를 액정 물질이 담아져 있는 용기에 담그거나 접촉시킨 다음, 상기 챔버 내부의 압력을 진공 상태로부터 대기압 상태로 만들어 상기 액정 패널 내부의 압력과 챔버의 압력 차이에 의해 액정 주입구를 통해 액정 물질이 상기 액정 패널 내부로 주입되도록 한다.
이러한 액정 주입 방식의 액정표시장치 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 단위 패널로 컷팅한 후, 두 기판 사이를 진공 상태로 유지하여 액정 주입구를 액정액에 담가 액정을 주입하므로 액정 주입에 많은 시간이 소요되므로 생산성이 저하된다.
둘째, 대면적의 액정표시장치를 제조할 경우, 액정 주입식으로 액정을 주입하면 패널내에 액정이 완전히 주입되지 않아 불량의 원인이 된다.
셋째, 상기와 같이 공정이 복잡하고 시간이 많이 소요되므로 여러개의 액정 주입 장비가 요구되어 많은 공간을 요구하게 된다.
따라서, 이러한 액정 주입 방식의 문제점을 극복하기 위해 두 기판 중 하나의 기판에 액정을 적하시킨 후, 두 기판을 합착시키는 액정 적하형 액정 표시 장치의 제조 방법이 개발되었다.
도 3은 액정 적하형 액정 표시 장치의 제조 방법의 흐름도이다.
즉, 액정 적하 방식의 액정표시장치 제조 방법은, 두 기판을 합착하기 전에, 두 기판 중 어느 하나의 기판에 적당량의 액정을 적하한 후, 두 기판을 합착하는 방법이다.
따라서, 액정 주입 방식과 같이 셀갭을 유지하기 위해 볼 스페이서를 사용하게 되면, 적하된 액정이 퍼질 때 상기 볼 스페이서가 액정 퍼짐 방향으로 이동되어 스페이서가 한쪽으로 몰리게 되므로 정확한 셀갭 유지가 불가능하게 된다.
그러므로, 액정 적하 방식에서는 볼 스페이서를 사용하지 않고 스페이서가 기판에 고정되는 고정 스페이서(칼럼 스페이서(column spacer) 또는 패턴드 스페이서(patterned spacer))를 사용해야 한다.
즉, 도 3과 같이, 어레이 공정에서, 칼라 필터 기판에 블랙매트릭스층, 칼라 필터층 및 오버 코트층을 형성하고, 상기 오버코트층위에 감광성 수지를 형성하고 선택적으로 제거하여 상기 블랙 매트릭스층 상측의 오버 코트층위에 칼럼 스페이서를 형성한다. 물론 상기 칼럼 스페이서 형성은 포토 공정 또는 잉크젯(ink-jet) 공정에 의해 형성할 수 있다.
그리고, 상기 칼럼 스페이서를 포함한 TFT 기판 및 칼라 필터 기판 전면에 배향막을 도포하고 상기 배향막을 러빙 처리한다.
이와 같이, 배향 공정이 완료된 TFT 기판과 컬러필터 기판을 각각 세정(S101)한 다음, 상기 TFT 기판과 칼라 필터 기판 중 하나의 기판 상의 일정 영역에 액정을 적하하고(S102), 나머지 기판의 각 액정 패널 영역의 외곽부에 디스펜싱 장치를 이용하여 실 패턴을 형성한다(S103).
이 때, 상기 두 기판 중 하나의 기판에 액정도 적하하고 실 패턴도 형성하여도 된다.
그리고 상기 액정이 적하되지 않은 기판을 반전(뒤집어서 마주보게 함)시키고(S104), 상기 TFT 기판과 컬러필터 기판을 압력하여 합착하고 상기 실 패턴을 경화 시킨다(S105).
이어, 단위 액정 패널별로 상기 합착된 기판을 절단 및 가공한다(S106).
그리고 상기 가공된 단위 액정 패널의 외관 및 전기적 불량 검사(S107)를 진행함으로써 액정표시소자를 제작하게 된다.
도 4는 칼럼 스페이서가 형성된 종래의 액정표시장치를 나타낸 개략 단면도이다.
도 4와 같이, 도시된 액정 표시 장치에는 칼라 필터 기판(2) 상에 칼럼 스페이서(20)가 형성되고, TFT 기판에 액정을 적하하여 형성한 것이다.
상기에서 알 수 있는 바와 같이, 상기 칼럼 스페이서는 칼라 필터 기판에 고정되어 있고, TFT 기판에 접촉된다. 그리고 상기 TFT 기판에 접촉되는 칼럼 스페이서의 면은 구(球) 형상이 아니고 평탄한 면을 갖게 된다.
따라서, 액정 주입 방식으로 제조되는 액정표시장치에서는 구 형상의 볼 스페이서를 사용하고 스페이서가 기판에 고정되지 않기 때문에 화면상에 외부적 충격(눌림, 문지름 등)을 가해도 액정의 복원력이 좋기 때문에 얼룩이 발생하지 않는다.
그러나, 칼럼 스페이서를 사용한 액정표시장치에 있어서는 다음과 같은 문제점이 있었다.
첫째, 칼럼 스페이서는 한쪽 기판에는 고정되고 다른 기판과 접촉되는 면이 구 형상이 아니므로, 칼럼 스페이서는 상기 볼 스페이서에 비해 기판에 접촉되는 면적이 넓어 기판과 마찰력이 크다. 따라서, 칼럼 스페이서가 형성된 액정표시장치의 화면을 문지를 경우, 한참 동안 얼룩이 발생하게 된다.
도 5a 및 도 5b는 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도이다.
도 5a와 같이, 액정 패널(10)을 소정 방향으로 손가락으로 터치한 상태에서 훑어 지나가게 되면, 도 5b와 같이, 액정 패널의 상부 기판은 손가락이 지나간 방향으로 소정 간격 쉬프트하게 된다.
이 때, 원기둥 형상의 칼럼 스페이서가 상하부 기판에 닿아있으며, 이 접촉 면적이 커, 칼럼 스페이서와 대향 기판 사이에 발생하는 마찰력이 크기 때문에, 칼럼 스페이서들 사이의 액정은 원 상태로 쉽게 되돌아오지 못하고 남아있어, 계속적으로 불투명하게 보이는 얼룩이 관찰된다. 또한, 소정 방향으로 손가락이 지나갔을 때, 도 5b와 같이, 마지막 접촉 부위에 액정이 모이게 되고, 이 부위가 불룩 튀어나온 형상이 만들어진다. 이 경우, 상기 액정이 모여 불룩 튀어난 부위는, 칼럼 스페이서의 높이로 정의되는 타 부위의 셀 갭(h2)보다 셀 갭(h1)이 높아져 액정의 배열이 불균일해져 빛이 새게 된다. 따라서 휘도가 불균일해지는 문제점이 발생한다.
둘째, 상술한 터치 얼룩은 적하되는 액정 량을 늘리면 해결될 수 있으나, 터치 얼룩이 해소되는 반면 상대적으로 중력 불량이라는 또 다른 문제를 초래하게 된다. 즉, 액정표시장치는 모니터, 노트 북, TV 등의 표시장치에 이용된 것으로, 사 용 시에 패널이 수직으로 서 있는 상태가 많다. 이 때 중력 방향으로 액정이 쏠리게 된다.
셋째, 볼 스페이서는 많은 량이 산포되지만, 칼럼 스페이서는 화소 영역을 제외한 부분에 선택적으로 형성되므로 칼럼 스페이서가 형성되지 않는 부분을 눌렀을 경우 기판이 쉽게 휘게 되고 또한 복원이 늦어 눌린 부분에 얼룩이 남게 되는 눌림 불량이 발생한다.
이와 같은 문제점들을 IPS 모드에서 더욱 심하게 나타난다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 칼럼 스페이서가 형성되는 대향 기판에 돌기를 형성하여 칼럼 스페이서의 마찰력을 감소시켜 터치 얼룩을 방지하고, 셀갭을 유지하기 위한 칼럼 스페이서와 별도로 눌림 불량을 해소하기 위한 또 다른 칼럼 스페이서를 구비한 액정표시장치 및 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는, 칼럼 스페이서가 고정된 제 1 기판과, 상기 칼럼 스페이서에 대응되는 위치에 돌기가 형성되고 상기 돌기가 상기 칼럼 스페이서에 접촉되는 제 2 기판과, 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 그 특징이 있다.
여기서, 상기 돌기는 상기 칼럼 스페이서에 대응되는 위치에 복수개 형성됨에 특징이 있다.
상기 칼럼 스페이서와 돌기는 동일한 물질로 형성됨에 특징이 있다.
상기 돌기는 제 1 돌기 패턴과 제 2 돌기 패턴이 적층됨에 그 특징이 있다.
상기 제 1 돌기 패턴은 제 2 돌기 패턴보다 더 넓은 면적을 갖음에 특징이 있다.
상기 제 2 돌기 패턴은 제 1 돌기 패턴보다 더 넓은 면적을 갖고 제 1 돌기 패턴을 감싸도록 형성됨에 특징이 있다.
상기 돌기는 제 2 기판에 형성된 제 1 돌기 패턴과, 상기 제 1 돌기 패턴에 일정 부분 오버랩되도록 상기 제 2 기판에 형성된 제 2 돌기 패턴을 구비함에 특징이 있다.
상기 돌기는, 서로 이격된 제 1, 제 2 돌기 패턴과, 상기 제 1, 제 2 돌기 패턴에 걸쳐 상기 칼럼 스페이서와 접촉되도록 형성된 3 돌기 패턴을 구비하여 구성됨에 특징이 있다.
상기 제 3 돌기 패턴의 표면은 상기 제 1, 제 2 돌기 패턴의 단차에 의해 요부를 갖음에 특징이 있다.
상기 돌기는 상기 제 1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖음에 특징이 있다.
상기 칼럼 스페이서가 고정된 제 1 기판 또는 상기 돌기가 형성된 제 2 기판 표면에 형성되는 적어도 하나의 배향막을 더 포함함에 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 복수개의 제 1, 제 2 칼럼 스페이서가 고정된 제 1 기판과, 상기 제 1 칼럼 스페이서에 대응되는 위치에 돌기가 형성되어 상기 돌기가 상기 제 1 칼럼 스페이서에 접 촉되는 제 2 기판과, 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 또 다른 특징이 있다.
여기서, 상기 제 2 칼럼 스페이서와 제 2 기판은 일격 간격 이격됨에 특징이 있다.
또한, 본 발명에 따른 액정표시장치는, 서로 마주보는 제 1, 제 2 기판과, 상기 제 1 기판에 형성된 복수개의 제 1, 제 2 칼럼 스페이서와, 화소 영역을 정의하기 위하여 상기 제 2 기판에 서로 교차하여 형성된 게이트 라인 및 데이터 라인과, 반도체층 및 소오스/드레인 전극을 구비하여 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막트랜지스터와, 상기 드레인 전극에 콘택홀을 갖도록 제 2 기판에 형성된 보호막과, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 형성되는 화소 전극과, 상기 제 1 칼럼 스페이서에 대응되는 부분의 보호막위에 형성되어 상기 제 1 칼럼 스페이서와 접촉되는 돌기와, 상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치는, 서로 마주보는 제 1, 제 2 기판과, 상기 제 1 기판에 형성된 복수개의 제 1, 제 2 칼럼 스페이서와, 화소 영역을 정의하기 위하여 상기 제 2 기판에 서로 교차하여 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인에 평행한 방향으로 형성되어 상기 화소 영역으로 상기 데이터 라인에 평행한 방향으로 복수개의 공통 전극이 돌출된 공통 라인과, 반도체층 및 소오스/드레인 전극을 구비하여 상기 게이트 라인과 데이터 라인이 교차하는 부 분에 형성된 박막트랜지스터와, 상기 드레인 전극에 콘택홀을 갖도록 제 2 기판에 형성된 보호막과, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 상기 공통 전극과 일정 간격 이격되어 공통 전극에 평행하게 형성되는 화소 전극과, 상기 제 1 칼럼 스페이서에 대응되는 부분의 보호막위에 형성되어 상기 제 1 칼럼 스페이서와 접촉되는 돌기와, 상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치는, 서로 마주보는 제 1, 제 2 기판과, 상기 제 1 기판에 형성된 복수개의 제 1, 제 2 칼럼 스페이서와, 상기 제 2 기판에 형성된 게이트 라인 및 게이트 전극과, 상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 형성되는 게이트 절연막과, 상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 형성된 반도체층 및 제 1 돌기 패턴과, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인, 상기 반도체층 양측에 형성된 소오스/드레인 전극 및 상기 제 1 돌기 패턴위에 형성된 제 2 돌기 패턴과, 상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판에 형성된 보호막과, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 형성되는 화소 전극과, 상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치는, 서로 마주보는 제 1, 제 2 기판과, 상기 제 1 기판에 형성된 복수개의 제 1, 제 2 칼럼 스페이서와, 상기 제 2 기판에 형성된 게이트 라인 및 게이트 전극과, 상기 게이트 라인에 평행하고 복수개의 공통 전극을 갖는 공통 라인과, 상기 게이트 라인 및 공통 라인을 포함한 제 2 기판 전면에 형성되는 게이트 절연막과, 상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 형성된 반도체층 및 제 1 돌기 패턴과, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인, 상기 반도체층 양측에 형성된 소오스/드레인 전극 및 상기 제 1 돌기 패턴위에 형성된 제 2 돌기 패턴과, 상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판에 형성된 보호막과, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 상기 공통 전극과 일정 간격 이격되어 상기 공통 전극에 평행하게 형성되는 화소 전극과, 상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치는, 복수개의 픽셀 영역을 구비하여 서로 마주보는 제 1, 제 2 기판과, 상기 제 2 기판의 각 픽셀 영역에 형성되는 복수개의 돌기와, 제 1 칼럼 스페이서는 상기 하나의 돌기에 정렬되고 제 2 칼럼 스페이서는 상기 돌기와 정렬되지 않도록 상기 3개의 픽셀 영역마다 제 1 기판에 하나씩 형성되는 제 1 칼럼 스페이서와 제 2 칼럼 스페이서와, 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치는, 서로 마주보는 제 1, 제 2 기판과, 화소 영역을 정의하기 위해 상기 제 2 기판에 형성된 게이트 라인 및 게이트 전극 과, 상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 형성되는 게이트 절연막과, 각 픽셀마다 상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 형성된 반도체층 및 제 1 돌기 패턴과, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인, 상기 반도체층 양측에 형성된 소오스/드레인 전극 및 상기 제 1 돌기 패턴위에 형성된 제 2 돌기 패턴과, 상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판에 형성된 보호막과, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 형성되는 화소 전극과, 1 칼럼 스페이서는 상기 하나의 돌기에 정렬되고 제 2 칼럼 스페이서는 상기 돌기와 정렬되지 않도록 상기 3개의 픽셀 영역마다 제 1 기판에 하나씩 형성되는 제 1 칼럼 스페이서와 제 2 칼럼 스페이서와, 상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치는, 복수개의 제 1, 제 2 칼럼 스페이서를 구비한 제 1 기판과, 상기 제 1 칼럼 스페이서에 접촉되도록 상기 제 1 기판에 마주보는 제 2 기판과, 상기 제 1, 제 2 기판 사이에 형성되는 액정층을 포함하여 구성됨에 또 다른 특징이 있다.
여기서, 상기 제 1 칼럼 스페이서에 상응하는 상기 제 2 기판의 표면은 상기 제 1 칼럼 스페이서에 접촉되는 제 1 영역과 상기 제 1 칼럼 스페이서와 일정 간격 이격되는 제 2 영역을 구비함에 특징이 있다.
상기 제 1 영역의 상기 제 2 기판의 수직 구조와 상기 제 2 영역의 상기 제 2 기판의 수직 구조는 서로 상이함에 특징이 있다.
상기 제 1 영역의 상기 제 2 기판의 수직 구조는 적어도 상기 기판, 게이트 라인, 게이트 절연막, 반도체층, 데이터 라인 물질 및 보호막이 적층된 구조이고, 상기 제 2 영역의 상기 제 2 기판의 수직 구조는 적어도 상기 기판, 게이트 라인, 게이트 절연막 및 보호막을 포함하여 적층된 구조임에 특징이 있다.
상기 제 1 영역과 상기 제 2 영역간의 단차는 500Å 이상임에 특징이 있다.
상기 제 1 칼럼 스페이서에 상응하는 상기 제 2 기판의 수직구조와 상기 제 2 칼럼 스페이서에 상응하는 상기 제 2 기판의 수직 구조는 서로 상이함에 특징이 있다.
상기 제 1 칼럼 스페이서에 상응하는 상기 제 2 기판의 수직 구조는 적어도 상기 기판, 게이트 라인, 게이트 절연막, 반도체층, 데이터 라인 물질 및 보호막이 적층된 구조이고, 상기 제 2 칼럼 스페이서에 상응하는 상기 제 2 기판의 수직 구조는 적어도 상기 기판, 게이트 라인, 게이트 절연막 및 보호막이 적층된 구조임에 특징이 있다.
상기 제 1 칼럼 스페이서에 상응하는 상기 제 2 기판의 표면과 상기 제 2 칼럼 스페이서에 상응하는 상기 제 2 기판의 표면의 단차는 500Å 이상임에 특징이 있다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조 방법은, 제 1 기판에 칼럼 스페이서를 형성하는 단계와, 제 2 기판의 상기 칼럼 스페이서에 대응되는 위치에 적어도 하나 이상의 돌기를 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계와, 상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계와, 상기 칼럼 스페이서와 상기 돌기가 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함하여 이루어짐에 그 특징이 있다.
또한, 본 발명에 따른 액정표시장치의 제조 방법은, 제 1 기판에 복수개의 제 1, 제 2 칼럼 스페이서를 형성하는 단계와, 제 2 기판의 상기 제 1 칼럼 스페이서에 대응되는 위치에 적어도 하나 이상의 돌기를 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계와, 상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계와, 상기 제 1 칼럼 스페이서와 상기 돌기가 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치의 제조 방법은, 제 1 기판에 복수개의 제 1, 제 2 칼럼 스페이서를 형성하는 단계와, 제 2 기판에 복수개의 게이트 라인 및 게이트 전극을 형성하는 단계와, 상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상측의 게이트 절연막위에 반도체층을 형성하는 단계와, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 데이터 라인 및 상기 반도체층 양측에 형성된 소오스/드레인 전극을 형성하는 단계와, 상기 드레인 전극에 콘택홀을 갖도록 상기 데이터 라인을 포함한 제 2 기판 전면에 보호막을 형성하는 단계와, 상기 드레인 전극에 연결되도록 상기 보호막위의 화소 영역에 화소 전극을 형성하는 단계와, 제 2 기판의 상기 제 1 칼럼 스페이서에 대응되는 위치에 적어도 하나 이상의 돌기를 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계와, 상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계와, 상기 제 1 칼럼 스페이서와 상기 돌기가 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치의 제조 방법은, 제 1 기판에 복수개의 제 1, 제 2 칼럼 스페이서를 형성하는 단계와, 제 2 기판에 복수개의 게이트 라인 및 게이트 전극을 형성하는 단계와, 상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 반도체층 및 제 1 돌기 패턴을 형성하는 단계와, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 데이터 라인, 상기 반도체층 양측에 소오스/드레인 전극 및 상기 제 1 돌기 패턴위에 제 2 돌기 패턴을 형성하는 단계와, 상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판 전면에 보호막을 형성하는 단계와, 상기 박막트랜지스터의 드레인 전극에 연결되도록 상기 보호막위의 화소 영역에 화소 전극을 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계와, 상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계와, 상기 제 1 칼럼 스페이서와 상기 제 1, 제 2 돌기 패턴이 형성된 부분이 서로 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치의 제조 방법은, 제 1 기판에 복수개의 제 1, 제 2 칼럼 스페이서를 형성하는 단계와, 제 2 기판에 게이트 전극을 갖는 복수개의 게이트 라인 및 공통 전극을 갖는 공통 라인을 형성하는 단계와, 상기 게이트 라인 및 공통 라인을 포함한 제 2 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 반도체층 및 제 1 돌기 패턴을 형성하는 단계와, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 데이터 라인, 상기 반도체층 양측에 소오스/드레인 전극 및 상기 제 1 돌기 패턴위에 제 2 돌기 패턴을 형성하는 단계와, 상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판 전면에 보호막을 형성하는 단계와, 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통 전극에 평행하게 상기 보호막위의 화소 영역에 화소 전극을 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계와, 상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계와, 상기 제 1 칼럼 스페이서와 상기 제 1, 제 2 돌기 패턴이 형성된 부분이 서로 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치의 제조 방법은, 복수개의 픽셀 영역이 정의된 제 1, 제 2 기판을 준비하는 단계와, 상기 제 2 기판의 각 픽셀 영역에 하나씩 복수개의 돌기을 형성하는 단계와, 3개의 픽셀 영역마다 상기 하나의 돌기에 정렬되는 제 1 칼럼 스페이서와 상기 돌기에 정렬되지 않은 제 2 칼럼 스페이서를 제 1 기판에 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계와, 상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계와, 상기 제 1 칼럼 스페이서와 상기 돌기가 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
또한, 본 발명에 따른 액정표시장치 제조 방법은, 제 1, 제 2 기판을 준비하는 단계와, 상기 제 2 기판에 화소 영역을 정의하기 위해 상기 제 2 기판에 게이트 라인 및 게이트 전극을 형성하는 단계와, 상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 게이트 절연막을 형성하는 단계와, 각 픽셀마다 상기 게이트 전극 상측 및 상기 게이트 라인 상측의 게이트 절연막위에 각각 반도체층 및 제 1 돌기 패턴을 형성하는 단계와, 화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 데이터 라인, 상기 반도체층 양측에 소오스/드레인 전극 및 상기 제 1 돌기 패턴위에 제 2 돌기 패턴을 형성하는 단계와, 상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판에 보호막을 형성하는 단계와, 상기 박막트랜지스터의 드레인 전극에 연결되도록 상기 보호막위의 화소 영역에 화소 전극을 형성하는 단계와, 1 칼럼 스페이서는 상기 하나의 제 1, 제 2 돌기 패턴에 정렬되고 제 2 칼럼 스페이서는 상기 돌기패턴과 정렬되지 않도록 3개의 픽셀 영역마다 하나씩 상기 제 1 기판에 제 1 칼럼 스페이서와 제 2 칼럼 스페이서를 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계와, 상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계와, 상기 제 1 칼럼 스페이서와 상기 돌기 패턴이 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 제조 방법을 상세히 설명하면 다음과 같다.
- 제 1 실시예 -
도 6은 본 발명의 제 1 실시예에 따른 액정표시장치의 개약적인 단면도이다.
도 6과 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 칼라 필터 어레이가 형성된 칼라 필터 기판(100)과, 상기 칼라 필터 기판(100)과 대향되어 TFT어레이가 형성된 TFT 기판(200)과, 상기 칼라 필터 기판(100)과 TFT 기판(200) 사이에 액정층(55)과, 상기 칼라 필터 기판(100)과 상기 TFT 기판(200) 사이에, TFT 기판(200)과 소정 간격 이격되어 상기 칼라 필터 기판(100) 상에 형성된 복수개의 제 1, 제 2 칼럼 스페이서(50a, 50b)와, 상기 복수개의 제 1 칼럼 스페이서(50a)에 대응되는 부분의 TFT 기판(200)에 형성된 돌기(51)를 포함하여 이루어진다.
이와 같이, 돌기(51)를 복수개의 제 1, 제 2 칼럼 스페이서 중 선택적으로 제 1 칼럼 스페이서(50a)에만 대향되도록 형성하여 상기 제 1 칼럼 스페이서(50a)와 돌기(51)에 의해 TFT 기판(200)과 칼라 필터 기판(100) 사이의 셀갭이 유지되고, 제 2 칼럼 스페이서(50b)는 기판이 눌러질 경우 완충 역할을 하여 눌림 불량을 방지하기 위한 것이다.
여기서, 상기 돌기(51)와 상기 제 1 칼럼 스페이서(50a)의 접촉 면적은 상기 돌기(51)의 상부 표면의 면적에 의해 결정된다.
상기 제 1, 제 2 칼럼 스페이서들(50a, 50b)은 TFT 기판(200)의 게이트 라인 또는 데이터 라인에 상응하는 영역에 형성된다. 물론 이에 한정되지 않고 상기 제 2 칼럼 스페이서는 화소 영역에 형성될 수 있다.
여기서, 상기 돌기(51)의 표면적은 상기 제 1 칼럼 스페이서(50a)의 표면적보다 상대적으로 작게 형성된다. 즉, 제 1 칼럼 스페이서(50a)의 표면적은 상기 돌기(51)와 접촉되는 제 1 영역과 상기 돌기(51)와 접촉되지 않는 제 2 영역을 갖는다.
상기와 같은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 터치 시와 터치 후의 변화를 도면을 통해 설명한다.
도 7a 및 도 7b는 각각 도 6의 액정 표시 장치의 터치시의 변화와 터치 후의 복원된 모습을 나타낸 구조 단면도이다.
본 발명의 제 1 실시예에 따른 액정 표시 장치를 도 7a와 같이, 터치 시에는 제 1 칼럼 스페이서(50a)와 돌기(51)와의 접촉 면적이 작아 둘 사이에 마찰력이 작게 된다. 따라서, 터치 후 액정이 터치된 상태로 머물러 있지 않고, 도 7b와 같이, 원 상태로 빠르게 회복되게 된다. 따라서, 종래의 칼럼 스페이서와 같이, 터치 부위에 액정이 몰려 발생하는 빛샘 현상이 일어나지 않아 휘도가 패널 전면에 걸쳐 균일하게 된다.
상기와 같은 제 1, 제 2 칼럼 스페이서 및 돌기를 보다 구체적으로 설명하면 다음과 같다.
도 8은 본 발명의 제 1 실시예에 따른 IPS 모드 액정 표시 장치의 평면도이고, 도 9는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도로써, 본 발명의 제 1 실시예의 상세 단면도이다.
즉, 본 발명의 제 1 실시예는, 도 8 및 도 9와 같이, 일정 공간을 갖고 합착된 칼라 필터 기판(100) 및 TFT 기판(200)과, 상기 칼라 필터 기판(100)과 TFT 기판(200) 사이에 주입된 액정층(55)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 칼라 필터 기판(100)은 유리 기판(60) 상에 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(31)이 형성되고, 상기 각 화소 영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 칼라 필터층(32)이 형성되며, 상기 블랙 매트릭스층(31)과 칼라 필터층(32) 상부에 전면 오버 코트층(33)이 형성된다. 그리고, 상기 오버 코트층(33) 상측의 소정 부분에 감광성 수지 등과 같은 물질로 제 1 칼럼 스페이서(50a) 및 제 2 칼럼 스페이서(50b)가 형성된다.
상기 칼라 필터 기판(100)에 대향되는 TFT 기판(200)은 유리기판(70) 상에 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(41) 및 데이터 라인(42)이 형성되고, 상기 게이트 라인에 평행한 방향으로 공통 라인(47)이 형성되고, 상기 공통 라인(47)에서 각 화소 영역으로 돌출되어 일정 간격을 갖고 공통 전극(47a)이 형성된다. 그리고, 상기 각 게이트 라인(41)과 데이터 라인(42)이 교차하는 부분에 소오스/드레인 전극(42a, 42b)을 구비한 박막 트랜지스터(TFT)가 형성되고, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 각 화소 영역에는 상기 공통 전극(47a)과 평행하게 상기 공통 전극 사이에 화소 전극(43)들이 형성된다.
그리고, 상기 제 1 칼럼 스페이서(50a)에 상응하는 위치의 상기 게이트 라인(41) 상측에 반도체층과 데이터 라인 물질이 증착된 돌기(51)가 형성된다.
여기서, 상기 박막 트랜지스터, 화소 전극 및 돌기의 제조를 자세히 살펴보면 다음과 같다.
상기 유리 기판(70) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 사진 식각 공정으로 상기 금속물질을 패터닝하여 복수개의 게이트 라인(41) 및 상기 게이트 라인(41)에서 돌출되는 형상으로 게이트 전극(41a)과 공통 라인(47) 및 공통 전극(47a)을 동시에 형성한다.
이어, 상기 게이트 라인(41)들을 포함한 유리 기판(70) 상에 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(45)을 형성하고, 상기 게이트 절연막(45) 상에 반도체층을 증착하고 패터닝하여 상기 게이트 전극(41a) 상측의 게이트 절연막(45)위에 반도체층(44)을 형성함과 동시에, 상기 제 1 칼럼 스페이서(50a)에 상응하는 부위의 게이트 절연막(45)위에 돌기를 형성하기 위한 제 1 돌기 패턴(44a)을 형성한다.
여기서, 상기 반도체층(44)은 비정질 실리콘(amorphous silicon)층 또는 폴리 실리콘층 및 불순물이 고농도로 도핑된 실리콘층을 연속 증착한 다음, 상기 비정질 실리콘층(또는 폴리 실리콘층) 및 도핑된 실리콘층을 동시에 패터닝하여 형성한다.
그리고, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착하고 사진 식각 공정으로 상기 금속 물질을 패터닝하여 상기 게이트 라인(41)에 수직한 방향으로 데이터 라인(42)을 형성하고 상기 반도체층(44) 양측에 소오스 전극(42a), 드레인 전극(42b)을 형성함과 동시에, 상기 제 1 돌기 패턴(44a)위에 제 2 돌기 패턴(42c)을 형성한다. 여기서, 상기 소오스 전극(42a)은 상기 데이터 라인(42)에서 돌출되어 형성된다. 소오스/드레인 전극 패터닝 공정에서, 상기 소오스 전극(42a)과 드레인 전극(42b) 사이의 도핑된 실리콘층은 제거된다. 따라서, 상기 제 1 돌기 패턴(44a)과 제 2 돌기 패턴(42c)에 의해 돌기(51)가 형성된다.
이어서, 상기 소오스 전극(42a) 및 드레인 전극(42b)을 포함한 기판 전면에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 46)을 증착한다. 이러한 보호막(46)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
그리고, 상기 드레인 전극(42b) 상의 보호막(46) 일부를 선택적으로 식각하여 드레인 전극(42b)의 일부를 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 통해 상기 드레인 전극(42b)에 전기적으로 연결되도록 상기 보호막(46)위에 투명 도전막을 스퍼터링하여 증착한 다음, 선택적으로 제거하여 상기 드레인 전극(42b)에 연결되고 상기 공통 전극(47a)과 평행하게 상기 공통 전극 사이 사이에 위치되도록 상기 화소 영역에 화소 전극(43)을 형성한다.
상술한 바와 같이, 상기 제 2 칼럼 스페이서(50b)에 대응되는 위치에는 돌기(51)가 형성되지 않는다.
그리고, 도면에는 도시되지 않았으나, 상기와 같이 칼럼 스페이서(50a, 50b)가 형성된 칼라 필터 기판(100)과 돌기(51)가 형성된 TFT 기판(200)의 전면에 제 1, 제 2 배향막을 형성하고, 러빙(rubbing) 처리한다. 여기서, 러빙은 천을 균일한 압력과 속도로 배향막 표면과 마찰시킴으로써, 상기 배향막 표면의 고분자 사슬이 일정한 방향으로 정렬되도록 하여 액정의 초기 배향 방향을 결정하는 공정을 말한다.
여기서, 상기 돌기(51)는 상기 제 1 칼럼 스페이서(50a)의 표면에 비해 상대적으로 작은 면적을 갖도록 형성한다. 이와 같이, 상기 제 1 칼럼 스페이서(50a)에 대응되는 부위에 돌기(51)를 형성한 이유는, 액정표시장치의 화면을 일 방향으로 문지를 때 상기 제 1 칼럼 스페이서와 대향되는 TFT 기판(200) 상의 구조물과의 접촉 면적을 줄여 마찰력을 줄임으로써, 액정의 복원력을 높이기 위함이다.
따라서, 상기 제 1 칼럼 스페이서(50a)에 상응하는 TFT 기판(200)의 수직 구조는 상기 기판(90)과, 게이트 라인(41), 게이트 절연막(45), 반도체층의 제 1 돌기 패턴(44a), 데이터 라인과 동일 물질의 제 2 돌기 패턴(42c) 및 보호막(46)이 적층된 구조를 갖고, 상기 제 2 칼럼 스페이서(50b)에 상응하는 TFT 기판(200)의 수직 구조는 상기 기판(90), 게이트 라인(41), 게이트 절연막(45) 및 보호막이 적층된 구조를 갖는다.
그리고, 상기 제 1 칼럼 스페이서(50)의 전 표면이 상기 돌기(51)에 모두 접촉되는 것이 아니라, 상기 제 1 칼럼 스페이서(50a)의 표면은 상기 돌기(51)에 접촉되는 제 1 영역과 상기 돌기(51)에 접촉되지 않는 제 2 영역으로 구분된다. 이 때, 상기 제 1 영역에 상응하는 TFT 기판(200)의 수직 구조는 상기 기판(90)과, 게이트 라인(41), 게이트 절연막(45), 반도체층의 제 1 돌기 패턴(44a), 데이터 라인 과 동일 물질의 제 2 돌기 패턴(42c) 및 보호막(46)이 적층된 구조를 갖고, 상기 제 2 영역에 상응하는 TFT 기판(200)의 수직 구조는 상기 기판(90), 게이트 라인(41), 게이트 절연막(45) 및 보호막이 적층된 구조를 갖는다.
여기서, 상기 제 1 칼럼 스페이서(50a)에 상응하는 TFT 기판(200)의 표면과 상기 제 2 칼럼 스페이서(50b)에 상응하는 TFT 기판(200)의 표면은 약 500Å 이상의 단차를 갖고, 더불어 상기 제 1 영역에 상응하는 TFT 기판(200)의 표면과 상기 제 2 영역에 상응하는 TFT 기판(200)의 표면은 약 500Å 이상의 단차를 갖는다.
상기에서는 칼라 필터 기판(100)에 칼럼 스페이서(50a, 50b)를 형성하고 TFT 기판(200)에 돌기를 형성함을 설명하였으나, 이에 한정되지 않고 TFT 기판에 칼럼 스페이서를 형성하고 칼라 필터 기판에 돌기를 형성하여도 무방하다.
상기 본 발명의 제 1 실시예의 도 8 및 도 9에서, 각 픽셀마다 제 1 칼럼 스페이서(50a)와 제 2 칼럼 스페이서(50b)가 교대로 형성되고, 상기 돌기(51)는 상기 제 1 칼럼 스페이서(50a)가 형성된 부분에만 형성됨을 도시하였으나, 이에 한정되지 않고 2개의 픽셀에 하나의 제 1 또는 제 2 칼럼 스페이서(50a or 50b)가 교대로 형성되고, 제 1 칼럼 스페이서(50a)에 상응하는 위치에 돌기(51)가 형성될 수 있다.
- 제 2 실시예-
도 10은 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도로써, 본 발명의 제 2 실시예에 따른 구체적인 단면도이다.
즉, 도 8 및 도 10과 같이, 본 발명의 액정 표시 장치는 일정 공간을 갖고 합착된 칼라 필터 기판(100) 및 TFT 기판(200)과, 상기 칼라 필터 기판(100)과 TFT 기판(200) 사이에 주입된 액정층(55)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 칼라 필터 기판(100)은 유리 기판(60) 상에 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(31)이 형성되고, 상기 각 화소 영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 칼라 필터층(32)이 형성되며, 상기 블랙 매트릭스층(31)과 칼라 필터층(32) 상부 전면에 오버 코트층(33)이 형성된다. 그리고, 상기 오버 코트층(33) 상측의 소정 부분에 감광성 수지 등과 같은 물질로 제 1 칼럼 스페이서(50a) 및 제 2 칼럼 스페이서(50b)가 형성된다.
상기 칼라 필터 기판(100)에 대향되는 TFT 기판(200)은 유리기판(70) 상에 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(41) 및 데이터 라인(42)이 형성되고, 상기 게이트 라인에 평행한 방향으로 공통 라인(47)이 형성되고, 상기 공통 라인(47)에서 각 화소 영역으로 돌출되어 일정 간격을 갖고 공통 전극(47a)이 형성된다. 그리고, 상기 각 게이트 라인(41)과 데이터 라인(42)이 교차하는 부분에 소오스/드레인 전극(42a, 42b)을 구비한 박막 트랜지스터(TFT)가 형성되고, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 각 화소 영역에는 상기 공통 전극(47a)과 평행하게 상기 공통 전극 사이에 화소 전극(43)들이 형성된다.
그리고, 상기 제 1 칼럼 스페이서(50a)에 대응되는 위치의 TFT 기판(200)에 돌기(51)가 형성된다.
여기서, 상기 박막 트랜지스터, 화소 전극 및 돌기의 제조를 자세히 살펴보 면 다음과 같다.
여기서, 상기 박막 트랜지스터, 화소 전극 및 돌기의 제조를 자세히 살펴보면 다음과 같다.
상기 유리 기판(70) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 사진 식각 공정으로 상기 금속물질을 패터닝하여 복수개의 게이트 라인(41) 및 상기 게이트 라인(41)에서 돌출되는 형상으로 게이트 전극(41a)과 공통 라인(47) 및 공통 전극(47a)을 동시에 형성한다.
이어, 상기 게이트 라인(41)들을 포함한 유리 기판(70) 상에 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(45)을 형성하고, 상기 게이트 절연막(45) 상에 반도체층을 증착하고 패터닝하여 상기 게이트 전극(41a) 상측의 게이트 절연막(45)위에 반도체층(44)을 형성한다.
여기서, 상기 반도체층(44)은 비정질 실리콘(amorphous silicon)층 또는 폴리 실리콘층 및 불순물이 고농도로 도핑된 실리콘층을 연속 증착한 다음, 상기 비정질 실리콘층(또는 폴리 실리콘층) 및 도핑된 실리콘층을 동시에 패터닝하여 형성한다.
그리고, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착하고 사진 식각 공정으로 상기 금속 물질을 패터닝하여 상기 게이트 라인(41)에 수직한 방향으로 데이터 라인(42)을 형성하고 상기 반도체층(44) 양측에 소오스 전극(42a), 드레인 전극(42b)을 형성한다. 여기서, 상기 소오스 전극(42a)은 상기 데이터 라인(42)에서 돌출되어 형성된다. 소오스/드레인 전극 패터닝 공정에서, 상 기 소오스 전극(42a)과 드레인 전극(42b) 사이의 도핑된 실리콘층은 제거된다.
이어서, 상기 소오스 전극(42a) 및 드레인 전극(42b)을 포함한 기판 전면에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 46)을 증착한다. 이러한 보호막(46)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
그리고, 상기 드레인 전극(42b) 상의 보호막(46) 일부를 선택적으로 식각하여 드레인 전극(42b)의 일부를 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 통해 상기 드레인 전극(42b)에 전기적으로 연결되도록 상기 보호막(46)위에 투명 도전막을 스퍼터링하여 증착한 다음, 선택적으로 제거하여 상기 드레인 전극(42b)에 연결되고 상기 공통 전극(47a)과 평행하게 상기 공통 전극 사이 사이에 위치되도록 상기 화소 영역에 화소 전극(43)을 형성한다.
상기 보호막(46)에 상기 칼럼 스페이서와 동일한 물질을 증착하고 선택적으로 제거하여 상기 칼라 필터 기판(100)에 형성된 제 1 칼럼 스페이서(50a)에 상응하는 부분에 돌기(51)를 형성한다.
그리고, 도면에는 도시되지 않았으나, 서로 마주보는 칼라 필터 기판(100)과 TFT 기판(200)의 전면에 제 1, 제 2 배향막을 형성하고, 러빙(rubbing) 처리한다. 여기서, 러빙은 천을 균일한 압력과 속도로 배향막 표면과 마찰시킴으로써, 상기 배향막 표면의 고분자 사슬이 일정한 방향으로 정렬되도록 하여 액정의 초기 배향 방향을 결정하는 공정을 말한다.
여기서, 상기 돌기(51)는 상기 제 1 칼럼 스페이서(50a)의 표면에 비해 상대적으로 작은 면적을 갖도록 형성한다. 이와 같이, 상기 제 1 칼럼 스페이서(50a)에 대응되는 부위에 돌기(51)를 형성한 이유는, 액정표시장치의 화면을 일 방향으로 문지를 때 상기 제 1 칼럼 스페이서와 대향되는 TFT 기판(200) 상의 구조물과의 접촉 면적을 줄여 마찰력을 줄임으로써, 액정의 복원력을 높이기 위함이다.
상기에서는 칼라 필터 기판에 칼럼 스페이서를 형성하고 TFT 기판에 돌기를 형성함을 설명하였으나, 이에 한정되지 않고 TFT 기판에 칼럼 스페이서를 형성하고 칼라 필터 기판에 돌기를 형성하여도 무방하다.
상기 도 10에 있어서는, 제 1 칼럼 스페이서(50a)에 대응되는 위치에 돌기(51)를 별도로 구성하므로 공정이 추가된다.
상기 본 발명의 제 2 실시예의 도 10에서도, 각 픽셀마다 제 1 칼럼 스페이서(50a)와 제 2 칼럼 스페이서(50b)가 교대로 형성되고, 상기 돌기(51)는 상기 제 1 칼럼 스페이서(50a)가 형성된 부분에만 형성됨을 도시하였으나, 이에 한정되지 않고 2개의 픽셀에 하나의 제 1 또는 제 2 칼럼 스페이서(50a or 50b)가 교대로 형성되고, 제 1 칼럼 스페이서(50a)에 상응하는 위치에 돌기(51)가 형성될 수 있다.
마찬가지로, 상기 제 1 칼럼 스페이서(50a)에 상응하는 TFT 기판(200)의 표면과 상기 제 2 칼럼 스페이서(50b)에 상응하는 TFT 기판(200)의 표면은 약 500Å 이상의 단차를 갖고, 더불어 상기 제 1 영역에 상응하는 TFT 기판(200)의 표면과 상기 제 2 영역에 상응하는 TFT 기판(200)의 표면은 약 500Å 이상의 단차를 갖는 다.
- 제 3 실시예 -
한편, 상기 돌기(51)는 각 픽셀마다 게이트 라인위에 하나씩 형성되고, 칼럼 스페이서(50a, 50b)는 3개의 픽셀에 2개의 칼럼스페이서가 형성되도록 할 수 있다.
도 11은 본 발명의 제 3 실시예에 따른 TFT 기판의 평면도이고, 도 12는 본 발명의 제 3 실시예에 따른 액정표시장치의 평면도이며, 도 13은 도 12의 Ⅲ-Ⅲ' 선상의 단면도이다.
즉, 본 발명의 제 3 실시예는, 도 11 내지 13과 같이, 일정 공간을 갖고 합착된 칼라 필터 기판(100) 및 TFT 기판(200)과, 상기 칼라 필터 기판(100)과 TFT 기판(200) 사이에 주입된 액정층(55)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 칼라 필터 기판(100)은 유리 기판(60) 상에 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(31)이 형성되고, 상기 각 화소 영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 칼라 필터층(32)이 형성되며, 상기 블랙 매트릭스층(31)과 칼라 필터층(32) 상부에 전면 오버 코트층(33)이 형성된다. 그리고, 상기 오버 코트층(33) 상측의 소정 부분에 감광성 수지 등과 같은 물질로 제 1 칼럼 스페이서(50a) 및 제 2 칼럼 스페이서(50b)가 형성된다.
여기서, 상기 제 1 칼럼 스페이서(50a) 및 제 2 칼럼 스페이서(50b)는 3개의 픽셀에 2개의 칼럼스페이서가 형성된다. 즉, 3개의 픽셀에 하나의 제 1 칼럼 스페이서(50a)와 하나의 제 2 칼럼 스페이서(50b)가 형성된다. 좀더 구체적으로 설명하 면, R 색상의 픽셀에 제 1 칼럼 스페이서(50a)가 형성되고, B 색상의 픽셀에 제 2 칼럼 스페이서(50b)가 형성되며, G 색상의 픽셀에는 칼럼 스페이서가 형성되지 않으며 각 칼럼 스페이서의 간격은 균일하도록 형성한다.
또한, 상기 칼라 필터 기판(100)에 대향되는 TFT 기판(200)은 유리기판(70) 상에 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(41) 및 데이터 라인(42)이 형성되고, 상기 게이트 라인에 평행한 방향으로 공통 라인(47)이 형성되고, 상기 공통 라인(47)에서 각 화소 영역으로 돌출되어 일정 간격을 갖고 공통 전극(47a)이 형성된다. 그리고, 상기 각 게이트 라인(41)과 데이터 라인(42)이 교차하는 부분에 소오스/드레인 전극(42a, 42b)을 구비한 박막 트랜지스터(TFT)가 형성되고, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 각 화소 영역에는 상기 공통 전극(47a)과 평행하게 상기 공통 전극 사이에 화소 전극(43)들이 형성된다.
그리고, 각 픽셀마다 상기 게이트 라인(41) 상측에 반도체층과 데이터 라인 물질이 증착된 하나의 돌기(51)가 형성된다. 이와 같이 각 픽셀마다 하나의 돌기가 형성되고, 그중 일부의 돌기는 제 1 칼럼 스페이서(50a)와 정렬(오버랩)되고, 나머지 돌기는 칼럼 스페이서와 정렬되지 않는다
여기서, 상기 박막 트랜지스터, 화소 전극 및 돌기의 제조를 자세히 살펴보면 다음과 같다.
상기 유리 기판(70) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 사진 식각 공정으로 상기 금속물질을 패터닝하여 복수개 의 게이트 라인(41) 및 상기 게이트 라인(41)에서 돌출되는 형상으로 게이트 전극(41a)과 공통 라인(47) 및 공통 전극(47a)을 동시에 형성한다.
이어, 상기 게이트 라인(41)들을 포함한 유리 기판(70) 상에 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(45)을 형성하고, 상기 게이트 절연막(45) 상에 반도체층을 증착하고 패터닝하여 상기 게이트 전극(41a) 상측의 게이트 절연막(45)위에 반도체층(44)을 형성함과 동시에, 각 픽셀마다 하나씩 배치되도록 상기 게이트 절연막(45)위에 돌기를 형성하기 위한 제 1 돌기 패턴(44a)을 형성한다. 상기 제 1 돌기 패턴(44a)는 3개의 픽셀 중 하나의 픽셀에서 상기 제 1 칼럼스페이서(50a)와 정렬(오버랩)되도록 일정한 위치에 형성된다.
여기서, 상기 반도체층(44)은 비정질 실리콘(amorphous silicon)층 또는 폴리 실리콘층 및 불순물이 고농도로 도핑된 실리콘층을 연속 증착한 다음, 상기 비정질 실리콘층(또는 폴리 실리콘층) 및 도핑된 실리콘층을 동시에 패터닝하여 형성한다.
그리고, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착하고 사진 식각 공정으로 상기 금속 물질을 패터닝하여 상기 게이트 라인(41)에 수직한 방향으로 데이터 라인(42)을 형성하고 상기 반도체층(44) 양측에 소오스 전극(42a), 드레인 전극(42b)을 형성함과 동시에, 상기 제 1 돌기 패턴(44a)위에 제 2 돌기 패턴(42c)을 형성한다. 여기서, 상기 소오스 전극(42a)은 상기 데이터 라인(42)에서 돌출되어 형성된다. 소오스/드레인 전극 패터닝 공정에서, 상기 소오스 전극(42a)과 드레인 전극(42b) 사이의 도핑된 실리콘층은 제거된다. 따라서, 상 기 제 1 돌기 패턴(44a)과 제 2 돌기 패턴(42c)에 의해 돌기(51)가 형성된다.
이어서, 상기 소오스 전극(42a) 및 드레인 전극(42b)을 포함한 기판 전면에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 46)을 증착한다. 이러한 보호막(46)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
그리고, 상기 드레인 전극(42b) 상의 보호막(46) 일부를 선택적으로 식각하여 드레인 전극(42b)의 일부를 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 통해 상기 드레인 전극(42b)에 전기적으로 연결되도록 상기 보호막(46)위에 투명 도전막을 스퍼터링하여 증착한 다음, 선택적으로 제거하여 상기 드레인 전극(42b)에 연결되고 상기 공통 전극(47a)과 평행하게 상기 공통 전극 사이 사이에 위치되도록 상기 화소 영역에 화소 전극(43)을 형성한다.
그리고, 도면에는 도시되지 않았으나, 상기와 같이 칼럼 스페이서(50a, 50b)가 형성된 칼라 필터 기판(100)과 돌기(51)가 형성된 TFT 기판(200)의 전면에 제 1, 제 2 배향막을 형성하고, 러빙(rubbing) 처리한다. 여기서, 러빙은 천을 균일한 압력과 속도로 배향막 표면과 마찰시킴으로써, 상기 배향막 표면의 고분자 사슬이 일정한 방향으로 정렬되도록 하여 액정의 초기 배향 방향을 결정하는 공정을 말한다.
여기서, 상기 돌기(51)는 상기 제 1 칼럼 스페이서(50a)의 표면에 비해 상대 적으로 작은 면적을 갖도록 형성한다.
상기에서는 칼라 필터 기판(100)에 칼럼 스페이서(50a, 50b)를 형성하고 TFT 기판(200)에 돌기를 형성함을 설명하였으나, 이에 한정되지 않고 TFT 기판에 칼럼 스페이서를 형성하고 칼라 필터 기판에 돌기를 형성하여도 무방하다.
또한, 상기 돌기(51)가 본 발명의 제 2 실시예와 같이 보호막위에 형성될 수 있다.
- 제 4 실시예 -
또한, 상기 제 1 내지 제 3 실시예에서, 상기 제 1 칼럼 스페이서(50a)에 대응되는 위치에 하나의 돌기(51)를 형성하였으나, 돌기를 하나 형성하면 제 1 칼럼 스페이서와 돌기가 접촉되는 부분에 자국이 생겨서 셀갭 조절이 어렵게 되는 경우가 발생 할 수 있다. 이와 같은 단점을 극복하기 위해 돌기의 크기를 크게하면 돌기와 제 1 칼럼 스페이서가 접촉하는 면적이 증가하게 되고 더불어 터치 얼룩을 방지하는 효과가 저감되므로 면적 증가 대비 집중되는 하중의 증가량을 줄이기 위해 제 1 칼럼 스페이서에 대응되는 위치에 적어도 2개 이상의 돌기를 형성할 수 있다.
도 14는 본 발명의 제 4 실시예에 따른 액정표시장치의 개략적인 단면도로서, 제 1 칼럼 스페이서에 대응한 부분에 적어도 2개의 돌기를 형성함을 나타낸 것이다.
도 14와 같이, 본 발명의 제 4 실시예에 따른 액정 표시 장치는, 칼라 필터 기판(100)에 제 1 칼럼 스페이서(50a) 및 제 2 칼럼 스페이서(50b, 도 14에는 도시되지 않음)를 형성하고, 상기 제 1 칼럼 스페이서(50a)에 대응되는 위치의 TFT 기 판(200)에 적어도 2개 이상의 돌기(51)를 형성한 것이다.
이와 같은 적어도 2개의 돌기(51)는, 본 발명의 제 1 및 제 3 실시예와 같이 게이트 절연막위에 반도체층과 데이터 라인 물질을 이용하여 형성할 수 있고, 본 발명의 제 2 실시예와 같이 보호막 위에 형성할 수 있으며, 나머지 구성은 본 발명 제 1 내지 제 3 실시예와 같다.
- 제 5 실시예 -
도 15는 본 발명의 제 5 실시예에 따른 액정 표시 장치를 나타낸 구조 단면도이다.
도 15와 같이, 본 발명의 제 5 실시예에 따른 액정 표시 장치는 돌기부의 구조를 서로 면적이 다른 이층의 제 1 돌기 패턴(51a)와 제 2 돌기 패턴(51b)으로 형성한 것이다.
여기서, 상기 제 1, 제 2 돌기 패턴(51a, 52b)은 상기 TFT 기판(200) 상에 형성된 것이며, 상기 제 1 칼럼 스페이서(50a)에 대응되는 제 2 돌기 패턴(51b)은 상기 제 1 돌기 패턴(51a)보다는 상대적으로 면적이 작도록 형성함으로써 상기 제 1 칼럼 스페이서(50a)와 상기 제 2 돌기 패턴(51b)과의 접촉 면적을 줄여 마찰력을 줄여 터치 얼룩을 줄이는 효과를 높일 수 있다.
이와 같은 돌기는, 상기 제 1, 제 2 돌기 패턴(51a, 51b)의 성분을 동일 재질하고 별개의 증착 공정 및 패터닝 공정을 진행하여 형성할 수 있다. 또한, 본 발명의 제 1 및 제 3 실시예와 같이 게이트 절연막위에 반도체층과 데이터 라인 물질을 이용하여 형성할 수 있고, 본 발명의 제 2 실시예와 같이 보호막 위에 형성할 수 있으며, 나머지 구성은 본 발명 제 1 내지 제 3 실시예와 같다.
- 제 6 실시예 -
도 16은 본 발명의 제 6 실시예에 따른 액정 표시 장치를 나타낸 구조 단면도이다.
도 16과 같이, 본 발명의 제 6 실시예에 따른 액정 표시 장치는 상기 제 1 칼럼 스페이서(50a)에 대응되는 TFT 기판(200)상에 제 1 돌기 패턴(51a)을 형성한 후, 상기 제 1 돌기 패턴(51a)의 일부분을 오버랩하도록 TFT 기판상에 제 2 돌기 패턴(51b)을 형성한 것이다.
이 경우, 상기 제 1 칼럼 스페이서(50a)와 돌기의 접촉 면적은 상기 제 2 돌기 패턴(51b)의 상부 표면적에 의해 결정되며, 이 면적이 작을수록 마찰력이 작고 터치 얼룩을 최소화 할 수 있다. 그런데, 이 경우 제 1 칼럼 스페이서(50a)의 상부면을 터치 시 실제로 돌기가 받는 하중은 상기 제 1, 제 2 돌기 패턴(51a, 51b) 모두에 미치게 되므로, 상대적으로 표면적이 작은 돌기가 하나 대응되는 구조에 비해 칼럼 스페이서의 변형은 거의 없다.
이와 같은 돌기는, 본 발명의 제 1 및 제 3 실시예와 같이 게이트 절연막위에 반도체층과 데이터 라인 물질을 이용하여 형성할 수 있고, 본 발명의 제 2 실시예와 같이 보호막 위에 형성할 수 있으며, 나머지 구성은 본 발명 제 1 내지 제 3 실시예와 같다.
- 제 7 실시예 -
도 17은 본 발명의 제 7 실시예에 따른 액정 표시 장치를 나타낸 구조 단면 도이다.
도 17과 같이, 본 발명의 제 7 실시예에 따른 액정 표시 장치는 TFT 기판(200) 상에 제 1 유기 절연막을 증착하고 패터닝하여 서로 이격된 제 1, 제 2 돌기 패턴(51a, 51b)을 형성하고, 상기 제 1, 제 2 돌기 패턴(51a, 51b)을 포함한 상기 TFT 기판(200) 전면에 제 2 유기 절연막을 형성한 후, 이를 패터닝하여 상기 제 1, 제 2 돌기 패턴(51a, 51b)에 걸쳐 제 1 칼럼 스페이서(50a)와 접촉되는 3 돌기 패턴(51c)을 형성한다.
이 경우, 상기 제 1, 제 2 돌기 패턴(51a, 51b)을 형성하기 위한 제 1, 제 2 유기 절연막의 패터닝시 미스얼라인이 발생하더라도, 상기 유기 절연막이 동일 두께로 형성되기 때문에 상기 제 1 칼럼 스페이서(50a)와 상기 제 3 돌기 패턴(51c)이 닿는 접촉 면적은 일정하다.
그리고, 상기 제 3 돌기 패턴(51c)은 상기 제 1, 제 2 돌기 패턴(51a, 51b)의 단차에 의해 요부(51d)가 형성되므로 쉽게 제 1 칼럼 스페이서와 돌기가 접촉되는 면적을 줄일 수 있다.
이와 같은 돌기는, 본 발명의 제 1 및 제 3 실시예와 같이 게이트 절연막위에 반도체층과 데이터 라인 물질을 이용하여 제 1, 제 2 돌기 패턴은 반도체층 물질로 형성하고 제 3 돌기 패턴(51c)은 데이터 라인 물질로 형성할 수 있고, 본 발명의 제 2 실시예와 같이 보호막 위에 형성할 수 있으며, 나머지 구성은 본 발명 제 1 내지 제 3 실시예와 같다.
- 제 8 실시예 -
도 18은 본 발명의 제 8 실시예에 따른 액정 표시 장치를 나타낸 구조 단면도이다.
도 18과 같이, 본 발명의 제 8 실시예에 따른 액정 표시 장치는 돌기부의 구조를 서로 면적이 다른 이층의 제 1 돌기 패턴(51a)와 제 2 돌기 패턴(51b)으로 형성하되, 제 1 돌기 패턴(51a)의 면적이 제 2 돌기 패턴(51b)의 면적보다 더 작게 형성하여 상기 제 2 돌기 패턴(51b)이 제 1 돌기 패턴(51a)을 감싸도록 형성한 것이다.
이와 같은 돌기는, 상기 제 1, 제 2 돌기 패턴(51a, 51b)의 성분을 동일 재질하고 별개의 증착 공정 및 패터닝 공정을 진행하여 형성할 수 있다. 또한, 본 발명의 제 1 및 제 3 실시예와 같이 게이트 절연막위에 반도체층과 데이터 라인 물질을 이용하여 형성할 수 있고, 본 발명의 제 2 실시예와 같이 보호막 위에 형성할 수 있으며, 나머지 구성은 본 발명 제 1 내지 제 3 실시예와 같다.
- 제 9 실시예 -
본 발명의 제 1 내지 제 3 실시예는 IPS 모드의 액정표시장치를 도시하였으나, 이에 한정되지 않고 TN 모드의 액정표시장치에도 적용될 수 있다.
도 19는 본 발명의 제 9 실시예에 따른 TN 모드 액정표시장치의 평명도이고, 도 20은 도 19의 Ⅳ-Ⅳ' 선상의 단면도이다.
보다 구체적으로 설명하면, 상기 칼라 필터 기판(100)은 유리 기판(60) 상에 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(31)이 형성되고, 상기 각 화소 영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 칼라 필터층(32)이 형성되며, 상기 블랙 매트릭스층(31)과 칼라 필터층(32) 상부에 전면 공통전극(34)이 형성된다. 그리고, 상기 공통 전극(34) 상측의 소정 부분에 감광성 수지 등과 같은 물질로 제 1 칼럼 스페이서(50a) 및 제 2 칼럼 스페이서(50b)가 형성된다.
상기 칼라 필터 기판(100)에 대향되는 TFT 기판(200)은 유리기판(70) 상에 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(41) 및 데이터 라인(42)이 형성되고, 상기 각 화소 영역에는 화소 전극(43)들이 형성되며, 상기 각 게이트 라인(41)과 데이터 라인(42)이 교차하는 부분에 박막 트랜지스터가 형성된다.
그리고, 상기 게이트 라인(41) 상측에 반도체층(44a)과 데이터 라인 물질(42c)이 증착된 돌기(51)가 형성된다.
여기서, 상기 박막 트랜지스터, 화소 전극 및 돌기의 제조를 자세히 살펴보면 다음과 같다.
상기 유리 기판(70) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 사진 식각 공정으로 상기 금속물질을 패터닝하여 복수개의 게이트 라인(41) 및 상기 게이트 라인(41)에서 돌출되는 형상으로 게이트 전극(41a)을 형성한다.
이어, 상기 게이트 라인(41)들을 포함한 유리 기판(70) 상에 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(45)을 형성하고, 상기 게이트 절연막(45) 상에 반도체층을 증착하고 패터닝하여 상기 게이트 전극(41a) 상측의 게이트 절연막(45)위에 반도체층(44)을 형성함과 동시에, 상기 제 1 칼럼 스페이서(50a)에 상응하는 부위의 게이트 절연막(45)위에 돌기를 형성하기 위한 제 1 돌기 패턴(44a)을 형성한다.
여기서, 상기 반도체층(44)은 비정질 실리콘(amorphous silicon)층 및 인(P)이 고농도로 도핑된 실리콘층을 연속 증착한 다음 상기 비정질 실리콘층, 도핑된 실리콘층을 동시에 패터닝하여 형성한다.
그리고, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착하고 사진 식각 공정으로 상기 금속 물질을 패터닝하여 상기 게이트 라인(41)에 수직한 방향으로 데이터 라인(42)을 형성하고 상기 반도체층(44) 양측에 소오스 전극(42a), 드레인 전극(42b)을 형성함과 동시에, 상기 제 1 돌기 패턴(44a)위에 제 2 돌기 패턴(42c)을 형성한다. 여기서, 상기 소오스 전극(42a)은 상기 데이터 라인(42)에서 돌출되어 형성된다. 소오스/드레인 전극 패터닝 공정에서, 상기 소오스 전극(42a)과 드레인 전극(42b) 사이의 도핑된 실리콘층은 제거된다. 따라서, 상기 제 1 돌기 패턴(44a)과 제 2 돌기 패턴(42c)에 의해 돌기(51)가 형성된다.
이어서, 상기 소오스 전극(42a) 및 드레인 전극(42b)을 포함한 기판 전면에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 46)을 증착한다. 이러한 보호막(46)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
그리고, 상기 드레인 전극(42b) 상의 보호막(46) 일부를 선택적으로 식각하여 드레인 전극(42b)의 일부를 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 통해 상기 드레인 전극(42b)에 전기적으로 연결되도록 상기 보호막(46)위에 투명 도전막을 스퍼터링하여 증착한 다음, 상기 화소 영역에만 남도록 선택적으로 제거하여 상기 화소 영역에 화소 전극(43)을 형성한다.
그리고, 도면에는 도시되지 않았으나, 서로 마주보는 칼라 필터 기판(100)과 TFT 기판(200)의 전면에 제 1, 제 2 배향막을 형성하고, 러빙(rubbing) 처리한다. 여기서, 러빙은 천을 균일한 압력과 속도로 배향막 표면과 마찰시킴으로써, 상기 배향막 표면의 고분자 사슬이 일정한 방향으로 정렬되도록 하여 액정의 초기 배향 방향을 결정하는 공정을 말한다.
여기서, 상기 돌기(51)는 상기 제 1 칼럼 스페이서(50a)의 표면에 비해 상대적으로 작은 면적을 갖도록 형성한다.
상기에서는 칼라 필터 기판에 칼럼 스페이서를 형성하고 TFT 기판에 돌기를 형성함을 설명하였으나, 이에 한정되지 않고 TFT 기판에 칼럼 스페이서를 형성하고 칼라 필터 기판에 돌기를 형성하여도 무방하다.
또한, 제 1, 제 2 칼럼 스페이서 및 각 돌기의 배치 방법 등은 본 발명 제 1내지 8 실시예에서 설명한 바와 같이 구성할 수 있다.
상기에서 설명한 각 실시예에서, 상기 제 1, 제 2 칼럼 스페이서(50a, 50b)와 TFT 기판(200)간의 이격 간격은 500Å 이상으로 하여 상기 이격 간격 내에 선택적으로 돌기가 형성되도록 한다.
이 경우, 상기 돌기가 형성되지 않은 제 2 칼럼 스페이서는 패널을 눌렀을 때 눌림 불량을 방지하는 기능할 것이다.
이상의 실시예들에서는 상기 칼럼 스페이서가 칼라 필터 기판에 형성된 것으로 설명되었으나, 이와 역으로 상기 칼럼 스페이서를 TFT 기판 상에 형성하는 것도 가능하다. 이 경우는, 상기 칼럼 스페이서가 형성되는 부위에 대응되어 칼라 필터 기판 상에 돌기가 형성되어야 할 것이다.
상기와 같은 본 발명의 액정 표시 장치 및 제조 방법에 있어서는 다음과 같은 효과가 있다.
액정 패널이 대면적으로 발전할수록 생산성을 향상시키기 위해 액정 적하 방식으로 액정표시장치를 제조하게 되고, 더불어 칼럼 스페이서를 사용하게 되더라도 상기 칼럼 스페이서에 대응되는 부분에 돌기를 형성하여 칼럼 스페이서와 기판 간의 마찰력을 감소시킨다.
따라서, 액정 패널 면을 소정 방향으로 문지르더라도 칼럼 스페이서와 대향되는 기판간의 마찰력이 낮아져서 액정의 복원이 빠르지 진행되므로 터치 얼룩을 방지할 수 있으며, 터치 얼룩으로 발생하는 휘도 불균일을 개선하여 감도가 좋은 액정 패널을 생산할 수 있다.
또한, 복수개의 칼럼 스페이서들 중 선택적인 영역에 돌기를 형성함으로써 돌기가 형성되지 않은 칼럼 스페이서는 눌림 불량을 방지할 수 있다.

Claims (83)

  1. 칼럼 스페이서가 고정된 제 1 기판;
    상기 칼럼 스페이서에 대응되는 위치에 상기 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖는 돌기가 형성되고 상기 돌기가 상기 칼럼 스페이서에 접촉되도록 상기 제 1 기판과 마주보는 제 2 기판; 그리고,
    상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 돌기는 상기 칼럼 스페이서에 대응되는 위치에 복수개 형성됨을 특징으로 하는 액정 표시 장치.
  3. 제 1 항에 있어서,
    상기 칼럼 스페이서와 돌기는 동일한 물질로 형성됨을 특징으로 하는 액정 표시 장치.
  4. 제 1 항에 있어서,
    상기 돌기는 제 1 돌기 패턴과 제 2 돌기 패턴이 적층되어 형성됨을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제 1 돌기 패턴은 제 2 돌기 패턴보다 더 넓은 면적을 갖음을 특징으로 하는 액정표시장치.
  6. 제 4 항에 있어서,
    상기 제 2 돌기 패턴은 제 1 돌기 패턴보다 더 넓은 면적을 갖고 제 1 돌기 패턴을 감싸도록 형성됨을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 돌기는 제 2 기판에 형성된 제 1 돌기 패턴과,
    상기 제 1 돌기 패턴에 일정 부분 오버랩되도록 상기 제 2 기판에 형성된 제 2 돌기 패턴을 구비함을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 돌기는, 서로 이격된 제 1, 제 2 돌기 패턴과,
    상기 제 1, 제 2 돌기 패턴에 걸쳐 상기 칼럼 스페이서와 접촉되도록 형성된 3 돌기 패턴을 구비하여 구성됨을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 제 1, 제 2, 제 3 돌기 패턴은 유기 절연막을 형성됨을 특징으로 하는 액정표시장치.
  10. 제 8 항에 있어서,
    상기 제 3 돌기 패턴의 표면은 상기 제 1, 제 2 돌기 패턴의 단차에 의해 요부를 갖음을 특징으로 하는 액정표시장치.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 칼럼 스페이서가 고정된 제 1 기판 및 상기 돌기가 형성된 제 2 기판 표면에 각각 형성되는 배향막들을 더 포함함을 특징으로 하는 액정표시장치.
  13. 복수개의 제 1, 제 2 칼럼 스페이서가 고정된 제 1 기판;
    상기 제 1 칼럼 스페이서에 대응되는 위치에 상기 제1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖는 돌기가 형성되어 상기 돌기가 상기 제 1 칼럼 스페이서에 접촉되는 제 2 기판; 그리고,
    상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 돌기가 상기 제 1 칼럼 스페이서에 대응되는 위치에 복수개 형성됨을 특징으로 하는 액정 표시 장치.
  15. 제 13 항에 있어서,
    상기 제 1, 제 2 칼럼 스페이서와 돌기는 동일한 물질로 형성됨을 특징으로 하는 액정 표시 장치.
  16. 제 13 항에 있어서,
    상기 제 2 칼럼 스페이서와 제 2 기판은 일격 간격 이격됨을 특징으로 하는 액정 표시 장치.
  17. 제 13 항에 있어서,
    상기 제 1 칼럼 스페이서에 상응하는 제 2 기판의 표면과 상기 제 2 칼럼 스페이서에 상응하는 제 2 기판의 표면은 500Å의 단차를 갖음을 특징으로 하는 액정 표시 장치.
  18. 제 13 항에 있어서,
    상기 돌기는 제 1 돌기 패턴과 제 2 돌기 패턴이 적층되어 형성됨을 특징으 로 하는 액정표시장치.
  19. 제 18 항에 있어서,
    상기 제 1 돌기 패턴은 제 2 돌기 패턴보다 더 넓은 면적을 갖음을 특징으로 하는 액정표시장치.
  20. 제 18 항에 있어서,
    상기 제 2 돌기 패턴은 제 1 돌기 패턴보다 더 넓은 면적을 갖고 제 1 돌기 패턴을 감싸도록 형성됨을 특징으로 하는 액정표시장치.
  21. 제 13 항에 있어서,
    상기 돌기는 제 2 기판에 형성된 제 1 돌기 패턴과,
    상기 제 1 돌기 패턴에 일정 부분 오버랩되도록 상기 제 2 기판에 형성된 제 2 돌기 패턴을 구비함을 특징으로 하는 액정표시장치.
  22. 제 13 항에 있어서,
    상기 돌기는, 상기 제 2 기판에 서로 이격되어 형성된 제 1, 제 2 돌기 패턴과,
    상기 제 1, 제 2 돌기 패턴에 걸쳐 상기 제 2 기판에 형성된 3 돌기 패턴을 구비하여 구성됨을 특징으로 하는 액정표시장치.
  23. 제 22 항에 있어서,
    상기 제 1, 제 2, 제 3 돌기 패턴은 유기 절연막을 형성됨을 특징으로 하는 액정표시장치.
  24. 제 22 항에 있어서,
    상기 제 3 돌기 패턴의 표면은 상기 제 1, 제 2 돌기 패턴의 단차에 의해 요부를 갖음을 특징으로 하는 액정표시장치.
  25. 삭제
  26. 제 13 항에 있어서,
    상기 제 1, 제 2 칼럼 스페이서가 고정된 제 1 기판 및 상기 돌기가 형성된 제 2 기판 표면에 각각 형성되는 배향막들을 더 포함함을 특징으로 하는 액정표시장치.
  27. 서로 마주보는 제 1, 제 2 기판;
    상기 제 1 기판에 형성된 복수개의 제 1, 제 2 칼럼 스페이서;
    화소 영역을 정의하기 위하여 상기 제 2 기판에 서로 교차하여 형성된 게이트 라인 및 데이터 라인;
    반도체층, 소오스 전극 및 드레인 전극을 구비하여 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막트랜지스터;
    상기 드레인 전극에 콘택홀을 갖도록 제 2 기판에 형성된 보호막;
    상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 형성되는 화소 전극;
    상기 제 1 칼럼 스페이서에 대응되는 부분의 보호막위에 형성되어 상기 제 1 칼럼 스페이서와 접촉되는 위치에 상기 제1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖는 돌기; 그리고
    상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨을 특징으로 하는 액정표시장치.
  28. 제 27 항에 있어서,
    상기 돌기가 상기 제 1 칼럼 스페이서에 대응되는 위치에 복수개 형성됨을 특징으로 하는 액정 표시 장치.
  29. 제 27 항에 있어서,
    상기 제 2 칼럼 스페이서와 제 2 기판은 일격 간격 이격됨을 특징으로 하는 액정 표시 장치.
  30. 제 27 항에 있어서,
    상기 돌기는 제 1 돌기 패턴과 제 2 돌기 패턴이 적층되어 형성됨을 특징으로 하는 액정표시장치.
  31. 제 30 항에 있어서,
    상기 제 1 돌기 패턴은 제 2 돌기 패턴보다 더 넓은 면적을 갖음을 특징으로 하는 액정표시장치.
  32. 제 30 항에 있어서,
    상기 제 2 돌기 패턴은 제 1 돌기 패턴보다 더 넓은 면적을 갖고 제 1 돌기 패턴을 감싸도록 형성됨을 특징으로 하는 액정표시장치.
  33. 제 27 항에 있어서,
    상기 돌기는 상기 보호막위에 형성된 제 1 돌기 패턴과,
    상기 제 1 돌기 패턴에 일정 부분 오버랩되도록 상기 보호막위에 형성된 제 2 돌기 패턴을 구비함을 특징으로 하는 액정표시장치.
  34. 제 27 항에 있어서,
    상기 돌기는, 상기 보호막상에 서로 이격되어 형성된 제 1, 제 2 돌기 패턴과,
    상기 제 1, 제 2 돌기 패턴에 걸쳐 상기 보호막상에 형성된 3 돌기 패턴을 구비하여 구성됨을 특징으로 하는 액정표시장치.
  35. 제 34 항에 있어서,
    상기 제 1, 제 2, 제 3 돌기 패턴은 유기 절연막을 형성됨을 특징으로 하는 액정표시장치.
  36. 제 34 항에 있어서,
    상기 제 3 돌기 패턴의 표면은 상기 제 1, 제 2 돌기 패턴의 단차에 의해 요부를 갖음을 특징으로 하는 액정표시장치.
  37. 삭제
  38. 제 27 항에 있어서,
    상기 제 1, 제 2 칼럼 스페이서가 고정된 제 1 기판 및 상기 돌기가 형성된 제 2 기판 표면에 각각 형성되는 배향막들을 더 포함함을 특징으로 하는 액정표시장치.
  39. 서로 마주보는 제 1, 제 2 기판;
    상기 제 1 기판에 형성된 복수개의 제 1, 제 2 칼럼 스페이서;
    화소 영역을 정의하기 위하여 상기 제 2 기판에 서로 교차하여 형성된 게이트 라인 및 데이터 라인;
    상기 게이트 라인에 평행한 방향으로 형성되어 상기 화소 영역으로 상기 데이터 라인에 평행한 방향으로 복수개의 공통 전극이 돌출된 공통 라인;
    반도체층, 소오스 전극 및 드레인 전극을 구비하여 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막트랜지스터;
    상기 드레인 전극에 콘택홀을 갖도록 제 2 기판에 형성된 보호막;
    상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 상기 공통 전극과 일정 간격 이격되어 공통 전극에 평행하게 형성되는 화소 전극;
    상기 제 1 칼럼 스페이서에 대응되는 부분의 보호막위에 형성되어 상기 제 1 칼럼 스페이서와 접촉되는 위치에 상기 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖는 돌기; 그리고
    상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨을 특징으로 하는 액정표시장치.
  40. 서로 마주보는 제 1, 제 2 기판;
    상기 제 1 기판에 형성된 복수개의 제 1, 제 2 칼럼 스페이서;
    상기 제 2 기판에 형성된 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 형성되는 게이트 절연막;
    상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 형성된 반도체층 및 제 1 돌기 패턴;
    화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인, 상기 반도체층 양측에 형성된 소오스 전극과 드레인 전극 및 상기 제 1 돌기 패턴위에 상기 제1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖도록 형성된 제 2 돌기 패턴;
    상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판에 형성된 보호막;
    상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 형성되는 화소 전극; 그리고
    상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨을 특징으로 하는 액정표시장치.
  41. 제 40 항에 있어서,
    상기 제 1, 제 2 돌기 패턴이 상기 제 1 칼럼 스페이서에 대응되는 위치에 복수개 형성됨을 특징으로 하는 액정 표시 장치.
  42. 제 40 항에 있어서,
    상기 제 2 칼럼 스페이서와 제 2 기판은 일격 간격 이격됨을 특징으로 하는 액정 표시 장치.
  43. 제 40 항에 있어서,
    상기 제 1 돌기 패턴은 제 2 돌기 패턴보다 더 넓은 면적을 갖음을 특징으로 하는 액정표시장치.
  44. 제 40 항에 있어서,
    상기 제 2 돌기 패턴은 제 1 돌기 패턴보다 더 넓은 면적을 갖고 제 1 돌기 패턴을 감싸도록 형성됨을 특징으로 하는 액정표시장치.
  45. 제 40 항에 있어서,
    상기 제 2 돌기 패턴은 상기 제 1 돌기 패턴에 일정 부분 오버랩되도록 상기 게이트 절연막위에 형성됨을 특징으로 하는 액정표시장치.
  46. 제 40 항에 있어서,
    상기 제 1 돌기 패턴은 상기 반도체층과 동일 물질로 형성됨을 특징으로 하는 액정표시장치.
  47. 제 40 항에 있어서,
    상기 제 2 돌기 패턴은 상기 데이터 라인과 동일 물질로 형성됨을 특징으로 하는 액정표시장치.
  48. 제 40 항에 있어서,
    상기 제 1, 제 2 칼럼 스페이서가 고정된 제 1 기판 및 상기 화소 전극이 형성된 제 2 기판 표면에 각각 형성되는 배향막들을 더 포함함을 특징으로 하는 액정표시장치.
  49. 서로 마주보는 제 1, 제 2 기판;
    상기 제 1 기판에 형성된 복수개의 제 1, 제 2 칼럼 스페이서;
    상기 제 2 기판에 형성된 게이트 라인 및 게이트 전극;
    상기 게이트 라인에 평행하고 복수개의 공통 전극을 갖는 공통 라인;
    상기 게이트 라인 및 공통 라인을 포함한 제 2 기판 전면에 형성되는 게이트 절연막;
    상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 형성된 반도체층 및 제 1 돌기 패턴;
    화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인, 상기 반도체층 양측에 형성된 소오스 전극과 드레인 전극 및 상기 제 1 돌기 패턴위에 상기 제1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖도록 형성된 제 2 돌기 패턴;
    상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판에 형성된 보호막;
    상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 상기 공통 전극과 일정 간격 이격되어 상기 공통 전극에 평행하게 형성되는 화소 전극; 그리고
    상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨을 특징으로 하는 액정표시장치.
  50. 복수개의 픽셀 영역을 구비하여 서로 마주보는 제 1, 제 2 기판;
    상기 제 2 기판의 각 픽셀 영역에 형성되는 복수개의 돌기;
    제 1 칼럼 스페이서는 상기 하나의 돌기에 정렬되고 상기 제1 칼럼 스페이서의 단면적은 상기 돌기보다 더 넓은 단면적을 갖도록 형성되고, 제 2 칼럼 스페이서는 상기 돌기와 정렬되지 않도록 상기 3개의 픽셀 영역마다 제 1 기판에 하나씩 형성되는 제 1 칼럼 스페이서와 제 2 칼럼 스페이서; 그리고,
    상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  51. 제 50 항에 있어서,
    상기 돌기가 상기 제 1 칼럼 스페이서에 대응되는 위치에 복수개 형성됨을 특징으로 하는 액정 표시 장치.
  52. 제 50 항에 있어서,
    상기 제 2 칼럼 스페이서와 제 2 기판은 일격 간격 이격됨을 특징으로 하는 액정 표시 장치.
  53. 제 50 항에 있어서,
    상기 제 1, 제 2 칼럼 스페이서가 고정된 제 1 기판 및 상기 돌기가 형성된 제 2 기판 표면에 각각 형성되는 배향막들을 더 포함함을 특징으로 하는 액정표시장치.
  54. 서로 마주보는 제 1, 제 2 기판;
    화소 영역을 정의하기 위해 상기 제 2 기판에 형성된 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 형성되는 게이트 절연막;
    각 픽셀마다 상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 형성된 반도체층 및 제 1 돌기 패턴;
    화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 형성되는 데이터 라인, 상기 반도체층 양측에 형성된 소오스 전극과 드레인 전극 및 상기 제 1 돌기 패턴위에 상기 제1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖도록 형성된 제 2 돌기 패턴;
    상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판에 형성된 보호막;
    상기 박막트랜지스터의 드레인 전극에 연결되어 상기 보호막위의 화소 영역에 형성되는 화소 전극;
    제1 칼럼 스페이서는 상기 하나의 제1 및 제2 돌기패턴에 정렬되고 제 2 칼럼 스페이서는 상기 제1 및 제2 돌기패턴과 정렬되지 않도록 상기 3개의 픽셀 영역마다 제 1 기판에 하나씩 형성되는 제 1 칼럼 스페이서와 제 2 칼럼 스페이서; 그리고
    상기 제 1, 제 2 기판 사이에 형성되는 액정층을 구비하여 구성됨을 특징으로 하는 액정표시장치.
  55. 제 54 항에 있어서,
    상기 제 2 칼럼 스페이서와 제 2 기판은 일격 간격 이격됨을 특징으로 하는 액정 표시 장치.
  56. 제 54 항에 있어서,
    상기 제 1 돌기 패턴은 제 2 돌기 패턴보다 더 넓은 면적을 갖음을 특징으로 하는 액정표시장치.
  57. 제 54 항에 있어서,
    상기 제 2 돌기 패턴은 제 1 돌기 패턴보다 더 넓은 면적을 갖고 제 1 돌기 패턴을 감싸도록 형성됨을 특징으로 하는 액정표시장치.
  58. 제 54 항에 있어서,
    상기 제 2 돌기 패턴은 상기 제 1 돌기 패턴에 일정 부분 오버랩되도록 상기 게이트 절연막위에 형성됨을 특징으로 하는 액정표시장치.
  59. 제 54 항에 있어서,
    상기 제 1 돌기 패턴은 상기 반도체층과 동일 물질로 형성됨을 특징으로 하는 액정표시장치.
  60. 제 54 항에 있어서,
    상기 제 2 돌기 패턴은 상기 데이터 라인과 동일 물질로 형성됨을 특징으로 하는 액정표시장치.
  61. 제 54 항에 있어서,
    상기 제 1, 제 2 칼럼 스페이서가 고정된 제 1 기판 및 상기 화소 전극이 형성된 제 2 기판 표면에 각각 형성되는 배향막들을 더 포함함을 특징으로 하는 액정표시장치.
  62. 제 54 항에 있어서,
    상기 액정표시장치는 IPS 모드 임을 특징으로 하는 액정표시장치.
  63. 제 1 기판에 칼럼 스페이서를 형성하는 단계;
    제 2 기판의 상기 칼럼 스페이서에 대응되는 위치에 상기 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖는 돌기를 형성하는 단계;
    상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계;
    상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계; 그리고
    상기 칼럼 스페이서와 상기 돌기가 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  64. 제 1 기판에 복수개의 제 1, 제 2 칼럼 스페이서를 형성하는 단계;
    제 2 기판의 상기 제 1 칼럼 스페이서에 대응되는 위치에 상기 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖는 돌기를 형성하는 단계;
    상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계;
    상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계; 그리고
    상기 제 1 칼럼 스페이서와 상기 돌기가 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  65. 제 64 항에 있어서,
    상기 제 1, 제 2 칼럼 스페이서와 돌기는 동일한 물질로 형성함을 특징으로 하는 액정 표시 장치의 제조 방법.
  66. 제 64 항에 있어서,
    상기 돌기를 형성하는 단계는
    제 2 기판에 제 1 돌기 패턴을 형성하고 상기 제 1 돌기 패턴위에 제 2 돌기 패턴을 형성함을 특징으로 하는 액정표시장치의 제조 방법.
  67. 제 66 항에 있어서,
    상기 제 1 돌기 패턴은 제 2 돌기 패턴보다 더 넓은 면적을 갖도록 형성함을 특징으로 하는 액정표시장치의 제조 방법.
  68. 제 64 항에 있어서,
    상기 돌기를 형성하는 단계는
    상기 제 2 기판에 제 1 돌기 패턴을 형성하는 단계와,
    상기 제 1 돌기 패턴에 일정 부분 오버랩되도록 상기 제 2 기판에 제 2 돌기 패턴을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  69. 제 64 항에 있어서,
    상기 돌기를 형성하는 단계는,
    상기 제 2 기판의 상기 제 1 칼럼 스페이서에 대응되는 위치에 서로 이격된 제 1, 제 2 돌기 패턴을 형성하는 단계와,
    상기 제 1, 제 2 돌기 패턴에 걸쳐 상기 칼럼 스페이서와 접촉되도록 상기 제 2 기판에 3 돌기 패턴을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  70. 제 1 기판에 복수개의 제 1, 제 2 칼럼 스페이서를 형성하는 단계;
    제 2 기판에 복수개의 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상측의 게이트 절연막위에 반도체층을 형성하는 단계;
    화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 데이터 라인 및 상기 반도체층 양측에 형성된 소오스 전극과 드레인 전극을 형성하는 단계;
    상기 드레인 전극에 콘택홀을 갖도록 상기 데이터 라인을 포함한 제 2 기판 전면에 보호막을 형성하는 단계;
    상기 드레인 전극에 연결되도록 상기 보호막위의 화소 영역에 화소 전극을 형성하는 단계;
    제 2 기판의 상기 제 1 칼럼 스페이서에 대응되는 위치에 상기 제1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖는 돌기를 형성하는 단계;
    상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계;
    상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계; 그리고
    상기 제 1 칼럼 스페이서와 상기 돌기가 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  71. 제 1 기판에 복수개의 제 1, 제 2 칼럼 스페이서를 형성하는 단계;
    제 2 기판에 복수개의 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 반도체층 및 제 1 돌기 패턴을 형성하는 단계;
    화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 데이터 라인, 상기 반도체층 양측에 소오스/드레인 전극 및 상기 제 1 돌기 패턴위에 상기 제1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖도록 제 2 돌기 패턴을 형성하는 단계;
    상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판 전면에 보호막을 형성하는 단계;
    상기 박막트랜지스터의 드레인 전극에 연결되도록 상기 보호막위의 화소 영역에 화소 전극을 형성하는 단계;
    상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계;
    상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계; 그리고
    상기 제 1 칼럼 스페이서와 상기 제 1, 제 2 돌기 패턴이 형성된 부분이 서로 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  72. 제 1 기판에 복수개의 제 1, 제 2 칼럼 스페이서를 형성하는 단계;
    제 2 기판에 게이트 전극을 갖는 복수개의 게이트 라인 및 공통 전극을 갖는 공통 라인을 형성하는 단계;
    상기 게이트 라인 및 공통 라인을 포함한 제 2 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상측의 게이트 절연막 및 상기 제 1 칼럼 스페이서에 상응하는 부분의 게이트 절연막위에 각각 반도체층 및 제 1 돌기 패턴을 형성하는 단계;
    화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 데이터 라인, 상기 반도체층 양측에 소오스/드레인 전극 및 상기 제 1 돌기 패턴위에 상기 제1 칼럼 스페이서의 단면적보다 더 좁은 단면적을 갖도록 제 2 돌기 패턴을 형성하는 단계;
    상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판 전면에 보호막을 형성하는 단계;
    상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통 전극에 평행하게 상기 보호막위의 화소 영역에 화소 전극을 형성하는 단계;
    상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계;
    상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계; 그리고
    상기 제 1 칼럼 스페이서와 상기 제 1, 제 2 돌기 패턴이 형성된 부분이 서로 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  73. 복수개의 픽셀 영역이 정의된 제 1, 제 2 기판을 준비하는 단계;
    상기 제 2 기판의 각 픽셀 영역에 하나씩 복수개의 돌기을 형성하는 단계;
    3개의 픽셀 영역마다 상기 하나의 돌기에 정렬되고, 상기 돌기의 단면적보다 넓은 단면적을 갖는 제 1 칼럼 스페이서와 상기 돌기에 정렬되지 않은 제 2 칼럼 스페이서를 제 1 기판에 형성하는 단계;
    상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계;
    상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계; 그리고
    상기 제 1 칼럼 스페이서와 상기 돌기가 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  74. 제 73 항에 있어서,
    상기 제 1, 제 2 칼럼 스페이서가 고정된 제 1 기판 및 상기 돌기가 형성된 제 2 기판 표면에 각각 배향막들을 형성하는 단계를 더 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  75. 제 1, 제 2 기판을 준비하는 단계;
    상기 제 2 기판에 화소 영역을 정의하기 위해 상기 제 2 기판에 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 라인 및 게이트 전극을 포함한 제 2 기판 전면에 게이트 절연막을 형성하는 단계;
    각 픽셀마다 상기 게이트 전극 상측 및 상기 게이트 라인 상측의 게이트 절연막위에 각각 반도체층 및 제 1 돌기 패턴을 형성하는 단계;
    화소 영역을 정의하기 위해 상기 게이트 라인에 수직한 방향으로 데이터 라인, 상기 반도체층 양측에 소오스 전극과 드레인 전극 및 상기 제 1 돌기 패턴위에 제 2 돌기 패턴을 형성하는 단계;
    상기 드레인 전극에 콘택홀을 갖도록 상기 제 1, 제 2 돌기 패턴을 포함한 제 2 기판에 보호막을 형성하는 단계;
    상기 박막트랜지스터의 드레인 전극에 연결되도록 상기 보호막위의 화소 영역에 화소 전극을 형성하는 단계;
    제1 칼럼 스페이서는 상기 하나의 제 1, 제 2 돌기 패턴에 정렬되고 상기 제1 칼럼 스페이서의 단면적은 상기 제1 및 제2 돌기 패턴의 단면적보다 더 넓은 단면적을 갖도록 형성되고, 제 2 칼럼 스페이서는 상기 돌기패턴과 정렬되지 않도록 3개의 픽셀 영역마다 하나씩 상기 제 1 기판에 제 1 칼럼 스페이서와 제 2 칼럼 스페이서를 형성하는 단계;
    상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계;
    상기 제 1 기판 또는 제 2 기판에 실 패턴을 형성하는 단계; 그리고
    상기 제 1 칼럼 스페이서와 상기 돌기 패턴이 접촉되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조 방법.
  76. 복수개의 제 1, 제 2 칼럼 스페이서를 구비한 제 1 기판;
    상기 제1 칼럼 스페이서에 상응하는, 상기 제1 칼럼 스페이서에 접촉되는 제1 영역과 상기 제1 칼럼 스페이서와 일정 간격 이격되는 제2 영역이 구비되고, 상기 제1 기판에 마주보는 제 2 기판; 그리고
    상기 제 1, 제 2 기판 사이에 형성되는 액정층을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  77. 삭제
  78. 제 76 항에 있어서,
    상기 제 1 영역의 상기 제 2 기판의 수직 구조와 상기 제 2 영역의 상기 제 2 기판의 수직 구조는 서로 상이함을 특징으로 하는 액정표시장치.
  79. 제 78 항에 있어서,
    상기 제 1 영역의 상기 제 2 기판의 수직 구조는 상기 기판, 게이트 라인, 게이트 절연막, 반도체층, 데이터 라인 물질 및 보호막을 포함하여 적층된 구조이고, 상기 제 2 영역의 상기 제 2 기판의 수직 구조는 상기 기판, 게이트 라인, 게이트 절연막 및 보호막을 포함하여 적층된 구조임을 특징으로 하는 액정표시장치.
  80. 제 76 항에 있어서,
    상기 제 1 영역과 상기 제 2 영역간의 단차는 500Å임을 특징으로 하는 액정표시장치.
  81. 제 76 항에 있어서,
    상기 제 1 칼럼 스페이서에 상응하는 상기 제 2 기판의 수직구조와 상기 제 2 칼럼 스페이서에 상응하는 상기 제 2 기판의 수직 구조는 서로 상이함을 특징으로 하는 액정표시장치.
  82. 제 81 항에 있어서,
    상기 제 1 칼럼 스페이서에 상응하는 상기 제 2 기판의 수직 구조는 상기 기판, 게이트 라인, 게이트 절연막, 반도체층, 데이터 라인 물질 및 보호막을 포함하여 적층된 구조이고, 상기 제 2 칼럼 스페이서에 상응하는 상기 제 2 기판의 수직 구조는 상기 기판, 게이트 라인, 게이트 절연막 및 보호막을 포함하여 적층된 구조임을 특징으로 하는 액정표시장치.
  83. 제 76 항에 있어서,
    상기 제 1 칼럼 스페이서에 상응하는 상기 제 2 기판의 표면과 상기 제 2 칼럼 스페이서에 상응하는 상기 제 2 기판의 표면의 단차는 500Å 임을 특징으로 하는 액정표시장치.
KR1020040029431A 2004-02-25 2004-04-28 액정 표시 장치 및 제조 방법 KR100672651B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
US10/864,858 US7561245B2 (en) 2004-02-25 2004-06-10 Liquid crystal display device and method of fabricating the same
TW093128640A TWI290643B (en) 2004-02-25 2004-09-21 Liquid crystal display device and method of fabricating the same
GB0421128A GB2411485B (en) 2004-02-25 2004-09-22 Liquid crystal display device and method of fabricating the same
JP2004300936A JP4532231B2 (ja) 2004-02-25 2004-10-15 液晶表示装置及びその製造方法
DE102004052042A DE102004052042B9 (de) 2004-02-25 2004-10-26 Flüssigkristall-Anzeigevorrichtung und Verfahren zum Herstellen derselben
CNB2004100868097A CN100376937C (zh) 2004-02-25 2004-10-28 液晶显示装置及其制造方法
FR0411584A FR2866722B1 (fr) 2004-02-25 2004-10-29 Dispositif d'affichage a cristaux liquides et procede de fabrication d'un tel dispositif
US11/783,820 US7502090B2 (en) 2004-02-25 2007-04-12 Liquid crystal display device and method of fabricating the same
US12/457,620 US8284373B2 (en) 2004-02-25 2009-06-17 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040012692 2004-02-25
KR1020040012692 2004-02-25

Publications (2)

Publication Number Publication Date
KR20050086342A KR20050086342A (ko) 2005-08-30
KR100672651B1 true KR100672651B1 (ko) 2007-01-24

Family

ID=37270257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029431A KR100672651B1 (ko) 2004-02-25 2004-04-28 액정 표시 장치 및 제조 방법

Country Status (2)

Country Link
KR (1) KR100672651B1 (ko)
CN (1) CN100474080C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259278B2 (en) 2008-11-28 2012-09-04 Samsung Electronics Co., Ltd. Liquid crystal display
KR101286530B1 (ko) * 2007-06-01 2013-07-16 엘지디스플레이 주식회사 액정표시장치용 기판 검사장치 및 이를 이용한액정표시장치용 기판 검사방법
US9389467B2 (en) 2013-10-07 2016-07-12 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710171B1 (ko) * 2004-12-14 2007-04-23 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR101137842B1 (ko) * 2005-09-23 2012-04-20 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101157954B1 (ko) * 2005-09-28 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20070071783A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법
KR100920481B1 (ko) * 2006-05-10 2009-10-08 엘지디스플레이 주식회사 횡전계 방식 액정표시장치와 그 제조방법
KR20170040500A (ko) 2015-10-05 2017-04-13 주식회사 퍼즐앤제이 패널합착장치
CN105259712B (zh) * 2015-11-02 2018-10-12 深圳市华星光电技术有限公司 曲面液晶面板、制造其的方法和曲面液晶显示装置
JP7274935B2 (ja) * 2019-05-24 2023-05-17 株式会社ジャパンディスプレイ 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290159A (ja) 2000-04-07 2001-10-19 Sharp Corp 液晶表示装置
JP2002341354A (ja) 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示素子
JP2003066461A (ja) 2001-08-27 2003-03-05 Sharp Corp 液晶表示素子
JP2003186022A (ja) 2001-12-18 2003-07-03 Toshiba Corp 液晶表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290159A (ja) 2000-04-07 2001-10-19 Sharp Corp 液晶表示装置
JP2002341354A (ja) 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示素子
JP2003066461A (ja) 2001-08-27 2003-03-05 Sharp Corp 液晶表示素子
JP2003186022A (ja) 2001-12-18 2003-07-03 Toshiba Corp 液晶表示装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286530B1 (ko) * 2007-06-01 2013-07-16 엘지디스플레이 주식회사 액정표시장치용 기판 검사장치 및 이를 이용한액정표시장치용 기판 검사방법
US8259278B2 (en) 2008-11-28 2012-09-04 Samsung Electronics Co., Ltd. Liquid crystal display
US9389467B2 (en) 2013-10-07 2016-07-12 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
CN100474080C (zh) 2009-04-01
CN101126873A (zh) 2008-02-20
KR20050086342A (ko) 2005-08-30

Similar Documents

Publication Publication Date Title
JP4532231B2 (ja) 液晶表示装置及びその製造方法
KR100617039B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100672650B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101192783B1 (ko) 액정표시장치 및 이의 제조방법
JP4030123B2 (ja) 液晶表示装置、この製造方法及び表示装置
KR100965572B1 (ko) 액정 표시 장치
KR101137842B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101182314B1 (ko) 액정 표시 장치 및 이의 제조 방법
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
KR101192761B1 (ko) 액정표시장치 및 이의 제조방법
KR100672651B1 (ko) 액정 표시 장치 및 제조 방법
KR20070047087A (ko) 액정 표시 장치 및 이의 제조 방법
KR101182316B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20060110665A (ko) 액정 표시 장치 및 이의 제조 방법
KR20070059303A (ko) 액정 표시 장치 및 이의 제조 방법
KR101074393B1 (ko) 액정 표시 장치
KR100710171B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20050095718A (ko) 액정 표시 장치 및 이의 제조 방법
KR101085149B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100617041B1 (ko) 액정 표시 장치
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR20060001248A (ko) 액정 표시 장치
KR101182315B1 (ko) 액정 표시 장치
KR20050087460A (ko) 액정 표시 장치 및 제조 방법
KR20030087479A (ko) 액정 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 14