JP2003066461A

JP2003066461A - 液晶表示素子

Info

Publication number: JP2003066461A
Application number: JP2001256962A
Authority: JP
Inventors: Mitsuhiro Murata; 充弘村田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-08-27
Filing date: 2001-08-27
Publication date: 2003-03-05

Abstract

(57)【要約】【課題】製造工程での静電気を大幅に抑え、かつ、セ
ル厚均一化に伴う表示品位を改善する液晶表示素子のス
ペーサ製造方法を提供する。【解決手段】一対のプラスチック基板１，２の各々
に、順次、電極３，４、柱状スペーサ５、配向膜を形成
し、その柱状スペーサ５を、ブロック状で、基板面１ｍ
ｍ²あたりの総表面積が８７００μｍ²以上で画素に平行
し、かつ、その底面の短辺が１０μｍ以下で、長辺が平
行対峙する側の１画素の辺よりも短くなるように、少な
くともシール部に設け、それらの一対のプラスチック基
板をシール材によってシール部で貼合わせて液晶表示素
子を作製する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、製造時に発生する
静電気の影響を防止するプラスチック基板を用いた液晶
表示素子に関する。

【０００２】

【従来の技術】近年、液晶表示装置は、ディスプレイと
してマルチメディア機器に搭載され、その機器を簡易に
携帯して使用できるように、軽量で、高い表示品位を同
時に達成するプラスチック液晶表示素子が製造されてい
る。

【０００３】このようなプラスチック液晶表示素子にお
いては、対峙する液晶表示素子用基板のセル厚を均一化
するためのスペーサとして、プラスチックビーズや透明
電極上に形成された感光性柱状スペーサが使用される。

【０００４】図８は、柱状スペーサが形成された従来の
液晶表示素子の構成を示す斜視図である。図９は、プラ
スチックビーズスペーサが形成された従来の液晶表示素
子の構成を示す断面図である。図１０は、柱状スペーサ
が形成された従来の液晶表示素子の構成を示す断面図で
ある。図９に示すように、プラスチックビーズは、セル
厚を制御するために、貼合わせの散布工程で片側基板上
に均一に散布され、プラスチック基板に狭持される。こ
の際、スペーサを支える基板がひずみ、セル厚ムラを生
じることがある。これを解決するために、図１０に示す
ように、感光性柱状スペーサを一方の基板上の非画素部
に均一に配置することによって、セル厚を制御すること
が提案されている。該感光性柱状スペーサは、一方の液
晶駆動電極（ＩＴＯ）をパターン形成した後、感光性樹
脂をスピンコータなどで基板上に塗布し、フォトリソグ
ラフィ工程によって形成されて配置される。

【０００５】前記感光性柱状スペーサは、一方の基板側
に、液晶層の厚み、すなわちセル厚を維持するために、
一般的には、高さ６μｍ程度、画素間距離のほぼ半分の
直径１０μｍ程度の円柱または角柱状などの柱状に形成
される。これ以上大きいとスペーサ周りの液晶の配向が
乱れ、ストライプドメインという不具合が生じるからで
ある。この柱状スペーサを形成した後、配向膜を塗布し
てラビング（ＲＵＢ）処理する。この後、柱状スペーサ
が形成された基板の対向側基板にシール材を印刷し、上
下基板を貼合わせ、液晶を注入することによって液晶表
示装置を完成させている。

【０００６】また、特開平６−３３７４２７号公報で
は、プラスチック基板上に柱状スペーサとしての突起を
形成し、液晶表示素子を得ることが示されている。

【０００７】さらに、特開平１−１３４３３６号公報で
は、感光性柱状スペーサが、１組の電極付基板の両方に
形成され、かつ、対向するスペーサが当接して形成され
た液晶表示素子が示されている。

【０００８】

【発明が解決しようとする課題】前述のような柱状スペ
ーサを設けた液晶表示素子において、プラスチック基板
はガラス基板と異なり、静電気がたまりやすく、配向膜
をオフセット印刷するときや、シール材をスクリーン印
刷するときに、プラスチック基板が印刷版に貼付くとい
う問題が発生する。

【０００９】図１１は、液晶表示素子の製造工程におい
て印刷版に基板が貼付いた状態を示す断面図である。シ
ール材印刷版３０に貼付いた基板３１と、剥離用ピン３
３で通常剥離された基板３２の位置とを示している。静
電気によりプラスチック基板が印刷版に貼付く状態と
は、配向膜やシール材の印刷の際に、図１１のように基
板が静電気によって印刷版に貼付いた状態、すなわち装
置の印刷ステージから浮いた状態である。この状態にな
ると、印刷版に貼付いた基板を剥離用ピン３３によって
剥離しても、通常剥離した基盤３２の位置が印刷版に貼
付かなかった場合よりずれ、次の基板が搬送されて前の
基板と接触したりすることによって、基板に欠けが発生
したり、基板上に傷が残って液晶表示素子の表示不良が
発生するという不具合が生じる。特に、スペーサを設け
ない対向側基板の静電気による印刷版への貼付きと、シ
ール材のスクリーン印刷への貼付きが目立つという問題
がある。

【００１０】特開平６−３３７４２７号公報および特開
平１−１３４３３６号公報では、このような静電気によ
る貼付きなどの問題について触れられていないだけでな
く、柱状スペーサの大きさなども示されておらず、前述
のように所定の大きさより大きい場合にはストライプド
メインという不具合が生じることにもなる。

【００１１】本発明の目的は、製造工程での静電気の発
生を大幅に抑え、かつ、セル厚均一化に伴う表示品位を
改善する液晶表示素子のスペーサ製造方法を提供するこ
とを目的とする。

【００１２】

【課題を解決するための手段】本発明は、一対のプラス
チック基板がシール材によってシール部で貼合わされて
なる液晶表示素子において、前記一対のプラスチック基
板の各々は、少なくとも順次、柱状スペーサ、配向膜が
形成されてなり、前記柱状スペーサは、ブロック状で、
基板面１ｍｍ²あたりの総表面積が８７００μｍ²以上で
画素に平行して、少なくともシール部に設けられ、か
つ、その底面の短辺が１０μｍ以下で、長辺が平行対峙
する側の１画素の辺よりも短いことを特徴とする液晶表
示素子である。

【００１３】本発明に従えば、上下のプラスチック基板
上に柱状スペーサを設けることによって、配向膜形成時
の静電気の影響による基板の貼付きを防止できる。ま
た、その柱状スペーサを、ブロック状とし、少なくとも
シール部の基板上に１ｍｍ²あたり総表面積８７００μ
ｍ²以上で設けることによって、８７００μｍ²未満では
貼合わせ用シール印刷時に静電気の影響を受けて印刷版
に基板が貼付く事態を回避することができる。したがっ
て、シール領域に開口を有するスクリーン版をプラスチ
ック基板上に持っていき、スクリーン版状のシール樹脂
をスキージすることによってシール材をプラスチック基
板上に印刷するスクリーン印刷を用いる場合には、特に
有用である。

【００１４】さらに、そのブロック状スペーサの底面の
短辺が１０μｍ以下であることによって、前述の条件を
満足しても角柱状、円柱状、または、短辺が１０μｍよ
り大きいブロック状スペーサでは、スペーサ周りの配向
が乱れて発生するストライプドメインを防止することが
できる。また、長辺を平行対峙する側の１画素の辺より
も短く設定したので、１画素の辺よりも長い場合には、
スムーズに行えない液晶の注入をスムーズに行うことが
できる。このように構成された両基板を貼合わせること
によって、表示品位の高い液晶表示素子が得られる。

【００１５】また本発明は、前記ブロック状スペーサ
は、短辺が５μｍで、長辺が３０μｍであり、高さが２
μｍ〜４μｍであることを特徴とする。

【００１６】本発明に従えば、上下のプラスチック基板
上に形成されるブロック状スペーサが短辺５μｍ×長辺
３０μｍであり、高さが２μｍ〜４μｍであることによ
って、静電気を受けないブロック状スペーサのサイズが
小さく、すなわち表面積が小さくなるので、スペーサ周
りの液晶の配向が良好で、非常に良好な表示品位を得る
ことができる。

【００１７】また本発明は、各基板に設けられたブロッ
ク状スペーサが、それらの底面の長辺が直行して十字に
重なって対峙するように、一対の基板が貼合わされてな
ることを特徴とする。

【００１８】本発明に従えば、上下基板のブロック状ス
ペーサが、互いの上底面が十字に位置するように対峙さ
せて貼合わせることによって、上下基板の貼合わせのず
れに対して、上下基板のスペーサの位置精度に余裕が生
じるので、特に、伸縮の大きいプラスチック基板を用い
る場合に有効で、安定して生産することができる。ま
た、十字に位置するように対峙させるという構成は、特
に、上下基板に形成されたストライプ状電極を直交する
ように貼合わせ、電極が重なったところが画素となるマ
トリクスタイプの液晶表示素子において有効に適用する
ことができる。このとき、スペーサの高さを前述の２μ
ｍ〜４μｍの範囲内で形成すれば、この範囲外で発生す
る、静電気による印刷版へのプラスチック基板の貼付き
や、セル厚ムラ、ストライプドメインなどの表示品位の
不良を防止することができる。

【００１９】また本発明は、前記ブロック状スペーサ
が、一対のプラスチック基板の間隙を均一に保つための
スペーサとして、表示領域に設けられていることを特徴
とする。

【００２０】本発明に従えば、前記ブロック状スペーサ
が、一対のプラスチック基板の間隙を均一に保つための
スペーサとして、表示領域にも設けることによって、基
板の間隙を均一に保つとともに、シール部だけに設ける
場合よりも、より静電気による貼付きを防止できる液晶
表示素子を、工程を増やすことなく得ることができる。

【００２１】

【発明の実施の形態】図１は、本発明の実施の一形態に
よる液晶表示素子の一部の構成を示す斜視図である。図
２は、図１の切断面線Ｉ−Ｉから見た断面図である。図
３は、図１の切断面線ＩＩ−ＩＩから見た平面図であ
る。図４は、図１の切断面線ＩＩＩ−ＩＩＩから見た平
面図である。該液晶表示素子は、位相差板方式プラスチ
ックＳＴＮ（Super Twisted Nematic）型液晶表示素子
であり、その製造工程において静電気対策を採用してい
る。上側液晶表示素子用基板１上に形成された液晶駆動
用電極であるＩＴＯ電極３の間と、下側液晶表示素子用
基板２上に形成された液晶駆動用電極であるＩＴＯ電極
４の間とに、それぞれ形成された感光性柱状スペーサ５
がそれらの底面の長辺が直交して十字に位置するよう
に、貼合わせて構成されている。該感光性柱状スペーサ
５は、図３および図４に示すように、底面が矩形のブロ
ック状スペーサであり、上下基板において、それぞれ底
面の長辺が画素７と平行になるように各画素間に形成さ
れ、貼合わされたときに十字に位置する。また、図示し
た表示領域の外側でシール材により上下基板１，２が貼
合わされるシール部においても、表示領域と全く同様に
感光性柱状スペーサが形成される。

【００２２】上側および下側液晶表示素子用基板１，２
は、ともにプラスチックなどで構成され、感光性柱状ス
ペーサ５は、ＪＳＲ社製ＪＮＰＣなどの感光性樹脂など
で構成される。なお、ＩＴＯ電極３，４および感光性柱
状スペーサ５が形成された基板上には、図示しない配向
膜が形成されている。

【００２３】図５は、感光性柱状スペーサ５の表面積と
基板面積との関係を説明するための概念図である。下側
液晶表示素子用基板２に形成された感光性柱状スペーサ
５において、その表面積は、対峙する上側液晶表示素子
用基板１に接触する上部分１２の面積と、４つの側面１
３の面積の合計との和である。上側液晶表示素子用基板
１に形成された感光性柱状スペーサ５についても全く同
様である。該感光性柱状スペーサ５は、基板上１ｍｍ²
あたりに総表面積が８７００μｍ²以上となるように配
置され、かつ、底面すなわち上部分１２の短辺が１０μ
ｍ以下で、その長辺は、当該長辺が平行して配置されて
いる画素７の１画素分の辺よりも短く設定される。

【００２４】このように構成されている液晶表示素子の
製造プロセスフローは、ＩＴＯ電極形成工程、フォトリ
ソグラフィ工程、配向膜印刷工程、配向膜ＲＵＢ処理工
程、貼合わせ用シール印刷工程、上下基板の貼合わせ工
程の順で実施される。すなわち、上下基板のセル厚制御
用スペーサは、通常の液晶表示素子の製造プロセスフロ
ーでは、貼合わせ用シール印刷工程の後に実施される上
下基板のセル厚制御用スペーサの散布工程において形成
されるが、本実施形態の製造プロセスフローでは、ＩＴ
Ｏ電極形成後に、フォトリソグラフィ工程において感光
性柱状スペーサ５として先に形成される。

【００２５】前記製造プロセスフローにおいて、配向膜
印刷工程および貼合わせ用シール印刷工程で、静電気が
発生すると、印刷版に液晶表示素子用基板が貼付く不具
合が生じる。この不具合が生じないように、本実施形態
では、前述のように、感光性柱状スペーサ５の形状や基
板上への配置を工夫している。すなわち、感光性柱状ス
ペーサ５は、上部分１２の短辺が１０μｍ以下で、その
長辺は、当該長辺が平行して配置される画素７の１画素
分の辺よりも短く設定されたブロック状スペーサとし
て、基板面１ｍｍ²あたりに総表面積が８７００μｍ²以
上となるように、少なくともシール部に配置される。ま
た、前記ブロック状スペーサは、上下基板に、それぞれ
底面の長辺が画素７と平行になるように各画素間に形成
されている。さらに、それらの底面の長辺が直行して十
字に位置するように貼合わせて構成される。

【００２６】このように設定する意義は以下の通りであ
る。まず、基板上に形成された柱状スペーサは、静電気
を受けないので、製造プロセスにおける静電気による両
基板の貼付きを防止するためには、両基板上に柱状スペ
ーサを形成する必要がある。その際、スペーサの高さ
は、セル厚に対して分割して設定される。

【００２７】また、感光性柱状スペーサ５は、基板面１
ｍｍ²あたりに総表面積が８７００μｍ²未満で設けられ
ると、シール印刷時において静電気の影響を受けて印刷
版に液晶表示素子用基板が貼付いてしまう。

【００２８】また、ブロック状スペーサの上部分１２の
短辺が１０μｍより大きい場合、スペーサ周りの配向が
乱れ、ストライプドメインを発生する。また、その上部
分１２の長辺がそれに平行する１画素の辺よりも大きい
場合、液晶の注入がスムーズに行えない。

【００２９】さらに、このようなブロック状スペーサ
は、少なくともシール部に配置されていなければ、静電
気が発生しやすい貼合わせ用シール印刷工程での静電気
発生を抑えることができない。

【００３０】これらの要件を満足するためには、たとえ
ば、基板上に、短辺５μｍ×長辺３０μｍ×高さ２μｍ
の感光性ブロック状スペーサを基板面１ｍｍ²あたり３
０個配置すると、基板上に形成されたブロック状スペー
サの基板面１ｍｍ²あたりの総表面積が８７００μｍ²と
なる。この１ｍｍ²あたり３０個とする数値的意義は、
以下の通りである。一般的な表示画素１個のサイズは２
５０μｍ×１００μｍである。これは、ＲＧＢの３画素
を、ＳＶＧＡ程度の表示で画素パターンを配置した場合
における一画素のピッチである。表示画素間の線間は２
０μｍ程度である。よって、１ｍｍ²中に存在する表示
画素は約３０画素程度となる。その表示画素ごとに１つ
のブロック状スペーサを配置すると、１ｍｍ²で約３０
個のブロック状スペーサが配置される換算になる。

【００３１】また、プラスチック基板は熱などによって
基板が伸縮みしやすいので、両基板に柱状スペーサが形
成された上下基板を貼合わせる際、一般に用いられる底
面の直径が１０μｍ程度の柱状スペーサでは、対向側の
スペーサとの嵌合がずれて嵌合精度が低下する可能性が
あり、セル厚ムラが生じる。このような嵌合ずれが起こ
らないように、図３および図４に示したように、上下基
板において、ＩＴＯ電極３，４の間に、ブロック状スペ
ーサの底面の長辺がＩＴＯ電極３，４（画素）と平行に
なり、かつ１本のストライプのＩＴＯ電極３，４上で隣
合う画素間に位置するように、ブロック状スペーサを配
置する。そして、上下基板を貼合わせたときに、上下基
板のスペーサの底面の長辺が直行して十字に位置し、対
向側のスペーサとの嵌合ずれを起こすことなく、セル厚
ムラやストライプドメインなどの表示品位の不良が発生
することを回避することができる。

【００３２】（実施例１）３００ｃｍ×４２０ｃｍ角の
プラスチック基板上に、ＩＴＯ電極を形成した後、フォ
トリソグラフィにより、スペーサの上部分（底面）５μ
ｍ×３０μｍ、高さ２．０μｍの感光性ブロック状スペ
ーサを、基板面１ｍｍ²あたり３０個の割合で、図３お
よび図４に示したように、その底面の長辺が画素となる
ストライプ状のＩＴＯ電極に平行となるようにＩＴＯ電
極間に形成し、配向膜印刷時と、貼合わせ用シール印刷
時に静電気量を測定した。

【００３３】（実施例２）スペーサの高さを３．０μｍ
とした以外は、実施例１と全く同様にしてブロック状ス
ペーサを形成し、配向膜印刷時と貼合わせ用シール印刷
時に静電気量を測定した。

【００３４】（実施例３）スペーサの高さを４．０μｍ
とした以外は、実施例１と全く同様にしてブロック状ス
ペーサを形成し、配向膜印刷時と貼合わせ用シール印刷
時に静電気量を測定した。

【００３５】（実施例４）スペーサの高さを４．５μｍ
とした以外は、実施例１と全く同様にしてブロック状ス
ペーサを形成し、配向膜印刷時と貼合わせ用シール印刷
時に静電気量を測定した。

【００３６】（実施例５）スペーサの高さを６．０μｍ
とした以外は、実施例１と全く同様にしてブロック状ス
ペーサを形成し、配向膜印刷時と貼合わせ用シール印刷
時に静電気量を測定した。

【００３７】（実施例６）スペーサの上部分（底面）を
５μｍ×５０μｍとし、かつ高さを２μｍとした以外
は、実施例１と全く同様にしてブロック状スペーサを形
成し、配向膜印刷時と貼合わせ用シール印刷時に静電気
量を測定した。

【００３８】（実施例７）スペーサの上部分を５μｍ×
５０μｍとし、かつ高さを４μｍとした以外は、実施例
１と全く同様にしてブロック状スペーサを形成し、配向
膜印刷時と貼合わせ用シール印刷時に静電気量を測定し
た。

【００３９】（実施例８）スペーサの上部分を１０μｍ
×３０μｍとし、かつ高さを２μｍとした以外は実施例
１と全く同様にしてブロック状スペーサを形成し、静電
気量を測定した。

【００４０】（実施例９）スペーサの上部分を１０μｍ
×３０μｍとし、かつ高さを４μｍとした以外は実施例
１と全く同様にしてブロック状スペーサを形成し、配向
膜印刷時と貼合わせ用シール印刷時に静電気量を測定し
た。

【００４１】（比較例１）感光性スペーサを使用せず、
通常の製造プロセスのフローに従い、プラスチック基板
上にＩＴＯ電極を形成後、配向膜印刷時と、貼合わせ用
シール印刷時に、静電気量を測定した。

【００４２】（比較例２）スペーサの上部分を５μｍ×
１５μｍとし、かつ高さを２μｍとした以外は、実施例
１と全く同様にしてブロック状スペーサを形成し、配向
膜印刷時と貼合わせ用シール印刷時に静電気量を測定し
た。

【００４３】（比較例３）スペーサの上部分を５μｍ×
１５μｍとし、かつ高さを４μｍとした以外は、実施例
１と全く同様にしてブロック状スペーサを形成し、配向
膜印刷時と貼合わせ用シール印刷時に静電気量を測定し
た。

【００４４】（比較例４）スペーサの上部分が１０μｍ
×１０μｍで高さが６μｍの角柱状スペーサとした以外
は、実施例１と同様にしてスペーサを形成し、配向膜印
刷時と貼合わせ用シール印刷時に静電気量を測定した。

【００４５】（比較例５）図６は、上側液晶表示素子用
基板１上での円柱状スペーサ１５の配置状態を示す平面
図である。図７は、下側液晶表示素子用基板２上での円
柱状スペーサ１５の配置状態を示す平面図である。前述
のように、プラスチック基板は熱などによって基板が伸
縮みしやすいので、両基板に柱状スペーサが形成された
上下基板を貼合わせる際、一般に用いられる底面の直径
が１０μｍ程度の柱状スペーサでは、対向側のスペーサ
との嵌合がずれて嵌合精度が低下する可能性があり、セ
ル厚ムラが生じる。このような嵌合ずれが起こらないよ
うに、上下基板上には、セル厚に等しい高さの円柱状ス
ペーサを、図６および図７に示すように表示画素２個に
対して１個となるようにクシバ状に、基板面１ｍｍ²あ
たり１５個設ける。上下基板の貼合わせ時には、各基板
上に形成された円柱状スペーサは対向する基板と接し、
嵌合ずれを防止している。

【００４６】プラスチック基板上に、ＩＴＯ電極を形成
した後、フォトリソグラフィにより、スペーサの上部分
（底面）の直径１０μｍ、高さ６μｍの感光性円柱状ス
ペーサを、基板面１ｍｍ²あたり１５個の割合で、図６
および図７に示したように、対向する基板と接するよう
にＩＴＯ電極間に形成し、配向膜印刷時と、貼合わせ用
シール印刷時に静電気量を測定した。

【００４７】（比較例６）スペーサの上部分の直径を１
５μｍとした以外は、比較例５と全く同様にして円柱状
スペーサを形成し、配向膜印刷時と貼合わせ用シール印
刷時に静電気量を測定した。

【００４８】（比較例７）スペーサの高さを１．５μｍ
とした以外は、実施例１と全く同様にしてブロック状ス
ペーサを形成し、配向膜印刷時と、貼合わせ用シール印
刷時に静電気量を測定した。

【００４９】（比較例８）スペーサの上部分を１５μｍ
×３０μｍとした以外は、実施例１と全く同様にしてブ
ロック状スペーサを形成し、配向膜印刷時と貼合わせ用
シール印刷時に静電気量を測定した。

【００５０】（比較例９）スペーサの上部分を１５μｍ
×３０μｍとし、かつ高さを４μｍとした以外は、実施
例１と全く同様にしてブロック状スペーサを形成し、配
向膜印刷時と貼合わせ用シール印刷時に静電気量を測定
した。

【００５１】（比較例１０）スペーサの上部分を２０μ
ｍ×３０μｍとした以外は、実施例１と全く同様にして
ブロック状スペーサを形成し、配向膜印刷時と貼合わせ
用シール印刷時に静電気量を測定した。

【００５２】（比較例１１）スペーサの上部分を２０μ
ｍ×３０μｍとし、かつ高さを４μｍとした以外は、実
施例１と全く同様にしてブロック状スペーサを形成し、
配向膜印刷時と貼合わせ用シール印刷時に静電気量を測
定した。

【００５３】（比較例１２）スペーサの上部分の直径を
２０μｍとした以外は、比較例５と全く同様にして円柱
状スペーサを形成し、配向膜印刷時と貼合わせ用シール
印刷時に静電気量を測定した。

【００５４】（評価方法）実施例１〜９および比較例１
〜１２の静電気量測定において、感光性柱状スペーサの
高さ、総表面積および液晶表示素子基板への静電気量
と、基板貼付きとの関係を評価した結果を表１に示す。
なお、表面積は、ブロック状スペーサの場合、図５に示
したように、対峙する基板に接触する上部分１２の面積
と、４つの側面１３の面積の合計との和とする。円柱状
スペーサの表面積は、対峙する基板に接触する上部分面
積と、周方向の側面面積との和とする。

【００５５】また実施例１〜３，６〜９および比較例８
〜１２において静電気量測定試験を実施したプラスチッ
ク基板を用い、両基板を貼合わせ、表示品位などを確認
するために、図３，４，６，７に示したようにして液晶
表示素子を作製し、その評価結果を表２に示す。なお、
液晶表示素子のセル厚は、表示品位および応答速度の観
点から、すべての実施例および比較例について６μｍと
した。

【００５６】

【表１】

【００５７】

【表２】

【００５８】（評価結果）表１から、配向膜印刷時に静電気量が１．３ｋＶ以上である比
較例１や、シール印刷時に静電気量が１．０ｋＶ以上で
ある比較例１、〜７では、図１１に示したように、印刷
版に液晶表示素子用基板が貼付くことが確認された。プラスチック基板上に感光性スペーサを形成しない
通常の製造フローのプロセスで作製された比較例１の基
板は、配向膜印刷版に静電気によって基板が貼付き工程
不具合を発生した。プラスチック基板上に、感光性スペーサを、直径１
５μｍ以下の円柱状で形成した比較例５，６は、シール
材印刷版に基板が貼付いた。プラスチック基板上のブロック状スペーサ１ｍｍ²
あたりの総表面積が、８７００μｍ²未満の比較例１〜
７では、シール材印刷版に静電気によって基板が貼付
き、工程不具合を発生した。

【００５９】以上の結果から、実施例１〜９のように、
総表面積が８７００μｍ²以上のブロック状スペーサ
は、工程プロセスのフローにおいて、配向膜印刷時の静
電気量が１．３ｋＶ以上で、シール印刷時の静電気量が
１．０ｋＶ以上となり、静電気による印刷版への基板の
貼付きを防止することができることが判った。

【００６０】表２から、プラスチック上下基板に、狭持される感光性スペー
サが、図６および図７のように直径２０μｍの円柱状
で、形成された比較例１２の２枚の基板を用いて作製し
た液晶表示素子は、対向側基板が柱状スペーサの応力で
ひずみ、セル厚ムラが発生した。プラスチック上下基板に、狭持される感光性スペー
サが、図３および図４のように短辺の長さが１５μｍ以
上のブロック状で、形成された比較例８〜１１の基板を
用いて作製した液晶表示素子は、ブロック状スペーサが
スペーサ周り部分の液晶の配向を乱し、コントラストの
低下を招くとともに、ストライプドメインを発生した。プラスチック上下基板上にブロック状に感光性スペ
ーサを形成した実施例１〜３，６〜９の基板が貼合わさ
れた液晶表示素子は、上下基板のスペーサと各々対峙す
る基板のスペーサとの嵌合精度が優れ、良好な表示品位
を有していた。ブロック状スペーサ周りの液晶の配向状態は、スペ
ーサの表面積が小さくなるほど良好であった。実施例２
と実施例４とを組合わせた設定および実施例３同士を組
合わせた設定が最も良好な表示状態を有していた。

【００６１】以上の結果から、プラスチック基板の組合
わせを用いてセル厚が６μｍとなるように作製された液
晶表示素子においては、実施例１〜３，６〜９のよう
に、総表面積が８７００μｍ２以上のブロック状で、か
つ、その底面の短辺が１０μｍ以下、長辺が１画素分の
辺より短いスペーサが対峙するように上下基板に形成さ
れたもの良好な表示品位を有することが判った。

【００６２】

【発明の効果】本発明によれば、上下のプラスチック基
板上に設けた柱状スペーサを、ブロック状とし、少なく
ともシール部の基板上に１ｍｍ²あたり総表面積８７０
０μｍ²以上で、かつ、底面の短辺が１０μｍ以下で長
辺が平行対峙する側の１画素の辺よりも短いことによっ
て、工程プロセスのフローで静電気の影響で液晶表示素
子用プラスチック基板が印刷版に貼付くことがなく、安
定して生産できるという効果がある。特に、シール材の
形成がスクリーン印刷によって行われる液晶表示素子に
適用する場合に有用である。

【００６３】また、ブロック状スペーサを小さくするこ
とによって、液晶の配向への悪影響が少なく、かつ、液
晶注入工程での時間短縮が図れる。

【００６４】また、ブロック状スペーサを上下基板貼付
けの際に互いの上底面が十字に位置するように対峙させ
ることによって、セル厚制御が均一に実施され、表示品
位の向上が確認されるという効果があり、セル厚制御の
均一性が向上したプラスチック液晶表示素子は、中間調
表示や最適電圧表示の表示ムラの発生を極力抑える効果
が得られる。

【００６５】さらに、ブロック状スペーサに、間隙を均
一に保つスペーサとしての役割を兼ねさせることによっ
て、工数を増やすことなく、従来と同様の工程で液晶表
示素子を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態による液晶表示素子の一
部の構成を示す斜視図である。

【図２】図１の切断面線Ｉ−Ｉから見た断面図である。

【図３】図１の切断面線ＩＩ−ＩＩから見た平面図であ
る。

【図４】図１の切断面線ＩＩＩ−ＩＩＩから見た平面図
である。

【図５】感光性柱状スペーサ５の表面積と基板面積との
関係を説明するための概念図である。

【図６】上側液晶表示素子用基板１上での円柱状スペー
サ１５の配置状態を示す平面図である。

【図７】下側液晶表示素子用基板２上での円柱状スペー
サ１５の配置状態を示す平面図である。

【図８】柱状スペーサが形成された従来の液晶表示素子
の構成を示す斜視図である。

【図９】プラスチックビーズスペーサが形成された従来
の液晶表示素子の構成を示す断面図である。

【図１０】柱状スペーサが形成された従来の液晶表示素
子の構成を示す断面図である。

【図１１】液晶表示素子の製造工程において印刷版に基
板が貼付いた状態を示す断面図である。

【符号の説明】

１上側液晶表示素子用基板２下側液晶表示素子用基板３，４ＩＴＯ電極５感光性柱状スペーサ７画素１２上部分１３側面

Claims

【特許請求の範囲】

【請求項１】一対のプラスチック基板がシール材によ
ってシール部で貼合わされてなる液晶表示素子におい
て、前記一対のプラスチック基板の各々は、少なくとも順
次、柱状スペーサ、配向膜が形成されてなり、前記柱状スペーサは、ブロック状で、基板面１ｍｍ²あ
たりの総表面積が８７００μｍ²以上で画素に平行し
て、少なくともシール部に設けられ、かつ、その底面の
短辺が１０μｍ以下で、長辺が平行対峙する側の１画素
の辺よりも短いことを特徴とする液晶表示素子。
【請求項２】前記ブロック状スペーサは、短辺が５μ
ｍで、長辺が３０μｍであり、高さが２μｍ〜４μｍで
あることを特徴とする請求項１記載の液晶表示素子。
【請求項３】各基板に設けられたブロック状スペーサ
が、それらの底面の長辺が直行して十字に重なって対峙
するように、一対の基板が貼合わされてなることを特徴
とする請求項１または２記載の液晶表示素子。
【請求項４】前記ブロック状スペーサが、一対のプラ
スチック基板の間隙を均一に保つためのスペーサとし
て、表示領域に設けられていることを特徴とする請求項
１〜４のうちのいずれか１記載の液晶表示素子。