KR100670991B1 - 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치 - Google Patents

반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치 Download PDF

Info

Publication number
KR100670991B1
KR100670991B1 KR1020050056778A KR20050056778A KR100670991B1 KR 100670991 B1 KR100670991 B1 KR 100670991B1 KR 1020050056778 A KR1020050056778 A KR 1020050056778A KR 20050056778 A KR20050056778 A KR 20050056778A KR 100670991 B1 KR100670991 B1 KR 100670991B1
Authority
KR
South Korea
Prior art keywords
region
concentration region
high concentration
resist
low concentration
Prior art date
Application number
KR1020050056778A
Other languages
English (en)
Other versions
KR20060048671A (ko
Inventor
히로시 세라
츠카사 에구치
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060048671A publication Critical patent/KR20060048671A/ko
Application granted granted Critical
Publication of KR100670991B1 publication Critical patent/KR100670991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 LDD 또는 GOLD 구조를 갖는 반도체 장치의 제조 공정을 간략화하는 방법을 제공하는 것을 과제로 한다.
본 발명은 반도체 장치의 제조 방법으로서, 반도체층 위에 소스측 고농도 영역 및 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 소스측 저농도 영역, 드레인측 저농도 영역 및 채널 영역에 대응하는 레지스트의 막 두께보다 얇게 형성하는 공정과, 레지스트를 마스크로 하여 반도체층을 소정 패턴으로 에칭하는 동시에, 반도체층에 고농도 불순물을 주입하여, 소스측 고농도 영역 및 드레인측 고농도 영역을 형성하는 공정을 갖는다.
반도체 장치, LDD, GOLD

Description

반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치{SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURING THE SAME, AND ELECTRO-OPTICAL DEVICE}
도 1은 본 실시예의 액정 장치의 등가회로도.
도 2는 본 실시예의 액정 장치의 TFT 어레이 기판의 일 화소를 확대하여 나타내는 평면도.
도 3은 도 2에 나타낸 액정 장치의 A-A'선에 따른 단면도.
도 4의 (a)∼(c)는 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 5의 (a)∼(c)는 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 6의 (a)∼(d)는 제 2 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 7의 (a)∼(c)는 제 3 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 8의 (a) 및 (b)는 제 4 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 9의 (a) 및 (b)는 제 5 실시예의 반도체 장치의 제조 방법을 나타내는 도 면.
도 10의 (a) 및 (b)는 제 6 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 11은 제 7 실시예의 반도체 장치의 개략 구성을 나타내는 평면도.
도 12의 (a) 및 (b)는 제 7 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 13의 (a) 및 (b)는 제 7 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 14의 (a) 및 (b)는 제 7 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 15의 (a) 및 (b)는 제 7 실시예의 반도체 장치의 제조 방법을 나타내는 도면.
도 16의 (a) 및 (b)는 제 7 실시예의 변형예의 반도체 장치의 제조 방법을 나타내는 도면.
도 17의 (a) 및 (b)는 제 7 실시예의 변형예의 반도체 장치의 제조 방법을 나타내는 도면.
도 18의 (a) 및 (b)는 제 7 실시예의 변형예의 반도체 장치의 제조 방법을 나타내는 도면.
도 19의 (a) 및 (b)는 제 7 실시예의 변형예의 반도체 장치의 제조 방법을 나타내는 도면.
도 20은 본 발명의 전자 기기의 일례를 나타내는 사시도.
*도면의 주요 부분에 대한 부호의 설명*
14a, 44, 74 : 다결정 반도체막
16, 46, 76 : 포토레지스트
18, 48, 78 : 소스측 고농도 영역
19, 49, 79 : 드레인측 고농도 영역
20, 50, 80 : 채널 영역
22, 52 : 게이트 절연막
24a, 54, 84 : 게이트 전극
26, 56, 86 : 소스측 저농도 영역
27, 57, 87 : 드레인측 저농도 영역
L : 채널 길이
본 발명은 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치에 관한 것이다.
액정 장치, 유기 일렉트로루미네선스(EL) 장치, 플라즈마 디스플레이 등의 전기 광학 장치에서, 매트릭스 형상으로 배치된 다수의 화소를 화소마다 구동하기 위해, 각 화소에 박막 반도체 장치인 TFT(Thin film transistor)를 설치한 액티브 매트릭스형 전기 광학 장치가 널리 이용되고 있다. 상기 TFT는 비결정 실리콘 또는 다결정 실리콘을 채널 영역으로 하는 것이 일반적이다. 특히 저온 프로세스만으로 제조되는 다결정 실리콘 TFT는 전자 또는 정공이 큰 전계 이동도를 갖기 때문에, 상기 액정 장치, 유기 EL 장치 등의 전기 광학 장치에 널리 채용되고 있다.
TFT로서는, LDD(Lightly Doped Drain) 구조를 갖는 TFT 및 GOLD(Gate-drain Overlapped LDD) 구조를 갖는 TFT가 널리 알려져 있다. LDD 구조를 갖는 TFT는 게이트 전극의 바로 아래 영역의 외측 영역에 대응하는 다결정 실리콘층에 저농도 불순물 영역을 형성하고, 그 외측 영역에 소스 영역 및 드레인 영역으로 되는 고농도 불순물 영역을 형성한 구조를 갖고 있어, 오프 전류값을 억제하는 효과가 있다. 한편, GOLD 구조를 갖는 TFT는 상기 LDD 구조의 저농도 불순물 영역을 게이트 전극의 단부 바로 아래 영역까지 오버랩하여 형성한 구조를 갖고 있어, 핫캐리어 현상을 억제하는 효과가 있다.
상기 LDD 및 GOLD 구조를 갖는 TFT를 형성하는 방법으로서는, 회절 격자 패턴을 갖는 포토마스크 등을 사용하여, 중앙부로부터 단부(端部)에 막 두께가 얇은 영역을 갖는 레지스트 패턴을 형성하고, 도전막을 에칭하여 중앙부로부터 단부에 막 두께가 얇은 영역을 갖는 게이트 전극을 형성하며, 이 게이트 전극을 마스크로 하여 반도체층에 불순물을 주입함으로써 LDD 구조를 갖는 TFT를 형성하는 방법이 개시되어 있다(예를 들어 특허문헌 1).
[특허문헌 1] 일본국 공개특허2002-151523호 공보
그런데, 상기 특허문헌 1에 개시된 LDD 및 GOLD 구조를 갖는 TFT 형성 방법에서는, 상기 레지스트 패턴을 마스크로 하여 게이트 전극의 양단부를 잔막(殘膜) 두께가 초기막 두께의 5∼30%로 되도록 건식 에칭하고, 이 게이트 전극을 마스크로 하여 반도체층에 저농도 불순물 영역을 형성한다.
그러나, 상기 LDD 및 GOLD 구조를 갖는 TFT 형성 방법에서는, 게이트 전극의 막 두께를 소정의 두께로 제어하기 위해, 건식 에칭의 선택비를 고려해야만 하여, 게이트 전극의 가공이 복잡해진다는 문제가 있었다. 또한, 건식 에칭할 때에는, 상술한 바와 같이 게이트 전극의 막 두께를 제어하기 위해 선택비를 고려하여 에칭하지만, 이 원하는 선택비로 하기 위해, 게이트 전극을 구성하는 재료, 에칭액 등의 선택에 제한이 부과된다는 문제가 있었다.
본 발명은 상기 과제를 감안하여 안출된 것으로서, 그 목적은 LDD 또는 GOLD 구조를 갖는 반도체 장치의 제조 공정을 간략화하는 방법을 제공함에 있다.
본 발명은, 상기 과제를 해결하기 위해, 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서, 기판 위에 반도체막을 형성하는 공정과, 상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과, 상기 레지스트를 마 스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 동시에, 상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정과, 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보다 저농도의 불순물을 주입하여, 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역을 형성하는 공정을 갖는 것을 특징으로 한다.
본원 발명의 제조 방법에 의해 제조한 반도체 장치는 소위 LDD 구조를 갖는 반도체 장치이며, 오프 전류값이 작다는 특성을 갖고 있다.
종래, LDD 구조를 갖는 반도체 장치는 일반적으로 포토리소그래피 공정을 3회 행함으로써 형성한다. 예를 들어 반도체층을 소정 형상으로 에칭하기 위한 마스크를 형성할 때에 상기 공정을 행하고, 또한 게이트 전극을 소정 형상으로 패터닝하기 위한 마스크를 형성할 때에 상기 공정을 2회 행하고 있다.
이것에 대하여, 본원 발명에서는 레지스트를 반도체층 위에 직접적으로 형성한 후, 이 레지스트의 소스 및 드레인측 고농도 영역에 대응하는 막 두께를 포토리소그래피법에 의해 소정 형상으로 얇게 형성한다. 이것에 의해, 상기 레지스트를 마스크로 하여 반도체층을 소정 형상으로 에칭하는 동시에, 다시 상기 레지스트를 마스크로 하여 소정 농도의 불순물을 상기 반도체층에 주입할 수 있다. 즉, 1회의 포토리소그래피 공정에 의해 형성한 소정 형상의 레지스트를 반도체층의 에칭과 불 순물 주입의 양 공정에 병용(倂用)할 수 있다. 그 때문에, 게이트 전극을 소정 형상으로 패터닝하는 공정과 더불어 2회의 포토리소그래피 공정에 의해 LDD 구조를 갖는 반도체 장치를 형성할 수 있다. 따라서, 종래법과 비교하여 포토리소그래피 공정을 1회 삭감할 수 있다. 또한, 포토리소그래피 공정에 부수되는 공정 예를 들어 레지스트 박리 등의 공정에 대해서도 동시에 삭감할 수 있다.
또한, 포토레지스트를 마스크로 하여 반도체층에 직접적으로 불순물 주입을 행하기 때문에, 반도체층 위에 형성되는 게이트 절연막을 통하지 않고 불순물을 주입할 수 있다. 따라서, 불순물 조사에 의한 게이트 절연막으로의 손상을 회피할 수 있어, 절연성을 확보한 신뢰성이 높은 게이트 절연막을 제공할 수 있다.
또한, 본원 발명에서는 상기 레지스트를 마스크로 하여 소스 및 드레인측 고농도 영역을 형성하고, 상기 게이트 전극을 마스크로 하여 소스 및 드레인측 저농도 영역을 형성하고 있기 때문에, 모든 불순물 영역을 자기 정합적(self-align)으로 형성할 수 있다.
또한, 상기 반도체층을 소정 형상으로 패터닝하기 전에, 반도체층에 형성하는 소스 및 드레인측 고농도 영역의 위치를 설정할 수 있다. 따라서, 반도체층에 불순물을 주입하여 소스 및 드레인측 고농도 영역을 형성할 때에, 마스크와 반도체층의 위치 맞춤을 행할 필요가 없어, 고정밀도로 상기 영역을 반도체층에 형성할 수 있다.
또한, 반도체 장치의 제조 방법의 상기 레지스트 형성 공정에서, 노광 시에, 국소적으로 투과율이 다른 포토마스크를 사용함으로써, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 상기 레지스트의 막 두께를 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 것도 바람직하다.
이러한 구성에 의하면, 포토리소그래피 공정에서, 마스크 또는 레티클(reticle)을 투과하는 노광광의 광 강도를 제어하여 레지스트를 노광 및 현상 처리할 수 있다. 즉, 하프톤(halftone) 노광이 가능해진다. 이것에 의해, 레지스트의 막 두께를 소정의 막 두께로 제어하여 형성할 수 있다. 따라서, 상기 레지스트의 막 두께를 변화시킴으로써, 반도체층에 고농도, 저농도, 또는 비(非)불순물 영역을 선택 제어하여 형성할 수 있다.
또한, 반도체 장치의 제조 방법의 상기 레지스트 형성 공정에서, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 50㎚∼200㎚로 형성하는 것도 바람직하다.
이러한 구성에 의하면, 이온 주입 장치에 의해 반도체층에 조사된 고농도의 불순물이 고농도의 상태를 유지하여 레지스트를 통과할 수 있다. 따라서, 반도체층에 고농도 불순물로 구성되는 소스 및 드레인 영역을 형성할 수 있다.
또한, 반도체 장치의 제조 방법의 상기 고농도 불순물 영역 형성 공정에서, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 부분의 상기 반도체막을 노출시켜 상기 반도체막에 상기 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖는 것도 바람 직하다.
레지스트를 반도체층 위에 성막할 경우, 반도체층 위에 균일하게 레지스트를 성막하는 것이 곤란하다. 이것에 의해, 레지스트 표면이 평탄하지 않기 때문에 반도체층에 균일하게 불순물이 주입되지 않을 경우가 있다. 이것에 대하여, 본원 발명에 의하면, 고농도의 불순물을 주입하는 반도체층 영역이 노출되어 있기 때문에, 노출된 평탄한 반도체층에 직접적으로 불순물을 주입할 수 있다. 이것에 의해, 반도체층에 불순물을 균일하게 주입할 수 있다.
또한, 상기 제조 방법에 의해 제조된 반도체 장치로서, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역이 상기 반도체막의 단부로부터 동일한 영역 폭으로 형성되고, 상기 반도체막의 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역의 막 두께가 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역의 막 두께보다도 얇은 것도 바람직하다.
이러한 구성에 의하면, 소스 및 드레인측 고농도 영역이 반도체층의 단부로부터 동일한 영역 폭으로 형성되어 있기 때문에, 소정의 전기적 특성을 갖는 반도체 장치를 얻을 수 있다.
상기 반도체층의 단부로부터 동일한 영역 폭으로 소스측 및 드레인측 고농도 영역이 형성되는 이유로서는, 본원 발명에서는 반도체층 위에 레지스트를 성막한 후, 이 레지스트에 포토리소그래피 공정에 의한 하프톤 노광을 실시함으로써, 불순물 주입되는 반도체 영역에 대응하는 레지스트 영역을 미리 형성한다. 즉, 레지스트의 얇게 형성한 영역이 반도체층에서의 소스 및 드레인측 고농도 영역으로 된다. 그리고, 이 레지스트를 마스크로 하여 상기 반도체층을 소정 형상으로 에칭하고, 그 후, 반도체층에 불순물을 주입한다. 따라서, 반도체층을 소정 형상으로 에칭하기 전이기 때문에, 반도체층의 폭에 관계없이, 즉, 위치 맞춤하지 않고, 자기 정합적(self-align)으로 소스 및 드레인측 고농도 영역을 형성할 수 있다. 또한, 레지스트의 가공 시에, 레지스트의 얇게 형성하는 영역을 레지스트의 단부로부터 동일한 영역 폭으로 형성함으로써, 반도체층에 형성되는 소스 및 드레인측 고농도 영역의 반도체층 단부로부터 동일한 영역 폭으로 제어할 수 있다.
또한, 소스측 및 드레인측 고농도 영역의 반도체층의 막 두께가 얇아지는 이유로서는, 일반적으로 반도체층 중에 고농도의 불순물이 주입되어 있으면, 이 고농도 불순물 영역은 비불순물 영역에 비하여 에칭 레이트가 빠르다는 특성을 갖는다. 또한, 반도체층 위에 게이트 절연막을 성막할 때에는, 반도체층 위에 미리 불산(강산) 처리를 실시하는 것이 일반적이다. 따라서, 고농도 불순물이 주입된 반도체층은 다른 비불순물 영역에 비하여 불산의 에칭 레이트가 빠르기 때문에, 소스측 및 드레인측 고농도 영역의 반도체층의 막 두께는 다른 영역의 막 두께에 비하여 얇아진다. 이 반도체층의 막 두께가 얇게 형성되는 소스 및 드레인측 고농도 영역은 반도체층의 양단부로부터 동일한 영역 폭으로 형성된다.
또한, 본 발명의 반도체 장치의 제조 방법은, 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서, 기판 위에 반도체막을 형성하는 공정과, 상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과, 상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정과, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과, 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보다 저농도의 불순물을 주입하여, 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역을 형성하는 공정을 가지며, 상기 에칭 공정에서, 막 두께를 두껍게 형성한 상기 레지스트 아래쪽의 상기 반도체막에 상기 고농도 불순물이 주입된 불순물 영역이며, 또한 상기 채널 영역의 채널 길이에 평행하게 연장되는 불순물 영역의 상기 반도체막을 제거하는 것을 특징으로 한다.
이 방법에 의하면, 적어도 채널 영역의 채널 길이에 평행하게 연장되는 불순물 영역을 에칭 처리에 의해 제거한다. 이것에 의해, 상기 불순물 영역을 경로(path)로 한 소스 영역으로부터 드레인 영역으로의 전하 누설을 방지할 수 있다. 따라서, 게이트 전극을 온/오프함으로써, 반도체 장치의 정확한 스위칭이 가능해진다.
또한, 본 발명은 상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치 로서, 상기 소스측 고농도 영역과 상기 드레인측 고농도 영역의 폭은 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역의 폭 이하인 것을 특징으로 한다.
이 구성에 의하면, 막 두께를 두껍게 형성한 레지스트 바로 아래의 불순물 영역을 확실하게 제거할 수 있다. 이것에 의해, 상기 불순물 영역을 경로로 한 소스 영역으로부터 드레인 영역으로의 전하 누설을 방지할 수 있다. 따라서, 게이트 전극을 온/오프함으로써, 반도체 장치의 정확한 스위칭이 가능해진다.
또한, 본원 발명은 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서, 기판 위에 반도체막을 형성하는 공정과, 상기 반도체막 위에 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 동시에, 상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과, 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 위에 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 저농도 불순물보다 고농도의 불순물을 주입하 여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖는 것을 특징으로 한다.
본원 발명의 제조 방법에 의해 제조한 반도체 장치는 소위 GOLD 구조를 갖는 반도체 장치이며, 핫캐리어 대책 효과가 우수하다는 특성을 갖고 있다.
이러한 구성에 의하면, 레지스트를 반도체층 위에 직접적으로 형성한 후, 이 레지스트의 소스 및 드레인측 저농도 영역 또는 저농도 영역 및 고농도 영역에 대응하는 막 두께를 포토리소그래피법에 의해 소정 형상으로 얇게 형성한다. 이것에 의해, 상기 레지스트를 마스크로 하여 반도체층을 소정 형상으로 에칭하는 동시에, 다시 상기 레지스트를 마스크로 하여 소정 농도의 불순물을 상기 반도체층에 주입할 수 있다. 즉, 1회의 포토리소그래피 공정에 의해 형성한 소정 형상의 레지스트를 반도체층의 에칭과 불순물 주입의 양 공정에 병용할 수 있다. 그 때문에, 게이트 전극을 소정 형상으로 패터닝하는 공정과 더불어 2회의 포토리소그래피 공정에 의해 GOLD 구조를 갖는 반도체 장치를 형성할 수 있다. 따라서, 종래법과 비교하여 포토리소그래피 공정을 1회 삭감할 수 있다. 또한, 포토리소그래피 공정에 부수되는 공정 예를 들어 레지스트 박리 등의 공정에 대해서도 동시에 삭감할 수 있다.
또한, 반도체 장치의 제조 방법의 상기 레지스트 형성 공정에서, 노광 시에, 국소적으로 투과율이 다른 포토마스크를 사용함으로써, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 것도 바람직하다.
이러한 구성에 의하면, 포토리소그래피 공정에서, 마스크 또는 레티클을 투과하는 노광광의 광 강도를 제어하여 레지스트를 노광 및 현상 처리할 수 있다. 즉, 하프톤 노광이 가능해진다. 이것에 의해, 레지스트의 막 두께를 소정의 막 두께로 제어하여 형성할 수 있다. 따라서, 상기 레지스트의 막 두께를 변화시킴으로써, 반도체층에 고농도, 저농도, 또는 비불순물 영역을 선택 제어하여 형성할 수 있다.
또한, 반도체 장치의 제조 방법의 상기 레지스트 형성 공정에서, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 50㎚∼200㎚로 형성하는 것도 바람직하다.
이러한 구성에 의하면, 이온 주입 장치에 의해 반도체층에 조사된 저농도의 불순물이 저농도의 상태를 유지하여 레지스트를 통과할 수 있다. 따라서, 반도체층에 고농도 불순물로 구성되는 소스 및 드레인 영역을 형성할 수 있다.
또한, 반도체 장치의 제조 방법의 상기 저농도 불순물 영역 형성 공정에서, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과, 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 드레인측 저농도 영역 및 상기 소스측 저농도 영역에 대응하는 부분의 상기 반도체막을 노출시켜 상기 반도체막에 상기 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정을 갖는 것도 바람직하다.
레지스트를 반도체층 위에 성막할 경우, 반도체층 위에 균일하게 레지스트를 성막하는 것이 곤란하다. 이것에 의해, 레지스트 표면이 평탄하지 않기 때문에 반 도체층에 균일하게 불순물이 주입되지 않을 경우가 있다. 이것에 대하여, 본원 발명에 의하면, 저농도의 불순물을 주입하는 반도체층의 영역이 노출되어 있기 때문에, 노출된 평탄한 반도체층에 직접적으로 불순물을 주입할 수 있다. 이것에 의해, 반도체층에 불순물을 균일하게 주입할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은, 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서, 기판 위에 반도체막을 형성하는 공정과, 상기 반도체막 위에 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과, 상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과, 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 위에 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 저농도 불순물보다 고농도의 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 가지며, 상기 에칭 공정에서, 막 두께를 두껍게 형성한 상기 레지스트 아래쪽의 상기 반도체막에 상기 저농도 불순물이 주입된 불순물 영역이며, 또한 상기 채널 영역의 채널 길이에 평행하게 연장되는 불순물 영역의 상기 반도체막을 제거하는 것을 특징으로 한다.
이 방법에 의하면, 적어도 채널 영역의 채널 길이에 평행하게 연장되는 불순물 영역을 에칭 처리에 의해 제거한다. 이것에 의해, 상기 불순물 영역을 경로로 한 소스 영역으로부터 드레인 영역으로의 전하 누설을 방지할 수 있다. 따라서, 게이트 전극을 온/오프함으로써, 반도체 장치의 정확한 스위칭이 가능해진다.
또한, 본 발명은 상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치로서, 상기 소스측 고농도 영역과 상기 드레인측 고농도 영역의 폭은 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역의 폭 이하인 것을 특징으로 한다.
이 구성에 의하면, 막 두께를 두껍게 형성한 레지스트 바로 아래의 불순물 영역을 확실하게 제거할 수 있다. 이것에 의해, 상기 불순물 영역을 경로로 한 소스 영역으로부터 드레인 영역으로의 전하 누설을 방지할 수 있다. 따라서, 게이트 전극을 온/오프함으로써, 반도체 장치의 정확한 스위칭이 가능해진다.
또한, 본원 발명은 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서, 기판 위에 상기 반도체막을 형성하는 공정과, 상기 반도체막 위에 중앙이 평탄부이며 양단이 테이퍼부로 되도록 레지스트를 형성하는 공정과, 상기 레지스트의 테이퍼부를 통하여 상기 반도체막에 고농도 불순물을 주입하고, 상기 반도체막에 농도 구배 영역 및 상기 채널 영역을 형성하는 공정과, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과, 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 위에 상기 채널 영역 또는 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 상기 게이트 전극을 형성하는 공정을 갖는 것을 특징으로 한다.
이러한 구성에 의하면, 레지스트를 테이퍼 형상으로 형성하고 있기 때문에, 반도체층의 단부로부터 채널 영역으로의 막 두께 증가에 따라, 주입하는 불순물은 막 두께에 반비례하는 농도 구배를 갖는다. 즉, 반도체층의 단부로부터 채널 영역을 향하여 서서히 불순물 농도가 저하된다. 따라서, 상기 테이퍼 형상의 레지스트를 사용함으로써 1회의 불순물 주입에 의해 소정의 농도 구배를 갖는 불순물 영역 예를 들어 소스 및 드레인 고농도 불순물 영역, 소스 및 드레인 저농도 불순물 영역을 반도체층에 형성할 수 있다.
또한, 상기 반도체 장치의 제조 방법에서, 상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 반도체 장치와, 상기 채널 영역 및 상기 농도 구배 영역의 적어도 일부에 대응하는 위치에 게이트 전극을 형성하는 반도체 장치를 동일 기판 위에 형성하는 것도 바람직하다.
이렇게 LDD 및 GOLD 구조를 갖는 반도체 장치의 형성에서, 불순물 주입 시의 마스크로서 테이퍼 형상 마스크를 사용함으로써, 1회의 불순물 주입에 의해 동일 기판 위에 LDD 및 GOLD 구조를 갖는 반도체 장치를 형성할 수 있다. 또한, LDD 및 GOLD 구조를 갖는 반도체 장치의 불순물 영역을 모두 자기 정합적으로 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
또한, 상기 반도체 장치의 제조 방법에서, 중앙이 평탄부이며 양단이 테이퍼부인 상기 레지스트를 사용하여 형성하는 반도체 장치와, 불순물을 주입하는 영역의 막 두께가 얇게 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치를 동일 기판 위에 형성하는 것도 바람직하다.
이렇게 LDD 구조를 갖는 반도체 장치의 형성에서 마스크로서 소스측 및 드레인측 고농도 영역에 대응하는 레지스트를 얇게 형성한 마스크를 사용하고, GOLD 구조를 갖는 반도체 장치의 형성에서 마스크로서 테이퍼 형상 마스크를 사용함으로써, 종래의 방법과 비교하여 포토리소그래피 공정의 횟수를 삭감하여 동일 기판 위에 LDD 및 GOLD 구조를 갖는 반도체 장치를 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
또한, 본원 발명은 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서, 기판 위에 상기 반도체막을 형성하는 공정과, 상기 반도체막 위에, 나중에 채널 영역으로 되는 중앙이 평탄부이고, 나중에 고농도 주입 영역으로 되는 단부의 막 두께가 상기 평탄부보다도 얇으며, 나중에 농도 구배 영역으로 되는, 상기 평탄부와 막 두께가 얇은 상기 단부 사이가 테이퍼 형상으로 되도록 레지스트를 형성하는 공정과, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공 정과, 상기 레지스트를 통하여 상기 반도체막에 고농도 불순물을 주입하고, 상기 반도체막에 상기 채널 영역, 상기 고농도 주입 영역 및 상기 농도 구배 영역을 형성하는 공정과, 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 위에 상기 채널 영역 또는 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 상기 게이트 전극을 형성하는 공정을 갖는 것을 특징으로 한다.
이러한 구성에 의하면, 레지스트를 테이퍼 형상으로 형성하고 있기 때문에, 고농도 영역으로부터 채널 영역으로의 막 두께 증가에 따라, 주입하는 불순물은 막 두께에 반비례하여 농도 구배를 갖는다. 즉, 고농도 영역으로부터 채널 영역을 향하여 서서히 불순물 농도가 저하된다. 따라서, 상기 테이퍼 형상의 레지스트를 사용함으로써 1회의 불순물 주입에 의해 소정의 농도 구배를 갖는 불순물 영역 예를 들어 소스 및 드레인 고농도 불순물 영역, 소스 및 드레인 저농도 불순물 영역을 반도체층에 형성할 수 있다.
또한, 상기 반도체 장치의 제조 방법에서, 상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 반도체 장치와, 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 게이트 전극을 형성하는 반도체 장치를 동일 기판 위에 형성하는 것도 바람직하다.
이렇게 LDD 및 GOLD 구조를 갖는 반도체 장치의 형성에서, 불순물 주입 시의 마스크로서 테이퍼 형상 마스크를 사용함으로써, 1회의 불순물 주입에 의해 동일 기판 위에 LDD 및 GOLD 구조를 갖는 반도체 장치를 형성할 수 있다. 또한, LDD 및 GOLD 구조를 갖는 반도체 장치의 불순물 영역을 모두 자기 정합적으로 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
또한, 상기 반도체 장치의 제조 방법에서, 상기 채널 영역에 상당하는 부분인 중앙이 평탄부이며, 상기 고농도 주입 영역인 단부에서는 막 두께가 얇아지도록 상기 레지스트를 형성하는 공정과, 상기 평탄부와 막 두께가 얇은 상기 단부 사이의 상기 농도 구배 영역은 테이퍼 형상으로 되도록 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치와, 불순물을 주입하는 영역의 막 두께가 얇게 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치를 동일 기판 위에 형성하는 것도 바람직하다.
이렇게 LDD 구조를 갖는 반도체 장치의 형성에서 마스크로서 소스측 및 드레인측 고농도 영역에 대응하는 레지스트를 얇게 형성한 마스크를 사용하고, GOLD 구조를 갖는 반도체 장치의 형성에서 마스크로서 테이퍼 형상 마스크를 사용함으로써, 종래의 방법과 비교하여 포토리소그래피 공정의 횟수를 삭감하여 동일 기판 위에 LDD 및 GOLD 구조를 갖는 반도체 장치를 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
또한, 본원 발명은 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서, 기판 위에 반도체막을 형성하는 공정과, 제 1 반도체 장치 형성 영역에서, 상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께보다 얇아지도록 상기 레지스트를 형성하는 공정과, 제 2 반도체 장치 형성 영역에서, 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇고, 또한 상기 제 1 반도체 장치 형성 영역에서의 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역에 대응하는 상기 레지스트의 막 두께보다도 두꺼워지도록 상기 레지스트를 형성하는 공정과, 상기 제 1 및 제 2 반도체 장치 형성 영역 각각의 상기 반도체막을 상기 레지스트를 마스크로 하여 에칭하는 동시에, 상기 반도체막에 고농도 불순물을 주입하여, 상기 제 1 반도체 장치 형성 영역에는 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하고, 상기 제 2 반도체 장치 형성 영역에는 상기 소스측 저농도 영역, 드레인측 저농도 영역 및 상기 채널 영역을 형성하는 공정과, 상기 제 1 및 제 2 반도체 장치 형성 영역 각각에 형성된 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과, 상기 제 1 반도체 장치 형성 영역에서, 상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과, 상기 제 2 반도체 장치 형성 영역에서, 상기 게이트 절연막 위에 상기 채널 영역, 소스측 저농도 영역 및 드레인측 저농도 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과, 상기 제 1 및 제 2 반도체 장치 형성 영역 각각의 상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보 다 저농도의 불순물을 주입하여, 상기 제 1 반도체 장치 형성 영역에 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과, 상기 제 1 반도체 장치 형성 영역의 전면(全面)을 레지스트로 피복하는 동시에, 상기 제 2 반도체 장치 형성 영역의 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖는 것을 특징으로 한다.
본원 발명은 레지스트를 하프톤 노광함으로써, 고농도 불순물이 통과하는 영역, 저농도 불순물이 통과하는 영역 및 불순물을 차단하는 영역을 레지스트로 형성한다. 즉, 하프톤 노광함으로써, 레지스트에 3계조의 패턴을 형성한다. 이렇게 LDD 및 GOLD 구조를 갖는 반도체 장치의 형성에서 상기 마스크를 사용함으로써, 종래의 방법과 비교하여 포토리소그래피 공정의 횟수를 감소시켜 동일 기판 위에 LDD 및 GOLD를 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
또한, 본원 발명은 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서, 기판 위에 반도체막을 형성하는 공정과, 상기 반도체막 위에 상기 소스측 영역 및 상기 드레인측 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과, 상기 레지스트를 마스크로 하여 상기 반도체막에 불순물을 주입하고, 상기 소스측 영역 및 상기 드레인측 영역 을 형성하는 공정과, 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 위에 상기 게이트 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본원 발명에 의하면, LDD 또는 GOLD 구조를 갖는 반도체 장치의 제조 공정을 간략화할 수 있다.
또한, 본원 발명은 상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치이다.
본원 발명에 의하면, 소스측 고농도 영역 및 드레인측 고농도 영역이 반도체층의 단부로부터 동일한 영역 폭으로 형성되어 있기 때문에, 소정의 전기적 특성을 갖는 반도체 장치를 얻을 수 있다.
또한, 본원 발명은 상기 반도체 장치를 구비하는 전기 광학 장치이다.
본원 발명에 의하면, 제조 공정을 삭감하여 전기 광학 장치를 제조하여 제공할 수 있다. 또한, 본원 발명에서의 전기 광학 장치는, 전계에 의해 물질의 굴절률이 변화하여 광의 투과율을 변화시키는 전기 광학 효과를 갖는 것 이외에, 전기 에너지를 광학 에너지로 변환하는 것 등도 포함하여 총칭한다.
[제 1 실시예]
(전기 광학 장치의 구조)
도 1 내지 도 3에 의거하여 본 발명에 따른 실시예의 전기 광학 장치의 구조에 대해서 설명한다. 본 실시예에서는 스위칭 소자로서 TFT(박막 반도체 장치)를 사용한 액티브 매트릭스형의 투과형 액정 장치를 예로 들어 설명한다.
도 1은 본 실시예의 액정 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 배치된 복수의 화소에서의 스위칭 소자, 신호선 등의 등가회로도, 도 2는 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 일 화소를 확대하여 나타내는 평면도, 도 3은 본 실시예의 액정 장치의 구조를 나타내는 단면도로서, 도 2의 A-A'선 단면도이다. 또한, 도 3에서는 도시 상측이 광 입사 측, 도시 하측이 시인(視認) 측(관찰자 측)인 경우에 대해서 도시한다. 또한, 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 한다.
본 실시예의 액정 장치에서, 도 1에 나타낸 바와 같이, 화상 표시 영역을 구성하는 매트릭스 형상으로 배치된 복수의 화소에는 화소 전극(9)과 상기 화소 전극(9)을 제어하기 위한 스위칭 소자인 TFT(박막 반도체 장치)(90)가 각각 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 상기 TFT(90)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화상 신호(S1, S2, …, Sn)는 이 순서에 의해 선순차로 공급되거나, 또는 서로 인접하는 복수의 데이터선(6a)에 대하여 그룹마다 공급된다.
또한, 주사선(3a)이 TFT(90)의 게이트에 전기적으로 접속되어 있고, 복수의 주사선(3a)에 대하여 주사 신호G1, G2, …, Gm)가 소정의 타이밍으로 펄스 형태로 선순차(線順次)로 인가된다. 또한, 화소 전극(9)은 TFT(90)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(90)를 일정 기간만 온(on)함으로써, 데이터 선(6a)으로부터 공급되는 화상 신호(S1, S2, …, Sn)를 소정의 타이밍으로 기입한다.
화소 전극(9)을 통하여 액정에 기입된 소정 레벨의 화상 신호(S1, S2, …, Sn)는 후술하는 공통 전극 사이에서 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화함으로써, 광을 변조하여 계조 표시를 가능하게 한다. 여기서, 유지된 화상 신호가 누설되는 것을 방지하기 위해, 화소 전극(9)과 공통 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(98)이 부가되어 있다.
도 3에 나타낸 바와 같이, 본 실시예의 액정 장치는 액정층(102)을 사이에 삽입하여 대향 배치되고, TFT(90)나 화소 전극(9)이 형성된 TFT 어레이 기판(100)과, 공통 전극(108)이 형성된 대향 기판(104)을 구비하여 개략 구성되어 있다.
이하, 도 2에 의거하여 TFT 어레이 기판(100)의 평면 구조에 대해서 설명한다.
TFT 어레이 기판(100)에는 사각형 형상의 화소 전극(9)이 복수 매트릭스 형상으로 설치되어 있고, 도 2에 나타낸 바와 같이, 각 화소 전극(9)의 종횡의 경계를 따라 데이터선(6a), 주사선(3a) 및 용량선(3b)이 설치되어 있다. 본 실시예에 있어서, 각 화소 전극(9) 및 각 화소 전극(9)을 둘러싸도록 배열 설치된 데이터선(6a), 주사선(3a) 등이 형성된 영역이 일 화소로 되어 있다.
데이터선(6a)은 TFT(90)를 구성하는 다결정 반도체막(14a) 중 소스 영역(18)에 컨택트 홀(92)을 통하여 전기적으로 접속되어 있고, 화소 전극(9)은 다결정 반 도체막(14a) 중 드레인 영역(19)에 컨택트 홀(96), 소스선(6b), 컨택트 홀(94)을 통하여 전기적으로 접속되어 있다. 또한, 주사선(3a)의 일부가 다결정 반도체막(14a) 중 채널 영역(20)에 대향하도록 폭이 확대되어 있고, 주사선(3a)의 폭이 확대된 부분이 게이트 전극으로서 기능한다. 이하, 주사선(3a)에서 게이트 전극으로서 기능하는 부분을 단순히 「게이트 전극」이라고 칭하고, 부호 24a로 나타낸다. 또한, TFT(90)를 구성하는 다결정 반도체막(14a)은 용량선(3b)과 대향하는 부분까지 연장 설치되어 있고, 이 연장 설치 부분(1f)을 하부 전극, 용량선(3b)을 상부 전극으로 하는 축적 용량(축적 용량 소자)(98)이 형성되어 있다.
다음으로, 도 3에 의거하여 본 실시예의 액정 장치의 단면 구조에 대해서 설명한다.
TFT 어레이 기판(100)은 유리 등의 투광성 재료로 이루어지는 기판 본체(투광성 기판)(10)와 그 액정층(102) 측의 표면에 형성된 화소 전극(9), TFT(90), 배향막(11)을 주체로 하여 구성되어 있고, 대향 기판(104)은 유리 등의 투광성 재료로 이루어지는 기판 본체(104A)와 그 액정층(102) 측의 표면에 형성된 공통 전극(108)과 배향막(110)을 주체로 하여 구성되어 있다.
상세하게는, TFT 어레이 기판(100)에서, 기판 본체(10)의 바로 위에 실리콘 산화막 등으로 이루어지는 하지보호막(완충막)(12)이 형성되어 있다. 또한, 기판 본체(10)의 액정층(102) 측의 표면에는 인듐주석산화물(ITO) 등의 투명 도전성 재료로 이루어지는 화소 전극(9)이 설치되고, 각 화소 전극(9)에 인접하는 위치에 각 화소 전극(9)을 스위칭 제어하는 화소 스위칭용 TFT(90)가 설치되어 있다.
하지보호막(12) 위에는 다결정 실리콘으로 이루어지는 다결정 반도체막(14a)이 소정의 패턴으로 형성되어 있고, 이 다결정 반도체막(14a) 위에 실리콘 산화막 등으로 이루어지는 게이트 절연막(22)이 형성되며, 이 게이트 절연막(22) 위에 주사선(3a)(일부는 게이트 전극(24a))이 형성되어 있다. 본 실시예에서는 게이트 전극(24a)의 측면은 게이트 절연막(22)의 표면에 대하여 테이퍼 형상으로 되어 있다. 또한, 다결정 반도체막(14a) 중 게이트 절연막(22)을 통하여 게이트 전극(24a)과 대향하는 영역이 게이트 전극(24a)으로부터의 전계에 의해 채널이 형성되는 채널 영역(20)으로 되어 있다. 또한, 다결정 반도체막(14a)에서, 채널 영역(20)의 한쪽(도시 좌측)에는 소스 영역(18)이 형성되고, 다른쪽(도시 우측)에는 드레인 영역(19)이 형성된다. 그리고, 게이트 전극(24a), 게이트 절연막(22), 후술하는 데이터선(6a), 소스선(6b), 다결정 반도체막(14a)의 소스 영역(18), 채널 영역(20), 드레인 영역(19) 등에 의해 화소 스위칭용 TFT(90)가 구성되어 있다.
본 실시예에 있어서, 화소 스위칭용 TFT(90)는 LDD 구조를 갖는 것으로 되어 있으며, 소스 영역(18) 및 드레인 영역(19)에는 각각 불순물 농도가 상대적으로 높은 고농도 영역(고농도 소스 영역, 고농도 드레인 영역)과, 불순물 농도가 상대적으로 낮은 저농도 영역인 LDD 영역(저농도 소스 영역, 저농도 드레인 영역)이 형성되어 있다. 이하, 소스측 고농도 영역 및 소스측 저농도 영역을 부호 18 및 26으로 나타내고, 드레인측 고농도 영역 및 드레인측 저농도 영역을 각각 부호 19 및 27로 나타낸다.
또한, 주사선(3a)(일부는 게이트 전극(24a))이 형성된 기판 본체(10) 위에는 실리콘 산화막 등으로 이루어지는 제 1 층간절연막(4)이 형성되어 있고, 이 제 1 층간절연막(4) 위에 데이터선(6a) 및 소스선(6b)이 형성되어 있다. 데이터선(6a)은 제 1 층간절연막(4)에 형성된 컨택트 홀(92)을 통하여 다결정 반도체막(14a)의 소스측 고농도 영역(18)에 전기적으로 접속되어 있고, 소스선(6b)은 제 1 층간절연막(4)에 형성된 컨택트 홀(94)을 통하여 다결정 반도체막(14a)의 드레인측 고농도 영역(19)에 전기적으로 접속되어 있다.
또한, 데이터선(6a) 및 소스선(6b)이 형성된 제 1 층간절연막(4) 위에는 실리콘 질화막 등으로 이루어지는 제 2 층간절연막(5)이 형성되어 있고, 제 2 층간절연막(5) 위에 화소 전극(9)이 형성되어 있다. 화소 전극(9)은 제 2 층간절연막(5)에 형성된 컨택트 홀(96)을 통하여 소스선(6b)에 전기적으로 접속되어 있다.
또한, 다결정 반도체막(14a)의 드레인측 고농도 영역(19)으로부터의 연장 설치 부분(1f)(하부 전극)에 대하여 게이트 절연막(22)과 일체 형성된 절연막(유전체막)을 통하여 주사선(3a)과 같은 층에 형성된 용량선(3b)이 상부 전극으로서 대향 배치되어 있고, 이들 연장 설치 부분(1f)과 용량선(3b)에 의해 축적 용량(98)이 형성되어 있다.
또한, TFT 어레이 기판(100)의 액정층(102) 측의 최표면(最表面)에는 액정층(102) 내의 액정 분자 배열을 제어하기 위한 배향막(11)이 형성되어 있다.
한편, 대향 기판(104)에서는, 기판 본체(104A)의 액정층(102) 측의 표면에 액정 장치에 입사한 광이 적어도 다결정 반도체막(14a)의 채널 영역(20) 및 저농도 영역(26, 27)에 입사하는 것을 방지하기 위한 차광막(106)이 형성되어 있다. 또 한, 차광막(106)이 형성된 기판 본체(104A) 위에는 그 대략 전면에 걸쳐 ITO 등으로 이루어지는 공통 전극(108)이 형성되고, 그 액정층(102) 측에는 액정층(102) 내의 액정 분자 배열을 제어하기 위한 배향막(110)이 형성되어 있다.
(박막 반도체 장치의 제조 방법)
도 4의 (a)∼(c) 및 도 5의 (a)∼(c)는 본 실시예에서의 LDD 구조를 갖는 n채널형 TFT의 제조 방법을 공정순으로 나타내는 개략 단면도이다.
우선, 도 4의 (a)에 나타낸 바와 같이, 기판(10)으로서, 초음파 세정 등에 의해 청정화한 유리 재료 등의 투광성 기판을 준비한다. 그 후, 기판의 표면 온도가 150∼450℃로 되는 조건 하에서, 기판(10)의 전면에 실리콘 산화막 등으로 이루어지는 하지보호막(완충막)(12)을 플라즈마 CVD법 등에 의해 100∼500㎚의 두께로 성막한다. 이 공정에서 사용하는 원료 가스로서는, 모노실란과 일산화이질소의 혼합 가스나, TEOS(테트라에톡시실란, Si(OC2H5)4)과 산소, 디실란과 암모니아 등이 적합하다.
다음으로, 도 4의 (a)에 나타낸 바와 같이, 하지보호막(12)의 전면에 비정질 실리콘으로 이루어지는 비정질 반도체막(14)을 플라즈마 CVD법 등에 의해 30∼100㎚의 두께로 성막한다. 이 공정에서 사용하는 원료 가스로서는, 디실란이나 모노실란이 적합하다. 다음으로, 비정질 반도체막(14)에 대하여 레이저 어닐링을 실시하여 비정질 반도체막(14)을 다결정화하고, 다결정 실리콘으로 이루어지는 다결정 반도체막(14a)을 형성한다.
다음으로, 도 4의 (b)에 나타낸 바와 같이, 상기 다결정 반도체막(14a) 위에 포토레지스트(16)를 성막하고, 포토리소그래피법에 의해 소정 형상으로 패터닝한다. 여기서, 포토리소그래피법에서는 포토레지스트(16)로 전사 노광하는 소정 패턴 마스크 또는 레티클로서 하프톤 마스크를 사용한다. 이 하프톤 마스크는 노광 장치로부터 조사되는 노광광을 차단하는 부분과, 노광광을 완전히 투과시키는 부분과, 노광광을 부분적으로 투과시키는 부분을 갖고 있다. 부분적으로 노광광을 투과시키는 마스크 또는 레티클 영역에는 슬릿 등으로 이루어지는 회절 격자 패턴이 설치되고, 노광광이 투과하는 광 강도를 제어할 수 있게 되어 있다.
이렇게 하여, 노광 시에 상기 하프톤 마스크를 사용하여, 포토레지스트(16)의 형상을 다결정 반도체막(14a)의 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)에 대응하는 포토레지스트(16) 영역의 막 두께가 채널 영역(20a)에 대응하는 포토레지스트(16)의 막 두께보다도 얇아지도록 형성한다. 즉, 레지스트의 얇은 부분은, 다결정 반도체막(14a)에 고농도의 불순물 이온 주입을 행하였을 때에, 조사된 고농도의 불순물 이온이 포토레지스트(16)를 고농도의 상태로 통과하여, 상기 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)에 주입되는 포토레지스트(16)의 막 두께임을 의미한다. 이러한 포토레지스트(16)의 막 두께로서는, 예를 들어 50㎚∼200㎚ 정도인 것이 바람직하다.
한편, 다결정 반도체막(14a)의 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19) 이외의 채널 영역(20a)에 대응하는 포토레지스트(16)의 막 두께로서는, 다결정 반도체막(14a)에 고농도의 불순물 이온 주입을 행하였을 때에, 조사된 고농 도의 불순물 이온을 포토레지스트(16)에 의해 차단하여, 다결정 반도체막(14a)에 소정 농도의 불순물 이온이 도달하지 않을 정도의 막 두께이다. 이러한 포토레지스트(16)의 막 두께로서는, 예를 들어 200㎚ 이상인 것이 바람직하다.
또한, 상기 채널 영역(20a)은 후술하는 소스측 저농도 영역(26), 드레인측 저농도 영역(27) 및 채널 영역(20)에 대응하는 영역이다.
다음으로, 도 4의 (c)에 나타낸 바와 같이, 상기 소정 형상으로 패터닝된 포토레지스트(16)를 마스크로 하여, 포토레지스트(16)의 하층에 형성되어 있는 다결정 반도체막(14a)을 소정 형상으로 에칭한다. 에칭 방법으로서는, 건식 에칭 또는 습식 에칭 등의 각종 방법을 적용할 수 있다.
다음으로, 도 4의 (c)에 나타낸 바와 같이, 상기 포토레지스트(16)를 마스크로 하여, 다결정 반도체막(14a)에 대하여 고농도의 불순물 이온(인 이온)을 예를 들어 0.1×1015∼약 10×1015/㎠의 도스량으로 주입한다. 이것에 의해, 상기 포토레지스트(16)의 막 두께가 얇은 영역에 대해서는, 상기 고농도의 불순물 이온이 고농도의 상태로 포토레지스트(16)를 통과하여, 다결정 반도체막(14a)에 주입된다. 이렇게 하여 포토레지스트(16)를 마스크로 하여, 자기 정합적(self-alignment)으로 다결정 반도체막(14a)에 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)을 형성할 수 있다. 한편, 상기 포토레지스트(16)의 막 두께가 두꺼운 영역에 대해서는, 상기 고농도의 불순물 이온이 포토레지스트(16)에 의해 차단되기 때문에, 불순물 이온은 다결정 반도체막(14a)의 영역에는 도달하지 않는다. 이렇게 소정 농도 의 불순물 이온이 주입되지 않은 영역은 불순물이 첨가되지 않는 다결정 반도체막(14a)으로 이루어지는 채널 영역(20a)으로 된다. 또한, 다결정 반도체막(14a)의 에칭을 불순물 이온 주입 후에 실시하는 방법도 바람직하다.
본 실시예에서 특징적인 점은, 상술한 바와 같이, 다결정 반도체막(14a) 위에 성막한 포토레지스트(16)를 직접 상기 소정 형상으로 패터닝하고, 이것을 마스크로 하여 고농도의 불순물 이온을 다결정 반도체막(14a)에 주입하고 있는 점이다. 즉, 종래와 같이 게이트 절연막을 통하여 고농도의 불순물 이온을 주입하는 것이 아니라, 게이트 절연막을 성막하기 전에, 다결정 반도체막(14a)에 고농도의 불순물 이온을 주입하고 있는 점이다. 따라서, 반도체 장치의 형성 후에서, 본 실시예의 게이트 절연막(22)에 함유하는 불순물 농도와 종래법에서의 게이트 절연막에 함유하는 불순물 농도를 비교한 경우, 종래법에서의 게이트 절연막에 함유하는 불순물 농도가 보다 고농도의 불순물을 함유하고 있다. 이것에 의해, 게이트 절연막에 함유하는 불순물 농도가 예를 들어 1×1014/㎠ 이상인 농도이면, 게이트 절연막을 통하여 고농도의 불순물 이온을 주입하게 된다.
다음으로, 도 5의 (a)에 나타낸 바와 같이, 다결정 반도체막(14a) 위에 성막된 포토레지스트(16)를 박리하고, 불산 처리 후, 박리한 다결정 반도체막(14a) 위를 포함하는 기판(10) 전면에 플라즈마 CVD법 및 스퍼터링법 등에 의해 게이트 절연막(22)을 형성한다. 이어서, 게이트 절연막(22) 위에 후술하는 게이트 전극으로 되는 도전막(24)을 전면에 형성한다.
다음으로, 도 5의 (b)에 나타낸 바와 같이, 상기 도전막(24) 위의 전면에 포토레지스트(30)를 성막하고, 포토리소그래피법에 의해 상기 포토레지스트(30)를 노광 및 현상 처리하여 소정 형상으로 패터닝한다. 여기서, 상기 포토레지스트(30)는 하층에 형성되는 도 5의 (b)의 채널 영역(20a)의 영역 폭보다도 작고, 또한 채널 영역(20a)의 양단부에 후술하는 소스 및 드레인측 저농도 영역(26, 27)이 형성되도록 위치 맞춤하여 형성되어 있다.
다음으로, 도 5의 (c)에 나타낸 바와 같이, 상기 소정 형상으로 패터닝한 포토레지스트(30)를 마스크로 하여 도전막(24)을 에칭하고, 게이트 전극(24a)을 형성한다.
이어서, 게이트 전극(24a)을 마스크로 하여 예를 들어 약 0.1×1013∼약 10×1013/㎠의 도스량으로 저농도의 불순물 이온(인 이온)을 주입하고, 다결정 반도체막(14a) 영역의 채널 영역(20)의 양단부에 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)을 형성한다. 이렇게 하여, 소위 LDD 구조를 갖는 반도체 장치를 형성한다.
상술한 방법에 의해 제조된 LDD 구조를 갖는 반도체 장치는, 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)의 영역 폭이 다결정 반도체막(14a)의 단부로부터 동일한 폭으로 형성되어 있다. 또한, 게이트 절연막 형성 전의 불산 처리의 에칭 레이트 차이에 의해, 다결정 반도체막(14a)의 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)의 막 두께는 소스측 저농도 영역(26), 드레인측 저농도 영역(27) 및 채널 영역(20)의 막 두께보다도 얇게 형성되어 있다.
이상 설명한 바와 같이, 본 실시예에서는 포토레지스트(16)를 반도체층 위에 직접적으로 형성한 후, 이 포토레지스트(16)의 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)에 대응하는 위치의 막 두께를 포토리소그래피법에 의해 얇게 형성한다. 이것에 의해, 상기 포토레지스트(16)를 마스크로 하여 다결정 반도체막(14a)을 소정 형상으로 에칭하는 동시에, 다시 상기 포토레지스트(16)를 마스크로 하여 소정 농도의 불순물을 상기 반도체층에 주입할 수 있다. 즉, 1회의 포토리소그래피 공정에 의해 형성한 소정 형상의 포토레지스트(16)를 다결정 반도체막(14a)의 에칭과 불순물 주입의 양 공정의 마스크로서 병용할 수 있다. 따라서, 종래법과 비교하여 포토리소그래피 공정을 1회 삭감할 수 있다. 또한, 포토리소그래피 공정에 부수되는 공정 예를 들어 포토레지스트(16) 박리 등의 공정에 대해서도 동시에 삭감할 수 있다.
또한, 포토레지스트(16)를 마스크로 하여 다결정 반도체막(14a)에 직접 불순물 주입을 행하기 때문에, 다결정 반도체막(14a) 위에 형성되는 게이트 절연막(22)을 통하지 않고 불순물을 주입할 수 있다. 따라서, 불순물 조사에 의한 게이트 절연막(22)으로의 손상을 회피할 수 있어, 절연성을 확보한 신뢰성이 높은 게이트 절연막(22)을 제공할 수 있다.
또한, 상기 포토레지스트(16)를 마스크로 하여 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)을 형성하고, 그 후, 상기 게이트 전극(24a)을 마스크로 하여 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)을 형성하고 있기 때문 에, 모든 불순물 영역을 자기 정합(self-align)으로 형성할 수 있다.
또한, 상기 다결정 반도체막(14a)을 소정 형상으로 패터닝하기 전에, 다결정 반도체막(14a) 중의 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)을 설정할 수 있다. 따라서, 다결정 반도체막(14a)에 불순물 주입을 행하여 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)을 형성할 때에, 마스크와 다결정 반도체막(14a)의 위치 맞춤을 행할 필요가 없어, 고정밀도로 상기 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)을 다결정 반도체막(14a) 중에 형성할 수 있다.
[제 2 실시예]
다음으로, 본 실시예에서의 GOLD 구조를 갖는 반도체 장치의 형성 방법에 대해서 도 6의 (a)∼(c)를 참조하여 설명한다.
도 6의 (a)∼(c)는 본 실시예에서의 GOLD 구조를 갖는 n채널형 TFT의 제조 방법을 공정순으로 나타내는 개략 단면도이다. 또한, 상기 제 1 실시예와 동일한 공정에 대해서는 본 실시예에서 설명을 생략하거나 간략화하고, 공통의 구성요소에는 동일한 부호를 첨부한다.
우선, 도 6의 (a)에 나타낸 바와 같이, 기판(10) 위의 전면에 하지보호막(12)을 형성하고, 하지보호막(12) 위에 다결정 반도체막(14a)을 성막한다. 다음으로, 다결정 반도체막(14a) 위에 포토레지스트(16)를 성막하고, 소정 형상으로 패터닝한다. 포토레지스트(16)의 패턴 형상으로서는, 상술한 바와 같이, 하프톤 마스크를 사용하여, 도 6의 (a)의 다결정 반도체막(14a)의 영역 중에서 소스 영역(18a) 및 드레인 영역(19a)에 대응하는 포토레지스트(16) 영역의 막 두께를 얇게 형성한 다. 즉, 다결정 반도체막(14a)에 저농도의 불순물 이온 주입을 행한 경우에, 조사된 저농도의 불순물 이온이 포토레지스트(16)를 저농도의 상태로 통과하여, 상기 소정 영역에 주입되는 막 두께로 포토레지스트(16)를 형성한다. 이러한 포토레지스트(16)의 막 두께로서는, 예를 들어 50㎚∼200㎚ 정도인 것이 바람직하다.
한편, 다결정 반도체막(14a)의 소스 영역(18a) 및 드레인 영역(19a) 이외의 채널 영역(20)에 대응하는 포토레지스트(16)의 막 두께로서는, 다결정 반도체막(14a)에 저농도의 불순물 이온 주입을 행한 경우에, 조사된 저농도의 불순물 이온을 포토레지스트(16) 영역 내에서 차단하여, 다결정 반도체막(14a)에 소정 농도의 불순물 이온이 도달하지 않을 정도의 막 두께이다. 이러한 포토레지스트(16)의 막 두께로서는, 예를 들어 200㎚ 이상인 것이 바람직하다.
또한, 상기 소스 영역(18a)은 후술하는 소스측 고농도 영역(18) 및 소스측 저농도 영역(26)에 대응하는 영역이다. 또한, 드레인 영역(19a)은 후술하는 드레인측 고농도 영역(19) 및 드레인측 저농도 영역(27)에 대응하는 영역이다.
다음으로, 도 6의 (a)에 나타낸 바와 같이, 상기 소정 형상으로 패터닝된 포토레지스트(16)를 마스크로 하여, 포토레지스트(16)의 하층에 형성되어 있는 다결정 반도체막(14a)을 소정 형상으로 에칭한다. 에칭 방법으로서는, 건식 에칭 또는 습식 에칭 등의 각종 방법을 적용할 수 있다.
또한, 다결정 반도체막(14a)의 에칭을 불순물 이온 주입 후에 실시하는 방법도 바람직하다.
다음으로, 포토레지스트(16)를 마스크로 하여, 예를 들어 약 0.1×1013∼약 10×1013/㎠의 도스량으로 저농도의 불순물 이온(인 이온)을 주입한다. 이렇게 하여, 도 6의 (a)에 나타낸 바와 같이, 다결정 반도체막(14a) 영역에 저농도의 불순물이 주입된 소스 영역(18a) 및 드레인 영역(19a)을 형성한다. 이 때, 포토레지스트(16)의 막 두께가 두꺼운 부분의 바로 아래에 위치하고, 불순물 이온이 주입되지 않은 영역은 채널 영역(20)으로 되어 있다. 이렇게 포토레지스트(16)를 마스크로 하여, 자기 정합적(self-alignment)으로 다결정 반도체막(14a) 영역에 저농도 불순물 영역인 소스 영역(18a) 및 드레인 영역(19a)을 형성할 수 있다.
다음으로, 다결정 반도체막(14a) 위에 성막된 포토레지스트(16)를 박리한다. 다음으로, 도 6의 (b)에 나타낸 바와 같이, 박리한 다결정 반도체막(14a) 위를 포함하는 기판(10) 전면에 플라즈마 CVD법 및 스퍼터링법 등에 의해 게이트 절연막(22)을 형성한다. 이어서, 게이트 절연막(22) 위에 후술하는 게이트 전극으로 되는 도전막(24)을 전면에 형성한다.
다음으로, 도 6의 (b)에 나타낸 바와 같이, 상기 도전막(24) 위의 전면에 포토레지스트(30)를 성막하고, 포토리소그래피법에 의해 상기 포토레지스트(30)를 노광 및 현상 처리하여 소정 형상으로 패터닝한다. 이 포토레지스트(30)의 폭은, 도 6의 (b)에 나타낸 바와 같이, 하층에 형성되는 채널 영역(20)의 영역 폭보다도 크게 형성하고, 채널 영역(20)의 양단부에 형성되는 소스 영역(18a) 및 드레인 영역(19a)에 일부가 겹치도록 한다. 즉, 도 6의 (d)에 나타낸 게이트 전극(24a)의 바 로 아래에 소스 영역(18a) 및 드레인 영역(19a)이 중첩되도록 형성된다.
다음으로, 도 6의 (c)에 나타낸 바와 같이, 상기 소정 형상으로 패터닝한 포토레지스트(30)를 마스크로 하여 도전막(24)을 에칭하고, 게이트 전극(24a)을 형성한다.
그 후, 도 6의 (d)에 나타낸 바와 같이, 게이트 전극(24a)을 마스크로 하여, 고농도의 불순물 이온(인 이온)을 예를 들어 0.1×1015∼약 10×1015/㎠의 도스량으로 주입한다. 이와 같이, 게이트 전극(24a)으로 피복되지 않은 다결정 반도체막(14a) 영역에는 고농도의 불순물 이온이 주입되어, 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)이 형성된다. 한편, 게이트 전극(24a)으로 피복되어 게이트 전극(24a)의 바로 아래에 위치하는 다결정 반도체막(14a) 영역에는 불순물 이온이 차단되기 때문에, 채널 영역(20)과 그 양단부에 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)이 형성된다. 본 실시예는 상기 제 1 실시예와 달리, 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)이 게이트 전극(24a)의 바로 아래에 중첩된 상태로 되어, 소위 GOLD 구조를 갖는 반도체 장치를 형성한다.
이상 설명한 바와 같이, 상기 제 2 실시예에서 설명한 공정을 채용함으로써, 불순물 이온의 주입 공정 순서를 변경하고, 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)을 게이트 전극(24a)에 중첩시켜 형성함으로써, GOLD 구조를 갖는 반도체 장치를 형성할 수 있다.
[제 3 실시예]
다음으로, 동일 기판 위에 LDD 구조와 GOLD 구조를 구비하는 반도체 장치를 동일 기판에 동시에 형성하는 방법에 대해서 도 7의 (a)∼(c)를 참조하여 이하에 설명한다. 또한, 상기 제 1 또는 제 2 실시예와 동일한 공정에 대해서는 본 실시예에서 설명을 생략하거나 간략화한다.
도 7의 (a)∼(c)는 본 실시예에서의 LDD 구조와 GOLD 구조를 갖는 n채널형 TFT의 제조 방법을 공정순으로 나타내는 개략 단면도이다. 여기서, 도 7 중의 우측에 도시하는 LDD 구조를 갖는 TFT의 영역을 LDD 형성 영역으로 하고, 도 7 중의 좌측에 도시하는 GOLD 구조를 갖는 TFT의 영역을 GOLD 형성 영역으로 한다.
도 7의 (a)에 나타낸 바와 같이, 우선, 기판(40) 위의 전면에 하지보호막(42)을 형성한다. 다음으로, 비결정 반도체막을 어닐링 처리함으로써 다결정 반도체막(44)으로 변환하고, 이 다결정 반도체막(44) 위에 포토레지스트를 성막한다. 다음으로, 포토레지스트를 상술한 바와 같이 하프톤 마스크를 사용하여 소정 형상으로 패터닝한다. LDD 형성 영역에서, 포토레지스트(46)의 패터닝 형상으로서는, 도 7의 (a)에 나타낸 바와 같이, 소스측 고농도 영역(48) 및 드레인측 고농도 영역(49)에 대응하는 포토레지스트(46)의 막 두께를 얇게 형성한다. 소스측 고농도 영역(48) 및 드레인측 고농도 영역(49)에 대응하는 포토레지스트(46)의 막 두께로서는, 예를 들어 50㎚∼200㎚ 정도인 것이 바람직하다. 한편, 다결정 반도체막(44)의 채널 영역(50a)에 대응하는 포토레지스트(46)의 막 두께로서는, 다결정 반도체막(44)에 고농도의 불순물 이온 주입을 행한 경우에, 조사된 고농도의 불순물 이온이 포토레지스트(46) 영역 내에서 차단될 정도의 막 두께이다. 포토레지스트(46) 의 막 두께로서는, 예를 들어 200㎚ 이상인 것이 바람직하다.
또한, 상기 채널 영역(50a)은 후술하는 소스측 저농도 영역(56), 드레인측 저농도 영역(57) 및 채널 영역(50)에 대응하는 영역이다.
또한, 도 7의 (a)∼(c)에 나타낸 바와 같이, GOLD 영역에서, 포토레지스트(76)의 패터닝 형상으로서는, 소스 영역(78a) 및 드레인 영역(79a)에 대응하는 포토레지스트(76) 영역의 막 두께를 얇게 형성한다. 구체적으로는, 상기 LDD 영역에서 사용한 포토레지스트(46)의 얇게 형성한 막 두께 부분보다도 두껍고, 또한 채널 영역(80)보다도 얇게 형성한다. 이 때, 포토레지스트(76)의 소스 영역(78a) 및 드레인 영역(79a)에 대응하는 영역의 포토레지스트(76)의 막 두께는, 다결정 반도체막(74)에 고농도의 불순물 이온 주입을 행한 경우에, 조사된 저농도의 불순물 이온이 포토레지스트(76)를 저농도의 상태로 통과하여, 상기 소정 영역에 주입되는 포토레지스트(76)의 막 두께로 형성한다. 즉, 고농도의 불순물 이온 일부가 포토레지스트(76)에서 차단되어 저농도로 되어, 다결정 반도체막(74)에 도달하게 되어 있다.
한편, 다결정 반도체막(74)의 채널 영역(80)에 대응하는 포토레지스트(76)의 막 두께로서는, 다결정 반도체막(74)에 고농도의 불순물 이온 주입을 행한 경우에, 조사된 고농도의 불순물 이온이 포토레지스트(76) 영역 내에서 차단될 정도의 막 두께이다. 포토레지스트(76)의 막 두께로서는, 예를 들어 200㎚ 이상인 것이 바람직하다. 또한, 상기 소스 영역(78a)은 후술하는 소스측 고농도 영역(78) 및 소스측 저농도 영역(86)에 대응하는 영역이다. 또한, 드레인 영역(79a)은 후술하는 드 레인측 고농도 영역(79) 및 드레인측 저농도 영역(87)에 대응하는 영역이다.
다음으로, 상기 소정 형상으로 패터닝된 포토레지스트(46, 76)를 마스크로 하여, 포토레지스트(46, 76)의 하층에 형성되어 있는 다결정 반도체막(44, 74)의 각각을 소정 형상으로 에칭한다. 또한, 다결정 반도체막(44, 74)의 에칭은 후술하는 불순물 이온 주입 후에 실시하는 방법도 바람직하다.
다음으로, 도 7의 (a)에 나타낸 바와 같이, 상기 포토레지스트(46, 76)의 각각을 마스크로 하여, 다결정 반도체막(44, 74)에 대하여 고농도의 불순물 이온(인 이온)을 예를 들어 0.1×1015∼약 10×1015/㎠의 도스량으로 주입한다. 이것에 의해, LDD 영역에서, 상기 포토레지스트(46)의 막 두께가 얇은 영역에는 고농도의 불순물을 주입하여, 상기 포토레지스트(46)를 마스크로 하여 자기 정합적(self-align)으로 다결정 반도체막(44)의 영역에 소스측 고농도 영역(48) 및 드레인측 고농도 영역(49)을 형성한다. 또한, 포토레지스트(46) 바로 아래의 다결정 반도체막(44) 영역에는 포토레지스트(46) 마스크에 의해 불순물 이온을 차단하기 때문에, 불순물 이온이 상기 다결정 반도체막(44)에 주입되지 않고, 채널 영역(50a)을 형성한다.
한편, GOLD 영역에서는, 상기 포토레지스트(76)의 막 두께가 얇은 영역에 대해서는 고농도의 불순물 이온이 포토레지스트(76)의 막 두께에 의해 저농도의 상태로 포토레지스트(76)를 통과하여, 다결정 반도체막(74)에 주입된다. 이렇게 하여, 포토레지스트(76)를 마스크로 하여 자기 정합적(self-align)으로 다결정 반도체막 (74)에 저농도 불순물 영역인 소스 영역(78a) 및 드레인 영역(79a)을 형성한다. 또한, 포토레지스트(76) 바로 아래의 다결정 반도체막(74) 영역에는, 포토레지스트(76) 마스크에 의해 불순물 이온이 차단되기 때문에, 불순물 이온이 상기 다결정 반도체막(74)에 주입되지 않고, 채널 영역(80)이 형성된다.
다음으로, 도 7의 (b)에 나타낸 바와 같이, 다결정 반도체막(44, 74)으로의 불순물 주입 공정 후, 다결정 반도체막(44, 74) 위에 형성된 포토레지스트(46, 76)의 각각을 박리한다. 다음으로, 다결정 반도체막(44, 74) 위에 게이트 절연막(52)을 형성하고, 이어서 게이트 절연막(52) 위에 도전막을 형성한다. 다음으로, 도전막 위에 포토레지스트를 성막하고, 이 포토레지스트를 소정 형상으로 패터닝한다. 그리고, 소정 형상으로 패터닝한 포토레지스트를 마스크로 하여 하층에 형성되는 도전막을 에칭한다. 에칭 후, LDD 형성 영역에서는 채널 영역(50)에 대응하는 위치에 게이트 전극(54)이 형성된다. 또한, GOLD 형성 영역에서는, 후술하는 채널 영역(80)과 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)에 대응하는 위치에 게이트 전극(84)이 형성된다.
다음으로, 도 7의 (b)에 나타낸 바와 같이, 게이트 전극(54, 84)을 마스크로 하여, 예를 들어 0.1×1013∼약 10×1013/㎠의 도스량으로 저농도의 불순물 이온(인 이온)을 다결정 반도체막(44, 74)의 각각에 주입한다.
이것에 의해, LDD 형성 영역에서는, 채널 영역(50)의 양단부에 소스측 저농도 영역(56) 및 드레인측 저농도 영역(57)이 형성되어, LDD 구조를 갖는 반도체 장 치를 형성할 수 있다. 한편, GOLD 구조 영역에서는, 저농도의 불순물이 재주입되지만, 불순물이 주입되는 소스 영역(78a) 및 드레인 영역(79a)은 저농도 불순물 영역이다.
다음으로, 도 7의 (c)에 나타낸 바와 같이, LDD 형성 영역에서는, 고농도 불순물 주입으로부터 보호하기 위해, 상기 형성된 LDD 구조를 갖는 반도체 장치의 전면을 피복하도록 포토레지스트(60)를 형성한다. 다음으로, GOLD 형성 영역에서는, 게이트 전극(84)을 마스크로 하여, 예를 들어 0.1×1015∼약 10×1015/㎠의 도스량으로 고농도의 불순물 이온(인 이온)을 다결정 반도체막(74)에 주입한다. 이것에 의해, 저농도 불순물 영역인 소스 영역(78a) 및 드레인 영역(79a)의 게이트 전극(84)으로 피복되지 않은 영역은 고농도 불순물로 이루어지는 소스측 고농도 영역(78) 및 드레인측 고농도 영역(79)으로 된다. 그리고, 게이트 전극(84)의 바로 아래에는 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)이 중첩된 상태로 되어, GOLD 구조를 갖는 반도체 장치를 형성한다.
본 실시예에 의하면, 액정 표시 장치의 TFT 어레이 기판(100)에는 다양한 회로가 탑재되어 있지만, 요구되는 기능에 따라 LDD 및 GOLD 구조를 갖는 반도체 장치를 형성할 수 있다. 예를 들어 화소 전극을 구동시키는 스위칭 소자로서의 TFT에는 오프 전류값이 작은 LDD 구조를 갖는 반도체 장치를 형성하고, 화소 주변부에 설치되는 구동 회로를 구성하는 TFT에는 핫캐리어 대책 효과가 우수한 GOLD 구조를 갖는 반도체 장치를 형성할 수 있다.
또한, LDD 및 GOLD 구조를 갖는 반도체 장치의 형성에서 마스크로서 소스 영역 및 드레인 영역에 대응하는 포토레지스트를 얇게 형성한 마스크를 사용함으로써, 종래의 방법과 비교하여 포토리소그래피 공정의 횟수를 감소시켜 동일 기판 위에 LDD 및 GOLD를 동시 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
[제 4 실시예]
다음으로, 상기 제 3 실시예와 동일하게, 동일 기판 위에 동시에 LDD 구조와 GOLD 구조를 구비하는 반도체 장치를 형성하는 방법에 대해서 도 8의 (a) 및 (b)를 참조하여 이하에 설명한다. 또한, 상기 제 1 내지 제 3 실시예와 동일한 공정에 대해서는 본 실시예에서 설명을 생략하거나 간략화한다.
도 8의 (a) 및 (b)는 본 실시예에서의 LDD 구조와 GOLD 구조를 갖는 n채널형 TFT의 제조 방법을 공정순으로 나타내는 개략 단면도이다. 여기서, 도 8 중의 우측에 도시하는 LDD 구조를 갖는 TFT 영역을 LDD 형성 영역으로 하고, 도 8 중의 좌측에 도시하는 GOLD 구조를 갖는 TFT 영역을 GOLD 형성 영역으로 한다.
도 8의 (a)에 나타낸 바와 같이, 우선, 기판(40) 위의 전면에 하지보호막(42)을 형성한다. 다음으로, 어닐링 처리함으로써 비결정 반도체막을 다결정 반도체막(44)으로 변환하고, 이 다결정 반도체막(44) 위에 포토레지스트(46)를 성막한다. 다음으로, 포토레지스트(46)를 소정 형상으로 패터닝한다. LDD 형성 영역에서, 포토레지스트(46)는, 하프톤 노광에 의해, 다결정 반도체막(44)의 단부로부터 채널 영역(50) 방향을 향하여 포토레지스트(46)의 막 두께가 두꺼워지도록 소정 각 도의 경사를 갖는 테이퍼 형상으로 형성한다. 보다 구체적으로는, 상기 테이퍼 형상의 포토레지스트(46)는 중앙을 평탄 형상으로 형성하고, 단부를 테이퍼 형상으로 형성한다.
한편, GOLD 형성 영역에서도 동일하게, 포토레지스트(76)는, 하프톤 노광에 의해, 포토레지스트(76)를 다결정 반도체막(74)의 단부로부터 채널 영역(80) 방향을 향하여 포토레지스트(76)의 막 두께가 두꺼워지도록 소정 각도의 경사를 갖는 테이퍼 형상으로 형성한다.
다음으로, 상기 소정 형상으로 패터닝된 포토레지스트(46, 76)를 마스크로 하여, 포토레지스트(46, 76)의 하층에 형성되어 있는 다결정 반도체막(44, 74)의 각각을 소정 형상으로 에칭한다. 또한, 다결정 반도체막(44, 74)의 에칭은 후술하는 불순물 이온 주입 후에 실시하는 방법도 바람직하다.
다음으로, 도 8의 (a)에 나타낸 바와 같이, 상기 포토레지스트(46, 76)를 마스크로 하여, 다결정 반도체막(44, 74)의 각각에 대하여 고농도의 불순물 이온(인 이온)을 예를 들어 0.1×1015∼약 10×1015/㎠의 도스량으로 주입한다.
이 주입에 의해, LDD 형성 영역에서, 포토레지스트(46)를 테이퍼 형상으로 형성하고 있는 영역은, 다결정 반도체막(44)의 소스측 고농도 영역(48) 및 드레인측 고농도 영역(49)으로부터 채널 영역(50)을 향하여 포토레지스트(46)의 막 두께가 서서히 두꺼워짐에 따라 주입되는 불순물의 농도가 낮아진다. 그 결과, 도 8의 (a)에 나타낸 바와 같이, 고농도의 불순물이 통과할 수 있는 포토레지스트(46)의 바로 아래 영역에는 고농도의 불순물 이온이 다결정 반도체막(44)에 주입되어, 다결정 반도체막(44)의 영역에 소스측 고농도 영역(48) 및 드레인측 고농도 영역(49)이 형성된다. 한편, 저농도의 불순물이 통과할 수 있는 포토레지스트(46)의 바로 아래 영역에는 저농도의 불순물 이온이 다결정 반도체막(44)에 주입되어, 소스측 저농도 영역(56) 및 드레인측 저농도 영역(57)이 형성된다. 상기 포토레지스트(46)의 막 두께가 가장 두꺼운 영역의 바로 아래에는 채널 영역(50)이 형성되어 있다.
또한, 상기 다결정 반도체막(44)은 상술한 바와 같이 다결정 반도체막(44)의 양단부로부터 채널 영역(50)을 향하여 농도 구배가 있는 영역을 형성하고 있지만, 본 실시예에서는 상기 실시예와 정합성을 도모하기 위해, 소정의 불순물 농도를 경계로 하여 편의상 다결정 반도체막을 고농도 불순물 영역과 저농도 불순물 영역으로 나누어 설명한다.
마찬가지로, GOLD 영역에서도, 도 8의 (a)에 나타낸 바와 같이, 고농도의 불순물이 통과할 수 있는 포토레지스트(76)의 바로 아래 영역에는 고농도의 불순물 이온을 다결정 반도체막(74)에 주입하여, 다결정 반도체막(74)의 영역에 소스측 고농도 영역(78) 및 드레인측 고농도 영역(79)을 형성한다. 한편, 저농도의 불순물이 통과할 수 있는 포토레지스트(76)의 바로 아래 영역에는 저농도의 불순물 이온을 다결정 반도체막(74)에 주입하여, 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)을 형성한다. 또한, 상기 포토레지스트(76)의 막 두께가 가장 두꺼운 영역의 바로 아래에는 채널 영역(80)을 형성한다.
다음으로, 도 8의 (b)에 나타낸 바와 같이, 다결정 반도체막(44, 74)으로의 불순물 주입 공정 후, 다결정 반도체막(44, 74) 위에 형성된 포토레지스트(46, 76)의 각각을 박리한다. 다음으로, 다결정 반도체막(44, 74)을 포함하는 기판(40) 전면에 게이트 절연막(52)을 형성하고, 이어서 게이트 절연막(52) 위에 도전막을 형성한다. 다음으로, 도전막 위에 포토레지스트를 형성하고, 이 포토레지스트를 소정 형상으로 패터닝한다. 이 포토레지스트의 패터닝 형상으로서, LDD 형성 영역에서는, 상기 다결정 반도체막(44)의 채널 영역(50)의 영역 폭과 동일해지도록 포토레지스트를 패터닝한다. 한편, GOLD 형성 영역에서는, 도 8의 (b)에 나타낸 바와 같이, 상기 다결정 반도체막(74)의 채널 영역(80)과 이 양단부에 형성되는 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)의 영역 폭과 동일하거나 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)에 일부가 중첩되도록, 포토레지스트를 패터닝한다. 다음으로, 소정 형상으로 패터닝한 상기 포토레지스트의 각각을 마스크로 하여 하층에 형성되는 도전막을 에칭한다. 그 결과, LDD 구조 영역에서는 게이트 전극(54)이 형성되고, GOLD 구조 영역에서는 게이트 전극(84)이 형성된다.
이렇게 하여, LDD 구조 영역에서는 게이트 전극(54)의 바로 아래에 채널 영역(50)이 형성되어 있어, LDD 구조를 갖는 반도체 장치를 형성한다. 한편, GOLD 구조 영역에서는 게이트 전극(84)의 바로 아래에 채널 영역(80)에 더하여 저농도 불순물 영역(86, 87)이 중첩되어 있어, GOLD 구조를 갖는 반도체 장치를 형성한다.
이상 설명한 바와 같이, LDD 및 GOLD 구조를 갖는 반도체 장치의 형성에서 마스크로서 테이퍼 형상 레지스트 마스크를 사용함으로써, 종래의 방법과 비교하여 포토리소그래피 공정의 횟수를 감소시켜 동일 기판 위에 LDD 및 GOLD를 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
[제 5 실시예]
다음으로, 상기 제 4 실시예와 동일하게, 동일 기판 위에 동시에 LDD 구조와 GOLD 구조를 구비하는 반도체 장치를 형성하는 방법에 대해서 도 9의 (a) 및 (b)를 참조하여 이하에 설명한다. 또한, 상기 제 1 내지 제 4 실시예와 동일한 공정에 대해서는 본 실시예에서 설명을 생략하거나 간략화한다.
도 9의 (a) 및 (b)는 본 실시예에서의 LDD 구조와 GOLD 구조를 갖는 n채널형 TFT의 제조 방법을 공정순으로 나타내는 개략 단면도이다. 여기서, 도 9 중의 우측에 도시하는 LDD 구조를 갖는 TFT 영역을 LDD 형성 영역으로 하고, 도 9 중의 좌측에 도시하는 GOLD 구조를 갖는 TFT 영역을 GOLD 형성 영역으로 한다.
도 9의 (a)에 나타낸 바와 같이, 우선, 기판(40) 위의 전면에 하지보호막(42)을 형성한다. 다음으로, 어닐링 처리함으로써 비결정 반도체막을 다결정 반도체막(44)으로 변환하고, 이 다결정 반도체막(44) 위에 포토레지스트(46)를 성막한다. 다음으로, 포토레지스트(46)를 소정 형상으로 패터닝한다. LDD 형성 영역에서, 포토레지스트(46)는, 하프톤 노광에 의해, 도 9의 (a)에 나타낸 바와 같이, 채널 영역(80)에 상당하는 중앙이 평탄부이며, 그 외측에 불순물 농도 구배 영역에 상당하는 테이퍼부를 형성하고, 추가적으로 그 외측에 불순물 고농도 주입 영역에 상당하는 소정의 박막화된 부분을 더 형성한다. 한편, GOLD 형성 영역에서도 동일하게, 포토레지스트(76)는 채널 영역(80)에 상당하는 중앙이 평탄부이며, 그 외측 에 불순물 농도 구배 영역에 상당하는 테이퍼부를 형성하고, 그 외측에 불순물 고농도 주입 영역에 상당하는 소정의 박막화된 부분을 더 형성한다.
다음으로, 상기 소정 형상으로 패터닝된 포토레지스트(46, 76)를 마스크로 하여, 포토레지스트(46, 76)의 하층에 형성되어 있는 다결정 반도체막(44, 74)의 각각을 소정 형상으로 에칭한다. 또한, 다결정 반도체막(44, 74)의 에칭은 후술하는 불순물 이온 주입 후에 실시하는 방법도 바람직하다.
다음으로, 도 9의 (a)에 나타낸 바와 같이, 상기 포토레지스트(46, 76)를 마스크로 하여, 다결정 반도체막(44, 74)의 각각에 대하여 고농도의 불순물 이온(인 이온)을 예를 들어 0.1×1015∼약 10×1015/㎠의 도스량으로 주입한다.
주입에 의해, LDD 형성 영역에서, 포토레지스트(46)를 테이퍼 형상으로 형성하고 있는 영역은, 다결정 반도체막(44)의 소스측 고농도 영역(48) 및 드레인측 고농도 영역(49)으로부터 채널 영역(50)을 향하여 포토레지스트(46)의 막 두께가 서서히 두꺼워짐에 따라 주입되는 불순물의 농도가 낮아진다. 이와 같이, 불순물 이온의 농도 구배를 갖는 농도 구배 영역을 형성한다. 그 결과, 도 9의 (a)에 나타낸 바와 같이, 고농도의 불순물이 통과할 수 있는 포토레지스트(46)의 바로 아래 영역에는 고농도의 불순물 이온이 다결정 반도체막(44)에 주입되어, 다결정 반도체막(44)의 영역에는 소스측 고농도 영역(48) 및 드레인측 고농도 영역(49)이 형성된다. 한편, 저농도의 불순물이 통과할 수 있는 포토레지스트(46)의 테이퍼부 바로 아래 영역에는 저농도의 불순물 이온이 다결정 반도체막(44)에 주입되어, 소스측 저농도 영역(56) 및 드레인측 저농도 영역(57)이 형성된다. 상기 포토레지스트(46)의 막 두께가 가장 두꺼운 영역의 바로 아래에는 채널 영역(50)이 형성되어 있다.
또한, 상기 다결정 반도체막(44)은 상술한 바와 같이 다결정 반도체막(44)의 고농도 영역으로부터 채널 영역(50)을 향하여 농도 구배 영역을 형성하고 있지만, 본 실시예에서는 상기 실시예와 정합성을 도모하기 위해, 소정의 불순물 농도를 경계로 하여 편의상 다결정 반도체막을 고농도 불순물 영역과 저농도 불순물 영역으로 나누어 설명한다. 따라서, 본 실시예에서의 포토레지스트(46)의 테이퍼부 바로 아래의 농도 구배 영역은 편의상 저농도 불순물 영역이라고 칭한다.
마찬가지로, GOLD 영역에서도, 도 9의 (a)에 나타낸 바와 같이, 고농도의 불순물이 통과할 수 있는 포토레지스트(76)의 바로 아래 영역에는 고농도의 불순물 이온이 다결정 반도체막(74)에 주입되어, 다결정 반도체막(74)의 영역에 소스측 고농도 영역(78) 및 드레인측 고농도 영역(79)이 형성된다. 한편, 저농도의 불순물이 통과할 수 있는 포토레지스트(76)의 테이퍼부 바로 아래 영역에는 저농도의 불순물 이온이 다결정 반도체막(74)에 주입되어, 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)이 형성된다. 또한, 상기 포토레지스트(76)의 막 두께가 가장 두꺼운 영역의 바로 아래에는 채널 영역(80)이 형성된다.
다음으로, 도 9의 (b)에 나타낸 바와 같이, 다결정 반도체막(44, 74)으로의 불순물 주입 공정 후, 다결정 반도체막(44, 74) 위에 형성된 포토레지스트(46, 76)의 각각을 박리한다. 다음으로, 다결정 반도체막(44, 74)을 포함하는 기판(40) 전 면에 게이트 절연막(52)을 형성하고, 이어서 게이트 절연막(52) 위에 도전막을 형성한다. 다음으로, 도전막 위에 포토레지스트를 형성하고, 이 포토레지스트를 소정 형상으로 패터닝한다. 이 포토레지스트의 패터닝 형상으로서, LDD 형성 영역에서는, 상기 다결정 반도체막(44)의 채널 영역(50)의 영역 폭과 동일해지도록 포토레지스트를 패터닝한다. 한편, GOLD 형성 영역에서는, 도 9의 (b)에 나타낸 바와 같이, 상기 다결정 반도체막(74)의 채널 영역(80)과 이 양단부에 형성되는 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)의 영역 폭과 동일하거나 또는 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)에 일부가 중첩되도록, 포토레지스트를 패터닝한다. 다음으로, 소정 형상으로 패터닝한 상기 포토레지스트의 각각을 마스크로 하여 하층에 형성되는 도전막을 에칭한다. 그 결과, LDD 구조 영역에서는 게이트 전극(54)을 형성하고, GOLD 구조 영역에서는 게이트 전극(84)을 형성한다.
이렇게 하여, LDD 구조 영역에서는, 게이트 전극(54)의 바로 아래에 채널 영역(50)이 형성되어 있어, LDD 구조를 갖는 반도체 장치를 형성한다. 한편, GOLD 구조 영역에서는, 게이트 전극(84)의 바로 아래에 채널 영역(80)에 더하여 저농도 불순물 영역(86, 87)이 중첩되어 있어, GOLD 구조를 갖는 반도체 장치를 형성한다.
이상 설명한 바와 같이, LDD 및 GOLD 구조를 갖는 반도체 장치의 형성에서 마스크로서 테이퍼 형상 마스크를 사용함으로써, 종래의 방법과 비교하여 포토리소그래피 공정의 횟수를 감소시켜 동일 기판에 LDD 및 GOLD를 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
[제 6 실시예]
다음으로, 상기 제 3 내지 제 5 실시예와 동일하게, 동일 기판 위에 LDD 구조와 GOLD 구조를 구비하는 반도체 장치를 형성하는 방법에 대해서 도 10의 (a) 및 (b)를 참조하여 이하에 설명한다. 또한, 상기 제 1 내지 제 5 실시예와 동일한 공정에 대해서는 본 실시예에서 설명을 생략하거나 간략화한다.
도 10의 (a) 및 (b)는 본 실시예에서의 LDD 구조와 GOLD 구조를 갖는 n채널형 TFT의 제조 방법을 공정순으로 나타내는 개략 단면도이다. 여기서, 도 10 중의 우측에 도시하는 LDD 구조를 갖는 TFT 영역을 LDD 형성 영역으로 하고, 도 10 중의 좌측에 도시하는 GOLD 구조를 갖는 TFT 영역을 GOLD 형성 영역으로 한다.
도 10의 (a)에 나타낸 바와 같이, 우선, 기판(40) 위의 전면에 하지보호막(42)을 형성한다. 다음으로, 어닐링 처리함으로써 비결정 반도체막을 다결정 반도체막(44)으로 변환하고, 이 다결정 반도체막(44) 위에 포토레지스트(46)를 성막한다. 다음으로, 포토레지스트(46)를 소정 형상으로 패터닝한다. LDD 형성 영역에서, 포토레지스트(46)는, 하프톤 노광에 의해, 소스측 고농도 영역(48) 및 드레인측 고농도 영역(49)에 대응하는 포토레지스트(46)의 막 두께를 얇게 형성한다. 포토레지스트(46)의 막 두께로서는, 예를 들어 50㎚∼200㎚ 정도인 것이 바람직하다. 또한, 다결정 반도체막(44)의 채널 영역(50a)에 대응하는 포토레지스트(46)의 막 두께로서는, 다결정 반도체막(44)에 고농도의 불순물 이온 주입을 행한 경우에, 조사된 고농도의 불순물 이온이 포토레지스트(46) 영역 내에서 차단될 정도의 막 두께이다. 포토레지스트(46)의 막 두께로서는, 예를 들어 200㎚ 이상인 것이 바람직 하다. 또한, 상기 채널 영역(50a)은 후술하는 소스측 저농도 영역(56), 드레인측 저농도 영역(57) 및 채널 영역(50)에 대응하는 영역이다.
한편, GOLD 형성 영역에서, 포토레지스트(76)는, 하프톤 노광에 의해, 포토레지스트(76)를 다결정 반도체막(74)의 단부로부터 채널 영역(80) 방향을 향하여 포토레지스트(76)의 막 두께가 두꺼워지도록 소정 각도의 경사를 갖는 테이퍼 형상으로 형성한다.
다음으로, 상기 소정 형상으로 패터닝된 포토레지스트(46, 76)를 마스크로 하여, 포토레지스트(46, 76)의 하층에 형성되어 있는 다결정 반도체막(44, 74)의 각각을 소정 형상으로 에칭한다. 또한, 다결정 반도체막(44, 74)의 에칭은 후술하는 불순물 이온 주입 후에 실시하는 방법도 바람직하다.
다음으로, 도 10의 (a)에 나타낸 바와 같이, 상기 포토레지스트(46, 76)를 마스크로 하여, 다결정 반도체막(44, 74)의 각각에 대하여 고농도의 불순물 이온(인 이온)을 예를 들어 0.1×1015∼약 10×1015/㎠의 도스량으로 주입한다. 그리고, LDD 영역에서는, 상기 포토레지스트(46)의 막 두께가 얇은 영역에는 고농도의 불순물이 주입된다. 이와 같이, 상기 포토레지스트(46)를 마스크로 하여 자기 정합적(self-align)으로 다결정 반도체막(44)의 영역에 소스 영역(48) 및 드레인 영역(49)을 형성한다. 또한, 포토레지스트(46) 바로 아래의 다결정 반도체막(44) 영역에는, 포토레지스트(46) 마스크에 의해 불순물 이온이 차단되기 때문에, 불순물 이온이 상기 다결정 반도체막(44)에 주입되지 않고, 채널 영역(50a)을 형성한다.
한편, GOLD 형성 영역에서, 포토레지스트(76)는 포토레지스트(76)를 테이퍼 형상으로 형성하고 있기 때문에, 다결정 반도체막(74) 양단의 소스측 고농도 영역(78) 및 드레인측 고농도 영역(79)으로부터 채널 영역(80)을 향하여 포토레지스트(76)의 막 두께가 서서히 두꺼워짐에 따라 주입되는 불순물의 농도가 낮아지는 농도 구배를 갖고 있다. 이렇게 하여, 도 10의 (a)에 나타낸 바와 같이, 고농도의 불순물이 통과할 수 있는 포토레지스트(76)의 바로 아래 영역에는 고농도의 불순물 이온이 다결정 반도체막(74)에 주입되어, 다결정 반도체막(74)의 영역에 소스 및 드레인측 고농도 영역(78, 79)을 자기 정합적(self-alignment)으로 형성한다. 한편, 저농도의 불순물이 통과할 수 있는 포토레지스트(76)의 바로 아래 영역에는 저농도의 불순물 이온이 다결정 반도체막(74)에 주입되어, 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)을 형성한다. 상기 포토레지스트(76)의 막 두께가 가장 두꺼운 영역의 바로 아래에는 채널 영역(80)이 형성되어 있다.
다음으로, 도 10의 (b)에 나타낸 바와 같이, 다결정 반도체막(44, 74)으로의 불순물 주입 공정 후, 다결정 반도체막(44, 74) 위에 형성된 포토레지스트(46, 76)의 각각을 박리한다. 다음으로, 다결정 반도체막(44, 74)을 포함하는 기판(40) 전면에 게이트 절연막(52)을 형성하고, 이어서 게이트 절연막(52) 위에 도전막을 형성한다. 다음으로, 도전막 위에 포토레지스트를 형성하고, 이 포토레지스트를 소정 형상으로 패터닝한다. LDD 형성 영역에서, 포토레지스트(도시 생략)는 하층에 형성되는 도 10의 (a)의 채널 영역(50a)의 영역 폭보다도 작고, 또한 채널 영역(50a)의 양단부에 소스측 저농도 영역(56) 및 드레인측 저농도 영역(57)을 형성할 수 있도록 위치 맞춤하여 형성한다.
한편, GOLD 형성 영역에서, 포토레지스트(도시 생략)는 상기 다결정 반도체막(74)의 채널 영역(80) 및 이것의 양단부에 형성되는 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)의 영역 폭과 동일해지도록 형성한다. 이 때, 소스측 저농도 영역(86) 및 드레인측 저농도 영역(87)의 일부에 중첩되는 형태로 할 수도 있다. 다음으로, 소정 형상으로 패터닝한 상기 포토레지스트의 각각을 마스크로 하여 하층에 형성되는 도전막을 에칭한다. 이와 같이, LDD 구조 영역에서는 게이트 전극(54)을 형성하고, GOLD 구조 영역에서는 게이트 전극(84)을 형성한다.
다음으로, LDD 형성 영역에서, 게이트 전극(54)을 마스크로 하여, 약 0.1×1013∼약 10×1013/㎠의 도스량으로 저농도의 불순물 이온(인 이온)을 주입한다. 이렇게 하여, 다결정 반도체막(44)의 채널 영역(50)의 양단부에 소스측 저농도 영역(56) 및 드레인측 저농도 영역(57)을 자기 정합적(self-alignment)으로 형성한다.
이상 설명한 바와 같이, LDD 구조 영역에서는 게이트 전극(54)의 바로 아래에 채널 영역(50)이 형성되어 있어, LDD 구조를 갖는 반도체 장치를 형성한다. 한편, GOLD 구조 영역에서는 게이트 전극(84)의 바로 아래에 채널 영역(80)에 더하여 저농도 불순물 영역(86, 87)이 중첩되어 있어, GOLD 구조를 갖는 반도체 장치를 형성한다.
본 실시예에 의하면, LDD 구조를 갖는 반도체 장치의 형성에서 마스크로서 소스 영역 및 드레인 영역에 대응하는 포토레지스트를 얇게 형성한 마스크를 사용 하고, GOLD 구조를 갖는 반도체 장치의 형성에서 마스크로서 테이퍼 형상 마스크를 사용함으로써, 종래의 방법과 비교하여 포토리소그래피 공정의 횟수를 삭감하여 동일 기판 위에 LDD 및 GOLD 구조를 갖는 반도체 장치를 형성할 수 있다. 따라서, 반도체 장치의 제조 공정의 효율화를 도모할 수 있다.
[제 7 실시예]
다음으로, 본 실시예에 대해서 도면을 참조하여 설명한다.
상기 실시예에서는 포토레지스트를 가공하여, 막 두께가 얇은 영역에서는 불순물 이온을 투과시켜 다결정 반도체막에 불순물 영역을 형성하고, 막 두께가 두꺼운 영역에서는 불순물 이온을 차단시켜 다결정 반도체막에 비불순물 영역을 형성했다. 이 경우, 포토레지스트의 막 두께가 두꺼운 영역의 측면은 기판에 대하여 수직으로 형성함으로써, 불순물 투과 영역과 불순물 비투과 영역의 경계를 구성한다. 그러나, 노광 장치의 정밀도상 문제에 의해 포토레지스트 측면이 테이퍼 형상의 경사면으로 되는 경우가 있다. 이것에 의해, 테이퍼 형상의 경사면은 단계적으로 막 두께가 얇아지기 때문에, 도 11에 나타낸 바와 같이, 원래는 불순물이 주입되지 않는 포토레지스트의 경사면 바로 아래의 영역(14b)(1점쇄선으로 둘러싸인 영역)에 불순물이 주입되는 경우가 있었다. 그 결과, 채널 영역의 양측에 형성되는 소스 영역(18, 26)과 드레인 영역(19, 27)이 채널 영역의 가장자리부에 형성된 상기 불순물 영역(14b)에 의해 접속되어, 소스 영역(18, 26)으로부터 드레인 영역(19, 27)으로의 전자 경로가 형성된다. 이것에 의해, 소스 영역(18, 26)으로부터 드레인 영역(19, 27)으로 게이트 전극(24a)의 온/오프에 관계없이 전자가 누설되어, TFT가 정확하게 스위칭하지 않는다는 문제가 있었다. 그래서, 본 실시예에서는 상기 불순물 영역을 오버에칭 처리에 의해 제거함으로써, 상기 문제를 해결한다.
또한, LDD 구조를 갖는 반도체 장치의 제조 방법의 기본 구성은 상기 제 1 실시예와 동일하기 때문에, 공통의 구성요소에는 동일한 부호를 첨부하여 상세한 설명을 생략한다.
도 12 내지 도 15는 본 실시예에서의 LDD 구조를 갖는 n채널형 TFT의 제조 공정도를 나타낸다. 또한, 도 12 내지 도 15 중의 (a)는 제조 공정의 평면도이고, 도 12 내지 도 15 중의 (b)는 (a)에 나타낸 제조 공정도의 B-B'선에 따른 단면도이다.
도 12의 (b)에 나타낸 바와 같이, 우선, 유리 기판(10) 위의 전면에 실리콘 산화막으로 이루어지는 하지보호막(12)을 플라즈마 CVD법에 의해 형성한다. 다음으로, 하지보호막(12) 위의 전면에 비정질 반도체막을 플라즈마 CVD법에 의해 성막하고, 그 후, 레이저 어닐링 처리에 의해 비정질 반도체막을 다결정화하여, 하지보호막(12) 위에 다결정 반도체막(14a)을 형성한다.
다음으로, 상기 제 1 실시예와 동일하게, 다결정 반도체막(14a) 위에 포토레지스트(16)를 성막하고, 포토리소그래피 처리에 의해 포토레지스트(16)를 소정 형상으로 패터닝한다. 포토레지스트(16)는, 상술한 바와 같이, 조사된 불순물 이온이 투과하는 막 두께가 얇은 영역과 조사된 불순물 이온이 차단되는 막 두께가 두꺼운 영역을 갖도록 형성한다. 이 때, 포토레지스트(16)의 막 두께를 두껍게 형성하는 영역의 측면은 불순물 이온을 주입시키지 않기 위해, 유리 기판(10)에 대하여 90°로 형성하는 것이 바람직하다. 그러나, 노광 장치의 정밀도 관계상, 도 12의 (b)에 나타낸 바와 같이, 포토레지스트(16)의 측면은 유리 기판(10)에 대하여 테이퍼 형상 예를 들어 80°의 경사면(16a)으로 형성되는 경우가 있다. 또한, 본 실시예에 있어서, 포토레지스트(16)의 막 두께가 두꺼운 영역에는 테이퍼 형상의 경사면(16a)으로 되는 영역도 포함하는 것으로 한다.
다음으로, 도 13의 (a) 및 (b)에 나타낸 바와 같이, 소정 형상으로 패터닝한 포토레지스트를 마스크로 하여, 다결정 반도체막(14a)에 고농도의 불순물 이온을 주입한다. 이것에 의해, 포토레지스트(16)의 막 두께가 얇은 영역에서는 고농도의 불순물 이온이 포토레지스트(16)를 통과하여, 다결정 반도체막(14a)에 주입된다. 한편, 포토레지스트(16)의 막 두께가 두꺼운 영역에서는 고농도의 불순물 이온이 포토레지스트(16)의 영역 내에서 차단된다. 여기서, 포토레지스트(16) 측면의 테이퍼 형상으로 형성되는 경사면(16a)에서는, 도 13의 (b)에 나타낸 바와 같이, 포토레지스트(16)의 막 두께가 단계적으로 얇아지기 때문에 고농도의 불순물 이온이 통과하여, 다결정 반도체막(14a)에 고농도의 불순물 이온이 주입된다. 도 13의 (a)에 있어서, 사선(斜線) 부분이 고농도의 불순물 이온이 주입된 영역이고, 그물(net) 부분이 원래 고농도의 불순물 이온이 주입되지 않는 영역(14b)을 나타낸다. 이것에 의해, 본 실시예에서는, 도 13의 (a) 및 (b)에 나타낸 바와 같이, 포토레지스트(16)의 막 두께가 얇은 바로 아래 영역에 더하여 포토레지스트(16)의 테이퍼 형상의 경사면(16a) 바로 아래 영역(14b)까지 불순물 이온이 주입된다.
다음으로, 도 14의 (a) 및 (b)에 나타낸 바와 같이, 상기 소정 형상으로 패 터닝한 포토레지스트(16)를 마스크로 하여, 다결정 반도체막(14a)을 에칭 처리한다. 에칭 방법으로서는, 건식 에칭(RIE) 또는 습식 에칭 등의 각종 방법을 적용할 수 있다. 우선, 에칭 처리에 의해, 포토레지스트(16) 바로 아래 영역 이외(포토레지스트(16)로 피복되지 않은 영역)의 다결정 반도체막(14a)을 제거한다. 또한, 본 실시예에서는 포토레지스트(16)의 테이퍼 형상의 경사면(16a) 바로 아래 영역(14b)에 불순물 이온이 주입되어 있기 때문에, 이 불순물 영역(14b)을 에칭 처리에 의해 제거한다. 이와 같이, 포토레지스트(16)의 바로 아래 영역 이외를 에칭한 후에도 오버에칭 처리하여, 도 14의 (b)에 나타낸 바와 같이, 포토레지스트(16)의 테이퍼 형상의 경사면(16a) 바로 아래 영역(14b)(도 14의 (a)에서는 파선 부분까지)의 고농도 불순물 이온을 제거한다. 오버에칭 처리했을 때, 포토레지스트(16)의 막 두께가 얇은 바로 아래 영역에서는 애칭이 진행되고, 포토레지스트(16)의 막 두께가 두꺼운 바로 아래 영역은 애칭이 진행되지 않는다. 도 14의 (a)에 있어서, 포토레지스트(16)의 막 두께가 얇은 바로 아래 영역의 다결정 반도체막(14a)의 선폭 W1'는 포토레지스트(16)의 막 두께가 두꺼운 바로 아래 영역의 다결정 반도체막(14a)의 선폭 W2'보다도 좁게 되어 있다. 또한, 오버에칭 처리했을 때, 에칭 처리 속도를 제어함으로써, 포토레지스트(16)의 막 두께가 얇은 바로 아래 영역의 다결정 반도체막(14a)의 선폭 W1'가 포토레지스트(16)의 막 두께가 두꺼운 바로 아래 영역의 다결정 반도체막(14a)의 선폭 W2'와 동일해지는 단계에서 에칭을 종료하는 것도 가능하다. 이상으로부터, 본 실시예에서는 포토레지스트(16)의 테이퍼 형상의 경사면(16a) 바로 아래 영역(14b)(막 두께를 두껍게 형성하는 영역의 바로 아래 영역) 으로서, 또한 채널 영역의 채널 길이(L)에 평행하게 연장되는 다결정 반도체막(14a)의 불순물 영역을 에칭 처리에 의해 제거한다.
다음으로, 도 15의 (a) 및 (b)에 나타낸 바와 같이, 다결정 반도체막(14a) 위의 포토레지스트(16)를 박리하고, 박리한 다결정 반도체막(14a) 위를 포함하는 유리 기판(10) 전면에 플라즈마 CVD법 및 스퍼터링법 등에 의해 게이트 절연막(22)을 형성한다. 이어서, 게이트 절연막(22) 위에 소정 형상으로 패터닝한 게이트 전극(24a)을 형성한다.
다음으로, 게이트 전극(24a)을 마스크로 하여 저농도의 불순물 이온을 주입한다. 이것에 의해, 도 15의 (a)에 나타낸 바와 같이, 게이트 전극(24a)의 바로 아래 영역을 제외한 다결정 반도체막(14a)에는 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)이 형성되는 동시에, 게이트 전극(24a)의 바로 아래 영역에는 채널 영역(20a)이 형성된다. 또한, 포토레지스트(16)의 막 두께가 얇은 바로 아래 영역은 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)에 대응하고, 포토레지스트(16)의 막 두께가 두꺼운 바로 아래 영역은 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)에 대응한다.
이 때, 도 15의 (a)에 나타낸 바와 같이, 반도체 장치를 평면적으로 시인하면, 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)의 선폭 W1은 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)의 선폭 W2보다도 좁게 되어 있다. 또한, 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)의 선폭 W1은 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)의 선폭 W2 이하로 되어 있는 것이 좋 다.
본 실시예에 의하면, 포토레지스트의 테이퍼 형상의 경사면 바로 아래 영역에서, 또한 채널 영역의 채널 길이(L)에 평행하게 연장되는 불순물을 오버에칭 처리에 의해 제거할 수 있다. 이것에 의해, 전자의 경로로 되는 상기 불순물 영역을 제거함으로써, 소스 영역으로부터 드레인 영역으로의 전자 누설을 방지할 수 있다. 따라서, 게이트 전극을 온/오프함으로써, TFT의 정확한 스위칭이 가능해진다.
[제 7 실시예의 변형예]
다음으로, 본 실시예에 대해서 도면을 참조하여 설명한다.
또한, 본 실시예는 GOLD 구조를 갖는 반도체 장치인 점에서 상기 제 7 실시예와 상이할 뿐이며, 반도체 장치의 제조 방법의 기본 구성은 상기 제 7 실시예와 동일하다. 따라서, 공통의 구성요소에는 동일한 부호를 첨부하여 상세한 설명을 생략한다.
도 16 내지 도 19는 본 실시예에서의 GOLD 구조를 갖는 n채널형 TFT의 제조 방법을 공정순으로 나타내는 개략 단면도이다. 또한, 도 16 내지 도 19 중의 (a)는 제조 공정의 평면도이고, 도 16 내지 도 19 중의 (b)는 (a)에 나타낸 제조 공정도의 C-C'선에 따른 단면도이다.
우선, 도 16의 (b)에 나타낸 바와 같이, 유리 기판(10) 위의 전면에 하지보호막(12)을 형성하고, 하지보호막(12) 위에 다결정 반도체막(14a)을 성막한다. 다음으로, 다결정 반도체막(14a) 위에 포토레지스트(16)를 성막하고, 소정 형상으로 패터닝한다. 포토레지스트(16)는, 상술한 바와 같이, 조사된 불순물 이온이 투과 하는 막 두께가 얇은 영역과 조사된 불순물 이온이 차단되는 막 두께가 두꺼운 영역을 갖도록 형성한다. 이 때, 포토레지스트(16)의 막 두께를 두껍게 형성하는 영역의 측면은 노광 장치의 정밀도 관계상, 도 16의 (b)에 나타낸 바와 같이, 유리 기판(10)에 대하여 테이퍼 형상 예를 들어 80°의 경사면(16a)으로 형성되는 경우가 있다.
다음으로, 도 17의 (a) 및 (b)에 나타낸 바와 같이, 소정 형상으로 패터닝한 포토레지스트를 마스크로 하여, 다결정 반도체막(14a)에 저농도의 불순물 이온을 주입한다. 이것에 의해, 포토레지스트(16)의 막 두께가 얇은 영역에서는 저농도의 불순물 이온이 다결정 반도체막(14a)에 주입되고, 포토레지스트(16)의 막 두께가 두꺼운 영역에서는 저농도의 불순물 이온이 포토레지스트(16)의 영역 내에서 차단된다. 여기서, 포토레지스트(16) 측면의 테이퍼 형상으로 형성되는 경사면(16a)에서는, 도 17의 (b)에 나타낸 바와 같이, 포토레지스트(16)의 막 두께가 단계적으로 얇아지기 때문에 저농도의 불순물 이온이 통과하여, 다결정 반도체막(14a)에 저농도의 불순물 이온이 주입된다. 도 17의 (a)에 있어서, 사선 부분이 저농도의 불순물 이온이 주입된 영역이고, 그물 부분이 원래 저농도의 불순물 이온이 주입되지 않는 영역(14b)을 나타낸다. 이것에 의해, 본 실시예에서는, 도 17의 (a) 및 (b)에 나타낸 바와 같이, 포토레지스트(16)의 막 두께가 얇은 바로 아래 영역에 더하여 포토레지스트(16)의 테이퍼 형상의 경사면(16a) 바로 아래 영역(14b)까지 불순물 이온이 주입된다.
다음으로, 도 18의 (a) 및 (b)에 나타낸 바와 같이, 상기 소정 형상으로 패 터닝한 포토레지스트(16)를 마스크로 하여, 다결정 반도체막(14a)을 에칭 처리한다. 우선, 에칭 처리에 의해, 포토레지스트(16)의 바로 아래 영역 이외의 다결정 반도체막(14a)을 제거한다. 또한, 본 실시예에서는 포토레지스트(16)의 테이퍼 형상의 경사면(16a) 바로 아래 영역(14b)에 저농도의 불순물 이온이 주입되어 있기 때문에, 이 불순물 영역(14b)을 에칭 처리에 의해 제거한다. 이렇게 본 실시예에서는 포토레지스트(16)의 바로 아래 영역 이외를 에칭한 후에도 오버에칭 처리하여, 도 18의 (b)에 나타낸 바와 같이, 포토레지스트(16)의 테이퍼 형상의 경사면(16a) 바로 아래 영역(14b)(도 18의 (a) 중에서는 파선 부분까지)의 저농도 불순물 이온을 제거한다. 오버에칭 처리했을 때, 포토레지스트(16)의 막 두께가 얇은 바로 아래 영역에서는 포토레지스트(16)의 막 두께가 두꺼운 바로 아래 영역보다도 에칭이 진행된다. 도 18의 (a)에 있어서, 포토레지스트(16)의 막 두께가 얇은 바로 아래 영역의 다결정 반도체막(14a)의 선폭 W1'는 포토레지스트(16)의 막 두께가 두꺼운 바로 아래 영역의 다결정 반도체막(14a)의 선폭 W2'보다도 좁게 되어 있다. 이상으로부터, 본 실시예에서는 포토레지스트(16)의 테이퍼 형상의 경사면(16a) 바로 아래 영역(14b)(막 두께를 두껍게 형성하는 영역의 바로 아래 영역)이며, 또한 채널 영역의 채널 길이(L)에 평행하게 연장되는 다결정 반도체막(14a)의 불순물 영역을 에칭 처리에 의해 제거한다.
다음으로, 다결정 반도체막(14a) 위에 성막된 포토레지스트(16)를 박리한다. 다음으로, 도 19의 (a) 및 (b)에 나타낸 바와 같이, 박리한 다결정 반도체막(14a) 위를 포함하는 유리 기판(10) 전면에 플라즈마 CVD법 및 스퍼터링법 등에 의해 게 이트 절연막(22)을 형성한다. 이어서, 게이트 절연막(22) 위에 게이트 전극(24a)을 형성한다. 이 때, 게이트 전극(24a)은 게이트 전극(24a)의 양단이 상기 다결정 반도체막(14a)에 주입한 저농도의 불순물 영역과 겹치도록(중첩되도록) 형성한다.
다음으로, 게이트 전극(24a)을 마스크로 하여, 고농도의 불순물 이온을 다결정 반도체막(14a)에 주입한다. 이것에 의해, 도 19의 (a)에 나타낸 바와 같이, 게이트 전극(24a)으로 피복되지 않은 다결정 반도체막(14a) 영역에는 고농도의 불순물 이온이 주입되어, 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)이 형성된다. 한편, 게이트 전극(24a)으로 피복되어 게이트 전극(24a)의 바로 아래에 위치하는 다결정 반도체막(14a) 영역에는, 채널 영역(20)과 그 양측에 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)이 형성된다. 이 때, 도 19의 (a)에 나타낸 바와 같이, 반도체 장치를 평면적으로 시인하면, 소스측 고농도 영역(18) 및 드레인측 고농도 영역(19)의 선폭 W1은 소스측 저농도 영역(26) 및 드레인측 저농도 영역(27)의 선폭 W2보다도 좁게 되어 있다.
본 실시예에 의하면, 상기 실시예와 동일한 작용 효과를 나타낼 수 있다. 즉, 포토레지스트의 테이퍼 형상의 경사면 바로 아래 영역에서, 또한 채널 영역의 채널 길이(L)에 평행하게 연장되는 저농도의 불순물을 오버에칭 처리에 의해 제거할 수 있다. 이것에 의해, 전자의 경로로 되는 상기 불순물 영역을 제거함으로써, 소스 영역으로부터 드레인 영역으로의 전자 누설을 방지할 수 있다. 따라서, 게이트 전극을 온/오프함으로써, TFT의 정확한 스위칭이 가능해진다.
[전자 기기]
이하, 본 발명의 상기 실시예의 액정 표시 장치를 구비한 전자 기기의 구체적인 예에 대해서 설명한다.
도 20은 액정 표시 텔레비전(1200)의 일례를 나타낸 사시도이다. 도 20에 있어서, 부호 1202는 텔레비전 본체, 부호 1203은 스피커를 나타내고, 부호 1201은 상기 표시 장치를 사용한 표시부를 나타낸다. 또한, 상술한 액정 표시 장치(1)는 상기 액정 표시 텔레비전 이외에도 다양한 전자 기기에 적용할 수 있다. 예를 들어 프로젝터, 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링·워크스테이션(EWS), 소형 무선 호출기, 워드프로세서, 뷰파인더형 또는 모니터 직시형의 비디오 리코더, 전자수첩, 전자 탁상 계산기, 카 네비게이션(car navigation) 장치, POS 단말, 터치패널을 구비한 장치 등의 전자 기기에 적용할 수 있다.
또한, 본 발명의 기술 범위는 상술한 실시예에 한정되지 않아, 본 발명의 취지를 일탈하지 않는 범위에서 상술한 실시예에 다양한 변경을 부가한 것을 포함한다.
예를 들어 상기 실시예에서는 소정 영역에 대응하는 레지스트의 막 두께를 다른 영역의 막 두께보다 얇게 형성한 레지스트를 마스크로 하여, 다결정 반도체막에 불순물 이온 주입을 행하고 있었다. 이것에 대하여, 상기 소정 영역에 대응하는 레지스트의 막 두께를 얇게 형성한 레지스트를 재노광(하프톤 노광 등) 및 박리함으로써, 상기 레지스트의 얇게 형성한 영역에 대응하는 다결정 반도체막을 노출시킨 후, 다결정 반도체막에 직접적으로 불순물을 주입하는 것도 바람직하다. 이것에 의해, 다결정 반도체막에 불순물을 균일하게 주입할 수 있다. 또한, 이 경우 에는 직접 다결정 반도체막에 불순물 주입을 행하기 때문에, 불순물 이온 주입 장치의 가속 전압 등을 상기 실시예보다도 낮게 설정하여 불순물 이온 주입을 행하는 것이 바람직하다.
또한, 본 발명은 액정 표시 장치를 사용하여 상세한 설명을 행하였지만, 기판(10) 측의 반도체 장치 부분에 대해서는 발광형 유기 EL 표시 장치, 또는 유기 EL을 광원으로 하는 라인 헤드, 기록 장치 등에도 응용할 수 있다.
전술한 바와 같이 본 발명에 의하면, LDD 혹은 GOLD 구조를 갖는 반도체 장치의 제조 공정이 간략화된다.

Claims (23)

  1. 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,
    기판 위에 반도체막을 형성하는 공정과,
    상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,
    상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 동시에, 상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정과,
    상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,
    상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보다 저농도의 불순물을 주입하여, 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 레지스트 형성 공정에서, 노광 시에 국소적으로 투과율이 다른 포토마스크를 사용함으로써, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 상기 레지스트의 막 두께를, 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 레지스트 형성 공정에서 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 50㎚∼200㎚로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 고농도 불순물 영역 형성 공정에서 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,
    상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 부분의 상기 반도체막을 노출시켜, 상기 반도체막에 상기 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 반도체 장치로서, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역이 상기 반도체막의 단부(端部)로부터 동일한 영역 폭으로 형성되고, 상기 반도체막의 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역의 막 두께가 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역의 막 두께보다도 얇은 것을 특징으로 하는 반도체 장치.
  6. 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,
    기판 위에 반도체막을 형성하는 공정과,
    상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,
    상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정과,
    상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,
    상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,
    상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보다 저농도의 불순물을 주입하여, 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역을 형성하는 공정을 가지며,
    상기 에칭 공정에서, 막 두께를 두껍게 형성한 상기 레지스트 아래쪽의 상기 반도체막에 상기 고농도 불순물이 주입된 불순물 영역이며, 또한 상기 채널 영역의 채널 길이에 평행하게 연장되는 불순물 영역의 상기 반도체막을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 반도체 장치로서,
    상기 소스측 고농도 영역과 상기 드레인측 고농도 영역의 폭은 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역의 폭 이하인 것을 특징으로 하는 반도체 장치.
  8. 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,
    기판 위에 반도체막을 형성하는 공정과,
    상기 반도체막 위에 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,
    상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 동시에, 상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과,
    상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 위에 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,
    상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 저농도 불순물보다 고농도의 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 레지스트 형성 공정에서, 노광 시에 국소적으로 투과율이 다른 포토마스크를 사용함으로써, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 레지스트 형성 공정에서, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 50㎚∼200㎚로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 8 항에 있어서,
    상기 저농도 불순물 영역 형성 공정에서, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,
    상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 드레인측 저농도 영역 및 상기 소스측 저농도 영역에 대응하는 부분의 상기 반도체막을 노출시켜, 상기 반도체막에 상기 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,
    기판 위에 반도체막을 형성하는 공정과,
    상기 반도체막 위에 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,
    상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과,
    상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,
    상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 위에 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,
    상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 저농도 불순물보다 고농도의 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 가지며,
    상기 에칭 공정에서, 막 두께를 두껍게 형성한 상기 레지스트 아래쪽의 상기 반도체막에 상기 저농도 불순물이 주입된 불순물 영역이며, 또한 상기 채널 영역의 채널 길이에 평행하게 연장되는 불순물 영역의 상기 반도체막을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 반도체 장치로서,
    상기 소스측 고농도 영역과 상기 드레인측 고농도 영역의 폭은 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역의 폭 이하인 것을 특징으로 하는 반도체 장치.
  14. 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,
    기판 위에 상기 반도체막을 형성하는 공정과,
    상기 반도체막 위에 중앙이 평탄부이며 양단이 테이퍼부로 되도록 레지스트를 형성하는 공정과,
    상기 레지스트의 테이퍼부를 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 반도체막에 농도 구배 영역 및 상기 채널 영역을 형성하는 공정과,
    상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,
    상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 위에 상기 채널 영역 또는 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 상기 게이트 전극을 형성하는 공정을 갖는 것 을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 반도체 장치와, 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 게이트 전극을 형성하는 반도체 장치를 동일 기판 위에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 14 항에 있어서,
    중앙이 평탄부이며 양단이 테이퍼부인 상기 레지스트를 사용하여 형성하는 반도체 장치와, 불순물을 주입하는 영역의 막 두께가 얇게 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치를 동일 기판 위에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,
    기판 위에 상기 반도체막을 형성하는 공정과,
    상기 반도체막 위에 중앙이 평탄부이고, 단부의 막 두께가 상기 평탄부보다도 얇으며, 상기 평탄부와 막 두께가 얇은 상기 단부 사이가 테이퍼 형상으로 되도 록 레지스트를 형성하는 공정과,
    상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,
    상기 레지스트를 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 반도체막에 상기 채널 영역, 상기 고농도 주입 영역 및 상기 농도 구배 영역을 형성하는 공정과,
    상기 레지스트를 상기 반도체막 위로부터 제거하여 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 위에 상기 채널 영역 또는 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 상기 게이트 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 반도체 장치와, 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 게이트 전극을 형성하는 반도체 장치를 동일 기판 위에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 17 항에 있어서,
    상기 채널 영역에 상당하는 부분인 중앙이 평탄부이며, 상기 고농도 주입 영 역인 단부에서는 막 두께가 얇아지도록 상기 레지스트를 형성하는 공정과, 상기 평탄부와 막 두께가 얇은 상기 단부 사이의 상기 농도 구배 영역은 테이퍼 형상으로 되도록 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치와, 불순물을 주입하는 영역의 막 두께가 얇게 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치를 동일 기판 위에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,
    기판 위에 반도체막을 형성하는 공정과,
    제 1 반도체 장치 형성 영역에서 상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께보다 얇아지도록 상기 레지스트를 형성하는 공정과,
    제 2 반도체 장치 형성 영역에서 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께를, 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇고, 또한 상기 제 1 반도체 장치 형성 영역에서의 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역에 대응하는 상기 레지스트의 막 두께보다도 두꺼워지도록 상기 레지스트를 형성하는 공정과,
    상기 제 1 및 제 2 반도체 장치 형성 영역 각각의 상기 반도체막을 상기 레지스트를 마스크로 하여 에칭하는 동시에, 상기 반도체막에 고농도 불순물을 주입하여, 상기 제 1 반도체 장치 형성 영역에는 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하고, 상기 제 2 반도체 장치 형성 영역에는 상기 소스측 저농도 영역, 드레인측 저농도 영역 및 상기 채널 영역을 형성하는 공정과,
    상기 제 1 및 제 2 반도체 장치 형성 영역 각각에 형성된 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,
    상기 제 1 반도체 장치 형성 영역에서, 상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,
    상기 제 2 반도체 장치 형성 영역에서, 상기 게이트 절연막 위에 상기 채널 영역, 소스측 저농도 영역 및 드레인측 저농도 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,
    상기 제 1 및 제 2 반도체 장치 형성 영역 각각의 상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보다 저농도의 불순물을 주입하여, 상기 제 1 반도체 장치 형성 영역에 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과,
    상기 제 1 반도체 장치 형성 영역의 전면(全面)을 레지스트로 피복하는 동시에, 상기 제 2 반도체 장치 형성 영역의 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖 는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,
    기판 위에 반도체막을 형성하는 공정과,
    상기 반도체막 위에 상기 소스측 영역 및 상기 드레인측 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,
    상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,
    상기 레지스트를 마스크로 하여 상기 반도체막에 불순물을 주입하여, 상기 소스측 영역 및 상기 드레인측 영역을 형성하는 공정과,
    상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 위에 상기 게이트 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제 21 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 반도체 장치.
  23. 제 22 항에 기재된 반도체 장치를 구비한 것을 특징으로 하는 전기 광학 장치.
KR1020050056778A 2004-07-12 2005-06-29 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치 KR100670991B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004204574 2004-07-12
JPJP-P-2004-00204574 2004-07-12
JPJP-P-2005-00117115 2005-04-14
JP2005117115A JP4321486B2 (ja) 2004-07-12 2005-04-14 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060048671A KR20060048671A (ko) 2006-05-18
KR100670991B1 true KR100670991B1 (ko) 2007-01-17

Family

ID=35541887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056778A KR100670991B1 (ko) 2004-07-12 2005-06-29 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치

Country Status (3)

Country Link
US (1) US7344931B2 (ko)
JP (1) JP4321486B2 (ko)
KR (1) KR100670991B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
KR100796609B1 (ko) * 2006-08-17 2008-01-22 삼성에스디아이 주식회사 Ｃｍｏｓ 박막 트랜지스터의 제조방법
JP2008305882A (ja) * 2007-06-06 2008-12-18 Seiko Epson Corp レジストパターンの形成方法及び半導体装置の製造方法
JP4930324B2 (ja) 2007-10-29 2012-05-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4968011B2 (ja) * 2007-11-19 2012-07-04 セイコーエプソン株式会社 半導体装置
JP5369501B2 (ja) * 2008-06-04 2013-12-18 セイコーエプソン株式会社 半導体装置の製造方法
JP2010087333A (ja) * 2008-10-01 2010-04-15 Seiko Epson Corp フォトマスク、半導体装置の製造方法、及び半導体装置
KR101825053B1 (ko) 2011-01-11 2018-02-05 삼성디스플레이 주식회사 유기발광표시장치의 제조방법
US20130078801A1 (en) * 2011-09-22 2013-03-28 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Manufacture methods of double layer gate electrode and relevant thin film transistor
TW201413825A (zh) * 2012-09-17 2014-04-01 Ying-Jia Xue 薄膜電晶體的製作方法
CN102881571B (zh) * 2012-09-28 2014-11-26 京东方科技集团股份有限公司 有源层离子注入方法及薄膜晶体管有源层离子注入方法
CN103413783B (zh) 2013-07-31 2016-02-24 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置
JP2015204351A (ja) 2014-04-14 2015-11-16 セイコーエプソン株式会社 感光膜の設置方法、半導体装置の製造方法、電気光学装置および電子機器
CN105161459B (zh) * 2015-09-07 2019-01-29 武汉华星光电技术有限公司 低温多晶硅阵列基板及其制作方法
CN105655359A (zh) * 2016-03-31 2016-06-08 武汉华星光电技术有限公司 Tft基板的制作方法
CN107706115A (zh) * 2017-10-09 2018-02-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法
CN112103245B (zh) * 2020-09-22 2023-08-11 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297142B (ko) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4954401B2 (ja) 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW494580B (en) * 2001-04-30 2002-07-11 Hannstar Display Corp Manufacturing method of thin film transistor and its driving devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
없음

Also Published As

Publication number Publication date
JP4321486B2 (ja) 2009-08-26
KR20060048671A (ko) 2006-05-18
JP2006054424A (ja) 2006-02-23
US20060008955A1 (en) 2006-01-12
US7344931B2 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
KR100670991B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US8035103B2 (en) Circuit board, electronic device, and method for producing circuit board
KR100374737B1 (ko) 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기
KR101226974B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US20040206956A1 (en) Thin film transistor device and method of manufacturing the same
KR100671811B1 (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 장치, 전기광학 장치, 및 전자 기기
KR20090039623A (ko) 박막 트랜지스터 장치 및 그 제조방법과, 표시장치
KR100700397B1 (ko) 트랜지스터, 그 제조 방법 및 전기 광학 장치용 기판
JP2007103418A (ja) 半導体装置、半導体装置の製造方法、並びに電気光学装置
JP2008177457A (ja) 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク
US20060164582A1 (en) Thin film transistor array panel, liquid crystal display including the panel and manufacturing method thereof
KR20080107266A (ko) 박막트랜지스터, 표시장치 및 그 제조 방법
JP5221082B2 (ja) Ｔｆｔ基板
JP2009130016A (ja) 半導体装置の製造方法及び電子機器
CN100470736C (zh) 半导体装置、半导体装置的制造方法及电光学装置
JP3460650B2 (ja) 電気光学装置
JP2009210681A (ja) 表示装置及びその製造方法
JP3966024B2 (ja) 薄膜半導体装置の製造方法、及び電気光学装置の製造方法
JP2002016082A (ja) 薄膜半導体素子およびその製造方法
JP2008003201A (ja) 半導体装置の製造方法及び半導体装置
KR100923054B1 (ko) 디스플레이 픽셀 및 이의 제조 방법
KR100947778B1 (ko) 액정표시소자의 제조 방법
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2012191105A (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 14