KR100670991B1 - 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치 - Google Patents
반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치 Download PDFInfo
- Publication number
- KR100670991B1 KR100670991B1 KR1020050056778A KR20050056778A KR100670991B1 KR 100670991 B1 KR100670991 B1 KR 100670991B1 KR 1020050056778 A KR1020050056778 A KR 1020050056778A KR 20050056778 A KR20050056778 A KR 20050056778A KR 100670991 B1 KR100670991 B1 KR 100670991B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- concentration region
- high concentration
- resist
- low concentration
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 609
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 92
- 239000012535 impurity Substances 0.000 claims abstract description 302
- 238000000034 method Methods 0.000 claims abstract description 114
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000010408 film Substances 0.000 claims description 598
- 239000000758 substrate Substances 0.000 claims description 81
- 230000015572 biosynthetic process Effects 0.000 claims description 67
- 239000010409 thin film Substances 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 21
- 238000002834 transmittance Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 80
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 224
- 239000010410 layer Substances 0.000 description 97
- 150000002500 ions Chemical class 0.000 description 89
- 239000004973 liquid crystal related substance Substances 0.000 description 32
- 238000000206 photolithography Methods 0.000 description 29
- 230000001681 protective effect Effects 0.000 description 15
- -1 Si (OC 2 H 5 ) 4 ) Chemical compound 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000002294 plasma sputter deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
Claims (23)
- 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,기판 위에 반도체막을 형성하는 공정과,상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 동시에, 상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정과,상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보다 저농도의 불순물을 주입하여, 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 레지스트 형성 공정에서, 노광 시에 국소적으로 투과율이 다른 포토마스크를 사용함으로써, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 상기 레지스트의 막 두께를, 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 레지스트 형성 공정에서 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 50㎚∼200㎚로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 고농도 불순물 영역 형성 공정에서 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 부분의 상기 반도체막을 노출시켜, 상기 반도체막에 상기 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 반도체 장치로서, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역이 상기 반도체막의 단부(端部)로부터 동일한 영역 폭으로 형성되고, 상기 반도체막의 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역의 막 두께가 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역의 막 두께보다도 얇은 것을 특징으로 하는 반도체 장치.
- 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,기판 위에 반도체막을 형성하는 공정과,상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정과,상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보다 저농도의 불순물을 주입하여, 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역을 형성하는 공정을 가지며,상기 에칭 공정에서, 막 두께를 두껍게 형성한 상기 레지스트 아래쪽의 상기 반도체막에 상기 고농도 불순물이 주입된 불순물 영역이며, 또한 상기 채널 영역의 채널 길이에 평행하게 연장되는 불순물 영역의 상기 반도체막을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 6 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 반도체 장치로서,상기 소스측 고농도 영역과 상기 드레인측 고농도 영역의 폭은 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역의 폭 이하인 것을 특징으로 하는 반도체 장치.
- 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,기판 위에 반도체막을 형성하는 공정과,상기 반도체막 위에 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 동시에, 상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과,상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,상기 게이트 절연막 위에 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 저농도 불순물보다 고농도의 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 8 항에 있어서,상기 레지스트 형성 공정에서, 노광 시에 국소적으로 투과율이 다른 포토마스크를 사용함으로써, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 8 항 또는 제 9 항에 있어서,상기 레지스트 형성 공정에서, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 50㎚∼200㎚로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 8 항에 있어서,상기 저농도 불순물 영역 형성 공정에서, 상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 드레인측 저농도 영역 및 상기 소스측 저농도 영역에 대응하는 부분의 상기 반도체막을 노출시켜, 상기 반도체막에 상기 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,기판 위에 반도체막을 형성하는 공정과,상기 반도체막 위에 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,상기 레지스트의 얇은 부분을 통하여 상기 반도체막에 저농도 불순물을 주입하여, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과,상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,상기 게이트 절연막 위에 상기 소스측 저농도 영역, 상기 드레인측 저농도 영역 및 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 저농도 불순물보다 고농도의 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 가지며,상기 에칭 공정에서, 막 두께를 두껍게 형성한 상기 레지스트 아래쪽의 상기 반도체막에 상기 저농도 불순물이 주입된 불순물 영역이며, 또한 상기 채널 영역의 채널 길이에 평행하게 연장되는 불순물 영역의 상기 반도체막을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 12 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 반도체 장치로서,상기 소스측 고농도 영역과 상기 드레인측 고농도 영역의 폭은 상기 소스측 저농도 영역과 상기 드레인측 저농도 영역의 폭 이하인 것을 특징으로 하는 반도체 장치.
- 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,기판 위에 상기 반도체막을 형성하는 공정과,상기 반도체막 위에 중앙이 평탄부이며 양단이 테이퍼부로 되도록 레지스트를 형성하는 공정과,상기 레지스트의 테이퍼부를 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 반도체막에 농도 구배 영역 및 상기 채널 영역을 형성하는 공정과,상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,상기 게이트 절연막 위에 상기 채널 영역 또는 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 상기 게이트 전극을 형성하는 공정을 갖는 것 을 특징으로 하는 반도체 장치의 제조 방법.
- 제 14 항에 있어서,상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 반도체 장치와, 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 게이트 전극을 형성하는 반도체 장치를 동일 기판 위에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 14 항에 있어서,중앙이 평탄부이며 양단이 테이퍼부인 상기 레지스트를 사용하여 형성하는 반도체 장치와, 불순물을 주입하는 영역의 막 두께가 얇게 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치를 동일 기판 위에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,기판 위에 상기 반도체막을 형성하는 공정과,상기 반도체막 위에 중앙이 평탄부이고, 단부의 막 두께가 상기 평탄부보다도 얇으며, 상기 평탄부와 막 두께가 얇은 상기 단부 사이가 테이퍼 형상으로 되도 록 레지스트를 형성하는 공정과,상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,상기 레지스트를 통하여 상기 반도체막에 고농도 불순물을 주입하여, 상기 반도체막에 상기 채널 영역, 상기 고농도 주입 영역 및 상기 농도 구배 영역을 형성하는 공정과,상기 레지스트를 상기 반도체막 위로부터 제거하여 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,상기 게이트 절연막 위에 상기 채널 영역 또는 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 상기 게이트 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 17 항에 있어서,상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 반도체 장치와, 상기 채널 영역 및 상기 농도 구배 영역의 일부에 대응하는 위치에 게이트 전극을 형성하는 반도체 장치를 동일 기판 위에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 17 항에 있어서,상기 채널 영역에 상당하는 부분인 중앙이 평탄부이며, 상기 고농도 주입 영 역인 단부에서는 막 두께가 얇아지도록 상기 레지스트를 형성하는 공정과, 상기 평탄부와 막 두께가 얇은 상기 단부 사이의 상기 농도 구배 영역은 테이퍼 형상으로 되도록 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치와, 불순물을 주입하는 영역의 막 두께가 얇게 형성된 상기 레지스트를 사용하여 형성하는 반도체 장치를 동일 기판 위에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,기판 위에 반도체막을 형성하는 공정과,제 1 반도체 장치 형성 영역에서 상기 반도체막 위에 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께보다 얇아지도록 상기 레지스트를 형성하는 공정과,제 2 반도체 장치 형성 영역에서 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역, 상기 소스측 저농도 영역 및 상기 드레인측 저농도 영역에 대응하는 상기 레지스트의 막 두께를, 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇고, 또한 상기 제 1 반도체 장치 형성 영역에서의 상기 소스측 고농도 영역, 상기 드레인측 고농도 영역에 대응하는 상기 레지스트의 막 두께보다도 두꺼워지도록 상기 레지스트를 형성하는 공정과,상기 제 1 및 제 2 반도체 장치 형성 영역 각각의 상기 반도체막을 상기 레지스트를 마스크로 하여 에칭하는 동시에, 상기 반도체막에 고농도 불순물을 주입하여, 상기 제 1 반도체 장치 형성 영역에는 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하고, 상기 제 2 반도체 장치 형성 영역에는 상기 소스측 저농도 영역, 드레인측 저농도 영역 및 상기 채널 영역을 형성하는 공정과,상기 제 1 및 제 2 반도체 장치 형성 영역 각각에 형성된 상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,상기 제 1 반도체 장치 형성 영역에서, 상기 게이트 절연막 위에 상기 채널 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,상기 제 2 반도체 장치 형성 영역에서, 상기 게이트 절연막 위에 상기 채널 영역, 소스측 저농도 영역 및 드레인측 저농도 영역에 대응하는 위치에 상기 게이트 전극을 형성하는 공정과,상기 제 1 및 제 2 반도체 장치 형성 영역 각각의 상기 게이트 전극을 마스크로 하여 상기 반도체막에 상기 고농도 불순물보다 저농도의 불순물을 주입하여, 상기 제 1 반도체 장치 형성 영역에 소스측 저농도 영역 및 상기 드레인측 저농도 영역을 형성하는 공정과,상기 제 1 반도체 장치 형성 영역의 전면(全面)을 레지스트로 피복하는 동시에, 상기 제 2 반도체 장치 형성 영역의 상기 반도체막에 고농도 불순물을 주입하여, 상기 소스측 고농도 영역 및 상기 드레인측 고농도 영역을 형성하는 공정을 갖 는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 소스측 고농도 영역과 드레인측 고농도 영역과 소스측 저농도 영역과 드레인측 저농도 영역과 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연막을 통하여 대향한 게이트 전극을 갖는 반도체 장치의 제조 방법으로서,기판 위에 반도체막을 형성하는 공정과,상기 반도체막 위에 상기 소스측 영역 및 상기 드레인측 영역에 대응하는 레지스트의 막 두께를 상기 채널 영역에 대응하는 상기 레지스트의 막 두께보다 얇게 형성하는 공정과,상기 레지스트를 마스크로 하여 상기 반도체막을 소정 패턴으로 에칭하는 공정과,상기 레지스트를 마스크로 하여 상기 반도체막에 불순물을 주입하여, 상기 소스측 영역 및 상기 드레인측 영역을 형성하는 공정과,상기 레지스트를 상기 반도체막 위로부터 제거하여, 상기 반도체막 위에 게이트 절연막을 형성하는 공정과,상기 게이트 절연막 위에 상기 게이트 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 21 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 반도체 장치.
- 제 22 항에 기재된 반도체 장치를 구비한 것을 특징으로 하는 전기 광학 장치.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004204574 | 2004-07-12 | ||
JPJP-P-2004-00204574 | 2004-07-12 | ||
JPJP-P-2005-00117115 | 2005-04-14 | ||
JP2005117115A JP4321486B2 (ja) | 2004-07-12 | 2005-04-14 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060048671A KR20060048671A (ko) | 2006-05-18 |
KR100670991B1 true KR100670991B1 (ko) | 2007-01-17 |
Family
ID=35541887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050056778A KR100670991B1 (ko) | 2004-07-12 | 2005-06-29 | 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7344931B2 (ko) |
JP (1) | JP4321486B2 (ko) |
KR (1) | KR100670991B1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4063266B2 (ja) * | 2004-09-30 | 2008-03-19 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器 |
US7807516B2 (en) * | 2005-06-30 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
KR101267499B1 (ko) * | 2005-08-18 | 2013-05-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 |
KR100796609B1 (ko) * | 2006-08-17 | 2008-01-22 | 삼성에스디아이 주식회사 | Cmos 박막 트랜지스터의 제조방법 |
JP2008305882A (ja) * | 2007-06-06 | 2008-12-18 | Seiko Epson Corp | レジストパターンの形成方法及び半導体装置の製造方法 |
JP4930324B2 (ja) | 2007-10-29 | 2012-05-16 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
JP4968011B2 (ja) * | 2007-11-19 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置 |
JP5369501B2 (ja) * | 2008-06-04 | 2013-12-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2010087333A (ja) * | 2008-10-01 | 2010-04-15 | Seiko Epson Corp | フォトマスク、半導体装置の製造方法、及び半導体装置 |
KR101825053B1 (ko) | 2011-01-11 | 2018-02-05 | 삼성디스플레이 주식회사 | 유기발광표시장치의 제조방법 |
US20130078801A1 (en) * | 2011-09-22 | 2013-03-28 | Shenzhen China Star Optoelectronics Technology Co.,Ltd. | Manufacture methods of double layer gate electrode and relevant thin film transistor |
TW201413825A (zh) * | 2012-09-17 | 2014-04-01 | Ying-Jia Xue | 薄膜電晶體的製作方法 |
CN102881571B (zh) * | 2012-09-28 | 2014-11-26 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
CN103413783B (zh) | 2013-07-31 | 2016-02-24 | 北京京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
JP2015204351A (ja) | 2014-04-14 | 2015-11-16 | セイコーエプソン株式会社 | 感光膜の設置方法、半導体装置の製造方法、電気光学装置および電子機器 |
CN105161459B (zh) * | 2015-09-07 | 2019-01-29 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
CN105655359A (zh) * | 2016-03-31 | 2016-06-08 | 武汉华星光电技术有限公司 | Tft基板的制作方法 |
CN107706115A (zh) * | 2017-10-09 | 2018-02-16 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制作方法 |
CN112103245B (zh) * | 2020-09-22 | 2023-08-11 | 成都京东方显示科技有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW297142B (ko) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
JPH10229197A (ja) * | 1997-02-17 | 1998-08-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
US6617644B1 (en) * | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4954401B2 (ja) | 2000-08-11 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
US7223643B2 (en) * | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
TW494580B (en) * | 2001-04-30 | 2002-07-11 | Hannstar Display Corp | Manufacturing method of thin film transistor and its driving devices |
-
2005
- 2005-04-14 JP JP2005117115A patent/JP4321486B2/ja active Active
- 2005-06-29 KR KR1020050056778A patent/KR100670991B1/ko active IP Right Grant
- 2005-06-29 US US11/168,857 patent/US7344931B2/en active Active
Non-Patent Citations (1)
Title |
---|
없음 |
Also Published As
Publication number | Publication date |
---|---|
JP4321486B2 (ja) | 2009-08-26 |
KR20060048671A (ko) | 2006-05-18 |
JP2006054424A (ja) | 2006-02-23 |
US20060008955A1 (en) | 2006-01-12 |
US7344931B2 (en) | 2008-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100670991B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치 | |
KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
US8035103B2 (en) | Circuit board, electronic device, and method for producing circuit board | |
KR100374737B1 (ko) | 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기 | |
KR101226974B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
US20040206956A1 (en) | Thin film transistor device and method of manufacturing the same | |
KR100671811B1 (ko) | 박막 반도체 장치의 제조 방법, 박막 반도체 장치, 전기광학 장치, 및 전자 기기 | |
KR20090039623A (ko) | 박막 트랜지스터 장치 및 그 제조방법과, 표시장치 | |
KR100700397B1 (ko) | 트랜지스터, 그 제조 방법 및 전기 광학 장치용 기판 | |
JP2007103418A (ja) | 半導体装置、半導体装置の製造方法、並びに電気光学装置 | |
JP2008177457A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク | |
US20060164582A1 (en) | Thin film transistor array panel, liquid crystal display including the panel and manufacturing method thereof | |
KR20080107266A (ko) | 박막트랜지스터, 표시장치 및 그 제조 방법 | |
JP5221082B2 (ja) | Tft基板 | |
JP2009130016A (ja) | 半導体装置の製造方法及び電子機器 | |
CN100470736C (zh) | 半导体装置、半导体装置的制造方法及电光学装置 | |
JP3460650B2 (ja) | 電気光学装置 | |
JP2009210681A (ja) | 表示装置及びその製造方法 | |
JP3966024B2 (ja) | 薄膜半導体装置の製造方法、及び電気光学装置の製造方法 | |
JP2002016082A (ja) | 薄膜半導体素子およびその製造方法 | |
JP2008003201A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100923054B1 (ko) | 디스플레이 픽셀 및 이의 제조 방법 | |
KR100947778B1 (ko) | 액정표시소자의 제조 방법 | |
JP2009224396A (ja) | 薄膜トランジスタ基板、およびその製造方法、並びに表示装置 | |
JP2012191105A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131218 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141219 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161230 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190107 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 14 |