CN102881571B - 有源层离子注入方法及薄膜晶体管有源层离子注入方法 - Google Patents

有源层离子注入方法及薄膜晶体管有源层离子注入方法 Download PDF

Info

Publication number
CN102881571B
CN102881571B CN201210371558.1A CN201210371558A CN102881571B CN 102881571 B CN102881571 B CN 102881571B CN 201210371558 A CN201210371558 A CN 201210371558A CN 102881571 B CN102881571 B CN 102881571B
Authority
CN
China
Prior art keywords
photoresist
active layer
mask plate
reserve area
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210371558.1A
Other languages
English (en)
Other versions
CN102881571A (zh
Inventor
马占洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210371558.1A priority Critical patent/CN102881571B/zh
Publication of CN102881571A publication Critical patent/CN102881571A/zh
Priority to US14/011,985 priority patent/US9230811B2/en
Priority to EP13182241.3A priority patent/EP2713385B1/en
Priority to JP2013189213A priority patent/JP6227340B2/ja
Priority to KR1020130114131A priority patent/KR20140042697A/ko
Application granted granted Critical
Publication of CN102881571B publication Critical patent/CN102881571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种有源层离子注入方法及薄膜晶体管有源层离子注入方法，以解决现有技术中利用栅绝缘层进行有源层离子注入时，损伤栅绝缘层薄膜结构，影响栅绝缘层特性的问题。本发明中通过涂覆的光刻胶作为有源层的保护层进行离子注入，保证有源层离子注入时，不破坏有源层，进行后续工艺时，也能保证栅绝缘层的薄膜结构不破坏，确保TFT的特性。

Description

有源层离子注入方法及薄膜晶体管有源层离子注入方法
技术领域
本发明涉及液晶显示器制造领域，尤其涉及一种有源层离子注入方法及薄膜晶体管有源层离子注入方法。
背景技术
采用低温多晶硅技术(Low Temperature Poly-silicon，LTPS)制造的显示面板，能够降低显示屏的功耗，加上LTPS TFT（Thin Film Transistor，薄膜晶体管）显示面板具有高分辨率、反应速度快、高亮度、高开口率等优点，LTPS TFT显示面板得到越来越广泛的应用。
LTPS TFT阵列基板制造过程中，为提高TFT特性，对有源层进行离子注入是不可缺少的一个重要步骤，如图1所示为目前广泛使用的LTPS TFT显示面板的截面示意图，现有技术的LTPS TFT阵列基板制造工艺中，首先需要在玻璃基板11上沉积一层缓冲层12，之后在缓冲层12的整个表面上沉积非晶硅a-Si，通过脱氢工艺以及低温晶化工艺形成多晶硅层。晶化结束后利用有源层掩膜板进行有源层图形曝光、显影、刻蚀、剥离等工艺形成有源层13，对形成的有源层13进行离子注入。
现有技术中，进行有源层13离子注入时，为保护有源层13的表面不被离子注入轰击所损伤，通常利用有源层13表面沉积的栅绝缘层14来保护其表面，注入的离子通过栅绝缘层14进入到有源层13中，达到最终的离子注入效果，如图2所示。
发明人在实施本发明的过程中，发现现有的LTPS TFT进行有源层离子注入工艺时，为了防止损失有源层，通过栅绝缘层进行离子注入保护，但是掺杂离子在注入过程中不仅损伤了栅绝缘层的薄膜结构，并且会有离子残留在栅绝缘层中，使其特性变差；而且在LTPS后端高温工艺中，栅绝缘层中的离子还会进行扩散，进一步影响栅绝缘层特性。
发明内容
本发明的目的是提供一种有源层离子注入方法及薄膜晶体管有源层离子注入方法，以解决现有技术中利用栅绝缘层进行有源层离子注入时，损伤栅绝缘层薄膜结构，影响栅绝缘层特性的问题。
本发明的目的是通过以下技术方案实现的：
本发明一方面提供了一种有源层离子注入方法，该方法包括：
在有源层上涂覆光刻胶；
透过所述光刻胶对所述有源层进行离子注入。
本发明另一方面还提供了一种薄膜晶体管有源层离子注入方法，该方法包括：
在有源层上涂覆光刻胶；
透过所述光刻胶对与薄膜晶体管TFT沟道区域对应的有源层第一区域进行离子注入。
本发明提供的有源层离子注入方法以及TFT有源层离子注入的方法，通过涂覆的光刻胶作为有源层的保护层进行离子注入，保证有源层离子注入时，不破坏有源层，进行后续工艺时，也能保证栅绝缘层的薄膜结构不破坏，确保栅绝缘层特性，并提高TFT的特性。
附图说明
图1为现有技术中LTPS TFT显示面板的截面示意图；
图2为现有技术利用栅绝缘层进行有源层离子注入的示意图；
图3A为本发明实施例提供的LTPS有源层离子注入方法流程图；
图3B为本发明实施例提供的有源层涂覆光刻胶示意图；
图4A为本发明实施例提供的利用HTM掩膜板对光刻胶进行部分曝光示意图；
图4B为本发明实施例提供的利用TFT源漏电极掩膜板对光刻胶进行部分曝光示意图;
图4C为本发明实施例提供的LTPS TFT阵列基板制造过程中光刻胶部分曝光后离子注入示意图。
具体实施方式
本发明实施例提供的LTPS有源层离子注入的方法，通过涂覆的光刻胶作为有源层的保护层进行离子注入，保证有源层离子注入时，不破坏有源层，进行后续工艺时，也能保证栅绝缘层的薄膜结构不破坏，确保TFT的特性。
本发明实施例一提供一种LTPS有源层离子注入方法，如图3A所示为本发明实施例一提供的LTPS有源层离子注入方法流程图。
步骤S301：在玻璃基板11上形成缓冲层12。
具体的，为了防止玻璃基板中有害物质对多晶薄膜层性能的影响，采用化学气相沉积PECVD法在玻璃基板11上沉积缓冲层12，并且在沉积缓冲层12之前需要进行玻璃基板11的预清洗，提高玻璃基板11的清洁度。
步骤S302：在缓冲层12上形成多晶硅层。
具体的，在缓冲层11上沉积一层非晶硅层a-Si，然后进行脱氢工艺以及低温晶化处理得到多晶硅层。
步骤S303：曝光显影形成有源层13。
具体的，在晶化结束得到多晶硅层后，利用有源层掩膜板对多晶硅层进行曝光、显影、刻蚀以及剥离等工艺，形成有源层13。
步骤S304：在有源层13上涂敷光刻胶15。
具体的，为了在进行有源层13离子注入时，不损伤有源层13以及栅绝缘层14，本发明实施例中采用在有源层13上方涂覆光刻胶15。光刻胶15具有光敏性，并且不同厚度的光刻胶15对离子注入的透过率不同，因此，可以根据实际需要在有源层上涂覆不同厚度的光刻胶15，对有源层上部分区域进行离子注入。
如图3B所示，为有源层13上方涂覆光刻胶15以后的示意图。
步骤S305：透过涂覆的光刻胶15对有源层进行离子注入。
具体的，不同的光刻胶厚度，对离子注入的透过率不同，因此根据光刻胶15需要注入离子的区域，可以在有源层上涂覆不同厚度的光刻胶15，当然也可以涂覆相同厚度的光刻胶15后，通过曝光处理，使光刻胶15部分曝光，部分曝光后，剩余没有被曝光的光刻胶15厚度满足离子能够透过，并且能够保护下面的有源层不被离子轰击所破坏即可。
优选的，离子注入结束后，可以进行光刻胶15的剥离，使得在离子注入时，即使光刻胶15有所损伤，影响有源层特性，剥离后便不会影响有源层的特性了。如果涂覆的光刻胶材料,其不但具有光敏性，而且对半导体器件特性没有影响，则可以不进行剥离。
本发明实施例一提供的有源层离子注入方法，通过在有源层上方涂覆的光刻胶进行离子注入，能够保护有源层不会被离子注入所损伤，并且避免了使用阵列基板中的栅绝缘层进行离子注入，提高阵列基板特性。
本发明实施例二提供了一种利用实施例一的有源层离子注入方法，对TFT有源层进行离子注入的方法。
具体的，低温多晶硅TFT阵列基板在制造的过程中，为提高TFT特性，仅需要对有源层上与TFT沟道区域对应的部分进行离子注入，因此，本发明实施例中可以对有源层与薄膜晶体管TFT沟道区域对应的第一区域进行离子注入。以下将对有源层与薄膜晶体管TFT沟道区域对应的第一区域进行离子注入的方法进行详细说明。
利用本发明实施例提供的TFT有源层离子注入方法，进行低温多晶硅TFT阵列基板的制造工艺，在形成有源层图形以前的工艺可以采用现有技术的制造工艺，即首先在玻璃基板上沉积一层缓冲层，之后在缓冲层上沉积一层非晶硅，经过脱氢工艺、LTPS低温晶化等工艺得到多晶硅层。晶化结束后利用有源层图形掩膜板进行有源层图形曝光、显影、刻蚀、剥离等工艺，形成有源层图形。本发明实施例仅就后续不同于现有技术的制造工艺进行详细说明。
本发明实施例中，为了在有源层上与TFT沟道区域对应的第一区域进行离子注入，不损伤有源层，又不损伤栅绝缘层，本发明实施例中采用实施例一的方法，在有源层上方涂覆光刻胶15，因为光刻胶15不同厚度对应的离子透过率不同，因此，为了实现仅在沟道区域对应的第一区域内进行离子注入，可以在与该第一区域对应部分的光刻胶15涂覆为离子能够透过的厚度，在其他区域涂覆为不能透过的厚度。
优选的，由于在涂覆光刻胶15时，在同一层涂覆不同的厚度，工艺复杂，并且难于控制，因此，本发明实施例中可以采用先涂覆离子不能透过的厚度，而后采用曝光显影处理，对光刻胶15采用部分曝光的方法，形成光刻胶完全保留区域和光刻胶半保留区域；其中，光刻胶完全保留区域对应薄膜晶体管TFT的源、漏极电极区域，且光刻胶完全保留区域厚度为离子注入不能透过的厚度；光刻胶半保留区域对应TFT的沟道区域，且光刻胶半保留区域厚度为离子注入能够透过的厚度。
为了能够实现光刻胶15的部分曝光，本发明实施例可以采用如下方式进行光刻胶的曝光：
优选的，不同的曝光量会使光刻胶15不同程度的进行曝光，因此本发明实施例中可以通过调节曝光量，控制光刻胶15对应TFT沟道区域部分进行部分曝光，形成光刻胶的半保留区域。
优选的，本发明实施例还可以利用半透式掩膜板（HTM）进行光刻胶15的曝光，HTM掩膜板是通过在不同区域透过光的强度不同，而使光刻胶进行选择性曝光、显影。图4A表示利用HTM掩膜板41对光刻胶15进行曝光处理的过程。在HTM掩膜板41中，包括不透明区域411和半透明区域412。图中所示为曝光后的光刻胶，其中，光刻胶半保留区域151对应HTM掩膜板41的半透明区域412，光刻胶完全保留区域152对应HTM掩膜板41的不透明区域411。光刻胶半保留区域151对应有源层13与TFT沟道区域对应的第一区域131，光刻胶完全保留区域对应有源层13与TFT源漏极对应的第二区域132。
优选的，灰色调掩膜板（GTM掩膜板）是通过光栅效应，使掩膜板在不同区域透过光的强度不同，而使光刻胶进行选择性曝光、显影，GTM掩膜板同样包括半透明区域和不透明区域，因此本发明实施例中可以利用灰色调掩膜板对所述光刻胶15进行曝光处理；使灰色调掩膜板的半透明区域对应光刻胶半保留区域，不透明区域对应光刻胶完全保留区域即可。
本发明实施例上述通过HTM掩膜板或者GTM掩膜板对光刻胶15进行部分曝光的方法，可以实现一次曝光显影，形成光刻胶的部分曝光，简化制造工艺。
更为优选的，本发明实施例在进行光刻胶曝光时，可以利用形成TFT源漏电极图形的TFT源漏电极掩膜板对所述光刻胶15进行曝光，如图4B所示，由于TFT源漏电极掩膜板在沟道区域没有图形，因此TFT源漏电极掩膜板的曝光区对应所述光刻胶的半保留区域，控制曝光量可以实现沟道区域对应的光刻胶15能够部分曝光，最终形成光刻胶半保留区域。同样的，由于在所述TFT源漏电极对应的有源层第二区域不需要进行离子注入，因此将TFT源漏电极掩膜板的图形区域对应光刻胶完全保留区域。
本发明实施例中，直接利用TFT源漏电极掩膜板对光刻胶进行曝光，使得在制造阵列基板时不会增加掩膜板的数量，简化了制造工艺。
上述对光刻胶进行部分曝光以后，进行离子注入时，离子只能透过光刻胶半保留区域进入到有源层上与TFT沟道区域对应的第一部分区域，而光刻胶完全保留区域，由于其厚度是离子不能透过的厚度，因此，通过光刻胶完全保留区域注入的离子是不能到达有源层的，如图4C所示。
在TFT有源层离子注入过程中，只需要在TFT沟道区域对应的有源层第一区域进行离子注入，而源漏极对应的有源层第二区域并不需要进行离子注入，但是在离子注入过程中，由于制造工艺的精度不高，可能会导致源漏极区域对应的有源层第二区域有部分离子注入，因此，本发明实施例中为了提高TFT特性，可以采用对源漏极区域对应的有源层第二区域进行离子反向重掺杂。
上述离子注入结束后，可以进行光刻胶15的剥离，使得即使光刻胶被离子损伤，影响有源层特性，被剥离后便不会影响有源层特性。由于已经完成离子注入，所以在后续制造阵列基板过程中，在沉积栅绝缘层后，可以直接进行栅金属层的沉积，进行后续工艺。后续阵列基板的制造工艺可以采用现有的LTPS工艺，最终形成图1所示的LTPS TFT结构。
本发明实施例提供的低温多晶硅TFT阵列基板的制造方法，采用涂覆的光刻胶作为有源层的保护层，进行有源层与TFT沟道区域对应的第一区域进行离子注入，并且在离子注入结束后可以剥离光刻胶再沉积栅绝缘层，保证了有源层离子注入时，不破坏有源层和栅绝缘层的薄膜结构，并且采用TFT源漏极掩膜板进行光刻胶的部分曝光，可以在不增加掩膜板的基础上实现光刻胶的曝光，进一步简化制造工艺。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种薄膜晶体管有源层离子注入方法，其特征在于，包括：
在有源层上涂覆光刻胶；
对涂覆于有源层上方的光刻胶进行曝光并显影，显影后形成光刻胶完全保留区域和光刻胶半保留区域，透过所述光刻胶半保留区域对所述有源层第一区域进行离子注入；
其中，所述光刻胶完全保留区域对应薄膜晶体管TFT的源、漏极电极区域，且光刻胶完全保留区域厚度为离子注入不能透过的厚度；
所述光刻胶半保留区域对应TFT的沟道区域，且光刻胶半保留区域厚度为离子注入能够透过的厚度。
2.如权利要求1所述的方法，其特征在于，对涂覆于有源层上方的光刻胶进行曝光，具体包括：
利用半透式掩膜板对所述光刻胶进行曝光处理；
其中，所述半透式掩膜板的半透明区域对应所述光刻胶半保留区域，所述半透式掩膜板的不透明区域对应所述光刻胶完全保留区域。
3.如权利要求1所述的方法，其特征在于，对涂覆于有源层上方的光刻胶进行曝光，具体包括：
利用灰色调掩膜板对所述光刻胶进行曝光处理；
其中，所述灰色调掩膜板的半透明区域对应所述光刻胶半保留区域，所述灰色调掩膜板的不透明区域对应所述光刻胶完全保留区域。
4.如权利要求1所述的方法，其特征在于，对涂覆于有源层上方的光刻胶进行曝光，具体包括：
利用形成TFT源漏电极图形的TFT源漏电极掩膜板对所述光刻胶进行曝光；
其中，所述TFT源漏电极掩膜板的曝光区对应所述光刻胶的半保留区域，所述TFT源漏电极掩膜板的图形区域对应光刻胶完全保留区域。
5.如权利要求1-4任一项所述的方法，其特征在于，当离子注入到TFT源漏极区域对应的有源层第二区域时，该方法还包括：
对所述源漏极区域对应的有源层第二区域进行离子反向重掺杂。
6.如权利要求1-4任一项所述的方法，其特征在于，当离子注入结束后，该方法还包括：
剥离所述光刻胶。
CN201210371558.1A 2012-09-28 2012-09-28 有源层离子注入方法及薄膜晶体管有源层离子注入方法 Active CN102881571B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201210371558.1A CN102881571B (zh) 2012-09-28 2012-09-28 有源层离子注入方法及薄膜晶体管有源层离子注入方法
US14/011,985 US9230811B2 (en) 2012-09-28 2013-08-28 Active layer ion implantation method and active layer ion implantation method for thin-film transistor
EP13182241.3A EP2713385B1 (en) 2012-09-28 2013-08-29 Active layer ion implantation method for thin-film transistor
JP2013189213A JP6227340B2 (ja) 2012-09-28 2013-09-12 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法
KR1020130114131A KR20140042697A (ko) 2012-09-28 2013-09-25 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210371558.1A CN102881571B (zh) 2012-09-28 2012-09-28 有源层离子注入方法及薄膜晶体管有源层离子注入方法

Publications (2)

Publication Number Publication Date
CN102881571A CN102881571A (zh) 2013-01-16
CN102881571B true CN102881571B (zh) 2014-11-26

Family

ID=47482856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210371558.1A Active CN102881571B (zh) 2012-09-28 2012-09-28 有源层离子注入方法及薄膜晶体管有源层离子注入方法

Country Status (5)

Country Link
US (1) US9230811B2 (zh)
EP (1) EP2713385B1 (zh)
JP (1) JP6227340B2 (zh)
KR (1) KR20140042697A (zh)
CN (1) CN102881571B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944975B (zh) * 2012-10-26 2014-06-11 京东方科技集团股份有限公司 一种掩膜板及其制造方法，阵列基板的制造方法
CN103700632B (zh) * 2013-12-26 2016-04-06 京东方科技集团股份有限公司 Cmos晶体管及其制作方法、显示面板和显示装置
US9489882B2 (en) 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
US9490276B2 (en) 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
US9634038B2 (en) 2014-02-25 2017-04-25 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
KR102501162B1 (ko) * 2014-02-25 2023-02-16 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN104018215A (zh) * 2014-06-12 2014-09-03 中山大学 一种选择区域外延生长界面保护方法
KR102216678B1 (ko) 2014-07-14 2021-02-18 삼성디스플레이 주식회사 박막트랜지스터 제조방법
CN104485278A (zh) * 2014-12-12 2015-04-01 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法和掺杂设备
KR102479304B1 (ko) * 2014-12-31 2022-12-20 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR102566477B1 (ko) * 2014-12-31 2023-08-10 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN110870954B (zh) * 2018-09-04 2023-11-03 上海博泰悦臻网络技术服务有限公司 破窗装置及破窗方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1401142A (zh) * 2000-02-15 2003-03-05 松下电器产业株式会社 薄膜晶体管的制造方法和液晶显示装置
CN101060126A (zh) * 2007-03-27 2007-10-24 友达光电股份有限公司 薄膜晶体管与像素结构及其制造方法
CN102479680A (zh) * 2010-11-29 2012-05-30 中国科学院微电子研究所 半导体器件的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481316A (en) * 1987-09-24 1989-03-27 Shimadzu Corp Ion implantation
KR0161389B1 (ko) * 1995-02-16 1999-01-15 윤종용 마스크 및 이를 사용한 패턴형성방법
JP3190878B2 (ja) * 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
JP3522216B2 (ja) 2000-12-19 2004-04-26 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP2003224137A (ja) 2002-01-30 2003-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP3612525B2 (ja) * 2002-06-04 2005-01-19 Ｎｅｃ液晶テクノロジー株式会社 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
KR100891997B1 (ko) * 2002-11-20 2009-04-07 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치의 제조방법
TW579604B (en) * 2002-12-17 2004-03-11 Ind Tech Res Inst Method of forming a top-gate type thin film transistor device
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
KR101021715B1 (ko) * 2004-03-06 2011-03-15 엘지디스플레이 주식회사 스토리지 도핑공정을 개선한 액정표시소자의 제조방법
KR100611759B1 (ko) * 2004-06-22 2006-08-10 삼성에스디아이 주식회사 Ｃｍｏｓ 박막트랜지스터 및 그의 제조 방법
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
CN100470736C (zh) * 2004-07-12 2009-03-18 精工爱普生株式会社 半导体装置、半导体装置的制造方法及电光学装置
CN100401484C (zh) * 2004-12-01 2008-07-09 中华映管股份有限公司 薄膜晶体管的制造方法
JP4708099B2 (ja) * 2005-07-04 2011-06-22 シャープ株式会社 トランジスタ製造用マスクおよびこれを用いてトランジスタを製造する方法
JP4930324B2 (ja) * 2007-10-29 2012-05-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP5178209B2 (ja) 2008-01-16 2013-04-10 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP6004635B2 (ja) 2011-02-01 2016-10-12 キヤノン株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1401142A (zh) * 2000-02-15 2003-03-05 松下电器产业株式会社 薄膜晶体管的制造方法和液晶显示装置
CN101060126A (zh) * 2007-03-27 2007-10-24 友达光电股份有限公司 薄膜晶体管与像素结构及其制造方法
CN102479680A (zh) * 2010-11-29 2012-05-30 中国科学院微电子研究所 半导体器件的制造方法

Also Published As

Publication number Publication date
US20140094002A1 (en) 2014-04-03
EP2713385A1 (en) 2014-04-02
JP6227340B2 (ja) 2017-11-08
EP2713385B1 (en) 2015-08-26
KR20140042697A (ko) 2014-04-07
CN102881571A (zh) 2013-01-16
JP2014072523A (ja) 2014-04-21
US9230811B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
CN102881571B (zh) 有源层离子注入方法及薄膜晶体管有源层离子注入方法
CN102543860B (zh) 一种低温多晶硅tft阵列基板的制造方法
CN102738007B (zh) 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN109148491B (zh) 一种阵列基板及其制备方法、显示装置
US9640569B2 (en) Doping method for array substrate and manufacturing equipment of the same
US20150318362A1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof
CN103123910A (zh) 阵列基板及其制造方法、显示装置
US10241371B2 (en) Thin film transistor, method for manufacturing the same, array substrate and display device
CN106505033A (zh) 阵列基板及其制备方法、显示装置
US9240353B2 (en) Method for manufacturing array substrate by forming common electrode connecting NMOS in display area and PMOS in drive area
CN103268855A (zh) 多晶硅形成方法、tft阵列基板制造方法及显示装置
US20180188618A1 (en) Manufacturing method of fringe field switching array substrate
CN102683354A (zh) 顶栅型n-tft、阵列基板及其制备方法和显示装置
US9647088B2 (en) Manufacturing method of low temperature polysilicon thin film transistor
US20180108756A1 (en) Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, display apparatus
WO2014153810A1 (zh) 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
CN105097840A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN104952934B (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
CN107706199A (zh) 一种薄膜晶体管阵列基板的制作方法
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN107393832B (zh) 一种改善多晶硅表面平坦度的方法
CN104576526A (zh) 一种阵列基板及其制备方法和显示装置
WO2016145726A1 (zh) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
US10529749B2 (en) Manufacturing method for thin film transistor array substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant