TW201413825A - 薄膜電晶體的製作方法 - Google Patents

薄膜電晶體的製作方法 Download PDF

Info

Publication number
TW201413825A
TW201413825A TW101134003A TW101134003A TW201413825A TW 201413825 A TW201413825 A TW 201413825A TW 101134003 A TW101134003 A TW 101134003A TW 101134003 A TW101134003 A TW 101134003A TW 201413825 A TW201413825 A TW 201413825A
Authority
TW
Taiwan
Prior art keywords
layer
film transistor
thin film
region
type
Prior art date
Application number
TW101134003A
Other languages
English (en)
Other versions
TWI478248B (zh
Inventor
Ying-Jia Xue
Original Assignee
Ying-Jia Xue
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ying-Jia Xue filed Critical Ying-Jia Xue
Priority to TW101134003A priority Critical patent/TW201413825A/zh
Priority to CN201310370062.7A priority patent/CN103681350B/zh
Priority to US14/026,166 priority patent/US8912058B2/en
Priority to JP2013190450A priority patent/JP5747423B2/ja
Priority to EP13184571.1A priority patent/EP2709158B1/en
Publication of TW201413825A publication Critical patent/TW201413825A/zh
Application granted granted Critical
Publication of TWI478248B publication Critical patent/TWI478248B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

一種薄膜電晶體的製作方法，首先於形成半導體材料、介電材料及導體材料等層體的基板用第一灰階光罩形成由光阻構成且各種不同厚度的第一圖案層，再移除該第一圖案層，並自厚度最薄處供該等層體表面裸露，再搭配蝕刻該等層體及對半導體材料摻雜載子，而形成第一型摻雜區，再移除剩餘的第一圖案層結構，得到一具有由對應該第一中心部的導電層、介電層和半導體層，及該第一型摻雜區的電晶體，本發明利用一個灰階光罩，即可製作出一個電晶體的基本架構，較目前使用多個光罩的製程而言，節省更多的材料成本與製程時間。

Description

薄膜電晶體的製作方法
本發明是有關於一種薄膜電晶體的製造方法，特別是指一種薄膜電晶體的製造方法。
在液晶顯示器中，電晶體主要應用於控制畫素電極的n型薄膜電晶體，及控制畫素電極的驅動電路中各式n型薄膜電晶體、p型薄膜電晶體，及互補式電晶體。而近幾年來，多晶矽電晶體更漸成為應用於顯示器的主流電晶體之一。
參閱圖1，以控制畫素電極(圖未示出)與其電連接的n型薄膜電晶體為例，主要包含一基板11、一形成於該基板11上之n型的半導體層12、一形成於該n型的半導體層12上的介電層13、一設置於該介電層13上的導電層14，及與外界電連接的電極15；除此之外，還包括一電連接該電極與該n型半導體區12的源/汲極金屬16，及一絕緣的中間材料17。
該n型的半導體層12以半導體材料所構成，其中，多晶矽是主要構成該n型的半導體層12的半導體材料，並包括一中心部121、及一第一型摻雜區122。該第一型摻雜區122具有二自該中心部121兩側延伸的低外摻雜部123，及二分別自該等低外摻雜部123向外延伸且摻雜濃度大於該等低外摻雜部123之摻雜濃度的外摻雜部124。更詳細地說，該中心部121一般稱為本質型(intrinsic)；第一型摻雜區 122一般稱為非質型(extrinsic)，可為n-、n或n+；而該低外摻雜部123作為過渡之用，可為本質型、n或n-，通常為n或n-，該外摻雜部124為了與該源/汲極金屬16電連，通常為n+。
該介電層13遮覆於該中心部121頂面，且以介電材料構成，並選自氧化矽、氮化矽，及此等之組合，而作為該n型薄膜電晶體閘極介電層13。
該導電層14以導電材料構成，並設置於該介電層13頂面，且對應地位於該n型薄膜電晶體的中心部121上。
該電極15配合該源/汲極金屬16，自該第一型摻雜區122的外摻雜部124向上延伸並與外界電連接。
以電特性而言，該n型薄膜電晶體的外摻雜部124分別作為源極(source)與汲極(drain)，且該中心部121為通道，而該介電層13閘極絕緣層。
當與該其中一電極15及該閘極接受正電壓時，n型薄膜電晶體為開啟狀態，電流自該電極15經低外摻雜部123及通道至該其中之另一電極15；當該閘極不受電壓或所受電壓低於閘極導通電壓時，n型薄膜電晶體為關閉狀態，電流不導通，進而可利用n型薄膜電晶體1的開啟狀態與關閉狀態控制電信號。
以下簡略說明n型薄膜電晶體的製作方法。
首先，先於該基板上依序沉積一層以半導體材料構成的第一層體、一層以介電材料構成的第二層體，及一層第三層體，該第三層體選自金屬、多晶矽、高摻雜濃度的多 晶矽，及經各式回火製程而形成的多晶矽構成，且該多晶矽具備可導電的特性。
接著，於該第三層體頂面塗佈光阻，再配合一第一光罩定義欲成為n型薄膜電晶體的區域，並在曝光、顯影後使光阻覆蓋n型薄膜電晶體的預定區域，再移除未被該光阻覆蓋而裸露的第一層體，及其下方的第二、三層體，留下界定為n型薄膜電晶體的預定區域的半導體層、介電層，及導電層；再移除光阻。
再來，於該n型薄膜電晶體的預定區域頂面塗佈光阻，再配合一第二光罩定義欲成為n型薄膜電晶體的n型半導體區的外摻雜部的區域，並在曝光、顯影後供硬化的光阻覆蓋n型薄膜電晶體的預定區域中非為外摻雜部的預定區域(即外摻雜部的預定區域裸露)，且將裸露的導電層移除；再以離子植入、鐳射摻雜或是擴散的方式摻雜高濃度的n型載子，而成為該n型薄膜電晶體的外摻雜部；再移除光阻。
再來，於該n型薄膜電晶體的預定區域頂面塗佈光阻，再配合一第三光罩定義欲成為n型薄膜電晶體的n型半導體區的低外雜摻部的區域，並在曝光、顯影後供硬化的光阻覆蓋n型薄膜電晶體的預定區域中非為n型半導體區的預定區域(即n型半導體區裸露)，並移除裸露的區域中剩餘的導電層；再以離子植入或是擴散的方式摻雜n型載子，而形成摻雜濃度較該外摻雜部摻雜濃度低的低外摻雜部，且由於摻雜進低外摻雜部的載子濃度較低，故雖然也 植入外摻雜部中，卻不影響外摻雜部原有的摻雜濃度；再移除光阻，則初步構成n型薄膜電晶體基本結構的製作。
繼續，再於該外摻雜部利用光罩搭配蝕刻的方式，形成供外摻雜部與外界電連接的電極。
由上述關於n型薄膜電晶體基本結構的製作方法可以瞭解，通常需花費三道光罩才能完成n型薄膜電晶體基本結構的製作；若欲於同一基板上製作p型薄膜電晶體，則還需再花費至少二道光罩能製作出p型薄膜電晶體。且目前的液晶顯示器或有機發光顯示器(OLED)的螢幕尺寸愈來愈大，若經過愈多道光罩製程，相對的在塗佈光阻、曝光、顯影，再移除光阻……等重覆步驟所需的製程成本會提高許多，製程時間也相對拉長。再者，每道光罩間的黃光製程間還需經過精確的對準過程，而愈多道光罩也增加黃光對不準的發生機率，而導致所製作出電晶體良率不佳的問題。
因此，本發明之目的，即在提供一種可以減少所使用光罩數量，進而降低製程成本及製程時間的薄膜電晶體的製作方法。
於是，本發明薄膜電晶體的製造方法，以下6個步驟。
首先，於一基板依序以半導體材料、介電材料、導體材料形成一第一層體、一第二層體，及一第三層體。
接著，用一第一灰階光罩於該第三層體上形成一由光 阻構成的第一圖案層，該第一圖案層具有一第一中心部、一自該第一中心部外圍向外延伸且厚度小於該第一中心部厚度的第一翼部，及一讓該第三層體預定表面區域裸露的第一鏤空部。
繼續，往該基板的方向蝕刻移除該第一、二、三層體對應於該第一鏤空部的結構，而定義將形成至少一電晶體一半導體層、一介電層，及一導電層。
繼續，藉該第圖案層的遮覆自該第一圖案層的第一中心部和第一翼部向該基板方向剝除直到對應該第一翼部的導電層層裸露，再繼續蝕刻移除對應該第一翼部的導電層結構，並於對應該第一翼部的半導體層進行摻雜而形成一第一型摻雜區。
最後，移除剩餘的第一圖案層結構，得到一具有由對應該第一中心部的導電層、介電層和半導體層，及該第一型摻雜區的第一型薄膜電晶體。
本發明之功效：利用一個灰階光罩，再配合多次蝕刻及摻雜，即可製作出薄膜電晶體，而可簡化製繁複度、降低成本，及縮短製程時間。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個較佳實施例的詳細說明中，將可清楚的呈現。
在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖2，本發明薄膜電晶體的製作方法的一第一較佳實施例製作出至少一第一型薄膜電晶體，並在以下說明中，製作該第一型薄膜電晶體以製作出如圖1所示的n型薄膜電晶體為例，但不以n型薄膜電晶體為限，也可以是p型薄膜電晶體。該n型薄膜電晶體的製作方法包含一步驟21、一步驟22、一步驟23、一步驟24，及一步驟25。
首先，進行該步驟21，於一基板依序以半導體材料、介電材料、導電材料分別形成一第一層體、一第二層體，及一第三層體。繼續，進行該步驟22，用一第一灰階光罩於該第三層體上形成一由光阻構成的第一圖案層，該第一圖案層具有一第一中心部、一自該第一中心部外圍向外延伸且厚度小於該第一中心部厚度第一翼部，及一讓該第三層體預定表面區域裸露的第一鏤空部。再來，進行該步驟23，往該基板的方向等向蝕刻移除該第一、二、三層體對應於該第一鏤空部的結構，而定義將形成至少一電晶體的一半導體層、一介電層，及一導電層。接著，進行該步驟24，藉該第一圖案層的遮覆自該第一圖案層的第一中心部和第一翼部向該基板方向剝除直到對應該第一翼部的導電層裸露，再繼續蝕刻移除對應該第一翼部下的結構，並於對應該第一翼部的半導體層進行摻雜而形成一第一型摻雜區。最後，進行該步驟25，移除剩餘的第一圖案層結構，得到一具有由對應該第一中心部的導電層、介電層和半導體層，及該第一型摻雜區的第一型薄膜電晶體。
以下對該第一較佳實施例做更詳細地說明，以充分瞭 解n型薄膜電晶體實際製作過程。
配合參閱圖3，首先，進行該步驟21，於該以玻璃為主要構成材料的基板11頂面依序沉積該第一層體51、並於該第一層體51表面沉積該第二層體52，再於該第二層體52表面形成該第三層體53，其中，該第一層體51是半導體特性的半導體材料，該第二層體52是具備絕緣特性的介電材料，該第三層體53是具備導電特性的導體材料。
需說明地，構成該第一層體51的半導體材料選自矽及鍺，但不以此為限，只要具備半導體特性即可；且較佳地，為維持薄膜電晶體中載子的穩定性，該半導體材料選自非晶矽及多晶矽的其中之一；更佳地，該半導體材料為多晶矽，而符合該薄膜電晶體所需具備的電特性。
在該第一較佳實施例中，是以多晶矽作為該第一層體51。其中，當該第一層體51以多晶矽構成時，可選自下述三種形成方式：第一種形成方式是直接於該基板11上形成一多晶矽層體，而成該第一層體51；第二種形成方式於該基板11設置一非晶矽層體，再對該非晶矽層體以選自雷射、爐管、及快速回火的方式進行回火，而形成該第一層體51；第三種形成方式是先於該基板51設置一多晶矽層體，再對該多晶矽層體以選自雷射、爐管、及快速回火的方式進行回火，成為更穩定或重新排列晶格的多晶矽層體，而形成該第一層體51。
較佳地，該第二層體52選自氧化矽、氮化矽、氧化氮矽，或氧化矽及氮化矽交錯疊置構成，而更適用於本發明 薄膜電晶體的製作過程及設備。
較佳地，該第三層體53的導電材料選自可導電的多晶矽或金屬，例如鋁、銅…等。
參閱圖2、圖4，接著，進行該步驟22，先於該第三層體53的表面塗佈一層光阻，再搭配一第一灰階光罩實施曝光、顯影等的微影製程，而在該第三層體53頂面形成一由硬化的光阻構成的第一圖案層54。該第一圖案層54具有一第一中心部541、一自該第一中心部541外圍向兩側延伸的第一翼部542，及一供該第三層體53預定區域裸露的第一鏤空部543，且該第一中心部541的厚度大於該第一翼部542的厚度。
此外，該第一翼部542具有一鄰接該第一中心部541的第一區544，及一自該第一區544外圍向外延伸的第二區545，且該第一區544的厚度大於該第二區545的厚度。
參閱圖2、圖4、圖5，接著，所進行的該步驟23是以蝕刻的方式自該第三層體53頂面往該基板11的方向蝕刻移除該第一層體51、該第二層體52，及該第三層體53對應該第一鏤空部543的區域，也就是蝕刻移除該第一、二、三層體51、52、53不受該第一圖案層54遮覆的部份，則剩餘的區域界定為電晶體的預定區域，且自該基板11往上依序為一半導體層12、一介電層13，及一導電層14。
參閱圖2、圖5、圖6，接著進行該步驟24，往該基板11的方向移除(strip)該第一圖案層54，並利用該第一圖案層54的厚度差異，直到該第一翼部542的第二區545首 先完全移除，而使對應該第二區545的導電層14裸露，而由於第一翼部542的第一區544及第一中心部541的厚度大於該第一翼部542的第二區545，所以雖然被移除部分光阻，但仍覆蓋於所對應的該導電層14表面。
繼續，再以蝕刻的方式移除對應該第二區545的導電層14，並以離子植入、鐳射摻雜或熱擴散的方式自對應該第二區545的介電層13表面於該半導體層12植入n型載子，則對應該第二區545的半導體層12成為如圖1所示第一型摻雜區122之摻雜濃度高的外摻雜部124。
參閱圖2、圖6、圖7，接著，再繼續往該基板11的方向移除該第一圖案層54，並利用該第一圖案層54的厚度差異，直到該第一翼部542的第一區544完全移除，而使對應該第一區544的導電層14裸露，而由於該第一中心部541的厚度大於該第一翼部542的第一區544的厚度，所以雖然移除該第一中心部541的部分光阻，該第一中心部541仍覆蓋於所對應的該導電層14頂面。再持續以蝕刻的方式移除對應該第一區544的導電層14，並以離子植入或是熱擴散的方式自對應該第一區544的介電層13表面於該半導體層12植入n型載子，則對應該第一區544的半導體層12成為該第一型摻雜區122的低外雜摻部123，且該低外雜摻部123的摻雜濃度小於該外摻雜部124的摻雜濃度。此外，由於該低外雜摻部123的摻雜濃度小於該外摻雜部124的摻雜濃度，故即使形成該低外雜摻部123時，n型載子植入外摻雜部124，仍不影響該外摻雜部124的摻雜濃度。
參閱圖2、圖7、圖8，接著進行該步驟25，移除剩餘的該第一圖案層54，即該第一中心部541，供對應該第一中心部541的導電層14表面裸露，則該導電層14為閘極，對應該第一中心部541的半導體層12為通道121，而共同形成具有對應該第一中心部541的導電層14、介電層13和半導體層12，及該第一型摻雜區122的第一型薄膜電晶體31。
由於本發明該第一較佳實施例僅需利用一次的第一灰階光罩搭配微影製程，即可製作出n型薄膜電晶體的基本架構，相較於目前製作電晶體還需使用多個光罩搭配微影製程，省下許多製造光罩的成本，及每多一次曝光、顯影等微影製程所需花費的時間，且也不需要在階段性地完成某一步驟後，還需先將光阻完全移除，才能進行下一次不同光罩的曝光及顯影，進而節省更多的製程成本與製程週期。
特別地，也可配合液晶顯示器、二極體發光顯示器，及主動型有機發光二極體(AMOLED)顯示器…等顯示器所需的電特性，而製作符合條件的薄膜電晶體。例如，若該第一翼部542的厚度皆相等，而僅需經過一次依序為移除第一翼部542、對應該第一翼部542的導電層14，再自對應該第一翼部542的介電層13對該半導體層12進行摻雜而成為該第一型摻雜區122，也可製作出第一型摻雜區122為同一摻雜濃度的n型薄膜電晶體。
參閱圖9，再者，也可配合第一灰階光罩形成如圖9所 示的第一圖案層54，而同時形成第一型摻雜區122為同一摻雜濃度，及第一型摻雜區122具有相異濃度的外摻雜部124及低外雜摻部123的n型薄膜電晶體。
需說明的是，該第一較佳實施例的第一型薄膜電晶體是以n型薄膜電晶體為例，也可以是p型薄膜電晶體，其不同處在於所植入的載子為p型載子。
參閱圖10，本發明一第二較佳實施例是製作具有至少一第一型薄膜電晶體及至少一第二型薄膜電晶體的薄膜電晶體的製作方法，包含一步驟41、一步驟42、一步驟43、一步驟44、一步驟45、一步驟46、一步驟47一步驟48，及一步驟49。在該第二較佳實施例中，該第一型薄膜電晶體是n型薄膜電晶體，該第二型薄膜電晶體是p型薄膜電晶體。
以下對該第二較佳實施例做更詳細地說明，以充分瞭解具有n型薄膜電晶體及p型薄膜電晶體實際製作過程。
配合參閱圖10、圖11，首先，進行該步驟41，於該以玻璃為主要構成材料的基板11頂面依序沉積該第一層體51、並於該第一層體51表面沉積該第二層體52，再於該第二層體52表面形成該第三層體53，其中，該第一層體51是具備半導體特性的半導體材料，該第二層體52是具備絕緣特性的介電材料，該第三層體53是具備導電特性的導體材料。
較佳地，該第三層體53的導電材料選自可導電的多晶矽或金屬。
較佳地，該第二層體52選自氧化矽、氮化矽、氧化氮矽，或氧化矽及氮化矽交錯疊置構成，而更適用於本發明薄膜電晶體的製作過程及設備。
參閱圖10、圖11、圖12，接著，該步驟42是先於該第三層體53的表面塗佈一層光阻，再搭配一第一灰階光罩實施曝光、顯影等的微影製程，而在該第三層體53頂面形成一由硬化的光阻構成的第一圖案層54。該第一圖案層54具有一第一中心部541、一自該第一中心部541外圍向兩側延伸的第一翼部542、一與該第一中心部541及該第一翼部542間隔的第一遮覆部546，及一供該第三層體53預定區域裸露的第一鏤空部543。該第一中心部541的厚度大於該第一翼部542的厚度，該第一遮覆部546與該第一中心部541實質等厚，或大於該第一翼部542的厚度。此外，該第一翼部542具有一鄰接該中心部的第一區544，及一自該第一區544外圍向外延伸的第二區545，且該第一區544的厚度大於該第二區545的厚度。
參閱圖10、圖12、圖13，該步驟43是以蝕刻的方式自該第三層體53頂面往該基板11的方向移除該第一層體51、該第二層體52，及該第三層體53對應該第一鏤空部543的區域，也就是蝕刻移除該第三層體53不受該第一圖案層54遮覆的部份，則自該基板11往上依序為一半導體層12、一介電層13，及一導電層14。對應該第一圖案層54的第一中心部541及第一翼部542的半導體層12、介電層13，及導電層14界定為如圖20的第一型薄膜電晶體31， 對應該第一圖案層54的第一遮覆部546的半導體層12、介電層13，及導電層14界定為如圖20第二型薄膜電晶體32的預定區域。
參閱圖10、圖13、圖14，接著進行該步驟44，等向移除(strip)該第一圖案層54，並利用該第一圖案層54的厚度差異直到該第一翼部542的第二區545完全移除，而使對應該第二區545的導電層14裸露，由於該第一中心部541、第一遮覆部546及該第一翼部542的第一區544的厚度大於該第一翼部542的第二區545的厚度，所以雖然該第一中心部541、第一遮覆部546及該第一翼部542的第一區544也移蝕部分光阻，仍然覆蓋於所對應的該半導體層12頂面，再以蝕刻的方式移除對應該第二區545的導電層14，並以離子植入、鐳射摻雜或熱擴散的方式自對應該第二區545的介電層13表面於該半導體層12植入n型載子，則對應該第二區545的半導體層12成為該如圖1所示第一型摻雜區122的外摻雜部124。
參閱圖10、圖14、圖15，接著，再繼續等向移除該第一圖案層54，並利用該第一圖案層54的厚度差異直到該第一翼部542的第一區544完全移除，而使對應該第一區544的導電層14裸露，由於該第一中心部541及第一遮覆部546的厚度大於該第一翼部542的第一區544的厚度，所以雖然該第一中心部541及第一遮覆部546也移除部分光阻，且仍然覆蓋於所對應的該第三層體53頂面，再持續以蝕刻的方式移除對應該第一區544導電層14，並以離子植入 、鐳射摻雜或是熱擴散的方式自對應該第一區544的介電層13表面於該半導體層12植入n型載子，則對應該第一區544的半導體層12成為該第一型摻雜區122的低外雜摻部123，且該低外雜摻部123的摻雜濃度小於該外摻雜部124的摻雜濃度。此外，由於該低外雜摻部123的摻雜濃度小於該外摻雜部124的摻雜濃度(Lightly Doped Drain，簡稱LDD)，故即使形成該低外雜摻部123時，n型載子植入外摻雜部124，仍不影響該外摻雜部124的摻雜濃度。
參閱圖10、圖15、圖16，接著進行該步驟45，移除剩餘的該第一圖案層54，即該第一中心部541和該第一遮覆部546，則對應該第一中心部541的導電層14為閘極，對應該第一中心部541的半導體層12為通道121，而共同形成具有對應該第一中心部541的導電層14、介電層13和半導體層12，及該第一型摻雜區122的n型晶矽薄膜電晶體。
參閱圖10、圖16、圖17，繼續進行該步驟46，於該基板11、介電層13，及導電層14共同形成的表面塗佈光阻，並配合一第二灰階光罩，經過曝光、顯影等製程而形成一第二圖案層55。該第二圖案層55具有一遮覆該n型薄膜電晶體的第二遮覆部553、一位於對應該第一遮覆部546(如圖12)的導電層14頂面的第二中心部551、一自該第二中心部551兩側向外延伸且厚度小於該第二中心部551的第二翼部552，及一供該第二中心部551周圍的導電層14裸露的第二鏤空部554，且該第二遮覆部553與該n型薄膜電晶 體頂面的間距實質不小於該第二中心部551的厚度。
參閱圖10、圖17、圖18，繼續進行該步驟47，以蝕刻的方式移除對應該第二鏤空部554的導電層14，而使對應該第二鏤空部554的介電層13表面裸露，再以離子植入、鐳射摻雜或熱擴散的方式自該介電層13而於該半導體層12植入p型載子，則對應該第二鏤空部554的半導體層12成為一第二型摻雜區18(如圖19)的外摻雜部182。
參閱圖10、圖18、圖19，繼續進行該步驟48，藉該第二圖案層55的遮覆，且自該第二圖案層55的表面移除(strip)該第二圖案層55直到對應該第二翼部552的導電層14裸露，再繼續以蝕刻的方式移除該第二翼部552的導電層14結構；再自對應該第二翼部552的介電層13表面對該半導體層12進行離子植入、鐳射摻雜或是熱擴散p型載子，而於對應該第二翼部552的半導體層12形成第二型摻雜區18的低外雜摻部181，且該第二型摻雜區18的低外雜摻部181的摻雜濃度小於該第二型摻雜區18的外摻雜部182的摻雜濃度，且由於該低外雜摻部181的摻雜濃度小於該外摻雜部182的摻雜濃度，所以即使在形成低外雜摻部181時外摻雜部182未受光阻遮覆，仍不影響外摻雜部182的摻雜濃度。
參閱圖10、圖19、圖20，接著進行該步驟49，移除剩餘的第二圖案層55結構，即該第二中心部551與該第二遮覆部553，而供該n型薄膜電晶體重新裸露，且形成具有對應圖17的第二中心部551、第二翼部552，及第二鏤空 部554的導電層14、介電層13，及半導體層12的p型薄膜電晶體。
需說明的是，該第二較佳實施例是以n型薄膜電晶體作為第一型薄膜電晶體31，p型薄膜電晶體作為第二型薄膜電晶體32，當然，視所所植入載子種類為p型或n型，第一型薄膜電晶體31也可是p型薄膜電晶體，而第二型薄膜電晶體32也可是n型薄膜電晶體。
值得一提的是，也可配合各式顯示器所需的電特性，而製作符合條件的第二型薄膜電晶體32。例如，若以一第二灰階光罩配合曝光、顯影等製程所製作的第二圖案層55的第二中心部551與第二鏤空部554相鄰，且該第二遮覆部553覆蓋該第一型薄膜電晶體31，則僅需經過一次對應該第二鏤空部554的導電層14表面於該半導體層12摻雜成為該第二型摻雜區18，也可製作出第二型摻雜區18為同一摻雜濃度的第二型薄膜電晶體32。
再者，參閱圖21，也可配合第一灰階光罩形成的第一圖案層54，及第二灰階光罩形成的第二圖案層55，而同時形成第一型摻雜區122為同一摻雜濃度的第一型薄膜電晶體31(圖21左二，也就是不具有LDD)，及第一型摻雜區122具有相異濃度的外摻雜部123及低外雜摻部124的第一型薄膜電晶體31(圖21左一)，與第二型摻雜區32為同一摻雜濃度的第二型薄膜電晶體32(圖21右一，也就是不具有LDD)，第二型摻雜區32具有相異濃度的外摻雜部182及低外雜摻部181的第二型薄膜電晶體(圖21右二)。
該第二較佳實施例僅使用兩道光罩配合微影製程便製作包含第一型薄膜電晶體31及第二型薄膜電晶體的薄膜電晶體32，較目前至少需六道光罩的製程才能製作出薄膜電晶體基本架構的製作方法節省更多的製程成本與製程時間，也降低每道光罩於曝光時可能發生對不準所導致成品良率不佳的缺點。
特別地，若需供該第一型薄膜電晶體，及/或該第二型薄膜電晶體的基本結構與外界電連接，則可再於該作為源極及汲極的半導體層12上設置電極15，以下以該第二較佳實施例為例說明設置電極15的過程。
參閱圖22，於導電層14及裸露的介電層13和基板11共同形成的表面沉積一層以絕緣材料構成的中間材料17(interlayer material)，再於中間材料17的表面塗佈一層光阻，並搭配一第三光罩對該光阻562進行曝光、顯影等微影製程，供該中間材料17的預定表面區域裸露，再自該中間材料17裸露的預定表面區域以蝕刻的方式蝕刻該中間材料17及介電層13，直到所對應的半導體層12表面(即第一型薄膜電晶體的外摻雜部124及第二型薄膜電晶體的外摻雜部182)裸露，再移除該光阻562，再形成一以半導體層12裸露的表面與中間材料共同界定的穿孔(contact hole)563。
參閱圖22、圖23，接著，於該中間材料17與裸露的半導體層12共同形成的表面沉積一層以金屬構成的導體層564，再於該導體層564表面塗佈一層光阻，並搭配一第四 光罩對該光阻565進行曝光、顯影等微影製程，而留下遮覆導體層564預定區域的光阻565；繼續，蝕刻移除未被該光阻565遮覆的導體層564，再移除該光阻565，留下形成於該穿孔中的源/汲極金屬16。
參閱圖23、圖24，最後，於該源/汲極金屬16及該中間材料17共同形成的表面沉積一層以導電材料構成的電極層566，再於該電極層566表面塗佈一層光阻，並搭配一第五光罩對該光阻進行曝光、顯影等微影製程，而留下遮覆該電極層566預定區域的光阻567，其中，該電極層566可為透明或不透明；繼續，蝕刻移除未被該光阻567遮覆的電極層566，再移除該光阻567，留下與該源/汲極金屬16，及畫素電極(圖未示)電連接的電極15。
綜上所述，本發明利用一灰階光罩搭配一次微影製程及所需要的蝕刻及離子植入製程，即可製作出薄膜電晶體，較目前需使用至少三個光罩及三次微影製程及移除光阻，才能製作出其中一種型態的電晶體的製作方法而言，節省更多的製程成本與製程時間，也減少多道光罩間黃光對不準導致的良率差的問題，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
11‧‧‧基板
12‧‧‧半導體層
121‧‧‧通道
122‧‧‧第一型摻雜區
123‧‧‧低外雜摻部
124‧‧‧外摻雜部
13‧‧‧介電層
14‧‧‧導電層
15‧‧‧電極
16‧‧‧源/汲極金屬
17‧‧‧中間材料
18‧‧‧第二型摻雜區
181‧‧‧低外雜摻部
182‧‧‧外摻雜部
21‧‧‧步驟
22‧‧‧步驟
23‧‧‧步驟
24‧‧‧步驟
25‧‧‧步驟
31‧‧‧第一型薄膜電晶體
32‧‧‧第二型薄膜電晶體
41‧‧‧步驟
42‧‧‧步驟
43‧‧‧步驟
44‧‧‧步驟
45‧‧‧步驟
46‧‧‧步驟
47‧‧‧步驟
48‧‧‧步驟
49‧‧‧步驟
51‧‧‧第一層體
52‧‧‧第二層體
53‧‧‧第三層體
54‧‧‧第一圖案層
541‧‧‧第一中心部
542‧‧‧第一翼部
543‧‧‧第一鏤空部
544‧‧‧第一區
545‧‧‧第二區
546‧‧‧第一遮覆部
55‧‧‧第二圖案層
551‧‧‧第二中心部
552‧‧‧第二翼部
553‧‧‧第二遮覆部
554‧‧‧第二鏤空部
562‧‧‧光阻
563‧‧‧穿孔
564‧‧‧導體層
565‧‧‧光阻
566‧‧‧電極層
567‧‧‧光阻
圖1是一剖視示意圖，說明一薄膜電晶體； 圖2是一流程圖，說明本發明薄膜電晶體的製作方法的一第一較佳實施例；圖3是一剖視示意圖，說明該第一較佳實施例的一步驟21；圖4是一剖視示意圖，說明該第一較佳實施例的一步驟22；圖5一剖視示意圖，說明該第一較佳實施例的一步驟23；圖6一剖視示意圖，說明該第一較佳實施例的一步驟24是先形成一第一型摻雜區的外摻雜部；圖7一剖視示意圖，說明該第一較佳實施例的步驟24再形成一第一型摻雜區的低外雜摻部；圖8一剖視示意圖，說明該第一較佳實施例的一步驟25；圖9一剖視示意圖，說明該第一較佳實施例也可根據第一圖案層的第一翼部而同時一具有外摻雜部及低外雜摻部的第一型薄膜電晶體，及一僅具有外摻雜部的第一型薄膜電晶體；圖10是一流程圖，說明本發明薄膜電晶體的製作方法的一第二較佳實施例；圖11是一剖視示意圖，說明該第二較佳實施例的一步驟一41；圖12是一剖視示意圖，說明該第二較佳實施例的一步驟一42； 圖13是一剖視示意圖，說明該第二較佳實施例的一步驟一43；圖14一剖視示意圖，說明該第二較佳實施例的一步驟44是先形成該第一型摻雜區的外摻雜部；圖15一剖視示意圖，說明該第二較佳實施例的步驟44再形成該第一型摻雜區的低外雜摻部；圖16是一剖視示意圖，說明該第二較佳實施例的一步驟一45；圖17是一剖視示意圖，說明該第二較佳實施例的一步驟一46；圖18是一剖視示意圖，說明該第二較佳實施例的一步驟一47；圖19是一剖視示意圖，說明該第二較佳實施例的一步驟一48；圖20是一剖視示意圖，說明該第二較佳實施例的一步驟一49；圖20是一剖視示意圖，說明該第二較佳實施例的一步驟一49；圖21是一剖視示意圖，說明該第二較佳實施例也可於同一基材上形成具有有外摻雜部及低外雜摻部的第一型薄膜電晶體和第二型薄膜電晶體，及一僅具有外摻雜部的第一型薄膜電晶體和第二型薄膜電晶體；圖22是一剖視示意圖，說明於本發明所製得的薄膜電晶體上形成一中間材料； 圖23是一剖視示意圖，說明於該中間材料上形成一源/汲極金屬；及圖24是一剖視示意圖，說明於該源/汲極金屬上形成一電極。
21‧‧‧步驟
22‧‧‧步驟
23‧‧‧步驟
24‧‧‧步驟
25‧‧‧步驟

Claims (10)

  1. 一種薄膜電晶體的製作方法，包含：(a)於一基板依序以半導體材料、介電材料、導體材料形成一第一層體、一第二層體，及一第三層體；(b)用一第一灰階光罩於該第三層體上形成一由光阻構成的第一圖案層，該第一圖案層具有一第一中心部、一自該第一中心部外圍向外延伸且厚度小於該第一中心部厚度的第一翼部，及一讓該第三層體預定表面區域裸露的第一鏤空部；(c)往該基板的方向蝕刻移除該第一、二、三層體對應於該第一鏤空部的結構，而定義將形成至少一電晶體的一半導體層、一介電層，及一導電層；(d)藉該第一圖案層的遮覆自該第一圖案層的第一中心部和第一翼部向該基板方向剝除直到對應該第一翼部的導電層裸露，再繼續蝕刻移除對應該第一翼部的導電層結構，並於對應該第一翼部的半導體層進行摻雜而形成一第一型摻雜區；及(e)移除剩餘的第一圖案層結構，得到一具有由對應該第一中心部的導電層、介電層和半導體層，及該第一型摻雜區的第一型薄膜電晶體。
  2. 依據申請專利範圍第1項所述之薄膜電晶體的製作方法，其中，該步驟(b)形成的該第一圖案層還具有一與該第一中心部實質等厚度的第一遮覆部，而在該步驟(c)移除對應該第一裸空部的第一、二、三層體後定義一對 應第一中心部及第一翼部的第一型薄膜電晶體的區域，及一對應該第一遮覆部的第二型薄膜電晶體的區域，且該薄膜電晶體的製作方法還包含：(f)用一第二灰階光罩形成一由光阻構成的第二圖案層，該第二圖案層具有一遮覆該第一型薄膜電晶體的第二遮覆部，及位於該第一遮覆部的一第二中心部和一供該第二中心部周圍的導電層裸露的第二鏤空部，(g)移除對應該第二鏤空部的導電層，並於對應該第二鏤空部的半導體層進行摻雜而成一第二型摻雜區，及(h)移除剩除的第二圖案層結構，則對應該第二中心部的導電層、介電層和半導體層，及該第二型摻雜區成為一第二型薄膜電晶體。
  3. 依據申請專利範圍第1項所述之薄膜電晶體的製作方法，其中，該步驟(b)形成的該第一圖案層還具有一與該第一中心部實質等厚度的第一遮覆部，而在該步驟(c)移除對應該第一鏤空部的第一、二、三層體後定義一對應第一中心部及第一翼部的第一型薄膜電晶體的區域，及一對應該第一遮覆部的第二型薄膜電晶體的區域，且該薄膜電晶體的製作方法還包含：(f)用一第二灰階光罩形成一由光阻構成的第二圖案層，該第二圖案層具有一遮覆該第一型薄膜電晶體的第二遮覆部，及對應該第一遮覆部的一第二中心部、一自該第二中心部外圍向外延伸且厚度小於該第二中心 部的第二翼部，和一供該第二中心部周圍的導電層裸露的第二鏤空部，(g)移除對應該第二鏤空部的導電層，並於對應該第二鏤空部的半導體層進行摻雜而成一第二型摻雜區的外摻雜部，(h)藉該第二圖案層的遮覆自該第二圖案層的第二中心部和第二翼部向該基板方向剝除直到對應該第二翼部的導電層裸露，再繼續蝕刻移除對應該第二翼部的導電層結構，並於對應該第一翼部的半導體層進行摻雜而形成一第二型摻雜區的低外雜摻部，及(i)移除剩除的第二圖案層結構，則對應該第二中心部的導電層、介電層和半導體層，及該第二型摻雜區成為一第二型薄膜電晶體。
  4. 依據申請專利範圍第1項所述之薄膜電晶體的製作方法，其中，該步驟(b)的第一圖案層的第一翼部具有一自該第一中心部外圍向外延伸的第一區，及一自該第一區向外延伸且厚度小於該第一區的第二區，該步驟(d)移除該第一翼部的第一區及對應該第一區的導電層，並於對應該第一區的半導體層進行摻雜而成該第一型摻雜區的外摻雜部，再移除該第一翼部的第二區及對應該第二區的導電層，並於對應該第二區的半導體層進行摻雜而成載子濃度低於該第一型摻雜區的低外雜摻部。
  5. 依據申請專利範圍第1~4項的其中任一項所述之薄膜電晶體的製作方法，還包含一步驟(j)，該步驟(j)於該 電晶體的摻雜區表面以導電材料形成與外界電連接的電極。
  6. 依據申請專利範圍第1項所述之薄膜電晶體的製作方法，其中，該步驟(a)是於該基板設置一非晶矽層體，再對該非晶矽層體以選自雷射、爐管、及快速回火的方式進行回火，而形成該第一層體。
  7. 據申請專利範圍第1項所述之薄膜電晶體的製作方法，其中，該步驟(a)的第一層體以多晶矽構成。
  8. 據申請專利範圍第7項所述之薄膜電晶體的製作方法，其中，該步驟(a)是於該基板設置一多晶矽層體，再對該多晶矽層體以選自雷射、爐管、及快速回火的方式進行回火，而形成該第一層體。
  9. 依據申請專利範圍第1項所述之薄膜電晶體的製作方法，其中，該步驟(a)的第二層體選自氧化矽、氮化矽、氧化氮矽，或氧化矽及氮化矽交錯疊置。
  10. 依據申請專利範圍第1項所述之薄膜電晶體的製作方法，其中，該步驟(a)的第三層體選自多晶矽或金屬。
TW101134003A 2012-09-17 2012-09-17 薄膜電晶體的製作方法 TW201413825A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW101134003A TW201413825A (zh) 2012-09-17 2012-09-17 薄膜電晶體的製作方法
CN201310370062.7A CN103681350B (zh) 2012-09-17 2013-08-22 薄膜晶体管的制作方法
US14/026,166 US8912058B2 (en) 2012-09-17 2013-09-13 Method of forming a thin film transistor using a gray-scale photoresist
JP2013190450A JP5747423B2 (ja) 2012-09-17 2013-09-13 薄膜トランジスタデバイスを作成する方法
EP13184571.1A EP2709158B1 (en) 2012-09-17 2013-09-16 Method of making a thin film transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134003A TW201413825A (zh) 2012-09-17 2012-09-17 薄膜電晶體的製作方法

Publications (2)

Publication Number Publication Date
TW201413825A true TW201413825A (zh) 2014-04-01
TWI478248B TWI478248B (zh) 2015-03-21

Family

ID=49165629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134003A TW201413825A (zh) 2012-09-17 2012-09-17 薄膜電晶體的製作方法

Country Status (5)

Country Link
US (1) US8912058B2 (zh)
EP (1) EP2709158B1 (zh)
JP (1) JP5747423B2 (zh)
CN (1) CN103681350B (zh)
TW (1) TW201413825A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140124B (zh) * 2015-07-29 2018-12-11 武汉华星光电技术有限公司 一种多晶硅薄膜晶体管的制作方法
CN106128961A (zh) * 2016-08-30 2016-11-16 深圳市华星光电技术有限公司 一种ltps薄膜晶体管的制作方法
CN108565247B (zh) * 2018-04-19 2020-09-29 武汉华星光电技术有限公司 Ltps tft基板的制作方法及ltps tft基板
US10957713B2 (en) 2018-04-19 2021-03-23 Wuhan China Star Optoelectronics Technology Co., Ltd. LTPS TFT substrate and manufacturing method thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JP2004063845A (ja) * 2002-07-30 2004-02-26 Toshiba Corp 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
TW579604B (en) * 2002-12-17 2004-03-11 Ind Tech Res Inst Method of forming a top-gate type thin film transistor device
TW588463B (en) * 2003-04-04 2004-05-21 Au Optronics Corp A method for forming a low temperature polysilicon complementary metal oxide semiconductor thin film transistor
TWI289357B (en) 2003-06-30 2007-11-01 Au Optronics Corp Method of forming low temperature polysilicon thin film transistor
US6841475B1 (en) * 2003-11-21 2005-01-11 Au Optronics Corporation Method for fabricating thin film transistors
US7098091B2 (en) * 2004-02-20 2006-08-29 Au Optronics Corporation Method for fabricating thin film transistors
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
US7033902B2 (en) * 2004-09-23 2006-04-25 Toppoly Optoelectronics Corp. Method for making thin film transistors with lightly doped regions
TWI257177B (en) * 2005-07-27 2006-06-21 Quanta Display Inc Manufacturing processes for a thin film transistor and a pixel structure
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
KR100796609B1 (ko) * 2006-08-17 2008-01-22 삼성에스디아이 주식회사 Ｃｍｏｓ 박막 트랜지스터의 제조방법
WO2008044757A1 (en) * 2006-10-12 2008-04-17 Ulvac, Inc. Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
JP2008177457A (ja) * 2007-01-22 2008-07-31 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク
US20100117155A1 (en) * 2007-05-21 2010-05-13 Hidehito Kitakado Semiconductor device and production method thereof
JP2008305882A (ja) * 2007-06-06 2008-12-18 Seiko Epson Corp レジストパターンの形成方法及び半導体装置の製造方法
JP2009021320A (ja) * 2007-07-11 2009-01-29 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器
JP4930324B2 (ja) * 2007-10-29 2012-05-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2009130016A (ja) * 2007-11-21 2009-06-11 Seiko Epson Corp 半導体装置の製造方法及び電子機器
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
JP5369501B2 (ja) * 2008-06-04 2013-12-18 セイコーエプソン株式会社 半導体装置の製造方法
JP4563499B2 (ja) * 2009-11-25 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8310864B2 (en) * 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
TWI449004B (zh) * 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
US9019440B2 (en) * 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20140080267A1 (en) 2014-03-20
CN103681350B (zh) 2017-03-22
JP2014060399A (ja) 2014-04-03
TWI478248B (zh) 2015-03-21
EP2709158B1 (en) 2019-03-06
EP2709158A2 (en) 2014-03-19
CN103681350A (zh) 2014-03-26
US8912058B2 (en) 2014-12-16
EP2709158A3 (en) 2014-08-20
JP5747423B2 (ja) 2015-07-15

Similar Documents

Publication Publication Date Title
TWI464869B (zh) 半導體元件及電致發光元件及其製作方法
US6617203B2 (en) Flat panel display device and method of manufacturing the same
US8748897B2 (en) Array substrate for organic electroluminescent display device
TWI438868B (zh) 互補金氧半電晶體及其製作方法
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
TWI548066B (zh) 薄膜電晶體和主動式矩陣有機發光二極體組件及其製造方法
CN103745955B (zh) 显示装置、阵列基板及其制造方法
US10615282B2 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
WO2016106899A1 (zh) 阵列基板及阵列基板制造方法
US9865619B2 (en) Array substrate and manufacturing method thereof
US11114477B2 (en) Array substrate and manufacturing method thereof
TWI460516B (zh) 畫素結構及其製作方法
US9214476B1 (en) Pixel structure
TWI419336B (zh) 半導體元件及其製作方法
TW201308606A (zh) 薄膜電晶體、畫素結構及其製造方法
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
CN103745954B (zh) 显示装置、阵列基板及其制造方法
TW201413825A (zh) 薄膜電晶體的製作方法
US20020149054A1 (en) Flat panel display device and method of manufacturing the same
TWI572021B (zh) 顯示器件的陣列基板及其製備方法
JP2009086667A (ja) 画像表示システム及びその製造方法
WO2019210602A1 (zh) 阵列基板及其制造方法、显示面板
WO2022001468A1 (zh) 薄膜晶体管、显示基板及显示装置
CN108899327B (zh) 一种阵列基板及其制备方法、显示器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees