KR100668567B1 - 표시 장치용 기판, 그 제조 방법 및 표시 장치 - Google Patents

표시 장치용 기판, 그 제조 방법 및 표시 장치 Download PDF

Info

Publication number
KR100668567B1
KR100668567B1 KR1020050043646A KR20050043646A KR100668567B1 KR 100668567 B1 KR100668567 B1 KR 100668567B1 KR 1020050043646 A KR1020050043646 A KR 1020050043646A KR 20050043646 A KR20050043646 A KR 20050043646A KR 100668567 B1 KR100668567 B1 KR 100668567B1
Authority
KR
South Korea
Prior art keywords
substrate
display device
protective layer
line
insulating film
Prior art date
Application number
KR1020050043646A
Other languages
English (en)
Other versions
KR20060048075A (ko
Inventor
도시히데 쯔바따
겐지 엔다
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060048075A publication Critical patent/KR20060048075A/ko
Application granted granted Critical
Publication of KR100668567B1 publication Critical patent/KR100668567B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 표시 장치용 기판은, 특히 고정밀, 고개구율의 표시 장치용 기판을 제작함에 있어서, 화소 전극과 주사선, 신호선 등의 배선과의 단락에 의한 누설 결함을 저감하여, 높은 표시 품질 및 수율을 실현할 수 있는 것이다. 본 발명의 표시 장치용 기판은, 절연성 기판 상에, 주사선, 신호선 및 스위칭 소자를 구비하고, 층간 절연막 및 화소 전극을 더 구비한 표시 장치용 기판에 있어서, 상기 스위칭 소자는, 주사선과 신호선이 교차하는 교차부에 마련되고, 주사선에 접속된 게이트 전극과, 신호선에 접속된 소스 전극과, 화소 전극에 접속된 드레인 전극을 갖고, 상기 층간 절연막은, 스위칭 소자의 드레인 전극과 화소 전극을 접속시키는 컨택트 홀을 갖고, 상기 표시 장치용 기판은, 주사선 및/또는 신호선의 상층, 특히 주사선과 화소 전극이 기판면 수직 방향으로부터 보아 중첩되어 있는 영역에 보호층이 마련된 것이다.
화소 전극, 스위칭 소자, 층간 절연막, 컨택트 홀, 보호층, 외부 인출 단자

Description

표시 장치용 기판, 그 제조 방법 및 표시 장치{SUBSTRATE FOR DISPLAY DEVICE, MANUFACTURING METHOD FOR SAME AND DISPLAY DEVICE}
도 1은 본 발명에 따른 액정 표시 장치의 단면 구성의 일례를 나타내는 단면 모식도(실시 형태 1).
도 2는 본 발명에 따른 액티브 매트릭스 기판(표시 장치용 기판)에 있어서의 1 화소를 나타내는 평면 모식도(실시 형태 1).
도 3은 도 2의 A-A'선을 따른 표시 장치용 기판의 단면도.
도 4는 도 2의 B-B'선을 따른 표시 장치용 기판의 단면도.
도 5는 본 발명에 따른 액티브 매트릭스 기판(표시 장치용 기판)에 있어서의 1 화소를 나타내는 평면 모식도(실시 형태 2).
도 6은 도 5의 C-C'선을 따른 표시 장치용 기판의 단면도.
도 7은 도 5의 D-D'선을 따른 표시 장치용 기판의 단면도.
도 8은 본 발명에 따른 액티브 매트릭스 기판(표시 장치용 기판)에 있어서의 1 화소를 나타내는 평면 모식도(실시 형태 3).
도 9는 도 8의 E-E'선을 따른 표시 장치용 기판의 단면도.
도 10은 도 8의 F-F'선을 따른 표시 장치용 기판의 단면도.
도 11은 종래의 액티브 매트릭스 기판에 있어서 상층 층간 절연막이 박리되 어 화소 전극과 게이트 라인이 누설 개소(800)에서 누설되는 모습을 나타내는 평면 모식도.
도 12는 도 11의 G-G'선을 따른 누설 개소(800)의 단면을 도시하는 단면 모식도.
도 13은 종래의 액티브 매트릭스 기판(박막 트랜지스터 어레이 기판)에 있어서의 1 화소와, 그 화소의 이웃에 위치하는 화소의 일부를 나타내는 평면 모식도.
도 14는 도 13의 H-H'선을 따른 표시 장치용 기판의 단면도.
도 15는 도 13의 I-I'선을 따른 표시 장치용 기판의 단면도.
도 16은 표시 장치 기판의 게이트 라인을 외부로 인출하기 위한 단자를 나타내는 평면 개략도.
도 17은 표시 장치 기판의 소스 라인을 외부로 인출하기 위한 단자르 나타내는 평면 개략도.
<도면의 주요부분에 대한 부호의 설명>
1 : 게이트 라인(주사선)
2 : 소스 라인(신호선)
3 : 화소 전극
4 : 게이트 전극
5 : 소스 전극
6 : 드레인 전극
6': 드레인 인출 전극
7 : 공통 용량 라인
8 : 보호막
9 : 컨택트 홀
11 : 게이트 절연막
14 : 박막 트랜지스터(스위칭 소자)
25 : 섬 형상 반도체층 패턴
30 : 액티브 매트릭스 기판(표시 장치용 기판)
32 : 액정층
34: 컬러 필터
35: 차광막
40: 액정 표시 장치
101: 게이트 라인 (주사선)
102: 소스 라인 (신호선)
103: 화소 전극
104: 게이트 전극
105: 소스 전극
106: 드레인 전극
106': 드레인 인출 전극
107: 공통 용량 라인
109: 컨택트 홀
110: 기판
111: 게이트 절연막
112: 활성 반도체층
113: 저저항 반도체층
114: 박막 트랜지스터 (스위칭 소자)
115: 상층 유기 층간 절연막
120: 하층 층간 절연막
125: 섬 형태의 반도체층 패턴
130: 활성 매트릭스 기판 (표시 장치용 기판)
200: 게이트 라인 외부 인출 단자
201: 게이트 라인 외부 인출 단자의 최상층 전극
300: 소스 라인 외부 인출용 단자
301: 소스 라인 외부 인출 단자의 최상층 전극
[관련 출원 참조]
본원은 2004년 5월 25일에 출원한 일본 특허 출원 제2004-154506호의 우선권을 주장한다. 해당 출원의 전체 내용은 본 명세서에 참고로 포함된다.
일본 특허 공개 평성9-152625호 공보 (1 내지 3페이지)
일본 특허 공개 평성3-153217호 공보 (1 내지 3페이지)
본 발명은 표시 장치용 기판, 그 제조 방법 및 표시 장치에 관한 것이다. 보다 상세하게, 본 발명은 액정 표시 장치 등에 적용할 수 있는 표시 장치용 기판, 그 제조 방법 및 이러한 기판을 구비하는 표시 장치에 관한 것이다.
현재, 액정 표시 장치는 소형, 박형, 저소비 전력 및 경량이라고 하는 특징을 갖고, 각종 전자 기기에 널리 이용되고 있다. 특히, 스위칭 소자를 능동 소자로서 갖는 액티브 매트릭스형의 액정 표시 장치(액정 표시 패널)는, CRT(Cathode Ray Tube; 음극선관)와 동등한 표시 특성이 얻어지기 때문에, 퍼스널 컴퓨터 등의 OA 기기, 텔레비전 등의 AV 기기나 휴대 전화 등에 널리 응용되고 있다. 이러한 액정 표시 장치에서는 최근, 대형화와, 고정밀화, 화소 유효 면적 비율 향상(고개구율화) 등의 품위 향상이 급속히 진행되고 있다. 이 때문에, 액정 표시 장치 등의 표시 장치에 이용되는 표시 장치용 기판에 대해서도, 또 다른 고성능화가 요구되고 있고, 설계면, 제조 기술면 등에서 개량이 진행되고 있다.
표시 장치용 기판으로서는 액티브 매트릭스 기판이 액정 표시 장치 등에 있어서 널리 이용되고 있다. 액티브 매트릭스 기판의 제조 기술로서는, 기판 상에서 화소 전극과 소스 라인(신호선)을 동일 평면 상에 형성하는 기술이 알려져 있으며, 이 기술에 따라 고정밀화 및 고개구율화를 도모하는 경우에는, 유효 화소 영역을 늘리기 위해, 화소와 소스 라인의 거리 단축, 소스 라인의 세선화 등이 이루어져 왔다. 그러나, 화소와 소스 라인의 거리를 단축시키면, 단락 불량이 발생하기 쉽 게 되고, 소스 라인을 세선화하면, 단선 불량이 발생하기 쉽게 되어 버린다. 즉, 기판 상에서 화소 전극과 소스 라인을 동일 평면 상에 형성하는 액티브 매트릭스의 제조 기술에서는, 단락 불량의 발생 등에 의해서 수율의 저하가 발생한다고 하는 점에서 개선의 여지가 있었다.
이러한 이유로 인해, 수율의 저하의 개선 뿐만 아니라 이들 단락 불량 및 단선 불량을 방지하하기 위해, 액티브 매트릭스 기판의 제조 방법에 관하여, 예를 들면, 이하의 (a) 내지 (c)에 기재하는 바와 같은 특징을 갖는 투과형 액정 표시 장치의 제조 방법이 제안되어 있다(예를 들면, 일본 특허 공개 평성 9-152625호 공보(제1-3페이지) 참조.).
(a) 스위칭 소자(능동 소자)와 소스 배선(소스 라인)을 형성한 후에, (투명) 층간 절연막을 배치한다.
(b) 스위칭 소자와 (투명) 화소 전극을, 컨택트 홀을 통해서 접촉(컨택트)시킨다.
(c) 층간 절연막 상에 화소 전극을 형성함으로써, 동일 평면으로부터 소스 배선과 화소 전극을 분리한다.
액정 표시 장치는 이와 같이 하여 제조된 액티브 매트릭스 기판과 대향하도록 컬러 필터 기판을 접합하고, 이들 기판과 기판의 사이에 액정을 주입함으로써 제조된다. 컬러 필터 기판으로서는, 예를 들면, R(적), G(녹), B(청)의 색 영역이 액티브 매트릭스 기판측의 화소 영역과 일치하도록 마련되어 있고, 또한 블랙 매트릭스(차광막)가 각 화소 영역 이외의 부분에 마련된 기판을 들 수 있다.
도 13은, 종래 기술에 따른 액티브 매트릭스 기판(박막 트랜지스터 어레이 기판)에 있어서의 1 화소와, 그 화소의 이웃에 위치하는 화소의 일부를 도시하는 평면 모식도이다. 도 13에 도시한 바와 같이, 액티브 매트릭스 기판(130)의 1 화소에 있어서, 게이트 라인(주사선)(101)과 소스 라인(신호선)(102)이, 상호 교차하도록 배치되어 있다. 그 교차하는 부분에는, 스위칭 소자로서의 박막 트랜지스터(이하, TFT라고도 함)(114)와 화소 전극(103)이 배치되어 있다. TFT(114)는 게이트 라인(101)에 접속된 게이트 전극(104)과, 소스 라인(102)에 접속된 소스 전극(105)과, 화소 전극(103)에 접속된 드레인 전극(106) 및 섬 형상(아일런드 형상)의 반도체층(125)으로 형성된다. 화소 전극(103)에는 컨택트 홀(109)을 통하여 드레인 인출 전극(106')이 접속되어 있다. 또한, 드레인 인출 전극(106')은 게이트 절연막(111)을 사이에 두고 공통 용량 라인(107)과 대향하고 있으며, 공통 용량을 형성하고 있다.
다음으로, 액티브 매트릭스 기판, 특히 박막 트랜지스터 어레이 기판의 제조 방법에 대하여, 도 13 내지 도 17을 참조하여 간단히 설명한다. 또한, 도 14는 도 13의 H-H'선을 따른 박막 트랜지스터 어레이 기판의 단면도이고, 도 15는 도 13의 I-I선을 따른 박막 트랜지스터 어레이 기판의 단면도이다. 도 16은 게이트 라인 외부 인출 단자의 평면 개략도이고, 도 17은 소스 라인 외부 인출 단자의 평면 개략도이다.
박막 트랜지스터 어레이 기판을 제조할 때에는, 우선, 글래스 등의 투명 절연성 기판으로 이루어지는 기판(110) 상에, 게이트 라인(주사선)(101)과, 게이트 전극(104)과, 공통 용량 라인(107)을, 성막, 포토리소그래피 및 에칭에 의해 동시에 형성한다.
다음으로, 이들의 위에, 게이트 절연막(111), 활성 반도체층(112), n형 비정질 실리콘 등으로 이루어지는 저저항 반도체층(113)을 성막하고, 섬 형상(아일런드 형상)(125)으로 포토리소그래피 및 에칭에 의해 형성한다.
다음으로, 소스 라인(102)과, 소스 전극(105)과, 드레인 전극(106)과, 드레인 인출 전극(106')을, 성막, 포토리소그래피 및 에칭에 의해 동시에 형성하고, 더 연속하여 저저항 반도체층(113)을 에칭을 통해 소스 및 드레인으로 분리한다.
다음으로, 전면을 피복하도록, SiNx 등으로 이루어지는 하층 층간 절연막(120)을 성막하고, 계속해서 감광성 아크릴 수지 등으로 이루어지는 상층 유기 층간 절연막(115)을 포토리소그래피에 의해 컨택트 홀(109)용 패턴, 게이트 라인 외부 인출 단자 컨택트용 패턴(도 16의 X), 소스 라인 외부 인출 단자 컨택트용 패턴(도 17의 Y)을 갖도록 형성한다.
다음으로, 컨택트 홀(109)과, 게이트 라인 외부 인출 단자(200)와, 소스 라인 외부 인출 단자(300)를 형성하기 위해, 상층 유기 층간 절연막(115)을 마스크로 하여 하층 층간 절연막(120) 및 게이트 절연막(111)을 연속하여 에칭한다.
다음으로, 컨택트 홀(109), 게이트 라인 외부 인출 단자(200) 및 소스 라인 외부 인출 단자(300)를 피복하도록, 화소 전극(103), 게이트 라인 외부 인출 단자(200)의 최상층 전극(201) 및 소스 라인 외부 인출 단자(300)의 최상층 전극(301)을 형성한다. 또한, 컨택트 홀(109)에 의해, TFT(114)의 드레인 전극(106)과 화소 전극(103)이 드레인 인출 전극(106')을 통하여 접속된다.
이러한 제조 방법에 의해, 액티브 매트릭스 기판에 있어서, 소스 라인(102)과 화소 전극(103)을, 층간 절연막(115, 120)을 사이에 두고 분리할 수 있다. 소스 라인(102)과 화소 전극(103)의 분리에 의해, 화소 전극(103)과 소스 라인(102)의 단락에 의한 수율의 저하를 방지할 수 있음과 함께, 도 13에 도시한 바와 같이, 화소 전극(103)과 소스 라인(102)을 중첩시킬 수 있어, 액정 표시 장치 등의 개구율을 개선할 수 있다.
그러나, 전술한 표시 장치용 기판의 제조 방법에서는, 상층 유기 층간 절연막에 막 결손이 발생한 경우, 하층 층간 절연막 및 게이트 절연막이 막 결손 부분에서 에칭되고, 상층 유기 층간 절연막 상에 형성되는 화소 전극과 단락된다는 점에서, 표시 결함으로 되어, 표시 장치의 품질이 저하하고, 수율이 저하하게 된다고 하는 점에서 개선의 여지가 있다.
종래의 표시 장치용 기판에 대해서는, 게이트 절연층을, 금속막을 산화시킨 산화 절연층과 게이트 절연막으로 이루어지는 2층 구조로 하는 기술 등이 제안되어 있다(예를 들면, 일본 특허 공개 평성 3-153217호 공보(제1, 3페이지) 참조). 그러나, 이 기술에 의해 게이트 절연층을 다층화해도, 최상층 층간 절연막을 마스크로 하여 최상층보다 하층에 존재하는 절연막을 에칭에 의해 제거하는 경우에, 층간 절연막의 결손에 의한 단락 결함을 방지하는 효과를 얻을 수 없다. 또한, 이 기술은 게이트 절연막의 막 결손에 대한 대책 기술이며, 화소 전극이 층간 절연막 상에 형성된 표시 장치용 기판에 있어서 게이트 라인, 소스 라인 등의 배선과 화소 전극 의 사이에 존재하는 절연막의 결손에 의한 전기적 누설이 원인으로 발생하는 화소 결함에 대한 대책 기술은 아니었다.
본 발명은 상기 현상을 감안하여 이루어진 것으로, 특히 고정밀, 고개구율의 표시 장치용 기판을 제작함에 있어서, 화소 전극과 주사선, 신호선 등의 배선과의 단락을 방지하여, 높은 표시 품질의 표시 장치를 고 수율로 얻을 수 있는 표시 장치용 기판, 그 제조 방법, 및, 이러한 기판을 이용하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명자들은 고정밀, 고개구율임과 함께, 높은 표시 품질의 표시 장치를 고수율로 얻을 수 있는 표시 장치용 기판에 대하여 여러 가지로 검토한 바, 종래의 기판 구성에서는, 주사선(게이트 버스 라인), 신호선(소스 버스 라인) 등의 배선과 화소 전극이 평면적으로 중첩되는 영역(기판면 수직 방향으로부터 보아 중첩되는 영역)에서, 화소 전극 아래에 위치하는(상층) 층간 절연막이 박리 등의 막 결손을 발생하는 것을 발견하였다. 본 발명자들은, 이러한 경우에 (상층) 층간 절연막을 마스크로 하여 에칭할 때에 그 부분의 게이트 절연막 등이 에칭되어, 주사선, 신호선(소스 버스 라인) 등의 배선이 노출되기 때문에, 그 후의 화소 전극의 성막·패터닝에 의해, 드러나게 된 배선과 화소 전극이 접촉하게 된다는 점에 주목했다. 즉, 이러한 배선과 화소 전극의 누설이 발생하면, 기입된 화소 전위를 유지할 수 없게 되고, 표시 장치에 있어서의 점 결함으로 되어 버린다. 따라서, 본 발명자들은 에칭에 대한 보호막으로서, 주사선, 신호선(소스 버스 라인) 등의 배선의 상층 에 보호층을 마련함으로써, 화소 전극과 배선의 접촉을 방지하고, 이들의 단락에 의해 발생하는 누설 결함을 방지할 수 있다는 것을 발견하였다. 예를 들어, 주사선과 화소 전극이 평면적으로 중첩되는 영역에, 스위칭 소자를 구성하는 반도체층의 패턴을 배치함으로써, 층간 절연막이 박리되더라도 이 반도체층 패턴이 에칭에 대한 보호막으로 기능하게 되어, 기판 제조 공정을 증가시키지 않고, 화소 전극과 주사선의 전기적 누설을 방지할 수 있으며, 고정밀, 고개구율의 액정 표시 장치 등의 표시 장치를 높은 수율로 제공하는 것이 가능하게 되는 것을 발견하고, 상기 과제를 훌륭히 해결할 수 있다는 것을 생각해 내어, 본 발명에 도달한 것이다.
즉, 본 발명은 절연성 기판 상에, 주사선, 신호선 및 스위칭 소자를 구비하고, 층간 절연막 및 화소 전극을 더 구비한 표시 장치용 기판에 있어서, 상기 스위칭 소자는, 주사선과 신호선이 교차하는 교차부에 마련되고, 주사선에 접속된 게이트 전극과, 신호선에 접속된 소스 전극과, 화소 전극에 접속된 드레인 전극을 갖고, 상기 층간 절연막은, 스위칭 소자의 드레인 전극과 화소 전극을 접속시키는 컨택트 홀을 갖고, 상기 표시 장치용 기판은, 주사선 및/또는 신호선의 상층에 보호층이 마련된 것인 표시 장치용 기판이다.
또한, 본 발명은 절연성 기판 상에, 주사선, 신호선, 공통 용량 배선 및 스위칭 소자를 구비하고, 층간 절연막 및 화소 전극을 더 구비한 표시 장치용 기판에 있어서, 상기 스위칭 소자는, 주사선과 신호선이 교차하는 교차부에 마련되고, 주사선에 접속된 게이트 전극과, 신호선에 접속된 소스 전극과, 화소 전극에 접속된 드레인 전극을 갖고, 상기 층간 절연막은 스위칭 소자의 드레인 전극과 화소 전극 을 접속시키는 컨택트 홀을 갖고, 상기 표시 장치용 기판은 주사선, 신호선 및 공통 용량 배선으로 이루어지는 군으로부터 선택된 적어도 1개의 배선의 상층에 보호층이 마련된 것인 표시 장치용 기판이기도 하다.
본 발명의 표시 장치용 기판은, (A) 절연성 기판 상에, 주사선, 신호선 및 스위칭 소자를 구비하고, 층간 절연막 및 화소 전극을 더 구비한 구성, 또는, (B) 절연성 기판 상에, 주사선, 신호선, 공통 용량 배선 및 스위칭 소자를 구비하고, 층간 절연막 및 화소 전극을 더 구비한 구성을 갖는 것이다. 상기 (A)의 구성에서는, (1) 절연성 기판, (2) 주사선, 신호선 및 스위칭 소자, (3) 층간 절연막, (4) 화소 전극 등을 이 순서로 갖는 적층 구조를 갖는 것이 바람직하고, 구체적으로 설명하면, 신호선과 주사선이 절연성 기판 상에 마련되고, 신호선 및 주사선이 교차하는 교차부마다 스위칭 소자 및 화소 전극을 갖고, 신호선, 주사선 및 스위칭 소자의 상부에 층간 절연막이 마련되고, 층간 절연막 상에 화소 전극이 마련된 형태인 것이 바람직하다. 상기 (B)의 구성에서는, (1) 절연성 기판, (2) 주사선, 신호선, 공통 용량 배선 및 스위칭 소자, (3) 층간 절연막, (4) 화소 전극 등을 이 순서로 갖는 적층 구조를 갖는 것이 바람직하다.
상기 스위칭 소자는, 주사선과 신호선이 교차하는 교차부에 마련되고, 주사선에 접속된 게이트 전극과, 신호선에 접속된 소스 전극과, 화소 전극에 접속된 드레인 전극을 갖는다. 또한 통상적으로, 주사선(게이트 전극)과 드레인 전극 사이 뿐만 아니라 주사선(게이트 전극)과 신호선(소스 전극) 사이에는, 게이트 절연막이 형성된다. 또한, 층간 절연막은 스위칭 소자의 드레인 전극과 화소 전극을 접속시키는 컨택트 홀을 갖는다.
본 발명에 따른 표시 장치용 기판은 이러한 구성을 구비함으로써, 주사선을 흐르는 전류(게이트 신호)에 의해 스위칭 소자의 구동 제어를 행함과 함께, 스위칭 소자가 ON 상태일 때, 신호선을 흐르는 전류(데이터 신호)에 의해 화소 전극의 구동 제어를 행할 수 있고, 또한 층간 절연막에 의해 화소 전극과 신호선의 단락을 방지한다.
본 발명에 따르면, 상기 (A)의 구성에서는 주사선 및/또는 신호선의 상층에 보호층이 마련되고, 상기 (B)의 구성에서는 주사선, 신호선 및 공통 용량 배선으로 이루어지는 군으로부터 선택된 적어도 1개의 배선의 상층에 보호층이 마련된다. 즉, 본 발명에 따르면, 적어도 주사선, 신호선 또는 공통 용량 배선 중 어느 하나의 상층에 보호층이 마련된다. 이에 따라, 층간 절연막의 컨택트 홀 형성 등을 위해 에칭이 행하여지는 경우에, 보호층이 에칭에 대한 보호막으로서 기능하기 때문에, 에칭 마스크로 되는 층간 절연막의 패턴의 일부에 막 결손이 발생한 경우에도, 에칭후에 주사선 등의 배선이 노출되는 것을 방지할 수 있다. 그 결과, 층간 절연막 상의 화소 전극과 주사선 등의 배선과의 접촉이 방지되고, 단락이 방지되기 때문에, 화소 결함의 발생을 방지할 수 있고, 특히 고정밀, 고개구율의 표시 장치용 기판의 제작시, 얻어지는 표시 품질 및 수율을 개선할 수 있다.
상기 보호층으로서는, 층간 절연막의 에칭 시에 주사선 등의 배선이 노출되는 것을 방지하는 작용 효과를 발휘할 수 있는 것이면, 재질이나 두께 등은 특별히 한정되는 것이 아니다. 또한, 보호층은, 에칭 시에 그 하층 부분을 보호할 수 있으면, 인접하는 다른 층, 예를 들면 층간 절연막이나 게이트 절연막과 동일한 재료로 구성되는 것이더라도 무방하며, 이러한 경우에, 단면 형상이고, 보호층과 인접하는 다른 층이 일체화되어 있어, 층의 경계를 판별하는 것이 곤란하면, 보호층과 인접하는 다른 층과의 평면 형상의 차이, 즉 일체화된 부분(보호층 + 이에 인접하는 다른 층)과 일체화되지 않은 부분(보호층만 또는 인접하는 다른 층만)의 두께의 차이를 확인함으로써, 보호층을 판별할 수 있다.
또한, 본 발명에 따르면,「상층에 보호층이 마련되어 있다」는 의미는, 주사선 등의 배선의 한층 상층에 주사선 등의 배선과 접하도록 보호층이 마련된 것이어도 되고, 주사선 등의 배선의 복수 층 상층에 주사선 등의 배선과 접하는 일없이 보호층이 마련된 것이어도 된다. 예를 들면, 주사선과 접하지 않고 보호층이 마련되는 형태로서는, 게이트 절연막 상에 보호층이 마련되는 형태, 층간 절연막중에 보호층이 마련되는 형태 등을 들 수 있다.
다음으로, 본 발명의 표시 장치용 기판을 구성하는 보호층 이외의 각 구성 부재에 대하여 설명한다. 절연성 기판으로는, 글래스 등의 투명한 절연체로 이루어지는 것이 적합하게 이용된다.
주사선, 신호선 및 공통 용량 배선의 재료로서는, 원하는 배선 저항을 얻을 수 있는 것이면 특별히 한정되지 않고, 탄탈(Ta), 티탄(Ti), 크롬(Cr), 알루미늄(Al) 등의 금속, 이들 금속의 합금이나, 이들을 적층한 Ti/A1/Ti 등의 적층막 등을 들 수 있다. 주사선, 신호선 및 공통 용량 배선의 폭, 두께, 패턴 형상 등은, 특 별히 한정되는 것은 아니다.
스위칭 소자로서는, 게이트 전극, 소스 전극 및 드레인 전극을 갖는 것이면 특별히 한정되지 않고, 비정질 실리콘 박막 트랜지스터, 마이크로 크리스탈 실리콘 박막 트랜지스터, 폴리실리콘 박막 트랜지스터, CGS(Continuous Grain Silicon; 연속 입계 결정 실리콘) 박막 트랜지스터 등을 들 수 있다. 또한, 통상적으로, 게이트 전극은 주사선과 일체적으로 형성되고, 소스 전극 및 드레인 전극은 신호선과 일체적으로 형성된다.
층간 절연막의 재료로는, 원하는 유전율, 투과율, 에칭 선택비 등이 얻어지는 재료이면 특별히 한정되지 않고, 질화 규소(SiNx), 감광성 투명 수지, 산화 규소(SiO2) 등을 들 수 있다. 층간 절연막에 이용할 수 있는 감광성 투명 수지로는, 예를 들면, 아크릴계 수지, 에폭시계 수지, 폴리우레탄계 수지, 폴리이미드계 수지 등을 들 수 있다. 층간 절연막으로서는, 1층으로 이루어지는 것이어도 되고, 2층 이상으로 이루어지는 것이어도 되며, 두께 등은 특별히 한정되는 것이 아니다.
층간 절연막에 형성되는 컨택트 홀로는, 스위칭 소자의 드레인 전극과 화소 전극을 접속시킬 수 있으면 특별히 한정되지 않으며, 형상, 크기, 수, 배치 등은 특별히 한정되는 것이 아니다. 또한, 컨택트 홀 내에는, 통상적으로, 스위칭 소자의 드레인 전극과 화소 전극을 전기적으로 접속시키기 위한 도전성 막이 형성된다.
화소 전극의 재료로는, ITO(Indium Tin Oxide; 산화 인듐 주석), IZO(Indium Zinc Oxide 산화 인듐 아연) 등의 투명 도전성 재료가 적합하게 이용되고, 반사형 액정 표시 장치 등에 이용되는 표시 장치용 기판이면, 알루미늄, 은 등의 금속도 적합하게 이용된다.
본 발명의 표시 장치용 기판의 구성은, 이러한 구성 요소들을 필수 구성 요소들로서 구비하는 한 특별히 한정되지 않으며, 그 밖의 구성 요소들을 포함해도 되며 안해도 된다.
이하, 본 발명의 표시 장치용 기판에 있어서의 바람직한 형태에 대하여 상세히 설명한다.
상기 보호층은 층간 절연막의 하층(beneath)에 마련되어 있는 것이 바람직하다. 그 결과, 층간 절연막의 컨택트 홀 형성 등을 위해서 에칭이 행하여지는 경우에, 보호층이 에칭에 대한 보호막으로서 기능할 수 있음과 함께, 보호층을 층간 절연막중에 형성하는 형태에 비하여, 간편하게 보호층의 형성이 가능하다.
또한, 본 발명에 따르면, "층간 절연막의 하층"이란, 층간 절연막의 한층 아래이어도 되고, 복수 층의 아래이어도 되며, 구체적으로 설명하면, 게이트 절연막 상에 주사선의 보호막이 마련되는 형태여도 되고, 주사선 상에 주사선과 접하도록 주사선의 보호층이 마련되는 형태이어도 무방하다.
상기 보호층은, 반도체에 의해 구성된 것인 것이 바람직하고, 또한, 스위칭 소자를 구성하는 반도체층과 대략 동일한 조성으로 이루어지는 것이 바람직하다. 이러한 경우, 스위칭 소자를 구성하는 반도체층을 형성할 때에, 보호층의 형성을 동시에 행할 수 있다는 점에서, 종래의 표시 장치용 기판의 제조 공정에 대하여 보호층의 형성 공정을 별도로 부가하지 않고, 본 발명의 표시 장치용 기판을 제조하 는 것이 가능하여, 제조 공정의 단축을 도모할 수 있다. 반도체로는, 스위칭 소자의 반도체층을 구성하는 것이 적합하고, 구체적으로, 주로 비정질 실리콘으로 구성되는 것 등을 들 수 있다.
또한, "대략 동일한 조성"이란, 실질적으로 동일한 조성이라고 평가되는 것인 것이 바람직하지만, 스위칭 소자를 구성하는 반도체층의 형성과 보호층의 형성을 CVD(화학 증착)법 등을 이용하여 동시에 행할 수 있는 범위이면 된다.
상기 보호층은 스위칭 소자를 구성하는 반도체층과 분리되어 있는 것이 바람직하다. 그 결과, 가령 주사선 위에 마련된 보호층(반도체층)과, 스위칭 소자에 인접하고 스위칭 소자에 접속되는 신호선 간에 누설이 발생하더라도, 이들이 스위칭 소자에 접속되는 드레인 전극과 전기적으로 누설되는 것을 방지할 수 있기 때문에, 화소 결함의 발생을 방지할 수 있다.
상기 보호층은 질화 규소(SiNx), 이 산화 규소(SiO2) 또는 수지에 의해 구성된 것이 바람직하다. 그 결과, 층간 절연막의 컨택트 홀 형성 등을 위해 에칭이 행하여지는 경우에, 보호층이 에칭에 대한 보호막으로서 충분히 유효하게 기능할 수 있음과 함께, 보호층의 형성을 용이하게 행할 수 있다. 수지로서는, 패터닝이 용이하다는 점 때문에 감광성 투명 수지가 바람직하다. 보호층에 이용할 수 있는 감광성 투명 수지로서는, 예를 들면, 아크릴계 수지, 에폭시계 수지, 폴리우레탄계 수지, 폴리이미드계 수지 등을 들 수 있다. 보호층의 형성에 감광성 수지 이외의 재료를 이용하는 경우에는, 성막후에, 액상의 감광성 수지를 도포한 후, 포토리소 그래피(노광 및 현상), 드라이 에칭을 행하는 방법 등에 의해 패터닝을 행할 수 있다.
상기 보호층은, 스위칭 소자를 구성하는 소스 전극 및/또는 드레인 전극과 대략 동일한 조성으로 이루어지는 것이 바람직하다. 이러한 경우, 스위칭 소자를 구성하는 소스 전극이나 드레인 전극을 형성할 때, 보호층의 형성을 동시에 행할 수 있으며, 따라서, 종래의 표시 장치용 기판의 제조 공정에 대하여 보호층의 형성 공정을 별도로 부가하지 않고, 본 발명의 표시 장치용 기판을 제조하는 것이 가능하고, 이에 따라 제조 공정의 단축을 도모할 수 있다.
또한, "대략 동일한 조성"이란, 실질적으로 동일한 조성이라고 평가되는 것인 것이 바람직하지만, 스위칭 소자를 구성하는 소스 전극이나 드레인 전극의 형성과 보호층의 형성을 동시에 행할 수 있는 범위이면 된다.
상기 보호층은, 절연성 기판의 표면에 대하여 수직 방향으로부터 보았을 때 적어도 주사선과 화소 전극이 중첩되는 부분에 배치되는 것이 바람직하다. 그 결과, 에칭으로 인한 주사선의 노출을 충분히 방지할 수 있고, 화소 전극과 주사선의 단락을 방지하는 본 발명의 작용 효과를 충분히 발휘할 수 있다. 보다 바람직하게는, 보호층이, 절연성 기판의 표면에 대하여 수직 방향으로부터 보았을 때에, 주사선과 화소 전극의 대략 중첩 부분에만 배치되는 형태이다. 이 형태에서는, 화소 전극과 주사선의 단락을 방지하는 본 발명의 작용 효과를 충분히 발휘할 수 있음과 함께, 주사선의 부하 용량의 증가를 최소한으로 억제할 수 있고, 예를 들면, 주사선 상을 완전하게 피복하도록 보호층을 마련하는 경우에 비하여, 주사선의 부하 용 량의 증가를 저감할 수 있다.
또한, 상기 "절연성 기판의 표면에 대하여 수직 방향으로부터 볼 때"란, 다시 말하면, "절연성 기판의 표면 상에서 그 대상의 정사영을 볼 때"라는 것을 의미한다. 보다 구체적으로는, "대상의 각 점으로부터 이어지는 표면에 직교하는 수선들 및 절연성 기판의 표면 간의 교차부들의 집합을 볼 때"라는 것을 의미한다. 따라서, 이 경우, 절연성 기판의 표면에 있어서의 주사선의 정사영과, 보호층의 정사영과, 화소 전극의 정사영이 중첩되는 것을 의미한다. 또한, 상기 "주사선과 화소 전극의 대략 중첩 부분"이란, 실질적으로 주사선과 화소 전극의 중첩 부분이라고 평가되는 부분인 것이 바람직하지만, 주사선의 부하 용량의 증가를 최소한으로 억제하는 효과를 얻을 수 있으면, 그 주변 부분을 포함하는 것이어도 된다.
상기 보호층은, 절연성 기판의 표면에 대하여 수직 방향에서 볼 때 주사선과 중첩되고 또한 신호선과 중첩하지 않도록 배치되는 것이 바람직하다. 그 결과, 보호막이 반도체에 의해 구성된 것인 경우 등에, 주사선과 신호선의 사이에서의 누설의 발생을 방지할 수 있다.
상기 층간 절연막은 적어도 2층의 절연막으로 구성되고, 또한 최상층의 절연막이 유기막인 것이 바람직하다. 그 결과, 층간 절연막을 구성하는 최상층의 유기막을 마스크로 하여 에칭을 행하는 것이 가능하고, 층간 절연막 상에 별도로 마스크를 형성하여 에칭후에 제거하는 경우나, 층간 절연막 전체를 마스크로 하여 에칭을 행하는 경우에 비하여, 기판의 제조 효율을 향상시킬 수 있다.
유기막으로서는, 원하는 유전율, 투과율, 에칭 선택비 등이 얻어지는 재료이 면 특별히 한정되지 않고, 에칭 조건 등에 따라서 적절하게 선택되게 되지만, 예를 들면, 아크릴계 수지, 에폭시계 수지, 폴리우레탄계 수지, 폴리이미드계 수지 등의 감광성 투명 수지 등을 들 수 있다.
또한, 본 발명은, 스위칭 소자를 구성하는 반도체층과 대략 동일한 조성으로 이루어지는 보호층을 갖는 본 발명의 표시 장치용 기판을 형성하는 제조 방법이며, 상기 표시 장치용 기판의 제조 방법은, 보호층과, 스위칭 소자를 구성하는 반도체층을 동시에 형성하는 공정을 포함하는 표시 장치용 기판의 제조 방법이기도 하다. 또한, 본 발명은, 스위칭 소자를 구성하는 소스 전극 및/또는 드레인 전극과 대략 동일한 조성으로 이루어지는 보호층을 갖는 본 발명의 표시 장치용 기판을 형성하는 제조 방법이며, 이 표시 장치용 기판의 제조 방법은, 보호층과, 스위칭 소자를 구성하는 소스 전극 및/또는 드레인 전극을 동시에 형성하는 공정을 포함하는 표시 장치용 기판의 제조 방법이기도 하다. 이러한 방법들에 따르면, 종래의 표시 장치용 기판의 제조 공정에 대하여 보호층의 형성 공정을 별도로 부가하지 않고, 본 발명의 표시 장치용 기판을 제조하는 것이 가능하고, 제조 공정의 단축을 도모할 수 있다.
또한, 본 발명은, 적어도 2층의 절연막으로 구성되고, 또한 최상층의 절연막이 유기막인 층간 절연막을 갖는 본 발명의 표시 장치용 기판을 형성하는 제조 방법을 제공하며, 이 표시 장치용 기판의 제조 방법은, 층간 절연막을 구성하는 최상층의 유기막을 마스크로 하여 에칭을 행하고, 컨택트 홀, 주사선의 외부 인출 단자 및 신호선의 외부 인출 단자를 동시에 형성하는 공정을 포함하는 표시 장치용 기판 의 제조 방법이기도 하다. 그 결과, 층간 절연막 상에 별도 마스크를 형성하여 에칭후에 제거하는 경우나, 층간 절연막 전체를 마스크로 하여 에칭을 행하는 경우에 비하여 기판의 제조 효율을 향상시킬 수 있다. 또한, 컨택트 홀의 형성 공정에 있어서, 주사선의 외부 인출 단자 및 신호선의 외부 인출 단자의 형성을 더불어 행하는 것에 의해, 기판의 제조 효율을 향상시킬 수 있다.
또한, 최상층의 유기막 부분의 컨택트 홀은, 유기막 형성 시에 미리 형성되기 때문에, 상기 컨택트 홀 등의 형성 공정에서는, 에칭에 의해 최상층의 유기막 부분 이외의 컨택트 홀이 형성된다.
또한, 본 발명은, 표시 장치에, 본 발명에 따른 기판, 또는 본 발명의 표시 장치용 기판의 제조 방법에 의해 제조되는 표시 장치용 기판을 제공한다. 표시 장치는, 표시 장치용 기판의 주사선, 신호선 등에 전기 신호가 공급됨으로써 표시의 제어를 행할 수 있는 것이면, 특별히 한정되지 않는다. 이러한 표시 장치로서는, 액정 표시 장치, 유기 일렉트로 루미네센스(EL) 표시 장치 등을 들 수 있고, 특히, 액정 표시 장치인 것이 바람직하다. 이러한 표시 장치에서는, 화소 전극과 주사선 등의 배선과의 단락이 방지되고, 화소 결함의 발생이 효과적으로 방지되고 있다는 점에서, 고정밀, 고개구율로 하여도, 화소 결함이 적은 양호한 표시 품질을 얻을 수 있어, 수율을 개선할 수 있다.
본 발명의 표시 장치용 기판에 따르면, 화소 전극이 주사선, 신호선 및 스위칭 소자가 형성되어 있는 평면과는 서로 다른 평면에 마련됨과 함께, 주사선 등의 배선의 상층에 보호층이 마련된 구성을 갖기 때문에, 층간 절연막 상의 화소 전극 과 주사선 등의 배선과의 단락에 의한 화소 결함의 발생이 방지되어 있다. 이러한 표시 장치용 기판을 표시 장치에 이용한 경우에는, 특히 고정밀, 고개구율의 표시 장치에 있어서, 화소 결함이 적은 양호한 표시 품질을 얻을 수 있어, 수율의 향상이라고 하는 효과를 얻을 수 있다.
이하에 실시 형태를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명은 이들 실시 형태에만 한정되는 것이 아니다.
(실시 형태 1)
이하, 본 발명의 실시의 일 형태인 실시 형태 1에 대하여, 도 1 내지 도 4에 기초하여 설명한다. 또한, 본 실시 형태에서는, 표시 장치용 기판의 구체 예로서, 액정 표시 장치용의 액티브 매트릭스 기판에 대하여 설명한다.
도 1은 본 발명에 따른 액정 표시 장치의 단면 구성의 일례를 나타내는 단면 모식도이다.
도 1에 도시한 바와 같이, 액정 표시 장치(40)는, 액티브 매트릭스 기판(표시 장치용 기판)(30)과, 컬러 필터(34) 및 차광막(35) 등을 갖는 대향 기판(33)을 갖고, 이들 기판은 액정층(32)을 사이에 두고 있다. 또한, 액정층(32)은 대향 기판(33)의 배향막(도시 생략)과, 액티브 매트릭스 기판(30)의 배향막(도시 생략)의 사이에 삽입되어 있다.
도 2는 본 발명의 액티브 매트릭스 기판(30)에 있어서의 1 화소를 나타내는 평면 모식도이다. 또한, 도 3은 도 2의 A-A'선을 따른 표시 장치용 기판의 단면도이고, 도 4는 도 2의 B-B'선을 따른 표시 장치용 기판의 단면도이다.
도 2에 도시한 바와 같이, 액티브 매트릭스 기판(30)에서는, 게이트 라인(주사선)(1), 소스 라인(신호선)(2) 및 화소 전극(3)이, 절연성 기판(10) 상에 적층되어 있다. 게이트 라인(1)과 소스 라인(2)은 상호 교차하도록 배치되어 있다. 그리고, 이들이 교차하는 교차부마다, 스위칭 소자(TFT)(14)와 화소 전극(3)이 마련되어 있다. 또한, 절연성 기판(10)은 도 2의 최 배면에 위치하고, 도 3 및 도 4의 단면도에 기재된 위치에 배치되어 있다. 게이트 라인(1)에는, 스위칭 소자(14)의 게이트 전극(4)이 형성되고, 소스 라인(2)에는 스위칭 소자(14)의 소스 전극(5)이 형성되어 있다. 또한, 화소 전극(3)은 스위칭 소자(14)의 드레인 전극(6)과 드레인 인출 전극(6')을 통하여 접속되어 있다. 이 드레인 인출 전극(6')은 게이트 절연막(11)을 사이에 두고 공통 용량 버스 라인(7)과 대향하고 있고, 이에 따라 공통 용량이 형성된다.
도 4에 도시한 바와 같이, 액티브 매트릭스 기판(30)에서는, 게이트 라인(1)의 표면을 피복하도록 게이트 절연막(11) 상에 보호막(보호층)(8)이 마련되어 있다. 또한, 도 2에 도시한 바와 같이, 액티브 매트릭스 기판(30)은, 절연성 기판(10)의 표면에 대하여 수직 방향으로부터 보았을 때에, 게이트 라인(1)과, 게이트 라인(1)의 표면을 피복하는 보호막(8)과, 화소 전극(3)과가 중첩되어 있는 영역을 갖는다. 즉, 절연성 기판(10)의 표면에서의 게이트 라인(1)의 정사영과, 절연성 기판(10)의 표면에서의 보호막(8)의 정사영과, 절연성 기판(10)의 표면에서의 화소 전극(3)의 정사영이 중첩되어 있는 영역을 갖는다.
다음으로, 액정 표시 장치(40)에 있어서의 전류 및 전압의 제어에 대하여 간 단히 설명한다.
액정 표시 장치(40)에서는, 게이트 라인(1)이 선택되면, 게이트 전극(4)에 전압이 인가된다. 이 게이트 전극(4)에 인가되는 전압에 의해, 소스 전극(5) 및 드레인 전극(6) 사이를 흐르는 전류가 제어된다. 그리고, 소스 라인(2)으로부터 전송된 신호에 기초하여, 소스 전극(5)으로부터 드레인 전극(6)에, 드레인 전극(6)으로부터 드레인 인출 전극(6')을 통하여 화소 전극(3)으로 전류가 흐름으로써, 화소 전극(3)은 소정의 표시를 행하도록 구성되어 있다. 공통 용량 버스 라인(7)은 화소 전극(3)에서의 소정의 표시를 유지하기 위해 보조적으로 마련되어 있다.
다음으로, 본 실시 형태에 따른 액티브 매트릭스 기판(30)의 제조 방법의 일례에 대하여, 도 2, 3 및 4를 이용하여 설명한다.
본 실시 형태에 따른 액티브 매트릭스 기판(30)을 제조할 때에는, 우선, 글래스 등의 투명한 절연체로 이루어지는 절연성 기판(10) 상에, Ti/Al/Ti로 이루어지는 적층막을 스퍼터링에 의해 성막하고, 포토리소그래피를 행하고, 드라이 에칭, 레지스트 박리함으로써 게이트 라인(1), 게이트 전극(4) 및 공통 용량 라인(7)을 동시에 형성한다. 다음으로, 이들의 표면에, 두께 약 4000Å의 SiNx(질화 규소)막으로 이루어지는 게이트 절연막(11)을 SiH4 가스와 NH3 가스와 N2 가스의 혼합 가스를 이용하여, 또한 두께 약 1500Å의 비정질 실리콘으로 이루어지는 활성 반도체층(12)을 SiH4 가스와 H2 가스의 혼합 가스를 이용하여, 또한 두께 약 500Å의 인을 도핑한 n형 저저항 반도체층(13)을 SiH4 가스와 PH3 가스와 H2 가스의 혼합 가스를 이용하여, CVD에 의해 연속하여 성막하고, 포토리소그래피, 드라이 에칭, 레지스트 박리를 행하여, 섬 형상(아일런드 형상)(25)으로 형성한다. 계속해서, Ti/A1/Ti로 이루어지는 적층막을 스퍼터링에 의해 성막하고, 포토리소그래피를 행하고, 드라이 에칭함으로써 소스 라인(2), 소스 전극(5), 드레인 전극(6) 및 드레인 인출 전극(6')을 동시에 형성한다. 또한 연속하여 n형 저저항 반도체층(13)을 소스·드레인 분리 에칭하여, 레지스트를 박리한다. 이러한 방식으로, 박막 트랜지스터(TFT)(14)가 형성된다.
다음으로, 기판 전면을 피복하도록, 두께 약 3000Å의 SiNx로 이루어지는 하층 층간 절연막(20)을, SiH4 가스와 NH3 가스와 N2 가스의 혼합 가스를 이용하여 CVD로 성막한다. 후속하여, 두께 약 4000Å의 SiNx를 SiH4 가스와 NH3 가스와 N2 가스의 혼합 가스를 이용하여 CVD에 의해 성막하고, 포토리소그래피 및 CF4 가스와 O2 가스의 혼합 가스를 이용한 드라이 에칭에 의해 보호막(8)을 형성한다.
그 후, 두께 약 3㎛의 포지티브형 감광성 아크릴 수지로 이루어지는 상층 유기층 절연막(15)을 포토리소그래피에 의해 컨택트 홀(9), 게이트 라인 외부 인출 단자 컨택트용 패턴(도 16의 X), 소스 라인 외부 인출 단자 컨택트용 패턴(도 17의 Y)을 갖도록 형성한다.
다음으로, 컨택트 홀(9), 게이트 라인 외부 인출 단자(200), 및, 소스 라인 외부 인출 단자(300)를 형성하기 위해서, 상층 유기층 절연막(15)을 마스크로 하여 하층 층간 절연막(20) 및 게이트 절연막(11)을 CF4 가스와 O2 가스의 혼합 가스를 이용한 드라이 에칭에 의해 연속하여 에칭한다.
그 후, 컨택트 홀(9)을 포함하는 기판 전면을 피복하도록, 투명의 전극을 스퍼터링에 의해 성막한다. 다음으로, 포토리소그래피, 웨트 에칭에 의해 성막한 투명 전극을 패터닝하여 레지스트를 박리하는 것에 의해 화소 전극(3)을 얻는다.
또한, 본 실시 형태에 있어서, 게이트 라인(1) 및 소스 라인(2)의 재료로서는, Ti/Al/Ti를 이용하고 있지만, 원하는 라인 저항이 얻어지는 금속이면 특별히 한정되지 않고, 예를 들면, 탄탈(Ta), 티탄(Ti), 크롬(Cr), 알루미늄(Al) 등의 금속 및 이들 금속의 합금 등을 이용해도 된다. 또한, 게이트 라인(1), 소스 라인(2)의 재료로서는, TaN/Ta/TaN 등의 적층 구조로 이루어지는 막을 이용하는 것도 가능하다. 또한, 소스 라인(2)의 재료로서는, 일반적인 금속막 이외에도, 예를 들면, ITO 등의 투명 도전성 막을 이용하는 것도 가능하다.
본 실시 형태에서, 스위칭 소자(14)로서는, 비정질 실리콘 박막 트랜지스터를 이용하고 있지만, 예를 들면, 마이크로 크리스탈 실리콘 박막 트랜지스터, 폴리실리콘 박막 트랜지스터, CGS 박막 트랜지스터 등도 마찬가지로 이용할 수 있다.
본 실시 형태에 있어서, 화소 전극(3)으로서는, ITO를 이용하고 있지만, IZO 등의 투명 전극을 이용하는 것도 가능하다. 또한 반사형 액정 표시 장치의 경우, 화소 전극(3)으로서는, 외광을 반사하는 전극 재료이면 되고, 예를 들면, Al, Ag 등의 금속이어도 된다.
본 실시 형태에서, 상층 층간 절연막(15)으로서는, 포지티브형의 아크릴계 감광성 투명 수지를 이용하고 있지만, 원하는 유전율, 투과율, 및, 하층 층간 절연막(15) 및 게이트 절연막(11)의 에칭 선택비가 얻어지는 재료이면 특별히 한정되지 않고, 예를 들면, 네가티브형의 감광성 수지, SiO2(산화 규소)막 등을 이용하는 것도 가능하다.
본 실시 형태에서, 하층 층간 절연막(20)으로서는, CVD법에 의한 SiNx막을 이용했지만, 포지티브형이나 네가티브형의 감광성 투명 수지 등을 이용해도 된다. 또한, 보호막(8)에 대해서도 마찬가지로, SiNx 막 이외에도, 감광성 투명 수지, SiO2막 등을 이용할 수 있다. 하층 층간 절연막(20)이나 보호막(8)에 이용할 수 있는 감광성 투명 수지로서는, 예를 들면, 아크릴계 수지, 에폭시계 수지, 폴리우레탄계 수지, 폴리이미드계 수지 등을 들 수 있다.
다음으로, 도 4를 참조하여, 상층 유기층 절연막(15)에 막 결손이 있었던 경우에 게이트 라인(1)과 화소 전극(3)에서 누설되지 않는다고 하는 본 실시 형태에서의 작용 효과에 대하여 설명한다. 도 11은 종래의 액티브 매트릭스 기판에서, 상층 층간 절연막이 박리되어 화소 전극과 게이트 라인이 누설 개소(800)에서 누설되어 있는 모습을 나타내는 평면 모식도이다. 또한, 도 12는 도 11의 G-G'선을 따라 절취한 누설 개소(800)의 단면을 도시하는 단면 모식도이다.
종래의 액티브 매트릭스 기판(130)에서는, 상층 층간 절연막(115)을 도포 성막할 때 감기는 이물 등이나, 도포 성막 시의 밀착력 부족에 의한 상층 층간 절연 막(115)의 박리가(누설 개소(800)의 부분에서) 발생하면, 상술한 제조 프로세스로부터 분명히 알 수 있듯이, 상층 층간 절연막(115)이 결손되어 있는 개소에 있어서 하층 층간 절연막(120)과 게이트 절연막(111)이 에칭되게 된다. 따라서 도 12에 도시한 바와 같이, 화소 전극(103)과 게이트 라인(101)이 접촉하게 되고, 전기적으로 누설되기 때문에 화소 결함으로 되어, 표시 품질 및 수율을 저하시키는 요인으로 된다.
그러나, 본 발명에 따르면, 게이트 라인(1) 상에 별도 절연 재료 등에 의해 보호막(8)을 형성하기 때문에, 상층 층간 절연막(15)을 마스크로 하여 에칭할 때에 게이트 라인(1)을 에칭으로부터 보호할 수 있고, 화소 전극(3)과 게이트 라인(1)의 사이에 보호막(8)이 남아 화소 결함을 억제하는 작용 효과를 발휘한다. 구체적으로는, 상층 층간 절연막(15)을 마스크로 하여, 두께 약 3000Å의 SiNx로 이루어지는 하층 층간 절연막(20)과, 두께 약 4000Å의 SiNx로 이루어지는 게이트 절연막(11)을 에칭하는 공정에서는, 합계 두께 약 7000Å의 SiNx를 에칭하게 되지만, 보호막(8)으로서 SiNx가 두께 약 4000Å 분 부가됨으로써, 보호막(8)이 형성된 부분에서는, SiNx막의 막 두께(합계 약 11000Å)를 충분히 확보할 수 있으므로, 게이트 라인(1)과 화소 전극(3)이 접촉하는 것을 충분히 억제할 수 있다.
(실시 형태 2)
이하, 본 발명에서의 다른 실시 형태인 실시 형태 2에 대하여, 도 5 내지 도 7에 기초하여 설명한다. 또한, 설명의 편의상, 실시 형태 1에 관한 도면에서 도시한 부재와 동일한 기능을 갖는 부재에 대해서는, 동일한 부호를 붙이고, 그 설명을 생략하기로 한다.
실시 형태 2에서는, 보호층이 스위칭 소자(TFT)를 형성하는 반도체층과 동시에 형성된 후, 스위칭 소자의 반도체층으로부터 분리되고, 또한 소스 라인과도 중첩되지 않는 구성으로 되어 있다. 이러한 보호층(이하, 보호 반도체층이라고도 함)이 마련된 실시 형태 2의 액티브 매트릭스 기판(표시 장치용 기판)에 대하여, 도 5 내지 도 7을 이용하여 설명한다.
또한, 도 5는 본 발명의 액티브 매트릭스 기판(30)에 있어서의 1 화소를 나타내는 평면 모식도이다. 또한, 도 6은 도 5의 C-C'선을 따른 표시 장치용 기판의 단면도이고, 도 7은 도 5의 D-D'선을 따른 표시 장치용 기판의 단면도이다.
먼저, 본 실시 형태에 따른 액티브 매트릭스 기판(30)의 제조 방법의 일례에 대하여 설명한다. 본 실시 형태에 따른 액티브 매트릭스 기판(30)을 제조할 때에는, 우선, 글래스 등의 투명한 절연체로 이루어지는 절연성 기판(10) 상에, 게이트 라인(1), 게이트 전극(4), 및, 공통 용량 라인(7)을 동일 공정에서 형성한다. 다음으로, 이들 표면에 두께 약 4000Å의 SiNx로 이루어지는 게이트 절연막(11)을 SiH4 가스와 NH3 가스와 N2 가스의 혼합 가스를 이용하여, 또한 두께 약 1500Å의 비정질 실리콘으로 이루어지는 활성 반도체층(12)을 SiH4 가스와 H2 가스의 혼합 가스를 이용하여, 또한 두께 약 500Å의 인을 도핑한 n형 저저항 반도체층(13)을 SiH4 가스와 PH3 가스와 H2 가스의 혼합 가스를 이용하여, CVD에 의해 연속하여 성막하고, 포토리소그래피, 드라이 에칭, 레지스트 박리를 행하여 섬 형상(25)으로 형성 한다. 이 때, 동시에 보호 반도체층(26)을 형성한다. 또한 성막, 포토리소그래피, 드라이 에칭함으로써 소스 라인(2), 소스 전극(5), 드레인 전극(6) 및 드레인 인출 전극(6')을 동시에 형성한다. 또한 연속하여 n형 저저항 반도체층(13)을 소스·드레인 분리 에칭하여, 레지스트를 박리한다. 이와 같이 하여, 박막 트랜지스터(TFT)(14)가 형성된다.
다음으로, 기판 전면을 피복하도록, 두께 약 3000Å의 SiNx로 이루어지는 하층 층간 절연막(20)을 SiH4 가스와 NH3 가스와 N2 가스의 혼합 가스를 이용하여 CVD로 성막한다. 그 후, 두께 약 3㎛의 포지티브형 감광성 아크릴 수지로 이루어지는 상층 유기층 절연막(15)을 포토리소그래피에 의해 컨택트 홀(9), 게이트 라인 외부 인출 단자 컨택트용 패턴(도 16의 X), 소스 라인 외부 인출 단자 컨택트용 패턴(도 17의 Y)을 갖도록 형성한다.
다음으로, 컨택트 홀(9), 게이트 라인 외부 인출 단자(200), 및, 소스 라인 외부 인출 단자(300)를 형성하기 위해, 상층 유기층 절연막(15)을 마스크로 하여 하층 층간 절연막(20) 및 게이트 절연막(11)을 CF4 가스와 O2 가스의 혼합 가스를 이용한 드라이 에칭에 의해 연속하여 에칭한다.
그 후, 컨택트 홀(9)을 포함하는 기판 전면을 피복하도록, 투명의 전극을 스퍼터링에 의해 성막한다. 다음으로, 포토리소그래피, 웨트 에칭에 의해 성막한 투명 전극을 패터닝하여 레지스트를 박리하는 것에 의해 화소 전극(3)을 얻는다.
다음으로, 도 7을 참조하여, 상층 유기층 절연막(15)에 막 결손이 있었던 경 우에 게이트 라인(1)과 화소 전극(3)에서 누설되지 않는다고 하는 본 실시 형태에 있어서의 작용 효과에 대하여 설명한다.
종래의 액티브 매트릭스 기판에서는, 상층 층간 절연막을 도포 성막할 때에 감기는 이물 등이나, 도포 성막 시의 밀착력 부족에 의한 상층 층간 절연막의 박리가 발생하면, 전술한 제조 프로세스로부터 분명히 알 수 있듯이, 상층 층간 절연막이 결손되어 있는 개소에서 하층 층간 절연막과 게이트 절연막이 에칭되게 된다. 따라서 도 12에 도시한 바와 같이, 화소 전극(103)과 게이트 라인(101)이 접촉하게 되고, 전기적으로 누설되기 때문에 화소 결함으로 되어, 표시 품질 및 수율을 저하시키는 요인으로 된다.
그러나, 본 발명에 따르면, 게이트 라인(1) 상에 보호 반도체층(26)을 별도로 형성하기 때문에, 상층 층간 절연막(15)을 마스크로 하여 에칭할 때 게이트 라인(1)을 에칭으로부터 보호할 수 있고, 화소 전극(3)과 게이트 라인(1) 사이에 보호 반도체층(26)이 남아 화소 결함을 억제하는 작용 효과를 발휘한다. 구체적으로는, 상층 층간 절연막(15)을 마스크로 하여, 두께 약 3000Å의 SiNx로 이루어지는 하층 층간 절연막(20)과, 두께 약 4000Å의 SiNx로 이루어지는 게이트 절연막(11)을 에칭하는 공정에서는, 합계 두께 약 7000Å의 SiNx를 에칭하게 되지만, 보호 반도체층(26)이 약 1500Å의 막 두께를 갖고, 또한 CF4 가스와 O2 가스의 혼합 가스에 의해 SiNx를 에칭할 때, SiNx와 보호 반도체층(26)의 에칭 선택비가 약 1:10이므로, 게이트 절연막(11)의 잔막을 충분히 확보할 수 있어, 게이트 라인(1)과 화소 전극(3)이 접촉하는 것을 충분히 억제할 수 있다.
본 실시 형태에 따르면, 보호 반도체층(26)이 스위칭 소자(TFT)(14)를 형성하는 반도체층과 동시에 형성되기 때문에, 실시 형태 1에 비하여 공정의 단축화를 도모할 수 있다.
또한, 본 실시 형태에 따르면, 보호 반도체층(26)과 스위칭 소자(TFT)(14)를 형성하는 반도체층이 분리되어 있고, 또한, 소스 라인(2)과도 중첩되지 않는 구성으로 되어 있기 때문에, 가령 게이트 라인(주사선)(1) 상에 마련되는 보호 반도체층(26)과, 스위칭 소자(14)에 인접하여, 스위칭 소자(14)에 접속되어 있는 소스 라인(신호선)(2)이 누설된 경우에도, 이들이 스위칭 소자(14)에 접속되어 있는 드레인 전극(6)과 전기적으로 누설하는 것을 방지할 수 있기 때문에, 화소 결함으로 되는 것을 방지할 수 있다.
(실시 형태 3)
이하, 본 발명에서의 다른 실시 형태인 실시 형태 3에 대하여, 도 8 내지 도 10에 기초하여 설명한다. 또한, 설명의 편의상, 실시 형태 1 및 2에 관한 도면에서 도시한 부재와 동일한 기능을 갖는 부재에 대해서는, 동일한 부호를 붙이고, 그 설명을 생략하기로 한다.
실시 형태 3에서는, 실시 형태 2의 구성 외에, 보호 반도체층이, 절연성 기판의 표면에 대하여 수직 방향으로부터 보았을 때에, 게이트 라인(주사선) 및 화소 전극이 중첩되어 있는 부분에 적어도 배치되어 있는 것을 특징으로 한다. 이러한 보호 반도체층이 마련된 실시 형태 3의 액티브 매트릭스 기판(30)에 대하여, 도 8 내지 도 10을 이용하여 설명한다.
또한, 도 8은 본 발명의 액티브 매트릭스 기판(30)에 있어서의 1 화소를 나타내는 평면 모식도이다. 또한, 도 9는 도 8의 E-E선을 따른 표시 장치용 기판의 단면도이고, 도 10은 도 8의 F-F'선을 따른 표시 장치용 기판의 단면도이다.
먼저, 본 실시 형태에 따른 액티브 매트릭스 기판(30)의 제조 방법의 일례에 대하여 설명한다. 본 실시 형태에 따른 액티브 매트릭스 기판(30)을 제조할 때에는, 우선, 글래스 등의 투명한 절연체로 이루어지는 절연성 기판(10) 상에, 게이트 라인(1), 게이트 전극(4), 및, 공통 용량 라인(7)을 동일 공정에서 형성한다. 다음으로, 이들 표면에 두께 약 4000Å의 SiNx로 이루어지는 게이트 절연막(11)을 SiH4 가스와 NH3 가스와 N2 가스의 혼합 가스를 이용하고, 또한 두께 약 1500Å의 비정질 실리콘으로 이루어지는 활성 반도체층(12)을 SiH4 가스와 H2 가스의 혼합 가스를 이용하여, 또한 두께 약 500Å의 인을 도핑한 n형 저저항 반도체층(13)을 SiH4 가스와 PH3 가스와 H2 가스의 혼합 가스를 이용하여, CVD에 의해 연속하여 성막하고, 포토리소그래피, 드라이 에칭, 레지스트 박리를 행하여, 섬 형상(25)으로 형성한다. 이 때, 동시에 보호 반도체층(26)을 형성한다. 또한 성막, 포토리소그래피, 드라이 에칭함으로써 소스 라인(2), 소스 전극(5), 드레인 전극(6) 및 드레인 인출 전극(6')을 동시에 형성한다. 또한 연속하여 n형 저저항 반도체층(13)을 소스·드레인 분리 에칭하여, 레지스트를 박리한다. 이러한 방식으로, 박막 트랜지스터(TFT)(14)가 형성된다.
다음으로, 기판 전면을 피복하도록, 두께 약 3000Å의 SiNx로 이루어지는 하층 층간 절연막(20)을 SiH4 가스와 NH3 가스와 N2 가스의 혼합 가스를 이용하여 CVD로 성막한다. 그 후, 두께 약 3㎛의 포지티브형 감광성 아크릴 수지로 이루어지는 상층 유기층 절연막(15)을 포토리소그래피에 의해 컨택트 홀(9), 게이트 라인 외부 인출 단자 컨택트용 패턴(도 16의 X), 소스 라인 외부 인출 단자 컨택트용 패턴(도 17의 Y)을 갖도록 형성한다.
다음으로, 컨택트 홀(9), 게이트 라인 외부 인출 단자(200), 및, 소스 라인 외부 인출 단자(300)를 형성하기 위해서, 상층 유기층 절연막(15)을 마스크로 하여 하층 층간 절연막(20) 및 게이트 절연막(11)을 CF4 가스와 O2 가스의 혼합 가스를 이용한 드라이 에칭에 의해 연속하여 에칭한다.
그 후, 컨택트 홀(9)을 포함하는 기판 전면을 피복하도록, 투명의 전극을 스퍼터링에 의해 성막한다. 다음으로, 포토리소그래피, 웨트 에칭에 의해 성막한 투명 전극을 패터닝하여 레지스트를 박리하는 것에 의해 화소 전극(3)을 얻는다.
다음으로, 도 10을 참조하여, 상층 유기층 절연막(15)에 막 결손이 있었던 경우에 게이트 라인(1)과 화소 전극(3)이 누설되지 않는다고 하는 본 실시 형태에 있어서의 작용 효과에 대하여 설명한다.
종래의 액티브 매트릭스 기판에서는, 상층 층간 절연막을 도포 성막할 때에 감기는 이물 등이나, 도포 성막 시의 밀착력 부족에 의한 상층 층간 절연막의 박리가 발생하면, 전술한 제조 프로세스로부터 분명히 알 수 있듯이, 상층 층간 절연막 이 결손되어 있는 개소에서 하층 층간 절연막과 게이트 절연막이 에칭된다. 따라서 도 12에 도시한 바와 같이, 화소 전극(103)과 게이트 라인(101)이 접촉하게 되고, 전기적으로 누설되기 때문에 화소 결함으로 되어, 표시 품질 및 수율을 저하시키는 요인으로 된다.
그러나, 본 발명에 따르면, 게이트 라인(1) 상에 별도로 보호 반도체층(26)을 형성하기 때문에, 상층 층간 절연막(15)을 마스크로 하여 에칭할 때에 게이트 라인(1)을 에칭으로부터 보호할 수 있고, 화소 전극(3)과 게이트 라인(1)의 사이에 보호 반도체층(26)이 남아 화소 결함을 억제하는 작용 효과를 발휘한다. 구체적으로는, 상층 층간 절연막(15)을 마스크로 하여, 두께 약 3000Å의 SiNx로 이루어지는 하층 층간 절연막(20)과, 두께 약 4000Å의 SiNx로 이루어지는 게이트 절연막(11)을 에칭하는 공정에서는, 합계 두께 약 7000Å의 SiNx를 에칭하게 되지만, 보호 반도체층(26)이 약 1500Å의 막 두께를 갖고, 또한 CF4 가스와 O2 가스의 혼합 가스에 의해 SiNx를 에칭할 때, SiNx와 보호 반도체층(26)의 에칭 선택비가 약 1:10이기 때문에, 게이트 절연막(11)의 잔막을 충분히 확보할 수 있어, 게이트 라인(1)과 화소 전극(3)이 접촉하는 것을 충분히 억제할 수 있다.
또한, 본 실시 형태의 액티브 매트릭스 기판(표시 장치용 기판)(30)은, 실시 형태 2의 구성에 덧붙여, 절연성 기판(10)의 표면에 대하여 수직 방향으로부터 보았을 때에, 게이트 라인(주사선)1 및 화소 전극(3)이 중첩되어 있는 부분에 적어도 보호 반도체층(26)이 배치되어 있는 것을 특징으로 하고 있으며, 이러한 구성에 의 하면, 게이트 라인(1)의 부하 용량의 증가를 최소한으로 억제할 수 있고, 게이트 라인(1) 상을 완전하게 피복하도록 보호 반도체층(26)이 마련되는 경우보다도 게이트 라인(1)의 부하 용량의 증가를 억제할 수 있다.
또한, 이상의 실시 형태 1 내지 3에서는, 게이트 라인(1) 상에만 보호막(8)(보호 반도체층(26))이 마련되어 있지만, 본 발명에서는 공통 용량 라인(7)에도 마찬가지로 보호막(보호 반도체층)을 마련함으로써, 공통 용량 라인(7)과 화소 전극(3)의 사이에서의 누설을 방지하는 효과를 얻을 수 있다.
본 발명에 따르면, 특히 고정밀, 고개구율의 표시 장치용 기판을 제작함에 있어서, 화소 전극과 주사선, 신호선 등의 배선과의 단락을 방지하여, 높은 표시 품질의 표시 장치를 고수율로 얻을 수 있다.

Claims (46)

  1. 절연성 기판 상에, 주사선, 신호선 및 스위칭 소자를 포함하고, 층간 절연막 및 화소 전극을 더 포함하는 표시 장치용 기판으로서,
    상기 스위칭 소자는, 상기 주사선과 신호선이 교차하는 교차부에 마련되고, 상기 주사선에 접속된 게이트 전극과, 상기 신호선에 접속된 소스 전극과, 상기 화소 전극에 접속된 드레인 전극을 구비하고,
    상기 층간 절연막은, 상기 스위칭 소자의 드레인 전극과 상기 화소 전극을 접속하는 컨택트 홀을 구비하고,
    상기 표시 장치용 기판에서는, 상기 주사선 및 상기 신호선 중 적어도 어느 하나의 상층에 보호층이 배치되고,
    상기 보호층은, 스위칭 소자를 구성하는 반도체층, 소스 전극 및 드레인 전극 중 적어도 어느 하나와 대략 동일한 조성으로 이루어지는 표시 장치용 기판.
  2. 제1항에 있어서,
    상기 보호층은 층간 절연막의 하층에 마련된 표시 장치용 기판.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 보호층은 상기 스위칭 소자를 형성하는 반도체층으로부터 분리되어 있는 표시 장치용 기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 보호층은, 절연성 기판의 표면에 대하여 수직 방향으로부터 볼 때 적어도 상기 주사선과 상기 화소 전극이 중첩되는 부분에 배치되는 표시 장치용 기판.
  11. 제1항에 있어서,
    상기 보호층은, 절연성 기판의 표면에 대하여 수직 방향으로부터 볼 때 상기 주사선과 중첩되도록 또한 상기 신호선과 중첩되지 않도록 배치되는 표시 장치용 기판.
  12. 제1항에 있어서,
    상기 층간 절연막은, 적어도 2층의 절연막으로 구성되고, 상기 절연막의 최상층이 유기막인 표시 장치용 기판.
  13. 제1항에 따른 표시 장치용 기판을 제조하는 방법으로서,
    보호층과, 스위칭 소자를 구성하는 반도체층을 동시에 형성하는 공정을 포함하는 표시 장치용 기판의 제조 방법.
  14. 제1항에 따른 표시 장치용 기판의 제조 방법으로서,
    보호층과, 스위칭 소자를 형성하는 소스 전극 및 드레인 전극 중 적어도 어느 하나를 동시에 형성하는 공정을 포함하는 표시 장치용 기판의 제조 방법.
  15. 제12항에 따른 표시 장치용 기판의 제조 방법으로서,
    층간 절연막을 구성하는 최상층의 유기막을 마스크로 하여 에칭을 행하고, 컨택트 홀, 주사선의 외부 인출 단자, 및 신호선의 외부 인출 단자를 동시에 형성하는 공정을 포함하는 표시 장치용 기판의 제조 방법.
  16. 제1항에 따른 표시 장치용 기판을 포함하는 표시 장치.
  17. 절연성 기판 상에, 주사선, 신호선, 공통 용량 배선 및 스위칭 소자를 포함하고, 층간 절연막 및 화소 전극을 더 포함하는 표시 장치용 기판으로서,
    상기 스위칭 소자는, 주사선과 신호선이 교차하는 교차부에 마련되고, 상기 주사선에 접속된 게이트 전극과, 상기 신호선에 접속된 소스 전극과, 상기 화소 전극에 접속된 드레인 전극을 구비하고,
    상기 층간 절연막은 스위칭 소자의 드레인 전극과 상기 화소 전극을 접속하는 컨택트 홀을 구비하고,
    상기 표시 장치용 기판에서는, 상기 주사선, 상기 신호선 및 상기 공통 용량 배선으로 이루어지는 군으로부터 선택되는 적어도 하나의 배선 상층에 보호층이 마련되며,
    상기 보호층은, 스위칭 소자를 구성하는 반도체층, 소스 전극 및 드레인 전극 중 적어도 어느 하나와 대략 동일한 조성으로 이루어지는 표시 장치용 기판.
  18. 제17항에 있어서,
    상기 보호층은 상기 층간 절연막의 하층에 마련되는 표시 장치용 기판.
  19. 삭제
  20. 삭제
  21. 제17항에 있어서,
    상기 보호층은, 상기 스위칭 소자를 구성하는 반도체층으로부터 분리되어 있는 표시 장치용 기판.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 제17항에 있어서,
    상기 보호층은, 절연성 기판의 표면에 대하여 수직 방향으로부터 볼 때 적어도 상기 주사선과 상기 화소 전극이 중첩되는 부분에 배치되는 표시 장치용 기판.
  27. 제17항에 있어서,
    상기 보호층은, 절연성 기판의 표면에 대하여 수직 방향으로부터 볼 때 상기 주사선과 중첩되도록 또한 상기 신호선과 중첩되지 않도록 배치되는 표시 장치용 기판.
  28. 제17항에 있어서,
    상기 층간 절연막은 적어도 2층의 절연막으로 구성되고, 상기 절연막의 최상층이 유기막인 표시 장치용 기판.
  29. 제17항에 따른 표시 장치용 기판의 제조 방법으로서,
    보호층과, 스위칭 소자를 구성하는 반도체층을 동시에 형성하는 공정을 포함하는 표시 장치용 기판의 제조 방법.
  30. 제17항에 따른 표시 장치용 기판의 제조 방법으로서,
    보호층과, 스위칭 소자를 구성하는 소스 전극 및 드레인 전극 중 적어도 어느 하나를 동시에 형성하는 공정을 포함하는 표시 장치용 기판의 제조 방법.
  31. 제28항에 따른 표시 장치용 기판의 제조 방법으로서,
    층간 절연막을 구성하는 최상층의 유기막을 마스크로 하여 에칭을 행하고, 컨택트 홀, 주사선의 외부 인출 단자, 및 신호선의 외부 인출 단자를 동시에 형성하는 공정을 포함하는 표시 장치용 기판의 제조 방법.
  32. 제17항에 기재된 표시 장치용 기판을 포함하는 표시 장치.
  33. 제1항에 있어서,
    상기 보호층은, 컨택트홀에 의한 주사선 및 신호선 중 적어도 어느 하나의 노출을 방지하는 표시 장치용 기판.
  34. 제1항에 있어서,
    상기 보호층은, 실질적으로 주사선 및 신호선 중 적어도 어느 하나의 바로 위에 배치된 표시 장치용 기판.
  35. 제1항에 있어서,
    상기 보호층은, 주사선 및 신호선 중 적어도 어느 하나를 따라 배치된 표시 장치용 기판.
  36. 제1항에 있어서,
    상기 보호층은, 주사선 및 신호선 중 적어도 어느 하나와 화소 전극과 중첩하는 영역에 배치된 표시 장치용 기판.
  37. 제17항에 있어서,
    상기 보호층은, 컨택트홀에 의한 주사선 및 신호선 중 적어도 어느 하나의 노출을 방지하는 표시 장치용 기판.
  38. 제17항에 있어서,
    상기 보호층은, 실질적으로 주사선 및 신호선 중 적어도 어느 하나의 바로 위에 배치된 표시 장치용 기판.
  39. 제17항에 있어서,
    상기 보호층은, 주사선 및 신호선 중 적어도 어느 하나를 따라 배치된 표시 장치용 기판.
  40. 제17항에 있어서,
    상기 보호층은, 주사선 및 신호선 중 적어도 어느 하나와 화소 전극과 중첩하는 영역에 배치된 표시 장치용 기판.
  41. 절연성 기판 상에, 주사선, 신호선, 보조 용량 배선 및 스위칭 소자를 구비하고, 층간 절연막 및 화소 전극을 더 구비한 표시 장치용 기판으로서,
    상기 스위칭 소자는, 주사선 및 신호선이 교차하는 교차부에 배치되고, 주사선에 접속된 게이트 전극과, 신호선에 접속된 소스 전극과, 화소 전극에 접속된 드레인 전극을 구비하고,
    상기 층간 절연막은, 스위칭 소자의 드레인 전극과 화소 전극을 접속시키는 컨택트 홀을 구비하며,
    상기 표시 장치용 기판에서는, 주사선, 신호선, 및 보조 용량 배선으로 이루어지는 군으로부터 선택된 적어도 하나의 배선의 상층에 보호층이 배치되고,
    상기 보호층은 감광성 수지로 구성된 표시 장치용 기판.
  42. 제41항에 있어서,
    상기 보호층은 층간 절연막의 하층에 배치되어 있는 표시 장치용 기판.
  43. 제41항에 있어서,
    상기 보호층은, 절연성 기판의 표면에 대하여 수직 방향으로부터 볼 때 적어도 상기 주사선과 상기 화소 전극이 중첩되는 부분에 배치되는 표시 장치용 기판.
  44. 제41항에 있어서,
    상기 보호층은, 절연성 기판의 표면에 대하여 수직 방향으로부터 볼 때 상기 주사선과 중첩되도록 또한 상기 신호선과 중첩되지 않도록 배치되는 표시 장치용 기판.
  45. 제41항에 있어서,
    상기 층간 절연막은, 적어도 2층의 절연막으로 구성되며, 상기 절연막의 최상층이 유기막인 표시 장치용 기판.
  46. 제41항에 따른 표시 장치용 기판을 포함하는 표시 장치.
KR1020050043646A 2004-05-25 2005-05-24 표시 장치용 기판, 그 제조 방법 및 표시 장치 KR100668567B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00154506 2004-05-25
JP2004154506A JP4522145B2 (ja) 2004-05-25 2004-05-25 表示装置用基板、その製造方法及び表示装置

Publications (2)

Publication Number Publication Date
KR20060048075A KR20060048075A (ko) 2006-05-18
KR100668567B1 true KR100668567B1 (ko) 2007-01-16

Family

ID=35424785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043646A KR100668567B1 (ko) 2004-05-25 2005-05-24 표시 장치용 기판, 그 제조 방법 및 표시 장치

Country Status (5)

Country Link
US (3) US7319239B2 (ko)
JP (1) JP4522145B2 (ko)
KR (1) KR100668567B1 (ko)
CN (1) CN100472306C (ko)
TW (2) TWI356962B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US8022559B2 (en) * 2005-09-22 2011-09-20 Sharp Kabushiki Kaisha Substrate for a display panel, and a display panel having the same
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2042917B1 (en) * 2006-07-07 2011-04-06 Sharp Kabushiki Kaisha Array substrate, method for correcting the same, and liquid crystal display
JP2008233399A (ja) * 2007-03-19 2008-10-02 Sony Corp 画素回路および表示装置、並びに表示装置の製造方法
JP5341079B2 (ja) * 2008-06-12 2013-11-13 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
RU2465656C1 (ru) * 2008-12-05 2012-10-27 Шарп Кабусики Кайся Подложка для устройства отображения и устройство отображения
JP2010245480A (ja) * 2009-04-10 2010-10-28 Hitachi Displays Ltd 表示装置
WO2011021425A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 アレイ基板、その製造方法及び表示装置
KR101793176B1 (ko) * 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
CN103250199B (zh) * 2010-12-08 2015-07-01 夏普株式会社 有源矩阵基板以及显示装置
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR102307142B1 (ko) * 2013-09-13 2021-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2017090477A1 (ja) * 2015-11-24 2017-06-01 シャープ株式会社 半導体装置および半導体装置の製造方法
CN105931987A (zh) * 2016-05-27 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板、显示装置
JP2018018006A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 表示装置
KR102633986B1 (ko) * 2016-09-12 2024-02-06 삼성디스플레이 주식회사 투명 표시 장치
CN108873526B (zh) * 2018-07-19 2021-10-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111105704A (zh) * 2019-12-23 2020-05-05 武汉华星光电半导体显示技术有限公司 显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153217A (ja) 1989-11-10 1991-07-01 Casio Comput Co Ltd Ｔｆｔパネルおよびその製造方法
JPH03211526A (ja) 1990-01-17 1991-09-17 Matsushita Electric Ind Co Ltd アクティブマトリックス基板及び液晶表示装置
JP2780539B2 (ja) 1991-10-25 1998-07-30 日本電気株式会社 液晶表示装置
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH05341323A (ja) 1992-06-11 1993-12-24 Canon Inc 液晶表示装置
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
JPH06337436A (ja) 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP2933879B2 (ja) 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
JP3019047B2 (ja) 1997-11-07 2000-03-13 日本電気株式会社 アクティブマトリクス型ｔｆｔ素子アレイ
TW565719B (en) 1998-03-13 2003-12-11 Toshiba Corp Manufacturing method of array substrate for display device
JP2000029071A (ja) 1998-07-14 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
JP3362008B2 (ja) 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
JP2001296551A (ja) 2000-04-12 2001-10-26 Hitachi Ltd 液晶表示装置
KR100628257B1 (ko) * 2000-10-20 2006-09-27 엘지.필립스 엘시디 주식회사 반사형 및 반투과형 ｌｃｄ의 구조
JP4831716B2 (ja) * 2001-03-15 2011-12-07 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP2004054069A (ja) 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法

Also Published As

Publication number Publication date
JP2005338238A (ja) 2005-12-08
US7319239B2 (en) 2008-01-15
CN100472306C (zh) 2009-03-25
US7511304B2 (en) 2009-03-31
KR20060048075A (ko) 2006-05-18
TW201115245A (en) 2011-05-01
US7732820B2 (en) 2010-06-08
TW200617550A (en) 2006-06-01
US20050264736A1 (en) 2005-12-01
US20090085038A1 (en) 2009-04-02
JP4522145B2 (ja) 2010-08-11
CN1702533A (zh) 2005-11-30
TWI348582B (en) 2011-09-11
TWI356962B (en) 2012-01-21
US20080093598A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
KR100668567B1 (ko) 표시 장치용 기판, 그 제조 방법 및 표시 장치
JP4301259B2 (ja) 液晶表示装置及びその製造方法
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7554119B2 (en) Active matrix substrate and its manufacturing method
JP4211855B2 (ja) 液晶表示装置及びその製造方法
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
JP5450802B2 (ja) 表示装置及びその製造方法
JP2005283689A (ja) 液晶表示装置とその製造方法
JP2009122244A (ja) 薄膜トランジスタアレイ基板の製造方法、及び表示装置
JP2000091585A (ja) 薄膜トランジスタおよびその製造方法
JP2004341186A (ja) 薄膜トランジスタパネルおよびその製造方法
JP4900332B2 (ja) 液晶表示装置の製造方法
JP2007334297A (ja) 液晶表示装置及びその製造方法
JP2008040123A (ja) 液晶表示装置
JP4762214B2 (ja) 表示装置用基板、その製造方法及び表示装置
JP4940926B2 (ja) 液晶表示装置及びその製造方法
US20060054889A1 (en) Thin film transistor array panel
JP2005099861A (ja) 表示装置用アレイ基板及びその製造方法
JP4188980B2 (ja) 液晶表示装置およびその製造方法
KR100860178B1 (ko) 액정표시장치 및 그 제조 방법
JPH04344617A (ja) アクティブマトリクス基板
JP5500537B2 (ja) 液晶表示装置及びその製造方法
JP2006227649A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee