JPH08332590A - 低融点金属キャップを有するリフローはんだボールによる相互接続構造 - Google Patents

低融点金属キャップを有するリフローはんだボールによる相互接続構造

Info

Publication number
JPH08332590A
JPH08332590A JP8144673A JP14467396A JPH08332590A JP H08332590 A JPH08332590 A JP H08332590A JP 8144673 A JP8144673 A JP 8144673A JP 14467396 A JP14467396 A JP 14467396A JP H08332590 A JPH08332590 A JP H08332590A
Authority
JP
Japan
Prior art keywords
melting point
interconnect structure
low melting
percent
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8144673A
Other languages
English (en)
Other versions
JP3393755B2 (ja
Inventor
Hormazdyar Minocher Dalal
ホルマズディヤール・ミノチェル・ダラル
Alexis Bitaillou
アレクシス・ビタイユ
Kenneth Michael Fallon
ケニス・マイケル・ファロン
Gene Joseph Gaudenzi
ジーン・ジョーゼフ・ガウデンズィ
Kenneth Robert Herman
ケニス・ロバート・ハーマン
Frederic Pierre
フレデリック・ピエール
Georges Robert
ジョルジュ・ロベール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08332590A publication Critical patent/JPH08332590A/ja
Application granted granted Critical
Publication of JP3393755B2 publication Critical patent/JP3393755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 パッケージング基板の任意の高位レベルに直
接低温チップ実装を施すためのはんだボールを使用する
はんだ相互接続用の方法および構造を提供する。 【解決手段】 標準的な方法を使用してはんだボールを
形成した後、リフローしてはんだボールの表面をなめら
かにする。ビスマス、インジウムまたはスズ、好ましく
は純スズなど、低融点金属の層をはんだボールの上部に
付着させる。この構造では、低温リフロー・サイクルを
複数回繰り返した後でも、次の低温接合サイクル時に形
成される共融合金が高融点はんだボールの上部に限定さ
れる。この方法は、チップをそれに接合する基板をスズ
めっきする必要がなく、したがって経済的である。ま
た、この構造では、温度が共融温度よりもわずかに高く
なると、常に銅線との接合のまわりに液体フィレットが
形成されることが分かった。この液体フィレットが形成
される結果、界面での応力が低下するので、熱的疲労寿
命が大幅に改善される。第２に、チップのバーンイン、
交換および現物修理のためにチップを除去する簡単な手
段が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、はんだボ
ールを少なくとも１つの低融点金属のキャップでキャッ
ピングする新しい構造および方法に関する。さらに詳細
には、すでにリフロー済みのはんだボールを少なくとも
１つのスズの層でキャッピングした構造に関する。その
ようなスズをキャッピングする方法も開示する。
【０００２】
【従来の技術】半導体デバイスは、新しい技術の発展と
ともに小型化、高密度化しつつある。しかしながら、回
路密度が高くなると、それに応じて、競争力を維持する
ためにチップおよびチップ接続を改善するという課題が
生じる。したがって、チップ・メーカーは、製品を識別
し改善することによって製品の質を改善することを絶え
ず迫られている。一方、プロセスのばらつきを小さくす
ることによって、大幅なプロセスの改善が行われてい
る。プロセスの改善だけでは、これらの製品の歩留りと
信頼性の両方を高めるには不十分である。
【０００３】一般に、電子製品は複数の部品から構成さ
れる。これらの部品のパッケージングは、階層に従って
行い半導体マイクロデバイスから構成される集積回路
（ＩＣ）チップを、金属相互接続線の１つまたは複数の
層を含むセラミックまたは有機ラミネートできたキャリ
ヤに接続する（第１レベルのアセンブリ）。これらのキ
ャリヤは、コンデンサ、抵抗などの離散デバイスをも含
む。ある種の密封冷却方法とともに、このようにしてア
センブルしたＩＣチップを有するキャリヤは、モジュー
ルと呼ばれる。これらのモジュールを、通常カードの両
面にプリント基板を有する有機ラミネートできたカード
に接続する（第２レベルのアセンブリ）。次いで、これ
らのカードをボードに接続する（第３レベルのアセンブ
リ）。アセンブリのレベルの数は、主として所要の機能
の複雑さによって決まる。
【０００４】第１レベルまたはチップ・レベルの相互接
続技術には次の３つの主要なものがある。すなわち、例
えばＣ４（Controlled Collapse Chip Connection）法
など、ワイヤ・ボンディング（ＷＢ）法、テープ自動式
ボンディング（ＴＡＢ）法およびソルダ・ボンディング
（ＳＢ）法である。
【０００５】現在市販されている多くの製品では、一般
に、チップをカードまたはボード上に直接ボンディング
するので第１レベルのパッケージが不要である。これに
より、パッケージの小型化、簡単化および低コスト化が
可能となる。低コスト製品の場合、チップをカード上に
直接接続する最も一般的な方法は、ワイヤ・ボンディン
グ（ＷＢ）法であった。テープ自動ボンディング（ＴＡ
Ｂ）法は、ＴＡＢ自体が第１のレベルのアセンブリであ
ると考えられるので、今や、チップをカード（またはボ
ード）上に直接実装するのに広く一般に使用されるよう
になった。第２に、その機械的フレキシビリティのため
に、フレキシブル回路キャリヤ上にチップを実装するの
に適している。
【０００６】しかしながら、超大規模集積回路チップお
よび超々大規模集積回路チップの出現とともに、チップ
上の入出力（Ｉ／Ｏ）端子の数が非常に増大し、Ｉ／Ｏ
パッドの間隔を密にする必要があるだけでなく、Ｉ／Ｏ
パッドのアレイ・パターンも必要となった。
【０００７】アレイ・パターンの要件により、ワイヤ・
ボンディング法およびＴＡＢ法が適用できなくなる。
【０００８】これらの方法を使用する場合の他の制限要
因は、これらの搭載したチップのテストまたはバーンイ
ンが困難なことである。このため、カードの歩留りが制
限され、したがって製品が高価になる。
【０００９】他の欠点は、再加工が経済的に実現不可能
であることである。
【００１０】これらの制限要因のために、チップをカー
ド上に直接接合するＣ４法などの技法を使用する必要が
ある。
【００１１】Ｃ４法すなわちControlled Collapse Chip
Connection法は、チップのセラミック・キャリヤ上へ
の第１のレベルのアセンブリに使用されて成功を収めて
きた。Ｃ４技術は、多くの著者によって詳細に記載され
ている。例えば、その開示を参照により本明細書の一部
とする、ラーオ・Ｒ．トゥンマラ（Rao R. Tummala）お
よびユージン・Ｊ．リマシェフスキ（Eugene J. Rymasz
ewski）編、Microelectronics Packaging Handbook、36
6-391頁（1989）を参照のこと。
【００１２】Ｃ４相互接続は、ボール制限メタラジ（Ｂ
ＬＭ）と呼ばれるはんだリフロー可能パッドと、はんだ
のボールの２つの主要な要素から構成される。ＢＬＭ
は、ＣｒやＴｉＷなどの接着層と、銅やニッケルなどの
はんだリフロー可能層とから構成される。ＢＬＭ材料お
よびそれらの厚さは、構造を相互接続する際に良好かつ
確実な電気的、機械的および熱的な安定性が得られるよ
うに慎重に選択される。Ｃ４に使用されるはんだ材料
は、低い比率（約２パーセントないし約１０パーセン
ト）のスズを鉛と合金化したものが好ましい。この組合
せは、最初、相互接続の次のレベルの際に、リフローは
んだボールまたはＣ４が溶解するのを防止するのに使用
していたが、現在は、主として（ｉ）過剰な銅とスズの
金属間化合物に起因する大きい応力が下地の不動態化皮
膜に大きい応力を集中させるとき、ＢＬＭの銅とスズの
間の反応を小さくするため、および（ｉｉ）スズの比率
が小さいことによって生じる熱疲労特性を改善するため
に使用される。
【００１３】現在、第２のレベルまたはその上のレベル
のアセンブリに関して、すなわちカード上への直接チッ
プ実装（ＤＣＡ）に関して、現行のＣ４技術の使用を制
限している２つの問題がある。第１に、第２のレベルの
相互接続がピン・スルーホール（ＰＴＨ）技術に限ら
れ、また、ＳＭＴはんだの融点よりも高い接合温度が必
要であるので、費用効果が高く場所をとらない面実装技
術（ＳＭＴ）が使用できない。第２に、比較的高い接合
温度（３４０℃〜３８０℃）によりカードの有機物が炭
化する。
【００１４】ＤＣＡの接合温度を下げるには２通りの方
法がある。１つの方法は、共融（または低融点）はんだ
をカード・メタライゼーション上に設けることである。
この方法に関係する方法は、現在本特許願の譲渡人に譲
渡された、レッグ（Legg）およびシュロトケ（Schrottk
e）の米国特許第４９６７９５０号に記載されている。
上記特許は、Ｃ−４を使用して回路チップをフレキシブ
ル基板（ラミネート）に実装する一般的な方法を記載し
ている。基板は、チップのベース上のはんだボールを有
する接触領域内で共融成分の合金で「スズめっき」され
る。
【００１５】共融はんだによってカードまたは有機キャ
リヤを事前被覆する方法は、１９９５年２月１３日出願
のファロン（Fallon）他の米国特許出願第０８／３８７
６８６号、「Process for Selective Application of S
older to Circuit Packages」に教示されている。この
方法では、共融はんだをプリントカードの銅導体上の、
チップＣ４バンプがそこに接触する正確な個所に電気メ
ッキする。
【００１６】ＤＣＡ（直接チップ実装）の接合温度を下
げる他の方法は、低融点はんだをキャリヤ導体上にでは
なくチップＣ４上に設けることである。本願の譲渡人に
譲渡された、ケアリー（Carey）他の米国特許第５０７
５９６５号、およびアガルワラ（Agarwala）他の米国特
許第５２５１８０６号および第５１３０７７９号、およ
びエイジ（Eiji）他の特公昭６２−１１７３４６号は、
低融点はんだをチップ上に設ける様々な方法を記載して
いる。
【００１７】米国特許第５０７５９６５号は、不均一な
異方性カラムが、共融合金を形成するのに十分な厚さの
鉛リッチな底面とスズ・リッチな上面とから構成される
方法を開示している。その場合、得られた付着したまま
でリフローしていないカラムをカードの導体上に接合す
る。
【００１８】内部拡散が熱力学的に駆動される傾向を回
避するために、米国特許第５２５１８０６号および第５
１３０７７９号は、バリヤ金属層を挿入することによっ
て低融点成分を高融点成分から分離した構造を開示して
いる。この構造は、はんだ材料の階層を示すが、この構
造では、高融点はんだのカラムがリフローしない。スタ
ック化したはんだはリフローしないので、はんだスタッ
クとボール制限メタラジ（ＢＬＭ）の接着パッドとの間
にメタラジ反応が起こらない。その結果、Ｃ４接合の機
械的完全性が劣化することが分かっている。
【００１９】特公昭６２−１１７３４６号は、低融点は
んだおよび高融点はんだの異方性カラム構造を記載して
いる。この発明の基本的な目的は、本質上、低融点はん
だ接合プロセスの代わりに、はんだ接合の高さを増すこ
とである。上記特許では、高融点金属層をチップに固定
し、次いで基板と低融点金属層を形成する。次いで、２
つの低融点金属層を接合し、それによりチップを基板に
接合する。
【００２０】Ｗ．Ａ．ドーソン（Dawson）他、「Indium
-Lead-Indium Chip Joining」、ＩＢＭテクニカル・デ
ィスクロージャ・ブルテン、Ｖｏｌ．１１、Ｎｏ．１
１、1528頁（1969年４月）は、拡散ボンディング用のイ
ンジウムまたはスズによる鉛の標準的キャッピングを開
示している。基板の表面上にチップが圧潰する問題を緩
和するために、中間温度を使用する。
【００２１】本発明では、完全に低融点共融成分から構
成されるバンプは、高含有率のスズが接着層（ボール制
限メタラジ、ＢＬＭ）のすべての銅と反応して厚い金属
間層を与えるので、回避すべきフィーチャである。反応
したＢＬＭの大きい応力が原因で、はんだパッドが剥が
れたり、絶縁亀裂が生じることが分かっている。共融は
んだバンプはまた、電気移動度が不十分であり、熱疲労
寿命が短い。また、低融点共融はんだには、熱移動によ
ってボイドが形成し回路故障を引き起こす問題があるこ
とが周知である。
【００２２】不均一異方性はんだカラムの他の欠点は、
この構造が、電気プローブが低融点キャップに貫入しチ
ップを破壊するので、チップをキャリヤに接合する前に
回路を電気テストするのに不向きなことである。さら
に、また、チップ・バーンインに関して、一般にバーン
インに使用される温度は１２０℃〜１５０℃であり、し
たがって接合操作を開始する前でも、低融点成分および
高融点成分の内部拡散が起こることになるので、周知の
どの多層はんだボールも使用することができない。
【００２３】しかしながら本発明は、一般に、電子回路
パッケージに関し、さらに詳細には、新しいはんだ相互
接続、およびＩＣチップを高位レベル・パッケージ上に
直接接合することによってそれを作成する方法に関す
る。
【００２４】本発明によれば、Controlled Collapse Ch
ip Connection（Ｃ４）操作の後に、元素金属と合金が
相互作用して低融点合金が同時に形成されることよって
ＩＣチップを実装する方法が提供される。
【００２５】本発明はまた、剛性またはフレキシブルな
有機マイクロエレクトロニクス回路カード上にＩＣチッ
プを有機カードの低温加工要件に適合するように、また
一般に高位レベルの相互接続に使用される面実装技術ま
たははんだボール技術に適合するように低い温度で接合
するための信頼できるメタラジ・システムを提供するこ
とに関する。
【００２６】
【発明が解決しようとする課題】本発明の１つの目的
は、すでにリフロー済みのはんだボールよりも融点の低
い少なくとも１つの金属のキャップを有する少なくとも
１つのはんだボールを提供できる装置および方法を提供
することである。
【００２７】本発明の他の目的は、コストが低く、製造
が容易であり、かつ工程の歩留りが高い半導体モジュー
ルを準備することである。
【００２８】本発明の一目的は、ＩＣチップ上に低融点
相互接続メタラジを提供することである。
【００２９】本発明の他の目的は、複数の接合サイクル
および再加工サイクルに耐えられる半導体モジュールを
得ることである。
【００３０】本発明の他の目的は、接合の信頼性を高め
ることである。
【００３１】本発明の他の目的は、ウエハ・レベルの電
気テストおよびバーンインに適合するモジュールを得る
ことである。
【００３２】本発明の他の目的は、チップ・レベルのバ
ーンイン用の代用基板に集積回路チップを一時的に接合
することである。
【００３３】
【課題を解決するための手段】本発明は、半導体集積チ
ップへのはんだ相互接続を行う新規の方法および構造に
関する。ただし、相互接続は、はんだ相互接続の高さの
先端でだけ融点が低下するように設計される。
【００３４】具体的には、少なくとも１つのはんだボー
ルを有しかつ前記はんだボールの少なくとも一部が少な
くとも１つの低融点金属の被覆を有する基板を含み、前
記低融点金属の融点が前記はんだボールの融点よりも低
い相互接続構造を与えるものである。
【００３５】したがって、１つの様態では、本発明は、
はんだボールに少なくとも１つの低融点金属の層をキャ
ッピングする方法を含み、（ａ）前記はんだボールを基
板上に形成するステップと、（ｂ）前記はんだボールの
一部が露出するように、前記はんだボールの上にマスク
を配置するステップと、（ｃ）前記マスクを介して前記
はんだボールの上に少なくとも１つの低融点金属の層を
付着して、前記はんだボールの少なくとも一部が前記低
融点金属のキャッピング層を有するようにし、かつ前記
低融点金属の融点が前記はんだの融点よりも低くなるよ
うにするステップとを含む。
【００３６】他の様態では、本発明は、少なくとも１つ
のはんだボールを有しかつ前記はんだボールの少なくと
も一部が低融点金属の少なくとも１つの被覆を有する基
板を含み、前記低融点金属の融点が前記はんだボールの
融点よりも低い、相互接続構造を含む。
【００３７】新規であると信じられる本発明の特徴、お
よび本発明に特徴的な要素は、添付の特許請求の範囲に
詳細に記載されている。図面は、例示のためのものにす
ぎず、一律の縮尺では描かれていない。さらに、同じ番
号は図面の同じ特徴を表す。しかしながら、本発明自体
は、その編成と操作方法の両方に関して、添付の図面に
関して行う以下の詳細な説明を参照すれば、最もよく理
解できよう。
【００３８】
【発明の実施の形態】本発明に関して使用する「はんだ
ボール」という用語は、鉛とスズとを化合させ、少なく
とも１回のリフロー・サイクルに通して「はんだボー
ル」を形成したことを意味することに留意されたい。し
たがって、本発明は、これらのすでに形成したはんだボ
ールまたはＣ４の改善であることが当業者には明らかで
あろう。
【００３９】図１ないし図７は、ＩＣチップを加工し、
低融点接合の準備ができている本発明の一実施形態を示
す。
【００４０】基本的に、本発明の方法は、高融点鉛スズ
はんだなどのはんだの塊をチップ、ウエハまたは基板上
のはんだ濡れ性入出力端子に付着するステップと、付着
したはんだをリフローするステップと、電気テストおよ
びバーンイン（必要な場合）の後で、付着またはリフロ
ーしたはんだ塊のサイトに開口を有する金属または有機
マスクで基板を再マスクするステップと、そのはんだ塊
の上に、例えばスズなど、低融点金属の層を付着するス
テップとを含む。
【００４１】本発明は、はんだ塊の上に、付着したスズ
の塊の共融組成に等しい量の共融合金を形成するのに十
分なだけのはんだ塊を有するすでにリフローしたはんだ
塊合金の上にスズなどの低融点金属が付着されるという
予期しない結果に基づいている。すなわち、共融融解サ
イクルを複数回繰り返した後でも、比較的小さいまたは
それ以下の内部拡散しか起こらないことが分かった。し
たがって、バリヤを必要とせずに、固体はんだ塊の上に
所望の量の共融液体が形成される。回路キャリヤの銅相
互接合上に接合した後でも、接合温度を共融温度にまで
上げると、ある量の共融液体が残る。すなわち、接合界
面における液体形成は、ボード上の他の部品に機械的ま
たは熱的に影響を及ぼすことなくチップを交換するため
に、接合したチップを容易に除去できる理想的な状態を
示す。
【００４２】次に、図１ないし図７（同じ番号は同じま
たは類似の部品を表わす）を参照すると、図１には、Ｃ
４ １８など、従来のはんだボール１８の断面図が示さ
れている。はんだボールは、はんだウェット可能パッド
（ボール制限メタラジ（ＢＬＭ））１６上で、ビアを介
してＩＣチップ内部配線１２と接触するリフロー高融点
（鉛９７パーセント、スズ３パーセント）はんだボール
が好ましい。内部配線１２は、少なくとも１つの不動態
層１４を有するチップまたはウエハなど、従来の基板１
０内にある。また、ＢＬＭ１６は、基板１０との入出力
を行う。入出力パッドは、Ｃｒ、Ｔｉｗ、整相したＣｒ
とＣｕ、Ｃｕ、Ａｕ、およびそれらの合金からなるグル
ープから選択できる。当業者には、ＩＣチップ基板１０
は、複数のデバイス（図示せず）を従来の方法によって
形成し、１つまたは複数の層内のＩＣチップ内部配線に
よって相互接続した半導体ウエハが可能であることが明
らかであろう。
【００４３】はんだボール１８は、例えば、鉛とスズの
合金から構成されるはんだボールなど、高融点はんだボ
ールであり、かつその合金が約２パーセント〜約１０パ
ーセントのスズを含むか、または鉛スズ合金が９８パー
セントから約９０パーセントの鉛を含むことが好まし
い。ボール制限メタラジ１６の上に形成するはんだボー
ルは、鉛含有量約９７パーセント、スズ含有量約３パー
セントの高融点はんだボールであることが好ましい。リ
フローしていないはんだボール１８は、例えば、はんだ
注入方法、蒸着方法またははんだ付着の電気めっき方法
などのプロセスによって形成することができる。ただ
し、場合によっては、はんだボール１８は、低融点はん
だも可能である。本発明の発明ステップをはんだボール
１８に適用する前に、図１を見ればよく分かるように、
ウエハ・テスト、電気テストなど、半導体のすべての加
工ステップが終了し、はんだがリフローして球形に戻っ
ていることが好ましい。
【００４４】図２は、低融点金属２３、例えばスズ２３
など、好ましくは純スズ２３のキャップを初めのはんだ
ボール１８構造の上に付着した本発明の好ましい実施形
態を示す。低融点金属２３は、ビスマス、インジウム、
スズまたはそれらの合金からなるグループから選択する
ことが好ましい。
【００４５】図３は、金属マスク２０など、マスク２０
を位置合せした後の、図１のはんだボール１８の断面を
示す本発明の一実施形態を示す。使用する金属マスク２
０は、側壁２２を有する開口を生成することによって作
成される。これは、マスク２０を両面からエッチング
し、それによって側壁２２内にマスク２０の厚さのナイ
フ・エッジ２４を作成することによって行う。このナイ
フ・エッジ２４は、マスク２０の厚さの中間にあること
が好ましい。ただし、このナイフ・エッジ２４は、側壁
２２の任意の位置に沿ってもよい。マスク２０をはんだ
ボール１８の上に配置する場合、ナイフ・エッジ２４が
はんだボール１８を破壊したり抉ったり破損したりしな
いように注意する必要がある。
【００４６】図４は、図３の金属マスク２０を使用し
て、低融点金属の層、例えばスズ２３を付着した後の本
発明の構造の断面を示す。余分なスズ２５をマスク２０
の上に付着させ、その後当技術分野で周知の方法によっ
て除去し、あるいは本発明のスズ・キャッピング・プロ
セスの後でマスク自体を廃棄できる。図４を見ると分か
るように、はんだボール１８は、その上面の一部にだけ
スズ２３の被覆を有する。はんだボール１８の上部に必
要なスズ２３のクラウンに応じて、マスク２０の厚さに
沿った適切な位置にナイフ・エッジ２４が形成されるよ
うにマスク２０を作成できる。
【００４７】図５は、他のマスク３０、例えば金属マス
ク３０などを位置合せした後の、図１のはんだボール１
８の断面を示す本発明の他の実施形態を示す。上述のよ
うに、ナイフ・エッジ２４がはんだボール１８を破壊す
る恐れがあるような状況では、他のマスク３０を使用で
きる。金属マスク３０は、片面にだけ穴をエッチング
し、それによってナイフ・エッジ３４をマスク３０の一
端まで***させることによって作成する。図５および図
６に示すように、側壁３２は、リフローはんだボール１
８の半球構造に適合する傾斜を有する。
【００４８】図６は、図５の他の金属マスク３０を使用
して、低融点金属の層２３、例えばスズ２３を付着した
後の本発明の構造の断面を示す。余分なスズ３５をマス
ク３０の上に付着させ、その後当技術分野で周知の方法
によって除去するか、または本発明のスズ・キャッピン
グ・プロセスの後でマスク自体を廃棄できる。図６を見
ると明らかなように、はんだボール１８は、その上面の
一部にだけスズ２３の被覆を有する。はんだボール１８
の上部に必要なスズ２３のクラウンに応じて、マスク３
０の厚さに沿った適切な位置にナイフ・エッジ３４が形
成されるようにマスク３０を作成できる。
【００４９】図７は、図２のスズ・キャップ付きはんだ
ボールをメタラジ４７を有するカード４５に接合した後
のその断面を示す。メタラジ４７は、線またはパッドが
可能である。メタラジ４７、例えば銅４７などは、スズ
・キャップ付きはんだボールと結合し、スズとはんだの
共融合金４３を形成することが好ましい。メタラジ４７
は、Ａｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔｉｗ、整
相したＣｒとＣｕ、Ａｕと整相したＣｒとＣｕ、および
それらの合金からなるグループから選択する。カード４
５は、有機回路キャリヤまたはセラミック回路キャリヤ
が可能である。カード４５は、有機回路キャリヤの場
合、剛性有機回路キャリヤかまたはフレキシブル有機回
路キャリヤが好ましい。一般に、剛性有機回路キャリヤ
はエポキシ類から作成される。一方、フレキシブル有機
回路キャリヤは通常、ポリイミド類から作成される。
【００５０】形成される共融合金４３の量は、はんだボ
ール１８の上部に付着する低融点金属２３の量に依存す
る。したがって、選択する低融点金属キャップの厚さ
は、はんだボール１８の体積の約５パーセント〜約３０
パーセント、好ましくははんだボール１８の体積の約１
０パーセント〜約２０パーセントの共融体積が得られる
ものであることが好ましい。
【００５１】モリブデン・マスクなどのマスクを作成す
る従来の方法では、マスクの両面をフォトマスキング
し、エッチングすることによって穴または開口を形成し
た。この電気化学エッチング・バイアスでは、穴の直径
が両面から小さくなりかつ穴の内部で最小値に達するエ
ッチング穴の構造ができ、したがってナイフ・エッジの
形が現れる。金属マスクの厚さがＣ４ボールの高さとほ
ぼ同じであるので、ナイフ・エッジは、Ｃ４またははん
だボールに貫入し、はんだボールに機械的損傷を与え
る。上述のように、この問題は、金属マスクを片面から
だけフォトマスキングし、電気エッチングすることによ
って解決できる。これにより、図５を見ると分かるよう
に、マスク３０の上面にナイフ・エッジ３４が形成さ
れ、それによりマスク３０とはんだボール１８の間に広
い空きができる。
【００５２】説明のために、チップまたはウエハを基板
１０として使用したが、基板１０は、有機基板、多層有
機基板、セラミック基板、多層セラミック基板または集
積回路チップからなるグループから選択できる。
【００５３】スズ２３の被覆層は、高周波蒸着、電子ビ
ーム蒸着、電気めっき、化学めっき、または注入方法か
らなるグループから選択した方法によってはんだボール
１８上に付着できる。
【００５４】上述のように、リフローはんだボール１８
の露出した面に少なくとも１つの低融点金属２３をキャ
ッピングする。はんだボールの露出面の約１０パーセン
ト〜約９０パーセントをキャッピングすること、好まし
くは、はんだボールの露出面の約２０パーセント〜約８
０パーセントをキャッピングすること、さらに好ましく
は、はんだボールの露出面の約３０パーセント〜約５０
パーセントをキャッピングすることが好ましい。もちろ
ん、はんだボール１８全体を低融点金属２３によってキ
ャッピングまたは包囲することもできる。
【００５５】低融点金属２３の層を有するはんだボール
１８は一般に、次のレベルのパッケージング・アセンブ
リ４５など、導電性アセンブリ４５に基板１０を固定す
る相互接続として使用する。一般に、導電性アセンブリ
は、ＩＣチップ、コンデンサ、抵抗、回路キャリヤ・カ
ード、電源または増幅デバイスからなるグループから選
択できる。
【００５６】
【実施例】以下の例は、本発明を詳細に例示するもので
あり、本発明の範囲をいかなる形でも限定するものでは
ない。
【００５７】実施例１ 本発明の構造およびプロセスを使用して、半導体モジュ
ールを作成した。従来のはんだボール１８の上にスズ２
３のキャッピング層を形成した。純スズの付着した被覆
層は、厚さ約１３〜５０ミクロン（０．５〜２．０ミ
ル）であり、蒸着によって付着した。はんだボール１８
の上に付着するスズの量は、カードまたは基板４５内の
露出した銅導体４７を完全に覆うのに必要な共融はんだ
の量によって決まった。銅導体およびはんだマスクの開
口の幅および厚さによって、表面積、したがって所要の
共融合金の体積が決まる。高融点はんだボール１８の体
積が最初６．６〜１６．４×１０-4ｍｍ3（４０〜１０
０立方ミル）である場合、共融はんだ４３の体積は３．
３〜５．７×１０-4ｍｍ3（２０〜３５立方ミル）であ
ることが好ましい。
【００５８】以上、本発明について特定の好ましい実施
形態と関連して詳細に説明したが、上記の説明に照らせ
ば、多くの改変、修正および変更が可能であることを当
業者なら理解するであろうことは明白である。したがっ
て、添付の特許請求の範囲は、本発明の真の範囲および
精神に含まれるそのようなあらゆる改変、修正および変
更を含むものとする。
【００５９】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００６０】（１）少なくとも１つのはんだボールを有
しかつ前記はんだボールの少なくとも一部が少なくとも
１つの低融点金属の被覆を有する基板を含み、前記低融
点金属の融点が前記はんだボールの融点よりも低い相互
接続構造。 （２）前記はんだボールが、高融点はんだ、低融点はん
だまたはＣ４からなるグループから選択されることを特
徴とする、上記（１）に記載の相互接続構造。 （３）前記基板が、有機基板、多層有機基板、セラミッ
ク基板、多層セラミック基板または集積回路チップから
なるグループから選択されることを特徴とする、上記
（１）に記載の相互接続構造。 （４）前記低融点金属が、ビスマス、インジウム、スズ
またはそれらの合金からなるグループから選択されるこ
とを特徴とする、上記（１）に記載の相互接続構造。 （５）前記低融点金属の層を有するはんだボールが、導
電性アセンブリに固定されることを特徴とする、上記
（１）に記載の相互接続構造。 （６）前記導電性アセンブリが、ＩＣチップ、コンデン
サ、抵抗、回路キャリヤ・カード、電源または増幅デバ
イスからなるグループから選択されることを特徴とす
る、上記（５）に記載の相互接続構造。 （７）はんだボールが、前記基板内の導電性フィーチャ
に固定されることを特徴とする、上記（１）に記載の相
互接続構造。 （８）前記導電性フィーチャ用の材料が、Ａｕ、Ｃｏ、
Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔａ、Ｔｉ、Ｔｉｗ、整相し
たＣｒとＣｕ、およびそれらの合金からなるグループか
ら選択されることを特徴とする、上記（７）に記載の相
互接続構造。 （９）前記導電性フィーチャが少なくとも１つの内部導
電性フィーチャと電気的に接触することを特徴とする、
上記（７）に記載の相互接続構造。 （１０）前記低融点金属キャップの厚さが、前記はんだ
ボールの体積の約５パーセント〜約３０パーセントの共
融体積を提供することを特徴とする、上記（１）に記載
の相互接続構造。 （１１）前記低融点金属キャップの厚さが、好ましく
は、前記はんだボールの体積の約１０パーセント〜約２
０パーセントの共融体積を提供することを特徴とする、
上記（１）に記載の相互接続構造。 （１２）前記はんだボールが鉛とスズの合金から構成さ
れ、かつ前記合金が約２パーセント〜約１０パーセント
のスズを含むことを特徴とする、上記（１）に記載の相
互接続構造。 （１３）前記はんだボールが鉛とスズの合金から構成さ
れ、かつ前記合金が約９８パーセント〜約９０パーセン
トの鉛を含むことを特徴とする、上記（１）に記載の相
互接続構造。 （１４）前記低融点金属キャップの平均厚さが約１５マ
イクロメートル〜約５０マイクロメートルであることを
特徴とする、上記（１）に記載の相互接続構造。 （１５）前記はんだボールが、Ｐｂ、Ｂｉ、Ｉｎ、Ｓ
ｎ、Ａｇ、Ａｕ、またはそれらの合金からなるグループ
から選択されることを特徴とする、上記（１）に記載の
相互接続構造。 （１６）前記キャップ付きはんだボールの少なくとも一
部が第２の基板上の導電性フィーチャに固定されること
を特徴とする、上記（１）に記載の相互接続構造。 （１７）前記導電性フィーチャ用の材料が、Ａｕ、Ｃ
ｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔａ、Ｔｉ、Ｔｉｗ、整
相したＣｒとＣｕ、およびそれらの合金からなるグルー
プから選択されることを特徴とする、上記（１６）に記
載の相互接続構造。 （１８）前記第２の基板が、有機回路キャリヤまたはセ
ラミック回路キャリヤからなるグループから選択される
ことを特徴とする、上記（１６）に記載の相互接続構
造。 （１９）前記有機回路キャリヤが、剛性有機回路キャリ
ヤまたはフレキシブル有機回路キャリヤからなるグルー
プから選択されることを特徴とする、上記（１８）に記
載の相互接続構造。 （２０）前記剛性有機回路キャリヤ用の材料が、エポキ
シ類からなるグループから選択されることを特徴とす
る、上記（１９）に記載の相互接続構造。 （２１）前記フレキシブル有機回路キャリヤ用の材料
が、ポリイミド類からなるグループから選択されること
を特徴とする、上記（１９）に記載の相互接続構造。 （２２）前記低融点金属が、前記はんだボールの露出面
の約１０パーセント〜約９０パーセントをキャッピング
することを特徴とする、上記（１）に記載の相互接続構
造。 （２３）前記低融点金属が、好ましくは、前記はんだボ
ールの露出面の約２０パーセント〜約８０パーセントを
キャッピングすることを特徴とする、上記（１）に記載
の相互接続構造。 （２４）前記低融点金属が、さらに好ましくは、前記は
んだボールの露出面の約３０パーセント〜約５０パーセ
ントをキャッピングすることを特徴とする、上記（１）
に記載の相互接続構造。 （２５）前記低融点金属が前記はんだボールを完全に包
囲することを特徴とする、上記（１）に記載の相互接続
構造。
【図面の簡単な説明】
【図１】はんだ濡れ性パッド上のリフローはんだボール
（ＢＬＭ）を示す従来のＣ４の断面図である。
【図２】低融点金属のキャップが図１の初めのＣ４構造
の上部に付着した本発明の好ましい実施形態を示す図で
ある。
【図３】マスクを位置合せした後の、図１のＣ４はんだ
ボールの断面を示す本発明の一実施形態を示す図であ
る。
【図４】図３のマスクを使用して低融点金属の層を付着
した後の本発明の構造の断面図である。
【図５】他のマスクを位置合せした後の、図１のＣ４は
んだボールの断面を示す本発明の他の実施形態を示す図
である。
【図６】図５の他のマスクを使用して低融点金属の層を
付着した後の本発明の構造の断面図である。
【図７】図２のスズ・キャップ付きはんだボールをカー
ド・メタラジに接合した後のその断面図である。
【符号の説明】
１０ ラミネート １２ 開口 １４ 上面 １６ 底面 ２０ 銅 ２２ 絶縁材料 ２４ 開口 ２５ 回路カード ２６ 開口 ３０ ＩＣチップ ３２ 内部金属配線 ３４ 絶縁物 ３６ パッド ３８ はんだボール ４１ 低融点金属キャップ ４３ 共融合金 ４８ ボール制限メタラジ（ＢＬＭ） ５０ 直接チップ実装モジュール（ＤＣＡＭ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレクシス・ビタイユ フランス91220 ブルティーニュ・シュ ル・オルジュ リュ・ド・ヴェルコール 15 (72)発明者 ケニス・マイケル・ファロン アメリカ合衆国13850 ニューヨーク州ヴ ェスタルサード・アベニュー 344 (72)発明者 ジーン・ジョーゼフ・ガウデンズィ アメリカ合衆国10578 ニューヨーク州パ ーディスオーク・リッジ・ロード 38 (72)発明者 ケニス・ロバート・ハーマン アメリカ合衆国12603 ニューヨーク州ポ ーキープシー ローリー・ストリート 11 (72)発明者 フレデリック・ピエール フランス91540 メヌシー リュ・デ・ベ ルジュロネット ６ (72)発明者 ジョルジュ・ロベール フランス91590 ボールヌ リュ・ド・ ラ・フェルム 01

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１つのはんだボールを有しかつ
    前記はんだボールの少なくとも一部が少なくとも１つの
    低融点金属の被覆を有する基板を含み、前記低融点金属
    の融点が前記はんだボールの融点よりも低い相互接続構
    造。
  2. 【請求項２】前記はんだボールが、高融点はんだ、低融
    点はんだまたはＣ４からなるグループから選択されるこ
    とを特徴とする、請求項１に記載の相互接続構造。
  3. 【請求項３】前記基板が、有機基板、多層有機基板、セ
    ラミック基板、多層セラミック基板または集積回路チッ
    プからなるグループから選択されることを特徴とする、
    請求項１に記載の相互接続構造。
  4. 【請求項４】前記低融点金属が、ビスマス、インジウ
    ム、スズまたはそれらの合金からなるグループから選択
    されることを特徴とする、請求項１に記載の相互接続構
    造。
  5. 【請求項５】前記低融点金属の層を有するはんだボール
    が、導電性アセンブリに固定されることを特徴とする、
    請求項１に記載の相互接続構造。
  6. 【請求項６】前記導電性アセンブリが、ＩＣチップ、コ
    ンデンサ、抵抗、回路キャリヤ・カード、電源または増
    幅デバイスからなるグループから選択されることを特徴
    とする、請求項５に記載の相互接続構造。
  7. 【請求項７】はんだボールが、前記基板内の導電性フィ
    ーチャに固定されることを特徴とする、請求項１に記載
    の相互接続構造。
  8. 【請求項８】前記導電性フィーチャ用の材料が、Ａｕ、
    Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔａ、Ｔｉ、Ｔｉｗ、
    整相したＣｒとＣｕ、およびそれらの合金からなるグル
    ープから選択されることを特徴とする、請求項７に記載
    の相互接続構造。
  9. 【請求項９】前記導電性フィーチャが少なくとも１つの
    内部導電性フィーチャと電気的に接触することを特徴と
    する、請求項７に記載の相互接続構造。
  10. 【請求項１０】前記低融点金属キャップの厚さが、前記
    はんだボールの体積の約５パーセント〜約３０パーセン
    トの共融体積を提供することを特徴とする、請求項１に
    記載の相互接続構造。
  11. 【請求項１１】前記低融点金属キャップの厚さが、好ま
    しくは、前記はんだボールの体積の約１０パーセント〜
    約２０パーセントの共融体積を提供することを特徴とす
    る、請求項１に記載の相互接続構造。
  12. 【請求項１２】前記はんだボールが鉛とスズの合金から
    構成され、かつ前記合金が約２パーセント〜約１０パー
    セントのスズを含むことを特徴とする、請求項１に記載
    の相互接続構造。
  13. 【請求項１３】前記はんだボールが鉛とスズの合金から
    構成され、かつ前記合金が約９８パーセント〜約９０パ
    ーセントの鉛を含むことを特徴とする、請求項１に記載
    の相互接続構造。
  14. 【請求項１４】前記低融点金属キャップの平均厚さが約
    １５マイクロメートル〜約５０マイクロメートルである
    ことを特徴とする、請求項１に記載の相互接続構造。
  15. 【請求項１５】前記はんだボールが、Ｐｂ、Ｂｉ、Ｉ
    ｎ、Ｓｎ、Ａｇ、Ａｕ、またはそれらの合金からなるグ
    ループから選択されることを特徴とする、請求項１に記
    載の相互接続構造。
  16. 【請求項１６】前記キャップ付きはんだボールの少なく
    とも一部が第２の基板上の導電性フィーチャに固定され
    ることを特徴とする、請求項１に記載の相互接続構造。
  17. 【請求項１７】前記導電性フィーチャ用の材料が、Ａ
    ｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｔａ、Ｔｉ、Ｔｉ
    ｗ、整相したＣｒとＣｕ、およびそれらの合金からなる
    グループから選択されることを特徴とする、請求項１６
    に記載の相互接続構造。
  18. 【請求項１８】前記第２の基板が、有機回路キャリヤま
    たはセラミック回路キャリヤからなるグループから選択
    されることを特徴とする、請求項１６に記載の相互接続
    構造。
  19. 【請求項１９】前記有機回路キャリヤが、剛性有機回路
    キャリヤまたはフレキシブル有機回路キャリヤからなる
    グループから選択されることを特徴とする、請求項１８
    に記載の相互接続構造。
  20. 【請求項２０】前記剛性有機回路キャリヤ用の材料が、
    エポキシ類からなるグループから選択されることを特徴
    とする、請求項１９に記載の相互接続構造。
  21. 【請求項２１】前記フレキシブル有機回路キャリヤ用の
    材料が、ポリイミド類からなるグループから選択される
    ことを特徴とする、請求項１９に記載の相互接続構造。
  22. 【請求項２２】前記低融点金属が、前記はんだボールの
    露出面の約１０パーセント〜約９０パーセントをキャッ
    ピングすることを特徴とする、請求項１に記載の相互接
    続構造。
  23. 【請求項２３】前記低融点金属が、好ましくは、前記は
    んだボールの露出面の約２０パーセント〜約８０パーセ
    ントをキャッピングすることを特徴とする、請求項１に
    記載の相互接続構造。
  24. 【請求項２４】前記低融点金属が、さらに好ましくは、
    前記はんだボールの露出面の約３０パーセント〜約５０
    パーセントをキャッピングすることを特徴とする、請求
    項１に記載の相互接続構造。
  25. 【請求項２５】前記低融点金属が前記はんだボールを完
    全に包囲することを特徴とする、請求項１に記載の相互
    接続構造。
JP14467396A 1995-06-07 1996-06-06 低融点金属キャップを有するリフローはんだボールによる相互接続構造 Expired - Fee Related JP3393755B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47647495A 1995-06-07 1995-06-07
US476474 1995-06-07

Publications (2)

Publication Number Publication Date
JPH08332590A true JPH08332590A (ja) 1996-12-17
JP3393755B2 JP3393755B2 (ja) 2003-04-07

Family

ID=23891995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14467396A Expired - Fee Related JP3393755B2 (ja) 1995-06-07 1996-06-06 低融点金属キャップを有するリフローはんだボールによる相互接続構造

Country Status (3)

Country Link
US (1) US6259159B1 (ja)
EP (1) EP0747954A3 (ja)
JP (1) JP3393755B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3045697U (ja) * 1997-07-28 1998-02-13 株式会社サトーセン チップ搭載用パッケージ基板
US7122403B2 (en) 2001-12-21 2006-10-17 Intel Corporation Method of interconnecting die and substrate
KR100658974B1 (ko) * 2006-01-12 2006-12-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7235886B1 (en) 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
FI972982A (fi) * 1997-07-14 1999-01-15 Jorma Kalevi Kivilahti Elektroniikan komponenttien valmistuksessa ja kokoonpanossa käytettäväpinnoite
WO1999045590A1 (en) * 1998-03-02 1999-09-10 Motorola Inc. Flipchip assembly having rigid inner core bumps
SE515028C2 (sv) * 1999-04-21 2001-05-28 Ericsson Telefon Ab L M Förbättrade lodkulor samt användning av dylika
US6492738B2 (en) 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
US6835580B1 (en) * 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
KR101286379B1 (ko) 2003-11-10 2013-07-15 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) * 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
GB0507887D0 (en) * 2005-04-20 2005-05-25 Rohm & Haas Elect Mat Immersion method
CN100355051C (zh) * 2005-10-27 2007-12-12 中国科学院上海技术物理研究所 红外焦平面探测器的回流提拉倒装焊接方法
DE102005055487B3 (de) * 2005-11-18 2007-05-16 Infineon Technologies Ag Elektronische Struktur mit über lötbare Verbindungselemente verbundenen Komponenten sowie Verfahren zu seiner Herstellung
US20070267745A1 (en) * 2006-05-22 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including electrically conductive bump and method of manufacturing the same
US7834442B2 (en) * 2007-12-12 2010-11-16 International Business Machines Corporation Electronic package method and structure with cure-melt hierarchy
JP5765606B2 (ja) * 2009-02-20 2015-08-19 日立金属株式会社 電子部品用複合ボールの製造方法
US8671560B2 (en) 2010-03-30 2014-03-18 Research Triangle Institute In system reflow of low temperature eutectic bond balls
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
KR102420126B1 (ko) 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
DE102018114013A1 (de) 2018-06-12 2019-12-12 Osram Opto Semiconductors Gmbh Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403438A (en) * 1964-12-02 1968-10-01 Corning Glass Works Process for joining transistor chip to printed circuit
US3512051A (en) * 1965-12-29 1970-05-12 Burroughs Corp Contacts for a semiconductor device
JPS59188147A (ja) * 1983-04-08 1984-10-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
JPS62117346A (ja) * 1985-11-18 1987-05-28 Fujitsu Ltd 半導体装置
JPH01208844A (ja) * 1988-02-17 1989-08-22 Hitachi Ltd 半導体装置
US4967950A (en) 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5251806A (en) 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
JPH04258131A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半田バンプ形成方法及び半田ボール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3045697U (ja) * 1997-07-28 1998-02-13 株式会社サトーセン チップ搭載用パッケージ基板
US7122403B2 (en) 2001-12-21 2006-10-17 Intel Corporation Method of interconnecting die and substrate
US7235886B1 (en) 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
KR100658974B1 (ko) * 2006-01-12 2006-12-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US6259159B1 (en) 2001-07-10
EP0747954A3 (en) 1997-05-07
EP0747954A2 (en) 1996-12-11
JP3393755B2 (ja) 2003-04-07

Similar Documents

Publication Publication Date Title
JP3393755B2 (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP3262497B2 (ja) チップ実装回路カード構造
US6344234B1 (en) Method for forming reflowed solder ball with low melting point metal cap
US6858941B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US7531894B2 (en) Method of electrically connecting a microelectronic component
US6177636B1 (en) Connection components with posts
US5729896A (en) Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6528891B2 (en) Bumpless flip chip assembly with solder via
US6594891B1 (en) Process for forming multi-layer electronic structures
US7056818B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
US6989606B2 (en) BGA substrate via structure
US20020076910A1 (en) High density electronic interconnection
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly
US6930383B2 (en) Electronic component including a housing and a substrate
JPH10303059A (ja) 多レベル相互接続技術を有するコンデンサ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees