KR100653715B1 - 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들 - Google Patents

적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들 Download PDF

Info

Publication number
KR100653715B1
KR100653715B1 KR1020050052654A KR20050052654A KR100653715B1 KR 100653715 B1 KR100653715 B1 KR 100653715B1 KR 1020050052654 A KR1020050052654 A KR 1020050052654A KR 20050052654 A KR20050052654 A KR 20050052654A KR 100653715 B1 KR100653715 B1 KR 100653715B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
layer
metal
cell array
Prior art date
Application number
KR1020050052654A
Other languages
English (en)
Inventor
박주성
홍애란
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050052654A priority Critical patent/KR100653715B1/ko
Priority to US11/395,047 priority patent/US7795731B2/en
Priority to JP2006166127A priority patent/JP2006352137A/ja
Application granted granted Critical
Publication of KR100653715B1 publication Critical patent/KR100653715B1/ko
Priority to US12/855,870 priority patent/US8501617B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는 반도체 소자들이 제공된다. 상기 반도체 소자들은 셀 어레이 영역을 갖는 반도체 기판 및 상기 셀 어레이 영역을 갖는 기판을 덮는 층간절연막을 구비한다. 상기 셀 어레이 영역 내의 상기 층간절연막 상부에 최상부 금속층이 배치된다. 상기 최상부 금속층은 적어도 하나의 개구부를 갖는다. 상기 반도체 소자의 제조방법들 역시 제공된다.

Description

적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는 반도체 소자들 및 그 제조방법들{Semiconductor devices including a topmost metal layer with at least one opening and methods of fabricating the same}
도 1은 본 발명의 실시예들에 적용가능한 반도체 기억소자의 개략적인 블록 다이어그램(block diagram)이다.
도 2는 도 1의 셀 어레이 영역의 일 부분을 도시한 확대 평면도(enlarged plane view)이다.
도 3a는 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도이다.
도 3b는 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도이다.
도 4는 도 1의 주변회로 영역의 일 부분을 도시한 확대 평면도이다.
도 5는 도 4의 Ⅲ-Ⅲ'에 따라 취해진 단면도이다.
도 6a 내지 도 9a는 본 발명의 실시예들에 따른 반도체 소자의 제조방법들을 설명하기 위하여 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이다.
도 6b 내지 도 9b는 본 발명의 실시예들에 따른 반도체 소자의 제조방법들을 설명하기 위하여 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 10은 본 발명의 효과들을 간접적으로 확인하기 위하여 제작된 디램 소자들의 셀 테스트 결과들(cell test results)을 보여주는 그래프이다.
도 11은 종래기술 및 본 발명의 실시예에 따라 제작된 디램 소자들의 셀 테스트 결과들을 보여주는 그래프이다.
본 발명은 반도체 소자들 및 그 제조방법들에 관한 것으로, 특히 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는 반도체 소자들 및 그 제조방법들에 관한 것이다.
디램 소자들과 같은 반도체 소자들은 복수개의 셀들을 구비한다. 상기 디램 셀들의 각각은 전기적으로 직렬 접속된 셀 커패시터 및 셀 트랜지스터로 구성되고, 상기 셀 트랜지스터는 비트라인에 전기적으로 접속된다. 상기 셀 트랜지스터는 쓰기 동작(writing operation) 동안 턴온되어 상기 비트라인에 유도되는(induced) 전압에 상응하는 데이터를 상기 셀 커패시터로 전송시킨다. 또한, 상기 셀 트랜지스터는 읽기 동작(read operation) 동안에도 턴온되어 상기 셀 커패시터에 저장된 데이터를 상기 비트라인으로 전송시킨다. 이와 반대로, 상기 셀 트랜지스터는 대기 모드(stand-by mode)에서 턴오프되어 상기 셀 커패시터에 저장된 데이터를 간직한다(retain).
그러나, 상기 셀 트랜지스터가 대기 모드에서 턴오프될지라도, 상기 셀 커패시터에 저장된 데이터(즉, 전하들)는 여러 가지의 누설전류 경로들(leakage current paths)을 통하여 시간이 경과함에 따라 소멸될 수 있다. 이러한 누설전류 경로들은 상기 셀 트랜지스터의 특성과 밀접한 관계가 있다. 예를 들면, 상기 셀 트랜지스터의 게이트 절연막의 계면 트랩 밀도(interface trap density)가 증가하거나 상기 셀 트랜지스터의 채널 길이가 감소하는 경우에, 상기 셀 트랜지스터가 턴오프될지라도 상기 셀 트랜지스터는 높은 누설전류를 보일 수 있다. 이에 따라, 상기 디램 소자들은 리프레쉬 회로를 채택하여 상기 셀 커패시터 내로 데이터를 주기적으로(periodically) 기입한다.
상기 셀 트랜지스터가 높은 누설전류를 보이면, 상기 리프레쉬 동작의 주기(cycle time)는 감소되어야 한다. 이 경우에, 상기 디램 소자의 전력 소모는 증가한다. 따라서, 저전력(low power) 디램 소자를 구현하기 위해서는, 상기 셀 트랜지스터의 누설전류 특성을 개선시켜야 한다.
상기 디램 소자를 포함하는 대부분의 반도체 소자들은 후반 공정(back-end process)으로서 수소 열처리(hydrogen alloy) 공정을 사용하여 제작된다. 상기 수소 열처리 공정은 모스 트랜지스터의 결함들(defects), 특히 게이트 절연막의 계면 트랩 밀도를 감소시키는 데 매우 효과적이다. 따라서, 상기 수소 열처리 공정을 실시하는 경우에, 상기 디램 소자의 리프레쉬 특성이 개선될 수 있다. 상기 수소 열처리 공정은 일반적으로 금속 배선들 및 패시베이션막을 형성한 후에 실시된다.
한편, 상기 디램 소자의 집적도(integration density) 및 동작 속도(operating speed)를 개선시키기 위하여, 다층 금속배선 기술(multi-layered metal technique)이 널리 사용되고 있고 상기 셀 트랜지스터는 점점 축소되고 있다. 이 경우에, 상기 디램 소자의 셀 어레이 영역 상부에 전원선(power line)으로 사용되 는 최상부 금속층이 배치될 수 있다. 상기 전원선은 일반적으로 평판 형태(plate shape)를 갖도록 설계되어 상기 셀 어레이 영역의 대부분을 덮는다. 이는, 상기 전원선을 통하여 전류가 흐르는 경우에 상기 전원선에 기인하는 전압 강하(voltage drop)를 최소화시키기 위함이다. 이 경우에, 상기 수소 열처리 공정을 실시할지라도, 상기 셀 어레이 영역을 덮는 상기 평판형의 최상부 금속층은 상기 수소 열처리 공정 동안 제공되는 수소 원자들이 상기 셀 트랜지스터의 게이트 절연막의 계면에 도달하는 것을 방해한다. 따라서, 상기 다층 금속배선 기술이 디램 소자에 적용되는 경우에, 상기 디램 소자의 리프레쉬 특성을 개선시키는 데 한계가 있을 수 있다.
금속층을 갖는 반도체 소자가 미국특허 제5,229,642호에 "도전막을 갖는 수지 주조형 반도체 소자(Resin molded type semiconductor device having a conductor film)"이라는 제목으로 하라 등(Hara et al.)에 의해 개시된 바 있다. 하라 등에 따르면, 사각형의 반도체 기판(tetragonal semiconductor substrate)의 가장자리 상에 금속 가드링이 제공되고, 상기 금속 가드링을 갖는 기판은 패시베이션막으로 덮여진다. 상기 패시베이션막을 갖는 기판이 수지 주조막(resin molding layer)을 사용하는 패키지 공정에 의해 밀봉(encapsulate)되면, 상기 수지 주조막에 기인하는 스트레스가 상기 반도체 기판의 4개의 코너 영역들 상의 패시베이션막으로 집중될 수 있다. 그 결과, 상기 패시베이션막 내에 크랙들(cracks)이 발생될 수 있다. 따라서, 하라 등은 상기 수지 주조막의 스트레스를 완화시키기 위하여 상기 4개의 코너 영역들 상의 상기 금속 가드링 내에 슬릿과 같은 홀을 제공한다.
본 발명이 이루고자 하는 기술적 과제는 수소 열처리 효과(hydrogen alloy effect)를 극대화시키기에 적합한 금속층을 갖는 반도체 소자들을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 수소 열처리 효과를 극대화시킬 수 있는 금속층을 갖는 반도체 소자의 제조방법들을 제공하는 데 있다.
본 발명의 일 양태에 따르면, 적어도 셀 어레이 영역 상부에 배치된 최상부 금속층(topmost metal layer)을 갖는 반도체 소자들이 제공된다. 상기 반도체 소자들은 셀 어레이 영역을 갖는 반도체 기판 및 상기 셀 어레이 영역을 갖는 기판을 덮는 층간절연막을 포함한다. 상기 셀 어레이 영역 내의 상기 층간절연막 상부에 최상부 금속층이 배치된다. 상기 최상부 금속층은 적어도 하나의 개구부를 갖는다.
본 발명의 몇몇 실시예들에서, 상기 셀 어레이 영역은 상기 반도체 기판에 형성된 복수개의 디램 셀들을 포함할 수 있다. 이 경우에, 상기 층간절연막은 상기 디램 셀들을 덮는다. 상기 디램 셀들의 각각은 상기 반도체 기판에 형성된 셀 모스 트랜지스터 및 상기 셀 모스 트랜지스터의 소오스/드레인 영역들중 어느 하나에 전기적으로 접속된 셀 커패시터를 포함할 수 있다.
다른 실시예들에서, 상기 셀 어레이 영역 내의 상기 층간절연막 상에 하부 금속배선들이 배치될 수 있고, 상기 하부 금속배선들 및 상기 층간절연막은 하부 금속층간 절연막으로 덮여질 수 있다. 이 경우에, 상기 최상부 금속층은 상기 하부 금속층간 절연막 상부에 배치되고, 상기 적어도 하나의 개구부는 상기 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상부에 위치할 수 있다. 이에 더하여, 상기 셀 어레이 영역 내의 상기 하부 금속층간 절연막 상에 상부 금속배선들이 배치될 수 있고, 상기 상부 금속배선들 및 상기 하부 금속층간 절연막을 상부 금속층간 절연막으로 덮여질 수 있다. 이 경우에, 상기 상부 금속배선들은 상기 하부 금속배선들의 상부를 가로지르도록 배치될 수 있고, 상기 최상부 금속층은 상기 상부 금속층간 절연막 상부에 배치될 수 있다. 또한, 상기 적어도 하나의 개구부는 상기 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들(overlap regions)중 적어도 하나의 상부에 위치할 수 있다.
또 다른 실시예들에서, 상기 적어도 하나의 개구부는 상기 최상부 금속층을 관통하는 복수개의 개구부들을 포함할 수 있다. 상기 복수개의 개구부들은 복수개의 슬릿들 및/또는 복수개의 홀들을 포함할 수 있다. 상기 복수개의 슬릿들의 폭 및 그들 사이의 간격은 0.5㎛ 보다 크거나 동일할 수 있다. 상기 복수개의 홀들의 직경 및 그들 사이의 간격은 0.2㎛ 보다 크거나 동일할 수 있다.
또 다른 실시예들에서, 상기 최상부 금속층을 갖는 기판은 패시베이션막으로 덮여질 수 있다. 상기 패시베이션막은 차례로 적층된 실리콘 산화막 및 실리콘 질화막을 포함할 수 있다.
본 발명의 다른 양태에 따르면, 상기 반도체 소자들은 셀 어레이 영역 및 상기 셀 어레이 영역에 인접한 주변회로 영역을 갖는 반도체 기판을 포함한다. 상기 셀 어레이 영역 내의 상기 반도체 기판에 복수개의 디램 셀들이 제공된다. 상기 주변회로 영역 내의 상기 반도체 기판에 적어도 하나의 주변 모스 트랜지스터(peripheral MOS transistor)가 제공된다. 상기 디램 셀들 및 상기 주변 모스 트랜지스터를 갖는 기판은 층간절연막으로 덮여진다. 상기 셀 어레이 영역 내의 상기 층간절연막 상부에 제1 최상부 금속층이 배치되고, 상기 제1 최상부 금속층은 적어도 하나의 제1 개구부를 갖는다. 상기 주변회로 영역 내의 상기 층간절연막 상부에 제2 최상부 금속층이 배치되고, 상기 제2 최상부 금속층은 상기 주변 모스 트랜지스터의 상부에 위치하는 적어도 하나의 제2 개구부를 갖는다.
본 발명의 또 다른 양태에 따르면, 적어도 셀 어레이 영역 상부에 배치된 최상부 금속층(topmost metal layer)을 갖는 반도체 소자의 제조방법들이 제공된다. 이 방법들은 셀 어레이 영역을 갖는 반도체 기판을 준비하는 것과, 상기 반도체 기판을 덮는 층간절연막을 형성하는 것을 포함한다. 상기 셀 어레이 영역 내의 상기 층간절연막 상에 적어도 하나의 개구부를 갖는 최상부 금속층을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 층간절연막을 형성하기 전에, 상기 셀 어레이 영역 내의 상기 반도체 기판에 복수개의 디램 셀들을 형성할 수 있다.
다른 실시예들에서, 상기 최상부 금속층을 형성하기 전에 상기 셀 어레이 영역 내의 상기 층간절연막 상에 하부 금속배선들을 형성할 수 있고, 상기 하부 금속배선들을 갖는 기판 상에 하부 금속층간 절연막을 형성할 수 있다. 이 경우에, 상기 최상부 금속층은 상기 적어도 하나의 개구부가 상기 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상에 위치하도록 형성될 수 있다. 이에 더하여, 상기 셀 어레이 영역 내의 상기 하부 금속층간 절연막 상에 상부 금속배선들을 형성할 수 있고, 상기 상부 금속배선들을 갖는 기판 상에 상부 금속층간 절연막을 형성할 수 있다. 상기 상부 금속배선들은 상기 하부 금속배선들의 상부를 가로지르도록 형성될 수 있고, 상기 최상부 금속층은 상기 적어도 하나의 개구부가 상기 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들중 적어도 하나의 상부에 위치하도록 형성될 수 있다.
또 다른 실시예들에서, 상기 적어도 하나의 개구부는 상기 최상부 금속층을 관통하는 복수개의 슬릿들 및/또는 복수개의 홀들을 구비하도록 형성될 수 있다. 상기 복수개의 슬릿들은 0.5㎛ 보다 크거나 동일한 폭을 갖도록 형성될 수 있고, 상기 복수개의 홀들은 0.2㎛ 보다 크거나 동일한 직경을 갖도록 형성될 수 있다.
또 다른 실시예들에서, 상기 최상부 금속층을 갖는 기판 상에 패시베이션막을 형성할 수 있고, 상기 패시베이션막을 갖는 기판은 열처리될 수 있다. 상기 패시베이션막은 실리콘 산화막 및 실리콘 질화막을 차례로 적층시키어 형성할 수 있다. 상기 열처리는 적어도 수소 가스를 함유하는 분위기 가스(ambient gas)를 사용하여 실시될 수 있다.
본 발명의 또 다른 양태에 따르면, 상기 반도체 소자를 제조하는 방법들은 셀 어레이 영역 및 주변회로 영역을 갖는 반도체 기판을 준비하는 것을 포함한다. 상기 셀 어레이 영역 내의 상기 반도체 기판 및 상기 주변회로 영역 내의 상기 반도체 기판에 각각 복수개의 디램 셀들 및 적어도 하나의 주변 모스 트랜지스터를 형성한다. 상기 디램 셀들 및 상기 주변 모스 트랜지스터를 갖는 기판 상에 층간절연막을 형성한다. 상기 셀 어레이 영역 내의 상기 층간절연막 상부 및 상기 주변회로 영역 내의 상기 층간절연막 상부에 각각 제1 최상부 금속층 및 제2 최상부 금속층을 형성한다. 상기 제1 최상부 금속층은 적어도 하나의 제1 개구부를 갖도록 형성되고, 상기 제2 최상부 금속층은 상기 주변 모스 트랜지스터의 상부에 위치하는 적어도 하나의 제2 개구부를 갖도록 형성된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예들에 적용가능한 반도체 기억소자를 도시한 개략적인 블록 다이아그램이다.
도 1을 참조하면, 상기 반도체 기억소자(1)는 셀 어레이 영역 및 상기 셀 어레이 영역에 인접한 주변회로 영역을 갖는 반도체 기판(11)을 구비한다. 셀 어레이 영역은 복수개의 셀 블록들, 예를 들면 4개의 셀 블록들(3a, 3b, 3c, 3d)을 포함할 수 있다. 상기 셀 블록들의 각각은 복수개의 셀들, 예컨대 복수개의 디램 셀들로 구성된다. 또한, 상기 주변회로 영역은 상기 셀 블록들(3a, 3b, 3c, 3d) 사이의 반 도체 기판(11) 또는 상기 셀 블록들에 인접한 반도체 기판(11)에 형성된 로우 디코더(7), 감지 증폭기(5a) 및 칼럼 디코더(5b)를 포함할 수 있다. 또한, 상기 로우 디코더(7)는 고전압 회로 영역(H)을 포함할 수 있다.
도 2는 본 발명의 실시예들에 따른 반도체 소자들을 설명하기 위하여 도 1의 셀 블록(3b)의 일 부분(C)을 도시한 확대 평면도(enlarged plane view)이고, 도 3a 및 도 3b는 각각 도 2의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 2, 도 3a 및 도 3b를 참조하면, 반도체 기판(11)의 소정영역에 소자분리막(13)이 제공되어 셀 활성영역들(13a)을 한정한다. 상기 셀 활성영역들(13a)을 갖는 기판 상에 층간절연막(38)이 제공되고, 상기 층간절연막(38) 상에 복수개의 제1 하부 금속배선들(39)이 배치될 수 있다. 상기 층간절연막(38)은 차례로 적층된 하부 층간절연막(lower interlayer insulating layer; 21), 중간 층간절연막(intermediate interlayer insulating layer; 27) 및 상부 층간절연막(upper interlayer insulating layer; 37)을 포함할 수 있고, 상기 제1 하부 금속배선들(39)은 디램 셀들과 같은 메모리 셀들의 스트래핑(strapping) 워드라인들로 사용될 수 있다. 상기 제1 하부 금속배선들(39) 및 상기 층간절연막(38)은 하부 금속층간 절연막(44)으로 덮여진다.
상기 하부 금속층간 절연막(44) 상에 복수개의 제1 상부 금속배선들(45)이 제공될 수 있고, 상기 제1 상부 금속배선들(45) 및 상기 하부 금속층간 절연막(44)은 상부 금속층간 절연막(50)으로 덮여진다. 상기 제1 상부 금속배선들(45)은 상기 제1 하부 금속배선들(39)의 상부를 가로지르도록 배치될 수 있다. 그 결과, 상기 제1 하부 금속배선들(39) 사이의 상기 하부 금속층간 절연막(44) 및 상기 제1 상부 금속배선들(45) 사이의 상기 상부 금속층간 절연막(50)의 중첩 영역들(overlap regions; V)이 존재할 수 있다. 다시 말해서, 상기 제1 하부 금속배선들(39) 사이의 하부 갭 영역들 및 상기 제1 상부 금속배선들(45) 사이의 상부 갭 영역들의 교차 영역들(intersection regions)은 어떠한 금속배선들도 포함하지 않는다.
상기 상부 금속층간 절연막(50) 상에 제1 최상부 금속층(first topmost metal layer; 51)가 제공된다. 상기 제1 최상부 금속층(51)은 도 1의 주변회로 영역으로부터 연장된 전원선(power line) 또는 고전압 금속배선(high voltage metal line)일 수 있다. 이 경우에, 상기 제1 최상부 금속층(51)은 평면도로부터 보여질 때 넓은 표면적(surface area)을 갖도록 설계될 수 있다. 이는 상기 제1 최상부 금속층(51)을 통하여 흐르는 전류에 기인하는 전압 강하를 최소화시키기 위함이다. 그러나, 상기 제1 최상부 금속층(51)이 상기 셀 어레이 영역, 즉 상기 셀 블록(3b)의 전면을 덮도록 배치되면, 상기 제1 최상부 금속층(51)은 후속의 열처리 공정 동안 상기 셀 활성영역들(13a)에 형성된 디램 셀들의 모스 트랜지스터들에 도달하는 수소 원자들의 경로를 차단한다. 따라서, 본 발명의 실시예들에서, 상기 제1 최상부 금속층(51)은 상기 제1 최상부 금속층(51)을 관통하는 적어도 하나의 제1 개구부를 가질 수 있다.
상기 적어도 하나의 제1 개구부는 복수개의 제1 개구부들을 포함할 수 있다. 예를 들면, 상기 제1 개구부는 도 2에 도시된 바와 같이 복수개의 제1 슬릿들(51s)을 포함할 수 있다. 이 경우에, 상기 제1 슬릿들(51s)의 각각은 0.5㎛ 보다 크거나 동일한 폭(W)을 가질 수 있고, 상기 제1 슬릿들(51s) 사이의 간격(D) 역시 0.5㎛ 보다 크거나 동일할 수 있다. 본 발명의 다른 실시예들에서, 상기 제1 개구부는 복수개의 제1 홀들(도시하지 않음)을 포함할 수 있다. 이 경우에, 상기 제1 홀들의 직경 및 그들 사이의 간격은 0.2㎛ 보다 크거나 동일할 수 있다. 본 발명의 또 다른 실시예들에서, 상기 제1 개구부는 적어도 하나의 제1 슬릿 및 적어도 하나의 제1 홀을 포함할 수 있다. 어떠한 경우에 있어서도, 상기 제1 개구부(즉, 상기 제1 슬릿(51s) 및/또는 상기 제1 홀)는 상기 제1 하부 금속층간 절연막(44) 및 상기 제1 상부 금속층간 절연막(50)의 상기 중첩 영역들(V)중 적어도 어느 하나의 상부에 위치하는 것이 바람직하다.
이와는 달리(alternatively), 상기 제1 상부 금속배선들(45) 및 상기 상부 금속층간 절연막(50)이 제공되지 않는 경우에, 상기 제1 개구부는 상기 제1 하부 금속배선들(39) 사이의 상기 하부 금속층간 절연막(44)의 적어도 일 부분 상에 위치하는 것이 바람직하다.
상기 제1 최상부 금속층(51)을 갖는 기판은 패시베이션막(56)으로 덮여진다. 상기 패시베이션막(56)은 차례로 적층된 실리콘 산화막(53) 및 실리콘 질화막(55)을 포함할 수 있다.
도 4는 본 발명의 다른 실시예들을 설명하기 위하여 도 1의 고전압 회로 영역(H)의 일 부분을 도시한 확대 평면도이고, 도 5는 도 4의 Ⅲ-Ⅲ'에 따라 취해진 단면도이다. 비록 본 실시예가 고전압 회로 영역을 예로 하여 설명될지라도, 본 발명은 고전압 회로 영역에 한정되지 않고 감지 증폭기(도 1의 5a) 및 칼럼 디코더( 도 1의 5b)와 같은 주변회로 영역에도 적용될 수 있다.
도 4 및 도 5를 참조하면, 반도체 기판(11)의 소정영역에 소자분리막(13)이 제공되어 주변 활성영역(13h)을 한정한다. 상기 주변 활성영역(13h) 내에 소오스 영역(19s') 및 드레인 영역(19d')이 제공되고, 상기 소오스/드레인 영역들(19s', 19d') 사이의 채널 영역 상부에 게이트 전극(17h)이 배치된다. 상기 게이트 전극(17h)은 상기 채널 영역으로부터 게이트 절연막(15h)에 의해 절연된다. 상기 게이트 전극(17h) 및 상기 소오스/드레인 영역들(19s', 19d')은 주변 모스 트랜지스터(peripheral MOS transistor), 예컨대 고전압 모스 트랜지스터를 구성할 수 있다.
상기 고전압 모스 트랜지스터를 갖는 기판 상에 층간절연막(38)이 제공된다. 상기 층간절연막(38)은 차례로 적층된 하부 층간절연막(21), 중간 층간절연막(27) 및 상부 층간절연막(37)을 포함할 수 있다. 상기 소오스 영역(19s') 및 상기 드레인 영역(19d')은 각각 상기 층간절연막(38)을 관통하는 소오스 콘택홀(38s) 및 드레인 콘택홀(38d)에 의해 노출될 수 있다. 이와 마찬가지로, 상기 게이트 전극(17h)은 상기 층간절연막(38)을 관통하는 게이트 콘택홀(38g)에 의해 노출될 수 있다. 상기 소오스 콘택홀(38s) 및 드레인 콘택홀(38d)은 각각 소오스 콘택 플러그(39s) 및 드레인 콘택 플러그(39d)로 채워질 수 있고, 상기 게이트 콘택홀(38g)은 게이트 콘택 플러그(도시하지 않음)로 채워질 수 있다.
상기 층간절연막(38) 상에 제2 하부 금속배선들이 제공될 수 있다. 상기 제2 하부 금속배선들은 상기 소오스 콘택 플러그(39s)를 덮는 소오스 배선(source line; 39i') 및 상기 드레인 콘택 플러그(39d)를 덮는 드레인 배선(39i")을 포함할 수 있다. 이에 더하여, 상기 제2 하부 금속배선들은 상기 게이트 콘택 플러그를 덮는 게이트 배선(39g)을 포함할 수 있다. 결과적으로, 상기 소오스 배선(39i') 및 드레인 배선(39i")은 각각 상기 소오스 영역(19s') 및 드레인 영역(19d')에 전기적으로 접속되고, 상기 게이트 배선(39g)은 상기 게이트 전극(17h)에 전기적으로 접속된다. 상기 제2 하부 금속배선들(39i', 39i", 39g) 사이의 갭 영역은 상기 고전압 모스 트랜지스터 상부에 위치하는 것이 바람직하다. 예를 들면, 상기 제2 하부 금속배선들(39i', 39i", 39g) 사이의 갭 영역은 상기 고전압 모스 트랜지스터의 적어도 채널 영역 상부에 제공되는 것이 바람직하다. 상기 제2 하부 금속배선들(39i', 39i", 39g) 및 상기 층간절연막(38)은 하부 금속층간 절연막(44)으로 덮여진다.
상기 하부 금속층간 절연막(44) 상에 적어도 하나의 제2 상부 금속배선(45g)이 배치될 수 있다. 상기 제2 상부 금속배선(45g)은 상기 제2 하부 금속배선들(39i', 39i", 39g)중 어느 하나와 전기적으로 접속될 수 있다. 예를 들면, 상기 제2 상부 금속배선(45g)은 도 4에 도시된 바와 같이 상기 하부 금속층간 절연막(44)을 관통하는 비아 홀(44g)을 통하여 상기 게이트 배선(39g)에 전기적으로 접속될 수 있다. 상기 제2 상부 금속배선(45g)은 상기 제2 하부 금속배선들(39i', 39i", 39g)의 상부를 가로지르도록 배치될 수 있다. 이 경우에, 상기 제2 상부 금속배선(45g) 역시 상기 고전압 모스 트랜지스터의 적어도 채널 영역 상부를 덮지 않도록 배치되는 것이 바람직하다. 상기 제2 상부 금속배선(45g) 및 상기 하부 금속층간 절연막(44)은 상부 금속층간 절연막(50)으로 덮여진다.
상기 상부 금속층간 절연막(50) 상에 제2 최상부 금속층(51')이 제공된다. 상기 제2 최상부 금속층(51')은 도 2, 도 3a 및 도 3b를 참조하여 설명된 상기 제1 개구부(51s)와 동일한 형태를 갖는 적어도 하나의 제2 개구부(51s')를 구비할 수 있다. 이 경우에, 상기 제2 개구부(51s')는 상기 고전압 모스 트랜지스터의 상부에 위치하는 것이 바람직하다. 결과적으로, 상기 고전압 모스 트랜지스터의 적어도 채널 영역 상부에는 어떠한 금속배선도 존재하지 않는다. 이에 따라, 상기 고전압 모스 트랜지스터 상에 도 2, 도 3a 및 도 3b를 참조하여 설명된 상기 중첩 영역들(V)과 동일한 수직 구조(vertical structure)를 보이는 또 다른 중첩 영역(V')이 제공된다. 상기 중첩 영역(V')은 외부의 수소 원자들이 상기 고전압 모스 트랜지스터로 용이하게 도달할 수 있는 경로(path)의 역할을 할 수 있다.
상기 제2 최상부 금속층(51')을 갖는 기판은 패시베이션막(56)으로 덮여질 수 있다. 상기 패시베이션막(56)막은 차례로 적층된 실리콘 산화막(53) 및 실리콘 질화막(55)을 포함할 수 있다.
도 6a 내지 도 9a는 본 발명의 실시예들에 따른 디램 소자의 제조방법들을 설명하기 위하여 도 2의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이고, 도 6b 내지 도 9b는 본 발명의 실시예들에 따른 디램 소자의 제조방법들을 설명하기 위하여 도 2의 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 6a 및 도 6b를 참조하면, 반도체 기판(11)의 소정영역에 소자분리막(13)을 형성하여 셀 활성영역들(13a)을 한정한다. 상기 셀 활성영역들(13a) 상에 셀 게이트 절연막(15)을 형성하고, 상기 셀 게이트 절연막(15)을 갖는 기판 상에 게이트 도전막을 형성한다. 상기 게이트 도전막을 패터닝하여 상기 셀 활성영역들(13a)의 상부를 가로지르는 복수개의 워드라인들(17)을 형성한다. 이어서, 상기 워드라인들(17) 및 상기 소자분리막(13)을 이온주입 마스크로 사용하여 상기 셀 활성영역들(13a) 내로 불순물 이온들을 주입하여 드레인 영역들(19d) 및 소오스 영역들(19s)을 형성한다. 상기 워드라인(17) 및 이에 인접한 상기 소오스/드레인 영역들(19s, 19d)은 셀 모스 트랜지스터를 구성한다.
상기 셀 모스 트랜지스터들을 갖는 기판 상에 하부 층간절연막(21)을 형성한다. 상기 하부 층간절연막(21) 내에 상기 드레인 영역들(19d)과 전기적으로 접속된 비트라인 콘택 플러그들(23)을 형성한다. 상기 하부 층간절연막(21) 상에 복수개의 비트라인들(25)을 형성한다. 상기 비트라인들(25)은 상기 워드라인들(17)의 상부를 가로지르도록 형성된다. 또한, 상기 비트라인들(25)은 상기 비트라인 콘택 플러그들(23)과 접촉하도록 형성된다. 상기 비트라인들(25)을 갖는 기판 상에 중간 층간절연막(27)을 형성한다. 상기 하부 층간절연막(21) 및 상기 중간 층간절연막(27)은 실리콘 산화막으로 형성할 수 있다.
도 7a 및 도 7b를 참조하면, 상기 중간 층간절연막(27) 및 하부 층간절연막(21)을 패터닝하여 상기 소오스 영역들(19s)을 노출시키는 스토리지 노드 콘택홀들을 형성하고, 상기 스토리지 노드 콘택홀들 내에 스토리지 노드 콘택 플러그들(29)을 형성한다. 상기 각 스토리지 노드 콘택 플러그들(the respective storage node contact plugs; 29) 상에 복수개의 스토리지 노드들(31)을 형성하고, 상기 스토리지 노드들(31)의 표면들 상에 유전체막(33)을 형성한다. 상기 스토리지 노드들(31) 은 여러 가지의 형태로 형성될 수 있다. 예를 들면, 상기 스토리지 노드들(31)은 도시된 바와 같이 실린더 형태를 갖도록 형성될 수 있다.
상기 유전체막(33)을 갖는 기판 상에 플레이트 전극(35)을 형성한다. 상기 플레이트 전극(35)은 도 1의 각 셀 블록들(3a, 3b, 3c, 3d)을 덮도록 형성될 수 있다. 상기 플레이트 전극(35)은 폴리실리콘막을 포함하는 도전막으로 형성할 수 있다. 예를 들면, 상기 플레이트 전극(35)은 도우핑된 폴리실리콘막(35a) 및 타이타늄 질화막(35b)을 차례로 적층시키어 형성할 수 있다. 이 경우에, 상기 타이타늄 질화막(35b)은 400Å 내지 500Å의 얇은 두께로 형성하는 것이 바람직하다. 이는 상기 타이타늄 질화막(35b)이 수천 Å의 두꺼운 두께로 형성되면 수소 원자들이 상기 타이타늄 질화막(35b)을 관통(pass through)하기가 어려울 수 있기 때문이다. 상기 플레이트 전극(37)을 갖는 기판 상에 상부 층간절연막(37)을 형성한다. 상기 상부 층간절연막(37) 역시 실리콘 산화막으로 형성할 수 있다. 상기 하부 층간절연막(21), 중간 층간절연막(27) 및 상부 층간절연막(37)은 층간절연막(38)을 구성한다.
도 8a 및 도 8b를 참조하면, 상기 상부 층간절연막(37) 상에 복수개의 제1 하부 금속배선들(39)을 형성할 수 있다. 상기 제1 하부 금속배선들(39)은 알루미늄막과 같은 금속막으로 형성할 수 있다. 상기 알루미늄막은 순수 알루미늄막(pure aluminum layer) 또는 알루미늄 합금막(aluminum alloy layer)일 수 있다. 또한, 상기 제1 하부 금속배선들(39)은 낮은 전기적인 저항(low electrical resistance)을 갖도록 수천 Å의 두꺼운 두께로 형성될 수 있다. 예를 들면, 상기 제1 하부 금 속배선들(39)은 약 4000Å의 두께를 갖는 알루미늄막으로 형성할 수 있다. 상기 제1 하부 금속배선들(39)은 상기 워드라인들(17)에 기인하는 신호지연시간(signal delay time)을 감소시키기 위한 스트래핑 워드라인들로 사용될 수 있다. 이 경우에, 상기 제1 하부 금속배선들(39)은 상기 워드라인들(17)에 평행하도록 형성될 수 있다.
상기 제1 하부 금속배선들(39)을 갖는 기판 상에 하부 금속층간 절연막(44)을 형성한다. 상기 하부 금속층간 절연막(44)을 다양한 방법들(diverse manners)을 사용하여 형성될 수 있다. 예를 들면, 상기 하부 금속층간 절연막(44)은 하부 캐핑 절연막(41) 및 상부 캐핑 절연막(43)을 차례로 적층시키어 형성할 수 있다. 상기 하부 캐핑 절연막(41)은 약 1000Å의 얇은 두께를 갖는 플라즈마 강화된 TEOS(plasma-enhanced tetra-ethyl-ortho-silicate; 이하 "PE-TEOS"라 함)막으로 형성할 수 있고, 상기 상부 캐핑 절연막(43)은 우수한 갭충진 특성(excellent gap filling characteristic)을 갖는 고밀도 플라즈마(high density plasma) 산화막으로 형성할 수 있다. 이와는 달리(alternatively), 상기 상부 캐핑 절연막(43)은 유동성 산화막(flowable oxide layer; 43a) 및 PE-TEOS막(43b)을 사용하여 형성될 수 있다. 이 경우에, 상기 유동성 산화막(Fox layer; 43a)은 상기 하부 캐핑 절연막(41) 상에 액상의 산화물(liquid oxide material)을 도포하여(coating) 상기 제1 하부 금속배선들(39) 사이의 갭 영역들을 채우고 상기 액상의 산화물을 약 400℃의 온도에서 경화(bake)시킴으로써 형성될 수 있고, 상기 PE-TEOS막(43b)은 약 3000Å 내지 4000Å의 두께로 형성할 수 있다.
계속해서, 상기 하부 금속층간 절연막(44) 상에 복수개의 제1 상부 금속배선들(45)을 형성할 수 있다. 상기 제1 상부 금속배선들(45)은 상기 비트라인들(25)에 전기적으로 연결되는 금속배선들일 수 있다. 이 경우에, 상기 제1 상부 금속배선들(45)은 상기 제1 하부 금속배선들(39)의 상부를 가로지르도록 형성될 수 있다. 상기 제1 상부 금속배선들(45)은 상기 제1 하부 금속배선들(39)을 형성하는 방법을 사용하여 형성될 수 있다. 그러나, 상기 제1 상부 금속배선들(45)은 상기 제1 하부 금속배선들(39)과 다른 두께로 형성될 수 있다. 예를 들면, 상기 제1 상부 금속배선들(45)은 약 6000Å의 두께로 형성될 수도 있다. 상기 제1 상부 금속배선들(45)을 갖는 기판 상에 상부 금속층간 절연막(50)을 형성한다. 상기 상부 금속층간 절연막(50)은 상기 하부 금속층간 절연막(44)을 형성하는 방법을 사용하여 형성될 수 있다. 즉, 상기 상부 금속층간 절연막(50)은 하부 캐핑 절연막(47) 및 상부 캐핑 절연막(49)을 차례로 적층시키어 형성할 수 있다. 또한, 상기 상부 캐핑 절연막(49)은 유동성 산화막(49a) 및 PE-TEOS막(49b)을 포함하도록 형성될 수도 있다.
도 9a 및 도 9b를 참조하면, 상기 상부 금속층간 절연막(50) 상에 최상부 금속층을 형성하고, 상기 최상부 금속층을 패터닝하여 도 1에 보여진 상기 셀 블록들(3a, 3b, 3c 및 3d) 상에 각각 제1 최상부 금속층들(first topmost metal layers; 51)을 형성한다. 본 발명의 실시예들에 따르면, 상기 제1 최상부 금속층들(51)의 각각은 적어도 하나의 제1 개구부를 갖도록 형성될 수 있다. 상기 적어도 하나의 제1 개구부는 복수개의 제1 슬릿들(51s) 및/또는 복수개의 제1 홀들을 포함하도록 형성될 수 있다. 상기 제1 슬릿들(51s) 및/또는 상기 제1 홀들은 상기 최상부 금속 층을 패터닝하는 동안 형성될 수 있다. 상기 제1 슬릿들(51s)의 폭(W) 및 그들 사이의 간격(D)은 0.5㎛ 보다 크거나 동일할 수 있고, 상기 제1 홀들의 직경 및 그들 사이의 간격은 0.2㎛ 보다 크거나 동일할 수 있다.
상기 적어도 하나의 제1 개구부가 상기 제1 슬릿들(51s)을 포함하도록 형성되고 상기 제1 하부 금속배선들(39) 및 상기 제1 상부 금속배선들(45)이 형성되는 경우에, 상기 제1 슬릿들(51s)의 각각은 도 9a 및 도 9b에 도시된 바와 같이 상기 제1 하부 금속배선들(39) 사이의 상기 하부 금속층간 절연막(44) 및 상기 제1 상부 금속배선들(45) 사이의 상기 상부 금속층간 절연막(50)의 중첩 영역들(overlap regions; V)중 적어도 하나의 상부에 형성되는 것이 바람직하다. 이와 마찬가지로, 상기 적어도 하나의 제1 개구부가 상기 제1 홀들을 포함하도록 형성되고 상기 제1 하부 금속배선들(39) 및 상기 제1 상부 금속배선들(45)이 형성되는 경우에, 상기 제1 홀들의 각각 역시 상기 중첩 영역들(overlap regions; V)중 적어도 하나의 상부에 형성되는 것이 바람직하다.
한편, 상기 제1 상부 금속배선들(45) 및 상기 상부 금속층간 절연막(50)을 형성하는 공정들이 생략되는 경우에, 상기 제1 슬릿들(51s) 또는 상기 제1 홀들의 각각은 상기 제1 하부 금속배선들(39) 사이의 상기 하부 금속층간 절연막(44)의 적어도 일 부분 상부에 형성되는 것이 바람직하다.
상기 제1 최상부 금속층(51)을 갖는 기판 상에 패시베이션막(56)을 형성한다. 상기 패시베이션막(56)은 적어도 실리콘 질화막을 포함하도록 형성될 수 있다. 예를 들면, 상기 패시베이션막(56)은 플라즈마 실리콘 산화막(53) 및 플라즈마 실 리콘 질화막(55)을 차례로 적층시키어 형성할 수 있다. 이 경우에, 상기 플라즈마 실리콘 질화막(55)은 실리콘 소스 가스 및 질소 소스 가스를 공정 가스들로 사용하여 형성된다. 상기 실리콘 소스 가스는 사일레인(SiH4) 가스일 수 있고, 상기 질소 소스 가스는 암모니아(NH3) 가스일 수 있다. 이 경우에, 상기 플라즈마 실리콘 질화막(55)은 수소 원자들을 함유할 수 있다.
상기 패시베이션막(56)을 갖는 기판은 열처리 공정(annealing process), 즉 금속 열처리 공정(metal alloy process)에 지배를 받는다. 상기 금속 열처리 공정은 약 400℃의 온도에서 수소 및 질소를 분위기 가스들(ambient gases; 57)로 사용하여 실시될 수 있다. 상기 금속 열처리 공정 동안 분위기 가스들 내의 수소 원자들은 상기 제1 개구부들(51s) 및 상기 중첩 영역들(V)을 통하여 상기 셀 게이트 절연막(15)의 계면들에 도달할 수 있다. 다시 말해서, 상기 제1 개구부들(51s)은 상기 수소원자들이 상기 셀 게이트 절연막(15)의 계면들에 도달할 수 있는 수소 경로들(hydrogen paths)을 제공한다. 그 결과, 상기 셀 게이트 절연막(15)의 계면 트랩 사이트들(interface trap cites)은 상기 수소 원자들로 채워져 상기 셀 게이트 절연막(15)의 계면 트랩 밀도를 현저히 감소시킨다. 이에 따라, 상기 셀 모스 트랜지스터들의 누설전류 특성이 현저히 개선되어 디램 소자의 리프레쉬 주기(refresh cycle time)를 증가시킨다.
더 나아가서, 상기 금속 열처리 공정 동안 상기 패시베이션막(56), 즉 상기 플라즈마 실리콘 질화막(55) 내의 수소 원자들 역시 상기 제1 개구부들(51s)을 통 하여 상기 셀 게이트 절연막(15)의 계면들로 확산될 수 있다. 따라서, 상기 셀 모스 트랜지스터의 누설전류 특성은 더욱 개선될 수 있다.
도 4 및 도 5에 도시된 고전압 회로 영역(H)은 도 6a 내지 도 9a와 아울러서 도 6b 내지 도 9b를 참조하여 설명된 실시예들과 동일한 방법들을 사용하여 제조될 수 있다. 따라서, 상기 고전압 회로 영역(H)의 제조방법들에 대한 설명은 생략하기로 한다.
<실험 예들; examples>
도 10은 본 발명의 효과들을 간접적으로 확인하기 위하여 제작된 256 메가비트 디램 소자들(Mega bit DRAM devices)의 셀 테스트 결과들(cell test results)을 보여주는 그래프이다. 도 10에 있어서, 가로축(abscissa)은 불량 비트 수(number of failed bits; N)를 나타내고, 세로축(ordinate)은 누적 분포율(cumulative distribution rate; CDR)을 나타낸다.
도 10에서, 참조번호들 "101" 내지 "112"로 표시된 데이터들은 다음의 [표 1]에 기재된 주요 공정 조건들(key process conditions)을 사용하여 제작된 시료들로부터 얻어졌다. 또한, 셀 커패시터들의 상부전극(즉, 플레이트 전극)은 도우핑된 폴리실리콘막(doped polysilicon layer) 및 타이타늄 질화막(TiN)을 차례로 적층시키어 형성하였고, 상기 타이타늄 질화막은 400Å의 두께로 형성하였다. 여기서, 상기 셀 테스트는 마치 테스트(march test) 프로그램 및 200 msec의 리프레쉬 주기(refresh cycle time)를 사용하여 진행되었다.
공정 파라미터들 시료 번호(Sample No.)
101∼104 105∼110 111∼112
하부 금속배선(M1) 알루미늄 합금막(Al alloy; 4000Å)
하부 IMD 하부 캐핑막 PE-TEOS막(1000Å)
상부 캐핑막 Fox/PE-TEOS(4000Å) HDP 산화막 Fox/PE-TEOS(4000Å)
상부 금속배선(M2) 알루미늄 합금막(Al alloy; 6000Å)
상부 IMD 하부 캐핑막 PE-TEOS막(1000Å)
상부 캐핑막 HDP 산화막
셀 어레이 영역 상의 최상부 금속층(M3) 알루미늄 합금막(8000Å), 개구부 없는 평판층 (plate layer without openings) 생략(skipped)
패시베이션막 HDP 산화막(8000Å)/PECVD SiN막(6000Å)
열처리(metal alloy) 400℃, 180분, H2 가스 + N2 가스
도 10 및 [표 1]로부터 알 수 있듯이, PE-TEOS막/유동성 산화막(Fox)/PE-TEOS막으로 구성된 하부 금속층간 절연막 및 개구부 없는 최상부 금속층을 사용하여 제작된 256 메가비트 디램 소자들의 50%는 10 내지 30개의 불량 비트들(10 to 30 failed bits)을 보였고, PE-TEOS막/HDP 산화막으로 구성된 하부 금속층간 절연막 및 개구부 없는 최상부 금속층을 사용하여 제작된 256 메가비트 디램 소자들의 50%는 20 내지 55개의 불량 비트들(20 to 55 failed bits)을 보였다. 즉, 금속층간 절연막으로서 유동성 산화막을 채택하는 디램 소자들이 금속층간절연막으로서 HDP 산화막을 채택하는 디램 소자들 보다 더 높은 수율을 보였다. 이는 상기 유동성 산화막이 상기 HDP 산화막 보다 더 다공질(porous)이기 때문인 것으로 이해될 수 있다. 다시 말해서, 후속의 금속 열처리 공정 중에 발생된 수소 원자들이 상기 HDP 산화막보다는 상기 유동성 산화막을 관통하기가 용이한 것으로 이해될 수 있다.
이에 반하여, 최상부 금속층 없이 PE-TEOS막/유동성 산화막(Fox)/PE-TEOS막으로 구성된 하부 금속층간 절연막을 사용하여 제작된 256 메가비트 디램 소자들의 50%는 10 보다 작은 불량 비트 수(number of failed bits; N)를 보였다.
도 11은 종래기술 및 본 발명의 실시예에 따라 제작된 256 메가비트 디램 소자들의 셀 테스트 결과들을 보여주는 그래프이다. 도 11의 그래프에 있어서, 가로축(abscissa)은 불량 비트 수(number of failed bits; N)를 나타내고, 세로축(ordinate)은 누적 분포율(cumulative distribution rate; CDR)을 나타낸다.
도 11에서, 참조번호들 "121" 내지 "138"로 표시된 데이터들은 다음의 [표 2]에 기재된 주요 공정 조건들(key process conditions)을 사용하여 제작된 시료들로부터 얻어졌다. 또한, 셀 커패시터들의 상부전극(즉, 플레이트 전극)은 도우핑된 폴리실리콘막(doped polysilicon layer) 및 타이타늄 질화막(TiN)을 차례로 적층시키어 형성하였고, 상기 타이타늄 질화막은 400Å의 두께로 형성하였다. 이에 더하여, 상기 256 메가비트 디램 소자들의 각각은 복수개의 단위 셀 블록들을 갖도록 설계되었고, 상기 단위 셀 블록들의 각각은 145㎛의 폭 및 273.4㎛의 길이를 갖도록 설계되었다. 여기서, 상기 셀 테스트 역시 마치 테스트(march test) 프로그램 및 200 msec의 리프레쉬 주기(refresh cycle time)를 사용하여 진행되었다.
공정 파라미터들 시료 번호(Sample No.)
121∼125(본 발명) 126∼130(본 발명) 131∼138(종래기술)
하부 금속배선(M1) 알루미늄 합금막(Al alloy; 4000Å)
하부 IMD 하부 캐핑막 PE-TEOS막(1000Å)
상부 캐핑막 Fox/PE-TEOS(4000Å)
상부 금속배선(M2) 알루미늄 합금막(Al alloy; 6000Å)
상부 IMD 하부 캐핑막 PE-TEOS막(1000Å)
상부 캐핑막 HDP 산화막
셀 어레이 상의 최상부 금속층(M3) 알루미늄 합금막(Al alloy; 8000Å)
최상부 금속층 내의 개구부들(슬릿들) 폭(W); 2㎛ 간격(D); 8㎛ 길이; 252.46㎛ 폭(W); 2㎛ 간격(D); 4㎛ 길이; 252.46㎛ None
패시베이션막 HDP 산화막(8000Å)/PECVD SiN막(6000Å)
열처리(metal alloy) 400℃, 180분, H2 가스 + N2 가스
도 11 및 [표 2]로부터 알 수 있듯이, 슬릿들 없이 평판형의 최상부 금속층(planar type topmost metal layer without slits)을 사용하여 제작된 256 메가비트 디램 소자들의 50%는 약 37 내지 50개의 불량 비트들을 보였다. 이에 반하여, 10㎛의 슬릿 피치를 갖는 최상부 금속층을 사용하여 제작된 256 메가비트 디램 소자들의 50%는 약 15 내지 35개의 불량 비트들을 보였고, 6㎛의 슬릿 피치를 갖는 최상부 금속층을 사용하여 제작된 256 메가비트 디램 소자들의 50%는 약 20 내지 30개의 불량 비트들을 보였다.
결과적으로, 셀 어레이 영역 상에 형성되는 금속층들 및/또는 금속 배선들의 중첩면적이 감소하는 경우에, 동일한 리프레쉬 주기에서의 디램 소자들의 수율은 증가하는 것으로 이해될 수 있다. 다시 말해서, 셀 어레이 영역 상에 배치되는 최상부 금속층의 개구부의 면적을 증가시키면, 금속 열처리 공정 동안 디램 소자들의 셀 모스 트랜지스터들에 도달하는 수소원자들의 수가 증가되어 셀 게이트 절연막의 계면 트랩 밀도를 현저히 감소시킬 수 있다. 그 결과, 상기 셀 모스 트랜지스터들의 누설전류 특성이 개선되어 상기 디램 소자들의 리프레쉬 주기를 증가시킬 수 있다.
상술한 바와 같이 본 발명에 따르면, 셀 어레이 영역 상부 및/또는 주변회로 영역 상부에 형성되는 최상부 금속층을 관통하는 개구부들이 제공된다. 이에 따라, 금속 열처리 공정 동안 셀 모스 트랜지스터 및/또는 주변 모스 트랜지스터의 게이트 절연막들의 계면들에 공급되는 수소원자들의 수량을 증가시킬 수 있으므로, 디램 소자의 성능(수율 및/또는 리프레쉬 특성)을 개선시킬 수 있다.

Claims (48)

  1. 셀 어레이 영역을 갖는 반도체 기판;
    상기 셀 어레이 영역을 갖는 기판을 덮는 층간절연막; 및
    상기 셀 어레이 영역 내의 상기 층간절연막 상부에 배치되되, 적어도 하나의 개구부를 갖는 최상부 금속층을 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 셀 어레이 영역은 상기 반도체 기판에 형성된 복수개의 디램 셀들을 포함하되, 상기 층간절연막은 상기 디램 셀들을 덮는 반도체 소자.
  3. 제 2 항에 있어서,
    상기 디램 셀들의 각각은 상기 반도체 기판에 형성된 셀 모스 트랜지스터 및 상기 셀 모스 트랜지스터의 소오스/드레인 영역들중 어느 하나에 전기적으로 접속된 셀 커패시터를 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 셀 어레이 영역 내의 상기 층간절연막 상에 배치된 하부 금속배선들; 및
    상기 하부 금속배선들을 갖는 기판 상에 형성된 하부 금속층간 절연막을 더 포함하되, 상기 최상부 금속층은 상기 하부 금속층간 절연막 상부에 배치되고 상기 적어도 하나의 개구부는 상기 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상부에 위치하는 것을 특징으로 하는 반도체 소자.
  5. 제 4 항에 있어서,
    상기 셀 어레이 영역 내의 상기 하부 금속층간 절연막 상에 배치되되, 상기 하부 금속배선들의 상부를 가로지르는 상부 금속배선들; 및
    상기 상부 금속배선들을 갖는 기판 상에 형성된 상부 금속층간 절연막을 더 포함하되, 상기 최상부 금속층은 상기 상부 금속층간 절연막 상부에 배치되고 상기 적어도 하나의 개구부는 상기 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들(overlap regions)중 적어도 하나의 상부에 위치하는 것을 특징으로 하는 반도체 소자.
  6. 제 1 항에 있어서,
    상기 적어도 하나의 개구부는 상기 최상부 금속층을 관통하는 복수개의 개구부들을 포함하는 것을 특징으로 하는 반도체 소자.
  7. 제 6 항에 있어서,
    상기 복수개의 개구부들은 복수개의 슬릿들 및/또는 복수개의 홀들을 포함하 는 것을 특징으로 하는 반도체 소자.
  8. 제 7 항에 있어서,
    상기 복수개의 슬릿들의 폭 및 그들 사이의 간격은 0.5㎛ 보다 크거나 동일한 것을 특징으로 하는 반도체 소자.
  9. 제 7 항에 있어서,
    상기 복수개의 홀들의 직경 및 그들 사이의 간격은 0.2㎛ 보다 크거나 동일한 것을 특징으로 하는 반도체 소자.
  10. 제 1 항에 있어서,
    상기 최상부 금속층을 갖는 기판을 덮는 패시베이션막을 더 포함하는 것을 특징으로 하는 반도체 소자.
  11. 제 10 항에 있어서,
    상기 패시베이션막은 차례로 적층된 실리콘 산화막 및 실리콘 질화막을 포함하는 것을 특징으로 하는 반도체 소자.
  12. 셀 어레이 영역 및 상기 셀 어레이 영역에 인접한 주변회로 영역을 갖는 반도체 기판;
    상기 셀 어레이 영역 내의 상기 반도체 기판에 형성된 복수개의 디램 셀들;
    상기 주변회로 영역 내의 상기 반도체 기판에 형성된 적어도 하나의 주변 모스 트랜지스터(peripheral MOS transistor);
    상기 디램 셀들 및 상기 주변 모스 트랜지스터를 갖는 기판을 덮는 층간절연막;
    상기 셀 어레이 영역 내의 상기 층간절연막 상부에 배치되되, 적어도 하나의 제1 개구부를 갖는 제1 최상부 금속층; 및
    상기 주변회로 영역 내의 상기 층간절연막 상부에 배치되되, 상기 주변 모스 트랜지스터의 상부에 위치하는 적어도 하나의 제2 개구부를 갖는 제2 최상부 금속층을 포함하는 반도체 소자.
  13. 제 12 항에 있어서,
    상기 주변 모스 트랜지스터는 고전압 모스 트랜지스터인 것을 특징으로 하는 반도체 소자.
  14. 제 12 항에 있어서,
    상기 셀 어레이 영역 내의 상기 층간절연막 상에 배치된 제1 하부 금속배선들; 및
    상기 제1 하부 금속배선들 및 상기 층간절연막을 덮는 하부 금속층간 절연막을 더 포함하되, 상기 제1 최상부 금속층은 상기 하부 금속층간 절연막 상부에 배 치되고 상기 적어도 하나의 제1 개구부는 상기 제1 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상부에 위치하는 것을 특징으로 하는 반도체 소자.
  15. 제 14 항에 있어서,
    상기 주변회로 영역 내의 상기 층간절연막 및 상기 하부 금속층간 절연막 사이에 배치된 제2 하부 금속배선들을 더 포함하되, 상기 제2 최상부 금속층은 상기 하부 금속층간 절연막 상부에 배치되고 상기 적어도 하나의 제2 개구부는 상기 제2 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상부에 위치하는 것을 특징으로 하는 반도체 소자.
  16. 제 14 항에 있어서,
    상기 셀 어레이 영역 내의 상기 하부 금속층간 절연막 상에 배치되어 상기 제1 하부 금속배선들의 상부를 가로지르는 제1 상부 금속배선들; 및
    상기 제1 상부 금속배선들 및 상기 하부 금속층간 절연막을 덮는 상부 금속층간 절연막을 더 포함하되, 상기 제1 최상부 금속층은 상기 상부 금속층간 절연막 상부에 배치되고 상기 적어도 하나의 제1 개구부는 상기 제1 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 제1 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들(overlap regions)중 적어도 하나의 상부에 위치하는 것을 특징으로 하는 반도체 소자.
  17. 제 16 항에 있어서,
    상기 주변회로 영역 내의 상기 하부 금속층간 절연막 및 상기 상부 금속층간 절연막 사이에 배치된 제2 상부 금속배선들을 더 포함하되, 상기 제2 최상부 금속층은 상기 상부 금속층간 절연막 상부에 배치되고 상기 적어도 하나의 제2 개구부는 상기 제2 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 제2 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들(overlap regions)중 적어도 하나의 상부에 위치하는 것을 특징으로 하는 반도체 소자.
  18. 제 12 항에 있어서,
    상기 적어도 하나의 제1 개구부는 상기 제1 최상부 금속층을 관통하는 복수개의 제1 개구부들을 포함하는 것을 특징으로 하는 반도체 소자.
  19. 제 18 항에 있어서,
    상기 복수개의 제1 개구부들은 복수개의 제1 슬릿들 및/또는 복수개의 제1 홀들을 포함하는 것을 특징으로 하는 반도체 소자.
  20. 제 19 항에 있어서,
    상기 복수개의 제1 슬릿들의 폭 및 그들 사이의 간격은 0.5㎛ 보다 크거나 동일한 것을 특징으로 하는 반도체 소자.
  21. 제 19 항에 있어서,
    상기 복수개의 제1 홀들의 직경 및 그들 사이의 간격은 0.2㎛ 보다 크거나 동일한 것을 특징으로 하는 반도체 소자.
  22. 제 12 항에 있어서,
    상기 적어도 하나의 제2 개구부는 상기 제2 최상부 금속층을 관통하는 복수개의 제2 개구부들을 포함하는 것을 특징으로 하는 반도체 소자.
  23. 제 22 항에 있어서,
    상기 복수개의 제2 개구부들은 복수개의 제2 슬릿들 및/또는 복수개의 제2 홀들을 포함하는 것을 특징으로 하는 반도체 소자.
  24. 제 23 항에 있어서,
    상기 복수개의 제2 슬릿들의 폭 및 그들 사이의 간격은 0.5㎛ 보다 크거나 동일한 것을 특징으로 하는 반도체 소자.
  25. 제 23 항에 있어서,
    상기 복수개의 제2 홀들의 직경 및 그들 사이의 간격은 0.2㎛ 보다 크거나 동일한 것을 특징으로 하는 반도체 소자.
  26. 제 12 항에 있어서,
    상기 제1 및 제2 최상부 금속층들을 갖는 기판을 덮는 패시베이션막을 더 포함하는 것을 특징으로 하는 반도체 소자.
  27. 제 26 항에 있어서,
    상기 패시베이션막은 차례로 적층된 실리콘 산화막 및 실리콘 질화막을 포함하는 것을 특징으로 하는 반도체 소자.
  28. 셀 어레이 영역을 갖는 반도체 기판을 준비하고,
    상기 반도체 기판을 덮는 층간절연막을 형성하고,
    상기 셀 어레이 영역 내의 상기 층간절연막 상에 적어도 하나의 개구부를 갖는 최상부 금속층을 형성하는 것을 포함하는 반도체 소자의 제조방법.
  29. 제 28 항에 있어서,
    상기 층간절연막을 형성하기 전에, 상기 셀 어레이 영역 내의 상기 반도체 기판에 복수개의 디램 셀들을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  30. 제 28 항에 있어서,
    상기 최상부 금속층을 형성하기 전에 상기 셀 어레이 영역 내의 상기 층간절연막 상에 하부 금속배선들을 형성하고,
    상기 하부 금속배선들을 갖는 기판 상에 하부 금속층간 절연막을 형성하는 것을 더 포함하되, 상기 최상부 금속층은 상기 적어도 하나의 개구부가 상기 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상에 위치하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  31. 제 30 항에 있어서,
    상기 셀 어레이 영역 내의 상기 하부 금속층간 절연막 상에 상부 금속배선들을 형성하되, 상기 상부 금속배선들은 상기 하부 금속배선들의 상부를 가로지르도록 형성되고,
    상기 상부 금속배선들을 갖는 기판 상에 상부 금속층간 절연막을 형성하는 것을 더 포함하되, 상기 최상부 금속층은 상기 적어도 하나의 개구부가 상기 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들중 적어도 하나의 상부에 위치하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  32. 제 28 항에 있어서,
    상기 적어도 하나의 개구부는 상기 최상부 금속층을 관통하는 복수개의 슬릿들 및/또는 복수개의 홀들을 구비하도록 형성되는 것을 특징으로 하는 반도체 소자 의 제조방법.
  33. 제 32 항에 있어서,
    상기 복수개의 슬릿들은 0.5㎛ 보다 크거나 동일한 폭을 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  34. 제 32 항에 있어서,
    상기 복수개의 홀들은 0.2㎛ 보다 크거나 동일한 직경을 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  35. 제 28 항에 있어서,
    상기 최상부 금속층을 갖는 기판 상에 패시베이션막을 형성하고,
    상기 패시베이션막을 갖는 기판을 열처리하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  36. 제 35 항에 있어서,
    상기 패시베이션막은 실리콘 산화막 및 실리콘 질화막을 차례로 적층시키어 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  37. 제 35 항에 있어서,
    상기 기판을 열처리하는 것은 적어도 수소 가스를 함유하는 분위기 가스(ambient gas)를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  38. 셀 어레이 영역 및 주변회로 영역을 갖는 반도체 기판을 준비하고,
    상기 셀 어레이 영역 내의 상기 반도체 기판 및 상기 주변회로 영역 내의 상기 반도체 기판에 각각 복수개의 디램 셀들 및 적어도 하나의 주변 모스 트랜지스터를 형성하고,
    상기 디램 셀들 및 상기 주변 모스 트랜지스터를 갖는 기판 상에 층간절연막을 형성하고,
    상기 셀 어레이 영역 내의 상기 층간절연막 상부 및 상기 주변회로 영역 내의 상기 층간절연막 상부에 각각 제1 최상부 금속층 및 제2 최상부 금속층을 형성하는 것을 포함하되, 상기 제1 최상부 금속층은 적어도 하나의 제1 개구부를 갖도록 형성되고 상기 제2 최상부 금속층은 상기 주변 모스 트랜지스터의 상부에 위치하는 적어도 하나의 제2 개구부를 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  39. 제 38 항에 있어서,
    상기 주변 모스 트랜지스터는 고전압 모스 트랜지스터인 것을 특징으로 하는 반도체 소자의 제조방법.
  40. 제 38 항에 있어서,
    상기 셀 어레이 영역 내의 상기 층간절연막 상에 제1 하부 금속배선들을 형성하고,
    상기 제1 하부 금속배선들을 갖는 기판 상에 하부 금속층간 절연막을 형성하는 것을 더 포함하되, 상기 제1 최상부 금속층은 상기 적어도 하나의 제1 개구부가 상기 제1 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상에 위치하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  41. 제 40 항에 있어서,
    상기 셀 어레이 영역 내의 상기 하부 금속층간 절연막 상에 제1 상부 금속배선들을 형성하되, 상기 제1 상부 금속배선들은 상기 제1 하부 금속배선들의 상부를 가로지르도록 형성되고,
    상기 제1 상부 금속배선들을 갖는 기판 상에 상부 금속층간 절연막을 형성하는 것을 더 포함하되, 상기 제1 최상부 금속층은 상기 적어도 하나의 제1 개구부가 상기 제1 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 제1 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들중 적어도 하나의 상부에 위치하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  42. 제 38 항에 있어서,
    상기 셀 어레이 영역 내의 상기 층간절연막 및 상기 주변회로 영역 내의 상 기 층간절연막 상에 각각 제1 하부 금속배선들 및 제2 하부 금속배선들을 형성하고,
    상기 제1 및 제2 하부 금속배선들을 갖는 기판 상에 하부 금속층간 절연막을 형성하는 것을 더 포함하되, 상기 제1 최상부 금속층은 상기 적어도 하나의 제1 개구부가 상기 제1 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상에 위치하도록 형성되고 상기 제2 최상부 금속층은 상기 적어도 하나의 제2 개구부가 상기 제2 하부 금속배선들 사이의 상기 하부 금속층간 절연막의 적어도 일 부분 상에 위치하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  43. 제 42 항에 있어서,
    상기 셀 어레이 영역 내의 상기 하부 금속층간 절연막 및 상기 주변회로 영역 내의 상기 하부 금속층간 절연막 상에 각각 제1 상부 금속배선들 및 제2 상부 금속배선들을 형성하되, 상기 제1 상부 금속배선들은 상기 제1 하부 금속배선들의 상부를 가로지르도록 형성되고 상기 제2 상부 금속배선들은 상기 제2 하부 금속배선들의 상부를 가로지르도록 형성되고,
    상기 제1 및 제2 상부 금속배선들을 갖는 기판 상에 상부 금속층간 절연막을 형성하는 것을 더 포함하되, 상기 제1 최상부 금속층은 상기 적어도 하나의 제1 개구부가 상기 제1 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 제1 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들중 적어도 하나의 상부에 위치하도록 형성되고 상기 제2 최상부 금속층은 상기 적어도 하나의 제2 개구부가 상기 제2 하부 금속배선들 사이의 상기 하부 금속층간 절연막 및 상기 제2 상부 금속배선들 사이의 상기 상부 금속층간 절연막의 중첩 영역들중 적어도 하나의 상부에 위치하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  44. 제 38 항에 있어서,
    상기 적어도 하나의 제1 개구부는 상기 제1 최상부 금속층을 관통하는 복수개의 제1 슬릿들 및/또는 복수개의 제1 홀들을 구비하도록 형성되고, 상기 적어도 하나의 제2 개구부는 상기 제2 최상부 금속층을 관통하는 복수개의 제2 슬릿들 및/또는 복수개의 제2 홀들을 구비하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  45. 제 44 항에 있어서,
    상기 제1 및 제2 슬릿들은 0.5㎛ 보다 크거나 동일한 폭을 갖도록 형성되고, 상기 제1 및 제2 홀들은 0.2㎛ 보다 크거나 동일한 폭을 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  46. 제 38 항에 있어서,
    상기 제1 및 제2 최상부 금속층들을 갖는 기판 상에 패시베이션막을 형성하고,
    상기 패시베이션막을 갖는 기판을 열처리하는 것을 더 포함하는 것을 특징으 로 하는 반도체 소자의 제조방법.
  47. 제 46 항에 있어서,
    상기 패시베이션막은 실리콘 산화막 및 실리콘 질화막을 차례로 적층시키어 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  48. 제 46 항에 있어서,
    상기 기판을 열처리하는 것은 적어도 수소 가스를 함유하는 분위기 가스를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050052654A 2005-06-17 2005-06-17 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들 KR100653715B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050052654A KR100653715B1 (ko) 2005-06-17 2005-06-17 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들
US11/395,047 US7795731B2 (en) 2005-06-17 2006-03-31 Semiconductor devices including a topmost metal layer with at least one opening and their methods of fabrication
JP2006166127A JP2006352137A (ja) 2005-06-17 2006-06-15 少なくとも１つの開口部を有する最上部金属層を備える半導体素子及びその製造方法
US12/855,870 US8501617B2 (en) 2005-06-17 2010-08-13 Semiconductor devices including a topmost metal layer with at least one opening and their methods of fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052654A KR100653715B1 (ko) 2005-06-17 2005-06-17 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들

Publications (1)

Publication Number Publication Date
KR100653715B1 true KR100653715B1 (ko) 2006-12-05

Family

ID=37572551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052654A KR100653715B1 (ko) 2005-06-17 2005-06-17 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들

Country Status (3)

Country Link
US (2) US7795731B2 (ko)
JP (1) JP2006352137A (ko)
KR (1) KR100653715B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108761A (ja) * 2006-10-23 2008-05-08 Elpida Memory Inc ダイナミックランダムアクセスメモリの製造方法
KR101356425B1 (ko) * 2007-09-20 2014-01-28 삼성전자주식회사 모스 트랜지스터의 열화도 추정 방법 및 회로 특성 열화도추정 방법
KR101412144B1 (ko) * 2007-11-26 2014-06-26 삼성전자 주식회사 금속 배선의 제조 방법 및 이를 이용한 이미지 센서의 제조방법
KR20120118323A (ko) * 2011-04-18 2012-10-26 삼성전자주식회사 반도체 소자 및 그 제조방법
US10056363B2 (en) * 2015-11-10 2018-08-21 Marvell World Trade Ltd. Methods and systems to improve yield in multiple chips integration processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945869A (ja) * 1995-05-25 1997-02-14 Hitachi Ltd 半導体集積回路装置及びその製造方法
KR19980071111A (ko) * 1997-02-06 1998-10-26 가네꼬히사시 배선을 형성한 후에 수소 이온으로 문턱 전압을변경시키는 것이 가능한 전계 효과 트랜지스터를 구비한반도체 장치 제조 방법
KR100355118B1 (ko) 1993-02-19 2002-10-11 가부시키가이샤 히타치초에루.에스.아이.시스테무즈 반도체 집적회로장치 및 그 제조방법
KR20050001098A (ko) * 2003-06-27 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 보호막 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745259A (en) 1980-09-01 1982-03-15 Hitachi Ltd Resin sealing type semiconductor device
US5552639A (en) 1980-09-01 1996-09-03 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
US5229642A (en) * 1980-09-01 1993-07-20 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
US5371411A (en) 1980-09-01 1994-12-06 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
JPH0817820A (ja) 1994-06-28 1996-01-19 Hitachi Ltd 半導体集積回路装置
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3144367B2 (ja) * 1997-12-19 2001-03-12 日本電気株式会社 Ｃｏｂ型ｄｒａｍ半導体装置及びその製造方法
JP4322347B2 (ja) 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP2001308181A (ja) 2000-04-27 2001-11-02 Nec Corp 半導体装置とその製造方法
JP4439082B2 (ja) 2000-06-05 2010-03-24 株式会社ルネサステクノロジ 半導体記憶装置
KR100410990B1 (ko) 2001-02-20 2003-12-18 삼성전자주식회사 다층배선을 갖는 반도체 장치 및 그의 제조방법
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2004153037A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 半導体装置の製造方法
JP2004311787A (ja) 2003-04-08 2004-11-04 Sharp Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355118B1 (ko) 1993-02-19 2002-10-11 가부시키가이샤 히타치초에루.에스.아이.시스테무즈 반도체 집적회로장치 및 그 제조방법
JPH0945869A (ja) * 1995-05-25 1997-02-14 Hitachi Ltd 半導体集積回路装置及びその製造方法
KR19980071111A (ko) * 1997-02-06 1998-10-26 가네꼬히사시 배선을 형성한 후에 수소 이온으로 문턱 전압을변경시키는 것이 가능한 전계 효과 트랜지스터를 구비한반도체 장치 제조 방법
KR20050001098A (ko) * 2003-06-27 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 보호막 제조 방법

Also Published As

Publication number Publication date
US7795731B2 (en) 2010-09-14
US20100304537A1 (en) 2010-12-02
US8501617B2 (en) 2013-08-06
JP2006352137A (ja) 2006-12-28
US20060284226A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
JP2673615B2 (ja) 集積回路の製造方法及びメモリセル
KR100450669B1 (ko) 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법
US5168073A (en) Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate
CN1159760C (zh) 制造高密度半导体存储器件的方法
KR100194912B1 (ko) 반도체 장치의 제조방법
KR100395468B1 (ko) 수소 배리어 층을 갖는 반도체 장치
US5262662A (en) Storage node capacitor having tungsten and etched tin storage node capacitor plate
JP5476619B2 (ja) Ｓｏｉ型トランジスタを用いたメモリアレイ
US20010001488A1 (en) Completely encapsulated top electrode of a ferroelectric capacitor using a lead-enhanced encapsulation layer
US5307310A (en) Semiconductor memory having stacked capacitors and MOS transistors
US5977580A (en) Memory device and fabrication method thereof
KR100653715B1 (ko) 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들
US5296402A (en) Method for manufacturing a DRAM having a second effective capacitor area
US7592656B2 (en) Semiconductor device and fabricating method of the same
KR0140044B1 (ko) 메모리 셀중에 절연 구조를 가지는 반도체 메모리 소자
US7678714B2 (en) Method for manufacturing dynamic random access memory
JPS62145765A (ja) 半導体記憶装置
KR100737255B1 (ko) 반도체 장치 및 그 제조 방법
US7084055B2 (en) Method for manufacturing semiconductor integrated circuit device
KR20100103992A (ko) 반도체 장치
US20030127679A1 (en) Semiconductor storage device and method of manufacturing the same
CN217903116U (zh) 半导体存储器件
KR100307967B1 (ko) 복합 반도체장치의 층간절연막 형성방법
KR20230059494A (ko) 반도체 장치 및 그 제조방법
KR100504429B1 (ko) 반도체장치의 셀 커패시터 구조 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 14