KR100650731B1 - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR100650731B1
KR100650731B1 KR1020040113815A KR20040113815A KR100650731B1 KR 100650731 B1 KR100650731 B1 KR 100650731B1 KR 1020040113815 A KR1020040113815 A KR 1020040113815A KR 20040113815 A KR20040113815 A KR 20040113815A KR 100650731 B1 KR100650731 B1 KR 100650731B1
Authority
KR
South Korea
Prior art keywords
package
stacked
flexible substrate
packages
pins
Prior art date
Application number
KR1020040113815A
Other languages
English (en)
Other versions
KR20060074703A (ko
Inventor
김성철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113815A priority Critical patent/KR100650731B1/ko
Publication of KR20060074703A publication Critical patent/KR20060074703A/ko
Application granted granted Critical
Publication of KR100650731B1 publication Critical patent/KR100650731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 스택 패키지를 개시하며, 개시된 본 발명의 스택 패키지는, 하부면에 제 1솔더 볼이 부착된 제 1패키지와, 상기 제 1패키지의 상부면 위에 하부면이 스택되며 상기 하부면에 제 2솔더볼이 구비된 제 2패키지와, 상기 제 1패키지의 상부면과 제 2패키지의 하부면 사이에 개재되며 양끝단에 다수개의 핀이 형성된 도전성 연결바와, 상기 스택된 제1 및 제 2패키지의 외곽을 감싸며 상기 스택된 제1 및 제 2패키지의 모서리에 해당되는 부위에 폴더링이 쉽도록 하기 위한 제 1홈이 각각 형성되고 상기 도전성 연결바의 양끝단의 핀과 대응되는 부위에 양끝단을 지지하기 위한 함몰부가 각각 형성되며 상기 함몰부의 바닥면에는 상기 핀이 각각 삽입되는 다수개의 제 2홈이 구비된 플렉서블 기판과, 상기 플렉서블 기판의 하부면에 부착된 제 3솔더 볼을 포함하는 것을 특징으로 한다.

Description

스택 패키지{stacked package}
도 1은 종래기술에 따른 스택 패키지의 단면도.
도 2는 본 발명에 따른 스택 패키지의 단면도.
도 3은 도전성 연결바의 단면도.
도 4는 도전성 연결바의 일측 단면도.
도 5는 본 발명에 따른 플렉서블기판의 일 실시예를 보인 단면도.
도 6a 내지 도 6d는 본 발명에 따른 스택 패키지의 제조방법을 설명하기 위한 단면도.
도 7은 본 발명에 따른 플렉서블기판의 다른 실시예를 보인 일부 단면도.
본 발명은 스택 패키지(stacked package)에 관한 것으로서, 보다 구체적으로는 패키지의 경박단소화가 가능한 스택 패키지에 관한 것이다.
메모리 칩의 용량 증대, 다시말하면 고집적화를 이룰 수 있는 방법으로는 한정된 반도체 소자의 공간내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있으나, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기 술과 많은 개발시간을 필요로 한다. 따라서 최근, 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스태킹(Stacking) 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다.
도 1은 종래기술에 따른 스택 패키지의 단면도로서, 볼 그리드 어레이 패키지를 스택한 것을 보인 것이다. 이하 도 1을 참고로 하여 종래기술에 따른 스택 패키지를 설명하기로 한다.
도 1에 도시된 바와 같이, 기판 또는 리드프레임을 사용할 경우, 반도체 칩을 어셈블러리하기 위한 일정 공간이 필요하게 된다. 예를들면, 볼 그리드 어레이 패키지를 만들기 위해서는 와이어 본딩 및 몰딩 등을 위한 일정 공간이 필요하며, SOP나 SOJ의 경우에는 전기적인 신호 연결을 위해 리드프레임이 지나가는 공간이 필요하다. 따라서, 이러한 필요공간으로 인해 전체 패키지 크기가 커지게 된다.
특히, 스택 패키지 제작에 있어서, 스택되는 상부 패키지와 하부 패키지를 전기적으로 도통시키기 위해서는 스택되는 패키지의 좌우 또는 상하에 또 다른 연결수단(interconnect)가 있어야 되므로, 실제로 패키지가 차지하는 공간보다도 더 많은 공간이 필요하게 되는 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 플렉서블(flexible)한 기판을 패키지 기술에 적용함으로써, 패키지의 경박단소화가 가능한 스택 패키지를 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명은, 하부면에 제 1솔더 볼이 부착된 제 1패키지; 상기 제 1패키지의 상부면 위에 하부면이 스택되며, 상기 하부면에 제 2솔더볼이 구비된 제 2패키지; 상기 제 1패키지의 상부면과 제 2패키지의 하부면 사이에 개재되며, 양끝단에 다수개의 핀이 형성된 도전성 연결바; 상기 스택된 제1 및 제 2패키지의 외곽을 감싸며, 상기 스택된 제1 및 제 2패키지의 모서리에 해당되는 부위에 폴더링이 쉽도록 하기 위한 제 1홈이 각각 형성되고, 상기 도전성 연결바의 양끝단의 핀과 대응되는 부위에 양끝단을 지지하기 위한 함몰부가 각각 형성되며, 상기 함몰부의 바닥면에는 상기 핀이 각각 삽입되는 다수개의 제 2홈이 구비된 플렉서블 기판; 및 상기 플렉서블 기판의 하부면에 부착된 제 3솔더 볼;을 포함하는 스택 패키지를 제공한다.
삭제
삭제
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 스택 패키지의 단면도이다. 또한, 도 3은 도전성 연결바의 단면도이고, 도 4는 도 3의 도전성 연결바의 일측 단면도이다. 그리고, 도 5는 본 발명에 따른 플렉서블기판의 일 실시예를 보인 단면도이다.
본 발명에 따른 스택 패키지는, 도 2에 도시된 바와 같이, 제 1패키지(1)과, 제 2패키지(3)과, 도전성 연결바(5)와, 플렉서블 기판(9)을 포함하여 구성된다.
제 1패키지(1) 및 제 2패키지(3)는 볼 그리드 어레이 타입 패키지로서, 각각 하부면에 다수의 제 1솔더 볼(1a) 및 제 2솔더 볼(3a)이 부착되어 있다.
제 1패키지(1)의 상부면에는 제 2패키지(3)가 스택되어 있으며, 제 1패키지(1)의 상부면과 제 2패키지(3)의 제 1솔더볼(3a)이 서로 맞닿는 방식으로 스택 배열된다.
또한, 도전성 연결바(5)는, 도 3및 도 4에 도시된 바와 같이, 상기 제 1패키지(1)와 제 2패키지(3) 사이에 개재되며, 양끝단에는 다수개의 핀(5a)이 형성된다. 한편, 도전성 연결바(5)는 전기적 패스(path)가 짧아야 경박단소화가 가능하며 전기적 효율성이 좋다. 도전성 연결바(5)는 도전성 재질을 이용하며, 예를들어, 도전성 테이프를 이용할 수도 있다.
상기 플렉서블기판(9)은, 도 5에 도시된 바와 같이, 유동성있는 재질의 것을 이용하여 스택된 제1 및 제 2패키지(1)(3)를 감싸는 형상을 가지며, 제1 및 제 2패키지(1)(3)의 모서리에 해당되는 부위에 폴더링(folding)이 쉽도록 하기 위한 제 1홈(9a)이 각각 형성되고 도전성 연결바(5)의 양끝단의 핀(5a)과 대응되는 부위에 양끝단을 지지하기 위한 함몰부(9b)가 각각 형성되어 있다. 또한, 상기 함몰부(9b)의 바닥면에는 핀(5a)이 삽입되는 다수개의 제 2홈(9c)이 형성된다. 한편, 플렉서블기판(9)의 제 2홈(9c)은 패키지의 스택되는 갯수만큼 양측방향에 각각 형성된다.
여기서, 플렉서블기판(9)의 제 1홈(9a)은 폴더링이 용이할 뿐만 아니라 기판의 폴더링되는 부위에서의 전기적 신호의 끊어짐이 방지된다.
상기 플렉서블기판(9)의 하부면에는 제 3솔더 볼(10)이 부착되어 있다.
제 1패키지(1)는 플렉서블기판(9)에 마운팅되어 신호가 연결되며, 제 2패키지(3)는 도전성 연결바(5)에 마운팅되어 신호가 연결된다.
도 6a 내지 도 6d는 본 발명에 따른 스택 패키지의 제조방법을 설명하기 위한 단면도이다.
상술한 구성을 가진 본 발명에 따른 스택 패키지를 제조하는 방법은, 먼저 도 6a에 도시된 바와 같이, 플렉서블기판(9) 위에 제 1패키지(1)의 제 1솔더 볼(1a) 면을 실장한 다음, 플렉서블기판(9)의 하부면에 제 3솔더 볼(10)을 부착시킨다.
이어, 도 6b에 도시된 바와 같이, 제 1패키지(1) 위에 스택될 제 2패키지(3)의 하부면에 도전성 연결바(5)를 부착시킨다. 그런다음, 도 6c에 도시된 바와 같 이, 도 6a의 제 1패키지(1) 위에 도 6b의 제 2패키지(3)가 부착된 도전성 연결바(5)를 스택한다.
이후, 도 6d에 도시된 바와 같이, 플렉서블기판(9)의 제 1홈(9a)을 폴더링하고 나서, 함몰부(9b)에 도전성 연결바(5)를 인입시켜 제 2홈(9c) 내로 핀(5a)들을 삽입시키는 방식으로 셋팅시켜 스택 패키지 구조를 완성한다.
본 발명에 따르면, 플렉서블기판을 이용하여 스택된 패키지들을 감싸고, 이들 스택된 패키지들 사이에는 도전성 연결바를 개재시켜 플렉서블기판과 전기적으로 연결시킨 구조를 가짐으로써, 기존의 봉지제 사용보다 패키지의 경박단소화가 가능하며, 향후 개발되는 많은 종류의 패키지 또는 반도체 칩에도 적용가능하다.
도 7은 본 발명에 따른 스택 패키지에서, 플렉서블기판의 다른 실시예를 보인 것이다.
도 7에 도시된 바와 같이, 플렉서블기판(9)은 일체로 연결되어 있지 않고, 도전성 연결바(5)와 연결되는 부위가 절단된 상태로서, 솔더(11)을 이용하여 도전성 연결바(5)와 절단된 상단 기판 부위를 연결시키게 된다.
한편, 본 발명에서는 2개의 패키지를 스택한 경우를 보였으나, 2개 또는 그 이상 패키지들을 스택할 경우, 길이가 긴 플렉서블기판 및 여러개의 도전성 연결바를 통해 접합하도록 한다.
이상에서 설명한 바와 같이, 본 발명은 플렉서블한 기판 및 도전성 연결바를 패키지 기술에 적용함으로써, 패키지의 경박단소화가 가능하다.
한편, 본 발명에서 패키지들 사이에 개재되는 도전성 연결바는 전기적으로 서로 다른 스택 패키지가 가지는 트레이스(trace)에 비해 길이가 짧게 연결되므로, 전기적 특성에 부정적인 영향을 미치는 단점을 보완할 수 있다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 하부면에 제 1솔더 볼이 부착된 제 1패키지;
    상기 제 1패키지의 상부면 위에 하부면이 스택되며, 상기 하부면에 제 2솔더볼이 구비된 제 2패키지;
    상기 제 1패키지의 상부면과 제 2패키지의 하부면 사이에 개재되며, 양끝단에 다수개의 핀이 형성된 도전성 연결바;
    상기 스택된 제1 및 제 2패키지의 외곽을 감싸며, 상기 스택된 제1 및 제 2패키지의 모서리에 해당되는 부위에 폴더링이 쉽도록 하기 위한 제 1홈이 각각 형성되고, 상기 도전성 연결바의 양끝단의 핀과 대응되는 부위에 양끝단을 지지하기 위한 함몰부가 각각 형성되며, 상기 함몰부의 바닥면에는 상기 핀이 각각 삽입되는 다수개의 제 2홈이 구비된 플렉서블 기판; 및
    상기 플렉서블 기판의 하부면에 부착된 제 3솔더 볼;
    을 포함하는 것을 특징으로 하는 스택 패키지.
KR1020040113815A 2004-12-28 2004-12-28 스택 패키지 KR100650731B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113815A KR100650731B1 (ko) 2004-12-28 2004-12-28 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113815A KR100650731B1 (ko) 2004-12-28 2004-12-28 스택 패키지

Publications (2)

Publication Number Publication Date
KR20060074703A KR20060074703A (ko) 2006-07-03
KR100650731B1 true KR100650731B1 (ko) 2006-11-27

Family

ID=37167439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113815A KR100650731B1 (ko) 2004-12-28 2004-12-28 스택 패키지

Country Status (1)

Country Link
KR (1) KR100650731B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809718B1 (ko) * 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010086344A (ko) * 2000-01-18 2001-09-10 이데이 노부유끼 적층형 반도체 장치
KR20020085102A (ko) * 2001-05-04 2002-11-16 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 패키지
KR20040022063A (ko) * 2002-09-06 2004-03-11 주식회사 유니세미콘 스택 패키지 및 그 제조방법
KR20040023274A (ko) * 2002-09-11 2004-03-18 주식회사 하이닉스반도체 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법
US20040164412A1 (en) 2000-06-02 2004-08-26 Bolken Todd O. Stackable ball grid array
US20050056921A1 (en) 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010086344A (ko) * 2000-01-18 2001-09-10 이데이 노부유끼 적층형 반도체 장치
US20040164412A1 (en) 2000-06-02 2004-08-26 Bolken Todd O. Stackable ball grid array
KR20020085102A (ko) * 2001-05-04 2002-11-16 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 패키지
KR20040022063A (ko) * 2002-09-06 2004-03-11 주식회사 유니세미콘 스택 패키지 및 그 제조방법
KR20040023274A (ko) * 2002-09-11 2004-03-18 주식회사 하이닉스반도체 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법
US20050056921A1 (en) 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods

Also Published As

Publication number Publication date
KR20060074703A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
US8766425B2 (en) Semiconductor device
JP3680092B2 (ja) スタックパッケージ
US7855446B2 (en) Semiconductor memory device and semiconductor memory card
US6900530B1 (en) Stacked IC
US6670701B2 (en) Semiconductor module and electronic component
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
JP2009088217A (ja) 半導体装置と半導体記憶装置
KR20100071522A (ko) 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
KR20190087026A (ko) 서로 다른 방향으로 스택된 칩 스택들을 포함하는 반도체 패키지
JP4435756B2 (ja) 半導体装置
KR100650731B1 (ko) 스택 패키지
KR100520409B1 (ko) 볼 그리드 어레이 타입의 멀티 칩 패키지
KR100464561B1 (ko) 반도체 패키지 및 이것의 제조방법
KR100373149B1 (ko) 반도체 패키지
KR100376884B1 (ko) 스택 패키지
KR20080029273A (ko) 스택 패키지 및 이를 이용한 고밀도 멀티 패키지
KR100671950B1 (ko) 스택 패키지
KR100924553B1 (ko) 메모리 모듈
KR100701696B1 (ko) 반도체 패키지의 제조 방법
JP2000260931A (ja) 半導体装置およびその製造方法
JP2001024139A (ja) 半導体装置およびその製造方法
KR20060074091A (ko) 칩 스택 패키지
KR20030047403A (ko) 볼 그리드 어레이형 적층 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee