KR100924553B1 - 메모리 모듈 - Google Patents

메모리 모듈 Download PDF

Info

Publication number
KR100924553B1
KR100924553B1 KR1020070123770A KR20070123770A KR100924553B1 KR 100924553 B1 KR100924553 B1 KR 100924553B1 KR 1020070123770 A KR1020070123770 A KR 1020070123770A KR 20070123770 A KR20070123770 A KR 20070123770A KR 100924553 B1 KR100924553 B1 KR 100924553B1
Authority
KR
South Korea
Prior art keywords
unit package
module substrate
unit
signal connection
module
Prior art date
Application number
KR1020070123770A
Other languages
English (en)
Other versions
KR20090056563A (ko
Inventor
김성철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070123770A priority Critical patent/KR100924553B1/ko
Publication of KR20090056563A publication Critical patent/KR20090056563A/ko
Application granted granted Critical
Publication of KR100924553B1 publication Critical patent/KR100924553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 메모리 모듈은, 모듈 기판과, 상기 모듈 기판의 상면 및 하면 각각에 실장되며, 봉지부로 감싸진 적어도 둘 이상의 하부 유니트 패키지와, 상기 하부 유니트 패키지의 가장자리를 둘러싸도록 설치되면서 상기 모듈 기판과 전기적으로 연결되는 신호 연결 체결부와, 상기 신호 연결 체결부와 전기적으로 연결되고, 상기 하부 유니트 패키지 상에 스택된 상부 유니트 패키지를 포함하는 스택 패키지를 포함한다.

Description

메모리 모듈{MEMORY MODULE}
본 발명은 메모리 모듈에 관한 것으로, 보다 자세하게는, 모듈 기판 상에 단품의 유니트 패키지 스택시, 전체 모듈의 높이 증가를 방지하면서도 용량을 향상시킬 수 있는 메모리 모듈에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다.
고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.
그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(Stack) 기술이 제안되었다.
상기와 같은 스택기술은 스택 된 2개의 칩을 하나의 패키지 내에 내장시켜 스택 패키지를 구성하는 방법과, 패키징 된 2개 이상의 단품의 패키지를 모듈 기판상에 스택시켜 실장하여 메모리 모듈을 구성하는 방법이 있다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 종래의 메모리 모듈은 용량을 향상시키기 위해 단품의 패키지들을 모듈 기판상에 실장시, 유니트 패키지 간을 스택한 다음, 상기 스택된 유니트 패키지들을 다시 모듈 기판 상에 실장하므로, 상기 유니트 패키지 간을 스택하는 비용 및 상기 스택된 유니트 패키지를 모듈 기판 상에 실장하는 비용이 각각 따로 요구되므로 전체 패키지의 제작 비용을 증가시키게 된다.
또한, 메모리 모듈은 용량을 향상시키기 위해 모듈 기판 간을 부착시키는 경우, 모듈 기판의 디자인의 전체를 변경시켜야 하기 때문에, 일반적으로 사용되는 모듈 기판을 사용할 수 없다.
더욱이, 상기 모듈 기판간을 부착시키기 위한 플렉서블 테이프(Flexible Tape)와 같은 추가적인 연결체가 요구되는데, 상기와 같은 플렉서블 테이프의 경우 메모리 모듈 제작이 완료된 후, 상기 플렉서블 테이프의 유연한 특성으로 인해 공정 완료 후에도 외부의 물리적인 충격에 의한 변경의 가능성을 가지고 있어, 그에 따른 전체 패키지의 안정성이 감소하게 된다.
게다가, 상기와 같은 두 개의 상이한 메모리 모듈을 하나의 모듈로 형성하는 경우에는, 전체 메모리 모듈의 두께가 증가하게 되어, 스택되는 유니트 패키지, 모듈 기판 및 플렉서블 테이프의 갯수 등 모든 각 구성 요소의 갯수가 두께를 증가시키는 원인으로 작용하여 전체 스택되는 패키지의 갯수에 그 한계를 유발시키게 된다.
아울러, 종래의 기술은 유니트 패키지 간을 스택시, 각 유니트 패키지의 신호를 연결해주기 위해 스페이스 반도체 칩 또는 신호 연결선을 추가적으로 형성하여야 하기 때문에, 그에 따른 복잡한 공정의 추가 및 제조 비용이 증가하여 그로 인한 전체 메모리 모듈의 수율 감소를 유발하게 되며, 따라서, 이와 같은 여러 가지 제약 사항으로 인해 적기에 필요한 패키지 제품의 개발이 어려워진다.
본 발명은 제작비용을 감소시킴과 아울러, 패키지의 안정성을 향상시킨 메모리 모듈을 제공한다.
또한, 본 발명은 스택되는 패키지의 갯수에 따른 한계를 해결한 메모리 모듈을 제공한다.
게다가, 본 발명은 모듈 기판과 패키지 간의 신호 연결을 위한 복잡한 공정의 추가 및 제조 비용이 증가함에 따른 수율 감소를 방지한 메모리 모듈을 제공한다.
본 발명에 따른 메모리 모듈은, 모듈 기판; 및 상기 모듈 기판의 상면 및 하 면 각각에 실장되며, 봉지부로 감싸진 적어도 둘 이상의 하부 유니트 패키지와, 상기 하부 유니트 패키지의 가장자리를 둘러싸도록 설치되면서 상기 모듈 기판과 전기적으로 연결되는 신호 연결 체결부와, 상기 신호 연결 체결부와 전기적으로 연결되고, 상기 하부 유니트 패키지 상에 스택된 상부 유니트 패키지를 포함하는 스택 패키지;를 포함한다.
상기 스택 패키지는 상기 모듈 기판의 상면 및 하면 각각에 적어도 둘 이상이 서로 이격해서 다수 개가 실장된 것을 특징으로 한다.
상기 신호 연결 체결부는 상기 하부 유니트 패키지의 봉지부와 접촉하도록 설치된 것을 특징으로 한다.
상기 신호 연결 체결부와 상기 모듈 기판 사이에 개재된 솔더 페이스트를 더 포함한다.
상기 스택 패키지에서의 하부 유니트 패키지들 중, 최하부 유니트 패키지는 상기 모듈 기판에의 실장을 위한 외부 접속 단자를 구비한 것을 특징으로 한다.
상기 최하부 유니트 패키지의 외부 접속 단자와 상기 모듈 기판 사이에 개재된 솔더 페이스트를 더 포함한다.
상기 상부 및 하부 유니트 패키지들은, 기판; 상기 기판 상에 부착된 반도체 칩; 상기 기판과 반도체 칩을 전기적으로 연결하는 본딩와이어; 상기 본딩와이어 및 반도체 칩을 포함한 기판의 일면을 밀봉하는 봉지부; 및 상기 기판의 타면에 부착된 외부 접속 단자;를 포함한다.
상기 외부 접속 단자는 솔더 볼을 포함한다.
본 발명은 유니트 패키지의 봉지부 상측에 모듈 기판과 전기적으로 연결되는 신호 연결 체결부를 부착하고, 상기 신호 연결 체결부가 부착된 유니트 패키지 상에 스택될 유니트 패키지를 부착하여 메모리 모듈을 형성함으로써, 유니트 패키지 간을 스택하는 비용 및 상기 스택된 유니트 패키지를 모듈 기판 상에 실장하는 비용이 요구되지 않음으로써, 그에 따른 메모리 모듈의 제작 비용의 상승을 최소화시킬 수 있다.
또한, 본 발명은 상기와 같이 신호 연결 체결부만을 이용하여 유니트 패키지 간을 스택하고, 모듈 기판 상에 실장하여 메모리 모듈을 형성함으로써, 종래의 모듈 기판 간을 간을 부착시키기 위한 플렉서블 테이프(Flexible Tape)와 같은 추가적인 연결체가 요구되지 않으므로, 전체 패키지의 안정성을 향상시킬 수 있으며, 따라서, 상기와 같이 추가적인 연결체가 요구되지 않으므로 스택되는 패키지의 갯수에 따른 한계를 최소화시킬 수 있다.
게다가, 본 발명은 상기 신호 연결 체결부와 상부 유니트 패키지 간은 상기 상부 유니트 패키지의 외부 접속 단자와 전기적 및 기계적으로 연결하며, 상기 모듈 기판과 유니트 패키지 간의 신호 연결에 따라서 서로 인접한 상기 신호 연결 체결부 간들을 독립적으로 연결함으로써, 서로 상이한 신호를 연결해주기 위해 스페이스 반도체 칩 또는 신호 연결선을 추가적으로 형성하지 않아도 됨에 따라, 그에 따른 복잡한 공정의 추가 및 제조 비용의 증가를 방지할 수 있으므로, 그로 인한 수율 감소를 최소화시킬 수 있다.
본 발명은, 메모리 모듈의 용량을 향상시키고자, 유니트 패키지의 봉지제 상측에 모듈 기판과 전기적으로 연결되는 신호 연결 체결부를 부착하고, 상기 신호 연결 체결부가 부착된 유니트 패키지 상에 스택될 적어도 둘 이상의 유니트 패키지를 스택한다.
이때, 상기 신호 연결 체결부와 상부 유니트 패키지 간은 상기 상부 유니트 패키지의 외부 접속 단자와 전기적 및 기계적으로 연결하며, 상기 모듈 기판과 유니트 패키지 간의 신호 연결에 따라서 서로 인접한 상기 신호 연결 체결부 간들을 독립적으로 연결한다.
이렇게 하면, 메모리 모듈의 용량을 향상시키고자, 유니트 패키지 간을 스택한 다음, 상기 스택된 유니트 패키지들을 다시 모듈 기판 상에 실장하거나, 또는, 메모리 모듈은 용량을 향상시키기 위해 모듈 기판 간을 부착시키는 종래의 메모리 모듈과 달리, 상기와 같이 신호 연결 체결부만을 이용하여 유니트 패키지 간을 스택하고, 모듈 기판 상에 실장하여 메모리 모듈을 형성함으로써, 유니트 패키지 간을 스택하는 비용 및 상기 스택된 유니트 패키지를 모듈 기판 상에 실장하는 비용이 요구되지 않음으로 그에 따른 메모리 모듈 제작 비용의 상승을 최소화시킬 수 있다.
또한, 상기와 같이 신호 연결 체결부를 이용하여 유니트 패키지 간을 스택하고, 모듈 기판 상에 실장하여 메모리 모듈을 형성함으로써, 모듈 기판의 디자인 전체의 변경 및 모듈 기판 간을 부착시키기 위한 플렉서블 테이프(Flexible Tape)와 같은 추가적인 연결체가 요구되지 않으므로, 전체 패키지의 안정성을 향상시킬 수 있으며, 상기와 같이 추가적인 연결체가 요구되지 않으므로 스택되는 패키지의 갯수에 따른 한계를 최소화시킬 수 있다.
게다가, 상기 모듈 기판과 유니트 패키지 간의 신호 연결에 따라서 서로 인접한 상기 신호 연결 체결부 간들을 독립적으로 연결함으로써, 유니트 패키지의 신호를 연결해주기 위해 스페이스 반도체 칩 또는 신호 연결선을 추가적으로 형성하지 않아도 됨에 따라, 그에 따른 복잡한 공정의 추가 및 제조 비용의 증가를 방지할 수 있으므로, 그로 인한 수율 감소를 최소화시킬 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1은 본 발명의 실시예에 따른 메모리 모듈을 설명하기 위해 도시한 단면도이다. 도 2는 본 발명의 다른 실시예에 따른 메모리 모듈을 설명하기 위해 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 메모리 모듈(100)은, 상면 및 하면에 전기적 신호가 연결되는 배선 패턴(도시안됨)을 갖는 모듈 기판(102), 상기 모듈 기판(102)의 상면 및 하면에 적어도 둘 이상 각각 실장되며, 각각의 외측은 봉지제(104)로 감싸진 제1 유니트 패키지(103a)와, 상기 제1 유니트 패키지(103a) 상에 스택되며 각각의 외측은 봉지제(104)로 감싸진 제2 유니트 패키지(103b)를 포함한다.
또한, 제1 유니트 패키지(103a)의 하면에 제1 유니트 패키지(103a)와 모듈 기판(102)을 전기적으로 연결하는 제1 외부 접속 단자(106a)와, 상기 제2 유니트 패키지(103b)의 하면에 상기 제1 외부 접속 단자(106a)와 상이한 신호를 인가받는 제2 외부 접속 단자(106b)를 더 포함한다. 제1 및 제2 외부 접속 단자(106a, 106b)는 일 예로 솔더볼을 포함할 수 있다.
또한, 제1 유니트 패키지(103a)의 가장자리를 둘러싸며, 제2 외부 접속 단자(106b)를 매개로 제2 유니트 패키지(103b)와 모듈 기판(102)을 전기적으로 연결하는 신호 연결 체결부(108)를 더 포함한다.
이때, 상기 제1 및 제2 유니트 패키지(103a, 103b)는, 상기 모듈 기판(102) 상면 및 하면에 형성된 배선 패턴과 전기적으로 연결되는 한 쌍의 신호 연결 체결부(108)를 매개로, 상기 신호 연결 체결부(108) 상부 및 하부에 적어도 둘 이상이 스택된다.
삭제
상기 신호 연결 체결부(108)는 제2 유니트 패키지(103b)의 제2 외부 접속 단자(106b)와 전기적 및 기계적으로 연결되며, 또한, 상기 신호 연결 체결부(108)는 상기 제1 유니트 패키지(103a)의 봉지제(104) 상측에 밀착되게 부착되도록 구부러진 형상으로 형성되어 전기적 및 기계적으로 연결되어 상기 모듈 기판(102) 상에 실장된다.
따라서, 제1 및 제2 유니트 패키지(103a, 103b)는 모듈 기판(102)의 상면 및 하면 각각에 상기 신호 연결 체결부(108)를 사이에 두고 이격해서 다수 개가 실장된다. 또한, 신호 연결 체결부(108)는 제1 유니트 패키지(103a)의 봉지제(104)와 접촉하도록 설치된다.
상기 모듈 기판(102)과 신호 연결 체결부(108) 사이에는 솔더 페이스트(110)가 형성되며, 또한, 상기 모듈 기판(102)과 제2 유니트 패키지(103b)의 제2 외부 접속 단자(106b) 사이에도 솔더 페이스트(110)가 형성된다.
한편, 도 2에 도시된 본 발명의 다른 실시예에 따른 메모리 모듈(100)과 같이, 상기 신호 연결 체결부(108)는 상기 모듈 기판(102)의 배선패턴과 유니트 패키지들(103a, 103b, 103c, 103d)의 외부 접속 단자들(106a, 106b, 106c, 106d)과 각각 개별적으로 연결되도록 형성할 수 있다. 바람직하게, 상기 신호 연결 체결부(108)는 모듈 기판(102)과의 전기적 신호 연결을 이루기 위하여 상기 모듈 기판(102)의 배선패턴과 신호가 대응하는 유니트 패키지들(103a, 103b, 103c, 103d)의 외부 접속 단자들(106a, 106b, 106c, 106d)과 개별적으로 각각 연결한다.
예를 들면, 모듈 기판(102)의 최하부에 배치되는 제1 유니트 패키지(103a)와 상기 제1 유니트 패키지(103a) 상에 부착되는 제2 유니트 패키지(103b) 간이 서로 상이한 신호를 가지며, 상기 제2 유니트 패키지(103b) 상에 부착되는 제3 유니트 패키지(103c)와 상기 제1유니트 패키지(103a) 간이 동일한 신호를 가지고, 상기 제3 유니트 패키지(103c)와 상기 제4 유니트 패키지(104d) 간이 서로 상이한 신호를 가질 경우, 상기 제1 유니트 패키지(103a)와 제3 유니트 패키지(103c) 및 상기 제2 유니트 패키지(103b)와 제4 유니트 패키지(104d) 간은 각각 독립적인 신호 연결 체결부(108)에 의해 전기적으로 연결된다.
전술한 바와 같이 본 발명은, 메모리 모듈의 용량을 향상시키고자, 유니트 패키지의 봉지제 상측에 모듈 기판과 전기적으로 연결되는 신호 연결 체결부를 부착하고, 상기 신호 연결 체결부가 부착된 유니트 패키지 상에 스택될 적어도 둘 이상의 유니트 패키지를 부착하여 메모리 모듈을 형성함으로써, 유니트 패키지 간을 스택한 다음, 상기 스택된 유니트 패키지들을 다시 모듈 기판 상에 실장하거나, 또는, 메모리 모듈은 용량을 향상시키기 위해 모듈 기판 간을 부착시키는 종래의 메모리 모듈과 달리, 유니트 패키지 간을 스택하는 비용 및 상기 스택된 유니트 패키지를 모듈 기판 상에 실장하는 비용이 요구되지 않음으로 그에 따른 메모리 모듈의 제작 비용 상승을 최소화시킬 수 있다.
또한, 상기와 같이 신호 연결 체결부만을 이용하여 유니트 패키지 간을 스택하고, 모듈 기판 상에 실장하여 메모리 모듈을 형성함으로써, 모듈 기판의 디자인 전체의 변경 및 모듈 기판간을 부착시키기 위한 플렉서블 테이프(Flexible Tape)와 같은 추가적인 연결체가 요구되지 않으므로, 전체 패키지의 안정성을 향상시킬 수 있으며, 상기와 같이 추가적인 연결체가 요구되지 않으므로 스택되는 패키지의 갯수에 따른 한계를 최소화시킬 수 있다.
게다가, 상기 신호 연결 체결부와 상부 유니트 패키지 간은 상기 상부 유니트 패키지의 외부 접속 단자와 전기적 및 기계적으로 연결하며, 상기 모듈 기판과 유니트 패키지 간의 신호 연결에 따라서 서로 인접한 상기 신호 연결 체결부 간들을 독립적으로 연결함으로써, 유니트 패키지의 신호를 연결해주기 위해 스페이스 반도체 칩 또는 신호 연결선을 추가적으로 형성하지 않아도 됨에 따라, 그에 따른 복잡한 공정의 추가 및 제조 비용의 증가를 방지할 수 있으므로, 그로 인한 수율 감소를 최소화시킬 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 모듈을 설명하기 위해 도시한 단면도.
도 2는 본 발명의 다른 실시예에 따른 메모리 모듈을 설명하기 위해 도시한 단면도.

Claims (8)

  1. 모듈 기판;
    상기 모듈 기판의 상면 및 하면에 적어도 둘 이상이 각각 실장되며, 상기 각각은 봉지제로 감싸진 제1 유니트 패키지;
    상기 실장된 제1 유니트 패키지의 하면에 상기 제1 유니트 패키지와 모듈 기판을 전기적으로 연결하는 제1 외부 접속 단자;
    상기 제1 유니트 패키지 상에 적어도 둘 이상이 각각 스택되며, 상기 각각은 봉지제로 감싸진 제2 유니트 패키지;
    상기 제2 유니트 패키지의 하면에 상기 제1 외부 접속 단자와 상이한 신호를 인가받는 제2 외부 접속 단자; 및
    상기 제1 유니트 패키지의 가장자리를 둘러싸며, 상기 제2 외부 접속 단자를 매개로 상기 제2 유니트 패키지와 모듈 기판을 전기적으로 연결하는 신호 연결 체결부;
    를 포함하는 것을 특징으로 하는 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 유니트 패키지는 상기 모듈 기판의 상면 및 하면 각각에 상기 신호 연결 체결부를 사이에 두고 이격해서 다수 개가 실장된 것을 특징으로 하는 메모리 모듈.
  3. 제 1 항에 있어서,
    상기 신호 연결 체결부는 상기 제1 유니트 패키지의 봉지제와 접촉하도록 설치된 것을 특징으로 하는 메모리 모듈.
  4. 제 1 항에 있어서,
    상기 신호 연결 체결부와 상기 모듈 기판 사이에 개재된 솔더 페이스트를 더 포함하는 것을 특징으로 하는 메모리 모듈.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제1 외부 접속 단자와 상기 모듈 기판 사이에 개재된 솔더 페이스트를 더 포함하는 것을 특징으로 하는 메모리 모듈.
  7. 제 1 항에 있어서,
    상기 제1 및 제2 유니트 패키지들은,
    기판;
    상기 기판의 상면에 부착된 반도체 칩;
    상기 기판과 반도체 칩을 전기적으로 연결하는 본딩와이어; 및
    상기 본딩와이어 및 반도체 칩을 포함한 기판의 일면을 밀봉하는 봉지제;
    를 포함하는 것을 특징으로 하는 메모리 모듈.
  8. 제 1 항에 있어서,
    상기 제1 및 제2 외부 접속 단자는 솔더 볼을 포함하는 것을 특징으로 하는 메모리 모듈.
KR1020070123770A 2007-11-30 2007-11-30 메모리 모듈 KR100924553B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070123770A KR100924553B1 (ko) 2007-11-30 2007-11-30 메모리 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123770A KR100924553B1 (ko) 2007-11-30 2007-11-30 메모리 모듈

Publications (2)

Publication Number Publication Date
KR20090056563A KR20090056563A (ko) 2009-06-03
KR100924553B1 true KR100924553B1 (ko) 2009-11-02

Family

ID=40987943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123770A KR100924553B1 (ko) 2007-11-30 2007-11-30 메모리 모듈

Country Status (1)

Country Link
KR (1) KR100924553B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529534A (ja) * 1991-07-25 1993-02-05 Nec Corp メモリモジユール
KR19980058483A (ko) * 1996-12-30 1998-10-07 김영환 적층형 멀티 칩 모듈 반도체 패키지
KR20010028845A (ko) * 1999-09-27 2001-04-06 김영환 적층형 마이크로 비지에이 패키지 및 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529534A (ja) * 1991-07-25 1993-02-05 Nec Corp メモリモジユール
KR19980058483A (ko) * 1996-12-30 1998-10-07 김영환 적층형 멀티 칩 모듈 반도체 패키지
KR20010028845A (ko) * 1999-09-27 2001-04-06 김영환 적층형 마이크로 비지에이 패키지 및 제조방법

Also Published As

Publication number Publication date
KR20090056563A (ko) 2009-06-03

Similar Documents

Publication Publication Date Title
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
KR101070913B1 (ko) 반도체 칩 적층 패키지
KR100753415B1 (ko) 스택 패키지
US8198735B2 (en) Integrated circuit package with molded cavity
US7652362B2 (en) Semiconductor package stack with through-via connection
US8609463B2 (en) Integrated circuit package system employing multi-package module techniques
US7750454B2 (en) Stacked integrated circuit package system
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US8390114B2 (en) Semiconductor package
US20020086459A1 (en) Circuit mounting method, circuit mounted board, and semiconductor device
US7042104B2 (en) Semiconductor package using flexible film and method of manufacturing the same
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
KR100743649B1 (ko) 멀티 칩 패키지
KR100924553B1 (ko) 메모리 모듈
KR100376884B1 (ko) 스택 패키지
KR100826976B1 (ko) 플래나 스택 패키지
KR20070088179A (ko) 반도체 패키지 및 그 제조 방법
KR20090108393A (ko) 메모리 모듈
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR100826982B1 (ko) 메모리 모듈
KR20060007528A (ko) 칩 스택 패키지
KR20070088046A (ko) 멀티 칩 패키지
KR101195460B1 (ko) 적층 반도체 패키지
KR20030047403A (ko) 볼 그리드 어레이형 적층 패키지
KR20070088058A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee