KR100648281B1 - 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치 - Google Patents

보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치 Download PDF

Info

Publication number
KR100648281B1
KR100648281B1 KR1020050003842A KR20050003842A KR100648281B1 KR 100648281 B1 KR100648281 B1 KR 100648281B1 KR 1020050003842 A KR1020050003842 A KR 1020050003842A KR 20050003842 A KR20050003842 A KR 20050003842A KR 100648281 B1 KR100648281 B1 KR 100648281B1
Authority
KR
South Korea
Prior art keywords
block
security
redundancy
main
flash memory
Prior art date
Application number
KR1020050003842A
Other languages
English (en)
Other versions
KR20060083336A (ko
Inventor
유경원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050003842A priority Critical patent/KR100648281B1/ko
Priority to US11/290,482 priority patent/US7394689B2/en
Priority to JP2006003003A priority patent/JP2006196157A/ja
Publication of KR20060083336A publication Critical patent/KR20060083336A/ko
Application granted granted Critical
Publication of KR100648281B1 publication Critical patent/KR100648281B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/06—Lids or covers for cooking-vessels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/56—Preventing boiling over, e.g. of milk
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S220/00—Receptacles
    • Y10S220/912—Cookware, i.e. pots and pans

Landscapes

  • Engineering & Computer Science (AREA)
  • Food Science & Technology (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치에 관한 것이다. 본 발명에 따른 낸드 플래시 메모리 장치는 메인 데이터를 저장하는 메인 블록들, 보안 데이터를 저장하는 보안 블록, 그리고 상기 메인 블록들 또는 보안 블록에 페일이 발생될 때 페일된 블록을 대체하기 위한 리던던시 블록들을 포함한다. 여기에서, 상기 리던던시 블록들은 퓨즈 정보에 따라 상기 보안 블록을 보안 리던던시 블록으로 대체한다. 또한, 상기 리던던시 블록들은 별도의 보안 리던던시 블록을 구비하여 상기 보안 블록을 리페어한다. 본 발명에 의하면, 보안 블록에 페일이 발생된 경우에 낸드 플래시 메모리 장치를 페일 처리해야 하는 종래의 문제점을 개선할 수 있다.

Description

보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치{NAND FLASH MEMORY DEVICE HAVING SECURITY REDUNDANCY BLOCK}
도 1은 본 발명의 바람직한 제 1 실시예에 따른 낸드 플래시 메모리 장치의 셀 어레이를 보여주는 블록도이다.
도 2는 본 발명의 바람직한 제 2 실시예에 따른 낸드 플래시 메모리 장치의 셀 어레이를 보여주는 블록도이다.
도 3은 본 발명에 따른 낸드 플래시 메모리 장치의 OTP 블록을 리페어하는 방법을 보여주는 순서도이다.
*도면의 주요부분에 대한 부호의 설명*
100, 200 : 셀 어레이 110, 210 : 메인 블록
120, 220 : OTP 블록 130, 230, 240 : 리던던시 블록
140 : 퓨즈 박스
본 발명은 낸드 플래시 메모리 장치에 관한 것으로, 더욱 상세하게는 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치에 관한 것이다.
플래시 메모리 장치(Flash Memory Device)는 전원 없이도 데이터를 보존할 수 있는 불휘발성 메모리 장치(Nonvolatile Memory Device)이다. 플래시 메모리 장치는 플래시 EEPROM(Flash Electrically Erasable Programmable Read Only Memory) 또는 플래시 E2PROM 등으로 불리우고 있다.
낸드 플래시 메모리 장치는 스트링 구조(string structure)를 갖는 많은 수의 메모리 셀들(memory cells)로 이루어진다. 이러한 메모리 셀들의 집합을 셀 어레이(cell array)라고 부른다. 낸드 플래시 메모리 장치의 메모리 셀 어레이는 복수개의 블록들(Blocks)로 구성된다. 각각의 블록은 복수개의 페이지들(Pages)로 구성된다. 각각의 페이지는 하나의 워드라인을 공유하는 복수개의 메모리 셀들(Memory Cells)로 구성된다. 일반적인 낸드 플래시 메모리 장치에서, 셀 어레이는 통상 1024개 또는 2048개의 블록들로 이루어지고, 각각의 블록은 16개, 32개, 또는 64개 등의 페이지들로 이루어지고, 각각의 페이지는 512 바이트(Byte) 개, 또는 2048 바이트(Byte) 개 등의 메모리 셀들로 이루어진다. 낸드 플래시 메모리 장치는 블록 단위로 소거 동작이 이루어지며, 페이지 단위로 읽기 및 쓰기 동작이 이루어진다.
낸드 플래시 메모리 장치는 공정 과정 또는 동작 과정에서 메모리 셀에 치명적인 페일(fail)이 발생하는 경우가 많이 있다. 페일이 발생된 메모리 셀을 적어도 1개 이상 가지고 있는 블록을 배드 블록(Bad Block)이라고 한다. 배드 블록의 수가 규정치 이상, 가령 5개 이상 존재할 경우에는 낸드 플래시 메모리 장치는 불량품(failure article)으로 페일 처리된다.
그러나 배드 블록의 수가 규정치 보다 적은 플래시 메모리 장치는 자체적으로 그 내부에서 배드 블록을 관리할 수 있는 방법을 가지고 있다. 배드 블록을 관리하는 대표적인 방법은 배드 블록을 대체할 수 있는 리던던시 블록(Redundancy Block)을 별도로 두는 방법이다. 배드 블록을 대신하여 리던던시 블록이 사용된다.
한편, 낸드 플래시 메모리 장치는 통상적으로 보안 블록(security block)을 가지고 있다. 보안 블록은 낸드 플래시 메모리 장치에 대한 보안 데이터, 즉 제조업체의 시리얼 번호, 제조일 등 보안이 필요한 데이터 등을 저장한다. 그러나 현재 시중에 나와 있는 낸드 플래시 메모리 장치는 보안 블록에 페일이 발생된 경우에, 보안 블록을 구제할 수 있는 방법을 가지고 있지 않다. 따라서 현재 사용되고 있는 낸드 플래시 메모리 장치는 보안 블록에 페일이 발생된 경우에 페일 처리되고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 보안 블록에 페일이 발생된 경우에 이를 구제할 수 있는 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치를 제공하는데 있다.
삭제
본 발명에 따른 낸드 플래시 메모리 장치는, 메인 데이터를 저장하는 복수개의 메인 블록들; 보안 데이터를 저장하는 보안 블록; 및 상기 복수개의 메인 블록들 또는 상기 보안 블록에 페일이 발생된 경우에, 선택적으로 페일된 블록을 대체하기 위한 복수개의 리던던시 블록들을 포함한다.
실시예로서, 상기 보안 블록은 OTP 블록인 것을 특징으로 한다.
실시예로서, 상기 복수개의 리던던시 블록들은 퓨즈 정보에 따라 선택적으로 상기 복수개의 메인 블록들 또는 상기 보안 블록을 대체하는 것을 특징으로 한다.
본 발명에 따른 낸드 플래시 메모리 장치의 다른 일면은, 메인 데이터를 저장하는 복수개의 메인 블록들; 상기 복수개의 메인 블록에 페일이 발생된 경우에, 페일된 블록을 대체하기 위한 복수개의 리던던시 블록들; 상기 낸드 플래시 메모리 장치에 대한 보안 데이터를 저장하는 보안 블록; 및 상기 보안 블록에 페일이 발생된 경우에, 페일된 보안 블록을 대체하기 위한 보안 리던던시 블록을 포함한다.
실시예로서, 상기 보안 블록은 OTP 블록인 것을 특징으로 한다.
실시예로서, 상기 보안 리던던시 블록은 OTP 리던던시 블록인 것을 특징으로 한다.
또한, 본 발명에 따른 낸드 플래시 메모리 장치의 보안 블록을 리페어하는 방법은, a) 상기 보안 블록을 테스트하는 단계; b) 상기 보안 블록에 페일이 발생된 경우에, 보안 리던던시 블록으로 대체하는 단계; 및 c) 상기 보안 리던던시 블록을 테스트하는 단계를 포함한다.
실시예로서, 본 발명에 따른 리페어 방법은, d) 상기 보안 리던던시 블록을 테스트한 결과, 상기 보안 리던던시 블록에 페일이 발생된 경우에 페일 처리하는 단계를 더 포함하는 것을 특징으로 한다.
실시예로서, 상기 보안 블록은 OTP 블록인 것을 특징으로 한다.
실시예로서, 상기 보안 리던던시 블록은 OTP 리던던시 블록인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 바람직한 제 1 실시예에 따른 낸드 플래시 메모리 장치의 셀 어레이를 개념적으로 보여주는 블록도이다. 도 1을 참조하면, 낸드 플래시 메모리 장치의 셀 어레이(100)는 n+1개의 메인 블록들(110), OTP 블록(120), 그리고 4개의 리던던시 블록들(130)을 포함한다. 여기에서, 상기 리던던시 블록들(130)의 개수가 더 많을 수 있음은 자명한 사실이다.
상기 메인 블록들(110)은 메인 데이터를 저장한다. 여기에서, 메인 데이터(main data)는 사용자(user)가 읽고 쓰고 지울 수 있는 통상의 데이터를 의미한다.
상기 OTP 블록(120)은 보안 데이터를 저장하는 보안 블록(security block)이다. 여기에서, 보안 데이터(security data)는 낸드 플래시 메모리 장치의 보안에 관계되는 데이터를 의미한다. 예를 들면, OTP 블록(One-Time Programmable Block)은 단지 한번만 프로그램 가능한 데이터를 저장하기 위한 보안 블록이다. 정보처리 시스템이 복잡해지면서, 사용자(user)는 사용하고자 하는 낸드 플래시 메모리 장치의 ID, 즉, 제조업체의 시리얼 번호, 제조일, 보안이 필요한 데이터 등을 낸드 플래시 메모리 장치 내에 저장하기 원한다. 이와 같은 보안 데이터를 저장하기 위한 영역이 OTP 블록이다. OTP 블록에는 본래의 목적에 따라 보안 데이터가 단지 한번만 프로그램 되고, 한번 프로그램된 데이터는 외부의 어떠한 조작에도 안전하게 보호될 수 있다. 따라서 OTP 블록에 저장된 보안 데이터는 안전하게 보전된다.
상기 리던던시 블록들(130)은 상기 메인 블록들(110) 또는 상기 OTP 블록(120)에 페일이 발생된 경우에, 선택적으로 페일된 블록을 대체하기 위한 블록들이다. 상기 메인 블록들(110) 중에서 어느 하나 또는 상기 OTP 블록(120)에 페일이 발생된 경우에, 상기 리던던시 블록들(130) 중에서 어느 하나의 리던던시 블록(131)은 퓨즈 박스(140)에 저장된 퓨즈 정보에 따라 페일이 발생된 블록을 대체한다. 예를 들면, 상기 리던던시 블록(131)은 상기 퓨즈 박스(140)의 퓨즈가 노 컷(NO CUT) 상태에 있으면, 상기 메인 블록들(110)을 대체하기 위해 사용된다. 반면에, 상기 리던던시 블록(131)은 상기 퓨즈 박스(140)의 퓨즈가 컷(CUT) 상태에 있으면, 상기 OTP 블록(120)을 대체하기 위해 사용된다.
도 2는 본 발명의 바람직한 제 2 실시예에 따른 낸드 플래시 메모리 장치의 셀 어레이를 개념적으로 보여주는 블록도이다. 도 2를 참조하면, 낸드 플래시 메모리 장치의 셀 어레이(200)는 n+1개의 메인 블록들(210), OTP 블록(220), OTP 리던던시 블록(230), 그리고 3개의 리던던시 블록들(240)을 포함한다. 여기에서, 상기 리던던시 블록들(240)의 개수가 더 많을 수 있음은 자명한 사실이다.
상기 메인 블록들(210)은 메인 데이터를 저장한다. 상기 리던던시 블록들(240)은 상기 메인 블록들(210)에 페일이 발생된 경우에, 페일된 메인 블록을 대체하기 위한 블록들이다. 상기 OTP 블록(220)은 상기 낸드 플래시 메모리 장치에 대한 보안 데이터를 저장하는 보안 블록이다. 그리고 상기 OTP 리던던시 블록(230)은 상기 OTP 블록(230)에 페일이 발생된 경우에, OTP 블록을 대체하기 위한 보안 리던던시 블록이다.
상기 낸드 플래시 메모리 장치의 셀 어레이(200)는 도 1에 도시된 셀 어레이(100)와 달리 OTP 블록(220)을 리페어(repair)하기 위한 OTP 리던던시 블록(230)을 별도로 구비하고 있다.
도 3은 본 발명에 따른 낸드 플래시 메모리 장치의 OTP 블록을 리페어하는 방법을 보여주는 순서도이다. 여기에서, OTP 블록은 보안 데이터를 저장하는 보안 블록이다.
먼저, S310 단계에서는 상기 OTP 블록은 테스트된다. S320 단계에서는 상기 OTP 블록에 페일이 있는지를 판단한다. 만약, S320 단계에서 상기 OTP 블록에 페일이 없으면, OTP 블록을 리페어하는 동작은 종료된다. 그러나, 상기 OTP 블록에 페일이 발생된 경우에, S330 단계에서 상기 OTP 블록은 OTP 리던던시 블록으로 대체된다. S340 단계에서는 상기 OTP 리던던시 블록이 테스트된다. S350 단계에서는 상기 OTP 리던던시 블록에 페일이 있는지를 판단한다. 만약, 상기 OTP 리던던시 블록에 페일이 있으면, 상기 낸드 플래시 메모리 장치는 페일 처리된다. 그러나 상기 OTP 리던던시 블록에 페일이 없으면, OTP 블록을 리페어하는 동작은 종료된다.
종래의 낸드 플래시 메모리 장치는 보안 블록에 페일이 발생된 경우에 페일이 발생된 보안 블록을 대체하기 위한 리던던시 블록이 없기 때문에 낸드 플래시 메모리 장치는 페일 처리되고 있다. 그러나 본 발명에 따른 낸드 플래시 메모리 장치는 보안 블록을 대체하기 위한 보안 리던던시 블록을 구비하고 있기 때문에 보안 블록에 페일이 발생된 경우에 보안 블록을 리페어할 수 있다. 따라서 본 발명은 보안 블록에 페일이 발생된 경우에 낸드 플래시 메모리 장치를 페일 처리해야 하는 문제점을 해결할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 낸드 플래시 메모리 장치는 보안 블록을 대체하기 위한 보안 리던던시 블록을 구비하고 있기 때문에 보안 블록에 페일이 발생된 경우에 보안 블록을 리페어할 수 있다.
삭제

Claims (10)

  1. 메인 데이터를 저장하는 복수의 메인 블록을 갖는 낸드 플래시 메모리 장치에 있어서:
    상기 낸드 플래시 메모리 장치의 보안 데이터를 저장하는 보안 블록;
    상기 보안 블록에 대한 페일 정보를 저장하는 퓨즈 박스; 및
    상기 퓨즈 박스에 저장된 페일 정보에 따라, 페일이 발생한 보안 블록을 대체하기 위한 리던던시 블록을 포함하는 낸드 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 보안 블록은 OTP 블록인 것을 특징으로 하는 낸드 플래시 메모리 장치.
  3. 제 1 항에 있어서,
    상기 퓨즈 박스는 상기 복수의 메인 블록에 대한 페일 정보를 저장하며,
    상기 리던던시 블록은 상기 퓨즈 박스에 저장된 페일 정보에 따라, 페일이 발생한 메인 블록을 대체하는 낸드 플래시 메모리 장치.
  4. 메인 데이터를 저장하는 복수의 메인 블록;
    보안 데이터를 저장하는 보안 블록;
    상기 복수의 메인 블록 또는 상기 보안 블록에 대한 페일 정보를 저장하는 퓨즈 박스;
    상기 퓨즈 박스에 저장된 메인 블록의 페일 정보에 따라, 페일이 발생한 메인 블록을 대체하기 위한 메인 리던던시 블록; 및
    상기 퓨즈 박스에 저장된 보안 블록의 페일 정보에 따라, 페일이 발생한 보안 블록을 대체하기 위한 보안 리던던시 블록을 포함하는 낸드 플래시 메모리 장치.
  5. 제 4 항에 있어서,
    상기 보안 블록은 OTP 블록인 것을 특징으로 하는 낸드 플래시 메모리 장치.
  6. 제 4 항에 있어서,
    상기 보안 블록에 페일이 발생한 경우에, 상기 퓨즈 박스에는 상기 보안 블록에 대한 페일 정보가 저장되고, 상기 보안 블록은 상기 보안 리던던시 블록으로 대체되는 낸드 플래시 메모리 장치.
  7. 메인 데이터를 저장하는 복수의 메인 블록;
    한 번 프로그램 가능한 데이터를 저장하기 위한 OTP 블록;
    상기 복수의 메인 블록 또는 상기 OTP 블록에 대한 페일 정보를 저장하는 퓨즈 박스; 및
    상기 퓨즈 박스에 저장된 페일 정보에 따라 페일이 발생한 메인 블록 또는 OTP 블록을 대체하기 위한 리던던시 블록을 포함하되,
    상기 퓨즈 박스가 상기 OTP 블록에 대한 페일 정보를 저장하는 경우에, 상기 리던던시 블록은 상기 OTP 블록을 대체하는 낸드 플래시 메모리 장치.
  8. 제 7 항에 있어서,
    상기 퓨즈 박스가 상기 복수의 메인 블록 중 하나에 대한 페일 정보를 저장하는 경우에, 상기 리던던시 블록은 페일이 발생한 메인 블록을 대체하는 낸드 플래시 메모리 장치.
  9. 제 8 항에 있어서,
    상기 퓨즈 박스의 퓨즈가 컷(cut) 상태이면, 상기 리던던시 블록은 상기 보안 블록을 대체하는 낸드 플래시 메모리 장치.
  10. 제 9 항에 있어서,
    상기 퓨즈 박수의 퓨즈가 노 컷(no cut) 상태이면, 상기 리던던시 블록은 상기 페일이 발생한 메인 블록을 대체하는 낸드 플래시 메모리 장치.
KR1020050003842A 2005-01-14 2005-01-14 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치 KR100648281B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050003842A KR100648281B1 (ko) 2005-01-14 2005-01-14 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치
US11/290,482 US7394689B2 (en) 2005-01-14 2005-12-01 NAND flash memory device having security redundancy block and method for repairing the same
JP2006003003A JP2006196157A (ja) 2005-01-14 2006-01-10 保安リダンダンシーブロックを具備したｎａｎｄフラッシュメモリ装置及び保安ブロックをリペアする方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050003842A KR100648281B1 (ko) 2005-01-14 2005-01-14 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치

Publications (2)

Publication Number Publication Date
KR20060083336A KR20060083336A (ko) 2006-07-20
KR100648281B1 true KR100648281B1 (ko) 2006-11-23

Family

ID=36683709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003842A KR100648281B1 (ko) 2005-01-14 2005-01-14 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치

Country Status (3)

Country Link
US (1) US7394689B2 (ko)
JP (1) JP2006196157A (ko)
KR (1) KR100648281B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342108A (zh) * 2016-04-28 2017-11-10 中芯国际集成电路制造(上海)有限公司 电可编程熔丝***及其测试方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744122B1 (ko) * 2006-01-12 2007-08-01 삼성전자주식회사 하이브리드 하드디스크 드라이브의 제어 방법, 이에 적합한기록 매체 그리고 이에 적합한 장치
KR100781976B1 (ko) * 2006-11-02 2007-12-06 삼성전자주식회사 플래시 메모리를 구비하는 반도체 메모리 장치에서의 블록상태 정보 제공방법
KR100881025B1 (ko) * 2006-11-07 2009-02-05 삼성전자주식회사 보안 데이터를 관리하는 장치 및 그 방법
US8327066B2 (en) 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
US8064278B2 (en) * 2008-12-30 2011-11-22 Stmicroelectronics S.R.L. Protection register for a non-volatile memory
EP2299362A3 (en) * 2009-08-18 2011-05-04 ViaSat, Inc. Forward error correction for memories
US8261011B2 (en) * 2009-10-29 2012-09-04 Freescale Semiconductor, Inc. One-time programmable memory device and methods thereof
KR102139327B1 (ko) * 2012-11-15 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US9519577B2 (en) * 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
KR20150055933A (ko) 2013-11-14 2015-05-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US9665311B2 (en) 2014-09-02 2017-05-30 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by making specific logical addresses unavailable
US9652153B2 (en) 2014-09-02 2017-05-16 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by reducing a count of logical addresses
US9582202B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by moving data
US9582203B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by reducing a range of logical addresses
US9524112B2 (en) 2014-09-02 2016-12-20 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by trimming
US9563370B2 (en) 2014-09-02 2017-02-07 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device
US9582193B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device in a multi-storage-device storage system
US9582220B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Notification of trigger condition to reduce declared capacity of a storage device in a multi-storage-device storage system
US9582212B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Notification of trigger condition to reduce declared capacity of a storage device
US9552166B2 (en) 2014-09-02 2017-01-24 Sandisk Technologies Llc. Process and apparatus to reduce declared capacity of a storage device by deleting data
US9563362B2 (en) 2014-09-02 2017-02-07 Sandisk Technologies Llc Host system and process to reduce declared capacity of a storage device by trimming
US9519427B2 (en) 2014-09-02 2016-12-13 Sandisk Technologies Llc Triggering, at a host system, a process to reduce declared capacity of a storage device
US9524105B2 (en) 2014-09-02 2016-12-20 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by altering an encoding format
US9639282B2 (en) 2015-05-20 2017-05-02 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices
US9606737B2 (en) 2015-05-20 2017-03-28 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to extend life of flash-based storage devices and preserve over-provisioning
US9946473B2 (en) 2015-12-03 2018-04-17 Sandisk Technologies Llc Efficiently managing unmapped blocks to extend life of solid state drive
US9946483B2 (en) 2015-12-03 2018-04-17 Sandisk Technologies Llc Efficiently managing unmapped blocks to extend life of solid state drive with low over-provisioning
KR20180043432A (ko) 2016-10-19 2018-04-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 장치의 동작 방법
CN111415696B (zh) * 2020-03-19 2021-11-23 中国电子科技集团公司第五十八研究所 一种对一次可编程存储器芯片进行筛选的方法
US11049585B1 (en) 2020-03-27 2021-06-29 Macronix International Co., Ltd. On chip block repair scheme

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043399A (ja) 1990-04-19 1992-01-08 Sharp Corp 半導体記憶装置
JP2853406B2 (ja) 1991-09-10 1999-02-03 日本電気株式会社 半導体記憶装置
EP0738418B1 (en) 1994-11-09 2002-01-16 Koninklijke Philips Electronics N.V. A method of testing a memory address decoder
JP2002109895A (ja) * 1996-02-29 2002-04-12 Hitachi Ltd 半導体記憶装置
US6023431A (en) * 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus
US5949703A (en) * 1996-12-26 1999-09-07 Kabushiki Kaisha Toshiba Semiconductor memory device in which data in programmable ROM can be apparently rewritten
US6002620A (en) * 1998-01-09 1999-12-14 Information Storage Devices, Inc. Method and apparatus of column redundancy for non-volatile analog and multilevel memory
JP2002093191A (ja) * 2000-09-08 2002-03-29 Toshiba Corp 半導体記憶装置
JP3594891B2 (ja) * 2000-09-12 2004-12-02 沖電気工業株式会社 半導体記憶装置およびその検査方法
JP4184586B2 (ja) * 2000-09-28 2008-11-19 株式会社東芝 半導体記憶装置
ITRM20010516A1 (it) * 2001-08-29 2003-02-28 Micron Technology Inc Architettura a schiera di memorie flash.
KR100447224B1 (ko) 2001-09-20 2004-09-04 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치의 칼럼 리페어 회로
JP4196743B2 (ja) * 2003-06-12 2008-12-17 沖電気工業株式会社 半導体記憶装置
US7145816B2 (en) * 2004-08-16 2006-12-05 Micron Technology, Inc. Using redundant memory for extra features
US7277336B2 (en) * 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342108A (zh) * 2016-04-28 2017-11-10 中芯国际集成电路制造(上海)有限公司 电可编程熔丝***及其测试方法
CN107342108B (zh) * 2016-04-28 2020-12-25 中芯国际集成电路制造(上海)有限公司 电可编程熔丝***及其测试方法

Also Published As

Publication number Publication date
US20060158933A1 (en) 2006-07-20
KR20060083336A (ko) 2006-07-20
US7394689B2 (en) 2008-07-01
JP2006196157A (ja) 2006-07-27

Similar Documents

Publication Publication Date Title
KR100648281B1 (ko) 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치
US7768831B2 (en) Flash memory device and method of controlling flash memory device
US7885111B2 (en) Flash memory device and method for providing initialization data
JP3875621B2 (ja) 不揮発性半導体記憶装置
JP4034949B2 (ja) 不揮発性半導体記憶装置
JP4455524B2 (ja) 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置
US20060013048A1 (en) Memory systems including defective block management and related methods
KR101660985B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN102403039A (zh) 半导体存储器件及其操作方法
KR950009743A (ko) 다른칩에 구제기능을 가진 반도체 메모리 시스템
US7937647B2 (en) Error-detecting and correcting FPGA architecture
JP2006079811A (ja) エラー検出用パリティー発生器を備えた半導体メモリ装置
US8365026B2 (en) Methods for performing fail test, block management, erasing and programming in a nonvolatile memory device
US9613720B2 (en) Semiconductor storage device
WO2007023674A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
US8908436B2 (en) Method and device for storing and reading reliable information in a NAND array
US7543104B2 (en) Non-volatile semiconductor device for use in memory card and memory system
JP2007004955A (ja) 不揮発性半導体記憶装置
US9177672B2 (en) Methods of operating memory involving identifiers indicating repair of a memory cell
JP2007072810A (ja) 冗長置換方法、半導体記憶装置及び情報処理装置
KR20060133570A (ko) 불휘발성 반도체 기억장치 및 블록 용장 구제 방법
CN104733042B (zh) 半导体器件
JP2005242903A (ja) メモリ装置、メモリ制御方法、及びメモリ制御装置
KR100953028B1 (ko) Ｉｏ 리페어 회로 및 이를 구비한 불휘발성 메모리 소자
KR20230077478A (ko) 집적 회로, 메모리 및 메모리의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee