CN107342108B - 电可编程熔丝***及其测试方法 - Google Patents

电可编程熔丝***及其测试方法 Download PDF

Info

Publication number
CN107342108B
CN107342108B CN201610274388.3A CN201610274388A CN107342108B CN 107342108 B CN107342108 B CN 107342108B CN 201610274388 A CN201610274388 A CN 201610274388A CN 107342108 B CN107342108 B CN 107342108B
Authority
CN
China
Prior art keywords
programming
module
main
redundancy
programming module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610274388.3A
Other languages
English (en)
Other versions
CN107342108A (zh
Inventor
陈罗平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610274388.3A priority Critical patent/CN107342108B/zh
Publication of CN107342108A publication Critical patent/CN107342108A/zh
Application granted granted Critical
Publication of CN107342108B publication Critical patent/CN107342108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Logic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种电可编程熔丝***及其测试方法，其中电可编程熔丝***包括：逻辑控制模块、分别与逻辑控制模块耦接的主编程模块以及冗余编程模块；所述逻辑控制模块，适于输入编程控制信号，根据编程控制信号产生控制主编程模块操作的主输入信号；以及接收主编程模块反馈的主输出信号，并在检测到主编程模块编程失败时，产生控制冗余编程模块操作的冗余输入信号；所述主编程模块，适于接收主输入信号，并进入编程状态；以及向逻辑控制模块反馈主输出信号；所述冗余编程模块，适于接收冗余输入信号，并进入编程状态；以及向所述逻辑控制模块反馈冗余输出信号。本发明简化了使用者对编程控制信号的输入，提高了电可编程熔丝***的良率。

Description

电可编程熔丝***及其测试方法
技术领域
本发明涉及电可编程熔丝技术领域，特别涉及一种电可编程熔丝***及其测试方法。
背景技术
Efuse(Electrically Programmable fuse，电可编程熔丝)技术是利用金属电迁移(EM)特性发展起来的一项技术，与传统的激光熔丝(Laser Fuse)技术不同，Efuse技术能够用来生成小的多的电熔丝(E-fuse)结构。电熔丝的初始电阻值很小，当有大电流经过电熔丝时，电熔丝被熔断，其电阻值倍增。被熔断的电熔丝将永久的保持断开状态，而未被熔断的电熔丝则依然为导通状态。因此，由电熔丝构成的储存单元以判断电熔丝是否被熔断来得知其内部存储的数据。
Efuse技术主要用于现场修复芯片，执行冗余等。与传统的激光熔丝技术相比，Efuse技术主要具有以下优点：一、它与目前广泛应用的CMOS制造工艺完全兼容，不增加额外的工艺步骤，价格低廉；二、体积小，占用更小的硅片面积且能够提供更高的灵活性，因此被广泛的应用于嵌入式***和一次可编程存储运用中；三、由于使用了与MOS栅极一种的多晶硅材料，对未来技术的可缩小性好；四、Efuse技术还具有完成现场修复芯片的功能，使封装后编程的可能成为现实，并且不论是编程还是测试都不需要特殊的仪器，这使Efuse技术不仅能够完全取代激光熔丝的应用，还拓展了自己的应用范围。
Efuse***主要由Efuse单元阵列和编程读写等***电路组成。一方面，现有的Efuse***的编程技术对输入信号有严格的时序要求，这增加了使用者的难度，影响Efuse***的良率；另一方面，Efuse单元由于工艺或编程环境的原因也会有一定比例的不良率，因此必须增加Efuse冗余(redundancy)编程模块设计，现有的Efuse***会要求使用者使用相同的信号输入对冗余编程模块再一次编程。
然而，现有技术要求对Efuse单元阵列和冗余编程模块进行相同的编程，因此要求使用者对Efuse单元阵列和冗余编程模块输入相同的信号，使得使用者对信号输入的要求高，且当信号输入出现偏差时，Efuse***的良率也将变低。
发明内容
本发明解决的问题是提供一种电可编程熔丝***及其测试方法，降低输入的编程控制信号的难度，提高对电可编程熔丝***进行测试的良率。
为解决上述问题，本发明提供一种电可编程熔丝***，包括：逻辑控制模块、分别与所述逻辑控制模块耦接的主编程模块以及冗余编程模块；所述逻辑控制模块，适于输入编程控制信号，根据所述编程控制信号产生控制主编程模块操作的主输入信号；以及接收所述主编程模块反馈的主输出信号，并在检测到所述主编程模块编程失败时，产生控制所述冗余编程模块操作的冗余输入信号；还适于输出编程结果，所述编程结果基于所述主输出信号或所述冗余编程模块反馈的冗余输出信号获得，用于标示所述电可编程熔丝***是否编程成功；所述主编程模块，适于接收所述主输入信号，并进入编程状态；以及向所述逻辑控制模块反馈主输出信号，所述主输出信号用于标示所述主编程模块是否编程成功；所述冗余编程模块，适于接收所述冗余输入信号，并进入编程状态；以及向所述逻辑控制模块反馈冗余输出信号，所述冗余输出信号用于标示所述冗余编程模块是否编程成功。
可选的，所述主编程模块包括Efuse阵列单元，所述冗余编程模块包括Efuse阵列单元，且所述主编程模块与冗余编程模块相同。
可选的，所述主编程模块还适于：接收所述逻辑控制模块提供的行编译地址。
可选的，所述主编程模块还适于：依次对所述行编译地址对应的列编程地址的每一列进行操作，以获知所述主编程模块在所述行编译地址的所有列编程地址是否编程成功。
可选的，所述主输出信号标示主编程模块为编程成功，或者，所述冗余输出信号标示冗余编程模块为编程成功时，输出的所述编程结果标示电可编程熔丝***编程成功。
可选的，所述编程控制信号包括：实际编程时间以及编程数据。
可选的，所述逻辑控制模块还适于，输出外部标识信号，所述外部标识信号适于标识所述主编程模块的编程状态以及冗余编程模块的编程状态；所述逻辑控制模块还适于，输出握手信号，所述握手信号适于标识电可编程熔丝***是否处于编程状态。
本发明还提供一对电可编程熔丝***的测试方法，包括：接收编程控制信号；根据所述编程控制信号产生控制主编程模块操作的主输入信号，所述主编程模块进入编程状态；接收所述主编程模块反馈的主输出信号，并判断所述主编程模块是否编程成功，所述主输出信号用于标示所述主编程模块是否编程成功；当检测到所述主编程模块编程成功时，输出编程结果；当检测到所述主编程模块编程失败时，产生控制冗余编程模块操作的冗余输入信号，所述冗余编程模块进入编程状态；接收所述冗余编程模块反馈的冗余输出信号，并输出编程结果，其中，所述冗余输出信号用于标示所述冗余编程模块是否编程成功，所述编程结果用于标示所述电可编程熔丝***是否编程成功。
可选的，在所述主编程模块进入编程状态之前，所述主输入信号控制所述主编程模块进行的操作还包括：所述主编程模块进入读取状态，读取所述主编程模块的状态，并判断所述主编程模块是否进行过编程；当检测到所述主编程模块进行过编程时，结束对所述主编程模块的操作；当检测到所述主编程模块未进行过编程时，使所述主编程模块进入编程状态。
可选的，在所述主编程模块结束编程状态后、判断所述主编程模块是否编程成功前，读取所述主编程模块的状态；基于所述读取的主编程模块的状态，获取所述主编程模块反馈的主输出信号。
可选的，所述冗余编程模块在结束编程状态后，读取所述冗余编程模块的状态，并基于所述读取的冗余编程模块的状态，获取所述冗余编程模块反馈的冗余输出信号。
可选的，所述主输出信号标示所述主编程模块编程成功时，或者，所述冗余输出信号标示所述冗余编程模块编程成功时，所述编程结果标示所述电可编程熔丝***编程成功。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的电可编程熔丝***的技术方案中，包括与主编程模块以及冗余编程模块耦接的逻辑控制模块，所述逻辑控制模块产生控制主编程模块进行编程的主输入信号，并当检测到主编程模块编程失败时，基于所述主编程模块反馈的主输出信号产生控制冗余编程模块操作的冗余输入信号，使冗余编程模块进入编程状态。因此对本发明提供的电可编程熔丝***进行测试时，使用者仅需通过逻辑控制模块输入编程控制信号，能够使得主编程模块以及冗余编程模块相应进入编程状态，使用者无需分别向所述主编程模块输入主编程控制信号、向冗余编程模块输入冗余编程控制信号，因此减小了主编程控制信号或冗余编程控制信号出错的概率，简化了输入编程控制信号的难度，进而避免了对电可编程熔丝***进行测试时由于输入信号出错而造成的误判，提高了电可编程熔丝***的良率。
进一步，本发明在对主编程模块进行编程前，还适于读取主编程模块的状态，检测主编程模块是否进行过编程，避免所述主编程模块误进入编程模式，进一步提高电可编程熔丝***的良率。
本发明还提供一种电可编程熔丝***的测试方法，使用者只需要输入编程控制信号，例如实际编程时间、编程数据和行编译地址后，所述主编程模块接收编程控制信号，并进入编程状态，；且依据主编程模块的状态自动产生冗余编程模块所需的冗余编程控制信号，直至完成对所述主编程模块在行编译地址状态的检测，降低了使用者对编程控制信号输入的难度，使得对电可编程熔丝***进行测试时需要输入的编程控制信号得到了简化，避免由于使用者对编程控制信号输入的误差而造成对电可编程熔丝***的误判，提高了测试电可编程熔丝***的良率。
附图说明
图1为现有技术的Efuse IP的架构图；
图2为现有技术的Efuse***的时序图；
图3为本发明实施例提供的电可编程熔丝***的功能模块示意图；
图4为本发明实施例提供的电可编程熔丝***的电路架构图；
图5为本实施例提供的主编程模块的功能框图；
图6为本实施例提供的冗余编程模块的功能框图；
图7为本发明实施例提供的对电可编程熔丝***进行测试的流程示意图；
图8为本发明实施例提供的编程控制信号的时序图；
图9为本发明实施例提供的对电可编程熔丝***指定行编译地址进行测试的流程示意图。
具体实施方式
由背景技术可知，现有技术对Efuse阵列单元和冗余单元的输入信号要求高，使得对信号输入的准确度要求高，且电可编程熔丝***的良率也有待提高。
参考图1，图1为现有技术的Efuse***的架构图，所述Efuse***包括：
Efuse阵列模块10，由多个电熔丝Efuse单元组成的阵列，它能够根据所述输入的地址信号，自动找出需要进行操作的电熔丝单元；
与所述Efuse阵列模块10耦接的解码模块，所述解码模块适于将输入地址解译成与Efuse阵列模块10中的电熔丝Efuse单元相对应的地址，用于对Efuse阵列模块10进行读取操作或编程操作时的定位。
其中，所述解码模块包括X-解码模块11以及Y-解码模块12。为了方便版图排列以及布局布线，Efuse阵列模块10中的efuse单元采用多行多列的排列方式，因此解码模块分为X-解码模块11和Y-解码模块12，X-解码模块11用于输入要读取或编程的Efuse阵列模块的行地址，Y-解码模块12用于输入要读取或编程的Efuse阵列模块的列地址。
与所述Efuse阵列模块10耦接的逻辑模块13；与所述Efuse阵列模块10耦接的输出模块14。所述逻辑模块13用于产生多个控制信号，包括，读取控制信号RDEN、编程使能信号PGMEN以及进入编程信号AEN。
参考图2，图2为现有技术的Efuse***的时序图，其中，REND为高电平时，进入读取模式；PGMEN为高电平时，Efuse阵列模块10进入编程模式，说明Efuse阵列模块10具备编程能力；PGMEN为高电平，且AEN为高电平时，Efuse阵列模块10进入编程状态，其中，AEN在一个周期内的高电平时间TPGM为实际的编程时间。
编程地址由解码模块输入，且一次只能编程一位地址，同时各个控制信号之间具有严格的时序要求。对于冗余编程模块而言，冗余编程模块与Efuse阵列模块相同，且需要在相同的控制信号下完成对冗余编程模块的编程。
因此，现有技术不仅要精确控制对Efuse阵列模块进行编程的控制信号，也需要精确控制对冗余编程模块进行编程的控制信号，因此现有技术对控制信号时序的要求严格，且当Efuse阵列模块与冗余编程模块的控制信号之间出现误差时，容易对Efuse阵列模块造成误判，例如，判断Efuse***在一编程地址下为符合要求，而实际上Efuse***在该编程地址下为失败的。
为解决上述问题，本发明提供一种电可编程熔丝***，包括：逻辑控制模块、分别与所述逻辑控制模块耦接的主编程模块以及冗余编程模块；所述逻辑控制模块，适于输入编程控制信号，根据所述编程控制信号产生控制主编程模块操作的主输入信号；以及接收所述主编程模块反馈的主输出信号，并在检测到所述主编程模块编程失败时，产生控制所述冗余编程模块操作的冗余输入信号；还适于输出编程结果，所述编程结果基于所述主输出信号或所述冗余编程模块反馈的冗余输出信号获得，用于标示所述电可编程熔丝***是否编程成功；所述主编程模块，适于接收所述主输入信号，并进入编程状态；以及向所述逻辑控制模块反馈主输出信号，所述主输出信号用于标示所述主编程模块是否编程成功；所述冗余编程模块，适于接收所述冗余输入信号，并进入编程状态；以及向所述逻辑控制模块反馈冗余输出信号，所述冗余输出信号用于标示所述冗余编程模块是否编程成功。
本发明提供的电可编程熔丝***，具有与主编程模块以及冗余编程模块耦接的逻辑控制模块，所述逻辑控制模块产生控制主编程模块进行编程的主输入信号，并当检测到主编程模块编程失败时，基于所述主编程模块反馈的主输出信号产生控制冗余编程模块操作的冗余输入信号，使冗余编程模块进入编程状态。因此对本发明提供的电可编程熔丝***进行测试时，使用者仅需通过逻辑控制模块输入编程控制信号，能够使得主编程模块以及冗余编程模块相应进入编程状态，使用者无需分别向所述主编程模块输入主编程控制信号、向冗余编程模块输入冗余编程控制信号，因此减小了主编程控制信号或冗余编程控制信号出错的概率，简化了输入编程控制信号的难度，进而避免了对电可编程熔丝***进行测试时由于输入信号出错而造成的误判，提高了电可编程熔丝***的良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3为本发明实施例提供的电可编程熔丝***的功能模块示意图。
结合参考图3和图4，图4为图4为本实施例提供的电可编程熔丝***的电路架构图。所述电可编程熔丝***包括：
逻辑控制模块101、分别与所述逻辑控制模块101耦接的主编程模块102以及冗余编程模块103；
所述逻辑控制模块101，适于输入编程控制信号，根据所述编程控制信号产生控制主编程模块102操作的主输入信号；以及接收所述主编程模块102反馈的主输出信号D11，并在检测到所述主输出模块102编程失败时，产生控制所述冗余编程模块103操作的冗余输入信号；还适于输出编程结果D，所述编程结果D基于所述主输出信号D11或所述冗余编程模块103反馈的冗余输出信号D21获得，用于标示所述电可编程熔丝***是否编程成功；
所述主编程模块102，适于接收所述主输入信号，并进入编程状态；以及向所述逻辑控制模块101反馈主输出信号D11，所述主输出信号D11用于标示所述主编程模块102是否编程成功；
所述冗余编程模块103，适于接收所述冗余输入信号，并进入编程状态；以及向所述逻辑控制模块101反馈冗余输出信号D21，所述冗余输出信号D21用于标示所述冗余编程模块103是否编程成功。
以下将结合附图对本实施例提供的电可熔丝***进行详细说明。
所述逻辑控制模块101，用于产生控制主编程模块102和冗余编程模块103操作状态的编程控制信号，使主编程模块102处于编程状态或读取状态，使冗余编程模块103处于编程状态或读取状态。
所述逻辑控制模块101首先适于产生控制主编程模块102操作的主输入信号。本实施例中，所述主输入信号首先适于使主编程模块102进入读取状态，然后依据所述主编程模块102检测到的读取状态的结果，判断是否需要产生使主编程模块102进入编程状态的输入信号；当检测到所述主编程模块102的读取状态为未进行过编程时，产生控制所述主编程模块102进入编程状态的主输入信号。
所述逻辑控制模块101还适于接收所述主编程模块102反馈的主输出信号，并在检测到所述主输出模块102编程失败时，产生控制所述冗余编程模块103操作的冗余输入信号。换言之，所述逻辑控制模块101在接收到所述主输出信号D11标示主编程模块102进行过编程或编程成功时，所述逻辑控制模块101无需产生控制冗余编程模块103操作的冗余输入信号，所述冗余编程模块103处于休眠状态。
所述逻辑控制模块101还适于输出编程结果D，所述编程结果D基于所述主输出信号D11或所述冗余编程模块103反馈的冗余输出信号D21获得，用于标示所述电可编程熔丝***是否编程成功。所述主输出信号D11标示主编程模块102为编程成功，或者，所述冗余输出信号D21标示冗余编程模块103为编程成功时，输出的所述编程结果D标示电可编程熔丝***编程成功。
具体的，当所述主编程模块102反馈的主输出信号D11标示所述主编程模块102进行过编程或者编程成功时，或者，所述冗余编程模块103反馈的冗余输出信号D21标示冗余编程模块103编程成功时，输出的编程结果D标示所述电可编程熔丝***编程成功，符合要求。当所述主编程模块102反馈的主输出信号D11标示所述主编程模块102编程失败，且所述冗余编程模块103反馈的冗余输出信号D21标示冗余编程模块103编程失败时，输出的编程结果D标示所述电可编程熔丝***编程失败，不符合要求。所述主输出信号D11反馈至逻辑控制模块101的第一反馈信号D1，所述冗余输出信号D21反馈至逻辑控制模块101的第二反馈信号D2。
所述逻辑控制模块101还适于，输出外部标识信号FLAG，所述外部标识信号FLAG适于标识所述主编程模块102的编程状态以及冗余编程模块103的编程状态，标识主编程模块102是否进行过编程或编程是否成功，标识冗余编程模块103编程是否成功；所述逻辑控制模块101还适于，输出握手信号BUSY，所述握手信号BUSY适于标识电可编程熔丝***是否处于编程状态。
本实施例中，所述编程控制信号包括：重置信号RESET，外部时钟信号CLK，外部编程使能信号PGMEN，外部进入编程信号AEN，外部编程读取信号RDEN，编程信息信号A。
所述重置信号RESET适于为逻辑控制模块101提供复位信号，清除逻辑控制模块102中的时序，本实施例中以低电平复位为例；
所述外部时钟信号CLK为编程时的输入时钟信号，外部时钟信号CLK的周期为TCLK。
所述外部编程使能信号PGMEN适于产生控制主编程模块102操作的第一编程使能信号PGMEN1，所述第一编程使能信号PGMEN1为高电平时主编程模块102具备编程条件，所述外部编程使能信号PGMEN还适于产生控制冗余编程模块103操作的第二编程使能信号PGMEN2，所述第二编程使能信号PGMEN2为高电平时冗余编程模块103具备编程条件。
本实施例中，所述第一编程使能信号PGMEN1适于传输至主编程模块102的主编程使能信号PGMEN11；所述第二编程使能信号PGMEN2适于传输至冗余编程模块103的冗余编程使能信号PGMEN21。
所述外部进入编程信号AEN适于产生控制主编程模块102操作的第一进入编程信号AEN1，所述第一进入编程信号AEN1为高电平时主编程模块102进入编程状态，所述外部进入编程信号AEN还适于产生控制冗余编程模块103操作的第二进入编程信号AEN2，所述第二进入编程信号AEN2为高电平时冗余编程模块103进入编程状态。
本实施例中，所述第一进入编程信号AEN1适于传输至主编程模块102的主进入编程信号AEN11；所述第二进入编程信号AEN2适于传输至冗余编程模块103的冗余进入编程信号AEN21。
所述外部编程读取信号RDEN适于产生控制主编程模块102操作的第一编程读取信号RDEN1，所述第一编程读取信号RDEN1适于使主编程模块102进入读取状态，所述外部编程读取信号RDEN还适于产生控制冗余编程模块103操作的第二编程读取信号RDEN2，所述第二编程读取信号RDEN2适于使冗余编程模块103进入读取状态。
本实施例中，所述第一编程读取信号RDEN1适于传输至主编程模块102的主编程读取信号RDEN11；所述第二编程读取信号RDEN2适于传输至冗余编程模块103的冗余编程读取信号RDEN21。
本实施例中，所述编程信息信号A包括行编译地址、实际编程时间以及编程数据。所述编程信息信号A适于产生控制所述主编程模块102操作的第一编程信息信号A1，所述第一编程信息信号A1适于向所述主编程模块102提供行编译地址、实际编程时间以及编程数据；所述编程信息信号A还适于产生控制所述冗余编程模块103操作的第二编程信息信号A2，所述第二编程信息信号A2适于向所述冗余编程模块103提供行编译地址、实际编程时间以及编程数据。
本实施例中，所述第一编程信息信号A1适于传输至主编程模块102的第一编程信息信号A11；所述第二编程信息信号A2适于传输至冗余编程模块103的冗余编程信息信号A21。
需要说明的是，在其他实施例中，所述编程控制信号还能够仅包括编程信息信号，即仅包括实际编程时间、编程数据以及行编译地址，重置信号、外部编程使能信号、外部读取控制信号以及外部编程进入信号可以由逻辑控制模块自身提供。
所述主编程模块102包括Efuse阵列单元，所述冗余编程模块103包括Efuse阵列单元，且所述主编程模块102与所述冗余编程模块103相同。具体到本实施例中，所述主编程模块102与所述冗余编程模块103的结构相同，以使在相同的输入信号条件下，所述主编程模块102与所述冗余编程模块103实现相同的功能。在其他实施例中，所述主编程模块与冗余编程模块的结构还可以不同，保证在相同的输入信号条件下，所述主编程模块与所述冗余编程模块能够实现相同的功能即可。
本实施例中，所述主输入信号包括：第一编程信息信号A11、第一编程使能信号PGMEN11、第一进入编程信号AEN11以及第一编程读取信号RDEN11。所述主编程模块102适于接收所述逻辑控制模块101产生的行编译地址，通过所述第一编程信息信号A11获得，以获知对主编程模块102进行操作的位置。
参考图5，图5为本实施例提供的主编程模块的功能框图。
所述主编程模块102包括：编程单元30，所述编程单元30适于在接收所述主输入信号后进入编程状态；与所述编程单元30相连的第二读取单元31，所述第二读取单元31适于，在所述编程单元30结束编程后，读取所述编程单元30的状态；与所述第二读取单元31相连的第二判断单元32，所述第二判断单元32适于接收读取的第二读取单元31的状态，并判断所述编程单元30是否编程成功；与所述第二判断单元32相连的输出单元33，所述输出单元33适于向所述逻辑控制模块101反馈主输出信号D11。
为了避免在进行检测前所述主编程模块102已经进行过编程，本实施例中，所述主编程模块102还包括：与所述编程单元30相连的第一读取单元34，所述第一读取单元34适于，在接收到所述主输入信号后，读取所述编程单元30的状态；与所述第一读取单元34以及输出单元33相连的第一判断单元35，所述第一判断单元35适于接收读取的第一读取单元34的状态，并判断所述编程单元30是否进行过编程，当进行过编程时结束对所述主编程模块的操作，当未进行过编程时，所述编程单元30进入编程状态。
本实施例中，所述主编程模块102还适于：接收所述逻辑控制模块101提供的行编译地址；并依次对所述行编译地址对应的列编程地址的每一列进行操作，以获知所述主编程模块102在所述行编译地址的所有列编程地址是否编程成功。
所述主输出信号D11用于标示所述主编程模块102是否编程成功。本实施例中，所述第一判断单元35判断所述编程单元30进行过编程，或者，所述第二判断单元32判断所述编程单元30编程成功时，所述主输出信号D11标示所述主编程模块102编程成功；所述第一判断单元35判断所述编程单元30未进行过编程，且所述第二判断单元32判断所述编程单元30编程失败时，所述主输出信号D11标示所述主编程模块102编程失败。
其中，所述主输出信号D11适于传输至逻辑控制模块101的第一反馈信号D1，且逻辑控制模块101基于第一反馈信号D1和冗余输出模块103反馈的第二反馈信号D2输出编程结果D。
需要说明的是，当所述主编程模块102处于读取状态或编程状态时，所述冗余编程模块103处于休眠状态。也就是说，当所述主编程模块102处于读取状态或编程状态时，所述逻辑控制模块101不会产生使冗余编程模块进行操作的冗余输入信号。
所述逻辑控制模块101在接收所述主编程模块102反馈的主输出信号D11，并在检测到所述主编程模块102编程失败时，产生控制所述冗余编程模块103操作的冗余输入信号。本实施例中，所述冗余输入信号包括前述的：第二编程使能信号PGMEN2，第二进入编程信号AEN2，第二编程读取信号RDEN2，第二编程信息信号A2。
参考图6，图6为本实施例提供的冗余编程模块的功能框图。
所述冗余编程模块103包括冗余编程单元40，所述冗余编程单元40适于，在接收到所述冗余输入信号后进入编程状态；所述冗余编程模块103还包括：
与所述冗余编程单元40相连的冗余读取单元41，所述冗余读取单元41适于在所述冗余编程单元40结束编程后，读取所述冗余编程单元40的状态；与所述冗余读取单元41相连的冗余判断单元42，所述冗余判断单元42适于接收读取的所述冗余读取单元41的状态，并判断所述冗余编程单元40是否编程成功；与所述冗余判断单元42相连的冗余输出单元43，所述冗余输出单元42适于向所述逻辑控制模块101反馈冗余输出信号D21。
所述冗余输出信号D21用于标示所述冗余编程模块103是否编程成功。本实施例中，所述冗余判断单元42判断所述冗余编程单元40编程成功时，所述冗余输出信号D21标示所述冗余编程模块103编程成功；所述冗余判断单元42判断所述冗余编程单元40编程失败时，所述冗余输入信号D21标示所述冗余编程模块103编程失败。
其中，所述冗余输出信号D21适于传输至逻辑控制模块101的第二反馈信号D2，且逻辑控制模块101基于所述第一反馈信号D1和所述第二反馈信号D2输出编程结果D。
本实施例提供的电可编程熔丝***，包括与主编程模块以及冗余编程模块耦接的逻辑控制模块，所述逻辑控制模块产生控制主编程模块进行编程的主输入信号，并当检测到主编程模块编程失败时，基于所述主编程模块反馈的主输出信号产生控制冗余编程模块操作的冗余输入信号，使冗余编程模块进入编程状态。因此对本发明提供的电可编程熔丝***进行测试时，使用者仅需通过逻辑控制模块输入编程控制信号，能够使得主编程模块以及冗余编程模块相应进入编程状态，使用者无需分别向所述主编程模块输入主编程控制信号、向冗余编程模块输入冗余编程控制信号，因此减小了主编程控制信号或冗余编程控制信号出错的概率，简化了输入编程控制信号的难度，进而避免了对电可编程熔丝***进行测试时由于输入信号出错而造成的误判，提高了电可编程熔丝***的良率。
相应的，本发明还提供一种电可编程熔丝***的测试方法，参考图7，图7为本发明实施例提供的对电可编程熔丝***进行测试的流程示意图，包括：
步骤S10、接收编程控制信号；
所述编程控制信号由逻辑控制模块提供，包括编程信息信号，如行编译地址、实际编程时间以及编程数据；所述编程控制信号还包括：重置信号、外部时钟信号、外部编程使能信号、外部进入编程信号、外部编程读取信号。
本实施例中，所述编程控制信号均由外部输入至逻辑控制模块内。在其他实施例中，所述编程控制信号中的部分信号或全部信号还能够由逻辑控制模块内部产生。
参考图8，图8为本发明实施例提供的编程控制信号中重置信号RESET、外部时钟信号CLK、外部编程使能信号PGMEN、外部编程信息信号A的时序图。所述外部编程使能信号PGMEN由低变高的前两个时钟周期TCLK为确认时间，所述确认时间适于避免误进入编程状态；所述外部编程使能信号PGMEN的第三个时钟上升沿时，通过所述编程控制信号输入实际编程时间T，所述实际编程时间为主编程模块或冗余编程模块实际的编程时间；在所述外部编程使能信号PGMEN的第四个时钟上升沿，通过所述编程控制信号输入行编译地址addr；在所述外部编程使能信号PGMEN的第五个时钟上升沿，通过所述编程控制信号输入编程数据data。
步骤S20、根据所述编程控制信号产生控制主编程模块操作的主输入信号，所述主编程模块进入编程状态。
本实施例中，在所述主编程模块进入编程状态之前，所述主输入信号控制所述主编程模块进行的操作还包括以下步骤：
步骤S11、所述主编程模块进入读取状态，读取所述主编程模块的状态；
在读取所述主编程模块的状态后，进入步骤S12、判断所述主编程模块是否进行过编程。图7在以Y表示进行过编程，以N表示未进行过编程。当检测到所述主编程模块进行过编程状态时，结束对所述主编程模块的操作，进入到后续的步骤S40、输出编程结果，接着，进行步骤S00、结束对电可编程熔丝***的操作；当检测到所述主编程模块未进行过编程时，进入步骤S20、所述主编程模块进入编程状态。
步骤S30、接收所述主编程模块反馈的主输出信号，并判断所述主编程模块是否编程成功。图7中以Y表示编程成功，以N表示编程失败。
所述主输出信号用于标示所述主编程模块是否编程成功。本实施例中，在所述主编程模块结束编程状态后、判断所述主编程模块是否编程成功前，读取所述主编程模块的状态；并基于所述读取的主编程模块的状态，获取所述主编程模块反馈的主输出信号。
当检测到所述主编程模块编程成功时，进入步骤S40、输出编程结果。
具体的，检测反馈的主输出信号，当所述主输出信号标示所述主编程模块编程成功时，所述编程结果标示所述电可编程熔丝***编程成功。本实施例中，所述主输出信号反馈至逻辑控制模块，且所述逻辑控制模块基于所述主输入信号输出编程结果。
当检测到所述主编程模块编程失败时，进入步骤S50、产生控制冗余编程模块操作的冗余输入信号，所述冗余编程模块进入编程状态。
具体的，检测反馈的主输出信号，当所述主输出信号标示所述主编程模块编程失败时，所述主输出信号反馈至逻辑控制模块，且所述逻辑控制模块基于所述主输出信号产生控制冗余编程模块操作的冗余输入信号，使所述冗余编程模块进入编程状态。
接收所述冗余编程模块反馈的冗余输出信号，并进入步骤S40、输入编程结果；接着，进入步骤S00、结束对电可编程熔丝***的操作。
其中，所述冗余输出信号用于标示所述冗余编程模块是否编程成功，所述编程结果用于标示所述电可编程熔丝***是否编程成功。所述冗余编程模块在结束编程状态后，读取所述冗余编程模块的状态，并基于所述读取的冗余编程模块的状态，获取所述冗余编程模块反馈的冗余输出信号。
所述冗余输出信号反馈至逻辑控制模块，所述逻辑控制模块基于获得的冗余输出信号输出编程结果。
本实施例中，所述主输出信号标示所述主编程模块编程成功时，或者，所述主输出信号标示所述主编程模块进行过编程时，或者，所述冗余输出信号标示所述冗余编程模块编程成功时，所述编程结果标示所述电可编程熔丝***编程成功。
本实施例中，所述测试方法还包括，输出外部标识信号，所述外部标识信号适于标示所述主编程模块的编程状态以及冗余编程模块的编程状态。以采用二进制作为外部标识信号为例，当检测到所述主编程模块进行过编程时，输出的外部标识信号为2’b01(参考图9)；当检测到所述主编程模块编程成功时，输出的外部标识信号为2’b10(参考图9)；当检测到所述冗余编程模块编程失败时，输出的外部标识信号为2’b11(参考图9)。
所述测试方法还包括，输出握手信号，所述握手信号适于标识所述电可编程熔丝***是否处于编程状态。当所述握手信号标识所述电可编程熔丝***处于编程状态时，不接收任何编程控制信号。由于主编程模块包括efuse阵列，且efuse阵列呈多行多列的方式排布，因此所述编程控制信号包括行编译地址，所述行编译地址指定对主编程模块中efuse阵列的某一行进行测试，包括对所述主编程模块中efuse阵列某一行的所有列进行测试。具体的，所述主输入信号信号所述编程单元进行的操作包括：对指定编程地址的操作，所述指定编程地址为行编译地址的第n列编程地址，所述对指定编程地址的操作包括：
使所述主编程模块在所述指定编程地址进入编程状态；在所述主编程模块在所述指定编程地址结束编程状态后，判断所述主编程模块在所述指定编程地址是否编程成功；
当检测到所述主编程模块在所述指定编程地址编程成功时，输出编程结果；
当检测到所述主编程模块在所述指定编程地址编程失败时，所述主编程模块反馈的主输出信号适于使冗余编程模块接收到冗余输入信号，所述冗余编程模块在所述指定编程地址进入编程状态。
由于需要对主编程模块的行编译地址对应的所有列编程地址进行测试，因此所述测试方法还包括：
判断所述第n列编程地址是否为第N列编程地址，N为编程地址的最大列；
当n<N时，控制所述主编程模块对所述行编译地址的第n+1列编程进行所述对指定编程地址的操作；
当n＝N时，控制所述主编程模块结束对所述行编译地址的操作。
以下将以具体实施例对本发明提供的对电可编程熔丝***进行测试的方法进行说明。参考图9，图9为本发明实施例提供的对电可编程熔丝***指定行编译地址进行测试的流程示意图。
以采用逻辑控制模块提供编程控制信号、且行编译地址的编程地址共有8列编程地址为例，列编程地址的最大列为7，所述对电可编程熔丝***进行测试的方法包括：
步骤S01、设置重置信号，重置逻辑控制模块的所有信号。
本实施例中，以重置信号为低电平重置为例，设置重置信号为0。
步骤S02、设置外部编程使能信号为高电平，通过编程控制信号输入实际编程时间、行编译地址以及编程数据。
本实施例中，以进行8位数据编程为例。
步骤S03、设置列编程地址。
本实施例中，以所述列编程地址为3位列编程地址为例。设置列编程地址为第0列编程地址，因此后续将对所述行编译地址的第0例编程地址进行对指定编程地址的操作。
步骤S04、读取主编程模块的状态，判断所述主编程模块是否进行过编程。图9中，以Y表示进行过编程，以N表示未进行过编程。
具体的，读取所述主编程模块在所述行编译地址的第0例编程地址的状态，基于所述读取的状态，判断所述主编程模块是否进行过编程。
根据所述主编程模块反馈至逻辑控制模块的主输出信号，判断所述主编程模块是否进行过编程。本实施例中，以所述主输出信号为1时，标示所述主编程模块进行过编程；以所述主输出信号不为1时，标示所述主编程模块未进行过编程。在其他实施例中，还能够以所述主输出信号为其他参考值，作为判断所述主编程模块是否进行过编程的标准，例如，当所述主输出信号为2时，标示所述主编程模块进行过编程，当所述主输出信号不为2时，标示所述主编程模块未进行过编程。
当检测到所述主编程模块进行过编程时，所述外部标识信号输出2’b01，标示所述主编程模块在所述行编译地址的第0列编程地址进行过编程，相应的所述电可编程熔丝***在所述行编译地址的第0列编程地址的状态为符合要求。同时，进入步骤S00、判断列编程地址的列是否为7。
当检测到所述列编程地址的列为7时，进入步骤S000、结束对所述行编译地址的8位数据编程。当检测到所述列编程地址的列不为7时，经由步骤S13返回步骤S03，步骤S13为、设置所述列编程地址的列为在检测到的列编程地址的列基础上加1。
当检测到所述主编程模块未进行过编程时，进入步骤S05、对所述主编程模块进行编程。
具体的，对所述主编程模块在行编译地址的第0列编程地址进行编程。
接着，进入步骤S06、读取所述主编程模块的状态，判断所述主编程模块是否编程成功。图9中，以Y表示编程成功，以N表示编程失败。
具体的，读取所述主编程模块在行编译地址的第0列编程地址的状态。本实施例中，以所述主输出信号为1时，标示所述主编程模块编程成功；以所述主输出信号不为1时，标示所述主编程模块编程失败。
当检测到所述主编程模块编程成功时，所述外部标识信号输出2’b10，相应的所述电可编程熔丝***在所述行编译地址的第0列编程地址的状态为符合要求。同时，进入步骤S00、判断所述列编程地址的列是否为7。当检测到所述列编程地址的列为7时，进入步骤S000、结束对所述行编译地址的8位数据编程。当检测到所述列编程地址的列不为7时，经由步骤S13返回步骤S03，步骤S13为、设置所述列编程地址的列为在检测到的列编程地址的列基础上加1。
当检测到所述主编程模块编程失败时，进入步骤S07、对所述冗余编程模块进行编程。
具体的，对所述冗余编程模块在行编译地址的第0列编程地址进行编程。
接着，进入步骤S08、读取所述冗余编程模块的状态，并判断所述冗余编程模块是否编程成功。
具体的，读取所述主编程模块在行编译地址的第0列编程地址的状态。本实施例中，以所述冗余输出信号为1时，标示所述冗余编程模块编程成功；以所述冗余输出信号不为1时，标示所述冗余编程模块编程失败。
当检测到所述冗余编程模块编程失败时，所述外部标识信号输出2’b11，相应的所述电可编程熔丝***在所述行编译地址的第0列编程地址的状态为不符合要求，且返回步骤S00。当检测到所述冗余编程模块编程成功时，相应的所述电可编程熔丝***在所述行编译地址的第0列编程地址的状态为符合要求，且返回步骤S00。
重复上述步骤，直至判断列编程地址的列为最大列7时，进入步骤S000、结束对所述行编译地址的8位数据编程。
本实施例中提供的测试方法，使用者只需要输入编程控制信号，例如实际编程时间、编程数据和行编译地址后，所述逻辑控制模块会自动产生主编程模块所需的主编程控制信号，且依据主编程模块的状态自动产生冗余编程模块所需的冗余编程控制信号，直至完成对所述主编程模块在行编译地址状态的检测，降低了使用者对编程控制信号输入的难度，使得对电可编程熔丝***进行测试时需要输入的编程控制信号得到了简化，避免由于使用者对编程控制信号输入的误差而造成对电可编程熔丝***的误判，提高了测试电可编程熔丝***的良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种电可编程熔丝***，其特征在于，包括：
逻辑控制模块、分别与所述逻辑控制模块耦接的主编程模块以及冗余编程模块；
所述逻辑控制模块，适于输入编程控制信号，根据所述编程控制信号产生控制主编程模块操作的主输入信号；以及接收所述主编程模块反馈的主输出信号，并在检测到所述主编程模块编程失败时，产生控制所述冗余编程模块操作的冗余输入信号；还适于输出编程结果，所述编程结果基于所述主输出信号或所述冗余编程模块反馈的冗余输出信号获得，用于标示所述电可编程熔丝***是否编程成功；
所述主编程模块，适于接收所述主输入信号，并进入编程状态；以及向所述逻辑控制模块反馈主输出信号，所述主输出信号用于标示所述主编程模块是否编程成功；
所述冗余编程模块，适于接收所述冗余输入信号，并进入编程状态；以及向所述逻辑控制模块反馈冗余输出信号，所述冗余输出信号用于标示所述冗余编程模块是否编程成功。
2.如权利要求1所述的电可编程熔丝***，其特征在于，所述主编程模块包括Efuse阵列单元，所述冗余编程模块包括Efuse阵列单元，且所述主编程模块与冗余编程模块相同。
3.如权利要求1所述的电可编程熔丝***，其特征在于，所述主编程模块包括编程单元，所述编程单元适于在接收所述主输入信号后进入编程状态；所述主编程模块还包括：
与所述编程单元相连的第二读取单元，所述第二读取单元适于，在所述编程单元结束编程后，读取所述编程单元的状态；
与所述第二读取单元相连的第二判断单元，所述第二判断单元适于接收读取的所述第二读取单元的状态，并判断所述编程单元是否编程成功；
与所述第二判断单元相连的输出单元，所述输出单元适于向所述逻辑控制模块反馈主输出信号。
4.如权利要求3所述的电可编程熔丝***，其特征在于，所述主编程模块还包括：
与所述编程单元相连的第一读取单元，所述第一读取单元适于，在接收到所述主输入信号后，读取所述编程单元的状态；
与所述第一读取单元以及输出单元相连的第一判断单元，所述第一判断单元适于接收读取的所述第一读取单元的状态，并判断所述编程单元是否进行过编程，当进行过编程时结束对主编程模块的操作，当未进行过编程时，所述编程单元进入编程状态。
5.如权利要求1所述的电可编程熔丝***，其特征在于，所述冗余编程模块包括冗余编程单元，所述冗余编程单元适于，在接收到冗余输入信号后进入编程状态；所述冗余编程模块还包括：
与所述冗余编程单元相连的冗余读取单元，所述冗余读取单元适于在所述冗余编程单元结束编程后，读取所述冗余编程单元的状态；
与所述冗余读取单元相连的冗余判断单元，所述冗余编程单元适于接收读取的所述冗余读取单元的状态，并判断所述冗余编程单元是否编程成功；
与所述冗余判断单元相连的冗余输出单元，所述冗余输出单元适于向所述逻辑控制模块反馈冗余输出信号。
6.如权利要求1所述的电可编程熔丝***，其特征在于，所述主编程模块还适于：接收所述逻辑控制模块提供的行编译地址。
7.如权利要求6所述的电可编程熔丝***，其特征在于，所述主编程模块还适于：依次对所述行编译地址对应的列编程地址的每一列进行操作，以获知所述主编程模块在所述行编译地址的所有列编程地址是否编程成功。
8.如权利要求1所述的电可编程熔丝***，其特征在于，所述主输出信号标示主编程模块为编程成功，或者，所述冗余输出信号标示冗余编程模块为编程成功时，输出的所述编程结果标示电可编程熔丝***编程成功。
9.如权利要求1所述的电可编程熔丝***，其特征在于，所述编程控制信号包括：实际编程时间以及编程数据。
10.如权利要求1所述的电可编程熔丝***，其特征在于，所述逻辑控制模块还适于，输出外部标识信号，所述外部标识信号适于标识所述主编程模块的编程状态以及冗余编程模块的编程状态；所述逻辑控制模块还适于，输出握手信号，所述握手信号适于标识电可编程熔丝***是否处于编程状态。
11.一种电可编程熔丝***的测试方法，其特征在于，包括：
接收编程控制信号；
根据所述编程控制信号产生控制主编程模块操作的主输入信号，所述主编程模块进入编程状态；
接收所述主编程模块反馈的主输出信号，并判断所述主编程模块是否编程成功，所述主输出信号用于标示所述主编程模块是否编程成功；
当检测到所述主编程模块编程成功时，输出编程结果；
当检测到所述主编程模块编程失败时，产生控制冗余编程模块操作的冗余输入信号，所述冗余编程模块进入编程状态；
接收所述冗余编程模块反馈的冗余输出信号，并输出编程结果，其中，所述冗余输出信号用于标示所述冗余编程模块是否编程成功，所述编程结果用于标示所述电可编程熔丝***是否编程成功。
12.如权利要求11所述的测试方法，其特征在于，在所述主编程模块进入编程状态之前，所述主输入信号控制所述主编程模块进行的操作还包括：
所述主编程模块进入读取状态，读取所述主编程模块的状态，并判断所述主编程模块是否进行过编程；
当检测到所述主编程模块进行过编程时，结束对所述主编程模块的操作；
当检测到所述主编程模块未进行过编程时，使所述主编程模块进入编程状态。
13.如权利要求12所述的测试方法，其特征在于，在所述主编程模块结束编程状态后、判断所述主编程模块是否编程成功前，读取所述主编程模块的状态；基于所述读取的主编程模块的状态，获取所述主编程模块反馈的主输出信号。
14.如权利要求11所述的测试方法，其特征在于，所述冗余编程模块在结束编程状态后，读取所述冗余编程模块的状态，并基于所述读取的冗余编程模块的状态，获取所述冗余编程模块反馈的冗余输出信号。
15.如权利要求11所述的测试方法，其特征在于，所述主输出信号标示所述主编程模块编程成功时，或者，所述冗余输出信号标示所述冗余编程模块编程成功时，所述编程结果标示所述电可编程熔丝***编程成功。
16.如权利要求11所述的测试方法，其特征在于，所述编程控制信号包括行编译地址；所述主输入信号控制所述主编程模块进行的操作包括，对指定编程地址的操作，所述指定编程地址为行编译地址的第n列编程地址，所述对指定编程地址的操作包括：
使所述主编程模块在所述指定编程地址进入编程状态；在所述主编程模块在所述指定编程地址结束编程状态后，判断所述主编程模块在所述指定编程地址是否编程成功；
当检测到所述主编程模块在所述指定编程地址编程成功时，输出编程结果；
当检测到所述主编程模块在所述指定编程地址编程失败时，所述主编程模块反馈的主输出信号适于使冗余编程模块接收到冗余输入信号，所述冗余编程模块在所述指定编程地址进入编程状态。
17.如权利要求16所述的测试方法，其特征在于，所述方法还包括：
判断所述第n列编程地址是否为第N列编程地址，N为编程地址的最大列；
当n<N时，控制所述主编程模块对所述行编译地址的第n+1列编程进行所述对指定编程地址的操作；
当n＝N时，控制所述主编程模块结束对所述行编译地址的操作。
18.如权利要求11所述的测试方法，其特征在于，所述主输入信号以及冗余输入信号由逻辑控制模块提供，且所述主输出信号以及冗余输出信号反馈至逻辑控制模块；所述逻辑控制模块基于所述主输出信号或冗余输出信号输出编程结果。
19.如权利要求11所述的测试方法，其特征在于，所述编程控制信号还包括外部编程使能信号，所述外部编程使能信号由低电平变高电平的前两个时钟周期为确认时间，所述确认时间适于避免误进入编程状态；所述外部编程使能信号的第三个时钟上升沿，通过所述编程控制信号输入实际编程时间，所述实际编程时间为主编程模块或冗余编程模块实际的编程时间；在所述外部编程使能信号的第四个时钟上升沿，通过所述编程控制信号输入行编译地址；在所述外部编程使能信号的第五个时钟上升沿，通过所述编程控制信号输入编程数据。
20.如权利要求11所述的测试方法，其特征在于，还包括：输出外部标识信号，所述外部标识信号适于标识所述主编程模块的编程以及冗余编程模块的编程。
CN201610274388.3A 2016-04-28 2016-04-28 电可编程熔丝***及其测试方法 Active CN107342108B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610274388.3A CN107342108B (zh) 2016-04-28 2016-04-28 电可编程熔丝***及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610274388.3A CN107342108B (zh) 2016-04-28 2016-04-28 电可编程熔丝***及其测试方法

Publications (2)

Publication Number Publication Date
CN107342108A CN107342108A (zh) 2017-11-10
CN107342108B true CN107342108B (zh) 2020-12-25

Family

ID=60221668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610274388.3A Active CN107342108B (zh) 2016-04-28 2016-04-28 电可编程熔丝***及其测试方法

Country Status (1)

Country Link
CN (1) CN107342108B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108665934B (zh) * 2017-04-01 2021-02-12 中芯国际集成电路制造(上海)有限公司 对efuse进行编程的装置及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444796A (zh) * 2000-06-26 2003-09-24 微芯片技术公司 利用非易失性存储器对运放偏移电压和静电流的数字微调
KR100648281B1 (ko) * 2005-01-14 2006-11-23 삼성전자주식회사 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치
US7490274B2 (en) * 2003-04-29 2009-02-10 Infineon Technologies Ag Method and apparatus for masking known fails during memory tests readouts
CN101833992A (zh) * 2010-05-11 2010-09-15 中国科学院上海微***与信息技术研究所 具有冗余存储单元的相变随机存储器***
CN102165533A (zh) * 2008-09-30 2011-08-24 株式会社半导体能源研究所 半导体存储器件
CN102932609A (zh) * 2012-10-15 2013-02-13 清华大学 一种基于快闪存储器的图像传感器的数据读取方法
CN105336374A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 存储阵列、存储器及编程、无冗余和冗余读取、操作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444796A (zh) * 2000-06-26 2003-09-24 微芯片技术公司 利用非易失性存储器对运放偏移电压和静电流的数字微调
US7490274B2 (en) * 2003-04-29 2009-02-10 Infineon Technologies Ag Method and apparatus for masking known fails during memory tests readouts
KR100648281B1 (ko) * 2005-01-14 2006-11-23 삼성전자주식회사 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치
CN102165533A (zh) * 2008-09-30 2011-08-24 株式会社半导体能源研究所 半导体存储器件
CN101833992A (zh) * 2010-05-11 2010-09-15 中国科学院上海微***与信息技术研究所 具有冗余存储单元的相变随机存储器***
CN102932609A (zh) * 2012-10-15 2013-02-13 清华大学 一种基于快闪存储器的图像传感器的数据读取方法
CN105336374A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 存储阵列、存储器及编程、无冗余和冗余读取、操作方法

Also Published As

Publication number Publication date
CN107342108A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
US5841711A (en) Semiconductor memory device with redundancy switching method
CN100419916C (zh) 有多余备份功能的电保险丝单元及其多余备份的方法
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JP2006012367A (ja) 不揮発性半導体記憶装置
WO2006081168A1 (en) Automated tests for built-in self test
WO2008131347A1 (en) Jtag controlled self-repair after packaging
US7512001B2 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
JP2009245573A (ja) 外部ピンを通じてワードライン電圧を出力する半導体メモリ装置及びその電圧測定方法
US20080049514A1 (en) Memory device with a managing microprocessor system and an architecture of fail search and automatic redundancy
US8259484B2 (en) 3D chip selection for shared input packages
US20140063894A1 (en) E-fuse array circuit and programming method of the same
KR100426909B1 (ko) 반도체 장치
US7372750B2 (en) Integrated memory circuit and method for repairing a single bit error
JP2003338197A (ja) 消去／プログラミングに不具合を生じた不揮発性メモリ装置の自己修復方法およびそれに関する不揮発性メモリ装置
CN107342108B (zh) 电可编程熔丝***及其测试方法
KR102019567B1 (ko) 반도체 기억장치 및 이의 동작 설정 방법
US7206237B2 (en) Apparatus and method for testing a memory device with multiple address generators
US20090296496A1 (en) Method and circuit for testing a multi-chip package
KR102389722B1 (ko) 반도체 메모리 장치
US20080175079A1 (en) Test scheme for fuse circuit
JPH07296599A (ja) 不揮発性半導体メモリ
US7299447B2 (en) Method of testing a mapping of an electrical circuit
US6971055B2 (en) Method for verifying the accuracy of bit-map memory test programs
US11984176B2 (en) Method and apparatus of testing word line to detect fault after repair
US12002536B2 (en) Sensing module, memory device, and sensing method applied to identify un-programmed/programmed state of non-volatile memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant