KR100621636B1 - 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치 - Google Patents

워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치 Download PDF

Info

Publication number
KR100621636B1
KR100621636B1 KR1020050046898A KR20050046898A KR100621636B1 KR 100621636 B1 KR100621636 B1 KR 100621636B1 KR 1020050046898 A KR1020050046898 A KR 1020050046898A KR 20050046898 A KR20050046898 A KR 20050046898A KR 100621636 B1 KR100621636 B1 KR 100621636B1
Authority
KR
South Korea
Prior art keywords
voltage
program
circuit portion
circuit
word line
Prior art date
Application number
KR1020050046898A
Other languages
English (en)
Inventor
김무성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050046898A priority Critical patent/KR100621636B1/ko
Priority to US11/321,282 priority patent/US7345923B2/en
Priority to JP2006129341A priority patent/JP5129933B2/ja
Priority to DE102006024116.9A priority patent/DE102006024116B4/de
Application granted granted Critical
Publication of KR100621636B1 publication Critical patent/KR100621636B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성 플래시 메모리 장치에 관한 것이다. 증가형 스텝 펄스 전압을 생성하는 워드 라인 전압 발생 회로 및 불 휘발성 메모리 장치는 상기 프로그램 전압에 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함한다. 상기 제 3 회로부의 저항값 설정에 의해 상기 프로그램 스텝 코드의 변경 없이 상기 프로그램 전압의 증가분을 임의의 값으로 다르게 설정할 수 있다. 또한, 상기 제 1 회로부와 상기 제 3 회로부는 대칭되는 구성을 가지고, 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 특정 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 스타트 프로그램 전압 또는 타겟 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값으로 다르게 설정할 수 있다. 본 발명에 의하면, 오버 프로그램이나 언더 프로그램의 문제 없이 또한 프로그램 스텝 코드의 변경 없이 프로그램 전압의 증가분을 임의의 값으로 설정 가능하다.
증가형 스텝 펄스, 스위치 세트, 워드 라인 전압, 전압 분배기

Description

워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성 메모리 장치{WORD LINE VOLTAGE GENERATION CIRCUIT AND NON-VOLATILE MEMORY DEVICE WITH THE SAME}
도 1은 증가형 스텝 펄스 프로그램 방법을 이용하는 경우의 워드 라인 전압 변화를 나타낸 도면;
도 2a는 도 1의 워드 라인 전압의 증가분을 작게 변경할 경우의 워드 라인 전압 변화를 나타낸 도면;
도 2b는 도 1의 워드 라인 전압의 증가분을 크게 변경할 경우의 워드 라인 전압 변화를 나타낸 도면;
도 3은 본 발명에 따른 불 휘발성 메모리 장치의 개략적인 블록도;
도 4는 도 3에 도시된 워드 라인 전압 발생 회로의 개략적인 블록도;
도 5는 본 발명의 실시예에 따른 도 4에 도시된 전압 분배기의 예시적인 회로도;
도 6은 본 발명의 다른 실시예에 따른 도 4에 도시된 전압 분배기의 예시적인 회로도;
도 7은 본 발명의 또 다른 실시예에 따른 도 4에 도시된 전압 분배기의 예시적인 회로도;
도 8a 및 도 8b는 본 발명에 따라 스타트 프로그램 전압을 고정된 값으로 유 지하면서 워드 라인 전압의 증가분을 다르게 하는 경우의 워드 라인 전압 변화를 나타낸 도면;
도 9a 및 도 9b는 본 발명에 따라 타겟 프로그램 전압을 고정된 값으로 유지하면서 워드 라인 전압의 증가분을 다르게 하는 경우의 워드 라인 전압 변화를 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
110 : 메모리 셀 어레이 120 : 행 선택 회로
130 : 감지 증폭 및 래치 회로 140 : 데이터 입출력 회로
150 : 패스/페일 체크 회로 160 : 제어 로직
170 : 루프 카운터 180 : 디코더
190 : 워드 라인 전압 발생 회로 200 : 컨트롤러
210: 챠지 펌프 220 : 전압 분배기
230 : 기준 전압 발생기 240 : 비교기
250 : 발진기 260 : 클럭 드라이버
270 : 챠지 펌프 제어기
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성 플래시 메모리 장치에 관한 것이다.
플래시 메모리 장치는 일반적으로, 플로팅 게이트 트랜지스터로 구성된 메모리 셀들의 어레이를 포함한다. 상기 어레이는 플로팅 게이트 트랜지스터들의 스트링들(또는, "낸드 스트링"이라 불림)을 포함하며, 각 플로팅 게이트 트랜지스터는 각 스트링 내에 배열되는 스트링 선택 트랜지스터와 그라운드 선택 트랜지스터 사이에 직렬 연결된다. 그리고 복수 개의 워드 라인들이 상기 낸드 스트링들에 교차하도록 배열되며, 각 워드 라인은 각 낸드 스트링의 대응하는 플로팅 게이트 트랜지스터의 제어 게이트에 연결된다. 초기에, 상기 플로팅 게이트 트랜지스터들, 즉, 메모리 셀들은, 예를 들면, -3V의 전압을 갖도록 소거된다. 메모리 셀을 프로그램하기 위해서, 소정 시간 동안 선택된 메모리 셀의 워드 라인으로 고전압, 예를 들면, 20V를 인가한다. 상기 선택된 메모리 셀이 더 높은 문턱 전압으로 변화되는 반면에, 나머지 선택되지 않은 메모리 셀들의 문턱 전압들은 변화되지 않는다.
상기 프로그램 동작 동안 프로그램 금지된 메모리 셀이 프로그램되는 '프로그램 디스터브'를 방지하기 위해서 "증가형 스텝 펄스 프로그램"(incremental step pulse programming(ISPP)) 방법을 사용한다. 이 방법에 의하면 선택 워드 라인에 인가될 프로그램 전압(Vpgm)은 반복되는 프로그램 루프 동안 최소 전압에서 최대 전압까지 단계적으로 증가, 즉 △Vpgm의 전압만큼 증가하는 일정폭의 펄스 형태를 가진다. 따라서 급작스런 프로그램 전압의 상승에 의한 프로그램 디스터브를 방지한다. 또한, 프로그램될 메모리 셀의 문턱 전압 분포의 폭을 조밀하게 만들어 주게 되며, 문턱 전압 산포를 정확하게 제어할 수 있다. ISPP 방식에 따라 프로그램 전압을 생성하는 회로들이 U.S. patent No. 5,642,309에 "AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"라는 제목으로 게재되어 있다.
도 1은 일반적인 ISPP 스킴을 이용한 프로그램 방법에 따른 워드 라인 전압 변화를 보여주는 도면이다. 워드 라인 전압과 프로그램 전압은 본 발명에서 동일한 뜻으로 사용된다. 첫 번째 프로그램 루프의 프로그램 전압을 스타트 프로그램 전압(Vpgm1)이라 하고, m 번째 프로그램 루프의 프로그램 전압을 타겟 프로그램 전압(VpgmM)이라 한다. 도 1에 도시된 바와 같이, 프로그램 전압(Vpgm)은 프로그램 사이클의 프로그램 루프들이 반복됨에 따라 스타트 프로그램 전압(Vpgm1)에서 시작하여 정해진 프로그램 전압의 증가분(△Vpgm) 만큼 단계적으로 증가한다. 프로그램되는 셀의 문턱 전압이 목표로 하는 셀의 문턱 전압 범위 내에 들면, 그 셀은 프로그램된 것으로 판별된다. 프로그램되지 않은 셀이 있으면 프로그램 루프는 계속 증가하며, 모든 셀이 프로그램된 것으로 판명되면 프로그램 루프는 중단된다. 정해진 최대 프로그램 횟수 내에 모든 셀이 프로그램되지 않으면 그 블럭은 프로그램 실패로 판단한다.
최근 메모리 장치의 소형화, 고집적화와 아울러 사용자들의 요구 또한 다양해지고 있다. 어떤 사용자들은 빠르게 프로그래밍 되는 메모리 장치를 원하며, 프로그램된 메모리 셀의 문턱 전압 산포도를 중요시하는 사용자도 있다. 프로그램 동작이 진행됨에 따라 프로그램되는 셀의 문턱 전압은 각 프로그램 루프에서 정해진 증가분(△Vpgm)만큼 증가하게 된다. 따라서, 프로그램된 메모리 셀의 문턱 전압 산포도를 향상시키기 위해서는 프로그램 전압의 증가분(△Vpgm)을 작게 하여야 하고, 빠르게 프로그램하기 위해서는 프로그램 전압의 증가분(△Vpgm)을 크게 하여야 한 다. 상기와 같이 사용자들의 요구에 따라 프로그램 전압의 증가분(△Vpgm)을 다르게 설정할 필요성이 있다.
프로그램 전압의 증가분(△Vpgm)을 변경하기 위한 방법으로 프로그램 스텝 코드(Program Step Code)를 변경하는 방법이 있다. 이 방법은 기존의 프로그램 스텝 코드를 변경하여 전압 분배기에서 1 스텝(△R) 씩 증가하던 저항을 2 스텝(2△R) 씩 증가시켜 프로그램 전압의 증가분을 2배 증가시키는 방식이다. 이런 종래의 방식은 프로그램 스텝 코드를 변경하기 위한 별도의 회로가 추가되어야 하므로, 회로 면적이 증가하고 구성이 복잡해진다. 그리고 프로그램 전압의 증가분을 디폴트값의 정수 배로만 변경 가능하다는 단점이 있다. 따라서 다양한 사용자의 요구를 만족시켜 주기 힘들다.
프로그램 스텝 코드의 변경 없이 워드 라인 전압의 증가분(△Vpgm)을 변경할 경우를 도 2a와 도 2b에서 나타내었다. 도면에서 보듯이 워드 라인 전압의 증가분(△Vpgm)을 변경할 경우에 스타트 프로그램 전압 및 타겟 프로그램 전압이 같이 변하게 된다.
도 2a는 워드 라인 전압의 증가분을 작게 설정할 경우 워드 라인 전압 변화를 나타낸 도면이다. 점선으로 나타내어진 전압은 워드 라인 전압의 증가분을 변화시키지 않았을 경우의 워드 라인 전압 변화를 나타낸 것이고, 실선으로 나타내어진 전압은 워드 라인 전압의 증가분을 기존의 △Vpgm에서 (△Vpgm)/K(K는 1보다 큰 실수)로 감소하였을 경우의 워드 라인 전압 변화를 나타낸 것이다. 도 2a에서 보듯이 메모리 셀의 문턱 전압 산포도를 향상시키기 위해서 프로그램 전압의 증가분을 작 게 할 경우, 셀이 목표로 하는 문턱 전압을 가지기 위해서 프로그램 루프가 증가하게 되어 프로그램 스피드가 떨어진다. 또한, 프로그램 전압의 증가분(△Vpgm)이 1/K 배로 작아지면 스타트 프로그램 전압 및 타겟 프로그램 전압이 같이 낮아진다. 도 2a에서 첫 번째 프로그램 루프의 전압인 스타트 프로그램 전압이 Vpgm1에서 Vpgm1′로 낮아졌으며, 제 m 번째 프로그램 루프의 전압인 타겟 프로그램 전압 또한 VpgmM에서 VpgmM′로 낮아졌다. 이것은 셀이 목표로 하는 문턱 전압을 가지기 위해서, 즉 셀이 제대로 프로그램되기 위해서 프로그램 루프가 더 증가하여야 함을 의미한다. 작아진 프로그램 전압의 증가분(△Vpgm)과 낮아진 스타트 프로그램 전압(Vpgm1′) 및 타겟 프로그램 전압(VpgmM′)으로 인해, 프로그램 루프가 증가할 뿐만 아니라, 목표로 하는 문턱 전압 산포의 범위보다 낮은 범위에 프로그램된 메모리 셀의 문턱 전압이 분포하게 된다. 즉 정해진 최대 프로그램 루프에도 셀이 프로그램되지 않는 '언더 프로그램'의 문제가 발생한다.
도 2b는 워드 라인 전압의 증가분을 크게 설정할 경우 워드 라인 전압 변화를 나타낸 도면이다. 점선으로 나타내어진 전압은 워드 라인 전압의 증가분을 변화시키지 않았을 경우의 워드 라인 전압 변화를 나타낸 것이고, 실선으로 나타내어진 전압은 워드 라인 전압의 증가분을 기존의 △Vpgm에서 K*(△Vpgm)(K는 1보다 큰 실수)로 크게 설정하였을 경우의 워드 라인 전압 변화를 나타낸 것이다. ISPP 방식의 프로그램 방법에서 프로그램 스피드를 향상시키기 위해서는 도 2b에서 보듯이 프로그램 전압의 증가분(△Vpgm)을 크게 설정한다. 프로그램 전압의 증가분(△Vpgm)이 커짐에 따라 목표로 하는 문턱 전압을 얻기 위한 프로그램 루프가 감소하여 스피드 는 향상되지만, 프로그램되는 셀의 문턱 전압의 범위는 넓어지게 된다. 더 큰 문제는 프로그램 전압의 증가분(△Vpgm)이 K배로 커짐에 따라 스타트 프로그램 전압(Vpgm1)과 타겟 프로그램 전압(VpgmM)이 같이 커진다는 점이다. 도 2b에서 스타트 프로그램 전압은 Vpgm1에서 Vpgm1″로, 타겟 프로그램 전압은 VpgmM에서 VpgmM″로 증가했다. 증가된 스타트 프로그램 전압(Vpgm1″)과 타겟 프로그램 전압(VpgmM″)으로 인해, 프로그램된 셀의 문턱 전압 산포가 목포로 하는 문턱 전압 산포의 범위보다 더 높은 전압 레벨에서 형성되는 '오버 프로그램'의 문제가 발생한다.
요약하면 다양한 사용자의 요구 사항에 부응하기 위해서 프로그램 스텝 코드의 변경 없이 워드 라인 전압의 증가분을 임의의 값으로 설정할 수 있어야 한다. 또한, 상기 워드 라인 전압의 증가분을 변경할 경우 나타나는 언더 프로그램이나 오버 프로그램의 문제를 방지하기 위해서 스타트 프로그램 전압이나 타겟 프로그램을 일정하게 유지하는 메모리 장치가 요구된다.
본 발명의 목적은 프로그램 스텝 코드를 변경하지 않고, 프로그램 전압의 증가분(△Vpgm)을 임의의 값으로 설정할 수 있는 워드 라인 전압 발생 회로 및 불 휘발성 반도체 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 프로그램 스텝 코드의 변경 없이 스타트 프로그램 전압이 고정된 값을 유지하도록 하면서, 프로그램 전압의 증가분(△Vpgm)을 임의의 값으로 설정할 수 있는 워드 라인 전압 발생 회로 및 불 휘발성 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 프로그램 스텝 코드의 변경 없이 타겟 프로그램 전압이 고정된 값을 유지하도록 하면서, 프로그램 전압의 증가분(△Vpgm)을 임의의 값으로 설정할 수 있는 워드 라인 전압 발생 회로 및 불 휘발성 메모리 장치를 제공하는 것이다.
상술한 제반 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 증가형 스텝 펄스 전압을 생성하는 워드 라인 전압 발생 회로는 상기 프로그램 전압에 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함하며, 상기 제 3 회로부의 저항값 설정에 의해 상기 프로그램 스텝 코드의 변경 없이 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있다.
이 특징에 있어서, 상기 제 3 회로부는 직렬로 연결된 다수의 저항기와 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 3 회로부의 저항값을 다르게 설정 가능하다. 또는 상기 제 3 회로부는 병렬로 연결된 다수의 저항기와 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 3 회로부의 저항값을 다르게 설정 가능하다. 상기 스위치들은 프로그램 사이클이 시작하기 전, 예를 들어 불 휘발성 메모리 장치 제조시에 연결/절단된 퓨즈이다. 또는 상기 스위치는 컨트롤러의 제어를 받아 프로그램 사이클이 시작하기 전에 온/오프된 MOS 트랜지스터이다.
프로그램 사이클의 프로그램 루프에 따른 워드 라인 전압의 증가분은 프로그램 스텝들 사이의 상기 제 2 가변 회로부에서의 저항값 변화율과 상기 제 3 회로부의 저항값 사이의 관계로 결정된다.(수학식 3 참조) 워드 라인 전압의 증가분을 변경하기 위해서는 상기 프로그램 스텝 코드에 의해 제어되는 상기 제 2 가변 회로부에서 저항값의 변화율을 변경시키거나, 상기 제 3 회로부의 저항값을 변경시켜야 한다. 전자의 방식은 프로그램 스텝 코드를 변경하기 위한 별도의 회로가 추가되어야 하며, 워드 라인 전압의 증가분을 디폴트값의 정수 배로만 변경 가능하다는 단점이 있다. 상기 제 3 회로부의 저항값을 변화시키는 후자의 방법은 제 3 회로부의 저항값의 선택에 따라 워드 라인 전압의 증가분을 임의의 값으로 설정할 수 있다. 따라서 본 발명은 상기 스위치의 제어를 통해 상기 제 3 회로부의 저항값을 다양하게 선택함으로써 상기 프로그램 스텝 코드의 변화 없이 워드 라인 전압의 증가분을 임의의 값으로 설정 가능하게 한다.
이 특징에 있어서, 상기 프로그램 전압은 프로그램 사이클의 프로그램 루프가 반복될 때마다 프로그램 사이클 시작 전에 결정된 상기 프로그램 전압의 증가분만큼 단계적으로 증가한다.
이 특징에 있어서, 상기 워드 라인 전압 발생 회로는 클럭 신호에 응답하여 선택된 행에 상기 프로그램 전압을 제공하는 챠지 펌프와; 그리고 상기 분배 전압과 기준 전압을 비교하여 상기 클럭 신호를 발생하는 챠지 펌프 제어기를 더 포함한다.
본 발명의 다른 특징에 따르면, 증가형 스텝 펄스 전압을 생성하는 워드 라 인 전압 발생 회로는 상기 프로그램 전압에 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함한다. 상기 제 1 회로부와 상기 제 3 회로부는 대칭되는 구성을 가지고, 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 스타트 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있다.
이 특징에 있어서, 상기 제 1 및 제 3 회로부 각각은 직렬로 연결된 다수의 저항기와 상기 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능하다. 또는 상기 제 1 및 제 3 회로부 각각은 병렬로 연결된 다수의 저항기와 상기 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능하다. 상기 스위치들은 프로그램 사이클이 시작하기 전, 예를 들어 불 휘발성 메모리 장치 제조시에 연결/절단된 퓨즈이다. 또는 상기 스위치는 컨트롤러의 제어를 받아 프로그램 사이클이 시작하기 전에 온/오프된 MOS 트랜지스터이다.
스타트 프로그램 전압은 상기 제 3 회로부의 저항값과 상기 제 1 회로부의 저항값의 비로 결정된다.(수학식 2 참조) 상기 제 3 회로부의 저항값은 워드 라인 전압의 증가분을 결정하면 결정되므로, 상기 제 1 회로부의 저항값의 선택에 따라 스타트 프로그램 전압을 조절할 수 있다.
이 특징에 있어서, 상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성한다. 따라서 상기 스위치 세트의 동작에 의해 어느 스위치 세트가 온/오프 되든 상기 제 1 회로부와 상기 제 3 회로부의 저항값의 비는 일정하게 유지된다. 즉 상기 스위치 세트의 제어에 의해 상기 프로그램 스텝 코드의 변화 없이 스타트 프로그램 전압을 고정된 값으로 유지하면서 프로그램 전압의 증가분을 다르게 설정 가능하다. 상기 프로그램 사이클의 프로그램 루프들이 반복될 때마다 상기 워드 라인 전압은 상기 프로그램 사이클 시작 전에 결정된 상기 워드 라인 전압의 증가분만큼 단계적으로 증가한다.
이 특징에 있어서, 상기 워드 라인 전압 발생 회로는 클럭 신호에 응답하여 선택된 행에 프로그램 전압을 제공하는 챠지 펌프와; 그리고 상기 분배 전압과 기준 전압을 비교하여 상기 클럭 신호를 발생하는 챠지 펌프 제어기를 더 포함한다.
본 발명의 다른 특징에 의하면, 증가형 스텝 펄스 전압을 생성하는 워드 라인 전압 발생 회로는 상기 프로그램 전압에 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함한다. 상기 제 1 회로부와 상기 제 3 회로부는 대칭되는 구성을 가지고, 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 타겟 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있다.
이 특징에 있어서, 상기 제 1 및 제 3 회로부 각각은 직렬로 연결된 다수의 저항기와 상기 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능하다. 또는 상기 제 1 및 제 3 회로부 각각은 병렬로 연결된 다수의 저항기와 상기 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능하다. 상기 스위치들은 프로그램 사이클이 시작하기 전, 예를 들어 불 휘발성 메모리 장치 제조시에 연결/절단된 퓨즈이다. 또는 상기 스위치는 컨트롤러의 제어를 받아 프로그램 사이클이 시작하기 전에 온/오프된 MOS 트랜지스터이다.
상기 제 3 회로부의 저항값에 의해 워드 라인 전압의 증가분이 결정되고, 상기 제 1 회로부의 저항값을 조절함으로써 스타트 프로그램 전압을 조정한다.
이 특징에 있어서, 상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성한다. 따라서 상기 스위치 세트의 동작 에 의해 어느 스위치 세트가 온/오프 되든 상기 제 1 회로부와 상기 제 3 회로부의 저항값은 특정한 함수 관계를 가진다. 이 특정한 함수 관계는 실시예에서 명확히 설명될 것이다. 즉 상기 스위치 세트의 제어에 의해 상기 프로그램 스텝 코드의 변화 없이 타겟 프로그램 전압을 고정된 값으로 유지하면서 프로그램 전압의 증가분을 다르게 설정 가능하다.
본 발명의 다른 특징에 의하면, 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치는 프로그램 스텝 코드들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 그리고 프로그램 사이클 동안 상기 프로그램 스텝 코드들을 순차적으로 활성화하는 프로그램 제어기를 포함한다. 상기 워드 라인 전압 발생 회로는 상기 프로그램 전압과 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 상기 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결되는 제 3 회로부를 포함한다. 상기 제 3 회로부의 저항값 설정에 의해, 상기 프로그램 스텝 코드의 변경 없이 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있다. 상기 워드 라인 전압의 증가분은 앞서 특징에 있어서와 동일한 방법으로 결정된다.
이 특징에 있어서, 상기 제 3 회로부는 직렬로 연결된 다수의 저항기와 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 3 회로부의 저항값을 다르게 설정 가능하다. 또는 상기 제 3 회로부는 병렬로 연결된 다수의 저항기와 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제 어를 통해 상기 제 3 회로부의 저항값을 다르게 설정 가능하다. 상기 스위치들은 프로그램 사이클이 시작하기 전, 예를 들어 불 휘발성 메모리 장치 제조시에 연결/절단된 퓨즈이다. 또는 상기 스위치는 컨트롤러의 제어를 받아 프로그램 사이클이 시작하기 전에 온/오프된 MOS 트랜지스터이다.
이 특징에 있어서 상기 프로그램 전압은 프로그램 사이클의 프로그램 루프가 반복될 때마다 프로그램 사이클 시작 전에 결정된 상기 프로그램 전압의 증가분만큼 단계적으로 증가한다.
본 발명의 다른 특징에 의하면, 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치는 프로그램 스텝 코드들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 그리고 프로그램 사이클 동안 상기 프로그램 스텝 코드들을 순차적으로 활성화하는 프로그램 제어기를 포함한다. 상기 워드 라인 전압 발생 회로는 상기 프로그램 전압과 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결되는 제 3 회로부를 포함한다. 상기 제 3 회로부는 상기 제 1 회로부와 대칭되는 구성을 가지고 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드 변경 없이 스타트 프로그램 전압을 고정된 값으로 유지하면서 상기 워드 라인 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있다.
이 특징에 있어서, 상기 제 1 및 제 3 회로부 각각은 직렬로 연결된 다수의 저항기와 상기 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능하다. 또는 상기 제 1 및 제 3 회로부 각각은 병렬로 연결된 다수의 저항기와 상기 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능하다. 상기 스위치들은 프로그램 사이클이 시작하기 전, 예를 들어 불 휘발성 메모리 장치 제조시에 연결/절단된 퓨즈이다. 또는 상기 스위치는 컨트롤러의 제어를 받아 프로그램 사이클이 시작하기 전에 온/오프된 MOS 트랜지스터이다.
이 특징에 있어서, 상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성한다. 따라서 상기 스위치 세트의 동작에 의해 어느 스위치 세트가 온/오프 되든 상기 제 1 회로부와 상기 제 3 회로부의 저항값의 비는 일정하게 유지된다. 즉 상기 스위치 세트의 제어에 의해 상기 프로그램 스텝 코드의 변화 없이 스타트 프로그램 전압을 고정된 값으로 유지하면서 프로그램 전압의 증가분을 다르게 설정 가능하다.
본 발명의 다른 특징에 의하면, 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치는 프로그램 스텝 코드들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 그리고 프로그램 사이클 동안 상기 프로그램 스텝 코드들을 순차적으로 활성화하는 프로그램 제어기를 포함한다. 상기 워드 라인 전압 발생 회로는 상기 프로그램 전압과 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결되는 제 3 회로부를 포함한다. 상기 제 3 회로부는 상기 제 1 회로부와 대칭되는 구성을 가지고 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드 변경 없이 타겟 프로그램 전압을 고정된 값으로 유지하면서 상기 워드 라인 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있다.
이 특징에 있어서, 상기 제 1 및 제 3 회로부 각각은 직렬로 연결된 다수의 저항기와 상기 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능하다. 또는 상기 제 1 및 제 3 회로부 각각은 병렬로 연결된 다수의 저항기와 상기 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능하다. 상기 스위치들은 프로그램 사이클이 시작하기 전, 예를 들어 불 휘발성 메모리 장치 제조시에 연결/절단된 퓨즈이다. 또는 상기 스위치는 컨트롤러의 제어를 받아 프로그램 사이클이 시작하기 전에 온/오프된 MOS 트랜지스터이다.
이 특징에 있어서, 상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성한다. 상기 스위치 세트의 동작에 의해 타겟 프로그램 전압을 고정된 값으로 유지하면서 프로그램 전압의 증가분을 다르게 설정 가능하다.
본 발명의 다른 특징에 의하면, 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치는 행들과 열들로 배열된 메모리 셀들과; 클럭 신호에 응답하여 선택된 행에 프로그램 전압을 제공하는 챠지 펌프와; 프로그램 스텝 코드에 응답하여 상기 프로그램 전압을 분배하는 전압 분배기와; 그리고 상기 분배 전압과 기준 전압을 비교하여 상기 클럭 신호를 발생하는 챠지 펌프 제어기를 포함한다. 상기 전압 분배기는 상기 프로그램 전압에 연결된 제 1 회로부와; 상기 제 1 회로부와 상기 분배 전압 사이에 연결되고 상기 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결되는 제 3 회로부를 포함한다. 상기 제 3 회로부는 상기 제 1 회로부와 대칭되는 구성을 가지고 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 스타트 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있다.
이 특징에 있어서, 상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성한다. 상기 스위치들은 프로그램 사이클이 시작하기 전, 예를 들어 불 휘발성 메모리 장치 제조시에 연결/절단된 퓨즈이다. 또는 상기 스위치는 컨트롤러의 제어를 받아 프로그램 사이클이 시작하기 전에 온/오프된 MOS 트랜지스터이다.
이 특징에 있어서, 상기 메모리 셀들 각각은 1-비트 데이터를 저장하는 단일-레벨 메모리 셀 및 n-비트 데이터(n=2 또는 그보다 큰 정수)를 저장하는 멀티-레벨 메모리 셀 중 어느 하나를 포함한다.
본 발명의 다른 특징에 의하면, 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치는 행들과 열들로 배열된 메모리 셀들과; 클럭 신호에 응답하여 선택된 행에 프로그램 전압을 제공하는 챠지 펌프와; 프로그램 스텝 코드에 응답하여 상기 프로그램 전압을 분배하는 전압 분배기와; 그리고 상기 분배 전압과 기준 전압을 비교하여 상기 클럭 신호를 발생하는 챠지 펌프 제어기를 포함한다. 상기 전압 분배기는 상기 프로그램 전압에 연결된 제 1 회로부와; 상기 제 1 회로부와 상기 분배 전압 사이에 연결되고 상기 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함한다. 상기 제 3 회로부는 상기 제 1 회로부와 대칭되는 구성을 가지고 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 아닌 함수 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 타겟 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값 (N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있다.
이 특징에 있어서, 상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성한다. 상기 스위치들은 프로그램 사이클이 시작하기 전, 예를 들어 불 휘발성 메모리 장치 제조시에 연결/절단된 퓨즈이다. 또는 상기 스위치는 컨트롤러의 제어를 받아 프로그램 사이클이 시작하기 전에 온/오프된 MOS 트랜지스터이다.
이 특징에 있어서, 상기 메모리 셀들 각각은 1-비트 데이터를 저장하는 단일-레벨 메모리 셀 및 n-비트 데이터(n=2 또는 그보다 큰 정수)를 저장하는 멀티-레벨 메모리 셀 중 어느 하나를 포함한다.
이상의 특징들에서 보듯이 수요자들의 요구에 부응하게 위하여 워드 라인 전압의 증가분을 다르게 설정할 경우, 첫 번째 프로그램 루프의 전압인 스타트 프로그램 전압을 일정하게 유지할 수 있다. 또는 워드 라인 전압의 증가분을 변경할 경우, 제 m 번째 프로그램 루프의 전압을 일정하게 유지할 수 있다. 구체적으로 스타트 프로그램 또는 타겟 프로그램을 일정하게 유지한 상태에서 워드 라인 전압의 증가분을 작게 할 경우, 프로그램된 셀의 문턱 전압 산포도를 향상시키면서 언더 프로그램의 문제가 발생하지 않는다. 또는 프로그램 스피드를 향상시키기 위해 워드 라인 전압의 증가분을 크게 할 경우 스타트 프로그램 또는 타겟 프로그램을 일정하게 유지하므로 오버 프로그램의 문제를 해결한다.
이하 본 발명의 바람직한 실시예들이 참조 도면들에 의거하여 상세히 설명될 것이다. 각각의 도면에서 동일한 참조 부호는 동일한 구성 요소를 가리킨다.
도 3은 본 발명에 따른 불 휘발성 메모리 장치의 개략적인 블록도이다. 도 3을 참조하면, 본 발명에 따른 불 휘발성 메모리 장치(100)는 플래시 메모리 장치이다.
본 발명에 따른 불 휘발성 메모리 장치(100)는 행들(또는 워드 라인들)과 열들(또는 비트 라인들)의 매트릭스 형태로 배열된 메모리 셀들을 갖는 메모리 셀 어레이(110)를 포함한다. 메모리 셀들 각각은 1-비트 데이터를 저장한다. 또는, 메모리 셀들 각각은 n-비트 데이터(n=2 또는 그보다 큰 정수)를 저장한다. 행 선택 회로(120)는 행 어드레스에 응답하여 행들 중 적어도 하나를 선택하고 선택된 행을 워드 라인 전압 발생 회로(190)로부터의 워드 라인 전압으로 구동한다. 감지 증폭 및 래치 회로(130)는 제어 로직(160)에 의해서 제어되며, 읽기/검증 동작시 메모리 셀 어레이(110)로부터 데이터를 읽는다. 읽기 동작시 읽혀진 데이터는 데이터 입출력 회로(140)를 통해 외부로 출력되는 반면에, 검증 동작시 읽혀진 데이터는 패스/페일 체크 회로(150)로 출력된다. 감지 증폭 및 래치 회로(130)는 프로그램 동작시 메모리 셀 어레이(110)에 쓰일 데이터를 데이터 입출력 회로(140)를 통해 입력받고, 입력된 데이터에 따라 비트 라인들을 프로그램 전압(예를 들면, 접지 전압) 또는 프로그램 금지 전압(예를 들면, 전원 전압)으로 각각 구동한다.
패스/페일 체크 회로(150)는 프로그램/소거 검증 동작시 감지 증폭 및 래치 회로(130)로부터 출력되는 데이터 값들이 동일한 데이터(예를 들면, 패스 데이터 값)를 갖는 지의 여부를 판별하며, 판별 결과로서 패스/페일 신호(PF)를 제어 로직(160)으로 출력한다.
제어 로직(160)은 패스/페일 체크 회로(150)로부터의 패스/페일 신호(PF)에 응답하여 워드 라인 전압 발생회로(190)를 활성화한다. 예를 들면, 패스/페일 신호(PF)가 감지 증폭 및 래치 회로(130)로부터 출력되는 데이터 값들 중 적어도 하나가 패스 데이터 값을 갖지 않음을 나타낼 때, 제어 로직(160)은 워드 라인 전압 발생 회로(190)를 활성화하는 신호(PGM_EN)를 활성화한다. 제어 로직(160)은 프로그램 사이클의 각 프로그램 루프 동안 감지 증폭 및 래치 회로 (130)를 제어한다. 제어 로직(160)은 패스/페일 체크 회로(150)로부터의 패스/페일 신호(PF)에 응답하여 카운트-업 신호(CNT_UP)를 활성화한다. 예를 들면, 패스/페일 신호(PF)가 감지 증폭 및 래치 회로(130)로부터 출력되는 데이터 값들 중 적어도 하나가 패스 데이터 값을 갖지 않음을 나타낼 때, 제어 로직(160)은 카운트-업 신호(CNT_UP)를 활성화한다. 이에 반해서, 현재의 프로그램 루프의 프로그램 동작이 올바르게 수행되는 경우, 제어 로직(160)은 카운트-업 신호(CNT_UP)를 비활성화시키고 프로그램 사이클을 종료한다.
루프 카운터(170)는 카운트-업 신호(CNT_UP)의 활성화에 응답하여 프로그램 루프 횟수를 카운트한다. 디코더(180)는 루프 카운터(170)의 출력을 디코딩하여 프로그램 스텝 코드들(STEPi)(i=0-m)을 발생한다. 예를 들면, 루프 카운터(170)의 출력값이 증가함에 따라, 프로그램 스텝 코드(STEPi)가 순차적으로 변한다. 상기 순 차적으로 변화된 프로그램 스텝 코드(STEPi)에 의하여 프로그램 사이클의 프로그램 루프가 단계적으로 증가한다. 따라서 단계적으로 워드 라인 전압이 증가한다.
이 실시예에 있어서 제어 로직(160), 루프 카운터(170), 디코더(180)는 워드 라인 전압 발생 회로(190)를 제어하는 컨트롤러(200)를 구성한다. 컨트롤러(200)는 워드 라인 전압 발생 회로를 활성화하는 신호(PGM_EN)를 발생하고, 단계적으로 워드 라인 전압을 증가시키기 위한 프로그램 스텝 코드(STEPi)를 발생시킨다. 또는 제어 로직(160)은 워드 라인 전압 발생 회로(190)의 전압 분배기(220)의 스위치 세트를 MOS 트랜지스터로 구성할 경우, 상기 워드 라인 전압 발생 회로(190)를 활성화하기 전에 상기 MOS 트랜지스터를 온/오프 시키는 역할을 하기도 한다. 상기 스위치 세트는 이하 설명된다.
워드 라인 전압 발생 회로(190)는 제어 로직(160)으로부터의 워드 라인 전압 발생 회로를 활성화하는 신호(PGM_EN)에 의해서 활성화된다. 그리고 프로그램 스텝 코드들(STEPi)에 응답하여 워드 라인 전압을 발생한다. 워드 라인 전압 발생 회로(190)는 프로그램 스텝 코드들(STEPi)이 프로그램 동작시 순차적으로 변화됨에 따라 워드 라인 전압(Vpgm)을 단계적으로 증가시킨다. 상기 워드 라인 전압의 증가분(△Vpgm)은 사용자의 요구 사항에 맞추어 임의의 값으로 설정 가능하다. 예를 들어, 보다 향상된 메모리 셀의 문턱 전압 산포를 얻고자 할 경우 오퍼레이터는 워드 라인 전압의 증가분(△Vpgm)을 작게 설정한다. 보다 빠르게 메모리 셀을 프로그램하고자 할 경우 오퍼레이터는 워드 라인 전압의 증가분(△Vpgm)을 크게 설정한다. 본 발명에 의하면, 워드 라인 전압의 증가분(△Vpgm)을 다르게 설정할 경우에 스타 트 프로그램 전압(Vpgm1)은 일정하게 유지된다. 또는 워드 라인 전압의 증가분(△Vpgm)을 다르게 설정할 경우에 타겟 프로그램 전압(VpgmM)은 일정하게 유지된다.
도 4는 도 3에 도시된 워드 라인 전압 발생 회로의 개략적인 블록도이다.
도 4를 참조하면, 본 발명에 따른 워드 라인 전압 발생 회로(190)는 챠지 펌프(210), 전압 분배기(220), 기준 전압 발생기(230), 비교기(240), 발진기(250), 그리고 클럭 드라이버(260)를 포함하며, 워드 라인 전압 발생 회로를 활성화하는 신호(PGM_EN)에 의해서 활성화된다. 상기 기준 전압 발생기(230), 비교기(240), 발진기(250) 및 클럭 드라이버(260)는 전압 분배기(220)로부터 분배 전압(Vref′)을 입력 받아 챠지 펌프(210)를 동작시키는 클럭 신호(CLK)를 내보내는 챠지 펌프 제어기(270)의 역할을 한다.
챠지 펌프(210)는 클럭 신호(CLK)에 응답하여 프로그램 전압으로서 워드 라인 전압(Vpgm)을 발생한다. 전압 분배기(220)는 프로그램 스텝 코드들(STEPi)에 응답하여 워드 라인 전압(Vpgm)을 분배하여 분배 전압(Vref′)을 출력한다. 분배 전압은 프로그램 구간 동안 기준 전압 발생기의 기준 전압(Vref)과 거의 같은 값을 가지므로 Vref`라 부르기로 한다.
전압 분배기(220)의 워드 라인 전압(Vpgm)은 프로그램 스텝 코드들(STEPi)의 순차적인 변화에 따라 워드 라인 전압의 증가분(△Vpgm) 만큼 증가한다. 이는 이후 상세히 설명될 것이다. 또한, 전압 분배기(220)의 워드 라인 전압의 증가분(△Vpgm)은 사용자의 요구사항에 따라 다르게 설정되며, 워드 라인 전압의 증가분(△Vpgm)이 다르게 설정될 경우 스타트 프로그램 전압(Vpgm1)은 고정된 값을 유지한 다. 또는 워드 라인 전압의 증가분(△Vpgm)이 변경될 경우 타겟 프로그램 전압(VpgmM)은 고정된 값을 유지한다.
계속해서 도 4를 참조하면, 비교기(240)는 전압 분배기(220)로부터의 분배 전압(Vref′)과 기준 전압 발생기(230)로부터의 기준 전압(Vref)을 비교하며, 비교 결과로서 클럭 인에이블 신호(CLK_EN)를 발생한다. 예를 들면, 전압 분배기(220)로부터의 분배 전압(Vref′)이 기준 전압 발생기(230)로부터의 기준 전압(Vref)과 차이가 나면 비교기(240)는 클럭 인에이블 신호(CLK_EN)를 활성화한다. 반면, 전압 분배기(220)로부터의 분배 전압(Vref′)이 기준 전압 발생기(230)로부터의 기준 전압 (Vref)과 동일하면 비교기(240)는 비교 결과로서 클럭 인에이블 신호(CLK_EN)를 비활성화시킨다. 클럭 드라이버(260)는 클럭 인에이블 신호(CLK_EN)에 응답하여 발진기(250)로부터의 발진 신호(OSCF)를 클럭 신호(CLK)로서 출력한다. 클럭 드라이버(260)는, NAND 게이트와 인버터로 구성된다(미 도시됨). 예를 들면, 클럭 인에이블 신호(CLK_EN)가 하이로 활성화될 때, 발진 신호(OSC)는 클럭 신호(CLK)로서 출력된다. 클럭 인에이블 신호(CLK_EN)가 로우로 비활성화될 때, 발진 신호(OSC)가 차단되어 클럭 신호(CLK)는 토글되지 않는다. 이상의 설명으로부터 알 수 있듯이, 프로그램 스텝 코드가 변하여 분배 전압(Vref′)이 기준 전압 (Vref)과 차이가 나면, 클럭 신호(CLK)가 생성되어 챠지 펌프(210)가 동작하기 시작한다. 워드 라인 전압(Vpgm)이 원하는 전압에 도달하면, 클럭 신호(CLK)가 생성되지 않기 때문에 챠지 펌프(210)는 동작하지 않으며 워드 라인 전압(Vpgm)은 일정한 수준을 유지한다. 이러한 과정을 통해 원하는 워드 라인 전압(Vpgm)이 생성된다.
도 5와 도 6 및 도 7은 본 발명의 실시예들에 따른 도 4에 도시된 전압 분배기의 예시적인 회로도들이다. 상기 실시예들에서 공통으로 프로그램 스텝 코드의 변경 없이 워드 라인 전압의 증가분(△Vpgm)을 임의의 값으로 다르게 설정할 수 있다. 각각의 경우, 워드 라인 전압의 증가분(△Vpgm)을 임의의 값으로 다르게 설정하면서, 스타트 프로그램 전압(Vpgm1) 또는 타겟 프로그램 전압(VpgmM)이 고정된 값을 유지한다.
도 5는 본 발명의 실시예에 따른 도 4에 도시된 전압 분배기의 예시적인 회로도이며, 워드 라인 전압의 증가분(△Vpgm)이 다르게 설정될 경우 스타트 프로그램 전압(Vpgm1)이 일정하게 유지되는 경우의 회로도이다.
도 5를 참조하면, 전압 분배기(220)는 제 1 회로부(220a), 제 2 회로부(220b), 제 3 회로부(220c) 및 방전부(220d)를 포함한다. 방전부(220d)는 워드 라인 전압 (Vpgm)을 입력받는 노드(ND1)에 연결되며, 인에이블 신호(PGM_EN)에 응답하여 노드(ND1)의 고전압(즉, 워드 라인 전압)을 전원 전압으로 방전시킨다. 방전부(220d)는 PMOS 트랜지스터(221), 그리고 공핍형 NMOS 트랜지스터들(222, 223)을 포함한다. 공핍형 NMOS 트랜지스터들(222, 223)은 고전압에 견딜 수 있는 잘 알려진 고전압 트랜지스터들이다.
제 1 회로부(220a)는 노드(ND1)와 노드(ND2) 사이에 연결되어 있다. 상기 노드(ND1)는 프로그램 전압을 입력받는 노드이며, 상기 노드(ND2)는 상기 제 1 회로부(220a)와 상기 제 2 회로부(220b)가 연결되는 노드이다. 제 1 회로부(220a)는 직렬로 연결된 3개의 저항기들(311, 312, 313)과 상기 두 개의 저항기들(311, 312)에 각각 병렬로 연결된 2개의 퓨즈들(351, 352)을 포함한다. 상기 2개의 퓨즈들(351, 352)은 워드 라인 전압 발생 회로(190)가 활성화되기 전, 예를 들어 메모리 장치 제조시에 오퍼레이터에 의하여 절단되거나 연결된다. 이러한 구성에 따르면, 상기 퓨즈들(351, 352)의 절단 상태 여부에 따라 제 1 회로부(220a)의 저항값(R1)이 결정된다. 상기 제 1 회로부(220a)의 저항값(R1)을 조절함으로써 스타트 프로그램 전압을 조절할 수 있다.
계속해서 도 5를 참조하면, 제 2 회로부(220b)는 가중치의 저항값들을 각각 가진 3개의 저항기들(321, 322, 323)과 상기 저항기들에 각각 병렬로 연결된 스위치(227, 228, 229)를 포함한다. 예를 들어, 저항기(321)의 저항값이 △R이라면, 저항기(322)의 저항값은 2△R, 저항기(323)의 저항값은 4△R의 저항값을 가진다. 상기 스위치들(227, 228, 229)은 프로그램 스텝 코드(STEPi)에 의해서 제어된다. 이 실시예에 있어서 프로그램 스텝 코드(STEPi)는 3-비트 제어 코드(3-bit control code)를 구성한다. 예를 들어 첫 번째 프로그램 루프의 프로그램 스텝 코드가 '000'이고, 다음 프로그램 루프의 프로그램 스텝 코드가 '001'이라고 하자. 프로그램 스텝 코드가 '000'일 때 스위치들(227, 228, 229)은 모두 턴 온 되며, 저항기들 사이의 전류 경로는 상기 스위치들(227, 228, 229)을 통해 형성된다. 이때, 가장 낮은 레벨의 워드 라인 전압인 스타트 프로그램 전압(Vpgm1)이 출력된다. 프로그램 스텝 코드가 '001'일 때, 스위치(227)는 턴 오프 되고, 스위치들(228, 229)은 턴 온 되며, 워드 라인 전압은 이전의 레벨보다 워드 라인 전압의 증가분(△Vpgm)만큼 증가하게 된다. 스텝 제어 코드가 '111'일 때 스위치들(227, 228, 229)은 모두 턴 오프 되고, 저항기들 사이의 전류 경로는 저항기들(321, 322, 323)을 통해 형성되며, 가장 높은 레벨의 워드 라인 전압이 출력될 것이다. 따라서 프로그램 스텝 코드가 증가함에 따라 단계적으로 워드 라인 전압이 증가하게 된다. 본 실시예에서 액티브 로우 신호를 사용하였지만, 그에 구애받지 않음은 이 분야의 통상적인 지식을 가진 자에게 자명하다.
제 1 회로부(220a)의 저항값(R1)은 워드 라인 전압 발생 회로(190)가 활성화되기 이전에 미리 결정되며, 제 2 회로부(220b)의 저항값(R2)은 프로그램 사이클 중 프로그램 스텝 코드(STEPi)에 반응하여 변화한다. 제 1 회로부(220a)의 저항값(R1)과 제 2 회로부(220b)의 저항값(R2)의 합을 R12 이라고 한다.
계속해서 도 5를 참조하면, 제 3 회로부(220c)는 분배 전압(Vref′)을 출력하기 위한 노드(ND3)와 접지 전압 사이에 연결되어 있다. 제 3 회로부(220c)는 직렬로 연결된 3개의 저항기들(331, 332, 333)과 두 개의 저항기들(331, 332)에 각각 병렬로 연결된 2개의 퓨즈들(361, 362)을 포함한다. 제 3 회로부(220c)와 접지 전압 사이에 프로그램 인에이블 신호(PGM_EN)의 활성화 시 턴 온 되고, 비활성화시 턴 오프 되는 MOS 트랜지스터(237)가 있다. 상기 MOS 트랜지스터(237)는 프로그램 인에이블 신호(PGM_EN) 비활성화시 턴 오프되므로 누설 전류를 방지하는 역할을 한다. 상기 2개의 퓨즈들(361, 362)은 상기 2개의 퓨즈들(351, 352)과 마찬가지로 메모리 장치 제조시에 오퍼레이터에 의하여 절단/연결 된다. 이러한 구성에 따르면, 상기 퓨즈의 절단 상태 여부에 따라 제 3 회로부(220c)의 저항값(R3)이 결정된다. 상기 제 3 회로부(220c)의 저항값(R3)에 따라서 워드 라인 전압의 증가분(△Vpgm) 이 결정된다. 상기 제 3 회로부(220c)의 저항값은 워드 전압 발생 회로가 활성화되기 이전에 결정되며, R3 이라 한다.
이상에서 보듯이 제 1 회로부(220a)와 제 3 회로부(220c)는 제 2 회로부(220b)를 가운데 두고, 미러처럼 대칭 구조를 이루고 있다. 제 1 회로부는 직렬로 연결된 다수의 저항기를 가지며, 제 3 회로부는 제 1 회로부와 같은 수의 저항기를 가지며 제 1 회로부와 같은 방식으로 연결되어 있다. 상기 제 1 회로부 저항기에 병렬로 퓨즈로 구성된 스위치가 연결되어 있고, 마찬가지로 제 3 회로부 저항기에도 병렬로 퓨즈로 구성된 스위치가 연결되어 있다.
상기 제 1 회로부와 제 3 회로부의 대응하는 퓨즈들(351과 361, 352와 362)은 항상 동시에 연결되거나 절단되므로 하나의 스위치 세트로 작동한다. 퓨즈들(351과 361)을 A 스위치 세트라 칭하고, 퓨즈들(352와 362)을 B 스위치 세트라 칭한다.
따라서 상기 스위치 세트에 연결된 혹은 연결되지 않은 저항기들(311과 331, 312와 332, 313과 333)도 동시에 작동하므로 저항기 세트를 이룬다. 저항기들(311과 331)을 A 저항기 세트라 칭하고, 저항기들(312와 332)을 B 저항기 세트라 칭하며, 저항기들(313과 333)을 C 저항기 세트라 칭한다.
도 5의 전압 분배기(220)에서 분배 전압(Vref′)과 프로그램 전압(Vpgm) 및 프로그램 전압의 증가분(△Vpgm)이 어떻게 결정되는지 본다.
분배 전압(Vref′)은 제 1 회로부(220a)의 저항값(R1)과 제 2 회로부(220b)의 저항값(R2) 및 제 3 회로부(220c)의 저항값(R3)에 의해서 결정되며, 다음의 수 학식으로 표현된다.
Figure 112005029273147-pat00001
수학식 1에서, R12는 제 1 회로부(220a)의 저항값인 R1과 제 2 회로부(220b)의 저항값인 R2의 합(R12=R1+R2)을 나타내고, R3은 제 3 회로부(220c)의 저항값을 나타낸다. 수학식 1에 의해서 결정된 분배 전압(Vref′)은 비교기(240)를 통해 기준 전압(Vref)과 비교된다. 워드 라인 전압(Vpgm)은 앞서 과정으로부터 얻어지는 다음의 수학식 2로 표현된다.
Figure 112005029273147-pat00002
수학식 2로부터 알 수 있듯이, 워드 라인 전압(Vpgm)은 저항값 R3과 저항값 R12의 비에 의존한다. 저항값 R3은 제 3 회로부(220c)의 저항값으로 프로그램 동작이 이루어지기 전에, 예를 들어 메모리 장치 제조시에 제 3 회로부(220c)의 저항기에 연결된 스위치의 연결/절단에 의해 결정된 값이다. 제 1 회로부(220a)의 저항값(R1)과 제 2 회로부(220b)의 저항값(R2)의 합인 저항값 R12에서, 제 1 회로부(220a)의 저항값(R1)은 워드 라인 전압 발생 회로(190)가 활성화되기 이전에, 예를 들어 메모리 장치 제조시 제 1 회로부(220a)의 저항기에 연결된 스위치의 연결/절단에 의해 결정된다. 따라서, 프로그램 도중 프로그램 스텝 코드(STEPi)에 의해서 변화되는 제 2 회로부(220b)의 저항값(R2)에 의해서 저항값 R12가 변화되며, 따라 서 워드 라인 전압(Vpgm)이 변화되게 된다. 상기의 경우, 프로그램 사이클의 첫 번째 루프에서 제 2 회로부(220b)의 저항값(R2)은 제 2 회로부(220b)의 저항기(321, 322, 323)에 병렬로 연결된 스위치들(227, 228, 229)이 프로그램 스텝 코드 '000'에 의해서 모두 온 되므로 0 Ω이다. 따라서 프로그램 사이클의 첫 번째 루프에서는 제 1 회로부(220a)의 저항값(R1)이 저항값 R12가 된다.
즉 스타트 프로그램 전압(Vpgm1)을 결정짓는 것은 제 1 회로부(220a)의 저항값(R1)과 제 3 회로부(220c)의 저항값(R3)이다. 따라서 각각의 저항기 세트에 있어서 제 1 회로부의 저항기와 이와 대응하는 제 3 회로부의 저항기의 저항값들을 정비례 관계가 되도록 결정한다면, 다른 저항기 세트가 선택되어 워드 라인 전압의 증가분(△Vpgm)이 변하더라도 스타트 프로그램 전압(Vpgm1)을 항상 일정하게 유지할 수 있다. 혹은 각각의 저항기 세트에 있어서의 저항값들을 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계로 결정하면, 다른 저항기 세트가 선택되어 워드 라인 전압의 증가분(△Vpgm)이 변할 시 타겟 프로그램 전압(VpgmM)을 일정하게 유지할 수 있다. 이들은 구체적인 예를 들어 설명될 것이다.
워드 라인 전압의 증가분(△Vpgm = Vpgm2 - Vpgm1)은 다음의 수학식 3으로 표현된다.
Figure 112005029273147-pat00003
수학식 3에서 △R 은 인접 프로그램 스텝들 사이의 저항값 R12의 변화율을 나타내는 것으로, 프로그램 사이클의 프로그램 루프 동안 일정하다. 저항값 R3은 프로그램 사이클이 시작하기 전에, 예를 들어 메모리 장치 제조시에 결정되는 값이므로, 프로그램 사이클의 프로그램 루프 동안 상기 워드 라인 전압의 증가분(△Vpgm)은 일정하다. 수학식 3에서 보듯이 제 3 회로부(220c)의 저항값 R3이 증가하면 워드 라인 전압의 증가분(△Vpgm)이 감소하며, 제 3 회로부(220c)의 저항값 R3이 감소하면 워드 라인 전압의 증가분(△Vpgm)이 증가하게 된다.
수학식 3에서 보듯이 다양한 수용자의 요구를 충족시키기 위해 △Vpgm을 변화시키기 위해서는 △R을 변경시키거나 R3를 변경하여야 한다. △R을 변경하기 위해서는 프로그램 스텝 코드를 변경하기 위한 추가 회로가 필요하며, 프로그램 스텝 코드를 변경하더라도 디폴트값의 정수 배로만 변경 가능하므로, 다양한 수용자의 요구를 충족시키기 힘들다. 따라서 △R은 고정된 값을 유지하도록 하고, 프로그램 전압의 증가분을 임의의 값으로 설정하기 위해서는 제 3 회로부(220c)의 저항값인 R3를 변화시킨다. 즉 제 3 회로부(220c)는 프로그램 전압의 증가분(△Vpgm)을 결정하는 역할을 한다.
수학식 2에서 보았듯이 스타트 프로그램 전압은 제 1 회로부(220a)와 제 3 회로부(220c)의 저항값 비에 의해서 결정된다. 제 3 회로부(220c)의 저항값이 프로그램 전압의 증가분(△Vpgm)을 결정하기 위해 고정되고 나면, 상기 제 1 회로부(220a)의 저항값에 의해 스타트 프로그램 전압을 조절할 수 있다. 따라서 제 1 회로부(220a)는 스타트 프로그램 전압을 조절하는 역할을 한다.
도 5의 상기한 각 저항기 세트에서, 제 1 회로부(220a)의 저항기의 저항값들 이 대응하는 제 3 회로부(220c)의 저항기들의 저항값과 정비례 관계를 이룬다. 예를 들어, 제 1 회로부(220a)의 저항기(311, 312, 313)의 저항값이 제 3 회로부(220c)의 저항기(331, 332, 333)의 저항값의 K 배이다. 저항기(311)의 저항값을 R311, 저항기(312)의 저항값을 R312, 저항기(313)의 저항값을 R313이라 하고, 저항기(331)의 저항값을 R331, 저항기(332)의 저항값을 R332, 저항기(333)의 저항값을 R333이라 하면, 각 저항기의 저항값은 아래와 같다.
R311 = K*R331, R312 = K*332, R313 = K*R333
이 경우 상기 스위치들(351, 352, 361, 362)의 구성에 따른 프로그램 전압의 증가분(△Vpgm)과 스타트 프로그램 전압(Vpgm1)을 표 1에서 나타내었다. Vpgm1과 △Vpgm은 수학식 2 와 수학식 3을 각각의 경우에 적용하여 구한다.
경우 351 361 352 362 △Vpgm Vpgm1
1 연결 연결 연결 연결 Vref′(△R/R333) Vref′(1+K)
2 연결 연결 절단 절단 Vref′(△R/(R332+R333)) Vref′(1+K)
3 절단 절단 연결 연결 Vref′(△R/(R331+R333)) Vref′(1+K)
4 절단 절단 절단 절단 Vref′(△R/(331+332+333)) Vref′(1+K)
표 1에서 보듯이 A 스위치 세트라 칭한 351과 361, B 스위치 세트라 칭한 352와 362 스위치들은 동시에 연결되거나 절단된다. 표 1에서 보듯이 스위치 세트를 경우 1에서 경우 4로 구성함에 따라 워드 라인 전압의 증가분(△Vpgm)이 점점 감소함을 볼 수 있다. 구체적인 증가분(△Vpgm)은 '제 3 회로부(220c)의 저항기의 저항값들'과 '각 저항기에 연결된 스위치를 온/오프 시키는지의 여부'에 따라 달라지므로, 프로그램 스텝 코드의 변경 없이 워드 라인 전압의 증가분(△Vpgm)을 다르게 설정할 수 있다. 상기 워드 라인 전압의 증가분이 다르게 설정된 각각의 경우에 스타트 프로그램 전압(Vpgm1)은 Vref′(1+K)로 일정하다. 따라서 ISPP 프로그램 방법을 사용하는 불 휘발성 메모리 장치에서, 프로그램 스텝 코드의 변경 없이 상기 스위치 세트의 구성과 동작에 의해 워드 라인 전압의 증가분(△Vpgm)을 다르게 설정할 수 있으며, 그 경우 첫 번째 프로그램 루프의 전압은 일정하게 유지된다.
도 6은 본 발명의 다른 실시예에 따른 도 4에 도시된 전압 분배기의 예시적인 회로도이다. 도 6의 경우, 워드 라인 전압의 증가분이 다르게 설정될 경우 제 m 번째 프로그램 루프의 전압인 타겟 프로그램 전압(VpgmM)이 일정하게 유지된다.
도 6을 참조하면, 전압 분배기(220′)는 제 1 회로부(220a′), 제 2 회로부(220b), 제 3 회로부(220c′) 및 방전부(220d)를 포함한다. 도 6에서 동작 원리와 제 2 회로부(220b) 및 방전부의 구성은 동일하므로 설명을 생략한다.
제 1 회로부(220a′)는 노드(ND1)와 노드(ND2) 사이에 연결되어 있다. 상기 노드(ND1)는 프로그램 전압을 입력받는 노드이며, 상기 노드(ND2)는 상기 제 1 회로부(220a′)와 상기 제 2 회로부(220b)가 연결되는 지점의 노드이다. 제 1 회로부(220a′)는 직렬로 연결된 3개의 저항기들(314, 315, 316)과 상기 두 개의 저항기들(314, 315)에 각각 병렬로 연결된 2개의 퓨즈들(351, 352)을 포함한다. 상기 2개의 퓨즈들(351, 352)은 메모리 장치 제조시에 오퍼레이터에 의하여 절단되거나 연결된다. 이러한 구성에 따르면, 상기 퓨즈들(351, 352)의 절단 상태 여부에 따라 제 1 회로부(220a′)의 저항값이 결정된다. 상기 제 1 회로부(220a′)의 저항값을 조절함으로써 스타트 프로그램 전압을 조절할 수 있다.
제 1 회로부(220a′)의 저항값은 워드 라인 전압 발생 회로(190)가 활성화되기 이전에 미리 결정되며, 제 2 회로부(220b)의 저항값은 프로그램 사이클 중 프로그램 스텝 코드(STEPi)에 반응하여 변화한다. 제 1 회로부(220a′)의 저항값(R1′)과 제 2 회로부(220b)의 저항값(R2)의 합을 R12′이라고 한다.
계속해서 도 6을 참조하면, 제 3 회로부(220c′)는 분배 전압(Vref′)을 출력하기 위한 노드(ND3)와 접지 전압 사이에 연결되어 있다. 제 3 회로부(220c′)는 직렬로 연결된 3개의 저항기들(334, 335, 336)과 두 개의 저항기들(334, 335)에 각각 병렬로 연결된 2개의 퓨즈들(361, 362)을 포함한다. 상기 2개의 퓨즈들(361, 362)은 상기 2개의 퓨즈들(351, 352)과 마찬가지로 메모리 장치 제조시에 오퍼레이터에 의하여 절단/연결 된다. 이러한 구성에 따르면, 상기 퓨즈의 절단 상태 여부에 따라 제 3 회로부(220c′)의 저항값이 결정된다. 상기 제 3 회로부(220c′)의 저항값에 따라서 워드 라인 전압의 증가분(△Vpgm)이 결정된다. 상기 제 3 회로부(220c′)의 저항값은 워드 전압 발생 회로가 활성화되기 이전에 결정되며, R3′이라 한다.
이상에서 보듯이 제 1 회로부(220a′)와 제 3 회로부(220c′)는 제 2 회로부(220b)를 가운데 두고, 미러처럼 대칭 구조를 이루고 있다. 제 1 회로부는 직렬로 연결된 다수의 저항기를 가지며, 제 3 회로부는 제 1 회로부와 같은 수의 저항기를 가지며 제 1 회로부와 같은 방식으로 연결되어 있다. 상기 제 1 회로부 저항기에 병렬로 퓨즈로 구성된 스위치가 연결되어 있고, 마찬가지로 제 3 회로부 저항기에도 병렬로 퓨즈로 구성된 스위치가 연결되어 있다.
상기 대응하는 퓨즈들(351과 361, 352와 362)은 항상 동시에 절단 되거나 연결 되므로 하나의 스위치 세트로 작동한다. 퓨즈들(351과 361)을 A 스위치 세트라 칭하고, 퓨즈들(352와 362)을 B 스위치 세트라 칭한다.
따라서 상기 스위치 세트에 연결된 혹은 연결되지 않은 저항기들(314과 334, 315와 335, 316과 336)도 동시에 작동하므로 저항기 세트를 이룬다. 저항기들(314과 334)을 A 저항기 세트라 칭하고, 저항기들(315와 335)을 B 저항기 세트라 칭하며, 저항기들(316과 336)을 C 저항기 세트라 칭한다.
상기한 각 저항기 세트에서, 제 1 회로부(220a′)의 저항기의 저항값들이 대응하는 제 3 회로부(220c′)의 저항기들의 저항값과 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계를 이룬다. 예컨대, 제 1 회로부(220a′)의 저항기(314, 315, 316)의 저항값(R314, R315, R316)과 제 3 회로부(220c′)의 저항기(R334, R335, R336)의 저항값(R334, R335, R336)이 아래와 같이 정해진다.
R314 = K*R334+(m△R)*(R334/R336)
R315 = K*R335+(m△R)*(R335/R336)
R316 = K*R336,
m은 워드 라인 전압 루프 넘버
이 경우 상기 스위치들의 구성에 따른 워드 라인 전압의 증가분(△Vpgm)과 타겟 프로그램 전압(VpgmM)을 표 2에서 나타내었다. △Vpgm 과 VpgmM 은 수학식 2 와 수학식 3을 각각의 경우에 적용하여 구한다.
경우 351 361 352 362 △Vpgm VpgmM
1 연결 연결 연결 연결 Vref′(△R/R336) Vref′(1+K+m△R/R336)
2 연결 연결 절단 절단 Vref′(△R/(R335+R336)) Vref′(1+K+m△R/R336)
3 절단 절단 연결 연결 Vref′(△R/(R334+R336)) Vref′(1+K+m△R/R336)
4 절단 절단 절단 절단 Vref′(△R/R334+R335+R336)) Vref′(1+K+m△R/R336)
표 1에서 보듯이 A 스위치 세트라 칭한 351과 361, B 스위치 세트라 칭한 352와 362 스위치들은 동시에 연결되거나 절단된다. 표 1에서 보듯이 스위치 세트를 경우 1에서 경우 4로 구성함에 따라 워드 라인 전압의 증가분(△Vpgm)이 점점 커짐을 볼 수 있다. 구체적인 증가분은 '제 3 회로부(220c′)의 저항기의 저항값들'과 '각 저항기에 연결된 스위치를 온/오프 시키는지의 여부'에 따라 달라지므로, 프로그램 스텝 코드의 변경 없이 워드 라인 전압의 증가분(△Vpgm)을 다르게 설정할 수 있다. 상기 워드 라인 전압의 증가분(△Vpgm)이 다르게 설정된 각각의 경우에 타겟 프로그램 전압(VpgmM)은 Vref′(1+K+m△R/R336)로 일정하다. 따라서 ISPP 프로그램 방법을 사용하는 불 휘발성 메모리 장치에서, 프로그램 스텝 코드의 변경 없이 상기 스위치 세트의 구성과 동작에 의해 워드 라인 전압의 증가분(△Vpgm)을 다르게 설정할 수 있으며, 그 경우 제 m 번째 프로그램 루프의 전압은 일정하게 유지된다.
도 7은 본 발명의 다른 실시예에 따른 도 4에 도시된 전압 분배기의 예시적인 회로도이다.
도 7을 참조하면, 전압 분배기(220″)는 제 1 회로부(220a″), 제 2 회로부(220b), 제 3 회로부(220c″) 및 방전부(220d)를 포함한다. 동작 원리와 방전부 (220d) 및 제 2 회로부(220b)의 구성은 도 5와 동일하므로 생략한다.
제 1 회로부(220a″)는 노드(ND1)와 노드(ND2) 사이에 연결되어 있다. 노드(ND1)은 프로그램 전압을 입력받는 노드이며, 노드(ND2)는 상기 제 1 회로부(220a″)와 상기 제 2 회로부(220b)가 연결되는 노드이다. 상기 제 1 회로부(220a″)는 병렬로 연결된 3개의 저항기들(317, 318, 319)과 상기 각각의 저항기들(317, 318, 319)에 각각 직렬로 연결된 MOS 트랜지스터들(357, 358, 359)을 포함한다. 상기 3개의 고전압 전달 방지용 MOS 트랜지스터들(357, 358, 359)은 컨트롤러(200)에 의해 제어되는 스위치 역할을 한다. 상기 3개의 스위치들(357, 358, 359)은 워드 라인 전압 발생 회로(190)가 활성화되기 이전에 오퍼레이터에 의하여 컨트롤러(200)를 통해 미리 턴 온 되거나 턴 오프 되며, 프로그램 사이클 도중 변화하지 않는다. 이러한 구성에 따르면, 상기 3개의 스위치들(357, 358, 359)의 온/오프 상태 여부에 따라 제 1 회로부(220a″)의 저항값(R1″)이 결정된다. 상기 제 1 회로부(220a″)의 저항값(R1″)에 따라 스타트 프로그램 전압(Vpgm1)을 조절할 수 있다.
계속해서 도 7을 참조하면, 제 3 회로부(220c″)는 분배 전압(Vref′)을 출력하기 위한 노드(ND3)와 접지 전압 사이에 연결되어 있다. 제 3 회로부(220c″)는 병렬로 연결된 3개의 저항기들(337, 338, 339)과 상기 각각의 저항기들(337, 338, 339)에 각각 직렬로 연결된 3개의 트랜지스터들(367, 368, 369)을 포함한다. 상기 제 3 회로부(220c″)의 3개의 저항기들(337, 338, 339)의 저항값(R337, R338, R339)은 제 1 회로부(220c″)의 대응되는 저항기(317, 318, 319)의 저항값(R317, R318, R319)과 정비례 관계를 이루거나 정비례 관계가 아닌 특정 관계를 이룬다. 이는 도 5 및 도 6에서 설명된 바와 같다. 상기 3개의 MOS 트랜지스터들(367, 368, 369)은 컨트롤러(200)에 의해 제어되며 스위치 역할을 한다. 상기 3개의 스위치들(367, 368, 369)은 워드 라인 전압 발생 회로(190)가 활성화되기 이전에, 컨트롤러(200)에 의해 온/오프 된다. 이러한 구성에 따르면, 상기 3개의 스위치들(367, 368, 369)의 온/오프 상태 여부에 따라 제 3 회로부(220c″)의 저항값(R3″)이 결정된다. 상기 제 3 회로부(220c″)의 저항값(R3″)을 변경함으로써 프로그램 스텝 코드의 변경 없이 워드 라인 전압의 증가분(△Vpgm)을 변화시킬 수 있다.
이상에서 보듯이 제 1 회로부(220a″)와 제 3 회로부(220c″)는 제 2 회로부(220b)를 가운데 두고, 미러처럼 대칭 구조를 이루고 있다. 제 1 회로부(220a″)는 병렬로 연결된 다수의 저항기를 가지며, 제 3 회로부(220c″)는 제 1 회로부(220a″)와 같은 수의 저항기를 가지며 제 1 회로부(220a″)와 같은 방식으로 연결되어 있다. 상기 제 1 회로부 저항기들(317, 318 319)에 직렬로 MOS 트랜지스터로 구성된 스위치(357, 358, 359)가 연결되어 있고, 마찬가지로 제 3 회로부 저항기(337, 338, 339)에도 직렬로 MOS 트랜지스터로 구성된 스위치(367, 368, 369)가 연결되어 있다.
상기 대응하는 스위치 역할을 하는 트랜지스터들(357과 367, 358과 368, 359와 369)은 도면에 도시된 바와 같이 연결되어 항상 동시에 턴 온 되거나 턴 오프 되므로 하나의 스위치 세트로 작동한다. 스위치들(357과 367)을 A 스위치 세트라 칭하고, 스위치들(358과 368)을 B 스위치 세트라 칭하고, 스위치들(359와 369)을 C 스위치 세트라 칭한다.
따라서 상기 스위치 세트에 연결된 저항기들(317과 337, 318과 338, 319와 339)도 동시에 작동하므로 저항기 세트를 이룬다. 저항기들(317과 337)을 A 저항기 세트라 칭하고, 저항기들(318과 338)을 B 저항기 세트라 칭하며, 저항기들(319와 339)을 C 저항기 세트라 칭한다.
본 실시예의 구체적인 경우로, 제 1 회로부(220a″)의 저항기(317, 318, 319)의 저항값들(R317, R318, R319)이 대응하는 제 3 회로부(220c″)의 저항기들(337, 338, 339)의 저항값(R337, R338, R339)과 정비례 관계를 이루는 경우를 본다. 즉 1 회로부(220a″)의 저항기(317, 318, 319)의 저항값들(R317, R318, R319)이 제 3 회로부(220c″)의 저항기들(337, 338, 339)의 저항값(R337, R338, R339)의 K 배이다. 그리고 저항기(337)의 저항값(R337)이 저항기(338)의 저항값(R338)보다 크며, 저항기(338)의 저항값(R338)이 저항기(339)의 저항값(R339)보다 큰 경우를 보자.
R317 = K*R337, R318 = K*R338, R319 = K*R339
R337 > R338 > R339
이 경우 스위치 세트의 구성에 따른 프로그램 전압의 변화분(△Vpgm)과 스타트 프로그램 전압(Vpgm1)을 표 3에서 나타내었다. Vpgm1과 △Vpgm은 수학식 2와 수학식 3을 각각의 경우에 적용하여 구한다. 스위치 세트의 스위치들은 항상 동시에 턴 온 되거나 턴 오프 되므로 스위치 세트로 스위치들의 상태를 나타낸다.
경우 A 스위치세트 B 스위치세트 C 스위치세트 △Vpgm Vpgm1
1 턴 온 턴 오프 턴 오프 Vref′(△R/R337) Vref′(1+K)
2 턴 오프 턴 온 턴 오프 Vref′(△R/R338) Vref′(1+K)
3 턴 오프 턴 오프 턴 온 Vref′(△R/R339) Vref′(1+K)
4 턴 온 턴 온 턴 오프 Vref′(△R/(R337∥R338)) Vref′(1+K)
5 턴 온 턴 오프 턴 온 Vref′(△R/(R337∥R339)) Vref′(1+K)
6 턴 오프 턴 온 턴 온 Vref′(△R/(R338∥R339)) Vref′(1+K)
7 턴 온 턴 온 턴 온 Vref′(△R/(R337∥R338∥R339)) Vref′(1+K)
상기 표에서 "∥" 기호는 저항기들의 병렬 저항 값을 나타낸다.
표 3의 경우, A 스위치 세트와 B 스위치 세트와 C 스위치 세트가 모두 턴 오프 되는 경우에는 전압 분배기가 작동하지 않으므로 나타내지 않았다.
표 3을 보면 경우 1에서 경우 7로 갈수록 즉 턴 온 되는 스위치가 많을수록, 워드 라인 전압의 증가분(△Vpgm)의 분모항이 감소한다. 따라서 워드 라인 전압의 증가분(△Vpgm)이 커진다. 각각의 경우, 스타트 프로그램 전압 (Vpgm1)은 Vref′(1+K)로 일정하다. 즉 스타트 프로그램 전압(Vpgm1)을 일정하게 유지하면서, 워드 라인 전압의 증가분(△Vpgm)을 제 3 회로부(220c″)의 적절한 저항값을 선택함에 따라 증가시킬 수 있다. 본 예에서 스타트 프로그램 전압(Vpgm1)을 일정하게 유지하면서, 워드 라인 전압의 변화분(△Vpgm)을 증가시키는 경우를 보았지만, 타겟 프로그램 전압(VpgmM)을 일정하게 유지하면서 워드 라인 전압의 변화분(△Vpgm)을 증가시키는 경우도 상기의 설명들로 인해 이 분야의 통상적인 지식을 가진 자에게 자명하다.
상기 실시예들에서 저항기들의 숫자는 각 회로부에서 3개로 한정하였지만, 그에 구애받지 않고, 다양하게 변형할 수 있음은 이 분야의 통상적인 지식을 가진 자에게 자명하다.
도 8a, 8b, 9a 및 9b는 본 발명의 실시예에 따른 워드 라인 전압 변화를 나타낸 도면들이다. 이 도면들에서, 프로그램 전압의 증가분이 △Vpgm일 경우의 스타트 프로그램 전압과 타겟 프로그램 전압은 Vpgm1과 VpgmM으로 나타내었고, 프로그램 전압의 증가분이 △Vpgm과 다른 경우의 스타트 프로그램 전압과 타겟 프로그램 전압은 첨자를 사용하여 나타내었다.
도 8a와 도 8b는 첫 번째 프로그램 루프의 전압을 일정하게 유지하면서 워드 라인 전압의 증가분을 다르게 설정하는 경우의 워드 라인 전압 변화를 나타낸 도면이다.
도 8a에서 점선으로 나타내어진 전압은 프로그램 전압의 증가분(△Vpgm)을 변화시키지 않았을 경우의 워드 라인 전압 변화를 나타낸 것이고, 실선으로 나타내어진 전압은 프로그램 전압의 증가분을 (△Vpgm)/K(K는 1보다 큰 실수)로 작게 설정하였을 경우의 워드 라인 전압 변화를 나타낸 것이다. 프로그램 전압의 증가분이 작아짐으로 인하여, 프로그램된 메모리 셀의 문턱 전압 분포 범위가 좁아지게 된다. 또한, 도 8a에서 보듯이 프로그램 전압의 증가분이 (△Vpgm)/K일 경우의 스타트 프로그램 전압 Vpgm1′이 Vpgm1과 같은 값으로 고정되어 있으므로, 언더 프로그램의 문제가 발생하지 않는다.
도 8b에서 점선으로 나타내어진 전압은 프로그램 전압의 증가분(△Vpgm)을 변화시키지 않았을 경우의 워드 라인 전압 변화를 나타낸 것이고, 실선으로 나타내어진 전압은 프로그램 전압의 증가분을 K(△Vpgm)(K는 1보다 큰 실수)로 크게 설정하였을 경우의 워드 라인 전압 변화를 나타낸 것이다. 프로그램 전압의 증가분이 커짐으로 인하여, 메모리 셀을 빠른 시간에 프로그램 할 수 있다. 또한, 도 8a에서 보듯이 프로그램 전압의 증가분이 K(△Vpgm)일 경우의 스타트 프로그램 전압 Vpgm1″이 Vpgm1과 같은 값으로 고정되어 있으므로, 오버 프로그램의 문제가 감소한다.
도 9a와 도 9b는 타겟 프로그램 전압을 일정하게 유지하면서 워드 라인 전압의 증가분을 다르게 설정하는 경우의 워드 라인 전압 변화를 나타낸 도면이다.
도 9a에서 점선으로 나타내어진 전압은 프로그램 전압의 증가분(△Vpgm)을 변화시키지 않았을 경우의 워드 라인 전압 변화를 나타낸 것이고, 실선으로 나타내어진 전압은 프로그램 전압의 증가분을 (△Vpgm)/K(K는 1보다 큰 실수)로 작게 설정하였을 경우의 워드 라인 전압 변화를 나타낸 것이다. 프로그램 전압의 증가분이 작아짐으로 인하여, 프로그램된 메모리 셀의 문턱 전압 분포도가 향상된다. 또한, 도 8a에서 보듯이 프로그램 전압의 증가분이 (△Vpgm)/K일 경우의 타겟 프로그램 전압 VpgmM＊이 VpgmM과 같은 값으로 고정되어 있으므로, 언더 프로그램의 문제가 발생하지 않는다.
도 9b에서 점선으로 나타내어진 전압은 프로그램 전압의 증가분(△Vpgm)을 변화시키지 않았을 경우의 워드 라인 전압 변화를 나타낸 것이고, 실선으로 나타내어진 전압은 프로그램 전압의 증가분을 K*(△Vpgm)(K는 1보다 큰 실수)로 크게 설정하였을 경우의 워드 라인 전압 변화를 나타낸 것이다. 프로그램 전압의 증가분이 커짐으로 인하여, 메모리 셀을 빠른 시간에 프로그램 할 수 있다. 또한, 도 9a에서 보듯이 프로그램 전압의 증가분이 K*(△Vpgm)일 경우의 타겟 프로그램 전압 VpgmM＊＊ Vpgm1과 같은 값으로 고정되어 있으므로, 오버 프로그램의 문제가 발생하지 않는다.
본 발명에 따른 불 휘발성 메모리 장치(100)의 동작이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 잘 알려진 바와 같이, NAND형 플래시 메모리 장치와 같은 불 휘발성 메모리 장치의 경우, 프로그램 사이클은 복수의 프로그램 루프들로 이루어진다. 각 프로그램 루프는 프로그램 구간과 프로그램 검증 구간으로 이루어진다. 프로그램 동작이 수행되기 이전에, 프로그램될 데이터가 감지 증폭 및 래치 회로(130)에 로드된다. 이후, 프로그램 명령이 불 휘발성 메모리 장치(100)에 제공됨에 따라, 프로그램 동작이 수행된다. 프로그램 동작이 수행되기 이전, 예를 들어 메모리 장치 제조시에 오퍼레이터에 의하여 각각의 스위치 세트가 미리 연결되거나 차단된다. 각각의 스위치 세트는 퓨즈로 구성되거나, 컨트롤러에 의하여 제어되는 트랜지스터로 구성된다. 어느 경우에나 스위치 세트는 프로그램 이전에 미리 설정된다. 즉 불 휘발성 메모리 장치(100)의 전압 분배기(220)의 제 1 회로부(220a)의 저항값과 제 3 회로부(220c)의 저항값은 프로그램 이전에 미리 결정되며, 프로그램 사이클 도중 변화되지 않는다.
제어 로직(160)은 프로그램 명령의 입력에 응답하여 프로그램 인에이블 신호 (PGM_EN)를 활성화하며, 워드 라인 전압 발생 회로(190)는 프로그램 인에이블 신호(PGM_EN)의 활성화에 따라 워드 라인 전압(Vpgm)을 발생하기 시작한다. 여기서, 첫 번째 프로그램 루프 동안 프로그램 스텝 코드(STEP0)가 컨트롤러(200)를 통해 활성화된다. 컨트롤러 (200)는 제어 로직(160)과 루프 카운터 (170) 및 디코더 (180)를 포함한다. 프로그램 전압(Vpgm)은 수학식 2에 의해서 결정될 것이다. 워드 라인 전압(Vpgm)이 첫 번째 프로그램 루프의 원하는 전압 레벨에 도달하면, 잘 알려진 방법에 따라 메모리 셀들이 프로그램될 것이다.
첫 번째 프로그램 루프의 프로그램 동작이 종료되면, 프로그램 검증 동작이 수행된다. 프로그램 검증 동작시 감지 증폭 및 래치 회로(130)는 메모리 셀 어레이(110)로부터 데이터를 읽고 읽혀진 데이터를 패스/페일 체크 회로(150)로 출력한다. 패스/페일 체크 회로(150)는 감지 증폭 및 래치 회로(130)로부터의 데이터 값들이 동일한 데이터 즉, 패스 데이터 값을 갖는 지의 여부를 판별한다. 만약 데이터 값들 중 하나라도 패스 데이터 값을 갖지 않으면, 제어 로직(160)은 카운트-업 신호 (CNT_UP)를 활성화한다. 루프 카운터(170)는 카운트-업 신호 (CNT_UP)의 활성화에 응답하여 카운트-업 동작을 수행한다. 카운트-업된 값은 다음의 프로그램 루프를 나타낸다. 카운트된 값은 디코더(180)에 의해서 디코딩되며, 그 결과 프로그램 스텝 코드(STEP1)가 활성화된다. 상기 프로그램 스텝 코드(STEP1)에 의해 상기 전압 분배기(220)의 제 2 회로부(220b)의 저항값이 증가한다. 따라서 이 단계의 워드 라인 전압(Vpgm)은 바로 이전의 프로그램 루프의 워드 라인 전압(Vpgm)보다 정해진 증가분(△Vpgm)만큼 증가한다. 앞서 설명된 프로그램 동작은 감지 증폭 및 래치 회로 (130)로부터의 데이터 값들이 모두 패스 데이터 값을 가질 때까지 반복될 것이다.
요약하면, 워드 라인 전압 발생 회로를 활성화하기 전, 예를 들어 메모리 장치 제조시에 스위치 세트의 제어를 통해 프로그램 스텝 코드의 변화 없이 워드 라인 전압의 증가분(△Vpgm)을 임의의 다른 값으로 설정할 수 있다. 또한, 스위치 세트와 연결된 저항기 세트의 저항값을 각 저항기 세트에서 저항기들의 저항값 사이에 정비례 관계가 되도록 선정하면, 워드 라인 전압의 증가분(△Vpgm)을 변경시킬 경우, 스타트 프로그램 전압(Vpgm1)을 일정하게 유지할 수 있다. 구체적으로 워드 라인 전압의 증가분(△Vpgm)을 작게 함으로써 프로그램된 메모리 셀의 문턱 전압 산포도를 향상시키며, 이 경우 스타트 프로그램 전압(Vpgm1)을 일정하게 유지함으로써 언더 프로그램을 방지한다. 워드 라인 전압의 증가분(△Vpgm)을 크게 설정함으로써 프로그램 스피드를 향상시키며, 이 경우 스타트 프로그램 전압(Vpgm1)을 일정하게 유지함으로써 오버 프로그램을 방지한다.
또는 워드 라인 전압의 증가분(△Vpgm)을 다른 값으로 설정할 경우, 타겟 프로그램 전압(VpgmM)을 일정하게 유지할 수 있다. 구체적인 상황은 각 저항기 세트에서 각 저항기 사이의 저항값을 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계를 가지도록 한다는 점을 제외하고는 스타트 프로그램 전압(Vpgm1)을 일정하게 유지할 경우와 동일하므로 생략한다. 타겟 프로그램 전압을 일정하게 유지함으로써 워드 라인 전압의 증가분을 다르게 설정할 경우 나타나는 언더 프로그램이나 오버 프로그램의 문제를 해결할 수 있다. 특히 원 비트 데이터를 메모리 셀에 저장하고 할 경우에는, 프로그램되었는지 안 되었는지 여부가 중요하므로 워드 라인 전압의 증가분을 변경할 경우 스타트 프로그램을 일정하게 유지하는 것이 유용하다. n- 비트 데이터를 저장할 경우 프로그램된 메모리 셀의 문턱 전압이 특정 범위에 들어야 하므로 타겟 프로그램 전압을 일정하게 유지하는 것이 유용하다.
비록 본 발명이 바람직한 실시예를 참조하여 기술되었지만, 본 발명의 기술적 사상을 벗어나지 않은 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
본 발명에 의하면, 프로그램 스텝 코드의 변경 없이 워드 라인 전압의 증가분을 임의의 값으로 설정할 수 있다.
본 발명에 의하면, 불 휘발성 메모리 장치에 있어서 메모리 셀의 문턱 전압 산포도를 향상시키기 위하여 워드 라인 전압의 증가분을 작게 설정할 경우, 스타트 프로그램 전압 또는 타겟 프로그램 전압을 일정하게 유지한다. 이로써 메모리 셀의 문턱 전압 산포도를 향상시키면서 동시에 언더 프로그램의 문제를 해결한다.
또한 본 발명에 의하면, 메모리 셀을 빠르게 프로그램하기 위해서 워드 라인 전압을 증가분을 크게 설정할 경우, 나타나는 오버 프로그램의 문제를 스타트 프로그램 전압 또는 타겟 프로그램 전압을 일정하게 유지함으로써 해결한다.

Claims (44)

  1. 증가형 스텝 펄스 전압을 생성하는 워드 라인 전압 발생 회로에 있어서,
    상기 프로그램 전압에 연결된 제 1 회로부와;
    상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고
    상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함하며,
    상기 제 3 회로부의 저항값 설정에 의해 상기 프로그램 스텝 코드의 변경 없이 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있는 것을 특징으로 하는 워드 라인 전압 발생 회로.
  2. 제 1 항에 있어서,
    상기 제 3 회로부는 직렬로 연결된 다수의 저항기와 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 3 회로부의 저항값을 다르게 설정 가능한 것을 특징으로 하는 워드 라인 전압 발생 회로.
  3. 제 1 항에 있어서,
    상기 제 3 회로부는 병렬로 연결된 다수의 저항기와 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 3 회로부의 저항값을 다르게 설정 가능한 것을 특징으로 하는 워드 라인 전압 발생 회로.
  4. 제 2 또는 3 항에 있어서,
    상기 스위치들은 퓨즈 및 트랜지스터 중 어느 하나인 것을 특징으로 하는 워드 라인 전압 발생 회로.
  5. 제 1 항에 있어서,
    상기 프로그램 전압은 프로그램 사이클의 프로그램 루프가 반복될 때마다 프로그램 사이클 시작 전에 결정된 상기 프로그램 전압의 증가분만큼 단계적으로 증가하는 것을 특징으로 하는 워드 라인 전압 발생 회로.
  6. 제 1 항에 있어서,
    상기 워드 라인 전압 발생 회로는 클럭 신호에 응답하여 선택된 행에 상기 프로그램 전압을 제공하는 챠지 펌프와; 그리고 상기 분배 전압과 기준 전압을 비교하여 상기 클럭 신호를 발생하는 챠지 펌프 제어기를 더 포함하는 것을 특징으로 하는 워드 라인 전압 발생 회로.
  7. 증가형 스텝 펄스 전압을 생성하는 워드 라인 전압 발생 회로에 있어서,
    상기 프로그램 전압에 연결된 제 1 회로부와;
    상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고
    상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함하며,
    상기 제 1 회로부와 상기 제 3 회로부는 대칭되는 구성을 가지고, 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 스타트 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있는 것을 특징으로 하는 워드 라인 전압 발생 회로.
  8. 제 7 항에 있어서,
    상기 제 1 및 제 3 회로부 각각은 직렬로 연결된 다수의 저항기와 상기 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능한 것을 특징으로 하는 워드 라인 전압 발생 회로.
  9. 제 7 항에 있어서,
    상기 제 1 및 제 3 회로부 각각은 병렬로 연결된 다수의 저항기와 상기 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능한 것을 특징으로 하는 워드 라인 전압 발생 회로.
  10. 제 7 항에 있어서,
    상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성하는 것을 특징으로 하는 워드 라인 전압 발생 회로.
  11. 제 10 항에 있어서,
    상기 스위치 세트의 동작에 의해 스타트 프로그램 전압을 고정된 값으로 유지하면서 프로그램 전압의 증가분을 다르게 설정 가능한 것을 특징으로 하는 워드 라인 전압 발생 회로.
  12. 제 11 항에 있어서,
    상기 스위치들은 퓨즈 및 트랜지스터 중 어느 하나인 것을 특징으로 하는 워드 라인 전압 발생 회로.
  13. 제 7 항에 있어서,
    상기 워드 라인 전압 발생 회로는 클럭 신호에 응답하여 선택된 행에 프로그램 전압을 제공하는 챠지 펌프와; 그리고 상기 분배 전압과 기준 전압을 비교하여 상기 클럭 신호를 발생하는 챠지 펌프 제어기를 더 포함하는 것을 특징으로 하는 워드 라인 전압 발생 회로.
  14. 증가형 스텝 펄스 전압을 생성하는 워드 라인 전압 발생 회로에 있어서,
    상기 프로그램 전압에 연결된 제 1 회로부와;
    상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고
    상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함하며,
    상기 제 1 회로부와 상기 제 3 회로부는 대칭되는 구성을 가지고, 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 타겟 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있는 것을 특징으로 하는 워드 라인 전압 발생 회로.
  15. 제 14 항에 있어서,
    상기 제 1 및 제 3 회로부 각각은 직렬로 연결된 다수의 저항기와 상기 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능한 것을 특징으로 하는 워드 라인 전압 발생 회로.
  16. 제 14 항에 있어서,
    상기 제 1 및 제 3 회로부 각각은 병렬로 연결된 다수의 저항기와 상기 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능한 것을 특징으로 하는 워드 라인 전압 발생 회로.
  17. 제 14 항에 있어서,
    상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성하는 것을 특징으로 하는 워드 라인 전압 발생 회로.
  18. 제 17 항에 있어서,
    상기 스위치 세트의 동작에 의해 타겟 프로그램 전압을 고정된 값으로 유지하면서 프로그램 전압의 증가분을 다르게 설정 가능한 것을 특징으로 하는 워드 라인 전압 발생 회로.
  19. 제 18 항에 있어서,
    상기 스위치들은 퓨즈 및 트랜지스터 중 어느 하나인 것을 특징으로 하는 워드 라인 전압 발생 회로.
  20. 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치에 있어서,
    프로그램 스텝 코드들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 그리고
    프로그램 사이클 동안 상기 프로그램 스텝 코드들을 순차적으로 활성화하는 프로그램 제어기를 포함하되,
    상기 워드 라인 전압 발생 회로는 상기 프로그램 전압과 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 상기 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결되는 제 3 회로부를 포함하며,
    상기 제 3 회로부의 저항값 설정에 의해, 상기 프로그램 스텝 코드의 변경 없이 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있는 것을 특징으로 하는 불 휘발성 메모리 장치.
  21. 제 20 항에 있어서,
    상기 제 3 회로부는 직렬로 연결된 다수의 저항기와 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 3 회로부의 저항값을 다르게 설정 가능한 것을 특징으로 하는 불 휘발성 메모리 장치.
  22. 제 20 항에 있어서,
    상기 제 3 회로부는 병렬로 연결된 다수의 저항기와 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 3 회로부의 저항값을 다르게 설정 가능한 것을 특징으로 하는 불 휘발성 메모리 장치.
  23. 제 21 또는 22 항에 있어서,
    상기 스위치들은 퓨즈 및 트랜지스터 중 어느 하나인 것을 특징으로 하는 불 휘발성 메모리 장치.
  24. 제 20 항에 있어서,
    상기 프로그램 전압은 프로그램 사이클의 프로그램 루프가 반복될 때마다 프로그램 사이클 시작 전에 결정된 상기 프로그램 전압의 증가분만큼 단계적으로 증가하는 것을 특징으로 하는 불 휘발성 메모리 장치.
  25. 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치에 있어서,
    프로그램 스텝 코드들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 그리고
    프로그램 사이클 동안 상기 프로그램 스텝 코드들을 순차적으로 활성화하는 프로그램 제어기를 포함하되,
    상기 워드 라인 전압 발생 회로는 상기 프로그램 전압과 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결되는 제 3 회로부를 포함하며,
    상기 제 3 회로부는 상기 제 1 회로부와 대칭되는 구성을 가지고 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드 변경 없이 스타트 프로그램 전압을 고정된 값으로 유지하면서 상기 워드 라인 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있는 것을 특징으로 하는 불 휘발성 메모리 장치.
  26. 제 25 항에 있어서,
    상기 제 1 및 제 3 회로부 각각은 직렬로 연결된 다수의 저항기와 상기 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능한 것을 특징으로 하는 불 휘발성 메모리 장치.
  27. 제 25 항에 있어서,
    상기 제 1 및 제 3 회로부 각각은 병렬로 연결된 다수의 저항기와 상기 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능한 것을 특징으로 하는 불 휘발 성 메모리 장치.
  28. 제 25 항에 있어서,
    상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성하는 것을 특징으로 하는 불 휘발성 메모리 장치.
  29. 제 28 항에 있어서,
    상기 스위치 세트의 동작에 의해 스타트 프로그램 전압을 고정된 값으로 유지하면서 프로그램 전압의 증가분을 다르게 설정 가능한 것을 특징으로 하는 불 휘발성 메모리 장치.
  30. 제 29 항에 있어서,
    상기 스위치들은 퓨즈 및 트랜지스터 중 어느 하나인 것을 특징으로 하는 불 휘발성 메모리 장치.
  31. 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치에 있어서,
    프로그램 스텝 코드들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 그리고
    프로그램 사이클 동안 상기 프로그램 스텝 코드들을 순차적으로 활성화하는 프로그램 제어기를 포함하되,
    상기 워드 라인 전압 발생 회로는 상기 프로그램 전압과 연결된 제 1 회로부와; 상기 제 1 회로부와 분배 전압 사이에 연결되고 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결되는 제 3 회로부를 포함하며,
    상기 제 3 회로부는 상기 제 1 회로부와 대칭되는 구성을 가지고 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드 변경 없이 타겟 프로그램 전압을 고정된 값으로 유지하면서 상기 워드 라인 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있는 것을 특징으로 하는 불 휘발성 메모리 장치.
  32. 제 31 항에 있어서,
    상기 제 1 및 제 3 회로부 각각은 직렬로 연결된 다수의 저항기와 상기 각 저항기에 병렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능한 것을 특징으로 하는 불 휘발성 메모리 장치.
  33. 제 31 항에 있어서,
    상기 제 1 및 제 3 회로부 각각은 병렬로 연결된 다수의 저항기와 상기 각 저항기에 직렬로 연결된 스위치를 포함하며, 상기 스위치의 제어를 통해 상기 제 1 및 제 3 회로부 각각의 저항값을 다르게 설정 가능한 것을 특징으로 하는 불 휘발성 메모리 장치.
  34. 제 31 항에 있어서,
    상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계가 아닌 제 m 번째 프로그램 루프의 'm'을 변수로 하는 함수 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성하는 것을 특징으로 하는 불 휘발성 메모리 장치.
  35. 제 34 항에 있어서,
    상기 스위치 세트의 동작에 의해 타겟 프로그램 전압을 고정된 값으로 유지하면서 프로그램 전압의 증가분을 다르게 설정 가능한 것을 특징으로 하는 불 휘발성 메모리 장치.
  36. 제 35 항에 있어서,
    상기 스위치들은 퓨즈 및 트랜지스터 중 어느 하나인 것을 특징으로 하는 불 휘발성 메모리 장치.
  37. 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치에 있어서,
    행들과 열들로 배열된 메모리 셀들과;
    클럭 신호에 응답하여 선택된 행에 프로그램 전압을 제공하는 챠지 펌프와;
    프로그램 스텝 코드에 응답하여 상기 프로그램 전압을 분배하는 전압 분배기와; 그리고
    상기 분배 전압과 기준 전압을 비교하여 상기 클럭 신호를 발생하는 챠지 펌프 제어기를 포함하며,
    상기 전압 분배기는 상기 프로그램 전압에 연결된 제 1 회로부와; 상기 제 1 회로부와 상기 분배 전압 사이에 연결되고 상기 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결되는 제 3 회로부를 포함하며,
    상기 제 3 회로부는 상기 제 1 회로부와 대칭되는 구성을 가지고 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 스타트 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있는 것을 특징으로 하는 불 휘발성 메모리 장치.
  38. 제 37 항에 있어서,
    상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스위치는 같이 동작하는 스위치 세트로 구성하는 것을 특징으로 하는 불 휘발성 메모리 장치.
  39. 제 38 항에 있어서,
    상기 스위치들은 퓨즈 및 트랜지스터 중 어느 하나인 것을 특징으로 하는 불 휘발성 메모리 장치.
  40. 제 37 항에 있어서,
    상기 메모리 셀들 각각은 1-비트 데이터를 저장하는 단일-레벨 메모리 셀 및 n-비트 데이터(n=2 또는 그보다 큰 정수)를 저장하는 멀티-레벨 메모리 셀 중 어느 하나를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치.
  41. 증가형 스텝 펄스 프로그램 방법을 사용하는 불 휘발성 메모리 장치에 있어서,
    행들과 열들로 배열된 메모리 셀들과;
    클럭 신호에 응답하여 선택된 행에 프로그램 전압을 제공하는 챠지 펌프와;
    프로그램 스텝 코드에 응답하여 상기 프로그램 전압을 분배하는 전압 분배기와; 그리고
    상기 분배 전압과 기준 전압을 비교하여 상기 클럭 신호를 발생하는 챠지 펌프 제어기를 포함하며,
    상기 전압 분배기는 상기 프로그램 전압에 연결된 제 1 회로부와; 상기 제 1 회로부와 상기 분배 전압 사이에 연결되고 상기 프로그램 스텝 코드에 의해서 제어되는 제 2 회로부와; 그리고 상기 분배 전압과 접지 전압 사이에 연결된 제 3 회로부를 포함하며,
    상기 제 3 회로부는 상기 제 1 회로부와 대칭되는 구성을 가지고 상기 제 1 회로부의 저항값과 상기 제 3 회로부의 저항값 사이에 정비례 관계가 아닌 함수 관계가 유지되도록 제어하여, 상기 프로그램 스텝 코드의 변경 없이 타겟 프로그램 전압을 고정된 값으로 유지하면서 상기 프로그램 전압의 증가분을 임의의 값(N△V, N>0인 모든 실수값)으로 다르게 설정할 수 있는 것을 특징으로 하는 불 휘발성 메모리 장치.
  42. 제 41 항에 있어서,
    상기 제 1 회로부 내의 저항기들의 저항값은 상기 제 3 회로부 내에 같은 위치에 있는 저항기들의 저항값과 정비례 관계를 가지고, 상기 제 1 회로부 내의 저항기에 연결된 스위치와 상기 제 3 회로부의 같은 위치에 있는 저항기에 연결된 스 위치는 같이 동작하는 스위치 세트로 구성하는 것을 특징으로 하는 불 휘발성 메모리 장치.
  43. 제 42 항에 있어서,
    상기 스위치들은 퓨즈 및 트랜지스터 중 어느 하나인 것을 특징으로 하는 불 휘발성 메모리 장치.
  44. 제 41 항에 있어서,
    상기 메모리 셀들 각각은 1-비트 데이터를 저장하는 단일-레벨 메모리 셀 및 n-비트 데이터(n=2 또는 그보다 큰 정수)를 저장하는 멀티-레벨 메모리 셀 중 어느 하나를 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치.
KR1020050046898A 2005-06-01 2005-06-01 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치 KR100621636B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050046898A KR100621636B1 (ko) 2005-06-01 2005-06-01 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치
US11/321,282 US7345923B2 (en) 2005-06-01 2005-12-29 Wordline voltage generation circuit and nonvolatile memory device with the same
JP2006129341A JP5129933B2 (ja) 2005-06-01 2006-05-08 ワードライン電圧発生回路及びそれを持つ不揮発性メモリ装置
DE102006024116.9A DE102006024116B4 (de) 2005-06-01 2006-05-18 Wortleitungsspannungsgeneratorschaltung und zugehöriges nichtflüchtiges Speicherbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050046898A KR100621636B1 (ko) 2005-06-01 2005-06-01 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치

Publications (1)

Publication Number Publication Date
KR100621636B1 true KR100621636B1 (ko) 2006-09-07

Family

ID=37402142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046898A KR100621636B1 (ko) 2005-06-01 2005-06-01 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치

Country Status (4)

Country Link
US (1) US7345923B2 (ko)
JP (1) JP5129933B2 (ko)
KR (1) KR100621636B1 (ko)
DE (1) DE102006024116B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818046B1 (ko) 2011-10-18 2018-01-12 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 프로그램 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626377B1 (ko) * 2004-06-07 2006-09-20 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
KR100729359B1 (ko) * 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100829790B1 (ko) * 2006-10-20 2008-05-19 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 데이터 독출방법
US7656709B2 (en) 2007-05-03 2010-02-02 Micron Technology, Inc. NAND step up voltage switching method
US7630249B2 (en) * 2007-06-21 2009-12-08 Sandisk Corporation Intelligent control of program pulse duration
US7580290B2 (en) * 2007-06-21 2009-08-25 Sandisk Corporation Non-volatile storage system with intelligent control of program pulse duration
US7978520B2 (en) 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
JP4356786B2 (ja) * 2007-12-12 2009-11-04 ソニー株式会社 記憶装置および情報再記録方法
KR101347287B1 (ko) 2008-02-20 2014-01-03 삼성전자주식회사 프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리장치 및 그 프로그래밍 방법
KR101448851B1 (ko) * 2008-02-26 2014-10-13 삼성전자주식회사 비휘발성 메모리 장치에서의 프로그래밍 방법
KR101464255B1 (ko) * 2008-06-23 2014-11-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 시스템
US8873310B2 (en) 2009-06-19 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage regulator for eDRAM with VSS-sensing
US8059475B2 (en) 2009-06-19 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage regulator for eDRAM with VSS-sensing
KR101616099B1 (ko) * 2009-12-03 2016-04-27 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
JP5558180B2 (ja) * 2010-04-09 2014-07-23 株式会社東芝 半導体記憶装置および昇圧回路
KR101942274B1 (ko) 2012-02-13 2019-01-28 삼성전자주식회사 저항성 메모리 장치
KR20150048427A (ko) * 2013-10-28 2015-05-07 에스케이하이닉스 주식회사 디스차지 회로
KR20170011644A (ko) * 2015-07-23 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102392661B1 (ko) * 2017-07-18 2022-04-29 삼성전자주식회사 비휘발성 메모리 장치의 전압 생성기, 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
US11557338B2 (en) * 2020-10-13 2023-01-17 Ememory Technology Inc. Non-volatile memory with multi-level cell array and associated program control method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142368B1 (ko) * 1994-09-09 1998-07-15 김광호 불휘발성 반도체 메모리장치의 자동프로그램 회로
JPH1131391A (ja) 1997-07-10 1999-02-02 Sony Corp 不揮発性半導体記憶装置
JP2000049314A (ja) * 1998-07-29 2000-02-18 Sony Corp 不揮発性半導体記憶装置
JP3595691B2 (ja) * 1998-08-25 2004-12-02 株式会社東芝 不揮発性半導体記憶装置
KR100290481B1 (ko) 1998-12-28 2001-06-01 박종섭 플래쉬 메모리 장치용 다단계 펄스 발생 회로
KR100453854B1 (ko) * 2001-09-07 2004-10-20 삼성전자주식회사 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
JP3908957B2 (ja) * 2002-01-24 2007-04-25 シャープ株式会社 不揮発性半導体メモリ装置
KR100465064B1 (ko) 2002-05-17 2005-01-06 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 워드라인 전압 발생회로
JP4175862B2 (ja) 2002-10-24 2008-11-05 株式会社リコー 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路
KR100553681B1 (ko) * 2003-03-06 2006-02-24 삼성전자주식회사 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
KR100632944B1 (ko) * 2004-05-31 2006-10-12 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
KR100626377B1 (ko) * 2004-06-07 2006-09-20 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
KR100634412B1 (ko) * 2004-09-02 2006-10-16 삼성전자주식회사 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818046B1 (ko) 2011-10-18 2018-01-12 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 프로그램 방법

Also Published As

Publication number Publication date
JP5129933B2 (ja) 2013-01-30
US20060274564A1 (en) 2006-12-07
DE102006024116B4 (de) 2015-10-22
JP2006338856A (ja) 2006-12-14
US7345923B2 (en) 2008-03-18
DE102006024116A1 (de) 2006-12-07

Similar Documents

Publication Publication Date Title
KR100621636B1 (ko) 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치
KR100632944B1 (ko) 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
US7474564B2 (en) Non-volatile memory device capable of changing increment of program voltage according to mode of operation
US7420856B2 (en) Methods and circuits for generating a high voltage and related semiconductor memory devices
US7697327B2 (en) NAND flash memory device and programming method
KR100541819B1 (ko) 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
KR100634412B1 (ko) 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
US7457165B2 (en) Non-volatile memory device and method of programming same
US7697342B2 (en) Flash memory device and related high voltage generating circuit
KR20090118594A (ko) 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
US7649785B2 (en) Flash memory device and related high voltage generating circuit
US7817471B2 (en) Flash memory device and programming method
JP6501325B1 (ja) 半導体記憶装置
US7180790B2 (en) Non-volatile memory device having controlled bulk voltage and method of programming same
KR100553715B1 (ko) 멀티 레벨 고전압 레귤레이터
KR100192567B1 (ko) 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치
KR20060075161A (ko) 시작전압과 종료전압이 제어되는 불휘발성 반도체 메모리장치의 프로그램 워드라인 전압발생회로
KR20060076463A (ko) 불휘발성 반도체 메모리 장치의 프로그램 워드라인전압발생회로
JP2004247042A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14