JP4356786B2 - 記憶装置および情報再記録方法 - Google Patents
記憶装置および情報再記録方法 Download PDFInfo
- Publication number
- JP4356786B2 JP4356786B2 JP2007320579A JP2007320579A JP4356786B2 JP 4356786 B2 JP4356786 B2 JP 4356786B2 JP 2007320579 A JP2007320579 A JP 2007320579A JP 2007320579 A JP2007320579 A JP 2007320579A JP 4356786 B2 JP4356786 B2 JP 4356786B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- information
- resistance
- potential difference
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0071—Write using write potential applied to access device gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Semiconductor Memories (AREA)
Description
日経エレクトロニクス,2007.7.16号,p.98
第1電源21および第3電源23により、電極14に負電位(−電位)、電極11に正電位(+電位)をそれぞれ印加して、イオン源層12から高抵抗層13に向かって電流を流すと、イオン源層12から、Cu、AgおよびZnのうち少なくとも一種類の金属元素がイオン化して高抵抗層13内を拡散していき、電極14側で電子と結合して析出したり、あるいは、高抵抗層13の内部に拡散した状態で留まる。その結果、高抵抗層13の内部に上記金属元素を多量に含む電流パスが形成されたり、若しくは、高抵抗層13の内部に上記金属元素による欠陥が多数形成され、高抵抗層13の抵抗値が低くなる。このとき、イオン源層12の抵抗値は、高抵抗層13の書き込み前の抵抗値に比べて元々低いので、高抵抗層13の抵抗値が低くなることにより、可変抵抗素子10全体の抵抗値も低くなる(つまり、可変抵抗素子10がオンする)。なお、このときの可変抵抗素子10全体の抵抗が書込抵抗となる。その後、電極11,14に印加されている電位を零にして可変抵抗素子10にかかる電圧を零にすると、可変抵抗素子10の抵抗値が低くなった状態で保持される。このようにして情報の書き込みが行われる。
次に、第1電源21および第3電源23により、電極14に正電位(+電位)、電極11に負電位(−電位)をそれぞれ印加して、高抵抗層13からイオン源層12に向かって電流を流すと、高抵抗層13内に形成されていた電流パス、あるいは不純物準位を構成する、上記金属元素がイオン化して、高抵抗層13内を移動してイオン源層12側に戻る。その結果、高抵抗層13内から、電流パス若しくは欠陥が消滅して、高抵抗層13の抵抗値が高くなる。このときイオン源層12の抵抗値は元々低いので、高抵抗層13の抵抗値が高くなることにより、可変抵抗素子10全体の抵抗値も高くなる(つまり、可変抵抗素子10がオフする)。なお、このときの可変抵抗素子10全体の抵抗が消去抵抗となる。その後、電極11,14に印加されている電位を零にして可変抵抗素子10にかかる電圧を零にすると、可変抵抗素子10の抵抗値が高くなった状態で保持される。このようにして、書き込まれた情報の消去が行われる。
上記のように記録された情報の読み出しを行う場合には、電極14に書き込み動作が起きない程度の負電位を印加すると共に電極11に正電位を印加、または逆に電極14に消去動作が起きない程度の正電位を印加すると共に電極11に負電位を印加して、イオン源層12および高抵抗層13に電流を流すと、書き込み状態の抵抗値,消去状態の抵抗値に対応した微小な電流が流れる。この電流値を、例えばメモリセルアレイの外部に設置したセンスアンプなどで検出することにより、可変抵抗素子10が低抵抗状態(「1」)か、高抵抗状態(「0」)かを判別することができる。多値記録の場合も同様である。
前述のようにベリファイ制御では、書き込み動作後に読み出し(ベリファイ読み出し)を行い、可変抵抗素子10が低抵抗であったら書き込み成功で書き込み動作を終了し、高抵抗であったら書き込み失敗として再書き込みを行う。そして、このサイクルをある上限回数まで繰り返す。
Claims (5)
- 一対の電極を有し、前記電極への電圧印加により情報が記録される記憶素子と、第1,第2入出力端子および制御端子を有し、前記第1入出力端子が前記記憶素子の一方の電極に接続されたスイッチング素子とを有するメモリセルを複数備えた記憶装置であって、
前記記憶素子において情報の記録が正しく実行されたか否かを確認し、その結果に応じて再記録を行うベリファイ制御手段と、
前記ベリファイ制御手段による再記録の際に、前記スイッチング素子の制御端子と第2入出力端子との間の電位差を、前回の記録のときのそれよりも増加させる電位差変更手段とを備え、
前記記憶素子は、前記電極間に異なる極性の電圧が印加されることによりその抵抗値が高抵抗状態と低抵抗状態との間で可逆的に変化し、かつ多値情報の記録が可能な不揮発性の可変抵抗素子であり、
前記電位差変更手段は、前記電位差の増加分を、多値情報の抵抗値レベル毎に異なる値とする、記憶装置。 - 前記ベリファイ制御手段は、再記録を行うサイクルを複数回繰り返し、
前記電位差変更手段は、前記再記録毎に前記電位差の増加分を異なる値とする、請求項1記載の記憶装置。 - 前記電位差変更手段は、前記電位差の増加分を、電流による前記可変抵抗素子の抵抗値の変化幅の大小関係に応じて異なる値とする、請求項1記載の記憶装置。
- 前記電位差変更手段は、前記電位差の増加分を、電流による前記可変抵抗素子の抵抗値の変化幅が大きい領域では少なく、抵抗値の変化幅が小さい領域では多くなるようにする、請求項3記載の記憶装置。
- 一対の電極を有し、前記電極への電圧印加により情報が記録される記憶素子と、第1,第2入出力端子および制御端子を有し、前記第1入出力端子が前記記憶素子の一方の電極に接続されたスイッチング素子とを有するメモリセルを複数備えた記憶装置の、前記記憶素子に対して情報の記録が正しく実行されたか否かを確認し、その結果に応じて再記録を行う情報再記録方法であって、
前記記憶素子は、前記電極間に異なる極性の電圧が印加されることによりその抵抗値が高抵抗状態と低抵抗状態との間で可逆的に変化し、かつ多値情報の記録が可能な不揮発性の可変抵抗素子であり、
前記再記録の際に、前記スイッチング素子の制御端子と第2入出力端子との間の電位差を前回の記録のときのそれよりも増加し、
前記電位差の増加分を、多値情報の抵抗値レベル毎に異なる値とする、情報再記録方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320579A JP4356786B2 (ja) | 2007-12-12 | 2007-12-12 | 記憶装置および情報再記録方法 |
PCT/JP2008/072489 WO2009075316A1 (ja) | 2007-12-12 | 2008-12-11 | 記憶装置および情報再記録方法 |
US12/747,413 US8213214B2 (en) | 2007-12-12 | 2008-12-11 | Storage device and information rerecording method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320579A JP4356786B2 (ja) | 2007-12-12 | 2007-12-12 | 記憶装置および情報再記録方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009146479A JP2009146479A (ja) | 2009-07-02 |
JP4356786B2 true JP4356786B2 (ja) | 2009-11-04 |
Family
ID=40755556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007320579A Expired - Fee Related JP4356786B2 (ja) | 2007-12-12 | 2007-12-12 | 記憶装置および情報再記録方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8213214B2 (ja) |
JP (1) | JP4356786B2 (ja) |
WO (1) | WO2009075316A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009146480A (ja) * | 2007-12-12 | 2009-07-02 | Sony Corp | 記憶装置および情報再記録方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8331128B1 (en) | 2008-12-02 | 2012-12-11 | Adesto Technologies Corporation | Reconfigurable memory arrays having programmable impedance elements and corresponding methods |
JP5044617B2 (ja) * | 2009-08-31 | 2012-10-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2011125456A1 (en) | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8614911B2 (en) * | 2011-12-22 | 2013-12-24 | International Business Machines Corporation | Energy-efficient row driver for programming phase change memory |
JP6162931B2 (ja) * | 2012-06-19 | 2017-07-12 | ソニーセミコンダクタソリューションズ株式会社 | 記憶素子および記憶装置 |
US9047945B2 (en) | 2012-10-15 | 2015-06-02 | Marvell World Trade Ltd. | Systems and methods for reading resistive random access memory (RRAM) cells |
US9042159B2 (en) * | 2012-10-15 | 2015-05-26 | Marvell World Trade Ltd. | Configuring resistive random access memory (RRAM) array for write operations |
US8885388B2 (en) | 2012-10-24 | 2014-11-11 | Marvell World Trade Ltd. | Apparatus and method for reforming resistive memory cells |
US9042162B2 (en) | 2012-10-31 | 2015-05-26 | Marvell World Trade Ltd. | SRAM cells suitable for Fin field-effect transistor (FinFET) process |
CN105190760B (zh) | 2012-11-12 | 2018-04-24 | 马维尔国际贸易有限公司 | 在存储器***中并行地使用具有nmos通过门和pmos通过门两者的sram单元 |
JP6251885B2 (ja) * | 2013-04-26 | 2017-12-27 | パナソニックIpマネジメント株式会社 | 抵抗変化型不揮発性記憶装置およびその書き込み方法 |
US9544864B1 (en) * | 2016-03-07 | 2017-01-10 | Panasonic Liquid Crystal Display Co., Ltd. | Data transmission system and receiving device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11110977A (ja) | 1997-10-06 | 1999-04-23 | Sony Corp | 不揮発性半導体記憶装置 |
JP4113493B2 (ja) * | 2003-06-12 | 2008-07-09 | シャープ株式会社 | 不揮発性半導体記憶装置及びその制御方法 |
JP4670252B2 (ja) | 2004-01-20 | 2011-04-13 | ソニー株式会社 | 記憶装置 |
KR100621636B1 (ko) * | 2005-06-01 | 2006-09-07 | 삼성전자주식회사 | 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치 |
JP4475174B2 (ja) * | 2005-06-09 | 2010-06-09 | ソニー株式会社 | 記憶装置 |
JP2007018615A (ja) * | 2005-07-08 | 2007-01-25 | Sony Corp | 記憶装置及び半導体装置 |
-
2007
- 2007-12-12 JP JP2007320579A patent/JP4356786B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-11 WO PCT/JP2008/072489 patent/WO2009075316A1/ja active Application Filing
- 2008-12-11 US US12/747,413 patent/US8213214B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009146480A (ja) * | 2007-12-12 | 2009-07-02 | Sony Corp | 記憶装置および情報再記録方法 |
US8363447B2 (en) | 2007-12-12 | 2013-01-29 | Sony Corporation | Storage device and information recording and verification method |
Also Published As
Publication number | Publication date |
---|---|
JP2009146479A (ja) | 2009-07-02 |
US8213214B2 (en) | 2012-07-03 |
WO2009075316A1 (ja) | 2009-06-18 |
US20100259968A1 (en) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4356786B2 (ja) | 記憶装置および情報再記録方法 | |
JP5151439B2 (ja) | 記憶装置および情報再記録方法 | |
JP4297136B2 (ja) | 記憶装置 | |
US7289351B1 (en) | Method of programming a resistive memory device | |
JP4670252B2 (ja) | 記憶装置 | |
JP4113493B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
US8369128B2 (en) | Storage device and information rerecording method | |
KR101263017B1 (ko) | 기억 장치 및 반도체 장치 | |
JP2007513455A (ja) | 複数の直列選択デバイスを組込んだnandメモリアレイおよびその動作方法 | |
JP2007513456A (ja) | 個々のメモリセルの多重書込パルスプログラミングを組込んだnandメモリアレイおよびその動作方法 | |
US20060092737A1 (en) | Memory and semiconductor device | |
JP5626529B2 (ja) | 記憶装置およびその動作方法 | |
US9530495B1 (en) | Resistive switching memory having a resistor, diode, and switch memory cell | |
JP2014038675A (ja) | 記憶装置および駆動方法 | |
US9472272B2 (en) | Resistive switching memory with cell access by analog signal controlled transmission gate | |
CN107430882A (zh) | 存储器单元和存储装置 | |
JP5774154B1 (ja) | 抵抗変化型メモリ | |
US8149610B2 (en) | Nonvolatile memory device | |
JP2009104715A (ja) | 可変抵抗素子の駆動方法および駆動装置 | |
JP2006179560A (ja) | 記憶素子の再生方法およびメモリ回路 | |
JP2008010035A (ja) | 記憶装置 | |
TWI443662B (zh) | 非揮發性記憶裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4356786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |