KR100613671B1 - 반도체 기억 장치 - Google Patents
반도체 기억 장치 Download PDFInfo
- Publication number
- KR100613671B1 KR100613671B1 KR1019990047393A KR19990047393A KR100613671B1 KR 100613671 B1 KR100613671 B1 KR 100613671B1 KR 1019990047393 A KR1019990047393 A KR 1019990047393A KR 19990047393 A KR19990047393 A KR 19990047393A KR 100613671 B1 KR100613671 B1 KR 100613671B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- read
- circuit
- write state
- amplifier
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (10)
- 반도체 기억 장치에 있어서,선택된 메모리 셀의 데이터를 증폭하는 센스 증폭기(31, 32)와;선택된 메모리 셀의 데이터를 증폭하는 버스 증폭기(33)와;상기 선택된 메모리 셀로의 데이터의 기록 동작시에 어드레스에 기초하여 선택된 상기 센스 증폭기 및 버스 증폭기를 통해 판독 검출 전류가 흐르는 경로를 차단하는 차단 회로(41)를 포함하는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서, 상기 차단 회로는, 상기 어드레스에 기초하여 생성된 선택 신호와 기록 상태 신호 사이의 논리를 계산하여, 상기 기록 상태 신호가 활성화되었을 때에 상기 센스 증폭기를 동작시키는 인에이블 신호 발생 회로측의 전위를 상기 버스 증폭기측의 전위와 동일한 전위로 변경하는 회로를 포함하는 것인 반도체 기억 장치.
- 제1항에 있어서, 상기 차단 회로는, 상기 어드레스에 기초하여 생성된 선택 신호와 기록 상태 신호 사이의 논리를 계산하여, 상기 기록 상태 신호가 활성화되었을 때에 상기 센스 증폭기를 동작시키는 인에이블 신호 발생 회로의 접속을 개방하는 회로를 포함하는 것인 반도체 기억 장치.
- 제1항에 있어서, 상기 차단 회로는, 기록 상태 신호에 따라 턴온/턴오프되고, 상기 기록 상태 신호가 활성화되었을 때에 상기 버스 증폭기의 접속을 개방하는 스위치 회로를 포함하는 것인 반도체 기억 장치.
- 제1항에 있어서, 상기 차단 회로는, 버스 증폭기의 활성화 신호의 반전 신호에 따라 턴온/턴오프되고, 상기 버스 증폭기의 활성화 신호가 활성화되었을 때에 상기 버스 증폭기의 접속을 개방하는 스위치 회로를 포함하는 것인 반도체 기억 장치.
- 반도체 기억 장치에 있어서,선택된 메모리 셀로부터 판독된 데이터의 전압을 전류로 변환하는 센스 증폭기(31, 32)와;전류를 흐르게 함으로써 데이터를 증폭하는 전류 검출형 판독 데이터 버스 증폭기(33)와;상기 선택된 메모리 셀로의 데이터의 기록 동작시에 판독 검출 전류가 흐르는 경로를 차단하는 차단 회로(41)를 포함하는 것을 특징으로 하는 반도체 기억 장치.
- 제6항에 있어서, 상기 판독 검출 전류는 상기 판독 데이터 버스 증폭기의 고전위 전원으로부터 상기 어드레스에 기초한 선택 신호에 따라서 상기 센스 증폭기를 동작시키는 인에이블 신호 발생 회로의 접지로 흐르는 것을 특징으로 하는 반도체 기억 장치.
- 제7항에 있어서, 상기 차단 회로는 상기 선택 신호에 부가한 기록 상태 신호를 상기 인에이블 신호 발생 회로에 제공하고, 상기 선택 신호와 기록 상태 신호 사이의 논리를 계산하여, 상기 기록 상태 신호가 활성화되었을 때에 상기 인에이블 신호 발생 회로측의 전위를 전원 전위로 변경함으로써 상기 판독 검출 전류를 차단하는 것을 특징으로 하는 반도체 기억 장치.
- 제6항에 있어서, 상기 판독 검출 전류는 어드레스에 기초한 선택 신호에 따라서 상기 센스 증폭기를 동작시키는 인에이블 신호 발생 회로의 고전위 전원으로부터 상기 판독 데이터 버스 증폭기의 접지로 흐르게 하는 것을 특징으로 하는 반도체 기억 장치.
- 제9항에 있어서, 상기 차단 회로는 상기 선택 신호에 부가한 기록 상태 신호를 상기 인에이블 신호 발생 회로에 제공하고, 상기 선택 신호와 기록 상태 신호 사이의 논리를 계산하여, 상기 기록 상태 신호가 활성화되었을 때에 상기 인에이블 신호 발생 회로측의 전위를 접지 전위로 변경함으로써 상기 판독 검출 전류를 차단하는 것을 특징으로 하는 반도체 기억 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11114218A JP2000306381A (ja) | 1999-04-21 | 1999-04-21 | 半導体記憶装置 |
JP99-114218 | 1999-04-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000067794A KR20000067794A (ko) | 2000-11-25 |
KR100613671B1 true KR100613671B1 (ko) | 2006-08-21 |
Family
ID=14632193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990047393A KR100613671B1 (ko) | 1999-04-21 | 1999-10-29 | 반도체 기억 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6188625B1 (ko) |
JP (1) | JP2000306381A (ko) |
KR (1) | KR100613671B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6608787B1 (en) * | 2002-04-11 | 2003-08-19 | Atmel Corporation | Single-ended current sense amplifier |
US6738300B2 (en) * | 2002-08-26 | 2004-05-18 | International Business Machines Corporation | Direct read of DRAM cell using high transfer ratio |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050958A (ja) * | 1996-08-05 | 1998-02-20 | Toshiba Corp | 半導体記憶装置、半導体記憶装置のレイアウト方法、半導体記憶装置の動作方法および半導体記憶装置の回路配置パターン |
-
1999
- 1999-04-21 JP JP11114218A patent/JP2000306381A/ja active Pending
- 1999-10-29 KR KR1019990047393A patent/KR100613671B1/ko active IP Right Grant
- 1999-12-16 US US09/461,721 patent/US6188625B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000306381A (ja) | 2000-11-02 |
US6188625B1 (en) | 2001-02-13 |
KR20000067794A (ko) | 2000-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE37176E1 (en) | Semiconductor memory | |
KR100576844B1 (ko) | 반도체집적회로장치 | |
KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
KR100322540B1 (ko) | 입출력 센스앰프가 차지하는 면적을 최소화하는 메모리 장치 | |
KR0129790B1 (ko) | 개량된 증폭기 회로와 그것을 이용한 반도체 기억장치 | |
US5323345A (en) | Semiconductor memory device having read/write circuitry | |
US20030095466A1 (en) | Semiconductor memory device | |
JPS60211693A (ja) | Mos増幅回路 | |
US5715204A (en) | Sense amplifier with hysteresis | |
KR100618066B1 (ko) | 반도체 기억 장치 | |
JPH0528761A (ja) | ダイナミツクramの読み出し回路 | |
KR20010070154A (ko) | 반도체 기억 장치 | |
KR100613671B1 (ko) | 반도체 기억 장치 | |
JP2869336B2 (ja) | 半導体記憶装置 | |
US5793689A (en) | Sense amplifier for memory | |
US6327215B1 (en) | Local bit switch decode circuit and method | |
US5640352A (en) | Control circuit for output buffer circuits of a semiconductor memory device | |
US6133781A (en) | Semiconductor device utilizing unnecessary electric charge on complementary signal line pair | |
KR100613462B1 (ko) | 반도체 장치의 센스앰프 | |
JP3238481B2 (ja) | 半導体読み出し専用記憶装置 | |
JP2840068B2 (ja) | ダイナミック型ram | |
JP2986939B2 (ja) | ダイナミックram | |
KR100474553B1 (ko) | 이중데이타버스라인센스앰프를갖는반도체메모리장치 | |
JP2802300B2 (ja) | ダイナミック型ram | |
JP2024046318A (ja) | センスアンプ回路および半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120724 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130719 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180718 Year of fee payment: 13 |