KR100613462B1 - 반도체 장치의 센스앰프 - Google Patents

반도체 장치의 센스앰프 Download PDF

Info

Publication number
KR100613462B1
KR100613462B1 KR1020050057392A KR20050057392A KR100613462B1 KR 100613462 B1 KR100613462 B1 KR 100613462B1 KR 1020050057392 A KR1020050057392 A KR 1020050057392A KR 20050057392 A KR20050057392 A KR 20050057392A KR 100613462 B1 KR100613462 B1 KR 100613462B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
bit line
pmos
nmos
gate
Prior art date
Application number
KR1020050057392A
Other languages
English (en)
Inventor
박효식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050057392A priority Critical patent/KR100613462B1/ko
Application granted granted Critical
Publication of KR100613462B1 publication Critical patent/KR100613462B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 각 소스가 공통접속된 제 1 PMOS 및 제 2 PMOS와 각 소스가 공통접속된 제 1 NMOS 및 제 2 NMOS를 포함하며, 비트라인과 상보비트라인 간의 전위차를 감지하여 증폭하는 센스앰프에 있어서, 상기 제 1 PMOS의 게이트와 제 1 NMOS의 게이트에 공통접속되는 제 1 접속노드와 상기 상보 비트라인 간에 설치되는 제 1 스위치와; 상기 제 2 PMOS의 게이트와 제 2 NMOS의 게이트에 공통접속되는 제 2 접속노드와 상기 비트라인 간에 설치되는 제 2 스위치를 포함하여 구성되는 반도체 장치의 센스앰프에 관한 것이다.
센스 앰프

Description

반도체 장치의 센스앰프{Sense Amplifier of Semiconductor Device}
도 1 은 종래 기술에 의한 반도체 장치의 센스 앰프의 구성을 도시한 것이다.
도 2는 본 발명에 의한 일 실시예에 따른 반도체 장치의 센스앰프의 구성을 도시한 것이다.
본 발명은 반도체 장치의 센스앰프에 관한 것으로, 더욱 구체적으로는 센스앰프 구동 전에 센스앰프를 구성하는 트랜지스터 소자가 노이즈에 영향을 받음으로 말미암아 누설전류가 발생하는 것을 방지하고, 센스앰프 구동시 데이터의 정상적인 감지동작이 가능하도록 하는 반도체 장치의 센스앰프에 관한 것이다.
컴퓨터 시스템이나 전자통신분야 등의 기술 진보에 따라 정보의 저장을 위해 사용되는 휘발성 반도체 메모리 칩은 점차로 저가격화, 소형화 및 대용량화되어 가 는 추세에 있다. 특히, 메모리 칩의 크기에 대한 소형화는 대용량화를 실현하기 위한 기술의 기반을 제공한다.
일반적으로, 디램(DRAM) 소자의 데이터를 저장하는 셀 블럭(cell block)은 그물 모양으로 연결되어 있는 워드라인과 비트라인에 하나의 NMOS 트랜지스터와 커패시터(capacitor)로 구성된 많은 셀들이 각각 접속되어 있는 구조이다.
일반적인 디램 소자의 동작을 간단히 살펴보기로 한다.
먼저, 디램소자를 동작시키는 주 신호인 라스(/RAS) 신호가 액티브 상태(로우)로 변하면서 로우 어드레스 버퍼(row address buffer)로 입력되는 어드레스 신호가 입력되고, 이 때에 입력된 로우 어드레스 신호들을 디코딩하여 셀 블럭의 워드라인 중에서 하나를 선택하는 로우 디코딩(row decoding) 동작이 이루어진다.
이 때 선택된 워드라인에 연결되어 있는 셀들의 데이터가 비트라인 및 상보 비트라인으로 된 비트라인쌍(BL,/BL)에 실리게 되면, 센스 앰프의 동작시점을 알리는 신호가 인에이블되어 로우 어드레스에 의하여 선택된 셀 블럭의 센스앰프 구동회로를 구동시키게 된다. 그리고 센스앰프 구동회로에 의해 센스 앰프 바이어스 전위는 각각 코어전위(Vcore)와 접지전위(Vss)로 천이되어 센스앰프를 구동시키게 된다. 상기 센스앰프가 동작을 시작하면 미세한 전위차를 유지하고 있던 비트 라인쌍(BL,/BL)이 큰 전위차로 천이되고, 그 이후에 컬럼 어드레스에 의하여 선택된 컬럼 디코더는 비트 라인의 데이터를 데이터 버스 라인으로 전달하여 주는 컬럼 전달 트랜지스터를 턴-온시킴으로써, 비트라인쌍(BL,/BL)에 전달되어 있던 데이터는 데이터 버스 라인(DB,/DB)으로 전달되어 소자 외부로 출력된다.
즉, 이러한 동작에서 비트라인쌍(BL,/BL)은 반도체 메모리 소자가 동작을 시작하기 전의 대기 모드시에는 1/2Vcore로 프리차지되어 있다가 소자가 동작되면 셀의 데이터가 전달되어 미세한 전위차를 갖는 다른 전위로 변하게 된다. 그리고, 이 상태에서 센스 앰프가 동작을 시작하게 되면 미세한 전위차를 유지하고 있던 비트라인쌍(BL,/BL)의 전위는 각각 코어전위(Vcore)와 접지전위(Vss)로 변하게 된다. 이렇게 증폭된 비트 라인의 데이터가 컬럼 디코더 출력신호(yi)에 의해 데이터 버스라인(DB,/DB)으로 전달되게 되는 것이다.
그런데, 종래 반도체 장치의 센스앰프에서는, 센스앰프 구동 전에는 센스앰프를 구성하는 트랜지스터 소자가 노이즈에 영향을 받음으로 말미암아 누설전류가 발생하고, 센스앰프 구동시에는 데이터의 감지동작에 오류가 발생하는 문제점이 있었다. 이를 도 1을 참조하여 보다 구체적으로 살펴 보면 다음과 같다.
도 1에 도시된 바와 같이, 종래 센스앰프에서는 PMOS(P11)와 NMOS(N11)의 게이트에 상보 비트라인(/BL)이 공통접속되는 동시에 PMOS(P12)와 NMOS(N12)의 게이트에 비트라인(BL)이 공통접속되도록 되어 있었다. 이에 따라, 센스앰프가 동작을 시작하기 이전 단계에서 상기 비트라인(BL)과 상보비트라인(/BL)의 전위(Vcore/2)가 상기 센스앰프를 구성하는 트랜지스터들의 게이트에 직접 인가되도록 되어 있었다.
그런데, 이 때 상기 비트라인쌍에 노이즈가 발생하게 되면 센스앰프를 구성하는 상기 트랜지스터들은 이에 영향을 받아 오동작을 수행하게 된다. 즉, 센스앰프가 구동하기 이전 단계에서는 센스앰프를 구성하는 상기 트랜지스터들은 턴-오프 되어 있어야 함에도 불구하고, 종래에는 상기 트랜지스터들이 상기 노이즈에 영향을 받아 턴-온되는 현상이 발생하여 누설전류가 발생하게 되는 문제점이 있었다. 또한, 이에 따라 종래에는 센스앰프가 동작을 시작하는 시점에서는 센스앰프가 비트라인쌍에 실린 데이터를 감지하는 동작에 있어 오류가 발생하는 문제점도 있었다. 상기와 같은 종래 센스앰프의 문제점은 반도체 소자의 소형화 및 집적화가 심화될수록 더욱 큰 문제로 대두되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제 중의 하나는 센스앰프 구동 전에 센스앰프를 구성하는 트랜지스터 소자가 노이즈에 영향을 받음으로 말미암아 누설전류가 발생하는 것을 방지하고, 센스앰프 구동시 데이터의 정상적인 감지동작이 가능하도록 하는 반도체 장치의 센스앰프를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 각 소스가 공통접속된 제 1 PMOS 및 제 2 PMOS와 각 소스가 공통접속된 제 1 NMOS 및 제 2 NMOS를 포함하며, 비트라인과 상보비트라인 간의 전위차를 감지하여 증폭하는 센스앰프에 있어서, 상기 제 1 PMOS의 게이트와 제 1 NMOS의 게이트에 공통접속되는 제 1 접속노드와 상기 상보 비트라인 간에 설치되는 제 1 스위치와; 상기 제 2 PMOS의 게이트와 제 2 NMOS의 게이트에 공통접속되는 제 2 접속노드와 상기 비트라인 간에 설치되는 제 2 스위치를 포함하여 구성되는 센스앰프를 제공한다.
본 발명에서, 상기 제 1 스위치와 제 2 스위치는 상기 비트라인과 상보 비트라인을 동등 준위로 연결시키기 위한 동등준위 트랜지스터가 턴-오프될 때 턴-온되는 것을 특징으로 한다.
본 발명에서, 상기 제 1 스위치와 제 2 스위치는 상기 동등준위 트랜지스터를 구동하는 게이트 전압에 응답하여 동작하는 것이 바람직하다.
본 발명에서, 상기 제 1 스위치와 제 2 스위치는 PMOS인 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명에 의한 일 실시예에 따른 반도체 장치의 센스앰프의 구성을 도시한 것이다.
도 2에 도시된 바와 같이, 본 실시예에 따른 반도체 장치의 센스앰프는 각 소스가 공통접속된 PMOS(P11) 및 PMOS(P12)와 각 소스가 공통접속된 NMOS(N11) 및 NMOS(N12)를 포함하며, 비트라인(BL)과 상보비트라인(/BL) 간의 전위차를 감지하여 증폭하는 센스앰프에 있어서, 상기 PMOS(P11)의 게이트와 NMOS(N11)의 게이트에 공통접속되는 접속노드(A)와 상기 상보 비트라인(/BL) 간에 설치되는 PMOS(P21)와; 상기 PMOS(P12)의 게이트와 NMOS(N12)의 게이트에 공통접속되는 접속노드(B)와 상 기 비트라인(BL) 간에 설치되는 PMOS(P22)를 포함하여 구성된다.
이와 같이 구성된 본 실시예의 동작을 도 2를 참조하여 보다 구체적으로 설명한다.
우선, 센스앰프가 감지동작을 시작하기 이전의 대기 모드에서는 비트라인(BL)과 상보 비트라인(/BL)은 1/2Vcore로 프리차지되어 있어야 한다. 이를 위하여 상기 비트라인(BL)과 상보 비트라인(/BL)을 동등 준위로 연결시키기 위한 동등준위 트랜지스터인 NMOS(N15)는 턴-온되어 있어야 하므로, 구동 제어신호(BLP)는 센스앰프 동작 이전 단계에서는 하이레벨의 상태로 입력된다.
따라서, 노드(A)와 상보비트라인(/BL) 간에 설치된 PMOS(P21)와, 노드(B)와 비트라인(BL) 간에 설치된 PMOS(P22)는 구동제어신호(BLP)에 응답하여 턴-오프된다. 이와 같이, 센스앰프가 감지동작을 시작하기 이전의 대기 모드에서는 상기 PMOS(P21)와 PMOS(P22)가 턴-오프됨으로써, 센스앰프를 구성하는 트랜지스터 소자인 PMOS(P11), PMOS(P12), NMOS(N11) 및 NMOS(N12)도 턴-오프되므로, 비트라인쌍에 노이즈가 발생한다 하더라도 센스앰프는 턴-오프되어 있어 불필요한 누설전류는 발생하지 않게 된다.
다음으로, 반도체 장치가 센스앰프 감지동작 모드에 진입하면, 비트라인(BL)과 상보 비트라인(/BL)은 셀의 데이터를 전달받아 미세한 전위차를 갖는 다른 전위로 변하게 되고, 이 상태에서 센스 앰프가 동작을 하여 미세한 전위차를 유지하고 있던 비트라인쌍(BL,/BL)의 전위는 각각 코어전위(Vcore)와 접지전위(Vss)로 변하 게 된다. 이를 위하여 상기 비트라인(BL)과 상보 비트라인(/BL)을 동등 준위로 연결시키기 위한 동등준위 트랜지스터인 NMOS(N15)는 턴-오프되어야 하므로, 구동 제어신호(BLP)는 센스앰프가 동작을 시작하게 되면 로우레벨로 천이된다.
이에 따라, 노드(A)와 상보비트라인(/BL) 간에 설치된 PMOS(P21)와 노드(B)와 비트라인(BL) 간에 설치된 PMOS(P22)는 로우레벨의 구동제어신호(BLP)에 응답하여 턴-온된다. 즉, 반도체 장치가 센스앰프 감지동작 모드에 진입하면, 비트라인(BL)과 상보비트라인(/BL)이 분리됨과 동시에 PMOS(P21)와 PMOS(P22)가 턴-온되어 센스앰프는 감지 증폭 동작을 수행할 수 있게 된다.
이와 같이, 센스앰프 감지동작 모드에 진입하면 PMOS(P21)와 PMOS(P22)가 턴-온됨으로써, 센스앰프를 구성하는 트랜지스터 소자인 PMOS(P11), PMOS(P12), NMOS(N11) 및 NMOS(N12)는 비트라인쌍의 전위를 게이트로 인가받아 동작을 수행하며, 이 때 센스앰프는 감지동작 이전의 노이즈에 영향을 전혀 받지 않으므로 정상적인 데이터 감지동작을 수행할 수 있게 된다.
이상과 같이, 본 실시예에 따른 센스앰프는 센스앰프를 구성하는 트랜지스터 소자에서 노이즈가 발생하여 누설전류가 발생하는 것을 방지할 수 있고 센스앰프 구동시 데이터의 정상적인 감지동작을 수행할 수 있다.
한편, 본 실시예에서는 비트라인쌍과 센스앰프를 구성하는 트랜지스터 간에 설치된 스위치로서 PMOS소자를 사용하였으나, 발명의 실시형태에 따라서는 NMOS소자 또는 그외 어떠한 종류의 스위치 소자도 사용 가능하다.
이상 설명한 바와 같이, 본 발명에 따르면 센스앰프 구동 전에 센스앰프를 구성하는 트랜지스터 소자가 노이즈에 영향을 받음으로 말미암아 누설전류가 발생하는 것을 방지하고 센스앰프 구동시 데이터의 정상적인 감지동작을 수행하도록 할 수 있다.

Claims (4)

  1. 각 소스가 공통접속된 제 1 PMOS 및 제 2 PMOS와 각 소스가 공통접속된 제 1 NMOS 및 제 2 NMOS를 포함하며, 비트라인과 상보비트라인 간의 전위차를 감지하여 증폭하는 센스앰프에 있어서,
    상기 제 1 PMOS의 게이트와 제 1 NMOS의 게이트에 공통접속되는 제 1 접속노드와 상기 상보 비트라인 간에 설치되는 제 1 스위치와;
    상기 제 2 PMOS의 게이트와 제 2 NMOS의 게이트에 공통접속되는 제 2 접속노드와 상기 비트라인 간에 설치되는 제 2 스위치를 포함하여 구성되는 센스앰프.
  2. 제 1 항에 있어서,
    상기 제 1 스위치와 제 2 스위치는 상기 비트라인과 상보 비트라인을 동등 준위로 연결시키기 위한 동등준위 트랜지스터가 턴-오프될 때 턴-온되는 것을 특징으로 하는 센스앰프.
  3. 제 2항에 있어서,
    상기 제 1 스위치와 제 2 스위치는 상기 동등준위 트랜지스터를 구동하는 게이트 전압에 응답하여 동작하는 센스앰프.
  4. 제 3항에 있어서,
    상기 제 1 스위치와 제 2 스위치는 PMOS인 센스앰프.
KR1020050057392A 2005-06-29 2005-06-29 반도체 장치의 센스앰프 KR100613462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057392A KR100613462B1 (ko) 2005-06-29 2005-06-29 반도체 장치의 센스앰프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057392A KR100613462B1 (ko) 2005-06-29 2005-06-29 반도체 장치의 센스앰프

Publications (1)

Publication Number Publication Date
KR100613462B1 true KR100613462B1 (ko) 2006-08-17

Family

ID=37602762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057392A KR100613462B1 (ko) 2005-06-29 2005-06-29 반도체 장치의 센스앰프

Country Status (1)

Country Link
KR (1) KR100613462B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831678B1 (ko) 2006-11-24 2008-05-22 주식회사 하이닉스반도체 반도체 장치의 센스 앰프

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020085952A (ko) * 2001-05-10 2002-11-18 주식회사 하이닉스반도체 래치를 갖는 반도체 메모리 장치의 센스 앰프
KR20030056465A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 메모리 장치의 비트 라인 센스앰프
KR20050018290A (ko) * 2003-08-16 2005-02-23 학교법인고려중앙학원 비트 라인 감지 증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020085952A (ko) * 2001-05-10 2002-11-18 주식회사 하이닉스반도체 래치를 갖는 반도체 메모리 장치의 센스 앰프
KR20030056465A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 메모리 장치의 비트 라인 센스앰프
KR20050018290A (ko) * 2003-08-16 2005-02-23 학교법인고려중앙학원 비트 라인 감지 증폭기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831678B1 (ko) 2006-11-24 2008-05-22 주식회사 하이닉스반도체 반도체 장치의 센스 앰프
US7525859B2 (en) 2006-11-24 2009-04-28 Hynix Semiconductor Inc. Sense amplifier of semiconductor memory device

Similar Documents

Publication Publication Date Title
US7656732B2 (en) Semiconductor storage device
JP2001084799A (ja) 半導体メモリ装置
KR20170143125A (ko) 기준전압을 생성하기 위한 메모리 셀을 포함하는 메모리 장치
US6049493A (en) Semiconductor memory device having a precharge device
KR100586557B1 (ko) 센스앰프 오버드라이빙 회로 및 반도체 장치
KR0129790B1 (ko) 개량된 증폭기 회로와 그것을 이용한 반도체 기억장치
JP5415672B2 (ja) 半導体装置
US6466501B2 (en) Semiconductor memory device having sense amplifier and method for driving sense amplifier
US6504784B1 (en) Semiconductor memory device with reduced standby current
WO2003049119A2 (en) Cascode sense amp and column select circuit and method of operation
US6411559B1 (en) Semiconductor memory device including a sense amplifier
US5619674A (en) Multiport cache memory having read-only parts and read-write parts
JP2004111031A (ja) 能動負荷回路を具備する半導体メモリ装置及びそれに関連した方法
KR100613462B1 (ko) 반도체 장치의 센스앰프
US6243314B1 (en) Apparatus for sensing a current direction of an input signal and amplifying the sensed input signal in semiconductor memory device
JP2786420B2 (ja) データリード／ライト方法及びその装置
US6188630B1 (en) Semiconductor memory device
US6920074B2 (en) Method for reading a memory cell in a semiconductor memory, and semiconductor memory
US7525859B2 (en) Sense amplifier of semiconductor memory device
KR20080047157A (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
US6847539B2 (en) Ferroelectric memory and method of reading data in the same
US5369613A (en) Semiconductor memory device having clamping circit for suppressing potential differences between pairs of data I/O lines
US20050174867A1 (en) Semiconductor memory device and connecting method of sense amplifier
KR100203142B1 (ko) 디램
KR100732287B1 (ko) 패킷 명령어 구동형 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee