KR100604268B1 - 액티브 매트릭스 액정표시장치 및 그 구동방법 - Google Patents

Abstract

본 발명은 플리커 및 잔상을 제거함과 아울러 패널의 크기 및 성격에 적응적으로 응답할 수 있는 액티브 매트릭스 액정표시장치 및 그 구동방법에 관한 것이다.

본 발명은 고전위 게이트전압이 연속된 게이트라인들에 인가되기 전 상태에서 고전위 게이트전압의 레벨을 변화시키는 조절수단과; 조절수단에 의해 고전위 게이트전압의 레벨이 변화되는 시점을 제어하기 위한 충격계수 조절수단을 구비하는 것을 특징으로 한다.

Description

액티브 매트릭스 액정표시장치 및 그 구동방법 {Active Matrix Liquid Crystal Display And Driving Method Thereof}

도 1은 통상의 액정표시장치를 개략적으로 도시하는 도면.

도 2a 내지 도 2c는 폴링에지가 완만하게 변하는 스캐닝신호의 파형도.

도 3은 본 발명의 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.

도 4는 본 발명의 다른 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.

도 5 및 도 6은 도 4에 도시된 주요부분에 대한 출력파형도.

도 7은 본 발명의 또 다른 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.

도 8은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기의 제1 실시 예를 도시하는 도면.

도 9는 도 8에 도시된 지연회로의 제1 실시 예를 도시하는 도면.

도 10은 도 8에 도시된 지연회로의 제2 실시 예를 도시하는 도면.

도 11은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기의 제2 실시 예를 도시하는 도면.

도 12는 도 11에 도시된 주요부분에 대한 출력 파형도.

도 13은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기의 제3 실시 예를 도시하는 도면.

도 14 및 도 15는 도 13에 도시된 주요부분에 대한 출력 파형도.

도 16은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기의 제4 실시 예를 도시하는 도면.

도 17은 도 16에 도시된 주요부분에 대한 출력 파형도.

도 18은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기의 제5 실시 예를 도시하는 도면.

도 19는 도 18에 도시된 주요부분에 대한 출력 파형도.

<도면의 주요부분에 대한 부호의 설명>

10,20,30 : 액정패널 11,21,31 : 화소

12,22,52 : 데이터 드라이버 14,24,34,51 : 게이트 드라이버

16,23,53 : 쉬프트 레지스터 18,25 : 레벨 쉬프터

19,55,56,59,61 : 인버터 25S,38 : 제어용 스위치

26,40 : 저전위 게이트전압 발생기 27,44 : 고전위 전압 발생기

28,42 : 고전위 게이트전압 발생기 29,46 : 전압조절기

30 : 타이밍 제어기 31 : 기준클럭발생기

32,48,65 : 충격계수 조절기 36 : 쉬프트 레지스터 셀

50 : 2접점 제어용 스위치 54 : D-형 플립플롭

57,63 : p-형 트랜지스터 58,62 : n-형 트랜지스터
60 : NAND 게이트 소자 64 : 스위칭 트랜지스터
70 : 지연회로 72 : 논리회로

삭제

삭제

본 발명은 액티브 매트릭스 액정표시장치에 관한 것으로, 특히 액정으로 구성된 화소에 접속되어진 트랜지스터에 게이트 펄스를 공급하는 수단을 구비하는 액티브 매트릭스 액정표시장치 및 그 구동방법에 관한 것이다.

통상의 액티브 매트릭스 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(10) 상의 신호라인들(SL1내지SLm)을 구동하는 데이터 드라이버(12)와, 액정패널(10) 상의 게이트라인들(GL1내지GLn)을 구동하기 위한 게이트 드라이버(14)를 구비하게 된다. 액정패널(10)에는 신호라인(SL) 및 게이트라인(GL)에 접속되는 화소들(11)이 액티브 매트릭스 형태로 배열되게 된다. 화소들(11) 각각은 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과 광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)(CMN)로 구성되게 된다. 데이터 드라이버(12)는 게이트라인들(GL1내지GLn)이 순차적으로 구동됨에 따라 신호라인들(SL1내지SLm) 모두에 데이터 전압신호(DVS)를 공급하게 된다. 한편, 게이트 드라이버(14)는 스캐닝신호(SCS)를 게이트라인들(GL1내지GLn)에 순차적으로 공급함으로써 게이트라인들(GL1내지GLn)이 수평동기 기간동안 순차적으로 인에이블 되게 한다. 이를 위하여, 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캔 클럭(GSC)에 응답하는 쉬프트 레지스터(16)와, 쉬프트 레지스터(16)와 게이트라인들(GL1내지GLn) 사이에 접속되어진 레벨 쉬프터(18)로 구성되게 된다. 쉬프트 레지스터(16)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP)를 n개의 출력단자(QT1내지QTn)들 중 어느 한 출력단자 쪽으로 출력되게 함과 아울러 게이트 스캔 클럭(GSC)에 응답하여 게이트 스타트 펄스(GSP)를 제1 출력단자(QT1)로부터 제n 출력단자(QTn)쪽으로 순차적으로 이동시키게 된다. 레벨쉬프터(18)는 쉬프트 레지스터(16)의 출력신호들의 전압레벨을 쉬프트 시킴으로써 n개의 스캐닝신호(SCS)가 발생되게 한다. 이를 위하여, 레벨쉬프터(18)는 쉬프트 레지스터(16)의 n개의 출력단자(QT1내지QTn)와 n개의 게이트라인(GL1∼GLn) 사이에 접속되어 제1 및 제2 전압라인(FVL,SVL)으로부터의 직류 형태의 저전위 및 고전위 게이트전압들(Vgl,Vgh)을 공급받는 n개의 인버터(19)로 구성되게 된다. 인버터(19)는 쉬프트 레지스터(16)의 출력단자(QT)로부터의 논리상태에 따라 저전위 및 고전위 게이트전압들(Vgl,Vgh) 중 어느 하나를 선택적으로 게이트라인(GL)에 공급하게 된다. 이에 따라, n개의 스캐닝신호들(SCS) 중 어느 하나만이 고전위 게이트전압(Vgh)을 가지게 된다. 이 고전위 게이트전압(Vgh)을 가지는 스캐닝신호(SCS)를 게이트라인(GL)으로부터 공급받아 TFT(CMN)가 턴-온(Turn-On)되고, TFT(CMN)가 턴-온되는 기간 액정셀(Clc)은 데이터 전압신호(DVS)를 충전하게 된다. 이렇게 액정셀(Clc)에 충전되어진 전압은 TFT(CMN)가 턴-오프(Turn-off) 될 때 떨어지게 되므로 데이터 전압신호(DVS)의 전압 보다 낮아지게 된다. 이때, 액정셀(Clc)에 충전되어진 전압과 데이터 전압신호(DVS)와의 차전압에 해당하는 피드 트로우 전압 (Feed Through Voltage, ΔVp)이 발생되게 된다. 이 피드 트로우 전압(ΔVp)은 TFT(CMN)의 게이트단자와 액정셀(Clc) 사이에 존재하는 기생용량에 의해 발생되는 것으로써 액정셀(Clc)의 광 투과 량을 주기적으로 변화시키게 된다. 이 결과, 액정패널(10)상에 표시되는 화상에서 플리커 및 잔상이 발생되게 된다.

이와 같은 피드 트로우 전압(△Vp)을 억압하기 위한 방안으로, 보조 캐패시터(Cst)가 도 1에서와 같이 액정셀(Clc)에 병렬로 접속되기도 한다. 이 보조 캐패시터(Cst)는 TFT(CMN)가 턴-오프 될 때 감소되는 액정셀 전압을 보충함으로써 피드 트로우 전압(△Vp)을 수학식 1과 같이 억압되게 한다.

수학식 1에 있어서, Von은 TFT(CMN)의 턴-온 시의 게이트라인(GL) 상의 전압이고, Voff는 TFT(CMN)의 턴-오프시의 게이트라인(GL) 상의 전압이며, Cgs는 TFT(CMN)의 게이트단자와 액정셀(Clc) 사이에 존재하는 기생 캐패시터의 용량값이다. 수학식 1 에서와 같이, 피드 트로우 전압(△Vp)은 TFT(CMN)의 턴-온 및 턴-오프 시의 게이트 라인(GL)에서의 전압 차에 따라 커지게 된다. 이러한 피드 트로우 전압(△Vp)을 충분하게 억압하기 위해서는 보조 캐패시터(Cst)의 용량이 커져야만 한다. 그러나, 보조 캐패시터(Cst)의 용량이 커지게 되면 화소의 개구부가 커지게 하므로 충분한 표시 콘트라스트가 얻어질 수 없게 한다. 이로 인하여, 보조 캐패시터(Cst)에 의해서는 피드 트로우 전압(△Vp)이 충분하게 억압되기 곤란하다.

피드 트로우 전압(△Vp)을 억압하기 위한 다른 방법으로는, 스캐닝신호(SCS)의 폴링에지를 완만하게 하는 스캐닝신호 제어방식의 액정표시장치들이 제안되고 있다. 스캐닝신호 제어방식의 액정표시장치에서는, 스캐닝신호(SCS)의 폴링에지가 도 2a와 같은 선형 함수나 도 2b와 같은 지수함수, 또는 도 2c와 같은 램프함수 형태로 변하게 된다. 이를 위하여, 스캐닝신호 제어방식의 액정표시장치는 스캐닝신호의 하강시점을 제어하기 위한 타이밍신호를 요구한다. 이러한 타이밍신호는 통상 제어 집적회로(Integrated Circuit, 이하 "IC"라 함)에서 발생되게 된다.

그러나, 완만한 하강에지를 가지는 스캐닝신호는 패널의 크기(Size)에 따라 그 하강시점이 달라져야 한다. 또한, 스캐닝신호의 하강에지는 동일한 크기의 동일한 모델의 패널이라 할지라도 그 패널의 성격에 따라서 달라지게 된다. 이로 인하여, 스캐닝신호의 하강시점을 제어하기 위한 타이밍신호는 패널의 크기 및 패널의 성격에 따라 달라져야만 한다. 이 결과, 스캐닝신호의 하강시점을 제어하게 되 는 제어IC는 패널의 크기 및 패널의 성격 등에 따라 다르게 설계되어야만 한다.

따라서, 본 발명의 목적은 플리커 및 잔상을 제거함과 아울러 패널의 크기 및 성격에 적응적으로 응답할 수 있는 액티브 매트릭스 액정표시장치 및 그 구동방법을 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명은 게이트라인 및 신호라인과의 교차점에 위치함과 아울러 상기 게이트라인 및 신호라인에 접속되어진 박막트랜지스터를 가지는 화소와, 상기 게이트라인에 접속되어 고전위 게이트전압 및 저전위 게이트전압을 입력하고 상기 게이트라인들이 순차적으로 구동하게끔 상기 고전위 게이트전압 및 저전위 게이트전압 중 어느 하나를 출력하는 게이트 드라이버를 구비하는 액정표시장치에 있어서, 상기 고전위 게이트전압이 상기 연속된 게이트라인들에 인가되기 전 상태에서 상기 고전위 게이트전압의 레벨을 변화시키는 조절수단과; 상기 조절수단에 의해 상기 고전위 게이트전압의 레벨이 변화되는 시점을 제어하기 위한 충격계수 조절수단을 구비하는 것을 특징으로 한다.

본 발명은 게이트라인 및 신호라인과의 교차점에 위치함과 아울러 상기 게이트라인 및 상기 신호라인에 접속되어진 박막트랜지스터를 가지는 화소와, 상기 게이트라인에 접속됨과 아울러 쉬프트 레지스터를 가지는 게이트 드라이버를 구비하는 액정표시장치를 구동하는 방법에 있어서, 저전위 게이트전압과 주기적으로 레벨이 변화되는 고전위 게이트전압을 발생하는 단계와; 상기 고전위 게이트전압 레벨의 변화시점을 조절하는 단계와; 스위치소자를 경유하여 상기 게이트라인에 상기 조절된 고전위 게이트전압을 공급하는 단계와; 상기 스위치소자를 경유하여 상기 게이트라인에 상기 저전위 게이트전압을 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 실시 예를 첨부한 도 3 내지 도 19를 참조하여 상세히 설명하기로 한다.

도 3을 참조하면, 액정패널(20) 상의 신호라인들(SL1내지SLm)을 구동하는 데이터 드라이버(22)와, 액정패널(20) 상의 게이트라인들(GL1내지GLn)을 구동하기 위한 게이트 드라이버(24)를 구비하는 본 발명의 실시 예에 따른 액티브 매트릭스 액정표시장치가 도시되어 있다. 액정패널(20)에는 신호라인(SL) 및 게이트라인(GL)에 접속되는 화소들(21)이 액티브 매트릭스 형태로 배열되게 된다. 화소들(21) 각각은 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 TFT(CMN)로 구성되게 된다. 또한, 화소들(21) 각각에는 보조 캐패시터(Cst)가 액정셀(Clc)에 병렬로 접속되게 된다. 이 보조 캐패시터(Cst)는 액정셀(Clc)에 충전되어진 전압을 완충하게 된다. 데이터 드라이버(22)는 게이트라인들(GL1내지GLn)이 순차적으로 구동됨에 따라 신호라인들(SL1내지SLm) 모두에 데이터 전압신호(DVS)를 공급하게 된다. 게이트 드라이버(24)는 스캐닝신호(SCS)를 게이트라인들(GL1내지GLn)에 순차적으로 공급함으로써 게이트라인들(GL1내지GLn)이 수평동기기간씩 순차적으로 인에이블 되게 한다. 이를 위하여, 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캔 클럭(GSC)에 응답하는 쉬프트 레지스터(23)와, 쉬프트 레지스터(23)와 게이트라인들(GL1내지GLn) 사이에 접속되어진 레벨 쉬프터(25)로 구성되게 된다. 쉬프트 레지스터(23)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP)를 n개의 출력단자(QT1내지QTn)들 중 어느 한 출력단자 쪽으로 출력되게 함과 아울러 게이트 스캔 클럭(GSC)에 응답하여 게이트 스타트 펄스(GSP)를 제1 출력단자(QT1)로부터 제n 출력단자(QTn)쪽으로 순차적으로 이동시키게 된다. 또한, 쉬프트 레지스터(23)는 로직 전압 레벨에 해당하는 5V를 가지는 집적회로 구동 전압에서 동작한다. 레벨쉬프터(25)는 쉬프트 레지스터(23)의 출력신호들의 전압레벨을 쉬프트 시킴으로써 n개의 스캐닝신호(SCS)가 발생되게 한다. 이를 위하여, 레벨쉬프터(25)는 쉬프트 레지스터(23)의 n개의 출력단자(QT1내지QTn)와 n개의 게이트라인(GL1∼GLn) 사이에 접속되고 제1 및 제2 전압라인(FVL,SVL)으로부터의 저전위 및 고전위 게이트전압들(Vgl,Vgh)을 절환하기 위한 n개의 제어용 스위치(25S)로 구성되게 된다. 제어용 스위치(25S)는 쉬프트 레지스터(23)의 출력단자(QT)로부터의 논리상태에 따라 저전위 및 고전위 게이트전압들(Vgl,Vgh) 중 어느 하나를 선택적으로 게이트라인(GL)에 공급하게 된다. 이에 따라, n개의 스캐닝신호들(SCS) 중 어느 하나만이 고전위 게이트전압(Vgh)을 가지게 된다. 이 고전위 게이트전압(Vgh)이 인가되는 게이트라인(GL) 상의 TFT(CMN)를 턴-온(Turn-On) 되게 되고, TFT(CMN)가 턴-온 되는 기간 액정셀(Clc)은 데이터 전압신호(DVS)를 충전하게 된다. 제어용 스위치들(25S) 각각은 저전위 및 고전위 게이트전압들(Vgl,Vgh)을 동작전압으로 하는 버퍼로 대치될 수도 있다.

또한, 본 발명에 따른 액티브 매트릭스 액정표시장치는 제1 전압라인(FVL)에 접속되어진 저전위 게이트전압 발생기(26)와, 제2 전압라인(SVL)에 접속된 고전위 게이트전압 발생기(28)를 추가로 구비한다. 저전위 게이트전압 발생기(26)는 전압레벨이 일정하게 유지되는 저전위 게이트전압(Vgl)을 발생하여 제1 전압라인(FVL)에 접속되어진 n개의 제어용 스위치(25S)에 공급하게 된다. 저전위 게이트전압 발생기(26)에서 발생되는 저전위 게이트전압(Vgl)은 일정한 주기의 펄스신호와 같은 교류신호의 형태를 가질 수도 있다. 고전위 게이트전압 발생기(28)는 교류신호와 같이 수평동기신호의 주기마다 일정한 형태로 변화하는 고전위 게이트전압(Vgh)을 발생하게 된다. 이 고전위 게이트전압(Vgh)은 점진적으로 완만하게 변하는 폴링에지를 가지게 된다. 고전위 게이트전압(Vgh)의 폴링에지는 도 2a와 같은 선형함수나, 도 2b와 같은 지수함수 또는 도 2c와 같은 램프함수의 형태로 변하게 된다. 이러한 고전위 게이트전압(Vgh)을 발생하기 위하여, 고전위 게이트전압 발생기(28)는 고전위 전압(VDD)을 발생하는 고전위 전압 발생기(27)와, 고전위 전압 발생기(27) 및 제2 전압라인(SVL) 사이에 접속되어진 전압조절기(29)로 구성되게 된다. 고전위 전압 발생기(27)는 일정한 전압레벨을 안정되게 유지하는 직류 형태의 고전위 전압(VDD)을 전압조절기(29)에 공급하게 된다. 전압조절기(29)는 고전위 전압(VDD)을 제2 전압라인(SVL)에 접속되어진 n개의 제어용 스위치들(25S) 쪽으로 주기적으로 전송함과 아울러 고전위 전압(VDD)이 차단될 때 제2 전압라인(SVL)에 공급되는 전압이 도 2a 내지 도 2c에 도시된 바와 같은 함수 형태들 중 어느 한 형태로 낮아지게 한다. 제2 전압라인(SVL) 상의 전압신호의 폴링에지를 완만하게 변화시키기 위하여, 전압조절기(29)는 액정패널(20)의 게이트라인(GL)에 존재하게 되는 기생 저항(Rp) 및 기생 캐패시터(Cp)를 이용할 수도 있다.

나아가, 본 발명에 따른 액티브 매트릭스 액정표시장치는 전압조절기(29)의 레벨 조정 타이밍을 제어하기 위한 타이밍 제어기와, 전압조절기(29) 및 타이밍 제어기 사이에 접속되어진 충격계수 조절기(32)를 구비한다. 타이밍 제어기는 기준클럭발생기(31)를 가지게 된다. 이 기준클럭발생기(31)는 동기제어라인(SCL)으로부터의 수평동기신호(HS)와 데이터클럭라인(DCL)으로부터의 데이터클럭(DCLK)에 응답하여 전압조절기(29)의 전압절환시점 또는 전압조절시점들을 결정하는 전압제어클럭(VCLK)을 발생하게 된다. 이를 위하여, 기준클럭발생기(31)는 수평동기신호(HS)에 의해 초기화됨과 아울러 데이터클럭(DCLK)을 카운트하는 카운터(도시하지 않음)와, 이 카운터의 출력신호들을 논리적으로 조합함으로써 전압조절기(29)를 제어하기 위한 전압제어클럭(VCLK)을 발생하는 논리조합부(도시하지 않음)로 구성될 수 있다. 충격계수 조절기(32)는 타이밍 제어기 내의 기준클럭 발생기(31)로부터의 전압제어클럭(VCLK)의 충격계수를 액정패널(20)의 크기 및 성격 등에 따라 적절하게 조절하게 된다. 이 충격계수 조절기(32)에 의해 충격계수가 조절되어진 전압제어클럭(VCLK)에 의하여, 전압조절기(29)는 전압절환시점 또는 전압차단시점이 늦혀지거나 당겨지게 한다. 이에 따라, 스캐닝신호(SCS)의 하강시점도 늦혀지거나 당겨지게 된다. 또한, 충격계수 조절기(32)에 의해 조절되는 충격계수는 제작자에 의해 액정패널(30)의 크기 및 성격에 따라 설정되게 된다.

이와 같이, 제2 전압라인(SVL) 상의 고전위 게이트전압(Vgh)이 교류 형태로 변함과 아울러 완만하게 감소되는 폴링에지를 가지게 됨으로써 액정패널(20)의 게이트라인(GL)에 공급되는 스캐닝신호(SCS)의 폴링에지가 완만하게 변하게 된다. 화소(21)에 포함되어진 TFT(CMN)는 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온되게 된다. 이때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑되나 신호라인(SL)으로부터 TFT(CMN)를 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되게 된다. 이에 따라, 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 게이트라인(GL)상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL)에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL) 쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압되게 된다. 나아가, 충격계수 조절기(32)에 의해 스캐닝신호의 하강시점이 액정패널(20)의 크기 및 성격 등에 따라 적절하게 조절됨으로써 타이밍 제어기가 액정패널(20)의 크기 및 성격 등과 무관하게 동일한 형태를 가지게 된다. 이에 따라, 본 발명에 따른 액정표시장치는 액정패널(20)의 크기 및 성격 등에 적응적으로 응답할 수 있게 됨은 물론 피드 트로우 전압(△Vp)을 충분하게 억압할 수 있게 된다.

도 4는 본 발명의 다른 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시한 도면이다. 도 4의 액티브 매트릭스 액정표시장치에서는 전압조절기(46)가 액정패널(30)의 게이트라인(GL)의 기생저항(Rp) 및 기생 캐패시터(Cp)를 이용하여 고전위 게이트전압(Vgh)의 폴링에지와 스캐닝신호(SCS)의 폴링에지를 지수함수 형태로 변화시키게 된다. 도 4의 액정표시장치에는 액정패널(30) 상의 게이트라인(GL)을 구동하기 위한 게이트 드라이버(34)가 포함되게 된다. 액정패널(30)은 신호라인(SL) 및 게이트라인(GL) 모두에 접속되는 화소(31)를 포함한다. 화소(31)는 신호라인(SL)으로부터의 데이터 전압신호(DVS)에 응답하여 투과광량을 조절하는 액정셀(Clc)과, 게이트라인(GL)으로부터의 스캐닝신호(SCS)에 응답하여 신호라인(SL)으로부터 액정셀(Clc)에 공급될 데이터 전압신호(DVS)를 절환하는 TFT(CMN)로 구성되게 된다. 또한, 화소(31)에는 보조 캐패시터(Cst)가 액정셀(Clc)에 병렬로 접속되게 된다. 게이트 드라이버(34)는 제어라인(CL)으로부터의 게이트 스타트 펄스(GSP) 및 게이트 클럭라인(GCL)으로부터의 게이트 스캔 클럭(GSC)에 응답하는 쉬프트 레지스터 셀(36)과, 쉬프트 레지스터 셀(36)과 게이트라인(GL) 사이에 접속되어진 제어용 스위치(38)로 구성되게 된다. 쉬프트 레지스터 셀(36)은 도 5에 도시된 바와 같이 게이트 스캔클럭(GSC)의 상승에지에서 도 5와 같은 게이트 스타트 펄스(GSP)를 출력단자(QT)쪽으로 출력시킨다. 제어용 스위치(38)는 쉬프트 레지스터 셀(36)의 출력신호의 논리상태에 따라 저전위 및 고전위 게이트전압들(Vgl,Vgh) 중 어느 하나를 선택적으로 게이트라인(GL)에 공급하게 된다. 이에 따라, 게이트라인(GL)에는 저전위 게이트전압(Vgl) 또는 고전위 게이트전압(Vgh)을 가지는 스캐닝신호(SCS)가 나타나게 된다. 이를 상세히 하면, 제어용 스위치(38)는 쉬프트 레지스터 셀(36)의 출력신호가 하이논리를 가지는 경우에 고전위 게이트전압(Vgh)이 게이트라인(GL)에 공급되게 하는 반면에 쉬프트 레지스터 셀(36)의 출력신호가 로우논리를 가지는 경우에 저전위 게이트전압(Vgl)이 게이트라인(GL)에 공급되게 한다. 도 5에 도시된 "SCSn"은 다음의 게이트라인에 공급되는 스캐닝신호의 파형을 나타낸다.

또한, 본 발명의 다른 실시 예에 따른 액티브 매트릭스 액정표시장치는 제1 전압라인(FVL)에 접속되어진 저전위 게이트전압 발생기(40)와, 제2 전압라인(SVL)에 접속되어진 고전위 게이트전압 발생기(42)를 추가로 구비한다. 저전위 게이트전압 발생기(40)는 전압레벨이 일정하게 유지되는 저전위 게이트전압(Vgl)을 제1 전압라인(FVL)에 접속되어진 제어용 스위치(38)에 공급하게 된다. 고전위 게이트전압 발생기(42)는 도 5에 도시된 바와 같이 주기적으로 변하는 고전위 게이트전압(Vgh)을 발생하게 된다. 이 고전위 게이트전압(Vgh)의 폴링에지는 지수함수의 형태로 완만하게 떨어진다. 이러한 고전위 게이트전압(Vgh)을 발생하기 위하여, 고전위 게이트전압 발생기(42)는 고전위 전압(VDD)을 발생하는 고전위 전압 발생기(44)와, 고전위 전압 발생기(44) 및 제2 전압라인(SVL) 사이에 접속되어진 전압조절기(46)와, 그리고 게이트 클럭라인(GCL) 및 전압 조절기(46) 사이에 접속되어진 충격계수 조절기(48)로 구성되게 된다. 고전위 전압 발생기(44)는 일정한 전압레벨을 안정되게 유지하는 직류 형태의 고전위 전압(VDD)을 전압조절기(46)에 공급하게 된다. 전압조절기(46)는 제2 전압라인(SVL)을 고전위 전압 발생기(44)와 기저전압라인(GVL)에 교번적으로 접속시킴으로써 제2 전압라인(SVL) 상에 도 5와 같은 고전위 게이트전압(Vgh)이 발생되게 한다. 이를 위하여, 전압조절기(46)는 게이트 스캔클럭(GSC)에 응답하는 2접점 제어용 스위치(50)를 구비한다. 2접점 제어용 스위치(50)는 게이트 스캔클럭(GSC)의 하이논리구간에서는 제2 전압라인(SVL)을 고전위 전압 발생기(44)에 접속시킴으로써 제2 전압라인(SVL) 및 게이트라인(GL) 상에 고전위 전압(VDD)이 나타나게 한다. 게이트 스캔클럭(GSC)이 하이논리에서 로우논리로 천이 되는 경우, 2접점 제어용 스위치(50)는 제2 전압라인(SVL)을 기저전압라인(GVL)에 접속시킴으로써 제2 전압라인(SVL) 및 게이트라인(GL) 상의 전압이 고전위 전압레벨(VDD)로부터 지수함수의 형태로 떨어지게 한다. 충격계수 조절기(48)는 게이트 클럭라인(GCL)으로부터 2접점 제어용 스위치(50)에 공급될 게이트 스캔클럭(GSC)의 충격계수를 액정패널(30)의 크기 및 성격 등에 따라 적절하게 조절하게 된다. 이 충격계수 조절기(48)에 의해 충격계수가 조절되어진 게이트 스캔클럭(GSC)에 의하여, 전압조절기(46)는 전압절환시점 또는 전압차단시점이 늦혀지거나 당겨지게 한다. 이에 따라, 스캐닝신호의 하강시점도 늦혀지거나 당겨지게 된다. 또한, 충격계수 조절기(48)에 의해 조절되는 충격계수는 제작자에 의해 액정패널(30)의 크기 및 성격에 따라 설정되게 된다.

이와 같이, 제2 전압라인(SVL) 상의 고전위 게이트전압(Vgh)이 교류 형태로 변함과 아울러 완만하게 감소되는 폴링에지를 가지게 됨으로써 액정패널(30)의 게이트라인(GL)에 공급되는 스캐닝신호(SCS)의 폴링에지가 완만하게 변하게 된다. 화소(31)에 포함되어진 TFT(CMN)는 게이트라인(GL)으로부터의 스캐닝신호(SCS)의 전압이 자신의 문턱전압 이하로 떨어질 때까지 턴-온되게 된다. 이때, 액정셀(Clc)에 충전되어진 전하가 게이트라인(GL)쪽으로 펌핑되나 신호라인(SL)으로부터 TFT(CMN)를 경유하는 데이터 전압신호(DVS)에 의하여 충분한 전하가 액정셀(Clc)에 충전되게 된다. 이에 따라, 액정셀(Clc)에 충전되어진 전압은 떨어지지 않게 된다. 게이트라인(GL) 상의 스캐닝신호(SCS)의 전압이 TFT(CMN)의 문턱전압 이하로 떨어지는 경우에 게이트라인(GL)에서의 전압변동량이 최대 TFT(CMN)의 문턱전압이므로 액정셀(Clc)로부터 게이트라인(GL)쪽으로 펌핑되는 전하량은 매우 적게 된다. 이 결과, 피드 트로우 전압(△Vp)이 충분하게 억압되게 된다. 나아가, 충격계수 조절기(48)에 의해 스캐닝신호의 하강시점이 액정패널(30)의 크기 및 성격 등에 따라 적절하게 조절됨으로써 게이트 스캔클럭(GSC)을 발생하는 타이밍 제어부(도시하지 않음)가 액정패널(30)의 크기 및 성격 등과 무관하게 동일한 형태를 가지게 된다. 이에 따라, 본 발명에 따른 액정표시장치는 액정패널(30)의 크기 및 성격 등에 적응적으로 응답할 수 있게 됨은 물론 피드 트로우 전압(△Vp)을 충분하게 억압할 수 있게 된다.

나아가, 전압조절기(46)는 2접점 제어용 스위치(50)와 기저전압라인(GVL) 사이에 접속되는 저항을 더 구비할 수도 있다. 이렇게 부가되는 저항은 제2 전압라인(SVL) 및 게이트라인(GL) 상의 전압이 기저전압라인(GVL) 쪽으로 방전되는 경우에 시정수를 증가시키게 된다. 이에 따라, 제2 전압라인(SVL) 상의 고전위 게이트전압(Vgh)의 폴링에지는 도 6에 도시된 바와 같이 라이징에지 보다 더 완만하게 되게 된다. 이와 더불어, 게이트라인(GL) 상의 스캐닝신호(SCS)의 폴링에지도 도 6에 도시된 바와 같이 라이징에지 보다 더 완만하게 변한다. 이렇게 고전위 게이트전압(Vgh) 및 스캐닝신호(SCS)의 폴링에지들이 라이징에지들보다 더 완만하게 조절됨으로써 액정표시장치는 피드 트로우 전압(△Vp)을 충분하게 억제할 수 있음과 아울러 응답속도가 빨라지게 된다.

도 7은 본 발명의 또 다른 실시 예에 따른 액티브 매트릭스 액정표시장치를 도시한 도면이다. 도 7의 액티브 매트릭스 액정표시장치는 매트릭스 형태로 배열된 액정으로 구성된 화소들(Lp)과, 화소들(Lp)을 구동하기 위한 트랜지스터들(Tr)을 구비한다. 이때, 도 7에는 한열의 화소들만을 도시하였다. 게이트 드라이버(51)는 게이트 라인들(GL1∼GL4)을 경유하여 해당 트랜지스터들(Tr)에 접속된다. 펄스 형태의 스캐닝신호(SCS)는 게이트라인들(GL1∼GL4)에 순차적으로 공급되어 트랜지스터들(Tr)을 선택하게 된다. 데이터 드라이버(52)는 신호라인(SL)을 경유하여 해당 트랜지스터들(Tr)의 드레인 전극들에 접속된다. 신호라인(SL)은 선택된 트랜지스터(Tr)를 경유하여 각 화소(Lp)에 데이터 전압신호(DVS)를 기록하는데 이용된다.

게이트 드라이버(51)는 쉬프트 레지스터(53)를 구비한다. 쉬프트 레지스터(53)는 D-형 플립플롭들(54)이 서로 종속 접속되어진 구조를 가진다. D-형 플립플롭(54)은 공통 출력 단자를 가지는 한 쌍의 인버터들(55,56)로 구성된다. 각 인버터는 p-형 트랜지스터(57)를 경유하여 전원중계라인(VIL)에 접속됨과 아울러 n-형 트랜지스터(58)를 경유하여 기저전압원(GND)에 접속된다. 한 쌍의 트랜지스터들(57,58)은 인버터들을 구동하기 위한 쉬프트 클럭 펄스들(VCK1,VCK2)과 그 반전 펄스들(/VCK1,/VCK2)에 응답하여 턴-온 되게 된다. 따라서, 구동된 인버터들(55,56)은 클럭 인버터로 불린다. 제3 인버터(59)의 입력단자는 한 쌍의 인버터들(55,56)이 공통적으로 접속되어진 출력단자에 접속되게 된다. 각 단의 D-형 플립플롭(54)의 출력펄스는 제3 인버터(59)의 출력단자를 통해 전송된다. 그 출력펄스는 다음 단의 D-형 플립플롭(54)의 입력으로 이용된다. 첫 번째 단의 D-형 플립플롭(54)에 게이트 스타트 신호(GSP)가 입력됨에 의하여, 쉬프트 레지스터(53)는 펄스가 각 단의 반주기만큼 순차적으로 쉬프트 되어진 출력 펄스를 출력하게 된다. 현재의 단에서의 출력펄스와 이전 단에서의 출력펄스는 NAND 게이트 소자(60)에 의해 논리적으로 연산된 다음 출력 인버터(61)에 의해 반전됨으로써 펄스 형태의 스캐닝신호(SCS)를 생성하게 된다.

출력 인버터(61)는 대칭 구조를 가진다. 즉, 출력 인버터(61)에 있어서, n-형 트랜지스터(62)는 채널 폭(W)과 채널 길이(L)간의 비율(W/L)이 p-형 트랜지스터(63)보다 작게 설정된다. 다시 말하여, n-형 트랜지스터(62)의 전류용량은 p-형 트랜지스터(63)의 그것 보다 작다. 스캐닝신호(SCS)가 로우 레벨에서 하이 레벨로 상승할 때, p-형 트랜지스터(63)는 턴-온되어 스캐닝신호(SCS)의 상승부가 급격하게 되는 형태를 가지게 한다. 한편, 스캐닝신호(SCS)의 하강부에서는 n-형 트랜지스터(62)가 턴-온되나 그 전류용량이 작기 때문에 스캐닝신호(SCS)의 하강부는 완만한 형태를 가지게 된다. 따라서, 게이트 드라이버(51)는 스캐닝신호의 하강부를 완만하게 만들게 되므로 화소(Lp)에 기록된 데이터 전압신호(DVS)의 전압 쉬프트를 억압하는 기능을 가진다.

또한, 도 7의 액티브 매트릭스 액정표시장치는 공급전압원(VVDD)과 기저전압원(GND) 사이에 직렬 접속된 한 쌍의 분압 저항들(R1,R2)을 추가로 구비한다. 한 쌍의 분압 저항들(R1,R2) 사이의 중심점은 전압중계라인(VIL)을 경유하여 각 D-형 플립플롭(54)의 p-형 트랜지스터(57)에 접속되게 된다. 이들 분압 저항들(R1,R2)에 있어서, 일단은 공급전압원(VVDD)에 접속되고 타단은 스위칭 트랜지스터(64)를 경유하여 기저전압원(GND)에 접속되게 된다. 스위칭 트랜지스터(64)의 게이트 전극은 제어라인(CLL)으로부터의 제어전압(VCKX)을 주기적으로 공급받는다. 이 제어전압(VCKX)으로는 게이트 스캔클럭(GSC)이 사용될 수도 있다. 스위칭 트랜지스터(64)가 턴-오프된 때에 공급전압(VVDD)이 그대로 쉬프트 레지스터(53)에 공급되어 각 스캐닝신호(SCS)의 전압 레벨이 공급전압(VVDD)과 같게 된다. 이와는 달리, 스위칭 트랜지스터(64)가 턴-온된 경우, 저항 비율(R1/R2)로 분압 되어진 전압이 쉬프트 레지스터(53)에 공급되어 스캐닝신호(SCS)의 전압 레벨이 감소되게 한다. 이렇게 쉬프트 레지스터(53)에 공급되는 전압이 주기적으로 감소됨으로써 스캐닝신호의 하강부에는 계단 형태로 하강하였다가 다시 완만하게 떨어지게 된다.

나아가, 도 7의 액티브 매트릭스 액정표시장치는 제어라인(CLL)과 스위칭 트랜지스터(64)의 게이트전극 사이에 접속되어진 충격계수 조절기(65)를 추가로 구비한다. 충격계수 조절기(65)는 제어라인(CLL)으로부터 스위칭 트랜지스터(64)의 게이트전극에 공급될 제어전압(VCKX)의 충격계수를 액정패널의 크기 및 성격 등에 따라 적절하게 조절하게 된다. 이 충격계수 조절기(65)에 의해 충격계수가 조절되어진 제어전압(VCKX)에 의하여, 스위칭 트랜지스터(64)의 턴-온 시점 또는 전압절환시점이 늦혀지거나 당겨지게 된다. 이에 따라, 스캐닝신호(SCS)의 하강부가 계단 형태로 떨어지는 시점도 늦혀지거나 당겨지게 된다. 또한, 충격계수 조절기(65)에 의해 조절되는 충격계수는 제작자에 의해 액정패널의 크기 및 성격에 따라 설정되게 된다. 이와 같이, 충격계수 조절기(65)에 의해 스캐닝신호의 하강시점이 액정패널의 크기 및 성격 등에 따라 적절하게 조절됨으로써 게이트 스캔클럭(GSC)과 같은 제어전압(VCKX)을 발생하는 타이밍 제어부(도시하지 않음)가 액정패널의 크기 및 성격 등과 무관하게 동일한 형태를 가질 수 있게 된다. 이에 따라, 본 발명에 따른 액정표시장치는 액정패널의 크기 및 성격 등에 적응적으로 응답할 수 있게 됨은 물론 피드 트로우 전압(△Vp)을 충분하게 억압할 수 있게 된다.

도 8은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기(32,48,65)의 제1 실시 예를 개략적으로 도시한 도면이다. 도 8을 참조하면, 충격계수 조절기(32,48,65)는 입력라인(IPL)에 공통적으로 접속되어진 지연회로(70) 및 논리회로(72)를 구비한다. 입력라인(IPL)에는 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)이 공급되게 된다. 지연회로(70)는 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)을 일정한 기간 지연시키고, 그 지연된 신호를 중간라인(MDL)을 경유하여 논리회로(72)에 공급하게 된다. 그러면, 논리회로(72)는 입력라인(IPL)으로부터의 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)과 지연회로(70)에 의해 지연된 신호를 논리적으로 연산(예를 들면, AND 연산 또는 OR 연산)하여 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)의 충격계수가 커지거나 작아지게 한다.

도 9는 도 8에 도시된 지연회로(70)의 일 실시 예를 도시한 도면이다. 도 9를 참조하면, 지연회로(70)는 입력라인(IPL)과 중간라인(MDL) 사이에 직렬 접속되어진 인버터(INV1), 저항(R3) 및 스미트 트리거 인버터(TMT)와, 저항(R3)과 스미트 트리거 인버터(TMT)와의 접속점과 기저전압원(GND) 사이에 접속되어진 캐패시터(C1)로 구성된다. 인버터(INV1)는 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)을 반전시키고 반전되어진 신호를 저항(R3)을 통해 스미트 트리거 인버터(TMT)에 공급한다. 이 때, 캐패시터(C1)는 저항(R3)으로부터 스미트 트리거 인버터(TMT)에 공급될 반전된 신호의 논리 레벨에 따라 충전 및 방전하게 된다. 그러면, 스미트 트리거 인버터(TMT)는 캐패시터(C1)에 의해 충전 및 방전되는 신호를 일정한 전압 레벨로 슬라이싱하여 그 신호가 일정한 전압 레벨 이상인 경우에는 로우 레벨을 그리고 그 신호가 일정한 전압 레벨 이하인 경우에는 하이 레벨을 출력하게 된다. 이 결과, 중간 라인(MDL)에는 지연된 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)이 나타나게 된다. 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)의 지연량은 캐패시터(C1)의 용량값과 저항(R3)의 저항값과의 곱에 의해 결정되게 된다.

도 10은 도 8에 도시된 지연회로(70)의 다른 실시 예를 도시한 도면이다. 도 10을 참조하면, 지연회로(70)는 입력라인(IPL)과 중간라인(MDL) 사이에 직렬 접속되어진 제1인버터(INV1), 가변 인덕터(VL) 및 제2 인버터(INV2)로 구성된다. 제1 인버터(INV1)는 입력라인(IPL)으로부터의 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)을 반전시키고 반전되어진 신호를 가변 인덕터(VL)를 통해 제2 인버터(INV2)에 공급한다. 이 때, 가변 인덕터(VL)는 사용자 또는 제작자에 의해 설정된 리액턴스 값에 상응하는 만큼 반전된 신호의 전류를 지연시키게 된다. 이 가변 인덕터(VL)를 경유한 반전된 신호의 전류는 지수함수적으로 변하는 상승부와 하강부를 가지게 된다. 그러면, 제2 인버터(INV2)는 가변 인덕터(VL)로부터의 반전된 신호의 전류를 일정한 전류 레벨로 슬라이싱하여 그 신호가 일정한 전류 레벨 이상인 경우에는 로우 레벨을 그리고 그 신호가 일정한 전류 레벨 이하인 경우에는 하이 레벨을 출력하게 된다. 이 결과, 중간 라인(MDL)에는 지연된 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)이 나타나게 된다.

도 11은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기(32,48,65)의 제2 실시 예를 도시한 도면이다. 도 11을 참조하면, 충격계수 조절기(32,48,65)는 입력라인(IPL)과 출력라인(OPL) 사이에 직렬 접속된 제1 버퍼(BF1) 및 OR 게이트(ORG1)와, 입력라인(IPL)과 기저전압원(GND) 사이에 직렬 접속된 저항(R4) 및 캐패시터(C2)와, 이들 저항(R4)과 캐패시터(C2)와의 접속점과 OR 게이트(ORG1) 사이에 접속된 제2 버퍼(BF2)로 구성된다. 입력라인(IPL)에는 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)이 공급될 수 있으나, 설명의 편의상 도 12에 도시된 바와 같은 게이트 스캔클럭(GSC)이 입력된다고 가정한다. 제1 버퍼(BF1)는 입력라인(IPL) 상의 게이트 스캔클럭(GSC)을 완충하고 완충된 게이트 스캔클럭(GSC)을 OR 게이트(ORG1)에 공급한다. 캐패시터(C2)는 입력라인(IPL)으로부터 저항(R4)을 경유하여 제2 버퍼(BF2)에 공급될 게이트 스캔클럭(GSC)의 논리 레벨에 따라 충전 및 방전을 수행함으로써 도 12에 도시된 바와 같은 적분신호(ITS)를 발생하게 된다. 그러면, 제2 버퍼(BF2)는 적분신호(ITS)를 일정한 전압 레벨로 슬라이싱하여 그 신호가 일정한 전압 레벨 이상인 경우에는 하이 레벨을 그리고 그 신호가 일정한 전압 레벨 이하인 경우에는 로우 레벨을 출력하게 된다. 이 결과, 제2 버퍼(BF2)에서는 도 12에 도시된 바와 같이 지연된 게이트 스캔클럭(DGSC)이 발생되게 된다. 게이트 스캔클럭(GSC)의 지연량은 캐패시터(C2)의 용량값과 저항(R4)의 저항값과의 곱에 의해 결정되게 된다. OR 게이트(ORG1)는 제1 버퍼(BF1)에 의해 완충된 게이트 스캔클럭(GSC)과 제2 버퍼(BF2)로부터의 지연된 게이트 스캔클럭(DGSC)을 OR 연산함으로써 도 12에서와 같이 충격계수가 커진 조절된 게이트 스캔클럭(CGSCd)을 발생하게 된다.

도 13은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기(32,48,65)의 제3 실시 예를 도시한 도면이다. 도 13을 참조하면, 충격계수 조절기(32,48,65)는 집적회로 칩(74)에 내장됨과 아울러 입력라인(IPL)에 접속된 제1 입력단자와 출력라인(OPL)에 접속된 출력단자를 가지는 OR 게이트(ORG2)와, 입력라인(IPL)과 기저전압원(GND) 사이에 직렬 접속된 저항(R5) 및 캐패시터(C3)로 구성된다. 이들 저항(R5)과 캐패시터(C3)와의 접속점은 OR 게이트(ORG2)의 제2 입력단자에 접속되어 있다. 입력라인(IPL)에는 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)이 공급될 수 있으나, 설명의 편의상 도 14에 도시된 바와 같은 게이트 스캔클럭(GSC)이 입력된다고 가정한다. 캐패시터(C3)는 입력라인(IPL)으로부터 저항(R5)을 경유하여 OR 게이트(ORG2)의 제2 단자에 공급될 게이트 스캔클럭(GSC)의 논리 레벨에 따라 충전 및 방전을 수행함으로써 도 14에 도시된 바와 같은 적분신호(ITS)를 발생하게 된다. 캐패시터(C3)의 충전 및 방전 동작에 의하여 발생되어진 적분신호(ITS)는 OR 게이트(ORG2)의 제2 입력단자에 공급되게 된다. 그러면, OR 게이트(ORG2)는 적분신호(ITS)를 일정한 전압 레벨로 슬라이싱하여 그 신호가 일정한 전압 레벨 이상인 경우에는 하이 레벨을 그리고 그 신호가 일정한 전압 레벨 이하인 경우에는 로우 레벨을 발생시킨다. 이러한 동작을 통해, OR 게이트(ORG2)는 지연된 게이트 스캔클럭(도시하지 않음)을 마련하게 된다. 게이트 스캔클럭(GSC)의 지연량은 캐패시터(C3)의 용량값과 저항(R5)의 저항값과의 곱에 의해 결정되게 된다. 또한, OR 게이트(ORG2)는 입력라인(IPL)으로부터의 게이트 스캔클럭(GSC)과 상기한 지연된 게이트 스캔클럭을 OR 연산함으로써 도 14에서와 같이 충격계수가 커진 조절된 게이트 스캔클럭(CGSCd)을 발생하게 된다. 도 14는 게이트 스캔클럭(GSC), 적분신호(ITS) 및 조절된 게이트 스캔클럭(CGSCd)을 10㎲의 단위 스케일로 도시한다. 또한, 게이트 스캔클럭(GSC), 적분신호(ITS) 및 조절된 게이트 스캔클럭(CGSCd)은 5㎲의 단위 스케일로 표시될 경우에 도 15와 같이 나타난다.

도 16은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기(32,48,65)의 제4 실시 예를 도시한 도면이다. 도 16을 참조하면, 충격계수 조절기(32,48,65)는 입력라인(IPL), 출력라인(OPL) 및 반전출력라인(/OPL)과 접속된 단안정 멀티바이브레이터(Monostable Multivibrator)(76)와, 이 단안정 멀티바이브레이터(76)에 접속되어진 저항(R6) 및 캐패시터(C4)로 구성된다. 입력라인(IPL)에는 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)이 공급될 수 있으나, 설명의 편의상 도 17에 도시된 바와 같은 게이트 스캔클럭(GSC)이 입력된다고 가정한다. 단안정 멀티바이브레이터(76)는 게이트 스캔클럭(GSC)이 로우 레벨로부터 하이 레벨로 상승할 때마다 출력라인(OPL)에 일정한 폭의 하이 레벨의 펄스를 출력함으로써 도 17에 도시된 바와 같이 충격계수가 커진 조절된 게이트 스캔클럭(CGSCd)을 발생시킨다. 이와 더불어, 단안정 멀티바이브레이터(76)는 게이트 스캔클럭(GSC)이 로우 레벨로부터 하이 레벨로 상승할 때마다 반전출력라인(/OPL)에 일정한 폭의 로우 레벨의 펄스를 출력함으로써 도 17에 도시된 바와 같이 충격계수가 작아진 반전·조절된 게이트 스캔클럭(/CGSCd)을 발생시킨다. 출력라인(OPL) 상에 나타나는 조절된 게이트 스캔클럭(CGSCd)의 하이 레벨 폭과 반전출력라인(/OPL)에 발생되는 반전·조절된 게이트 스캔클럭(/CGSCd)의 로우 레벨 폭은 저항(R6)의 저항값과 캐패시터(C4)의 용량값의 곱에 의해 결정되게 된다.

도 18은 도 3, 도 4 및 도 7에 도시된 충격계수 조절기(32,48,65)의 제5 실시 예를 도시한 도면이다. 도 18을 참조하면, 충격계수 조절기(32,48,65)는 입력라인(IPL) 및 출력라인(OPL) 사이에 직렬 접속되어진 반전형 버퍼(IBF1), AND 게이트(ADG1) 플립플롭(FF1)을 구비한다. 또한, 충격계수 조절기(32,48,65)는 양 단자가 플립플롭(FF1)에 접속된 캐패시터(C5)와, 공급전압원(VDD) 및 캐패시터(C5) 사이에 접속된 저항(R7)을 가진다. 반전형 버퍼(IBF1), AND 게이트(ADG1) 및 플립플롭(FF1)으로 이루어진 부분(78)은 집적회로 칩(번호: SN74LS123)으로 시판되고 있는 리트리거러블 단안정 멀티바이브레이터(Retriggerable Monostable Multivibrator)와 동일한 구성을 가진다. 따라서, 이에 대한 상세한 설명은 생략한다. 입력라인(IPL)에는 전압제어클럭(VCLK), 게이트 스캔클럭(GSC) 또는 제어전압(VCKX)이 공급될 수 있으나, 설명의 편의상 도 19에 도시된 바와 같은 게이트 스캔클럭(GSC)이 입력된다고 가정한다. 리트리거러블 단안정 멀티바이브레이터(78)는 게이트 스캔클럭(GSC)이 로우 레벨로부터 하이 레벨로 상승할 때마다 출력라인(OPL)에 일정한 폭의 하이 레벨의 펄스를 출력함으로써 도 19에 도시된 바와 같이 충격계수가 커진 조절된 게이트 스캔클럭(CGSCd)을 발생시킨다. 출력라인(OPL)상에 나타나는 조절된 게이트 스캔클럭(CGSCd)의 하이 레벨 폭은 저항(R7)의 저항값과 캐패시터(C5)의 용량값의 곱에 의해 결정되게 된다.

상술한 바와 같이, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 게이트 드라이버의 레벨쉬프터에 고전위 게이트전압이 교류 형태로 공급됨으로써 스캐닝신호의 폴링에지가 선형, 지수 또는 램프 함수들 중 어느 한 형태로 변하게 한다. 이에 따라, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 피드 트로우 전압(ΔVp)이 충분하게 억압되게 되고, 나아가 플리커 및 잔상이 발생되지 않게 된다. 이와 더불어, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 회로구성이 매우 간소화 되게 된다.

또한, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 고전위 게이트전압의 폴링에지가 라이징에지 보다 완만하게 변하게 됨으로써 게이트라인에 공급되어질 스캐닝신호의 폴링에지가 라이징에지 보다 완만하게 변하게 된다. 이에 따라, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 플리커 및 잔상이 발생되지 않게 됨은 물론이거니와 응답속도가 빨라지게 된다.

나아가, 본 발명에 따른 액티브 매트릭스 액정표시장치에서는 충격계수 조절기에 의해 고전위 게이트전압의 하강 시점이 간단하게 조절됨으로써 액정패널의 종류 및 조건에 무관하게 스캐닝신호의 폴링에지가 완만하게 변하게 된다. 따라서, 본 발명에 따른 액티브 매트릭스 액정표시장치는 타이밍 제어기와 같은 회로보드의 변경 없이도 액정패널의 종류 및 조건에 무관하게 플리커 및 잔상이 발생되지 않게 한다.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

1. 게이트라인 및 신호라인과의 교차점에 위치함과 아울러 상기 게이트라인 및 신호라인에 접속되어진 박막트랜지스터를 가지는 화소와, 상기 게이트라인에 접속되어 고전위 게이트전압 및 저전위 게이트전압을 입력하고 상기 게이트라인들이 순차적으로 구동하게끔 상기 고전위 게이트전압 및 저전위 게이트전압 중 어느 하나를 출력하는 게이트 드라이버를 구비하는 액정표시장치에 있어서,

   상기 고전위 게이트전압이 연속된 상기 게이트라인들에 인가되기 전 상태에서 상기 고전위 게이트전압의 레벨을 변화시키는 조절수단과;

   상기 조절수단에 의해 상기 고전위 게이트전압의 레벨이 변화되는 시점을 제어하기 위한 충격계수 조절수단을 구비하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
2. 제 1 항에 있어서,

   상기 고전위 게이트전압은 상기 연속된 게이트라인들이 활성화되기 전에 강하되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
3. 제 1 항에 있어서,

   상기 고전위 게이트전압은 지수함수적으로 강하되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
4. 제 1 항에 있어서,

   상기 고전위 게이트전압이 선형적으로 강하되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
5. 제 1 항에 있어서,

   상기 고전위 게이트전압이 계단 형태로 강하되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
6. 게이트라인 및 신호라인과의 교차점에 위치함과 아울러 상기 게이트라인 및 상기 신호라인에 접속되어진 박막트랜지스터를 가지는 화소와, 상기 게이트라인에 접속됨과 아울러 쉬프트 레지스터를 가지는 게이트 드라이버를 구비하는 액정표시장치를 구동하는 방법에 있어서,

   저전위 게이트전압과 주기적으로 레벨이 변화되는 고전위 게이트전압을 발생하는 단계와;

   상기 고전위 게이트전압 레벨의 변화시점을 조절하는 단계와;

   스위치소자를 경유하여 상기 게이트라인에 상기 조절된 고전위 게이트전압을 공급하는 단계와;

   상기 스위치소자를 경유하여 상기 게이트라인에 상기 저전위 게이트전압을 공급하는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치 구동방법.

Images