KR20050034768A - 스캔전압 발생장치 및 이를 이용한 액정표시장치 - Google Patents

스캔전압 발생장치 및 이를 이용한 액정표시장치 Download PDF

Info

Publication number
KR20050034768A
KR20050034768A KR1020030069470A KR20030069470A KR20050034768A KR 20050034768 A KR20050034768 A KR 20050034768A KR 1020030069470 A KR1020030069470 A KR 1020030069470A KR 20030069470 A KR20030069470 A KR 20030069470A KR 20050034768 A KR20050034768 A KR 20050034768A
Authority
KR
South Korea
Prior art keywords
voltage
gate
switch element
type transistor
terminal
Prior art date
Application number
KR1020030069470A
Other languages
English (en)
Other versions
KR100969625B1 (ko
Inventor
박정식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030069470A priority Critical patent/KR100969625B1/ko
Publication of KR20050034768A publication Critical patent/KR20050034768A/ko
Application granted granted Critical
Publication of KR100969625B1 publication Critical patent/KR100969625B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 휘도 저하를 방지할 수 있도록 한 스캔전압 발생장치 및 이를 이용한 액정표시장치에 관한 것이다.
본 발명에 의한 스캔전압 발생장치는 스캔펄스의 하이전압과 대응하는 게이트하이전압을 발생하는 제1 전압원과; 상기 게이트하이전압보다 낮은 중간전위 전압을 발생하는 제2 전압원과; 상기 중간전위 전압을 조정하기 위한 전압 조정부와; 상기 게이트하이전압을 게이트라인에 공급한 후 상기 전압 조정부에 의해 조정된 중간전위 전압을 상기 게이트라인에 공급하기 위한 게이트전압 절환부를 구비한다.

Description

스캔전압 발생장치 및 이를 이용한 액정표시장치{SCAN VOLTAGE GENERATION APPARATUS AND LIQUID CRYSTAL DISPLAY USING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 특히 휘도 저하를 방지할 수 있도록 한 스캔전압 발생장치 및 이를 이용한 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. 액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor; 이하, "TFT"라함)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. TFT의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 구동회로는 게이트라인들을 구동하기 위한 게이트 구동회로와, 데이터라인들을 구동하기 위한 데이터 구동회로와, 공통전극을 구동하기 위한 공통전압 발생부를 구비한다. 게이트 구동회로는 스캔신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 구동회로는 게이트라인들 중 어느 하나에 스캔신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 공통전압 발생부는 공통전극에 공통전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이와 같은 액정표시장치의 액정패널에서는 데이터라인들에 공급되어진 데이터전압(공통전극 전압)과 액정셀에 충전되어진 액정 셀 전압과의 차전압에 해당하는 피드 쓰로우 전압(Feed Through Voltage, △Vp)이 발생하게 된다. 이 피드 쓰로우 전압(△Vp)은 TFT의 게이트단자와 액정 셀 전극 사이에 존재하는 기생 용량에 의해 발생되는 것으로써 액정패널 상에 인가되는 데이터에 따라 그 크기가 변동함으로써 플리커를 유발한다. 이러한 이 피드 쓰로우 전압(△Vp)은 다음과 같이 [수학식1]로 정의된다.
여기서, Cgd는 TFT의 게이트단자와 드레인단자사이에 형성되는 기생캐패시터이고, Clc는 TFT의 드레인 단자와 공통전극 사이에 접속된 액정캐패시터이다. Cst는 TFT의 드레인 단자와 이전단 게이트라인에 접속된 스토리지 캐패시터이다. △Vg는 게이트 펄스의 게이트 하이전압(VGH)과 게이트 로우전압(VGL)의 차전압이다.
한편, 플리커는 피드 쓰로우 전압(△Vp)이 상승하게 되면 더 많이 유발된다. 이러한 피드 쓰로우 전압(△Vp)은 게이트 펄스가 하강할 때 특히 더 많이 유발된다. 따라서, 플리커의 유발을 줄이기 위해서는 게이트 펄스가 하강할 때 피드 쓰로우 전압(△Vp)을 줄여야 한다. 이러한 피드 쓰로우 전압(△Vp)을 줄이기 위해서는 수학식1에서 보듯이 스캔펄스의 게이트 하이전압(VGH)과 게이트 로우전압(VGL)의 차전압인 △Vg을 줄여야 함을 알 수 있다. 그러나, 종래의 액정표시장치에서 이용되는 스캔펄스는 도 1에 도시된 바와 같이 스캔펄스가 하강할 때 게이트 하이전압(VGH)에서 게이트 로우전압(VGL)으로 곧바로 하강하게 되므로 △Vg가 커지게 된다. 이에 따라, 플리커가 많이 유발되어 휘도가 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 휘도 저하를 방지할 수 있도록 한 스캔전압 발생장치 및 이를 이용한 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 의한 스캔전압 발생장치는 스캔펄스의 하이전압과 대응하는 게이트하이전압을 발생하는 제1 전압원과; 상기 게이트하이전압보다 낮은 중간전위 전압을 발생하는 제2 전압원과; 상기 중간전위 전압을 조정하기 위한 전압 조정부와; 상기 게이트하이전압을 게이트라인에 공급한 후 상기 전압 조정부에 의해 조정된 중간전위 전압을 상기 게이트라인에 공급하기 위한 게이트전압 절환부를 구비한다.
상기 스캔전압 발생장치에서 상기 전압 조정부는 상기 중간전위 전압을 상기 게이트하이전압과 기저전압 사이의 전압으로 낮추는 것을 특징으로 한다.
상기 스캔전압 발생장치에서 상기 게이트전압 절환부는 제1 제어신호에 응답하여 상기 게이트하이전압을 상기 게이트라인에 공급하는 제1 스위치소자와, 클럭신호에 응답하여 상기 제1 제어신호를 발생하는 제2 스위치소자와, 제2 제어신호에 응답하여 상기 중간전위 전압보다 낮은 전압을 상기 게이트라인에 공급하기 위한 제3 스위치소자와, 상기 클럭신호에 응답하여 상기 제3 제어신호를 발생하는 제4 스위치소자를 구비한다.
상기 스캔전압 발생장치에서 상기 제1 스위치소자는 상기 제1 전압원에 이미터단자가 접속되고 상기 게이트라인에 컬렉터단자가 접속되며 상기 제2 스위치소자에 베이스단자가 접속되는 pnp형 트랜지스터이고, 상기 제2 스위치소자는 기저전압원에 이미터단자가 접속되고 상기 제1 스위치소자의 베이스단자에 컬렉터단자가 접속되며 상기 클럭신호가 입력되는 베이스단자를 가지는 npn형 트랜지스터이고, 상기 제3 스위치소자는 상기 전압 조정부의 출력단에 이미터단자가 접속되고 상기 게이트라인에 컬렉터단자가 접속되며 상기 제1 전압원과 상기 제4 스위치소자 사이의 제1 노드에 베이스단자가 접속되는 npn형 트랜지스터이고, 상기 제4 스위치소자는 기저전압원에 이미터단자가 접속되고 상기 제1 노드에 컬렉터단자가 접속되며 상기 클럭신호가 입력되는 베이스단자를 가지는 npn형 트랜지스터인 것을 특징으로 한다.
상기 스캔전압 발생장치에서 상기 전압 조정부는 상기 중간전위 전압을 분압하기 위한 분압저항회로를 구비한다.
본 발명의 실시예에 의한 액정표시장치는 다수의 게이트라인과 다수의 데이터라인이 교차되며 상기 게이트라인에 공급되는 스캔펄스에 따라 스캐닝되는 액정표시패널과; 상기 스캔펄스의 하이전압과 대응하는 게이트하이전압을 발생하는 제1 전압원과; 상기 게이트하이전압보다 낮은 중간전위 전압을 발생하는 제2 전압원과; 상기 중간전위 전압을 조정하기 위한 전압 조정부와; 상기 게이트라인에 상기 스캔펄스를 공급하며 상기 게이트하이전압을 게이트라인에 공급한 후 상기 전압 조정부에 의해 조정된 중간전위 전압을 상기 게이트라인에 공급하여 상기 스캔펄스의 전압을 조정하기 위한 게이트 구동부와; 상기 다수의 데이터라인들에 데이터를 공급하기 위한 데이터 구동부와; 상기 게이트 구동부와 상기 데이터 구동부를 제어하기 위한 제어부를 구비한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2 내지 도 8를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2 및 도 3은 본 발명의 제1 실시예에 의한 액정표시장치를 나타내는 도면이다.
도 2 및 도 3를 참조하면, 본 발명의 제1 실시예에 의한 액정표시장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부에 TFT가 형성된 액정패널(115)과, 액정패널(115)의 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(113)와, 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위한 게이트 구동회로(114)와, 인터페이스회로(111)로부터의 동기신호를 이용하여 데이터 구동회로(113)와 게이트 구동회로(114)를 제어하기 위한 타이밍 콘트롤러(112)와, 액정패널(115)에 공급되는 전압들을 발생하기 위한 구동전압 발생부(116)를 구비한다.
시스템(110)은 그래픽 콘트롤러의 LVDS(Low Voltage Differential Signaling) 송신기를 통하여 수직/수평 동기신호, 클럭신호 및 데이터(RGB)를 인터페이스회로(111)에 공급하고 전원으로부터 발생되는 3.3V의 VCC 전압을 전원전압으로써 디지털 회로소자들(111,112,113,114)과 구동전압 발생부(116)에 공급한다.
액정패널(115)은 두 장의 유리기판 사이에 액정이 주입된다. 이 액정패널(115)의 하부 유리기판 상에 형성된 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)은 상호 교차된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔신호에 응답하여 데이터라인들(D1 내지 Dn) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 해당 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 해당 데이터라인(D1 내지 Dm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 액정패널(115)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 그리고 액정패널(115)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측 면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정패널(115)의 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 도시하지 않은 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시키는 역할을 한다.
데이터 구동회로(113)는 타이밍 콘트롤러(112)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 아날로그 감마전압으로 변환하고 그 아날로그 감마전압을 데이터라인들(D1 내지 Dm)에 공급한다. 이 데이터 구동회로(113)가 집적회된 데이터 드라이브 집적회로에는 전원전압으로써 3.3V의 VCC 전압이 공급된다.
게이트 구동회로(114)는 타이밍 콘트롤러(112)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터가 공급되는 액정패널(115)의 수평라인을 선택한다. 이 게이트 구동회로(114)가 집적회된 게이트 드라이브 집적회로에는 전원전압으로써 3.3V의 VCC 전압이 공급된다.
타이밍 콘트롤러(112)는 인터페이스회로(111)를 경유하여 시스템(110)의 그래픽 콘트롤러로부터 입력되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동회로(114)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(113)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC), 극성신호(Polarity : POL) 등을 포함한다. 그리고 타이밍 콘트롤러(112)는 인터페이스회로(111)를 경유하여 시스템(110)의 그래픽 콘트롤러로부터 입력되는 디지털 비디오 데이터(RGB)를 재정렬하여 데이터 구동회로(113)에 공급한다. 이 타이밍 콘트롤러(112)를 구동시키기 위한 전원전압은 시스템(110)의 전원으로부터 입력되는 3.3V의 VCC 전압이다. 또한, VCC 전압은 타이밍 콘트롤러(112) 내부에 설치된 위상고정루프회로(Phase Lock Loop : PLL)의 전원전압으로 공급된다. 위상고정루프회로(PLL)는 타이밍 콘트롤러(112)에 입력되는 클럭신호를 도시하지 않은 발진기로부터 발생되는 기준 주파수와 비교하고 그 오차만큼 클럭신호의 주파수를 조정하여 디지털 비디오 데이터(RGB)를 샘플링하기 위한 클럭신호를 발생한다.
인터페이스회로(111)는 LVDS(Low Voltage Differential Signaling) 수신기를 포함하여 시스템(110)의 그래픽 콘트롤러로부터 입력되는 신호들의 전압레벨을 낮추고 주파수를 높임으로써 시스템(110)과 타이밍 콘트롤러(112) 사이에 필요한 신호배선 수를 줄이게 된다. 이 인터페이스회로(111)를 구동시키기 위한 전원전압은 시스템(110)의 전원으로부터 입력되는 3.3V의 VCC 전압이다.
인터페이스회로(111)로부터 타이밍 콘트롤러(112)에 공급되는 신호의 고주파 성분과 높은 전압으로 인하여 발생되는 전자파장애(Electromagnetic interference : 이하, 'EMI'라 한다)를 줄이기 위하여, 인터페이스회로(111)와 타이밍 콘트롤러(112) 사이에는 도시하지 않은 EMI 필터가 설치되고 있다.
구동전압 발생부(116)는 도시하지 않은 커넥터를 경유하여 시스템(110)의 전원으로부터 입력되는 3.3V의 VCC 전압을 공급받아 액정패널(115)을 구동시키기 위한 구동전압을 생성하는 역할을 한다. 이를 위하여 구동전압 발생부(116)는 도 5에 도시된 바와같이 게이트 구동회로(114) 및 데이터 구동회로(113)에 공급되는 전압을 발생하는 DC-DC 변환기(117)와, DC-DC 변환기(117)로부터 공급되는 게이트 하이 입력전압(VGH_IN)을 클럭신호에 따라 게이트 구동회로(114)에 공급하기 위한 스캔전압 발생부(118)를 구비한다.
DC-DC 변환기(117)는 시스템(110)의 전원으로부터 입력되는 3.3V의 VCC 전압을 승압 또는 감압하여 액정패널(115)에 공급되는 전압을 발생한다. 이를 위하여, DC-DC 변환기(117)는 출력 단에 출력전압을 절환하기 위한 출력 스위치소자와, 그 출력 스위치소자의 제어신호의 듀티비 나 주파수를 제어하여 출력전압을 승압하거나 감압시키기 위한 펄스폭 변조기(Pulse Width Modulator : PWM)나 펄스주파수 변조기(Pulse Frequency Modulator : PFM)를 포함한다. 펄스폭 변조기는 출력 스위치소자의 제어신호 듀티비가 높여 DC-DC 변환기(117)의 출력 전압을 높아거나, 그 출력 스위치소자의 제어신호 듀티비를 낮추어 DC-DC 변환기(117)의 출력 전압을 낮춘다. 펄스주파수 변조기는 출력 스위치소자의 제어신호 주파수를 높여 DC-DC 변환기(117)의 출력 전압을 높이거나, 그 출력 스위치소자의 주파수를 낮추어 DC-DC 변환기(117)의 출력 전압을 낮춘다. DC-DC 변환기(117)의 출력 전압은 6V 이상의 VDD 전압, 10 단계 미만의 감마기준전압(GMA1∼10), 2.5∼3.3V의 VCOM 전압, 15V 이상의 VGH_IN 전압, -4V 이하의 VGL 전압이다. 감마기준전압(GMA1∼10)은 VDD 전압의 분압에 의해 발생된 전압이다. VDD 전압과 감마기준전압은 아날로그 감마전압으로써 데이터 구동회로(113)에 공급된다. VCOM 전압은 데이터 구동회로(113)를 경유하여 액정패널(115)에 형성된 공통전극에 공급되는 전압이다. VGH_IN 전압은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 게이트 구동회로(114)에 공급되고 VGL 전압은 TFT의 오프전압으로 설정된 스캔펄스의 로우논리전압으로써 게이트 구동회로(114)에 공급된다.
스캔전압 발생부(118)는 DC-DC 변환기(117)로부터 공급되는 게이트 하이 입력전압(VGH_IN) 및 VDD 전압을 공급받아 클럭신호(CLK)에 따라 변형된 게이트 하이 출력전압(VGH_OUT)을 게이트 구동회로(114)에 공급하게 된다. 이를 위해서 스캔전압 발생부(118)는 도 4에 도시된 바와 같이 DC-DC 변환기(117)로부터 공급되는 게이트 하이 입력전압(VGH_IN)을 공급받아 클럭신호(CLK)에 따라 게이트 하이 출력전압(VGH_OUT)을 출력하는 게이트 하이전압 유지부(118a)와, 게이트 하이 출력전압(VGH_OUT)을 클럭신호(CLK)에 따라 VDD 전압으로 방전시키기 위한 게이트 하이전압 방전부(118b)을 구비한다.
게이트 하이전압 발생부(118a)는 제1 게이트 하이전압 입력라인(VGH_IN1)과 게이트 하이전압 출력라인(VGH_OUT) 사이에 접속되어진 제1 P형 트랜지스터(Q1)와, 제1 P형 트랜지스터(Q1)와 접지단자(GND) 사이에 설치된 제2 N형 트랜지스터(Q2)를 구비한다.
제1 P형 트랜지스터(Q1)는 제1 게이트 하이전압 입력라인(VGH_IN1)으로부터 공급되는 게이트 하이전압(VGH)을 게이트 하이전압 출력라인(VGH_OUT)으로 전송하는 역할을 한다.
이러한, 제1 P형 트랜지스터(Q1)는 베이스단자의 문턱전압에 따라 동작된다. 문턱전압은 제1 P형 트랜지스터(Q1)의 베이스단자와 제2 N형 트랜지스터(Q2) 사이에 설치된 제3 저항(R3)과 제1 게이트 하이전압 입력라인(VGH_IN1)과 제3 저항(R3) 사이에 설치된 제4 저항(R4)에 의해 결정된다. 제3 저항(R3)과 제4 저항(R4) 사이에 제1 노드(N1)에 나타나는 전압은 제2 N형 트랜지스터(Q2)의 동작에 의해 결정된다.
제2 N형 트랜지스터(Q2)는 베이스단자에 입력되는 클럭신호 입력라인(CLK)으로부터의 클럭신호에 따라 동작한다. 이러한, 제2 N형 트랜지스터(Q2)는 베이스단자와 클럭신호 입력라인(CLK) 사이에 접속된 제5 저항(R5)의 바이어스 전압에 의해 문턱전압이 결정되어 동작한다.
게이트 하이전압 방전부(118b)는 게이트 하이전압 출력라인(VGH_OUT)과 공통 저전위 전압원(VDD) 사이에 설치된 제3 N형 트랜지스터(Q3)와, 제3 N형 트랜지스터(Q3)와 접지단자(GND) 사이에 설치된 제4 N형 트랜지스터(Q4)를 구비한다.
제3 N형 트랜지스터(Q3)는 게이트 하이전압 출력라인(VGH_OUT) 상의 게이트 하이전압(VGH)을 방전시키는 역할을 한다. 게이트 하이전압(VGH)은 게이트 하이전압 출력라인(VGH_OUT)과 제3 N형 트랜지스터(Q3) 사이에 설치된 풀업저항(R6)을 통해 VDD 전압으로 방전된다.
이러한, 제3 N형 트랜지스터(Q3)는 베이스단자의 문턱전압에 따라 동작한다. 이를 위해, 제3 N형 트랜지스터(Q3)의 베이스단자, 즉 제 2노드(N2)를 사이에 두고 제1 및 제2 저항(R1, R2)이 접속된다. 제1 및 제2 저항(R1, R2)은 분압저항으로써, 제1 저항(R1)은 제2 게이트 하이전압 입력라인(VGH_IN2)에 접속되고, 제2 저항(R2)은 제4 N형 트랜지스터(Q4)에 접속된다. 제1 및 제2 저항(R1, R2)의 저항값은 제4 N형 트랜지스터(Q4)가 턴-온될 경우에는 제3 N형 트랜지스터(Q3)의 문턱전압을 낮추고, 제4 N형 트랜지스터(Q4)가 턴-오프될 경우에는 제3 N형 트랜지스터(Q3)의 문턱전압을 높이게 된다. 이를 위해, 제4 N형 트랜지스터(Q4)는 클럭신호 입력라인(CLK)과 접속된다.
이와 같은 스캔전압 발생부(118)는 클럭신호 입력라인(CLK)으로부터 하이 상태의 클럭신호가 입력되면 게이트 하이전압(VGH)은 제2 N형 트랜지스터(Q2) 및 제1 P형 트랜지스터(Q1)를 통해 게이트 하이전압 출력라인(VGH_OUT)으로 전송된다. 이를 상세히 하면, 제2 N형 트랜지스터(Q2)가 턴-온 됨으로써 제1 노드(N1) 상의 전압은 제3 저항(R3) 및 제2 N형 트랜지스터(Q2)를 통해 접지단자(GND)로 방전되기 때문에 제1 P형 트랜지스터(Q1)는 문턱전압이 낮아지게 되어 턴-온된다.
이 때, 제4 N형 트랜지스터(Q4)는 제2 N형 트랜지스터(Q2)와 동시에 턴-온 되기 때문에 제3 N형 트랜지스터(Q3)는 턴-오프 상태가 된다. 이는 제4 N형 트랜지스터(Q4)가 턴-온됨에 따라 제2 노드(N2) 상의 전압은 제1 및 제2 저항(R1, R2)의 분압에 의해 공통 저전위 전압원(VDD)의 전위보다 낮아지기 때문에 제3 N형 트랜지스터(Q3)는 턴-오프 상태가 된다.
이와 같이, 본 발명에 의한 스캔전압 발생부(118)에서 발생되는 게이트 하이전압(VGH)은 제1 P형 트랜지스터(Q1)와 게이트 하이전압 출력단자(VGH_OUT)를 통해 게이트 구동회로(114)에 공급된다. 게이트 구동회로(114)는 게이트 하이전압(VGH)을 액정패널(115)에 공급하여 게이트 라인들(GL) 중 어느 한 라인에 공급한다. 이 게이트 하이전압(VGH)을 가지는 스캔신호는 TFT를 턴-온시키게 되고, TFT가 턴-온되는 기간동안 화소셀은 데이터 구동회로(113)로부터 공급되는 데이터신호를 충전하게 된다.
반면에, 클럭신호 입력라인(CLK)으로부터 로우 상태의 클럭신호가 입력되면 게이트 하이전압(VGH)은 제1 P형 트랜지스터(Q1)에 의해 차단된다. 이를 상세히 하면, 클럭신호에 의해 제2 N형 트랜지스터(Q2)가 턴-오프됨으로써 제1 P형 트랜지스터(Q1)는 제4 저항(R4)의 저항값에 의해 제1 노드(N1) 상에 나타나는 게이트 하이전압(VGH)으로 인하여 문턱전압이 높아져 턴-오프된다.
이 때, 제4 N형 트랜지스터(Q4)는 제2 N형 트랜지스터(Q2)와 동시에 턴-오프되기 때문에 제3 N형 트랜지스터(Q3)는 턴-온 상태가 된다. 이는 제4 N형 트랜지스터(Q4)가 턴-오프됨에 따라 제2 노드(N2) 상의 전압은 제1 및 제2 저항(R1, R2)의 분압에 의해 VDD 전압보다 높아지기 때문에 제3 N형 트랜지스터(Q3)는 턴-온되어 게이트 하이전압 출력라인(VGH_OUT) 상의 게이트 하이전압(VGH)은 풀업 저항(R6) 및 제3 N형 트랜지스터(Q3)를 통해 VDD 전압으로 방전된다. 따라서, 게이트 하이 출력전압(VGH_OUT)은 도 5에 도시된 바와 같이 VDD 전압까지 하강한 후 게이트 로우전압(VGL)으로 하강하게 된다. 여기서, 게이트 하이전압(VGH)과 게이트 로우전압(VGL)의 차전압인 △Vg는 스캔펄스가 하강할 때 VDD 전압에서 게이트 로우전압(VGL)을 뺀 전압이 된다. 따라서, 본 발명의 제1 실시예에서는 △Vg을 줄일 수 있으므로 수학식1에서 보듯이 피드 쓰로우 전압(△Vp)을 줄일 수 있게 된다. 이에 따라, 플리커의 유발을 줄일 수 있게 되어 휘도 저하를 방지할 수 있게 된다.
도 6은 본 발명의 제2 실시예에 의한 액정표시장치에서 구동전압 발생부를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 제2 실시예에 의한 액정표시장치는 본 발명의 제1 실시예와 비교하여 구동전압 발생부(216)을 제외하고는 동일한 구성요소를 구비한다.
여기서, 구동전압 발생부(216)을 제외한 구성요소는 본 발명의 제1 실시예와 동일하므로 이하 설명을 생략하기로 한다.
구동전압 발생부(216)는 도시하지 않은 커넥터를 경유하여 시스템(210)의 전원으로부터 입력되는 3.3V의 VCC 전압을 공급받아 액정패널을 구동시키기 위한 구동전압을 생성하는 역할을 한다. 이를 위하여 구동전압 발생부(216)는 게이트 구동회로(214) 및 데이터 구동회로(213)에 공급되는 전압을 발생하는 DC-DC 변환기(217)와, DC-DC 변환기(217)로부터 공급되는 VDD 전압을 조정하기 위한 VDD 조정부(220)와, DC-DC 변환기(217)로부터 공급되는 게이트 하이 입력전압(VGH_IN)을 클럭신호에 따라 게이트 구동회로(214)에 공급하기 위한 스캔전압 발생부(218)를 구비한다.
DC-DC 변환기(217)는 시스템(210)의 전원으로부터 입력되는 3.3V의 VCC 전압을 승압 또는 감압하여 액정패널에 공급되는 전압을 발생한다. 이를 위하여, DC-DC 변환기(217)는 출력 단에 출력전압을 절환하기 위한 출력 스위치소자와, 그 출력 스위치소자의 제어신호의 듀티비 나 주파수를 제어하여 출력전압을 승압하거나 감압시키기 위한 펄스폭 변조기(Pulse Width Modulator : PWM)나 펄스주파수 변조기(Pulse Frequency Modulator : PFM)를 포함한다. 펄스폭 변조기는 출력 스위치소자의 제어신호 듀티비가 높여 DC-DC 변환기(217)의 출력 전압을 높아거나, 그 출력 스위치소자의 제어신호 듀티비를 낮추어 DC-DC 변환기(217)의 출력 전압을 낮춘다. 펄스주파수 변조기는 출력 스위치소자의 제어신호 주파수를 높여 DC-DC 변환기(217)의 출력 전압을 높이거나, 그 출력 스위치소자의 주파수를 낮추어 DC-DC 변환기(217)의 출력 전압을 낮춘다. DC-DC 변환기(217)의 출력 전압은 6V 이상의 VDD 전압, 10 단계 미만의 감마기준전압(GMA1∼10), 2.5∼3.3V의 VCOM 전압, 15V 이상의 VGH_IN 전압, -4V 이하의 VGL 전압이다. 감마기준전압(GMA1∼10)은 VDD 전압의 분압에 의해 발생된 전압이다. VDD 전압과 감마기준전압은 아날로그 감마전압으로써 데이터 구동회로(213)에 공급된다. VCOM 전압은 데이터 구동회로(213)를 경유하여 액정패널에 형성된 공통전극에 공급되는 전압이다. VGH_IN 전압은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 게이트 구동회로(214)에 공급되고 VGL 전압은 TFT의 오프전압으로 설정된 스캔펄스의 로우논리전압으로써 게이트 구동회로(214)에 공급된다.
VDD 조정부(220)는 DC-DC 변환기(217)로부터 공급되는 VDD 전압을 조정하여 VDD 전압보다 낮은 VDD1 전압을 출력하여 스캔전압 발생부(218)로 공급한다. 이를 위하여 VDD 조정부(220)는 도 7에 도시된 바와 같이 스캔전압 발생부(218)와 접속된 제13 노드(N13)을 사이에 두고 접속된 제17 및 제18 저항(R17,R18)을 구비한다. 이러한 제17 및 제18 저항(R17,R18)은 분압저항으로써, VDD 전압을 분압시켜 제17 저항(R17)과 제18 저항(R18) 사이의 제13 노드(N13)에 VDD 전압보다 낮은 VDD1 전압이 나타나게 한다.
스캔전압 발생부(218)는 DC-DC 변환기(217)로부터 공급되는 게이트 하이 입력전압(VGH_IN)과 VDD 조정부(220)으로부터 공급되는 VDD1 전압을 공급받아 클럭신호(CLK)에 따라 변형된 게이트 하이 출력전압(VGH_OUT)을 게이트 구동회로(214)에 공급하게 된다. 이를 위해서 스캔전압 발생부(218)는 도 7에 도시된 바와 같이 DC-DC 변환기(217)로부터 공급되는 게이트 하이 입력전압(VGH_IN)을 공급받아 클럭신호(CLK)에 따라 게이트 하이 출력전압(VGH_OUT)을 출력하는 게이트 하이전압 유지부(218a)와, 게이트 하이 출력전압(VGH_OUT)을 클럭신호(CLK)에 따라 VDD 조정부(220)에 의해 조정된 VDD1 전압으로 방전시키기 위한 게이트 하이전압 방전부(218b)을 구비한다.
게이트 하이전압 유지부(218a)는 제1 게이트 하이전압 입력라인(VGH_IN1)과 게이트 하이전압 출력라인(VGH_OUT) 사이에 접속되어진 제11 P형 트랜지스터(Q11)와, 제11 P형 트랜지스터(Q11)와 접지단자(GND) 사이에 설치된 제12 N형 트랜지스터(Q12)를 구비한다.
제11 P형 트랜지스터(Q11)는 제1 게이트 하이전압 입력라인(VGH_IN1)으로부터 공급되는 게이트 하이전압(VGH)을 게이트 하이전압 출력라인(VGH_OUT)으로 전송하는 역할을 한다.
이러한, 제11 P형 트랜지스터(Q11)는 베이스단자의 문턱전압에 따라 동작된다. 문턱전압은 제11 P형 트랜지스터(Q11)의 베이스단자와 제12 N형 트랜지스터(Q12) 사이에 설치된 제13 저항(R13)과 제1 게이트 하이전압 입력라인(VGH_IN1)과 제13 저항(R13) 사이에 설치된 제14 저항(R14)에 의해 결정된다. 제13 저항(R13)과 제14 저항(R14) 사이에 제11 노드(N11)에 나타나는 전압은 제12 N형 트랜지스터(Q12)의 동작에 의해 결정된다.
제12 N형 트랜지스터(Q12)는 베이스단자에 입력되는 클럭신호 입력라인(CLK)으로부터의 클럭신호에 따라 동작한다. 이러한, 제12 N형 트랜지스터(Q12)는 베이스단자와 클럭신호 입력라인(CLK) 사이에 접속된 제15 저항(R15)의 바이어스 전압에 의해 문턱전압이 결정되어 동작한다.
게이트 하이전압 방전부(218b)는 게이트 하이전압 출력라인(VGH_OUT)과 공통 저전위 전압원(VDD) 사이에 설치된 제13 N형 트랜지스터(Q13)와, 제13 N형 트랜지스터(Q13)와 접지단자(GND) 사이에 설치된 제14 N형 트랜지스터(Q14)를 구비한다.
제13 N형 트랜지스터(Q13)는 게이트 하이전압 출력라인(VGH_OUT) 상의 게이트 하이전압(VGH)을 방전시키는 역할을 한다. 게이트 하이전압(VGH)은 게이트 하이전압 출력라인(VGH_OUT)과 제13 N형 트랜지스터(Q13) 사이에 설치된 풀업저항(R16)을 통해 VDD1 전압으로 방전된다.
이러한, 제13 N형 트랜지스터(Q13)는 베이스단자의 문턱전압에 따라 동작한다. 이를 위해, 제13 N형 트랜지스터(Q13)의 베이스단자, 즉 제 12노드(N12)를 사이에 두고 제11 및 제12 저항(R11, R12)이 접속된다. 제11 및 제12 저항(R11, R12)은 분압저항으로써, 제11 저항(R11)은 제2 게이트 하이전압 입력라인(VGH_IN2)에 접속되고, 제12 저항(R12)은 제14 N형 트랜지스터(Q14)에 접속된다. 제11 및 제12 저항(R11, R12)의 저항값은 제14 N형 트랜지스터(Q14)가 턴-온될 경우에는 제13 N형 트랜지스터(Q13)의 문턱전압을 낮추고, 제14 N형 트랜지스터(Q14)가 턴-오프될 경우에는 제13 N형 트랜지스터(Q13)의 문턱전압을 높이게 된다. 이를 위해, 제14 N형 트랜지스터(Q14)는 클럭신호 입력라인(CLK)과 접속된다.
이와 같은 스캔전압 발생부(218)는 클럭신호 입력라인(CLK)으로부터 하이 상태의 클럭신호가 입력되면 게이트 하이전압(VGH)은 제12 N형 트랜지스터(Q12) 및 제11 P형 트랜지스터(Q11)를 통해 게이트 하이전압 출력라인(VGH_OUT)으로 전송된다. 이를 상세히 하면, 제12 N형 트랜지스터(Q12)가 턴-온 됨으로써 제11 노드(N11) 상의 전압은 제13 저항(R13) 및 제12 N형 트랜지스터(Q12)를 통해 접지단자(GND)로 방전되기 때문에 제11 P형 트랜지스터(Q11)는 문턱전압이 낮아지게 되어 턴-온된다.
이 때, 제14 N형 트랜지스터(Q14)는 제12 N형 트랜지스터(Q12)와 동시에 턴-온 되기 때문에 제13 N형 트랜지스터(Q13)는 턴-오프 상태가 된다. 이는 제14 N형 트랜지스터(Q14)가 턴-온됨에 따라 제12 노드(N12) 상의 전압은 제11 및 제12 저항(R11, R12)의 분압에 의해 VDD1 전압보다 낮아지기 때문에 제13 N형 트랜지스터(Q13)는 턴-오프 상태가 된다.
이와 같이, 본 발명에 의한 스캔전압 발생부(218)에서 발생되는 게이트 하이전압(VGH)은 제11 P형 트랜지스터(Q11)와 게이트 하이전압 출력단자(VGH_OUT)를 통해 게이트 구동회로(214)에 공급된다. 게이트 구동회로(214)는 게이트 하이전압(VGH)을 액정패널에 공급하여 게이트 라인들(GL) 중 어느 한 라인에 공급한다. 이 게이트 하이전압(VGH)을 가지는 게이트펄스는 TFT를 턴-온시키게 되고, TFT가 턴-온되는 기간동안 화소셀은 데이터 구동회로(213)로부터 공급되는 데이터신호를 충전하게 된다.
반면에, 클럭신호 입력라인(CLK)으로부터 로우 상태의 클럭신호가 입력되면 게이트 하이전압(VGH)은 제11 P형 트랜지스터(Q11)에 의해 차단된다. 이를 상세히 하면, 클럭신호에 의해 제12 N형 트랜지스터(Q12)가 턴-오프됨으로써 제11 P형 트랜지스터(Q11)는 제14 저항(R14)의 저항값에 의해 제11 노드(N11) 상에 나타나는 게이트 하이전압(VGH)으로 인하여 문턱전압이 높아져 턴-오프된다.
이 때, 제14 N형 트랜지스터(Q14)는 제12 N형 트랜지스터(Q12)와 동시에 턴-오프되기 때문에 제13 N형 트랜지스터(Q13)는 턴-온 상태가 된다. 이는 제14 N형 트랜지스터(Q14)가 턴-오프됨에 따라 제12 노드(N12) 상의 전압은 제11 및 제12 저항(R11, R12)의 분압에 의해 분압 저전위 전압(VDD1)의 전위보다 높아지기 때문에 제13 N형 트랜지스터(Q13)는 턴-온되어 게이트 하이전압 출력라인(VGH_OUT) 상의 게이트 하이전압(VGH)은 풀업 저항(R16) 및 제13 N형 트랜지스터(Q13)를 통해 VDD1 전압으로 방전된다. 따라서, 게이트 하이전압(VGH)은 도 8에 도시된 바와 같이 VDD 전압보다 낮은 VDD1 전압까지 하강한 후 게이트 로우전압(VGL)으로 하강하게 된다. 여기서, 게이트 하이전압(VGH)과 게이트 로우전압(VGL)의 차전압인 △Vg는 스캔펄스가 하강할 때 VDD1 전압에서 게이트 로우전압(VGL)을 뺀 전압이 된다. 따라서, 본 발명의 제2 실시예에서는 본 발명의 제1 실시예에서 보다 △Vg을 더 줄일 수 있으므로 수학식1에서 보듯이 피드 쓰로우 전압(△Vp)은 더 줄어들게 된다. 이에 따라, 플리커의 유발을 더 줄일 수 있게 되어 휘도 저하를 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 스캔전압 발생장치 및 이를 이용한 액정표시장치는 게이트 하이전압을 VDD 전압보다 낮은 전압으로 방전시킴으로써 피드 쓰로우 전압(△Vp)을 줄여 플리커의 유발을 줄일 수 있게 되어 휘도가 저하되는 것을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 통상적인 스캔펄스를 나타내는 파형도.
도 2는 본 발명의 제1 실시예에 의한 액정표시장치를 나타내는 도면.
도 3은 도 2에 도시된 액정표시장치에서 구동전압 발생부를 상세히 나타내는 도면.
도 4는 도 3에 도시된 구동전압 발생부에서 스캔전압 발생부를 상세히 나타내는 회로도.
도 5는 도 4에 도시된 게이트 하이전압 발생부에서 출력되는 스캔펄스를 나타내는 파형도.
도 6은 본 발명의 제2 실시예에 의한 액정표시장치에서 구동전압 발생부를 상세히 나타내는 도면.
도 7은 도 6에 도시된 구동전압 발생부에서 스캔전압 발생부를 상세히 나타내는 회로도.
도 8은 도 7에 도시된 게이트 하이전압 발생부에서 출려되는 스캔펄스를 나타내는 파형도.
〈도면의 주요부분에 대한 부호의 설명〉
110,210 : 시스템 111,211 : 인터페이스회로
112,212 : 타이밍 콘트롤러 113,213 : 데이터 구동회로
114,214 : 게이트 구동회로 115 : 액정패널
116,216 : 구동전압 발생부 117,217 : DC-DC 변환기
118,218 : 스캔전압 발생부 118a,218a : 게이트 하이전압 유지부
118b,218b : 게이트 하이전압 방전부

Claims (10)

  1. 스캔펄스의 하이전압과 대응하는 게이트하이전압을 발생하는 제1 전압원과;
    상기 게이트하이전압보다 낮은 중간전위 전압을 발생하는 제2 전압원과;
    상기 중간전위 전압을 조정하기 위한 전압 조정부와;
    상기 게이트하이전압을 게이트라인에 공급한 후 상기 전압 조정부에 의해 조정된 중간전위 전압을 상기 게이트라인에 공급하기 위한 게이트전압 절환부를 구비하는 것을 특징으로 하는 스캔전압 발생장치.
  2. 제 1 항에 있어서,
    상기 전압 조정부는,
    상기 중간전위 전압을 상기 게이트하이전압과 기저전압 사이의 전압으로 낮추는 것을 특징으로 하는 스캔전압 발생장치.
  3. 제 1 항에 있어서,
    상기 게이트전압 절환부는,
    제1 제어신호에 응답하여 상기 게이트하이전압을 상기 게이트라인에 공급하는 제1 스위치소자와,
    클럭신호에 응답하여 상기 제1 제어신호를 발생하는 제2 스위치소자와,
    제2 제어신호에 응답하여 상기 중간전위 전압보다 낮은 전압을 상기 게이트라인에 공급하기 위한 제3 스위치소자와,
    상기 클럭신호에 응답하여 상기 제3 제어신호를 발생하는 제4 스위치소자를 구비하는 것을 특징으로 하는 스캔전압 발생장치.
  4. 제 1 항에 있어서,
    상기 제1 스위치소자는 상기 제1 전압원에 이미터단자가 접속되고 상기 게이트라인에 컬렉터단자가 접속되며 상기 제2 스위치소자에 베이스단자가 접속되는 pnp형 트랜지스터이고,
    상기 제2 스위치소자는 기저전압원에 이미터단자가 접속되고 상기 제1 스위치소자의 베이스단자에 컬렉터단자가 접속되며 상기 클럭신호가 입력되는 베이스단자를 가지는 npn형 트랜지스터이고,
    상기 제3 스위치소자는 상기 전압 조정부의 출력단에 이미터단자가 접속되고 상기 게이트라인에 컬렉터단자가 접속되며 상기 제1 전압원과 상기 제4 스위치소자 사이의 제1 노드에 베이스단자가 접속되는 npn형 트랜지스터이고,
    상기 제4 스위치소자는 기저전압원에 이미터단자가 접속되고 상기 제1 노드에 컬렉터단자가 접속되며 상기 클럭신호가 입력되는 베이스단자를 가지는 npn형 트랜지스터인 것을 특징으로 하는 스캔전압 발생장치.
  5. 제 1 항에 있어서,
    상기 전압 조정부는,
    상기 중간전위 전압을 분압하기 위한 분압저항회로를 구비하는 것을 특징으로 하는 스캔전압 발생장치.
  6. 다수의 게이트라인과 다수의 데이터라인이 교차되며 상기 게이트라인에 공급되는 스캔펄스에 따라 스캐닝되는 액정표시패널과;
    상기 스캔펄스의 하이전압과 대응하는 게이트하이전압을 발생하는 제1 전압원과;
    상기 게이트하이전압보다 낮은 중간전위 전압을 발생하는 제2 전압원과;
    상기 중간전위 전압을 조정하기 위한 전압 조정부와;
    상기 게이트라인에 상기 스캔펄스를 공급하며 상기 게이트하이전압을 게이트라인에 공급한 후 상기 전압 조정부에 의해 조정된 중간전위 전압을 상기 게이트라인에 공급하여 상기 스캔펄스의 전압을 조정하기 위한 게이트 구동부와;
    상기 다수의 데이터라인들에 데이터를 공급하기 위한 데이터 구동부와;
    상기 게이트 구동부와 상기 데이터 구동부를 제어하기 위한 제어부를 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 전압 조정부는,
    상기 중간전위 전압을 상기 게이트하이전압과 기저전압 사이의 전압으로 낮추는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 게이트전압 절환부는,
    제1 제어신호에 응답하여 상기 게이트하이전압을 상기 게이트라인에 공급하는 제1 스위치소자와,
    클럭신호에 응답하여 상기 제1 제어신호를 발생하는 제2 스위치소자와,
    제2 제어신호에 응답하여 상기 중간전위 전압보다 낮은 전압을 상기 게이트라인에 공급하기 위한 제3 스위치소자와,
    상기 클럭신호에 응답하여 상기 제3 제어신호를 발생하는 제4 스위치소자를 구비하는 것을 특징으로 하는 액정표시장치.
  9. 제 6 항에 있어서,
    상기 제1 스위치소자는 상기 제1 전압원에 이미터단자가 접속되고 상기 게이트라인에 컬렉터단자가 접속되며 상기 제2 스위치소자에 베이스단자가 접속되는 pnp형 트랜지스터이고,
    상기 제2 스위치소자는 기저전압원에 이미터단자가 접속되고 상기 제1 스위치소자의 베이스단자에 컬렉터단자가 접속되며 상기 클럭신호가 입력되는 베이스단자를 가지는 npn형 트랜지스터이고,
    상기 제3 스위치소자는 상기 전압 조정부의 출력단에 이미터단자가 접속되고 상기 게이트라인에 컬렉터단자가 접속되며 상기 제1 전압원과 상기 제4 스위치소자 사이의 제1 노드에 베이스단자가 접속되는 npn형 트랜지스터이고,
    상기 제4 스위치소자는 기저전압원에 이미터단자가 접속되고 상기 제1 노드에 컬렉터단자가 접속되며 상기 클럭신호가 입력되는 베이스단자를 가지는 npn형 트랜지스터인 것을 특징으로 하는 액정표시장치.
  10. 제 6 항에 있어서,
    상기 전압 조정부는,
    상기 중간전위 전압을 분압하기 위한 분압저항회로를 구비하는 것을 특징으로 하는 액정표시장치.
KR1020030069470A 2003-10-07 2003-10-07 스캔전압 발생장치 및 이를 이용한 액정표시장치 KR100969625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030069470A KR100969625B1 (ko) 2003-10-07 2003-10-07 스캔전압 발생장치 및 이를 이용한 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030069470A KR100969625B1 (ko) 2003-10-07 2003-10-07 스캔전압 발생장치 및 이를 이용한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050034768A true KR20050034768A (ko) 2005-04-15
KR100969625B1 KR100969625B1 (ko) 2010-07-14

Family

ID=37238459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069470A KR100969625B1 (ko) 2003-10-07 2003-10-07 스캔전압 발생장치 및 이를 이용한 액정표시장치

Country Status (1)

Country Link
KR (1) KR100969625B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289943B1 (ko) * 2006-12-29 2013-07-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN103869516A (zh) * 2014-03-12 2014-06-18 京东方科技集团股份有限公司 显示面板放电电路及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700415B1 (ko) * 1998-09-19 2007-03-27 엘지.필립스 엘시디 주식회사 액티브 매트릭스 액정표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289943B1 (ko) * 2006-12-29 2013-07-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN103869516A (zh) * 2014-03-12 2014-06-18 京东方科技集团股份有限公司 显示面板放电电路及显示装置
CN103869516B (zh) * 2014-03-12 2016-04-06 京东方科技集团股份有限公司 显示面板放电电路及显示装置
US9704445B2 (en) 2014-03-12 2017-07-11 Boe Technology Group Co., Ltd. Time-delayed discharge circuits for display panels and display devices

Also Published As

Publication number Publication date
KR100969625B1 (ko) 2010-07-14

Similar Documents

Publication Publication Date Title
US7327338B2 (en) Liquid crystal display apparatus
CN100511378C (zh) 背光驱动装置和使用其驱动背光的方法
KR101931335B1 (ko) 액정표시장치의 레벨 시프터
KR101327491B1 (ko) 영상표시장치의 전원전압생성회로
KR100983575B1 (ko) 액정 표시 장치 및 그의 구동방법
US8432343B2 (en) Liquid crystal display device and driving method thereof
US8223137B2 (en) Liquid crystal display device and method for driving the same
KR20030015033A (ko) 전원 시퀀스장치 및 그 구동방법
KR20120031651A (ko) 표시장치와 그 클럭신호 제어방법
KR100911817B1 (ko) 액정표시장치의 전원공급방법 및 장치
KR101137844B1 (ko) 액정표시장치
KR102118714B1 (ko) 액정표시장치
KR100969625B1 (ko) 스캔전압 발생장치 및 이를 이용한 액정표시장치
KR20090073646A (ko) 액정표시장치 및 이의 구동방법
KR101234389B1 (ko) 액정표시장치의 전원공급장치 및 방법
KR20070053887A (ko) 액정표시장치
KR101213858B1 (ko) 구동 회로 및 구동 방법
KR100421486B1 (ko) 게이트 하이전압 발생장치
KR101085143B1 (ko) 액정 표시 장치의 게이트 구동 회로
KR20080046934A (ko) 액정표시장치 및 이의 구동방법
KR100848961B1 (ko) 액정표시모듈의 구동 방법 및 장치
KR101007684B1 (ko) 액정표시장치 및 그의 구동방법
KR101279306B1 (ko) 액정표시장치 및 그의 구동 방법
KR100803725B1 (ko) 공통전압발생장치
KR20070063737A (ko) 액정표시소자의 구동 장치 및 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 10