KR100599660B1 - Plasma display and driving method thereof - Google Patents

Plasma display and driving method thereof Download PDF

Info

Publication number
KR100599660B1
KR100599660B1 KR1020050060678A KR20050060678A KR100599660B1 KR 100599660 B1 KR100599660 B1 KR 100599660B1 KR 1020050060678 A KR1020050060678 A KR 1020050060678A KR 20050060678 A KR20050060678 A KR 20050060678A KR 100599660 B1 KR100599660 B1 KR 100599660B1
Authority
KR
South Korea
Prior art keywords
voltage
electrodes
period
electrode
sustain
Prior art date
Application number
KR1020050060678A
Other languages
Korean (ko)
Inventor
조병권
이토카즈히로
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050060678A priority Critical patent/KR100599660B1/en
Application granted granted Critical
Publication of KR100599660B1 publication Critical patent/KR100599660B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 패널에서, 유지 전극을 접지 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가하여 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행한다. 그리고 홀수 번째 주사 전극에 의해 형성되는 방전 셀을 어드레싱한 후에, 모든 주사 전극에 유지 방전 펄스의 하이 레벨 전압을 한번 인가하면서 어드레스 전극에 양의 전압을 인가한다. 다음, 짝수 번째 주사 전극에 의해 형성되는 방전 셀을 어드레싱한 후에 모든 주사 전극에 유지방전 펄스의 하이 레벨 전압과 로우 레벨 전압을 교대로 인가한다.In the plasma display panel, a driving waveform is applied to the scan electrode while the sustain electrode is biased to the ground voltage to perform a reset operation, an address operation, and a sustain discharge operation. After addressing the discharge cells formed by the odd-numbered scan electrodes, a positive voltage is applied to the address electrodes while applying the high level voltage of the sustain discharge pulse to all the scan electrodes once. Next, after addressing the discharge cells formed by the even scan electrodes, the high level voltage and the low level voltage of the sustain discharge pulse are alternately applied to all the scan electrodes.

PDP, 어드레스/유지 혼합기간, 공통유지기간, 어드레스 방전 PDP, address / hold mix period, common hold period, address discharge

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다. 1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 패널의 전극 배열도이다.2 is an electrode array diagram of a plasma display panel according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다. 3 is a schematic plan view of a chassis base according to an embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.4 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법을 설명하기 위한 도면이다.5 is a diagram for describing a method of driving a plasma display device according to a second embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법에서 한 서브필드를 개략적으로 나타내는 도면이다.6 is a diagram schematically illustrating one subfield in a method of driving a plasma display device according to a second embodiment of the present invention.

도 7 내지 도 9는 각각 본 발명의 제2 내지 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.7 to 9 are driving waveform diagrams of the plasma display device according to the second to fourth embodiments of the present invention, respectively.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 장치의 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.The plasma display device is a device that displays characters or images using plasma generated by gas discharge. In the display panel of the plasma display device, a plurality of discharge cells are arranged in a matrix form.

일반적으로 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.In general, a plasma display device is driven by dividing one frame into a plurality of subfields, and each subfield includes a reset period, an address period, and a sustain period.

리셋 기간은 셀에 어드레스 방전을 안정적으로 수행하기 위해 방전 셀의 상태를 초기화하는 기간이며, 어드레스 기간은 어드레스 방전을 통해 복수의 방전 셀 중 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 유지 기간은 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전을 수행하는 기간이다. The reset period is a period of initializing the state of the discharge cell in order to stably perform address discharge in the cell, and the address period is a period of selecting cells to be turned on and cells not to be turned on from the plurality of discharge cells through the address discharge. The sustain period is a period in which sustain discharge is performed on a cell to be turned on to actually display an image.

이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다. To perform this operation, sustain discharge pulses are applied to the scan electrodes and sustain electrodes alternately in the sustain period, and the reset waveform and the scan waveform are applied to the scan electrodes in the reset period and the address period. Therefore, the scan driving board for driving the scan electrodes and the sustain driving board for driving the sustain electrodes must be separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base, and the unit cost increases due to the two driving boards.

따라서 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다.Therefore, a method of integrating two driving boards into one to form one end of the scan electrode and extending one end of the sustaining electrode to connect to the integrated board has been proposed. However, when the two driving boards are integrated in this manner, there is a problem in that an impedance component formed from a long extended sustain electrode becomes large.

그리고 어드레스 기간에서 켜질 셀을 선택하기 위해 복수의 주사 전극에 순 차적으로 주사 펄스가 인가된 후, 유지 기간이 수행된다. 그러면 시간적으로 앞서서 주사 펄스가 인가되어 선택된 켜질 셀에서는 다른 셀에 비해서 상대적으로 긴 시간이 경과한 후에 유지 방전이 일어난다. 따라서 유지 방전이 일어나기 전에 어드레스 방전에 의해 형성된 프라이밍 입자 및/또는 벽 전하가 일정량 소거될 수 있으므로, 유지 방전이 불안정하게 일어날 수도 있다.After the scan pulses are sequentially applied to the plurality of scan electrodes to select the cells to be turned on in the address period, the sustain period is performed. Then, the sustain pulse is generated after a relatively long time elapses in comparison with the other cells in the cell to be turned on with the scan pulse applied in advance in time. Therefore, since a certain amount of priming particles and / or wall charges formed by the address discharge can be erased before the sustain discharge occurs, the sustain discharge may occur unstable.

본 발명이 이루고자 하는 기술적 과제는 주사 전극과 유지 전극을 구동할 수 있는 통합 보드를 가지는 플라즈마 표시 장치를 제공하는 것이다. An object of the present invention is to provide a plasma display device having an integrated board capable of driving a scan electrode and a sustain electrode.

또한, 본 발명은 어드레싱 동작과 유지 방전 동작 사이의 시간 차이를 줄일 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것을 그 기술적 과제로 한다. Another object of the present invention is to provide a plasma display device and a driving method thereof capable of reducing a time difference between an addressing operation and a sustain discharge operation.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 분할하여 구동하는 구동 방법으로서, According to an aspect of the present invention, a driving method of a plasma display device includes a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode. A driving method in which one frame is divided into a plurality of subfields and driven in a plasma display device including electrodes and in which discharge cells are formed by the first, second and third electrodes,

상기 복수의 제2 전극이 복수의 그룹으로 분할되고, 상기 서브필드는 상기 복수의 유지 기간과 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간을 포함하고,The plurality of second electrodes are divided into a plurality of groups, and the subfields include the plurality of sustain periods and a plurality of address periods respectively corresponding to the plurality of groups,

상기 서브필드에서,In the subfield,

상기 각 그룹의 어드레스 기간에서 상기 각 그룹의 셀 중에서 켜질 셀을 선택하는 단계 및 상기 복수의 유지 기간 중 인접한 두 개의 상기 어드레스 기간 사이에 위치하는 제1 유지기간에서, 상기 복수의 제1 전극에 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하여 상기 켜질 셀을 유지방전 시키는 단계를 포함하며,Selecting a cell to be turned on from among the cells of each group in the address period of each group, and a first sustain period positioned between two adjacent ones of the plurality of sustain periods, wherein Maintaining and discharging the cell to be turned on by applying a second voltage higher than the first voltage to the plurality of second electrodes in a state where one voltage is applied,

상기 제1 유지 기간 중 제1 기간 동안 상기 복수의 제3 전극을 양의 제3 전압으로 설정하며, 상기 제1 기간은 상기 복수의 제2 전극에 상기 제2 전압이 인가되는 기간 중 적어도 일부 기간을 포함한다.Set the plurality of third electrodes to a positive third voltage during a first period of the first sustain period, wherein the first period is at least part of a period during which the second voltage is applied to the plurality of second electrodes. It includes.

본 발명의 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극, 복수의 제2 전극, 상기 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되고, 상기 제1 전극이 제1 전압으로 바이어스 되어 있는 플라즈마 표시 패널, 상기 복수의 제2 전극을 복수의 그룹으로 분할하고, 한 프레임을 복수의 서브필드로 분할하며, 상기 서브필드에서 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간을 설정하고, 인접한 상기 두 어드레스 기간 사이에서 제1 유지 기간을 설정하는 제어부, 그리고 상기 각 그룹의 어드레스 기간에서 상기 각 그룹의 셀 중에서 켜질 셀을 선택하고, 상기 제1 유지 기간에서, 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하고, 제1 기간 동안 상기 복수의 제3 전극을 양의 제3 전압으로 설정하는 구동부를 포함하며,According to an aspect of the present invention, a plasma display device includes a plurality of first electrodes, a plurality of second electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode. A plasma display panel in which a discharge cell is formed by the first, second, and third electrodes, the first electrode being biased at a first voltage, and the plurality of second electrodes are divided into a plurality of groups. A controller for dividing a frame into a plurality of subfields, setting a plurality of address periods corresponding to the plurality of groups in the subfield, and setting a first sustain period between the two adjacent address periods; A cell to be turned on is selected from the cells of each group in an address period of each group, and in the first sustain period, a second voltage higher than the first voltage is applied to the plurality of second electrodes. And a driver configured to apply the third electrodes to the positive third voltage during the first period.

상기 제1 기간은 상기 복수의 제2 전극에 상기 제2 전압이 인가되는 기간 중 적어도 일부 기간을 포함한다.The first period includes at least some of the periods during which the second voltage is applied to the plurality of second electrodes.

본 발명의 다른 특징에 따른 플라즈마 표시 장치의 구동 방법은 복수의 제1 전극 및 복수의 제2 전극, 상기 제1 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치를 구동하는 방법으로서,A method of driving a plasma display device according to another aspect of the present invention includes a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first and second electrodes. A method of driving a plasma display device in which discharge cells are formed by first, second, and third electrodes,

상기 복수의 제1 및 제2 전극을 제1 및 제2 그룹으로 분할하는 단계, 상기 제1 그룹의 방전 셀에서 켜질 셀을 선택하는 단계, 상기 복수의 제1 전극에 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하며, 제1 기간 동안 상기 복수의 제3 전극을 양의 제3 전압으로 설정하는 단계, 그리고 상기 제2 그룹의 방전 셀에서 켜질 셀을 선택하는 단계를 포함하며,Dividing the plurality of first and second electrodes into first and second groups, selecting a cell to be turned on in the first group of discharge cells, and applying a first voltage to the plurality of first electrodes Applying a second voltage higher than the first voltage to the plurality of second electrodes, setting the plurality of third electrodes to a positive third voltage during a first period, and discharge cells of the second group Selecting a cell to be turned on in,

상기 제1 기간은 상기 복수의 제2 전극에 상기 제2 전압이 인가되는 기간 중 적어도 일부 기간을 포함한다.The first period includes at least some of the periods during which the second voltage is applied to the plurality of second electrodes.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에 서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.In addition, the wall charge referred to in the present invention refers to a charge formed on the wall of the cell (eg, the dielectric layer) close to each electrode. And the wall charge is not actually in contact with the electrode itself, but is described here as "formed", "accumulated" or "stacked" on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.A method of driving a plasma display panel and a plasma display device according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1 내지 도 3을 참조하여 자세하게 설명한다.First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 2는 도 1의 플라즈마 표시 패널의 전극 배열도이고, 도 3은 도 1의 샤시 베이스의 개략적인 평면도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention, FIG. 2 is an electrode arrangement diagram of the plasma display panel of FIG. 1, and FIG. 3 is a schematic plan view of the chassis base of FIG. 1.

도 1에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. 샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다.As shown in FIG. 1, the plasma display device includes a plasma display panel 10, a chassis base 20, a front case 30, and a rear case 40. The chassis base 20 is disposed on the opposite side of the surface on which the image is displayed on the plasma display panel 10 and coupled to the plasma display panel 10. The front and rear cases 30 and 40 are disposed at the front of the plasma display panel 10 and the rear of the chassis base 20, respectively, and are combined with the plasma display panel 10 and the chassis base 20 to form a plasma display device. Form.

도 2를 보면, 플라즈마 표시 패널(10)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1∼Am), 그리고 가로 방향으로 뻗어 있는 복수의 주사 전극(이하, "Y 전극"이라 함)(Y1∼Yn) 및 복수의 유지 전극(이하, "X 전 극"이라 함)(X1∼Xn)을 포함한다. X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1∼Yn)과 X 전극(X1~Xn)은 A 전극(A1∼Am)과 직교하도록 배치되며, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀(이하, "셀"이라 함)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 과정이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.Referring to FIG. 2, the plasma display panel 10 (hereinafter referred to as, "A electrodes") extending in the longitudinal direction with a plurality of address electrodes (A 1 ~A m), and the plurality of scan electrodes extending in a horizontal direction ( Hereinafter, "Y electrode" (Y 1 to Y n ) and a plurality of sustain electrodes (hereinafter referred to as "X electrode") (X 1 to X n ) are included. The X electrodes X 1 to X n are formed corresponding to the respective Y electrodes Y 1 to Y n , and generally have one end connected to each other in common, and the X electrode and the Y electrode display an image in the sustain period. A display operation is performed. Y electrodes (Y 1 ~Y n) and X electrodes (X 1 ~ X n) is arranged to be perpendicular to the A electrodes (A 1 ~A m), and the X and Y electrodes A electrodes (A 1 ~A m) ( X 1 is a discharge space at intersections of ~X n, Y 1 ~Y n) forms a discharge cell (hereinafter referred to as "cell"). The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving process described below may be applied may also be applied to the present invention.

그리고 도 3에 나타낸 바와 같이, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100∼500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느 한 곳에 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 3에서는 싱글 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 듀얼 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 배치된다. 이러한 어드레스 버퍼 보드(100)는 영상 처리 및 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 A 전극(A1∼Am)에 인가한다.As shown in FIG. 3, boards 100 to 500 necessary for driving the plasma display panel 10 are formed in the chassis base 20. The address buffer board 100 is formed at any one of the upper and lower portions of the chassis base 20, and may be formed of a single board or a plurality of boards. In FIG. 3, a plasma driving apparatus for single driving is described as an example, but in the case of dual driving, the address buffer board 100 is disposed above and below the chassis base 20, respectively. The address buffer board 100 applies a voltage for selecting discharge cells to be displayed to receive the address driving control signal from the image processing and controlling board 400, each of the A electrodes (A 1 ~A m).

주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 구동 보드(200)는 주사 버퍼 보드(300)를 거쳐 Y 전극(Y1∼Yn)에 전기적으로 연결되어 있다. 주사 버퍼 보드(300)는 어드레스 기간에서 Y 전극(Y1∼Yn)을 순차적으로 선택하기 위한 전압을 Y 전극(Y1∼Yn)에 인가한다. 주사 구동 보드(200)는 제어 보드(400)로부터 제어 신호를 수신하여 Y 전극(Y1∼Yn)에 구동 전압을 인가한다. 그리고 도 3에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300)는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다.The scan drive board 200 is disposed on the left side of the chassis base 20, and the scan drive board 200 is electrically connected to the Y electrodes Y 1 to Y n through the scan buffer board 300. The scan buffer board 300 applies a voltage for selecting the Y electrodes (Y 1 ~Y n) during the address period sequentially to the Y electrodes (Y 1 ~Y n). The scan driving board 200 receives a control signal from the control board 400 and applies a driving voltage to the Y electrodes Y 1 to Y n . In FIG. 3, the scan driving board 200 and the scan buffer board 300 are disposed on the left side of the chassis base 20, but may be disposed on the right side of the chassis base 20. In addition, the scan buffer board 300 may be integrally formed with the scan driving board 200.

제어 보드(400)는 외부로부터 영상 신호를 수신하여 A 전극(A1∼Am) 구동에 필요한 제어 신호와 Y 및 X 전극(Y1∼Yn, X1∼Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(100)와 주사 구동 보드(200)에 인가한다. 전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다. 제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있다.Control board 400 receives image signals from the external A electrodes (A 1 ~A m) electrode control signals and the X and Y required for driving (Y 1 ~Y n, X 1 ~X n) a control signal for driving Are generated and applied to the address driving board 100 and the scan driving board 200, respectively. The power board 500 supplies power for driving the plasma display device. The control board 400 and the power board 500 may be disposed in the center of the chassis base 20.

여기서, 어드레스 버퍼 보드(100), 주사 구동 보드(200) 및 주사 버퍼 보드(300)는 A 전극, Y 전극 및 X 전극을 구동하는 구동부를 형성하고, 제어 보드(400)는 구동부를 제어하는 제어부를 형성하며, 전원 보드(500)는 구동부와 제어부에 전원을 공급하는 전원부를 형성한다. Here, the address buffer board 100, the scan driving board 200, and the scan buffer board 300 form a driving unit for driving the A electrode, the Y electrode, and the X electrode, and the control board 400 controls the driving unit. The power board 500 forms a power supply unit for supplying power to the driver and the controller.

다음, 도 4를 참조하여 본 발명의 제1 실시 예에 따른 플라즈마 표시 패널의 구동 파형에 대해서 설명한다.Next, a driving waveform of the plasma display panel according to the first exemplary embodiment of the present invention will be described with reference to FIG. 4.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 표시 패널의 구동 파형도이 다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다. 그리고 도 4의 구동 파형에서 Y 전극에 인가되는 전압은 주사 구동 보드(200)와 주사 버퍼 보드(300)에서 공급되고 A 전극에 인가되는 전압은 어드레스 버퍼 보드(100)에서 공급된다. 또한 X 전극은 기준 전압(도 4에서는 접지 전압)으로 바이어스 되어 있으므로, X 전극에 인가되는 전압에 대해서는 설명을 생략한다.4 is a driving waveform diagram of a plasma display panel according to a first exemplary embodiment of the present invention. In the following description, only the driving waveforms applied to the Y electrode, the X electrode, and the A electrode forming one cell will be described. In the driving waveform of FIG. 4, the voltage applied to the Y electrode is supplied from the scan driving board 200 and the scan buffer board 300, and the voltage applied to the A electrode is supplied from the address buffer board 100. In addition, since the X electrode is biased by the reference voltage (the ground voltage in FIG. 4), the description of the voltage applied to the X electrode is omitted.

도 4를 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어진다.4, one subfield includes a reset period, an address period, and a sustain period, and the reset period includes a rising period and a falling period.

리셋 기간의 상승 기간에서는 A 전극을 기준 전압(도 4에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 4에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다. 그리고 전극의 전압이 도 4와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vs 전압은 일반적으로 유지 기간에서 Y 전극에 인가되는 전압과 같은 전압이며, Y 전극과 X 전극 사이의 방전 개시 전압보다 낮은 전압이다.In the rising period of the reset period, the voltage of the Y electrode is gradually increased from the voltage of Vs to the voltage of Vset while the A electrode is maintained at the reference voltage (0 V in FIG. 4). In FIG. 4, the voltage of the Y electrode is shown to increase in the form of a lamp. As the voltage of the Y electrode increases, a weak discharge (hereinafter referred to as "weak discharge") occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode, and a negative wall charge is formed on the Y electrode. Positive wall charges are formed on the X and A electrodes. When the voltage of the electrode gradually changes as shown in FIG. 4, a weak discharge occurs in the cell, and the wall charge is formed so that the sum of the voltage applied from the outside and the wall voltage of the cell maintains the discharge start voltage state. This principle is disclosed in US Pat. No. 5,745,086 to Weber. In the reset period, since the state of all cells must be initialized, the voltage Vset is high enough to cause a discharge in the cells of all conditions. In addition, the Vs voltage is generally the same voltage as the voltage applied to the Y electrode in the sustain period, and is lower than the discharge start voltage between the Y electrode and the X electrode.

이어서, 리셋 기간의 하강 기간에서는 A 전극을 기준 전압으로 유지한 상태에서 Y 전극의 전압을 Vs 전압보다 낮은 전압에서 Vnf 전압까지 점진적으로 감소시킨다. Subsequently, in the falling period of the reset period, the voltage of the Y electrode is gradually decreased from the voltage lower than the Vs voltage to the Vnf voltage while the A electrode is maintained at the reference voltage.

일반적으로 전극의 전압이 시간 변화에 따라 점진적으로 변하는 기울기가 완만할수록 셀에서는 더 약한 방전이 일어난다. 따라서 Y 전극의 하강 시작 전압을 낮은 전압으로 설정하면, 주어진 하강 기간에서 Y 전극의 하강 기울기를 더 완만하게 설정할 수 있다. 그러면 상승 기간에서 강 방전이 발생하더라도 Y 전극의 전압이 느린 속도로 변하기 때문에 강 방전을 방지할 수 있다. 이때, Y 전극의 하강 시작 전압을 기준 전압(0V)으로 설정하는 경우에 추가적인 전원을 사용하지 않을 수 있다. In general, the weaker the discharge occurs in the cell, the slower the slope of the electrode's voltage gradually changes with time. Therefore, when the falling start voltage of the Y electrode is set to a low voltage, the falling slope of the Y electrode can be set more gently in a given falling period. Then, even when the strong discharge occurs in the rising period, the strong discharge can be prevented because the voltage of the Y electrode changes at a slow speed. In this case, an additional power source may not be used when the falling start voltage of the Y electrode is set to the reference voltage (0V).

예를 들어 Y 전극의 하강 시작 전압이 0V인 경우에, Y 전극의 하강 시점에서 외부에서 X 전극과 Y 전극에 인가되는 전압의 차와 A 전극과 Y 전극에 인가되는 전압의 차는 모두 0V이므로 방전이 일어나지 않는다. 다음, Y 전극의 전압이 0V에서 점진적으로 하강할 때, 셀에 형성된 벽 전압과 외부에서 인가되는 전압의 차가 방전 개시 전압이 넘는 경우에 약 방전이 일어나서 벽 전하가 설정될 수 있다.For example, when the falling start voltage of the Y electrode is 0 V, the difference between the voltage applied to the X electrode and the Y electrode from the outside at the time of falling of the Y electrode and the difference of the voltage applied to the A electrode and the Y electrode are all 0 V and thus discharged. This does not happen. Next, when the voltage of the Y electrode gradually decreases from 0V, weak discharge occurs when the difference between the wall voltage formed in the cell and the voltage applied from the outside exceeds the discharge start voltage, so that the wall charge can be set.

이와 같이, Y 전극의 전압을 점진적으로 낮추면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처 로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 A 전극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 Y 전극과 A 전극 사이의 벽 전압이 결정된다. As such, when the voltage of the Y electrode is gradually lowered, a weak discharge occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode while the voltage of the Y electrode decreases, so that the negative wall charge and the X The positive wall charges formed on the electrode and the A electrode are erased. In general, the magnitude of the Vnf voltage is set near the discharge start voltage between the Y electrode and the X electrode. As a result, the wall voltage between the Y electrode and the X electrode becomes almost 0 V, whereby a cell that does not have an address discharge in the address period can be prevented from being erroneously discharged in the sustain period. Since the A electrode is maintained at the reference voltage, the wall voltage between the Y electrode and the A electrode is determined by the level of the Vnf voltage.

다음, 어드레스 기간에서 켜질 셀을 선택하기 위해 Y 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 A 전극에는 기준 전압을 인가한다. 이 때, VscL 전압을 주사 전압이라고 하며, VscH 전압을 비주사 전압이라고 한다. Next, to select a cell to be turned on in the address period, a scan pulse having a VscL voltage and an address pulse having a Va voltage are applied to the Y and A electrodes, respectively. The non-selected Y electrode biases the VscH voltage higher than the VscL voltage, and applies a reference voltage to the A electrode of the cell that is not turned on. At this time, the VscL voltage is called a scan voltage and the VscH voltage is called a non-scan voltage.

한편, 이러한 동작을 수행하기 위해, 주사 버퍼 보드(300)는 Y 전극(Y1∼Yn) 중 VscL의 주사 펄스가 인가될 Y 전극을 선택하며, 예를 들어 싱글 구동에서 세로 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 어드레스 버퍼 보드(100)는 하나의 Y 전극이 선택될 때 해당 Y 전극에 의해 형성된 셀을 통과하는 A 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.Meanwhile, in order to perform such an operation, the scan buffer board 300 selects a Y electrode to which a scan pulse of VscL is to be applied among the Y electrodes Y 1 to Y n , and is arranged in a vertical direction in a single drive, for example. The Y electrodes can be selected in order. When one Y electrode is selected, the address buffer board 100 selects a cell to which an address pulse of Va voltage is applied among the A electrodes A 1 to A m passing through the cell formed by the corresponding Y electrode.

구체적으로, 먼저 첫 번째 행의 Y 전극에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 Y 전극과 Va 전압이 인가된 A 전극 사이에서 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 그 결과 Y 전극과 X 전극 사이에 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전 압(Vwxy)이 형성된다. 이어서, 두 번째 행의 Y 전극에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 Y 전극에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.Specifically, first, a scan pulse of VscL voltage is applied to the Y electrode of the first row, and an address pulse of Va voltage is applied to the A electrode located in the cell to be turned on in the first row. Then, a discharge occurs between the Y electrode of the first row and the A electrode to which the Va voltage is applied, thereby forming a positive wall charge on the Y electrode and a negative wall charge on the A and X electrodes, respectively. As a result, the wall voltage Vwxy is formed between the Y electrode and the X electrode so that the potential of the Y electrode is high with respect to the potential of the X electrode. Subsequently, while applying the scan pulse of the VscL voltage to the Y electrode of the second row, an address pulse of Va voltage is applied to the A electrode located in the cell to be displayed in the second row. Then, as described above, an address discharge occurs in the cell formed by the A electrode to which the Va voltage is applied and the Y electrode of the second row, thereby forming wall charge as described above. Similarly, wall pulses are formed by applying an address pulse of Va voltage to the A electrode positioned in the cell to be turned on while sequentially applying the scan pulse of the VscL voltage to the Y electrodes of the remaining rows.

이러한 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정되고 Va 전압은 기준 전압보다 높은 레벨로 설정된다. 예를 들어, VscL 전압과 Vnf 전압이 같은 경우에 Va 전압이 인가될 때 셀에서 어드레스 방전이 일어나는 이유에 대해서 설명한다. 리셋 기간에서 Vnf 전압이 인가되었을 때, A 전극과 Y 전극 사이의 벽 전압과 A 전극과 Y 전극 사이의 외부 전압(Vnf)의 합은 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay)으로 결정된다. 그런데 어드레스 기간에서 A 전극에 0V가 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압이 형성되므로 방전이 일어날 수 있지만, 일반적으로 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 A 전극에 Va 전압이 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 어드레스 방전이 더 잘 일어나도록 하기 위해서 VscL 전압을 Vnf 전압보다 낮은 전압으로 설정할 수 있다.In this address period, the VscL voltage is generally set at a level equal to or lower than the Vnf voltage and the Va voltage is set at a level higher than the reference voltage. For example, the reason why the address discharge occurs in the cell when the Va voltage is applied when the VscL voltage and the Vnf voltage are the same will be described. When the voltage Vnf is applied in the reset period, the sum of the wall voltage between the A and Y electrodes and the external voltage Vnf between the A and Y electrodes is determined by the discharge start voltage Vfay between the A and Y electrodes. do. However, when 0 V is applied to the A electrode and a VscL (= Vnf) voltage is applied to the Y electrode in the address period, a discharge may occur because a Vfay voltage is formed between the A electrode and the Y electrode. Since the time is longer than the width of the scan pulse and the address pulse, no discharge occurs. However, when Va voltage is applied to the A electrode and VscL (= Vnf) voltage is applied to the Y electrode, a voltage higher than the Vfay voltage is formed between the A electrode and the Y electrode, and the discharge delay time is shorter than the width of the scan pulse. This can happen. At this time, the VscL voltage may be set to a voltage lower than the Vnf voltage so that address discharge occurs better.

다음, 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 X 전극에 대한 Y 전극의 벽 전압(Vwxy)이 높은 전압으로 형성되었으므로, 유지 기간에서는 Y 전극에 먼저 Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지방전을 일으킨다. 이때, Vs 전압은 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 낮도록 설정된다. 유지방전의 결과 Y 전극에 (-) 벽 전하가 형성되고 X 전극과 A 전극에 (+) 벽 전하가 형성되어, Y 전극에 대한 X 전극의 벽 전압(Vfyx)이 높은 전압으로 형성된다.Next, in the cell where the address discharge occurred in the address period, the wall voltage Vwxy of the Y electrode with respect to the X electrode was formed with a high voltage. In the sustain period, the Y electrode and the X electrode were first applied with a pulse having a Vs voltage to the Y electrode. It causes maintenance discharge between them. At this time, the voltage Vs is set to be lower than the discharge start voltage Vfxy between the Y electrode and the X electrode, and the voltage (Vs + Vwxy) is lower than the voltage Vfxy. As a result of the sustain discharge, (-) wall charges are formed on the Y electrode and (+) wall charges are formed on the X electrode and the A electrode, so that the wall voltage Vfyx of the X electrode with respect to the Y electrode is formed at a high voltage.

이어서 Y 전극에 대한 X 전극의 벽 전압(Vfyx)이 높은 전압으로 형성되었으므로, Y 전극에 -Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지방전을 일으킨다. 그 결과 Y 전극에 (+) 벽 전하가 형성되고 X 전극과 A 전극에 (-) 벽 전하가 형성되어 Y 전극에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태로 된다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.Then, since the wall voltage Vfyx of the X electrode with respect to the Y electrode was formed at a high voltage, a sustain discharge was generated between the Y electrode and the X electrode by applying a pulse having a voltage of -Vs to the Y electrode. As a result, positive wall charges are formed on the Y electrode, negative wall charges are formed on the X electrode and the A electrode, and a sustain discharge can occur when the Vs voltage is applied to the Y electrode. Thereafter, the process of applying the sustain discharge pulse of the Vs voltage to the Y electrode and the process of applying the sustain discharge pulse of the Vs voltage to the X electrode are repeated the number of times corresponding to the weight indicated by the corresponding subfield.

이와 같이, 본 발명의 제1 실시예에서는 X 전극을 기준 전압으로 바이어스 한 상태에서 Y 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있다. 따라서 X 전극을 구동하는 구동 보드를 제거할 수 있으며, 단지 X 전극을 기준 전압으로 바이어스만 하면 된다.As described above, in the first embodiment of the present invention, the reset operation, the address operation, and the sustain discharge operation may be performed only by the driving waveform applied to the Y electrode while the X electrode is biased to the reference voltage. Therefore, the driving board driving the X electrode can be removed, and only the biasing of the X electrode to the reference voltage is required.

한편, 본 발명의 제1 실시예의 어드레스 기간에서는 Y 전극(Y1-Yn)에 순차적으로 주사 펄스가 인가되면서, 순차적으로 어드레싱 동작이 수행된다. 그리고 어드레스 기간에서 모든 방전 셀에 대해서 어드레싱 동작이 수행된 후, 유지 기간에서 발광 셀에 대해서 유지 방전 동작이 수행된다. 이와 같이 하면, 시간적으로 앞서서 어드레싱 동작이 일어난 방전 셀은 상대적으로 다른 방전 셀에 비해서 긴 시간이 경과한 후에 유지방전이 일어난다. 이러한 방전 셀에서는 유지방전이 일어나기 전에 어드레싱 방전에 의해 형성된 프라이밍 입자 및/또는 벽 전하가 일정량 소거될 수도 있으므로, 유지 방전이 불안정하게 일어날 수도 있다.Meanwhile, in the address period of the first embodiment of the present invention, scanning pulses are sequentially applied to the Y electrodes Y 1 -Y n , and addressing operations are sequentially performed. After the addressing operation is performed on all the discharge cells in the address period, the sustain discharge operation is performed on the light emitting cells in the sustain period. In this way, the sustain discharge occurs after a long time has elapsed in the discharge cells in which the addressing operation has been performed in advance in time. In such discharge cells, since a certain amount of priming particles and / or wall charges formed by the addressing discharge may be erased before the sustain discharge occurs, the sustain discharge may occur unstable.

아래에서는 불안정한 유지 방전을 방지할 수 있는 실시예에 대해서 도 5 내지 도 9를 참조하여 설명한다.Hereinafter, an embodiment in which an unstable sustain discharge can be prevented will be described with reference to FIGS. 5 to 9.

먼저, 도 5 내지 도 7을 참조하여 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 설명한다.First, a driving method of the plasma display device according to the second exemplary embodiment of the present invention will be described with reference to FIGS. 5 to 7.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법을 설명하기 위한 도면이다.5 is a diagram for describing a method of driving a plasma display device according to a second embodiment of the present invention.

도 5에 도시한 바와 같이, 한 프레임은 각각의 가중치를 가지는 복수(도 5에서는 8개)의 서브필드(SF1-SF8)로 분할되어 있으며, 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)은 각각 k개의 그룹(G1-Gk)으로 분할되어 있다(여기서, k는 2 이상의 정수).그리고 도 5에서는 주사 및 유지 전극(Y1-Yn, X1-Xn)을 물리적인 배열 순서대로 소정 개수씩 묶어서 그룹을 형성하는 것으로 도시하였다. 즉, 첫 번째 행부터 (n/k)번째 행까지의 주사 및 유지 전극(Y1-Yn/k, X1-Xn/k)이 첫 번째 그룹(G1)을 형성하고, (n/k+1)번째 행부터 (2n/k)번째 행의 주사 및 유지 전극(Yn/k+1-Y2n/k,Xn/k+1-X2n/k)이 두 번째 그룹(G2)을 형성한다. 이와 같은 식으로, ((k-1)n/k+1)번째 행부터 n번째 행의 주사 및 유지 전극(Y(k-1)n/k+1-Yn, X(k-1)n/k+1-Xn)이 k번째 그룹(Gk)을 형성한다. As shown in FIG. 5, one frame is divided into a plurality of subfields SF1-SF8 having respective weights (eight in FIG. 5), and scan electrodes Y 1 -Y n and sustain electrodes ( X 1 -X n are each divided into k groups G 1 -G k (where k is an integer of 2 or more), and in FIG. 5, the scan and sustain electrodes Y 1 -Y n , X 1 -X n ) Is grouped by a predetermined number in the physical arrangement order to form a group. That is, the scan and sustain electrodes Y 1 -Y n / k , X 1 -X n / k from the first row to the (n / k) th row form the first group G1, and (n / The scan and sustain electrodes Y n / k + 1 -Y 2n / k and X n / k + 1 -X 2n / k from the k + 1) th row to the (2n / k) th row are the second group G2. ). In this manner, the scan and sustain electrodes Y (k-1) n / k + 1 -Y n and X (k-1) in rows ((k-1) n / k + 1) through nth n / k + 1- X n ) forms the k-th group Gk.

이와는 달리, 일정한 간격으로 떨어져 있는 주사 및 유지 전극(Y1-Yn, X1-Xn)을 하나의 그룹으로 묶을 수도 있다. 즉, 1, (n/k+1), (2n/k+1), …, ((k-1)n/k+1)번째 주사 및 유지 전극(Y1, Yn/k+1, Y2n/k+1, …, Y(k-1)n/k+1, X1, Xn/k+1, X2n/k+1, …,X(k-1)n/k+1)을 첫 번째 그룹(G1)으로 설정하고, 2, (n/k+2), (2n/k+2), …,((k-1)n/k+2)번째 주사 및 유지 전극(Y2, Yn/k+2, Y2n/k+2, …, Y(k-1)n/k+2, X2, Xn/k+2, X2n/k+2,…, X(k-1)n/k+2)을 두 번째 그룹(G2)으로 설정할 수도 있다. 한편, 필요에 따라서는 불규칙한 방식으로도 주사 및 유지 전극을 그룹화할 수도 있다.Alternatively, scan and sustain electrodes Y 1 -Y n and X 1 -X n that are spaced apart at regular intervals may be grouped into one group. 1, (n / k + 1), (2n / k + 1),... , ((k-1) n / k + 1) th scan and sustain electrodes Y 1 , Y n / k + 1 , Y 2n / k + 1 , ..., Y (k-1) n / k + 1 , X 1 , X n / k + 1 , X 2n / k + 1 ,…, X (k-1) n / k + 1 ) set to the first group (G1), 2, (n / k + 2 ), (2n / k + 2),... , ((k-1) n / k + 2) th scan and sustain electrodes Y 2 , Y n / k + 2 , Y 2n / k + 2 , ..., Y (k-1) n / k + 2 , X 2 , X n / k + 2 , X 2n / k + 2 ,..., X (k-1) n / k + 2 ) may be set as the second group G2. On the other hand, scan and sustain electrodes may be grouped in an irregular manner as necessary.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동방법에서 한 서브필드를 개략적으로 나타내는 도면이다. 도 6에서는 설명의 편의상 Y 전극(Y1-Yn)이 2개의 그룹(Yodd, Yeven), 즉 홀수 번째 Y 전극으로 이루어지는 홀수 그룹(Yodd)과 짝수 번째 Y 전극으로 이루어지는 짝수 그룹(Yeven)으로 그룹화되는 경우를 도시하였다. 6 is a diagram schematically illustrating one subfield in a method of driving a plasma display device according to a second embodiment of the present invention. In FIG. 6, for convenience of description, the Y electrodes Y 1 -Y n are divided into two groups Yod and Yeven, that is, an odd group (Yodd) consisting of odd-numbered Y electrodes and an even group (Yeven) consisting of even-numbered Y electrodes. The case of grouping is shown.

도 6에 도시한 바와 같이, 하나의 서브필드는 리셋 기간(R), 어드레스/유지 혼합 기간(T1) 및 공통 유지 기간(T2)으로 이루어진다.As shown in Fig. 6, one subfield includes a reset period R, an address / sustain mixing period T1, and a common sustain period T2.

리셋 기간(R)은 모든 그룹(Yodd, Yeven)의 Y 전극에 의해 형성되는 셀의 벽전하 상태를 초기화하는 기간이다.The reset period R is a period for initializing the wall charge states of the cells formed by the Y electrodes of all the groups Yodd and Yeven.

어드레스/유지 혼합 기간(T1)에서는 홀수 그룹(Yodd)의 Y 전극에 의해 형성되는 셀(이하, "홀수 그룹의 셀"이라 함)에 대하여 어드레스 기간(Aodd)이 수행되어, 홀수 그룹(Yodd)의 셀 중 켜질 셀이 선택된다. 다음, 홀수 그룹(Yodd)의 켜질 셀을 유지 방전시키는 유지 기간(Sodd)이 수행된다. 이어서 짝수 그룹(Yeven)의 Y 전극에 의해 형성되는 셀(이하, "짝수 그룹의 셀"이라 함)에 대하여 어드레스 기간(Aeven)이 수행되어 짝수 그룹(Yeven)의 셀 중 켜질 셀이 선택된다. 다음, 짝수 그룹(Yeven)의 켜질 셀을 유지 방전시키는 유지 기간(Seven)이 수행된다. In the address / sustain mixing period T1, an address period Aodd is performed for a cell formed by the Y electrodes of the odd group Yodd (hereinafter, referred to as a "odd group cell"), and the odd group Yodd The cell to be turned on is selected among the cells of. Next, a sustain period Sodd for sustain discharge of the cells to be turned on in the odd group Yodd is performed. Subsequently, an address period Aeven is performed for the cells formed by the Y electrodes of the even groups Yeven (hereinafter, referred to as "even groups of cells") to select cells to be turned on among the cells of the even groups Yeven. Next, a sustain period Seven to sustain discharge the cells to be turned on in the even group Yeven is performed.

이 때, 어드레스/유지 혼합 기간(T1)의 두 유지 기간(Sodd, Seven)의 길이가 동일하다면, 홀수 그룹 및 짝수 그룹의 켜질 셀에서는 동일한 횟수의 유지 방전이 일어난다. 즉, 어드레스/유지 혼합 기간(T1)의 한 유지 기간(Sodd 또는 Seven)과 공통 유지 기간(T2)의 합에 대응하는 횟수만큼의 유지 방전이 각 켜질 셀에 일어난다. At this time, if the lengths of the two sustain periods (Sodd, Seven) of the address / sustain mixing period T1 are the same, the same number of sustain discharges occur in the cells to be turned on in the odd and even groups. That is, sustain discharge is generated in each cell to be turned on a number of times corresponding to the sum of one sustain period (Sodd or Seven) of the address / sustain mixture period T1 and the common sustain period T2.

한편, 공통 유지 기간(T2)은 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd 또는 Seven)에 의해 해당 서브필드에 할당된 가중치가 만족되는 경우에는 제거될 수 있다. On the other hand, the common sustain period T2 can be eliminated when the weight assigned to the subfield is satisfied by the sustain period (Sodd or Seven) of the address / sustain mixture period T1.

또한, 모든 서브필드에서 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd 또는 Seven)의 길이는 동일하게 하고, 공통 유지 기간(T2)의 길이를 가변하여 해당 서브필드의 가중치를 구현할 수 있다. In addition, the lengths of the sustain periods (Sodd or Seven) of the address / sustain mixing period T1 are the same in all the subfields, and the weights of the subfields may be implemented by varying the length of the common sustain period T2.

다음, 도 7을 참조하여 도 6에서 설명한 구동 방법의 구체적인 구동 파형에 대해서 설명한다. 도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 도 7에서 A 전극에 인가되는 구동 파형의 도시 및 설명은 생략하였다. Next, a detailed driving waveform of the driving method described with reference to FIG. 6 will be described with reference to FIG. 7. 7 is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention. In FIG. 7, illustration and description of a driving waveform applied to the A electrode are omitted.

도 7에 도시한 바와 같이, 본 발명의 실시예에 따른 구동 파형은 제1 실시예와 유사하며, 제1 실시예와 달리 홀수 그룹(Yodd) 및 짝수 그룹(Yeven)의 어드레스 기간이 분리되어 있다.As shown in FIG. 7, the driving waveform according to the embodiment of the present invention is similar to that of the first embodiment, and unlike the first embodiment, address periods of odd groups Yod and even groups Yeven are separated. .

구체적으로, 리셋 기간(R)에서는 도 4에서 설명한 리셋 파형이 모든 그룹(Yodd, Yeven)의 Y 전극에 인가되어 모든 셀의 벽전하 상태가 초기화된다.Specifically, in the reset period R, the reset waveforms described with reference to FIG. 4 are applied to the Y electrodes of all the groups Yodd and Yeven to initialize the wall charge states of all the cells.

어드레스/유지 혼합 기간(T1)의 홀수 그룹(Yodd)의 어드레스 기간(Aodd)에서, 짝수 그룹(Yeven)의 Y 전극이 VscH 전압으로 유지된 상태에서 홀수 그룹(Yodd)의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스가 인가되어, 홀수 그룹(Yodd)의 셀 중에서 켜질 셀이 선택되어 벽 전압(Vwxy)이 형성된다. In the address period Aodd of the odd group Yodd of the address / sustain mixing period T1, VscL is sequentially applied to the Y electrode of the odd group Yodd while the Y electrode of the even group Yeven is maintained at the VscH voltage. A scan pulse having a voltage is applied to select a cell to be turned on among the cells of the odd group Yodd to form a wall voltage Vwxy.

그리고 홀수 그룹(Yodd)의 유지 기간(Sodd)에서는 모든 그룹(Yodd, Yeven)의 Y 전극에 Vs 전압을 가지는 유지방전 펄스가 인가된다. 도 7에서는 Y 전극(Yodd, Yeven)에 한 번의 유지방전 펄스가 인가되는 것으로 도시하였다. 이때, 홀수 그룹(Yodd)에서만 켜질 셀에 벽 전압(Vwxy)이 형성되어 있으므로, 홀수 그룹(Yodd)의 켜질 셀에서 한번의 유지 방전이 일어난다. 그리고 홀수 그룹(Yodd)의 켜질 셀에서는 Y 전극의 벽 전위보다 X 전극의 벽 전위가 높도록 벽 전압(Vwxy)이 형성된다. In the sustain period Sodd of the odd group Yodd, the sustain discharge pulse having the voltage Vs is applied to the Y electrodes of all the groups Yodd and Yeven. In FIG. 7, one sustain discharge pulse is applied to the Y electrodes Yodd and Yeven. At this time, since the wall voltage Vwxy is formed in the cell to be turned on only in the odd group Yodd, one sustain discharge occurs in the cell to be turned on in the odd group Yodd. In the cells to be turned on in the odd group Yodd, the wall voltage Vwxy is formed such that the wall potential of the X electrode is higher than the wall potential of the Y electrode.

다음, 어드레스/유지 혼합 기간(T1)의 짝수 그룹(Yeven)의 어드레스 기간 (Aeven)에서, 홀수 그룹(Yodd)의 Y 전극이 VscH 전압으로 유지된 상태에서 짝수 그룹(Yeven)의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스가 인가되어, 짝수 그룹(Yeven)의 셀 중에서 켜질 셀이 선택되어 벽 전압(Vwxy)이 형성된다. Next, in the address period Aeven of the even group Yeven of the address / sustain mixing period T1, the Y electrodes of the odd group Yodd are sequentially applied to the Y electrodes of the even group Yeven with the VscH voltage maintained. As a result, a scan pulse having a VscL voltage is applied to select a cell to be turned on among the even groups Yeven to form a wall voltage Vwxy.

그리고 짝수 그룹(Yeven)의 유지 기간(Seven)에서는 모든 그룹(Yodd, Yeven)의 Y 전극에 Vs 전압을 가지는 유지방전 펄스가 인가된다. 이때, 짝수 그룹(Yeven)에서 켜질 셀에 벽 전압(Vwxy)이 형성되어 있으므로, 짝수 그룹(Yeven)의 켜질 셀에서 한번의 유지 방전이 일어난다. 그리고 짝수 그룹(Yeven)의 켜질 셀에서는 Y 전극의 벽 전위보다 X 전극의 벽 전위가 높도록 벽 전압(Vwyx)이 형성된다. 또한, 홀수 그룹(Yodd)의 켜질 셀에서는 Y 전극의 벽 전위보다 X 전극의 벽 전위가 높도록 벽 전압(Vwyx)이 형성되어 있으므로 Y 전극에 Vs 전압을 가지는 유지방전 펄스가 인가되더라도 유지 방전이 일어나지 않는다. In the sustain period Seven of the even group Yeven, a sustain discharge pulse having a voltage Vs is applied to the Y electrodes of all the groups Yodd and Yeven. At this time, since the wall voltage Vwxy is formed in the cells to be turned on in the even group Yeven, one sustain discharge occurs in the cells to be turned on in the even group Yeven. In the cells to be turned on in the even groups Yeven, the wall voltage Vwyx is formed so that the wall potential of the X electrode is higher than the wall potential of the Y electrode. In addition, since the wall voltage Vwyx is formed so that the wall potential of the X electrode is higher than the wall potential of the Y electrode in the cells to be turned on in the odd group Yod, the sustain discharge is maintained even when the sustain discharge pulse having the voltage Vs is applied to the Y electrode. Does not happen.

다음, 공통 유지 기간(T2)에서, 모든 그룹(Yodd, Yeven)의 Y 전극에 -Vs 전압과 Vs 전압을 교대로 가지는 유지방전 펄스가 인가된다. 따라서 유지방전 펄스가 인가될 때마다 모든 그룹(Yodd, Yeven)의 켜질 셀에서 유지 방전이 일어난다. Next, in the common sustain period T2, a sustain discharge pulse having alternating voltages of -Vs and Vs is applied to the Y electrodes of all the groups Yodd and Yeven. Therefore, each time the sustain discharge pulse is applied, sustain discharge occurs in the cells to be turned on in all groups Yodd and Yeven.

즉, 한 서브필드에서 홀수 그룹(Yodd)과 짝수 그룹(Yeven)의 켜질 셀에서 동일한 횟수의 유지 방전이 일어난다. That is, the same number of sustain discharges occur in the cells to be turned on in the odd group Yod and the even group Yeven in one subfield.

이와 같은 식으로 유지 기간(Seven)에서의 홀수 그룹(Yodd)의 켜질 셀에서 유지방전이 일어나는 횟수를 유지 기간(Sodd)에서의 유지방전 횟수만큼 제한하면 홀수 그룹(Yodd)과 짝수 그룹(Yeven)의 휘도를 동일하게 맞출 수 있다.In this manner, when the number of sustain discharges occurs in the cells to be turned on in the odd group Yod in the sustain period Seven is limited to the number of sustain discharges in the sustain period Sod, the odd group and even groups Yeven. The luminance of can be set equally.

한편, 도 7에서 짝수 그룹(Yeven)의 어드레스 기간(Aeven)을 보면, 짝수 그 룹(Yeven)의 Y 전극에는 VscH이 인가된다. 그런데 유지 기간(Sodd)에서 홀수 그룹(Yodd)의 켜질 셀에서 유지 방전이 일어나며 홀수 그룹(Yodd)의 Y 전극에는 많은 양의 (-) 전하가 쌓이고 A 전극 및 X 전극에는 많은 양의 (+) 전하가 쌓인다. 그러면 VscH 전압이 인가된 Y 전극과 기준 전압이 인가된 A 전극 사이에서 오방전이 일어나고, 이에 따라 Y 전극과 X 전극에서 오방전이 일어날 수 있다. 이 오방전에 의해 어드레스 기간(Aodd)에서 홀수 그룹(Yodd)의 Y 전극에는 (+) 전하가 쌓이고 X 전극에는 (-) 전하가 쌓인다. 이 상태에서 짝수 그룹의 유지 기간(Seven)에 모든 그룹(Yodd, Yeven)의 Y 전극에 Vs 전압을 가지는 유지방전 펄스가 인가되면 짝수 그룹(Yeven)의 켜질 셀 뿐만 아니라 홀수 그룹(Yodd)의 켜질 셀에서도 유지방전이 일어난다. 따라서 홀수 그룹(Yodd)의 Y 전극의 유지방전 횟수가 짝수 그룹(Yeven)의 Y 전극보다 2회 많아지며, 이로 인해 휘도가 불균일 해질 수 있다.On the other hand, as shown in the address period Aeven of the even group Yeven in FIG. 7, VscH is applied to the Y electrode of the even group Yeven. However, in the sustain period (Sodd), sustain discharge occurs in the cells to be turned on in the odd group (Yodd), and a large amount of negative charge is accumulated in the Y electrode of the odd group (Yodd), and a large amount of (+) in the A electrode and the X electrode. Charges accumulate. As a result, erroneous discharge may occur between the Y electrode to which the VscH voltage is applied and the A electrode to which the reference voltage is applied, and thus erroneous discharge may occur at the Y electrode and the X electrode. Due to this misdischarge, positive charges accumulate on the Y electrode of the odd group Yodd and negative charges accumulate on the X electrode in the address period Aodd. In this state, when a sustain discharge pulse having a voltage of Vs is applied to the Y electrodes of all groups Yod and Yeven during the sustain period Seven of the even group, not only the cells of even group Yeven but also the odd group Yod are turned on. Maintenance discharge also occurs in the cell. Therefore, the number of times of sustain discharge of the Y electrode of the odd group Yodd is greater than that of the Y electrode of the even group Yeven, which may result in uneven luminance.

그러므로 아래에서는 어드레스 기간(Aeven)에서 홀수 그룹(Yeven)의 Y 전극과 A 전극 사이에서 오방전이 일어나는 것을 방지할 수 있는 실시예에 대하여 도 8 및 도 9를 참조하여 상세하게 설명한다.Therefore, the following description will be made in detail with reference to FIGS. 8 and 9 to describe an embodiment in which erroneous discharge can be prevented from occurring between the Y and A electrodes of the odd group Yeven in the address period Aeven.

먼저, 도 8을 참조하여 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 설명한다. First, a driving method of a plasma display device according to a third exemplary embodiment of the present invention will be described with reference to FIG. 8.

도 8은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 도 8에서는 X 전극의 파형을 도시하지 않았으며, X 전극은 기준 전압(0V)으로 바이어스 되어 있다. 8 is a driving waveform diagram of a plasma display device according to a third exemplary embodiment of the present invention. In FIG. 8, the waveform of the X electrode is not illustrated, and the X electrode is biased to the reference voltage (0V).

도 8에 도시된 바와 같이, 본 발명의 제3 실시예에서 어드레스/유지 혼합 기 간(T1)의 리셋기간(R) 및 홀수 그룹(Yodd)의 어드레스 기간(Aodd)에서의 구동 파형은 제2 실시예와 동일하며, 홀수 그룹(Yodd)의 유지 기간(Sodd)에서 제2 실시예와 차이가 있다. As shown in Fig. 8, in the third embodiment of the present invention, the driving waveforms in the reset period R of the address / sustain mixing period T1 and the address period Aodd of the odd group Yodd are the second waveforms. It is the same as the embodiment, and differs from the second embodiment in the sustain period Sodd of the odd group Yodd.

구체적으로, 홀수 그룹(Yodd)의 유지기간(Sodd)에서는 모든 그룹(Yodd, Yeven)의 Y 전극에 Vs 전압을 가지는 유지방전 펄스가 인가되고, A 전극에는 양의 전압을 가지는 펄스가 인가된다. 그러면 홀수 그룹(Yodd)의 Y 전극과 X 전극 사이에서 유지 방전이 일어날 때 A 전극에 양의 전압이 인가되어 있으므로, 제2 실시예에 비해서 A 전극에 적은 양의 (+) 전하가 쌓인다. 따라서 어드레스 기간(Aeven)에서 홀수 그룹(Yodd)의 Y 전극에 VscH 전압이 인가되어도 Y 전극과 A 전극 사이에서 오방전이 발생하지 않는다. 즉, 홀수 그룹(Yodd)의 Y 전극의 방전 횟수와 짝수 그룹(Yeven)의 Y 전극의 방전 횟수를 동일하게 할 수 있다.Specifically, in the sustain period Sodd of the odd group Yodd, the sustain discharge pulse having the voltage Vs is applied to the Y electrodes of all the groups Yodd and Yeven, and the pulse having the positive voltage is applied to the A electrode. Then, since a positive voltage is applied to the A electrode when the sustain discharge occurs between the Y and X electrodes of the odd group Yodd, a small amount of positive charge is accumulated on the A electrode as compared with the second embodiment. Therefore, even when the VscH voltage is applied to the Y electrode of the odd group Yodd in the address period Aeven, no misdischarge occurs between the Y electrode and the A electrode. That is, the number of discharges of the Y electrodes in the odd group Yodd and the number of discharges of the Y electrodes in the even group Yeven may be equal.

이때, 도 8에 도시한 바와 같이, A 전극에 인가되는 양의 전압을 Va 전압과 동일하게 하면, 양의 전압을 인가하기 위한 추가적인 전원을 형성하지 않을 수 있다. 그리고 도 8에서는 A 전극에 양의 전압을 인가하는 것을 설명하였지만, A 전극에 양의 전압을 인가하지 않고 A 전극을 플로팅 시켜도 A 전극에 양의 전압을 인가하는 것과 동일한 효과를 얻을 수 있다. 즉, Y 전극의 전압이 Vs 전압으로 증가할 때 A 전극을 플로팅하는 경우에, A 전극과 Y 전극 사이의 용량성 성분에 의해 A 전극의 전압도 양의 전압으로 증가한다.In this case, as shown in FIG. 8, if the positive voltage applied to the A electrode is equal to the Va voltage, an additional power source for applying the positive voltage may not be formed. In FIG. 8, the application of the positive voltage to the A electrode has been described. However, the same effect as applying the positive voltage to the A electrode can be obtained by floating the A electrode without applying the positive voltage to the A electrode. That is, in the case where the A electrode is floated when the voltage of the Y electrode increases to the Vs voltage, the voltage of the A electrode also increases to a positive voltage by the capacitive component between the A electrode and the Y electrode.

또한, 도 8에서는 유지 기간(Sodd) 전 기간에 걸쳐서 A 전극에 Va 전압을 인가하였으나, Va 전압의 폭을 홀수 그룹(Yodd)의 Y 전극에 인가되는 Vs 전압의 폭보 다 좁게 하거나 넓게 할 수 있다. In FIG. 8, the Va voltage is applied to the A electrode over the entire sustain period Sodd, but the width of the Va voltage may be narrower or wider than the Vs voltage applied to the Y electrode of the odd group Yodd. .

다시, 도 8을 보면, 리셋 기간(R)에서 Y 전극에 인가되는 최종 전압(Vnf)은 Y 전극과 X 전극 사이의 방전 개시 전압 근처의 전압이다. 만약, Y 전극과 A 전극 사이의 방전 개시 전압이 Y 전극과 X 전극 사이의 방전 개시 전압보다 낮으면, 리셋 기간 종료 후에 Y 전극에 (+) 벽전하가 형성되고 A 전극에 (-) 벽전하가 형성되는 경우가 발생할 수 있다. 이러한 상태에서 유지 기간(Seven, T2)에 Y 전극에 Vs 전압이 인가되면 Y 전극과 A 전극에 인가된 전압의 차이(Vs)와 Y 전극과 A 전극 사이의 벽전압(양의 전압)에 의해 Y 전극과 A 전극 사이에 방전이 일어나는 경우가 발생할 수도 있다. 즉, 어드레스 기간에서 선택되지 않은 셀이 유지 기간에서 방전이 일어날 수 있다. Referring again to FIG. 8, the final voltage Vnf applied to the Y electrode in the reset period R is a voltage near the discharge start voltage between the Y electrode and the X electrode. If the discharge start voltage between the Y electrode and the A electrode is lower than the discharge start voltage between the Y electrode and the X electrode, after the end of the reset period, a positive wall charge is formed on the Y electrode and a negative wall charge on the A electrode. May occur. In this state, when the voltage Vs is applied to the Y electrode during the sustain periods Seven and T2, the difference (Vs) between the voltages applied to the Y and A electrodes and the wall voltage (positive voltage) between the Y and A electrodes are applied. Discharge may occur between the Y electrode and the A electrode. That is, discharge may occur in the sustain period of a cell not selected in the address period.

그리고 Y 전극과 A 전극 사이의 방전 개시 전압이 Y 전극과 X 전극 사이의 방전 개시 전압보다 작은 경우에, 리셋 기간(R)의 상승 기간에서 A 전극과 Y 전극 사이 전압이 방전 개시 전압을 넘은 후 X 전극과 Y 전극 사이 전압이 방전 개시 전압을 넘는다. 일반적으로 플라즈마 표시 패널에서 A 전극은 색상 표현을 위해 형광체로 덮여 있는 반면, X 전극과 Y 전극은 유지방전의 효율을 위해 MgO 성분의 보호막과 같이 2차 전자 방출 계수가 높은 물질로 덮여 있다. 그런데 리셋 기간(R)의 상승 기간에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘어도 A 전극이 음극으로 작용하기 때문에, A 전극과 Y 전극 사이에서 방전이 지연된다. 방전 지연에 의해 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘은 이후에 A 전극과 Y 전극 사이에서 실제 방전이 일어날 수 있다. 즉, A 전극과 Y 전극 사이의 전압이 방전 개시 전압보다 소정 전압 이상만큼 큰 경우에 방전이 일어나므로, A 전극과 Y 전극 사이에서 약 방전이 아닌 강 방전이 발생할 수 있다. And when the discharge start voltage between the Y and A electrodes is less than the discharge start voltage between the Y and X electrodes, after the voltage between the A and Y electrodes exceeds the discharge start voltage in the rising period of the reset period R. The voltage between the X electrode and the Y electrode exceeds the discharge start voltage. In general, in the plasma display panel, the A electrode is covered with a phosphor for color expression, while the X electrode and the Y electrode are covered with a material having a high secondary electron emission coefficient such as a protective film of MgO component for efficiency of sustain discharge. In the rising period of the reset period R, however, the A electrode acts as a cathode even when the voltage between the A electrode and the Y electrode exceeds the discharge start voltage, so that the discharge is delayed between the A electrode and the Y electrode. Due to the discharge delay, actual discharge may occur between the A electrode and the Y electrode after the voltage between the A electrode and the Y electrode exceeds the discharge start voltage. That is, since the discharge occurs when the voltage between the A electrode and the Y electrode is larger than the discharge start voltage by a predetermined voltage or more, a strong discharge may occur between the A electrode and the Y electrode rather than a weak discharge.

아래에서는 유지 기간에서의 Y 전극과 A 전극 사이의 오방전 및/또는 리셋 기간에서의 Y 전극과 A 전극 사이의 강방전을 방지할 수 있는 실시예에 대하여 도 9를 참조하여 설명한다. Hereinafter, an embodiment capable of preventing mis-discharge between the Y electrode and the A electrode in the sustain period and / or strong discharge between the Y electrode and the A electrode in the reset period will be described with reference to FIG. 9.

도 9는 본 발명의 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.9 is a driving waveform diagram of a plasma display device according to a fourth embodiment of the present invention.

도 9에 도시한 바와 같이, 본 발명의 제4 실시예에 따른 구동 파형은 제3 실시예와 유사하고, 리셋 기간(R)과 유지 기간(Seven, T2)에서 제3 실시예와 차이가 있다. As shown in FIG. 9, the driving waveform according to the fourth embodiment of the present invention is similar to the third embodiment, and is different from the third embodiment in the reset period R and the sustain periods Seven and T2. .

구체적으로, 유지기간(Seven, T2)에서 모든 그룹(Yodd, Yeven)의 Y 전극에 Vs 전압과 -Vs 전압을 교대로 가지는 유지방전 펄스를 인가한다. 또한, 유지기간(Seven, T2)에서 Y 전극에 Vs 전압이 인가될 때 A 전극에 양의 전압을 인가한다. 그러면 유지 기간(Seven, T2)에서 A 전극과 Y 전극 사이의 전압차가 줄어들기 때문에 A 전극과 Y 전극간에 오방전이 일어나지 않는다.Specifically, in the sustain periods Seven and T2, sustain discharge pulses having a voltage Vs and a voltage -Vs are alternately applied to the Y electrodes of all the groups Yodd and Yeven. In addition, when the voltage Vs is applied to the Y electrode in the sustain periods Seven and T2, a positive voltage is applied to the A electrode. Then, since the voltage difference between the A electrode and the Y electrode is reduced in the sustain periods Seven and T2, no misdischarge occurs between the A electrode and the Y electrode.

이 경우에도 A 전극에 인가되는 양의 전압을 Va 전압과 동일하게 하면, 양의 전압을 인가하기 위한 추가적인 전원을 형성하지 않을 수 있다. 또한, A 전극에 양의 전압을 인가하지 않고, Y 전극에 Vs 전압이 인가될 때 A 전극을 플로팅할 수도 있다. 그리고 유지 기간(Seven, T2) 전체에서 A 전극을 플로팅할 수도 있다.Also in this case, if the positive voltage applied to the A electrode is equal to the Va voltage, an additional power source for applying the positive voltage may not be formed. In addition, the A electrode may be floated when the Vs voltage is applied to the Y electrode without applying a positive voltage to the A electrode. In addition, the A electrode may be floated throughout the sustain periods Seven and T2.

그리고 리셋 기간(R)의 상승 기간에서 A 전극에 양의 전압(예를 들어 Va 전 압)이 인가되면 X 전극과 Y 전극 사이의 전압이 A 전극과 Y 전극 사이의 전압보다 먼저 방전 개시 전압을 넘게 된다. 그러면 X 전극과 Y 전극 사이에서 먼저 약 방전이 발생하고 이 약 방전에 의해 프라이밍 입자가 형성된 상태에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘게 된다. 그리고 이 프라이밍 입자에 의해 A 전극과 Y 전극 사이에서는 방전 지연이 줄어서 강 방전이 발생하지 않고 약 방전이 수행될 수 있다. When a positive voltage (for example, Va voltage) is applied to the A electrode in the rising period of the reset period R, the voltage between the X electrode and the Y electrode is lower than the voltage between the A electrode and the Y electrode. It is over. Then, a weak discharge occurs first between the X electrode and the Y electrode, and the voltage between the A electrode and the Y electrode exceeds the discharge start voltage while the priming particles are formed by the weak discharge. By the priming particles, the discharge delay is reduced between the A electrode and the Y electrode, so that a weak discharge can be performed without generating a strong discharge.

이때, 리셋 기간의 상승 기간에서 A 전극에 양의 전압을 인가하지 않고, 앞서 설명한 것처럼 A 전극을 플로팅할 수도 있다. 그러면 A 전극의 전압이 양의 전압 상태로 설정된다. 또한, 리셋 기간의 상승 기간 전체에서 A 전극을 양의 전압 상태로 하지 않고, 상승 기간의 일부에서만 A 전극을 양의 전압으로 설정할 수도 있다. At this time, the A electrode may be floated as described above without applying a positive voltage to the A electrode in the rising period of the reset period. The voltage at the A electrode is then set to a positive voltage state. In addition, the A electrode may be set to a positive voltage only in a part of the rising period without the A electrode being in a positive voltage state during the entire rising period of the reset period.

그리고 본 발명의 제4 실시예에서는 리셋 기간(R)과 유지 기간(Seven, T2)에서 A 전극을 양의 전압 상태로 하는 것으로 설명하였지만, 두 기간 중 한 기간에서만 A 전극을 양의 전압 상태로 할 수도 있다.In the fourth embodiment of the present invention, it is described that the A electrode is in the positive voltage state during the reset period R and the sustain periods Seven and T2, but the A electrode is in the positive voltage state only in one of the two periods. You may.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the invention defined in the following claims are also the rights of the present invention. It belongs to the range.

이상에서 설명한 바와 같이 본 발명의 실시예에 따르면, 유지 전극은 일정한 전압으로 바이어스 한 상태에서 Y 전극에만 구동 파형이 인가되므로 실질적으로 하나의 보드만으로 구동하는 통합 보드를 구현할 수 있으며, 이에 따라 단가가 절감된다.As described above, according to the exemplary embodiment of the present invention, since the driving waveform is applied only to the Y electrode while the sustain electrode is biased at a constant voltage, the integrated board which drives substantially with only one board can be implemented. Savings.

또한, 본 발명의 실시예에 따르면 표시 패널을 구성하는 셀들을 전극 라인별로 구분하여 구동함으로써, 어드레스 기간과 유지기간 사이의 시간적인 갭을 최소화하여 유지기간에서 원활한 유지방전이 일어나도록 할 수 있다. In addition, according to the exemplary embodiment of the present invention, the cells constituting the display panel are driven by the electrode lines, thereby minimizing the temporal gap between the address period and the sustain period, so that a smooth sustain discharge occurs in the sustain period.

또한, 본 발명의 실시예에 따르면 짝수 번째 Y 전극에 유지방전 펄스가 인가될 때 어드레스 전극에 어드레스 전압 펄스를 인가함으로써 Y 전극과 A 전극 사이에서 오방전이 일어나는 것을 방지할 수 있다. In addition, according to the embodiment of the present invention, when the sustain discharge pulse is applied to the even-numbered Y electrode, an error discharge can be prevented from occurring between the Y electrode and the A electrode by applying an address voltage pulse to the address electrode.

Claims (17)

복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 분할하여 구동하는 구동 방법에 있어서, A plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the discharge cells are formed by the first, second, and third electrodes. A driving method in which one frame is divided into a plurality of subfields and driven in the formed plasma display device, 상기 복수의 제2 전극이 복수의 그룹으로 분할되고, 상기 서브필드는 상기 복수의 유지 기간과 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간을 포함하고,The plurality of second electrodes are divided into a plurality of groups, and the subfields include the plurality of sustain periods and a plurality of address periods respectively corresponding to the plurality of groups, 상기 서브필드에서,In the subfield, 상기 각 그룹의 어드레스 기간에서 상기 각 그룹의 셀 중에서 켜질 셀을 선택하는 단계; 및Selecting a cell to be turned on from among the cells of each group in the address period of each group; And 상기 복수의 유지 기간 중 인접한 두 개의 상기 어드레스 기간 사이에 위치하는 제1 유지기간에서, 상기 복수의 제1 전극에 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하여 상기 켜질 셀을 유지방전 시키는 단계를 포함하며,In a first sustain period positioned between two adjacent address periods of the plurality of sustain periods, the first voltage is higher than the first voltage to the plurality of second electrodes while a first voltage is applied to the plurality of first electrodes. Applying a second voltage to sustain discharge the cell to be turned on; 상기 제1 유지 기간 중 제1 기간 동안 상기 복수의 제3 전극을 양의 제3 전압으로 설정하며, 상기 제1 기간은 상기 복수의 제2 전극에 상기 제2 전압이 인가되는 기간 중 적어도 일부 기간을 포함하는 플라즈마 표시 장치의 구동 방법.Set the plurality of third electrodes to a positive third voltage during a first period of the first sustain period, wherein the first period is at least part of a period during which the second voltage is applied to the plurality of second electrodes. Method of driving a plasma display device comprising a. 제1항에 있어서,The method of claim 1, 상기 복수의 유지 기간 중 상기 서브필드의 마지막 어드레스 기간 이후에 위치하는 제2 유지 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제2 전압과 상기 제1 전압보다 낮은 제4 전압을 교대로 인가하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.The second voltage applied to the plurality of second electrodes in a state in which the first voltage is applied to the plurality of first electrodes in a second sustain period positioned after the last address period of the subfield among the plurality of sustain periods. And alternately applying a fourth voltage lower than the first voltage. 제2항에 있어서,The method of claim 2, 상기 제2 유지기간에서, 제2 기간 동안 상기 복수의 제3 전극을 상기 제3 전압으로 설정하는 단계를 더 포함하며,In the second sustain period, setting the plurality of third electrodes to the third voltage during a second period of time; 상기 제2 기간은 상기 제2 전극에 상기 제2 전압이 인가되는 적어도 일부 기간을 포함하는 플라즈마 표시 장치의 구동 방법.And the second period includes at least a partial period during which the second voltage is applied to the second electrode. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제1 기간 동안 상기 제3 전극에 상기 제3 전압을 인가하며, Applying the third voltage to the third electrode during the first period, 상기 제3 전압은 상기 어드레스 기간에서 켜질 셀의 상기 제3 전극에 인가되는 전압과 동일한 전압인 플라즈마 표시 장치의 구동 방법.And the third voltage is the same voltage as the voltage applied to the third electrode of the cell to be turned on in the address period. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제1 기간 동안 상기 복수의 제3 전극을 플로팅 시키는 플라즈마 표시 장치의 구동 방법.And driving the plurality of third electrodes during the first period. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 서브필드의 최초의 어드레스 기간 이전의 리셋 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극의 전압을 제6 전압에서 제7 전압까지 점진적으로 감소시키는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.In the reset period before the first address period of the subfield, the voltages of the plurality of second electrodes are gradually decreased from the sixth voltage to the seventh voltage while the first voltage is applied to the plurality of first electrodes. And driving the plasma display device. 제6항에 있어서,The method of claim 6, 상기 리셋 기간에서 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극의 전압을 제8 전압에서 제9 전압까지 점진적으로 증가시키고, 제3 기간 동안 상기 복수의 제3 전극을 양의 전압으로 설정하는 단계를 더 포함하며, The voltages of the plurality of second electrodes are gradually increased from an eighth voltage to a ninth voltage in a state in which the first voltage is applied to the plurality of first electrodes in the reset period, and the plurality of second electrodes are applied during the third period. Setting the three electrodes to a positive voltage, 상기 제3 기간은 상기 복수의 제1 전극의 전압이 상기 제8 전압에서 상기 제9 전압까지 증가하는 기간 중 적어도 일부 기간을 포함하는 플라즈마 표시 장치의 구동 방법.And the third period includes at least a part of a period in which voltages of the plurality of first electrodes increase from the eighth voltage to the ninth voltage. 제6항에 있어서,The method of claim 6, 상기 각 그룹의 어드레스 기간에서,In the address period of each group, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 그룹에 속하는 복수의 제2 전극에 순차적으로 제10 전압을 인가하고, 상기 제10 전압이 인가되 지 않는 상기 제2 전극에 상기 제10 전압보다 높은 음의 제11 전압을 인가하는 단계, 그리고In the state where the first voltage is applied to the plurality of first electrodes, a tenth voltage is sequentially applied to the plurality of second electrodes belonging to the group, and the second electrode to which the tenth voltage is not applied is Applying a negative eleventh voltage higher than the tenth voltage, and 상기 제10 전압이 인가된 상기 제2 전극에 의해 형성되는 셀 중에서 켜질 셀의 상기 제3 전극에 양의 전압을 인가하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.And applying a positive voltage to the third electrode of a cell to be turned on among cells formed by the second electrode to which the tenth voltage is applied. 제1항에 있어서,The method of claim 1, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the first voltage is a ground voltage. 복수의 제1 전극, 복수의 제2 전극, 상기 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되고, 상기 제1 전극이 제1 전압으로 바이어스 되어 있는 플라즈마 표시 패널, A plurality of first electrodes, a plurality of second electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the first, second and A plasma display panel in which a discharge cell is formed by a third electrode, and the first electrode is biased at a first voltage; 상기 복수의 제2 전극을 복수의 그룹으로 분할하고, 한 프레임을 복수의 서브필드로 분할하며, 상기 서브필드에서 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간을 설정하고, 인접한 상기 두 어드레스 기간 사이에서 제1 유지 기간을 설정하는 제어부, 그리고 Dividing the plurality of second electrodes into a plurality of groups, dividing one frame into a plurality of subfields, setting a plurality of address periods corresponding to the plurality of groups in the subfields, respectively; A control unit for setting a first holding period between 상기 각 그룹의 어드레스 기간에서 상기 각 그룹의 셀 중에서 켜질 셀을 선택하고, Selecting a cell to be turned on from among the cells of each group in the address period of each group, 상기 제1 유지 기간에서, 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하고, 제1 기간 동안 상기 복수의 제3 전극을 양의 제3 전압으로 설정하는 구동부를 포함하며,A driving unit configured to apply a second voltage higher than the first voltage to the plurality of second electrodes in the first sustain period, and set the plurality of third electrodes to a positive third voltage during the first period; , 상기 제1 기간은 상기 복수의 제2 전극에 상기 제2 전압이 인가되는 기간 중 적어도 일부 기간을 포함하는 플라즈마 표시 장치.The first period includes at least a portion of a period during which the second voltage is applied to the plurality of second electrodes. 제10항에 있어서,The method of claim 10, 상기 제어부는,The control unit, 상기 서브필드의 마지막 어드레스 기간 이후에 제2 유지 기간을 설정하며, Setting a second sustain period after the last address period of the subfield; 상기 구동부는 상기 복수의 제2 전극에 상기 제2 전압과 상기 제1 전압보다 낮은 제4 전압을 교대로 인가하는 플라즈마 표시 장치.And the driving unit alternately applies the second voltage and a fourth voltage lower than the first voltage to the plurality of second electrodes. 제11항에 있어서,The method of claim 11, 상기 구동부는,The driving unit, 상기 제2 유지기간에서, 제2 기간 동안 상기 복수의 제3 전극을 상기 제3 전압으로 설정하며,In the second sustain period, the plurality of third electrodes are set to the third voltage during a second period, 상기 제2 기간은 상기 제2 전극에 상기 제2 전압이 인가되는 적어도 일부 기간을 포함하는 플라즈마 표시 장치.And the second period includes at least a partial period during which the second voltage is applied to the second electrode. 제10항 내지 제12항 중 어느 한 항에 있어서,The method according to any one of claims 10 to 12, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치.And the first voltage is a ground voltage. 복수의 제1 전극 및 복수의 제2 전극, 상기 제1 및 제2 전극과 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치를 구동하는 방법에 있어서,A plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first and second electrodes, wherein the discharge cells are formed by the first, second, and third electrodes. In the method for driving the plasma display device formed, 상기 복수의 제1 및 제2 전극을 제1 및 제2 그룹으로 분할하는 단계,Dividing the plurality of first and second electrodes into first and second groups, 상기 제1 그룹의 방전 셀에서 켜질 셀을 선택하는 단계,Selecting a cell to be turned on in the discharge cells of the first group; 상기 복수의 제1 전극에 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하며, 제1 기간 동안 상기 복수의 제3 전극을 양의 제3 전압으로 설정하는 단계, 그리고A second voltage higher than the first voltage is applied to the plurality of second electrodes in a state in which a first voltage is applied to the plurality of first electrodes, and the plurality of third electrodes are positively connected during the first period. Setting the voltage, and 상기 제2 그룹의 방전 셀에서 켜질 셀을 선택하는 단계를 포함하며,Selecting a cell to be turned on in the second group of discharge cells, 상기 제1 기간은 상기 복수의 제2 전극에 상기 제2 전압이 인가되는 기간 중 적어도 일부 기간을 포함하는 플라즈마 표시 장치의 구동 방법.And the first period includes at least a portion of a period during which the second voltage is applied to the plurality of second electrodes. 제14항에 있어서,The method of claim 14, 상기 제2 그룹의 방전 셀에서 켜질 셀을 선택한 후에,After selecting a cell to be turned on in the discharge cells of the second group, 상기 복수의 제2 전극에 상기 제2 전압과 상기 제1 전압보다 낮은 제4 전압을 교대로 인가하며, 제2 기간 동안 상기 복수의 제3 전극을 상기 제3 전압으로 설정하는 단계를 더 포함하며,Alternately applying the second voltage and a fourth voltage lower than the first voltage to the plurality of second electrodes, and setting the plurality of third electrodes to the third voltage during a second period of time; , 상기 제2 기간은 상기 복수의 제2 전극에 상기 제2 전압이 인가되는 기간 중 적어도 일부 기간을 포함하는 플라즈마 표시 장치의 구동 방법.And the second period includes at least a portion of a period during which the second voltage is applied to the plurality of second electrodes. 제14항 또는 제15항에 있어서,The method according to claim 14 or 15, 상기 제1 그룹의 방전 셀에서 켜질 셀을 선택하기 전에,Before selecting a cell to be turned on in the discharge cells of the first group, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 제1 및 제2 그룹의 방전 셀을 초기화하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.And initializing the discharge cells of the first and second groups in a state where the first voltage is applied to the plurality of first electrodes. 제14항에 있어서,The method of claim 14, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the first voltage is a ground voltage.
KR1020050060678A 2005-07-06 2005-07-06 Plasma display and driving method thereof KR100599660B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060678A KR100599660B1 (en) 2005-07-06 2005-07-06 Plasma display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060678A KR100599660B1 (en) 2005-07-06 2005-07-06 Plasma display and driving method thereof

Publications (1)

Publication Number Publication Date
KR100599660B1 true KR100599660B1 (en) 2006-07-12

Family

ID=37183931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060678A KR100599660B1 (en) 2005-07-06 2005-07-06 Plasma display and driving method thereof

Country Status (1)

Country Link
KR (1) KR100599660B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793242B1 (en) * 2006-08-18 2008-01-10 엘지전자 주식회사 Plasma display apparatus and the mathod of the apparatus
KR100820659B1 (en) * 2006-09-12 2008-04-11 엘지전자 주식회사 Plasma Display Apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793242B1 (en) * 2006-08-18 2008-01-10 엘지전자 주식회사 Plasma display apparatus and the mathod of the apparatus
US7924241B2 (en) 2006-08-18 2011-04-12 Lg Electronics Inc. Plasma display apparatus and method of driving the same
KR100820659B1 (en) * 2006-09-12 2008-04-11 엘지전자 주식회사 Plasma Display Apparatus

Similar Documents

Publication Publication Date Title
KR100550995B1 (en) Driving method of plasma display panel
US7656367B2 (en) Plasma display device and driving method thereof
KR20070005372A (en) Plasma display and driving method thereof
KR100599660B1 (en) Plasma display and driving method thereof
KR100508943B1 (en) Driving method of plasma display panel and plasma display device
KR100590047B1 (en) Plasma display device and driving method thereof
KR100578975B1 (en) Plasma display device and driving method of plasma display panel
KR100708851B1 (en) Plasma display device and driving method thereof
KR100739062B1 (en) Plasma display device and driving method thereof
KR100648682B1 (en) Plasma display and driving method thereof
KR100670147B1 (en) Plasma display device and driving method thereof
KR100570748B1 (en) Plasma display panel and Method for deriving the same
KR100740122B1 (en) Plasma display and driving method thereof
KR20060053345A (en) Plasma display device and driving method thereof
KR100786863B1 (en) Plasma display and driving method thereof
KR100684798B1 (en) Plasma display and driving method thereof
KR100590011B1 (en) Driving method of plasma display panel and plasma display device
KR100684800B1 (en) Plasma display device and driving method thereof
KR100627362B1 (en) Plasma display device and drving method thereof
KR100521497B1 (en) Plasma display device and driving method of plasma display panel
KR100551015B1 (en) Plasma display device and driving method of plasma display panel
KR100670148B1 (en) Plasma display and driving method thereof
KR100637444B1 (en) Plasma display device and driving method thereof
KR100684790B1 (en) Plasma display and driving method thereof
KR100578850B1 (en) Driving method of plasma display panel and plasma display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee