KR100670147B1 - Plasma display device and driving method thereof - Google Patents

Abstract

A plasma display device and a driving method thereof are provided to facilitate a sustain discharge during a sustain period by minimizing the time interval between address and sustain periods. Driving boards, which are used for driving a plasma display device, are formed on a chassis base(20). An address buffer board(100) is formed on one of upper and lower portions of the chassis base. The address buffer board receives an address driving control signal from an image processing/control board(400) and applies voltages for selecting discharge cells to respective address electrodes. A scan driving board(200) is arranged on the left side of the chassis base. The scan driving board is electrically connected to scan electrodes via a scan buffer board(300). The image processing/control board receives an image signal from the outside, generates a control signal for driving address, scan, and sustain electrodes, and applies the control signal to the address driving board and the scan driving board.

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 패널의 전극 배열도이다.2 is an electrode array diagram of a plasma display panel according to an exemplary embodiment of the present invention.

도 3은 도 1의 샤시 베이스의 개략적인 평면도이다.3 is a schematic plan view of the chassis base of FIG. 1.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 표시 패널의 구동 파형도이다.4 is a driving waveform diagram of a plasma display panel according to a first exemplary embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법을 설명하기 위한 도면이다.5 is a diagram for describing a method of driving a plasma display device according to a second embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법에서 한 서브필드를 개략적으로 나타내는 도면이다.6 is a diagram schematically illustrating one subfield in a method of driving a plasma display device according to a second embodiment of the present invention.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.7 is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention.

도 8은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 8 is a driving waveform diagram of a plasma display device according to a third exemplary embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 장치의 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.The plasma display device is a device that displays characters or images using plasma generated by gas discharge. In the display panel of the plasma display device, a plurality of discharge cells are arranged in a matrix form.

일반적으로 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.In general, a plasma display device is driven by dividing one frame into a plurality of subfields, and each subfield includes a reset period, an address period, and a sustain period.

리셋 기간은 셀에 어드레스 방전을 안정적으로 수행하기 위해 방전 셀의 상태를 초기화하는 기간이며, 어드레스 기간은 어드레스 방전을 통해 복수의 방전 셀 중 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 유지 기간은 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전을 수행하는 기간이다.The reset period is a period of initializing the state of the discharge cell in order to stably perform address discharge in the cell, and the address period is a period of selecting cells to be turned on and cells not to be turned on from the plurality of discharge cells through the address discharge. The sustain period is a period in which sustain discharge is performed on a cell to be turned on to actually display an image.

이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.To perform this operation, sustain discharge pulses are applied to the scan electrodes and sustain electrodes alternately in the sustain period, and the reset waveform and the scan waveform are applied to the scan electrodes in the reset period and the address period. Therefore, the scan driving board for driving the scan electrodes and the sustain driving board for driving the sustain electrodes must be separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base, and the unit cost increases due to the two driving boards.

따라서, 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다.Accordingly, a method of integrating two driving boards into one to form one end of the scan electrode and extending one end of the sustaining electrode to connect to the integrated board has been proposed. However, when the two driving boards are integrated in this manner, there is a problem in that an impedance component formed from a long extended sustain electrode becomes large.

그리고 어드레스 기간에서 켜질 셀을 선택하기 위해 복수의 주사 전극에 순차적으로 주사 펄스가 인가된 후, 유지 기간이 수행된다. 그러면 시간적으로 앞서서 주사 펄스가 인가되어 선택된 켜질 셀에서는 다른 셀에 비해서 상대적으로 긴 시간이 경과한 후에 유지 방전이 일어난다. 따라서 유지 방전이 일어나기 전에 어드레스 방전에 의해 형성된 프라이밍 입자 및/또는 벽 전하가 일정량 소거될 수 있으므로, 유지방전이 불안정하게 일어날 수도 있다. After the scan pulses are sequentially applied to the plurality of scan electrodes to select the cells to be turned on in the address period, the sustain period is performed. Then, the sustain pulse is generated after a relatively long time elapses in comparison with the other cells in the cell to be turned on with the scan pulse applied in advance in time. Therefore, since the priming particles and / or the wall charges formed by the address discharge can be erased by a certain amount before the sustain discharge occurs, the sustain discharge may occur unstable.

본 발명이 이루고자 하는 기술적 과제는 주사 전극과 유지 전극을 구동할 수 있는 통합 보드를 가지는 플라즈마 표시 장치를 제공하는 것이다.An object of the present invention is to provide a plasma display device having an integrated board capable of driving a scan electrode and a sustain electrode.

또한, 본 발명은 주사 전극과 어드레스 전극 사이에 발생할 수 있는 오방전을 방지할 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것을 그 기술적 과제로 한다.Another object of the present invention is to provide a plasma display device and a driving method thereof that can prevent erroneous discharges that may occur between a scan electrode and an address electrode.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 분할하여 구동하는 구동 방법으로서,According to an aspect of the present invention, a driving method of a plasma display device includes a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode. A driving method in which one frame is divided into a plurality of subfields and driven in a plasma display device including electrodes and in which discharge cells are formed by the first, second and third electrodes,

상기 복수의 제2 전극이 복수의 그룹으로 분할되고, 상기 복수의 서브필드 중 적어도 하나의 서브필드는 복수의 유지 기간과 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간을 포함하고,The plurality of second electrodes is divided into a plurality of groups, at least one subfield of the plurality of subfields includes a plurality of sustain periods and a plurality of address periods respectively corresponding to the plurality of groups,

상기 적어도 하나의 서브필드에서,In the at least one subfield,

상기 각 그룹의 어드레스 기간에서 상기 각 그룹의 셀 중에서 선택할 셀에 대응하는 제2 전극에 제1 전압을 인가하며, 상기 제1 전압이 인가되지 않는 제2 전극에 제2 전압을 인가하는 단계와 상기 복수의 유지 기간 중 인접한 두 개의 어드레스 기간 사이에 위치하는 적어도 하나의 제1 유지기간에서, 상기 복수의 제1 전극에 제3 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제3 전압보다 높은 제4 전압을 가지는 유지방전 펄스를 적어도 하나 인가하여 유지방전 시키는 단계를 포함하며, 상기 제1 유지 기간과 상기 제1 유지 기간 다음으로 인가되는 어드레스 기간 사이에서, 상기 복수의 제1 전극에 제1 기울기를 가지며 상기 제4 전압에서 제5 전압까지 하강하는 제1 파형을 인가한 후 상기 제1 기울기보다 완만한 제2 기울기를 가지며 상기 제5 전압에서 제6 전압까지 하강하는 제2 파형을 인가하는 것을 특징으로 한다.Applying a first voltage to a second electrode corresponding to a cell to be selected among cells of each group in the address period of each group, and applying a second voltage to a second electrode to which the first voltage is not applied; and In at least one first sustain period positioned between two adjacent address periods of the plurality of sustain periods, a third voltage is applied to the plurality of second electrodes in a state where a third voltage is applied to the plurality of first electrodes. And applying sustain discharge to at least one sustain discharge pulse having a high fourth voltage, wherein the sustain discharge is performed between the first sustain period and an address period applied next to the first sustain period. The fifth voltage having a second slope that is gentler than the first slope after applying a first waveform having one slope and falling from the fourth voltage to the fifth voltage The stand and the second means applies the second voltage waveform that drops to 6.

본 발명의 다른 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극, 복수의 제2 전극, 상기 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1 , 제2 및 제3 전극에 의해 방전 셀이 형성되고, 상기 제1 전극이 제1 전압으로 바이어스 되어 있는 플라즈마 표시 패널과 상기 복수의 제2 전극을 복수의 그룹으로 분할하고, 한 프레임을 복수의 서브필드로 분할하며, 상기 복수의 서브필드 중 적어도 하나의 서브필드에서 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간을 설정하고, 인접한 두 개의 어드레스 기간 사이에 위치하는 적어도 하나의 제1 유지 기간을 설정하는 제어부, 그리고 상기 각 그룹의 어드레스 기간에서 상기 각 그룹의 셀 중에서 선택할 셀에 대응하는 제2 전극에 제2 전압을 인가하며, 상기 제2 전압이 인가되지 않는 제2 전극에 제3 전압을 인가하고,According to another aspect of the present invention, a plasma display device includes a plurality of first electrodes, a plurality of second electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode. And a plasma display panel in which discharge cells are formed by the first, second, and third electrodes, and the first electrode is biased at a first voltage, and the plurality of second electrodes are divided into a plurality of groups. And dividing a frame into a plurality of subfields, setting a plurality of address periods corresponding to the plurality of groups in at least one subfield of the plurality of subfields, and positioned between two adjacent address periods. A second control unit for setting at least one first sustain period, and a second electrode corresponding to a cell to be selected from the cells of each group in the address period of each group; Applying a voltage, and applies a third voltage to the second electrode is not applied to the second voltage,

상기 제1 유지 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제4 전압을 가지는 유지방전 펄스를 적어도 하나 인가하며,In the first sustain period, at least one sustain discharge pulse having a fourth voltage higher than the first voltage is applied to the plurality of second electrodes while the first voltage is applied to the plurality of first electrodes,

상기 제1 유지 기간과 상기 제1 유지 기간 다음으로 인가되는 어드레스 기간 사이에서, 상기 복수의 제1 전극에 제1 기울기를 가지며 상기 제4 전압에서 제5 전압까지 하강하는 제1 파형을 인가한 후, 상기 제1 기울기보다 완만한 제2 기울기를 가지며 상기 제5 전압에서 제6 전압까지 하강하는 제2 파형을 인가하는 구동부를 포함하는 것을 특징으로 한다.Between the first sustain period and the address period applied after the first sustain period, after applying a first waveform having a first slope to the plurality of first electrodes and falling from the fourth voltage to the fifth voltage; And a driving unit having a second slope that is gentler than the first slope and applying a second waveform falling from the fifth voltage to the sixth voltage.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에 서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.In addition, the wall charge referred to in the present invention refers to a charge formed on the wall of the cell (eg, the dielectric layer) close to each electrode. And the wall charge is not actually in contact with the electrode itself, but is described here as "formed", "accumulated" or "stacked" on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.A method of driving a plasma display panel and a plasma display device according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1 내지 도 3을 참조하여 자세하게 설명한다.First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 2는 본 발명의 실시예에 따른 플라즈마 표시 패널의 전극 배열도이고, 도 3은 도 1의 샤시 베이스의 개략적인 평면도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention, FIG. 2 is an electrode arrangement diagram of a plasma display panel according to an exemplary embodiment of the present invention, and FIG. 3 is a schematic plan view of the chassis base of FIG. .

도 1에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. 샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다.As shown in FIG. 1, the plasma display device includes a plasma display panel 10, a chassis base 20, a front case 30, and a rear case 40. The chassis base 20 is disposed on the opposite side of the surface on which the image is displayed on the plasma display panel 10 and coupled to the plasma display panel 10. The front and rear cases 30 and 40 are disposed at the front of the plasma display panel 10 and the rear of the chassis base 20, respectively, and are combined with the plasma display panel 10 and the chassis base 20 to form a plasma display device. Form.

도 2를 보면, 플라즈마 표시 패널(10)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 가로 방향으로 뻗어 있는 복수의 주사 전극(Y1∼Yn) 및 복수의 유지 전극(X1∼Xn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그 리고 플라즈마 표시 패널(10)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 절연 기판과 어드레스 전극(A1∼Am)이 배열된 절연 기판을 포함한다. 두 절연 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치되어 있다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 방법이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.Referring to FIG. 2, the plasma display panel 10 includes a plurality of address electrodes A1 to Am extending in the vertical direction, a plurality of scan electrodes Y1 to Yn extending in the horizontal direction, and a plurality of sustain electrodes X1 to Xn). The sustain electrodes X1 to Xn are formed corresponding to the scan electrodes Y1 to Yn, and generally have one end connected to each other in common. In addition, the plasma display panel 10 includes an insulating substrate on which sustain and scan electrodes X1 to Xn and Y1 to Yn are arranged, and an insulating substrate on which address electrodes A1 to Am are arranged. The two insulating substrates are disposed to face each other with the discharge space therebetween so that the scan electrodes Y1 to Yn and the address electrodes A1 to Am and the sustain electrodes X1 to Xn and the address electrodes A1 to Am are orthogonal to each other. . At this time, the discharge space at the intersection of the address electrodes A1 to Am and the sustain and scan electrodes X1 to Xn and Y1 to Yn forms a cell. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving method described below may be applied may also be applied to the present invention.

그리고 도 3에 나타낸 바와 같이, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100∼500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느 한 곳에 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 3에서는 싱글 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 듀얼 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 배치된다. 이러한 어드레스 버퍼 보드(100)는 영상 처리 및 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 어드레스 전극(A1∼Am)에 인가한다.As shown in FIG. 3, boards 100 to 500 necessary for driving the plasma display panel 10 are formed in the chassis base 20. The address buffer board 100 is formed at any one of the upper and lower portions of the chassis base 20, and may be formed of a single board or a plurality of boards. In FIG. 3, a plasma driving apparatus for single driving is described as an example, but in the case of dual driving, the address buffer board 100 is disposed above and below the chassis base 20, respectively. The address buffer board 100 receives an address driving control signal from the image processing and control board 400 and applies a voltage for selecting a discharge cell to be displayed to each address electrode A1 to Am.

주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 구동 보드(200)는 주사 버퍼 보드(300)를 거쳐 주사 전극(Y1∼Yn)에 전기적으로 연결되어있다. 주사 버퍼 보드(300)는 어드레스 기간에서 주사 전극(Y1~Yn)을 순차적 으로 선택하기 위한 전압을 주사 전극(Y1~Yn)에 인가한다. 주사 구동 보드는 영상 처리 및 제어 보드(400)로부터 제어 신호를 수신하여 주사 전극(Y1~Yn)에 구동 전압을 인가한다. 그리고 도 3에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300)는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다.The scan drive board 200 is disposed on the left side of the chassis base 20, and the scan drive board 200 is electrically connected to the scan electrodes Y1 to Yn through the scan buffer board 300. The scan buffer board 300 applies a voltage for sequentially selecting the scan electrodes Y1 to Yn in the address period to the scan electrodes Y1 to Yn. The scan driving board receives a control signal from the image processing and control board 400 and applies a driving voltage to the scan electrodes Y1 to Yn. In FIG. 3, the scan driving board 200 and the scan buffer board 300 are disposed on the left side of the chassis base 20, but may be disposed on the right side of the chassis base 20. In addition, the scan buffer board 300 may be integrally formed with the scan driving board 200.

영상 처리 및 제어 보드(400)는 외부로부터 영상 신호를 수신하여 어드레스 전극(A1∼Am) 구동에 필요한 제어 신호와 주사 및 유지 전극(Y1∼Yn, X1∼Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(100)와 주사 구동 보드(200)에 인가한다. 전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다. 영상 처리 및 제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있다.The image processing and control board 400 receives an image signal from the outside to generate a control signal for driving the address electrodes A1 to Am and a control signal for driving the scan and sustain electrodes Y1 to Yn and X1 to Xn. Each is applied to the address driving board 100 and the scan driving board 200. The power board 500 supplies power for driving the plasma display device. The image processing and control board 400 and the power board 500 may be disposed in the center of the chassis base 20.

여기서, 어드레스 버퍼 보드(100), 주사 구동 보드(200) 및 주사 버퍼 보드(300)는 어드레스 전극(A), 주사 전극(Y) 및 유지 전극(X)을 구동하는 구동부를 형성하고, 영상 처리 및 제어 보드(400)는 구동부를 제어하는 제어부를 형성하며, 전원 보드(500)는 구동부와 제어부에 전원을 공급하는 전원부를 형성한다.Here, the address buffer board 100, the scan driving board 200, and the scan buffer board 300 form a driving unit for driving the address electrode A, the scan electrode Y, and the sustain electrode X, and process the image. And the control board 400 forms a control unit for controlling the drive unit, the power board 500 forms a drive unit and a power supply unit for supplying power to the control unit.

다음, 도 4를 참조하여 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 설명한다.Next, a driving waveform of the plasma display device according to the first embodiment of the present invention will be described with reference to FIG. 4.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이다. 아래에서는 편의상 하나의 셀을 형성하는 주사 전극(Y), 유지 전극(X) 및 어드 레스 전극(A)에 인가되는 구동 파형에 대해서만 설명한다. 그리고 도 4의 구동 파형에서 주사 전극(Y)에 인가되는 전압은 주사 구동 보드(200)와 주사 버퍼 보드(300)에서 공급되고 어드레스 전극(A)에 인가되는 전압은 어드레스 버퍼 보드(100)에서 공급된다. 또한 유지 전극(X)은 기준 전압(도 4에서는 접지 전압)으로 바이어스되어 있으므로, 유지 전극(X)에 인가되는 전압에 대해서는 설명을 생략한다.4 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention. In the following description, only the driving waveforms applied to the scan electrode Y, the sustain electrode X, and the address electrode A forming one cell will be described. In the driving waveform of FIG. 4, the voltage applied to the scan electrode Y is supplied from the scan driving board 200 and the scan buffer board 300, and the voltage applied to the address electrode A is generated from the address buffer board 100. Supplied. In addition, since the sustain electrode X is biased by the reference voltage (the ground voltage in FIG. 4), the description of the voltage applied to the sustain electrode X is omitted.

도 4를 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어진다.4, one subfield includes a reset period, an address period, and a sustain period, and the reset period includes a rising period and a falling period.

리셋 기간의 상승 기간에서는 어드레스 전극(A)을 기준 전압(도 4에서는 0V)으로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 4에서는 주사 전극(Y)의 전압이 램프 형태로 증가하는 것으로 도시하였다. 주사 전극(Y)의 전압이 증가하는 중에 주사 전극(Y)과 유지 전극(X)사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, 주사 전극(Y)에는 (-) 벽 전하가 형성되고 유지 전극(X) 및 어드레스 전극(A)에는 (+) 벽 전하가 형성된다. 그리고 전극의 전압이 도 4와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vs 전압은 일반적으로 유지 기간에서 주사 전극(Y)에 인가되는 전압과 같은 전압이며, 주사 전극 (Y)과 유지 전극(X) 사이의 방전 개시 전압보다 낮은 전압이다.In the rising period of the reset period, the voltage of the scan electrode Y is gradually increased from the voltage Vs to the voltage Vset while maintaining the address electrode A at the reference voltage (0 V in FIG. 4). In FIG. 4, the voltage of the scan electrode Y is shown to increase in the form of a lamp. Weak discharge (hereinafter, referred to as "weak discharge") between scan electrode Y and sustain electrode X and between scan electrode Y and address electrode A while the voltage of scan electrode Y is increasing. As this occurs, negative wall charges are formed on the scan electrode Y, and positive wall charges are formed on the sustain electrode X and the address electrode A. FIG. When the voltage of the electrode gradually changes as shown in FIG. 4, a weak discharge occurs in the cell, and the wall charge is formed so that the sum of the voltage applied from the outside and the wall voltage of the cell maintains the discharge start voltage state. This principle is disclosed in US Pat. No. 5,745,086 to Weber. In the reset period, since the state of all cells must be initialized, the voltage Vset is high enough to cause a discharge in the cells of all conditions. In addition, the Vs voltage is generally the same voltage as that applied to the scan electrode Y in the sustain period, and is lower than the discharge start voltage between the scan electrode Y and the sustain electrode X.

이어서, 리셋 기간의 하강 기간에서는 어드레스 전극(A)을 기준 전압으로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압보다 낮은 전압에서 Vnf 전압까지 점진적으로 감소시킨다.Next, in the falling period of the reset period, the voltage of the scan electrode Y is gradually decreased from the voltage lower than the Vs voltage to the Vnf voltage while the address electrode A is maintained at the reference voltage.

일반적으로 전극의 전압이 시간 변화에 따라 점진적으로 변하는 기울기가 완만할수록 셀에서는 더 약한 방전이 일어난다. 따라서 주사 전극(Y)의 하강 시작 전압을 낮은 전압으로 설정하며, 주어진 하강 기간에서 주사 전극(Y)의 하강 기울기를 더 완만하게 설정할 수 있다. 그러면 상승 기간에서 강 방전이 발생하더라도 주사 전극(Y)의 전압이 느린 속도로 변하기 때문에 강 방전을 방지할 수 있다. 이때, 주사 전극(Y)의 하강 시작 전압을 기준 전압(0V)으로 설정하는 경우에 추가적인 전원을 사용하지 않을 수 있다.In general, the weaker the discharge occurs in the cell, the slower the slope of the electrode's voltage gradually changes with time. Therefore, the falling start voltage of the scan electrode Y is set to a low voltage, and the falling slope of the scan electrode Y can be set more gently in a given falling period. Then, even when the strong discharge occurs in the rising period, the strong discharge can be prevented because the voltage of the scan electrode Y changes at a slow speed. In this case, when the falling start voltage of the scan electrode Y is set to the reference voltage (0V), an additional power source may not be used.

예를 들어 주사 전극(Y)의 하강 시작 전압이 0V인 경우에, 주사 전극(Y)의 하강 시점에서 외부에서 유지 전극(X)과 주사 전극(Y)에 인가되는 전압의 차와 어드레스 전극(A)과 주사 전극(Y)에 인가되는 전압의 차는 모두 0V이므로 방전이 일어나지 않는다. 다음, 주사 전극(Y)의 전압이 0V에서 점진적으로 하강할 때, 셀에 형성된 벽 전압과 외부에서 인가되는 전압의 차가 방전 개시 전압을 넘는 경우에 약 방전이 일어나서 벽 전하가 설정될 수 있다.For example, when the falling start voltage of the scan electrode Y is 0 V, the difference between the voltage applied to the sustain electrode X and the scan electrode Y and the address electrode externally at the falling time of the scan electrode Y ( Since the difference between the voltage applied to A) and the scan electrode Y is both 0V, no discharge occurs. Next, when the voltage of the scan electrode Y gradually drops at 0V, a weak discharge may occur and the wall charge may be set when the difference between the wall voltage formed in the cell and the voltage applied from the outside exceeds the discharge start voltage.

이와 같이, 주사 전극(Y)의 전압을 점진적으로 낮추면 주사 전극(Y)의 전압이 감소하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 미약한 방전이 일어나면서 주사 전극(Y)에 형성된 (-) 벽 전하와 유지 전극(X) 및 어드레스 전극(A)에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 주사 전극(Y)과 유지 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 주사 전극(Y)과 유지 전극(X) 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 어드레스 전극(A)은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 주사 전극(Y)과 어드레스 전극(A) 사이의 벽 전압이 결정된다.In this way, if the voltage of the scan electrode Y is gradually lowered, the scan electrode Y and the sustain electrode X and between the scan electrode Y and the address electrode A while the voltage of the scan electrode Y decreases. At the weak discharge, the negative wall charges formed on the scan electrode Y and the positive wall charges formed on the sustain electrode X and the address electrode A are erased. In general, the magnitude of the Vnf voltage is set near the discharge start voltage between the scan electrode Y and the sustain electrode. As a result, the wall voltage between the scan electrode Y and the sustain electrode X becomes almost 0 V, whereby cells that do not have an address discharge in the address period can be prevented from being erroneously discharged in the sustain period. Since the address electrode A is maintained at the reference voltage, the wall voltage between the scan electrode Y and the address electrode A is determined by the level of the Vnf voltage.

다음, 어드레스 기간에서 켜질 셀을 선택하기 위해 주사 전극(Y)과 어드레스 전극(A)에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 주사 전극(Y)은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 어드레스 전극(A)에는 기준 전압을 인가한다. 이 때, VscL 전압을 주사 전압이라고 하며, VscH 전압을 비주사 전압이라고 한다. Next, in order to select a cell to be turned on in the address period, a scan pulse having a VscL voltage and an address pulse having a Va voltage are applied to the scan electrode Y and the address electrode A, respectively. The unselected scan electrode Y is biased to a VscH voltage higher than the VscL voltage, and a reference voltage is applied to the address electrode A of the cell that is not turned on. At this time, the VscL voltage is called a scan voltage and the VscH voltage is called a non-scan voltage.

한편, 이러한 동작을 수행하기 위해, 주사 버퍼 보드(300)는 주사 전극(Y1∼Yn) 중 VscL의 주사 펄스가 인가될 주사 전극(Y)을 선택하며, 예를 들어 싱글 구동에서 세로 방향으로 배열된 순서대로 주사 전극(Y)을 선택할 수 있다. 그리고 어드레스 버퍼 보드(100)는 하나의 주사 전극(Y)이 선택될 때 해당 주사 전극(Y)에 의해 형성된 셀을 통과하는 어드레스 전극(A) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.In order to perform such an operation, the scan buffer board 300 selects the scan electrode Y to which the scan pulse of VscL is to be applied among the scan electrodes Y1 to Yn. The scanning electrodes Y can be selected in the order described. When one scan electrode Y is selected, the address buffer board 100 selects a cell to which an address pulse of Va voltage is applied among the address electrodes A passing through the cell formed by the scan electrode Y. .

구체적으로, 먼저 첫 번째 행의 주사 전극에 VscL 전압의 주사 펄스를 인가 하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 주사 전극(Y)과 Va 전압이 인가된 어드레스 전극(A) 사이에서 방전이 일어나서, 주사 전극(Y)에 (+) 벽 전하, 어드레스 전극(A) 및 유지 전극(X) 전극에 각각 (-) 벽 전하가 형성된다. 그 결과 주사 전극(Y)과 유지 전극(X) 사이에 주사 전극(Y)의 전위가 유지 전극(X)의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 주사 전극(Y)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 어드레스 전극(A)과 두 번째 행의 주사 전극(Y)에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 주사 전극(Y)에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.Specifically, first, the scan pulse of the VscL voltage is applied to the scan electrodes of the first row, and the address pulse of the Va voltage is applied to the address electrode A located in the cell to be turned on in the first row. Then, discharge occurs between the scan electrode Y in the first row and the address electrode A to which the Va voltage is applied, so that the positive wall charge, the address electrode A, and the sustain electrode X are applied to the scan electrode Y. Negative wall charges are formed on the electrodes, respectively. As a result, the wall voltage Vwxy is formed between the scan electrode Y and the sustain electrode X so that the potential of the scan electrode Y is higher than the potential of the sustain electrode X. Subsequently, while applying the scan pulse of the VscL voltage to the scan electrode Y of the second row, the address pulse of the Va voltage is applied to the address electrode A located in the cell to be displayed in the second row. Then, as described above, an address discharge occurs in a cell formed by the address electrode A to which the Va voltage is applied and the scan electrode Y in the second row, thereby forming wall charge as described above. Similarly, while the scan electrodes Y of the remaining rows are sequentially applied with the scan pulses of the VscL voltage, the address pulses of the Va voltage are applied to the address electrodes A located in the cells to be turned on to form wall charges.

이러한 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정되고 Va 전압은 기준 전압보다 높은 레벨로 설정된다. 예를 들어, VscL 전압과 Vnf 전압이 같은 경우에 Va 전압이 인가될 때 셀에서 어드레스 방전이 일어나는 이유에 대해서 설명한다. 리셋 기간에서 Vnf 전압이 인가되었을 때, 어드레스 전극(A)과 주사 전극(Y) 사이의 벽 전압과 어드레스 전극(A)과 주사 전극(Y) 사이의 외부 전압(Vnf)의 합은 어드레스 전극(A)과 주사 전극(Y) 사이의 방전 개시 전압(Vfay)으로 결정된다. 그런데 어드레스 기간에서 어드레스 전극(A) 전극에 0V 가 인가되고 주사 전극(Y)에 VscL(=Vnf) 전압이 인가되는 경우에 어드레스 전극(A)과 주사 전극(Y) 사이에는 Vfay 전압이 형성되므로 방전이 일어날 수 있지만, 일반적으로 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 어드레스 전극(A)에 Va 전압이 인가되고 주사 전극(Y)에 VscL(=Vnf) 전압이 인가되는 경우에 어드레스 전극(A)과 주사 전극(Y) 사이에는 Vfay 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 어드레스 방전이 더 잘 일어나도록 하기 위해서 VscL 전압을 Vnf 전압보다 낮은 전압으로 설정할 수 있다.In this address period, the VscL voltage is generally set at a level equal to or lower than the Vnf voltage and the Va voltage is set at a level higher than the reference voltage. For example, the reason why the address discharge occurs in the cell when the Va voltage is applied when the VscL voltage and the Vnf voltage are the same will be described. When the voltage Vnf is applied in the reset period, the sum of the wall voltage between the address electrode A and the scan electrode Y and the external voltage Vnf between the address electrode A and the scan electrode Y is obtained from the address electrode ( The discharge start voltage Vfay between A) and the scan electrode Y is determined. However, when 0 V is applied to the address electrode A and a VscL (= Vnf) voltage is applied to the scan electrode Y in the address period, a Vfay voltage is formed between the address electrode A and the scan electrode Y. Discharge may occur, but in general, the discharge delay time in this case is longer than the width of the scan pulse and the address pulse so that no discharge occurs. However, when Va voltage is applied to the address electrode A and VscL (= Vnf) voltage is applied to the scan electrode Y, a voltage higher than the Vfay voltage is formed between the address electrode A and the scan electrode Y. The discharge delay time may be shorter than the width of the scan pulse so that discharge may occur. At this time, the VscL voltage may be set to a voltage lower than the Vnf voltage so that address discharge occurs better.

다음, 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 유지 전극(X)에 대한 주사 전극(Y)의 벽 전압(Vwxy)이 높은 전압으로 형성되었으므로, 유지 기간에서는 주사 전극(Y)에 먼저 Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지방전을 일으킨다. 이때, Vs 전압은 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 낮도록 설정된다. 유지방전의 결과 주사 전극(Y)에 (-) 벽 전하가 형성되고 유지 전극(X)과 어드레스 전극(A)에 (+) 벽 전하가 형성되어, 주사 전극(Y)에 대한 유지 전극(X)의 벽 전압(Vfyx)이 높은 전압으로 형성된다.Next, in the cell where the address discharge occurred in the address period, the wall voltage Vwxy of the scan electrode Y with respect to the sustain electrode X is formed at a high voltage. Therefore, in the sustain period, the scan electrode Y has the Vs voltage first. A pulse is applied to cause a sustain discharge between the scan electrode Y and the sustain electrode X. At this time, the voltage Vs is set to be lower than the discharge start voltage Vfxy between the scan electrode Y and the sustain electrode X and the voltage (Vs + Vwxy) is lower than the voltage Vfxy. As a result of the sustain discharge, a negative wall charge is formed on the scan electrode Y, and a positive wall charge is formed on the sustain electrode X and the address electrode A, so that the sustain electrode X with respect to the scan electrode Y is formed. The wall voltage Vfyx of) is formed at a high voltage.

이어서 주사 전극(Y)에 대한 유지 전극(X)의 벽 전압(Vfyx)이 높은 전압으로 형성되었으므로, 주사 전극(Y)에 -Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지방전을 일으킨다. 그 결과 주사 전극(Y)에 (+) 벽 전하가 형성되고 유지 전극(X)과 어드레스 전극(A)에 (-) 벽 전하가 형성되어 주사 전극(Y)에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태로 된다. 이후, 주사 전극(Y)에 Vs 전압의 유지방전 펄스를 인가하는 과정과 유지 전극(X)에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.Subsequently, since the wall voltage Vfyx of the sustain electrode X with respect to the scan electrode Y is formed at a high voltage, a pulse having a voltage of -Vs is applied to the scan electrode Y, thereby scanning the scan electrode Y and the sustain electrode ( It causes a maintenance discharge between X). As a result, a positive wall charge is formed on the scan electrode Y, a negative wall charge is formed on the sustain electrode X and the address electrode A, and a sustain discharge when the Vs voltage is applied to the scan electrode Y. This is what can happen. Thereafter, the process of applying the sustain discharge pulse of the Vs voltage to the scan electrode Y and the process of applying the sustain discharge pulse of the Vs voltage to the sustain electrode X are repeated the number of times corresponding to the weight indicated by the corresponding subfield. .

이와 같이, 본 발명의 제1 실시예에서는 유지 전극(X)을 기준 전압으로 바이어스한 상태에서 주사 전극(Y)에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있다. 따라서 유지 전극(X)을 구동하는 구동 보드를 제거할 수 있으며, 단지 유지 전극(X)을 기준 전압으로 바이어스만 하면 된다.As described above, in the first exemplary embodiment of the present invention, the reset operation, the address operation, and the sustain discharge operation may be performed using only a driving waveform applied to the scan electrode Y while the sustain electrode X is biased to the reference voltage. Therefore, the driving board for driving the sustain electrode X can be removed, and only the biasing of the sustain electrode X to the reference voltage is required.

한편, 본 발명의 제1 실시예의 어드레스 기간에서는 주사 전극(Y1~Yn)에 순차적으로 주사 펄스가 인가되면서, 순차적으로 어드레싱 동작이 수행된다. 그리고 어드레스 기간에서 모든 방전 셀에 대해서 어드레싱 동작이 수행된 후, 유지 기간에서 발광 셀에 대해서 유지 방전 동작이 수행된다. 이와 같이 하면, 시간적으로 앞서서 어드레싱 동작이 일어난 방전 셀은 상대적으로 다른 방전 셀에 비해서 긴 시간이 경과한 후에 유지방전이 일어난다. 이러한 방전 셀에서는 유지방전이 일어나기 전에 어드레싱 방전에 의해 형성된 프라이밍 입자 및/또는 벽 전하가 일정량 소거될 수도 있으므로, 유지 방전이 불안정하게 일어날 수 있다.Meanwhile, in the address period of the first embodiment of the present invention, scanning pulses are sequentially applied to scan electrodes Y1 to Yn, and addressing operations are sequentially performed. After the addressing operation is performed on all the discharge cells in the address period, the sustain discharge operation is performed on the light emitting cells in the sustain period. In this way, the sustain discharge occurs after a long time has elapsed in the discharge cells in which the addressing operation has been performed in advance in time. In such discharge cells, since a certain amount of priming particles and / or wall charges formed by the addressing discharge may be erased before the sustain discharge occurs, the sustain discharge may occur unstable.

아래에서는 불안정한 유지 방전을 방지할 수 있는 실시예에 대해서 도 5내지 도 9를 참조하여 설명한다.Hereinafter, an embodiment in which unstable sustain discharge can be prevented will be described with reference to FIGS. 5 to 9.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법을 설 명하기 위한 도면이다.5 is a view for explaining a method of driving a plasma display device according to a second embodiment of the present invention.

도 5에 도시한 바와 같이, 한 프레임은 각각의 가중치를 가지는 복수(도 5에서는 8개)의 서브필드(SF1-SF8)로 분할되어 있으며, 주사 전극(Y1-Yn)은 각각 k개의 그룹(G1-Gk)으로 분할되어 있다(여기서, k는 2이상의 정수). 그리고 도 5에서는 주사 전극(Y1-Yn)을 물리적인 배열 순서대로 소정 개수씩 묶어서 그룹을 형성하는 것으로 도시하였다. 즉, 첫 번째 행부터 (n/k)번째 행까지의 주사 전극(Y1-Yn/k)이 첫 번째 그룹(G1)을 형성하고, (n/k+1)번째 행부터 (2n/k)번째 행의 주사 전극(Yn/k+1-Y2n/k)이 두 번째 그룹(G2)을 형성한다. 이와 같은 방법으로, ((k-1)n/k+1)번째 행부터 n번째 행의 주사 전극(Y(k-1)n/k+1-Yn)이 k번째 그룹(Gk)을 형성한다.As shown in FIG. 5, one frame is divided into a plurality of subfields SF1-SF8 having respective weights (eight in FIG. 5), and the scan electrodes Y1-Yn each have k groups ( G1-Gk), where k is an integer of 2 or more. In FIG. 5, the scan electrodes Y 1 to Y n are grouped by a predetermined number in the physical arrangement order to form a group. That is, the scan electrodes Y 1 -Y n / k from the first row to the (n / k) th row form the first group G1, and from the (n / k + 1) th row to the (2n / k) The scan electrodes Yn / k + 1-Y2n / k in the first row form the second group G2. In this manner, the scan electrodes Y (k-1) n / k + 1-Yn in the ((k-1) n / k + 1) th to nth rows form the kth group Gk. do.

이와는 달리, 일정한 간격으로 떨어져 있는 주사 전극(Y1-Yn)을 하나의 그룹으로 묶을 수도 있다. 즉, 1, (n/k+1), (2n/k+1),…,((k-1)n/k+1)번째 주사 전극(Y1, Yn/k+1, Y2,/k+1, …, Y(k-1)n/k+1)을 첫 번째 그룹(G1)으로 설정하고, 2, (n/k+2), (2m/k+2),…, ((k-1)n/k+2)번째 주사 전극(Y2, Yn/k+2, Y2n/k+2,…, Y(k-1)n/k+2)을 두 번째 그룹(G2)으로 설정할 수도 있다. 한편, 필요에 따라서는 불규칙한 방식으로도 주사 전극을 그룹화할 수도 있다.Alternatively, scan electrodes Y1 to Yn spaced apart at regular intervals may be bundled into one group. 1, (n / k + 1), (2n / k + 1),... The ((k-1) n / k + 1) th scan electrodes (Y1, Yn / k + 1, Y2, / k + 1, ..., Y (k-1) n / k + 1) are the first group Set to (G1), 2, (n / k + 2), (2m / k + 2),... , ((k-1) n / k + 2) th scan electrodes Y2, Yn / k + 2, Y2n / k + 2, ..., Y (k-1) n / k + 2) G2) can also be set. On the other hand, if necessary, scan electrodes may be grouped in an irregular manner.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 방법에서 한 서브필드를 개략적으로 나타내는 도면이다. 도 6에서는 설명의 편의상 주사 전극(Y1~Yn)이 2개의 그룹(Yodd, Yeven), 즉 홀수 번째 주사 전극(Y)으로 이루어지는 홀수 그룹(Yodd)과 짝수 번째 주사 전극(Y)으로 이루어지는 짝수 그룹(Yeven)으로 그룹화되는 경우를 도시하였다.6 is a diagram schematically illustrating one subfield in a method of driving a plasma display device according to a second embodiment of the present invention. In FIG. 6, for convenience of description, the scan electrodes Y1 to Yn are divided into two groups (Yodd and Yeven), that is, an even group consisting of an odd group (Yodd) consisting of odd numbered scan electrodes (Y) and an even numbered scan electrode (Y). The case of grouping by (Yeven) is shown.

도 6에 도시한 바와 같이, 하나의 서브필드는 리셋 기간(R), 어드레스/유지 혼합 기간(T1) 및 공통 유지 기간(T2)으로 이루어진다.As shown in Fig. 6, one subfield includes a reset period R, an address / sustain mixing period T1, and a common sustain period T2.

리셋 기간(R)은 모든 그룹(Yodd, Yeven)의 주사 전극(Y)에 의해 형성되는 셀의 벽전하 상태를 초기화하는 기간이다.The reset period R is a period of initializing the wall charge state of the cells formed by the scan electrodes Y of all the groups Yodd and Yeven.

어드레스/유지 혼합 기간(T1)에서는 홀수 그룹(Yodd)의 주사 전극(Y)에 의해 형성되는 셀(이하, "홀수 그룹의 셀"이라 함)에 대하여 어드레스 기간(Aodd)이 수행되어, 홀수 그룹(Yodd)의 셀 중 켜질 셀이 선택된다. 다음, 홀수 그룹(Yodd)의 켜질 셀을 유지 방전시키는 유지 기간(Sodd)이 수행된다. 이어서 짝수 그룹(Yeven)의 주사 전극(Y)에 의해 형성되는 셀(이하, "짝수 그룹의 셀"이라 함)에 대하여 어드레스 기간(Aeven)이 수행되어, 짝수 그룹(Yeven)의 셀 중 켜질 셀이 선택된다. 다음, 짝수 그룹(Yeven)의 켜질 셀을 유지 방전시키는 유지 기간(Seven)이 수행된다.In the address / sustain mixing period T1, an address period Aodd is performed for a cell formed by the scan electrode Y of the odd group Yodd (hereinafter, referred to as " cell of odd group "). The cell to be turned on is selected among the cells of (Yodd). Next, a sustain period Sodd for sustain discharge of the cells to be turned on in the odd group Yodd is performed. Subsequently, an address period Aeven is performed for the cells formed by the scan electrodes Y of the even groups Yeven (hereinafter, referred to as "even groups of cells"), and the cells to be turned on among the cells of the even groups Yeven are performed. Is selected. Next, a sustain period Seven to sustain discharge the cells to be turned on in the even group Yeven is performed.

이 때, 어드레스/유지 혼합 기간(T1)의 두 유지 기간(Sodd, Seven)의 길이가 동일하다면, 홀수 그룹 및 짝수 그룹의 켜질 셀에서는 동일한 횟수의 유지 방전이 일어난다. 즉, 어드레스/유지 혼합 기간(T1)의 한 유지 기간(Sodd 또는 Seven)과 공통 유지 기간(T2)의 합에 대응하는 횟수만큼의 유지 방전이 각 켜질 셀에 일어난다.At this time, if the lengths of the two sustain periods (Sodd, Seven) of the address / sustain mixing period T1 are the same, the same number of sustain discharges occur in the cells to be turned on in the odd and even groups. That is, sustain discharge is generated in each cell to be turned on a number of times corresponding to the sum of one sustain period (Sodd or Seven) of the address / sustain mixture period T1 and the common sustain period T2.

한편, 공통 유지 기간(T2)은 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd 또는 Seven)에 의해 해당 서브필드에 할당된 가중치가 만족되는 경우에는 제거될 수 있다.On the other hand, the common sustain period T2 can be eliminated when the weight assigned to the subfield is satisfied by the sustain period (Sodd or Seven) of the address / sustain mixture period T1.

또한, 모든 서브필드에서 어드레스/유지 혼합 기간(T1)의 유지 기간(Sodd 또는 Seven)의 길이는 동일하게 하고, 공통 유지 기간(T2)의 길이를 가변하여 해당 서브필드의 가중치를 구현할 수 있다.In addition, the lengths of the sustain periods (Sodd or Seven) of the address / sustain mixing period T1 are the same in all the subfields, and the weights of the subfields may be implemented by varying the length of the common sustain period T2.

다음, 도 7을 참조하여 도 6에서 설명한 구동 방법의 구체적인 구동 파형에 대해서 설명한다. 도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 도 7에서는 어드레스 전극(A)에 인가되는 구동 파형은 각 어드레스 기간(Aodd, Aeven)에서 선택될 방전 셀을 선택하기 위해 어드레스 펄스가 인가되는 것을 제외하고 제1 실시예와 동일하므로 편의상 생략하였다.Next, a detailed driving waveform of the driving method described with reference to FIG. 6 will be described with reference to FIG. 7. 7 is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention. In FIG. 7, the driving waveform applied to the address electrode A is the same as in the first embodiment except that an address pulse is applied to select a discharge cell to be selected in each address period Aodd and Aeven.

도 7에 도시한 바와 같이, 본 발명의 실시예에 따른 구동 파형은 제1 실시예와 유사하며, 제1 실시예와 달리 홀수 그룹(Yodd) 및 짝수 그룹(Yeven)의 어드레스 기간이 분리되어 있다.As shown in FIG. 7, the driving waveform according to the embodiment of the present invention is similar to that of the first embodiment, and unlike the first embodiment, address periods of odd groups Yod and even groups Yeven are separated. .

구체적으로, 리셋 기간(R)에서는 도 4에서 설명한 리셋 파형이 모든 그룹(Yodd, Yeven)의 주사 전극(Y)에 인가되어 모든 셀의 벽전하 상태가 초기화된다.Specifically, in the reset period R, the reset waveform described with reference to FIG. 4 is applied to the scan electrodes Y of all the groups Yodd and Yeven to initialize the wall charge states of all the cells.

어드레스/유지 혼합 기간(T1)의 홀수 그룹(Yodd)의 어드레스 기간(Aodd)에서, 짝수 그룹(Yeven)의 주사 전극(Y)이 VscH 전압으로 유지된 상태에서 홀수 그룹(Yodd)의 주사 전극(Y)에 순차적으로 VscL 전압을 가지는 주사 펄스가 인가되어, 홀수 그룹(Yodd)의 셀 중에서 켜질 셀이 선택되어 유지방전에 적합한 벽 전압(Vwxy)이 형성된다.In the address period Aodd of the odd group Yodd of the address / sustain mixing period T1, the scan electrode of the odd group Yodd in the state in which the even electrode Yeven is maintained at the VscH voltage. A scanning pulse having a VscL voltage is sequentially applied to Y), and a cell to be turned on is selected from the odd group Yodd cells to form a wall voltage Vwxy suitable for sustain discharge.

그리고 홀수 그룹(Yodd)의 유지 기간(Sodd)에서는 모든 그룹(Yodd, Yeven)의 주사 전극(Y)에 Vs 전압을 가지는 유지 방전 펄스가 인가된다. 도 7에서는 주사 전극(Yodd, Yeven)에 한 번의 유지방전 펄스가 인가되는 것으로 도시하였지만 소정의 회수만큼 Vs 전압 또는 -Vs 전압을 가지는 유지방전 펄스가 인가될 수 있다. 이때, 홀수 그룹(Yodd)에서만 켜질 셀에 벽 전압(Vwxy)이 형성되어 있으므로, 홀수 그룹(Yodd)의 켜질 셀에서 한번의 유지 방전이 일어난다. 그리고 홀수 그룹(Yodd)의 켜질 셀에서는 유지 방전에 의해 주사 전극(Y)의 벽 전위보다 유지 전극(X)의 벽 전위가 높도록 벽 전압(Vwyx)이 형성된다.In the sustain period Sodd of the odd group Yodd, the sustain discharge pulse having the voltage Vs is applied to the scan electrodes Y of all the groups Yodd and Yeven. In FIG. 7, one sustain discharge pulse is applied to the scan electrodes Yodd and Yeven, but a sustain discharge pulse having a Vs voltage or a −Vs voltage may be applied for a predetermined number of times. At this time, since the wall voltage Vwxy is formed in the cell to be turned on only in the odd group Yodd, one sustain discharge occurs in the cell to be turned on in the odd group Yodd. In the cells to be turned on in the odd group Yod, the wall voltage Vwyx is formed such that the wall potential of the sustain electrode X is higher than the wall potential of the scan electrode Y by the sustain discharge.

다음, 어드레스/유지 혼합 기간(T1)의 짝수 그룹(Yeven)의 어드레스 기간(Aeven)에서, 홀수 그룹(Yodd)의 주사 전극(Y)에 VscH 전압을 인가한 상태에서 짝수 그룹(Yeven)의 주사 전극(Y)에 순차적으로 VscL 전압을 가지는 주사 펄스가 인가되어, 짝수 그룹(Yeven)의 셀 중에서 켜질 셀이 선택되어 벽 전압(Vwxy)이 형성된다. 이때, 짝수 그룹(Yeven)의 주사 전극 중 VscL 전압이 인가되지 않는 주사 전극에는 VscH 전압을 인가한다.Next, in the even period Yeven of the even-numbered group Yeven of the address / sustain mixing period T1, the even-numbered group Yeven is scanned while the VscH voltage is applied to the scan electrode Y of the odd-numbered group Yodd. Scan pulses having a VscL voltage are sequentially applied to the electrode Y, and a cell to be turned on is selected from the even-numbered groups Yeven to form a wall voltage Vwxy. At this time, the VscH voltage is applied to the scan electrodes to which the VscL voltage is not applied among the even groups Yeven.

그리고 짝수 그룹(Yeven)의 유지 기간(Seven)에서는 모든 그룹(Yodd, Yeven)의 주사 전극(Y)에 Vs 전압을 가지는 유지방전 펄스가 인가된다. 이때, 짝수 그룹(Yeven)에서 켜질 셀에 벽 전압(Vwxy)이 형성되어 있으므로, 짝수 그룹(Yeven)의 켜질 셀에서 한번의 유지방전이 일어난다. 그리고 이 유지 방전에 의해 짝수 그룹(Yeven)의 켜질 셀에서는 주사 전극(Y)의 벽 전위보다 유지 전극(X)의 벽 전위가 높도록 벽 전압(Vwyx)이 형성된다. 또한, 홀수 그룹(Yodd)의 켜질 셀에서는 주사 전극(Y)의 벽 전위보다 유지 전극(X)의 벽 전위가 높도록 벽 전압(Vwyx)이 형성되 어 있으므로 주사 전극(Y)에 Vs 전압을 가지는 유지방전 펄스가 인가되더라도 유지 방전이 일어나지 않는다.In the sustain period Seven of the even group Yeven, the sustain discharge pulse having the voltage Vs is applied to the scan electrodes Y of all the groups Yodd and Yeven. At this time, since the wall voltage Vwxy is formed in the cells to be turned on in the even group Yeven, one sustain discharge occurs in the cells to be turned on in the even group Yeven. By the sustain discharge, the wall voltage Vwyx is formed so that the wall potential of the sustain electrode X is higher than the wall potential of the scan electrode Y in the cells to be turned on even-numbered group Yeven. In addition, in the cells to be turned on in the odd group Yod, the wall voltage Vwyx is formed such that the wall potential of the sustain electrode X is higher than the wall potential of the scan electrode Y, so that the scan electrode Y has the voltage Vs. No sustain discharge occurs even if a sustain discharge pulse is applied.

다음, 공통 유지 기간(T2)에서, 모든 그룹(Yodd, Yeven)의 주사 전극(Y)에 -Vs 전압과 Vs 전압을 교대로 가지는 유지방전 펄스가 인가된다. 따라서 유지방전 펄스가 인가될 때마다 모든 그룹(Yodd, Yeven)의 켜질 셀에서 유지 방전이 일어난다.Next, in the common sustain period T2, a sustain discharge pulse having alternating voltages of -Vs and Vs is applied to the scan electrodes Y of all the groups Yodd and Yeven. Therefore, each time the sustain discharge pulse is applied, sustain discharge occurs in the cells to be turned on in all groups Yodd and Yeven.

이와 같이 한 서브필드에서 홀수 그룹(Yodd)과 짝수 그룹(Yeven)의 켜질 셀에서 동일한 횟수의 유지 방전이 일어난다.In this manner, the same number of sustain discharges occur in the cells to be turned on in the odd group Yod and the even group Yeven in one subfield.

여기서, 유지 기간(Seven)에서의 홀수 그룹(Yodd)의 켜질 셀에서 유지방전이 일어나는 횟수를 유지 기간(Sodd)에서의 유지방전 횟수만큼 제한하면 홀수 그룹(Yodd)과 짝수 그룹(Yeven)의 휘도를 동일하게 맞출 수 있다. Here, when the number of sustain discharges occurs in the cell to be turned on in the odd group Yod in the sustain period Seven by the number of sustain discharges in the sustain period Sodd, the luminance of the odd group Yodd and the even group Yeven is limited. Can be set equally.

한편, 도 7에 나타낸 바와 같이 본 발명의 제2 실시예에 따른 구동 파형에서, 홀수 그룹(Yodd)의 유지 기간(Sodd)에서 Vs 전압의 유지 방전 펄스를 모든 주사 전극에 인가한 후, 모든 주사 전극에 Vs 전압에서 VscH 전압까지 급격하게 하강시킨다. 그런데 유지 기간(Sodd)에서 홀수 그룹(Yodd)의 켜질 셀에서만 유지 방전이 일어나므로, 홀수 그룹(Yodd)의 주사 전극(Y)에는 (-) 전하가 쌓이고 어드레스 전극(A) 및 유지 전극(X)에는 (+) 전하가 쌓인다. 그러면 VscH 전압이 인가된 홀수 그룹(Yodd) 주사 전극과 기준 전압이 인가된 어드레스 전극(A) 사이에서 오방전이 일어날 수 있으며, 이에 따라 주사 전극(Y)과 유지 전극(X)에서도 오방전이 일어날 수 있다. 이 오방전에 의해 어드레스 기간(Aodd)에서 홀수 그룹(Yodd)의 주 사 전극(Y)에는 (+) 전하가 쌓이고 유지 전극(X)에는 (-) 전하가 쌓일 수 있다. 이 상태에서 짝수 그룹(Yeven)의 유지 기간(Seven)에 모든 그룹(Yodd, Yeven)의 주사 전극(Y)에 Vs 전압을 가지는 유지방전 펄스가 인가되면 짝수 그룹(Yeven)의 켜질 셀 뿐만 아니라 홀수 그룹(Yodd)의 켜질 셀에서도 유지방전이 일어난다. 따라서 홀수 그룹(Yodd)의 주사 전극(Y)의 유지방전 횟수가 짝수 그룹(Yeven)의 주사 전극(Y)보다 2회 많아지며, 이로 인해 휘도가 불균일 해질 수 있다.On the other hand, as shown in Fig. 7, in the driving waveform according to the second embodiment of the present invention, after applying the sustain discharge pulse of the Vs voltage to all the scan electrodes in the sustain period (Sodd) of the odd group Yodd, all the scan electrodes The electrode is rapidly dropped from the voltage Vs to the voltage VscH. However, since the sustain discharge occurs only in the cells to be turned on in the odd group Yodd in the sustain period Sodd, negative charges are accumulated on the scan electrode Y in the odd group Yodd, and the address electrode A and the sustain electrode X ) Accumulates positive charges. As a result, erroneous discharge may occur between the odd-numbered group scan electrode to which the VscH voltage is applied and the address electrode A to which the reference voltage is applied. Accordingly, erroneous discharge may also occur at the scan electrode Y and the sustain electrode X. have. Due to this misdischarge, positive charges may accumulate on the scan electrode Y of the odd group Yodd in the address period Aodd, and negative charges may accumulate on the sustain electrode X. In this state, when the sustain discharge pulse having the voltage Vs is applied to the scan electrodes Y of all the groups Yod and Yeven during the sustain period Seven of the even group Yeven, not only the cells to be turned on but also the odd groups Yeven The sustain discharge also occurs in the cells to be turned on in the group (Yodd). Therefore, the number of sustain discharges of the scan electrode Y of the odd group Yod is two times greater than that of the scan electrode Y of the even group Yeven, which may result in uneven luminance.

그러므로 아래에서는 어드레스 기간(Aeven)에서 홀수 그룹(Yeven)의 주사 전극(Y)과 어드레스 전극(A) 사이에서 오방전이 일어나는 것을 방지할 수 있는 실시예에 대하여 도 8을 참조하여 상세하게 설명한다.Therefore, the following description will be made in detail with reference to FIG. 8 to describe an embodiment in which erroneous discharge can be prevented from occurring between the scan electrode Y and the address electrode A in the odd group Yeven in the address period Aeven.

먼저, 도 8을 참조하여 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 설명한다.First, a driving method of a plasma display device according to a third exemplary embodiment of the present invention will be described with reference to FIG. 8.

도 8은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 도 8에서 유지 전극(X)은 기준 전압(0V)으로 바이어스 되어 있으며, 편의상 어드레스 전극(A)에 인가되는 구동 파형의 도시 및 설명은 생략하였다.8 is a driving waveform diagram of a plasma display device according to a third exemplary embodiment of the present invention. In FIG. 8, the sustain electrode X is biased to the reference voltage (0 V), and the illustration and description of the driving waveform applied to the address electrode A are omitted for convenience.

도 8에 도시된 바와 같이, 본 발명의 제3 실시예에서 어드레스/유지 혼합 기간(T1)의 리셋 기간(R) 및 홀수 그룹(Yodd)의 어드레스 기간(Aodd)에서의 구동 파형은 제2 실시예와 동일하며, 홀수 그룹(Yodd)의 유지 기간(Sodd)에서의 구동 파형이 제2 실시예와 차이가 있다.As shown in Fig. 8, in the third embodiment of the present invention, the driving waveforms in the reset period R of the address / sustain mixing period T1 and the address period Aodd of the odd group Yodd are implemented in the second embodiment. The drive waveforms in the sustain period Sodd of the odd group Yodd are different from those in the second embodiment.

구체적으로, 홀수 그룹(Yodd)의 유지 기간(Sodd)에서 전체 주사 전극(Y)에 Vs 전압을 인가한 후, Vs 전압에서 Vm 전압까지 S1의 기울기를 가지도록 하강시킨 다. 그리고, 다시 Vm 전압으로부터 VscH 전압까지 상기 S1의 기울기보다 완만한 S2의 기울기를 가지도록 점진적으로 하강시킨다. 여기서, Vm 전압은 홀수 그룹의 주사 전극(Yodd)과 유지 전극(X) 사이에 오방전을 방지할 수 있는 레벨로 실험적인 방법을 통해 설정된다. 이때, Vm 전압 레벨이 오방전을 방지할 수 있는 레벨이므로, 주사 전긋(Y)에 Vs 전압에서 Vm 전압까지 S1 기울기를 가지며 하강하는 파형을 인가하더라도 오방전이 발생하지 않는다. 예를 들어, Vm 전압 레벨은 기준 전압과 동일하게 설정할 수 있으며 이때, 추가적인 전원을 필요로 하지 않는다. 또한, Vm 전압에서 VscH 전압까지는 S1 기울기보다 완만한 S2 기울기를 가지며 하강하는 파형을 주사 전극(Y)에 인가하므로, 오방전이 발생하지 않는다. 즉, 제2 실시예보다 완만한 기울기를 가지는 파형을 인가함으로써, 홀수 그룹의 주사 전극(Yodd)과 어드레스 전극(A) 및 홀수 그룹의 주사 전극(Yodd)과 유지 전극(X) 사이에 발생할 수 있는 오방전을 방지할 수 있다. 한편, 그리고 기울기 S1은 제1 실시예에서 Vs에서 VscH 전압까지 하강하는 기울기와 동일하게 설정될 수 있으며, 기울기 S2는 Vm 전압에서 VscH 전압까지 하강시키더라도 오방전이 발생하지 않는 레벨로 실험적인 방법을 통해 설정될 수 있다.Specifically, the voltage Vs is applied to the entire scan electrode Y in the sustain period Sodd of the odd group Yodd, and then lowered to have a slope of S1 from the voltage Vs to the voltage Vm. Then, the voltage is gradually decreased to have a slope of S2 that is gentler than the slope of S1 from the voltage of Vm to the voltage of VscH. Here, the voltage Vm is set through an experimental method at a level capable of preventing erroneous discharge between the odd-numbered scan electrode Yodd and the sustain electrode X. At this time, since the Vm voltage level is a level capable of preventing mis-discharge, even if a waveform falling in the S1 slope from the Vs voltage to the Vm voltage is applied to the scanning offset Y, no mis-discharge occurs. For example, the Vm voltage level can be set equal to the reference voltage, and no additional power source is required. In addition, since the waveform falling from the voltage Vm to the voltage VscH has a gentle S2 slope than the slope S1, the falling waveform is applied to the scan electrode Y, so that no erroneous discharge occurs. That is, by applying a waveform having a gentler slope than the second embodiment, it can occur between the odd-numbered scan electrode Yodd and the address electrode A and the odd-numbered scan electrode Yodd and the sustain electrode X. FIG. To prevent mis-discharge. On the other hand, and the slope S1 can be set equal to the slope falling from the Vs to VscH voltage in the first embodiment, the slope S2 is an experimental method to the level that does not cause the mis-discharge even when lowering from Vm voltage to VscH voltage It can be set through.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이 본 발명에 따르면, 유지 전극은 일정한 전압으로 바이어스한 상태에서 주사 전극(Y)에만 구동 파형이 인가되므로 실질적으로 하나의 보드만으로 구동하는 통합 보드를 구현할 수 있으며, 이에 따라 단가가 절감된다.As described above, according to the present invention, since the driving waveform is applied only to the scan electrode Y while the sustain electrode is biased at a constant voltage, it is possible to implement an integrated board that is substantially driven by only one board. Savings.

또한, 본 발명의 실시예에 따르면 표시 패널을 구성하는 셀들을 전극 라인별로 구분하여 구동함으로써, 어드레스 기간과 유지기간 사이의 시간적인 갭을 최소화하여 유지기간에서 원활한 유지방전이 일어나도록 할 수 있다.In addition, according to the exemplary embodiment of the present invention, the cells constituting the display panel are driven by the electrode lines, thereby minimizing the temporal gap between the address period and the sustain period, so that a smooth sustain discharge occurs in the sustain period.

또한, 본 발명의 실시예에 따르면 유지방전 펄스 인가 후 VscH 전압인가시 발생할 수 있는 오방전을 방지할 수 있다.In addition, according to an embodiment of the present invention it is possible to prevent the erroneous discharge that may occur when the VscH voltage is applied after the sustain discharge pulse is applied.

Claims (12)

복수의 제1 전극, 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1, 제2 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 분할하여 구동하는 구동 방법에 있어서,A plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the discharge cells are formed by the first, second, and third electrodes. A driving method in which one frame is divided into a plurality of subfields and driven in the formed plasma display device, 상기 복수의 제2 전극이 복수의 그룹으로 분할되고, 상기 복수의 서브필드 중 적어도 하나의 서브필드는 복수의 유지 기간과 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간을 포함하고,The plurality of second electrodes is divided into a plurality of groups, at least one subfield of the plurality of subfields includes a plurality of sustain periods and a plurality of address periods respectively corresponding to the plurality of groups, 상기 적어도 하나의 서브필드에서,In the at least one subfield, 상기 각 그룹의 어드레스 기간에서 상기 각 그룹의 셀 중에서 선택할 셀에 대응하는 제2 전극에 제1 전압을 인가하며, 상기 제1 전압이 인가되지 않는 제2 전극에 제2 전압을 인가하는 단계; 및Applying a first voltage to a second electrode corresponding to a cell to be selected among the cells of each group in the address period of each group, and applying a second voltage to a second electrode to which the first voltage is not applied; And 상기 복수의 유지 기간 중 인접한 두 개의 어드레스 기간 사이에 위치하는 적어도 하나의 제1 유지기간에서, 상기 복수의 제1 전극에 제3 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제3 전압보다 높은 제4 전압을 가지는 유지방전 펄스를 적어도 하나 인가하여 유지방전 시키는 단계를 포함하며,In the at least one first sustain period positioned between two adjacent address periods of the plurality of sustain periods, the third voltage is applied to the plurality of second electrodes while a third voltage is applied to the plurality of first electrodes. Sustain discharge by applying at least one sustain discharge pulse having a higher fourth voltage, 상기 제1 유지 기간과 상기 제1 유지 기간 다음으로 인가되는 어드레스 기간 사이에서, 상기 복수의 제2 전극에 제1 기울기를 가지며 상기 제4 전압에서 제5 전압까지 하강하는 제1 파형을 인가한 후 상기 제1 기울기보다 완만한 제2 기울기를 가지며 상기 제5 전압에서 제6 전압까지 하강하는 제2 파형을 인가하는 플라즈마 표시 장치의 구동 방법.Between the first sustain period and the address period applied after the first sustain period, after applying a first waveform having a first slope to the plurality of second electrodes and falling from the fourth voltage to the fifth voltage; And a second waveform having a second slope that is gentler than the first slope and applying a second waveform falling from the fifth voltage to the sixth voltage. 제1항에 있어서,The method of claim 1, 상기 제6 전압은 상기 제2 전압과 동일한 레벨인 플라즈마 표시 장치의 구동 방법.And the sixth voltage is at the same level as the second voltage. 제1항에 있어서,The method of claim 1, 상기 제1 파형 및 상기 제2 파형이 인가되는 동안 및 상기 복수의 어드레스 기간 동안에, 상기 제1 전극에 상기 제3 전압을 인가하는 플라즈마 표시 장치의 구동 방법.And applying the third voltage to the first electrode while the first waveform and the second waveform are applied and during the plurality of address periods. 제1항에 있어서,The method of claim 1, 상기 제 5 전압은 상기 제3 전압과 동일한 레벨인 플라즈마 표시 장치의 구동 방법.And the fifth voltage is at the same level as the third voltage. 제1항에 있어서,The method of claim 1, 상기 제5 전압은 상기 제2 전압과 상기 제3 전압 사이의 전압인 플라즈마 표시 장치의 구동 방법.And the fifth voltage is a voltage between the second voltage and the third voltage. 제1항에 있어서,The method of claim 1, 상기 복수의 유지 기간 중 상기 서브필드의 마지막 어드레스 기간 이후에 위치하는 제2 유지 기간에서, 상기 복수의 제1 전극에 상기 제3 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제3 전압보다 높은 상기 제4 전압과 상기 제3 전압보다 낮은 제7 전압을 교대로 인가하는 단계를 더 포함하며, 상기 제4 전압과 상기 제7 전압은 서로 동일한 크기를 가지며 위상이 반대인 플라즈마 표시 장치의 구동 방법.The third voltage applied to the plurality of second electrodes in a state in which the third voltage is applied to the plurality of first electrodes in a second sustain period positioned after the last address period of the subfield among the plurality of sustain periods. Alternately applying a higher fourth voltage and a seventh voltage lower than the third voltage, wherein the fourth voltage and the seventh voltage have the same magnitude and are opposite in phase. Driving method. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 제5 전압은 상기 제1 유지기간과 상기 제1 유지기간 다음으로 인가되는 어드레스 기간 사이에서 상기 제2 전극과 제3 전극 사이에서 오방전이 발생하지 않는 크기의 전압인 플라즈마 표시 장치의 구동 방법.And the fifth voltage is a voltage having a magnitude such that erroneous discharge does not occur between the second electrode and the third electrode between the first sustain period and an address period applied after the first sustain period. 제1항에 있어서,The method of claim 1, 상기 제3 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the third voltage is a ground voltage. 복수의 제1 전극, 복수의 제2 전극, 상기 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 상기 제1 , 제2 및 제3 전극에 의해 방전 셀이 형성되고, 상기 제1 전극이 제1 전압으로 바이어스 되어 있는 플라즈마 표시 패널,A plurality of first electrodes, a plurality of second electrodes, the plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, wherein the first, second and A plasma display panel in which a discharge cell is formed by a third electrode, and the first electrode is biased at a first voltage; 상기 복수의 제2 전극을 복수의 그룹으로 분할하고, 한 프레임을 복수의 서브필드로 분할하며, 상기 복수의 서브필드 중 적어도 하나의 서브필드에서 상기 복수의 그룹에 각각 대응하는 복수의 어드레스 기간을 설정하고, 인접한 두 개의 어드레스 기간 사이에 위치하는 적어도 하나의 제1 유지 기간을 설정하는 제어부, 그리고The plurality of second electrodes are divided into a plurality of groups, one frame is divided into a plurality of subfields, and a plurality of address periods respectively corresponding to the plurality of groups are included in at least one subfield of the plurality of subfields. A control unit for setting at least one first sustain period that is located between two adjacent address periods, and 상기 각 그룹의 어드레스 기간에서 상기 각 그룹의 셀 중에서 선택할 셀에 대응하는 제2 전극에 제2 전압을 인가하며, 상기 제2 전압이 인가되지 않는 제2 전극에 제3 전압을 인가하고,Applying a second voltage to a second electrode corresponding to a cell to be selected among the cells of each group in the address period of each group, and applying a third voltage to a second electrode to which the second voltage is not applied, 상기 제1 유지 기간에서, 상기 복수의 제1 전극에 상기 제1 전압을 인가한 상태에서 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제4 전압을 가지는 유지방전 펄스를 적어도 하나 인가하며,In the first sustain period, at least one sustain discharge pulse having a fourth voltage higher than the first voltage is applied to the plurality of second electrodes while the first voltage is applied to the plurality of first electrodes, 상기 제1 유지 기간과 상기 제1 유지 기간 다음으로 인가되는 어드레스 기간 사이에서, 상기 복수의 제2 전극에 제1 기울기를 가지며 상기 제4 전압에서 제5 전압까지 하강하는 제1 파형을 인가한 후, 상기 제1 기울기보다 완만한 제2 기울기를 가지며 상기 제5 전압에서 제6 전압까지 하강하는 제2 파형을 인가하는 구동부를 포함하는 플라즈마 표시 장치.Between the first sustain period and the address period applied after the first sustain period, after applying a first waveform having a first slope to the plurality of second electrodes and falling from the fourth voltage to the fifth voltage; And a driving unit having a second slope that is gentler than the first slope, and applying a second waveform falling from the fifth voltage to the sixth voltage. 제9항에 있어서,The method of claim 9, 상기 제6 전압은 상기 제3 전압과 동일한 레벨인 플라즈마 표시 장치.And the sixth voltage is at the same level as the third voltage. 제9항항에 있어서,The method of claim 9, 상기 제5 전압은 상기 제1 유지기간과 상기 제1 유지기간 다음으로 인가되는 어드레스 기간 사이에서 상기 제2 전극과 제3 전극 사이에서 오방전이 발생하지 않는 크기의 전압인 플라즈마 표시 장치.And the fifth voltage is a voltage having a magnitude such that erroneous discharge does not occur between the second electrode and the third electrode between the first sustain period and an address period applied after the first sustain period. 제9항에 있어서,The method of claim 9, 상기 제1 전압은 접지 전압인 플라즈마 표시 장치.And the first voltage is a ground voltage.

Images